[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001281680A - 液晶表示装置とその製造方法、ならびに膜積層構造 - Google Patents

液晶表示装置とその製造方法、ならびに膜積層構造

Info

Publication number
JP2001281680A
JP2001281680A JP2000091102A JP2000091102A JP2001281680A JP 2001281680 A JP2001281680 A JP 2001281680A JP 2000091102 A JP2000091102 A JP 2000091102A JP 2000091102 A JP2000091102 A JP 2000091102A JP 2001281680 A JP2001281680 A JP 2001281680A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
liquid crystal
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000091102A
Other languages
English (en)
Inventor
Hiroshi Miyashita
宏 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000091102A priority Critical patent/JP2001281680A/ja
Publication of JP2001281680A publication Critical patent/JP2001281680A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス型の液晶表示装置にお
いて、配線間のみならず配線上にまで画素電極を平坦に
形成可能にして、開口率を改善する。 【解決手段】 凹部4aを有する絶縁膜パターン4を形
成し、凹部4a内に配線2を形成する。凹部4aの深さ
は配線2の膜厚に等しい。絶縁膜パターン4と凹部内の
配線2の上全面に、連続する表面を有する上部絶縁膜5
を形成し、この上部絶縁膜の上に画素電極3を形成す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はアクティブマトリク
ス型液晶表示装置及びその製造方法に関し、より詳しく
は、そのような液晶表示装置のための駆動基板における
配線領域および配線間領域の表面平坦化技術に関する。
【0002】
【従来の技術】図7(A),(B)は従来のアクティブ
マトリクス型液晶表示装置における駆動基板の要部平面
図および断面図を模式的に示す。また、図8(A),
(B)は別の従来のアクティブマトリクス型液晶表示装
置における駆動基板の要部平面図および断面図を模式的
に示す。これらの図面において、同様の部分には同じ参
照番号を付している。
【0003】図7に示した従来の駆動基板の構造は、特
開平4−234820号公報に開示されたものに相当
し、12は配線、13は画素電極、14は絶縁膜、そし
て、16は絶縁膜基板16aおよびこの絶縁膜基板に形
成された下層16bからなる基板である。この駆動基板
は、絶縁基板16a上に配線12と画素電極13以外の
層およびパターン(下層16b)を形成した後、絶縁膜
14を形成し、続いて、画素電極13を絶縁膜14上に
形成すると共に、配線12を形成したものである。液晶
表示装置が透過型の場合、絶縁膜14も透明な材料を使
用しなければならないため、例えば感光性透明ポリイミ
ドなどが使用される。
【0004】一方、図8に示した従来の駆動基板の構造
は、特開平4−338718号公報に開示された技術に
よるものである。この従来技術によると、配線12の上
面と画素電極13を平坦つまり同一レベルにするため
に、画素電極13下に透明な絶縁膜14を敷いて凸部に
するか、配線を予めエッチングして凹部にする。次に、
配線12を絶縁物15で覆うことで透明な画素電極13
との段差をなくす。絶縁物15としては、例えば、ポリ
イミド樹脂膜を用いる。
【0005】
【発明が解決しようとする課題】前記2つの従来技術に
おいては、配線12(図7)または絶縁物15で覆われ
た配線12(図8)と絶縁膜14とが連続した同一レベ
ル面を形成していないために、画素電極13の形成可能
領域は絶縁膜14上に限定される。ここで、画素電極1
3の形成可能領域が絶縁膜14上に限定される理由を説
明するために、図6および図7のそれぞれの従来構造に
対して画素電極形成領域を絶縁膜14だけでなく配線1
2上の領域まで広げた場合を、それぞれ図9,図10に
示す。図9では、配線12と画素電極14が直接接続さ
れているため、画素が常に配線12と電気的に接続され
てしまう。また、図9,図10の場合とも、画素電極1
3が配線段差の影響をうけて、平坦でない部分(凹部)
が生じてしまう。そのため、液晶の配向処理を行うラビ
ング工程において、段差の障害のため均一に配向処理が
できないため、その段差部分での液晶の配向力低下を招
いてしまう。以上の理由から、上記従来構造においては
絶縁膜14以外の領域に画素電極13を形成できないの
である。これは、開口率の低下につながり、液晶表示装
置としては不都合である。
【0006】そこで、本発明の目的は、絶縁基板上に複
数の走査配線と複数の信号配線が交差したアクティブマ
トリクス型の液晶表示装置において、走査配線あるいは
信号配線の少なくとも一方の上にまで画素電極を平坦に
形成可能にして、開口率を改善できる液晶表示装置およ
びその製造方法を提供することにある。また、このよう
な液晶表示装置を実現するのに適した膜積層構造を提供
することにある。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明の液晶表示装置は、絶縁基板上に複数の走査
配線並びに信号配線が交差したアクティブマトリクス型
液晶表示装置において、上記走査配線もしくは上記信号
配線の少なくとも一方の配線は、絶縁膜パターンに設け
られた凹部内に形成されており、この絶縁膜パターンと
凹部内の配線の上には連続する表面を有する上部絶縁膜
が形成されていることを特徴としている。
【0008】この構造によると、配線は絶縁膜パターン
の凹部内に形成されているため、配線の膜厚が凹部の深
さによって吸収されることになる。したがって、この配
線と絶縁膜パターンの上に連続して形成された上部導電
膜の表面は、略全体にわたって良好な平坦性を有するこ
とができる。よって、この上部絶縁膜上に画素電極を形
成すると、画素電極の表面全体も良好な平坦性を有する
ことができる。つまり、配線上および配線間のすべての
領域において、平坦化された構造が得られる。したがっ
て、均一な配向処理が可能となる。また、配線上および
配線間に形成された上部絶縁膜が連続する平坦な表面を
有しているため、画素電極形成領域を配線間のみならず
配線上にまで拡張することが可能となる。したがって、
開口率の改善ができる。
【0009】走査配線または信号配線の一方のみに本発
明を適用する場合には、上側に配される配線、通常は信
号配線、に適用するのが望ましい。こうすれば、下側の
配線膜厚によってできる段差を効果的に緩和することが
できる。
【0010】上記液晶表示装置は、たとえば、本発明の
別の側面に係る液晶表示装置の製造方法、つまり、絶縁
膜パターンを形成する工程と、上記絶縁膜パターンに凹
部を形成する工程と、上記凹部内に走査配線もしくは信
号配線の一方の配線を形成する工程と、上記絶縁膜パタ
ーンおよび上記配線上に、連続する表面を有する上部絶
縁膜を形成する工程とを備えたことを特徴としている方
法によって製造することができる。
【0011】上部絶縁膜が絶縁膜パターンの凹部を画定
する面とこの面に対向する配線の側面との間の隙間を埋
めるのを確実にするために、上部絶縁膜は、上記凹部を
画定する絶縁膜パターンの面とこの面に対向する配線の
側面との間のスペースの1/2倍以上の膜厚を有するよ
うに形成するのがよい。このような膜厚に形成した上部
絶縁膜は、そのまま使用してもよいし、エッチバック方
式により薄膜化してもよい。上部絶縁膜全面をエッチバ
ックすることにより、任意の膜厚の上部絶縁膜が得られ
る。また、平坦性もさらに向上する。
【0012】本発明を透過型の液晶表示装置に適用する
場合には、上記絶縁膜パターンは、屈折率が1.4〜
1.95である酸化膜等の透明膜により形成するのがよ
い。
【0013】一実施形態においては、上記絶縁膜パター
ンには、上記凹部の底から下方の層へと延びるコンタク
トホールが形成されている。
【0014】このような構造を有する液晶表示装置を製
造するために、本発明の製造方法は、さらに、上記絶縁
膜パターンに凹部を形成した後、上記凹部の底から下方
の層へと延びるコンタクトホールを形成する工程をさら
に備え、上記配線を形成する工程において、配線を形成
すると同時にコンタクトホール内に配線と同じ導電材料
を埋めこむことを特徴としている。
【0015】また、本発明の膜積層構造は、凹部を有す
る第1の絶縁膜と、上記凹部内に設けられ、凹部の深さ
と略等しい膜厚を有する導電膜と、上記第1の絶縁膜と
上記導電膜との上に略一定の膜厚で形成され、連続する
表面を有する第2の絶縁膜とを有することを特徴として
いる。
【0016】この膜積層構造は、第1の絶縁膜の上面と
導電膜の上面が略同一レベルとなるため、これらの上に
形成されている第2の絶縁膜は全体に亘って平坦な表面
を有することができる。この膜積層構造は、アクティブ
マトリクス型液晶表示装置における信号配線あるいは走
査配線の箇所だけではなく、平坦な表面構造を得たい箇
所であれば、如何なる導電膜/絶縁膜積層箇所にも使用
することができる。
【0017】
【発明の実施の形態】図3は本発明の一実施の形態であ
る透過型のアクティブマトリクス型液晶表示装置を構成
する駆動基板の簡略部分平面図、図1は図3の駆動基板
の製造方法を模式的に示す工程図であり、図1(E)に
示す断面は図3の1E‐1E線断面である。なお、本発
明は、一面において、配線領域および配線間領域の平坦
化による画素電極形成領域の拡大化に特徴を有するもの
であるので、これらの図面においては、発明に関連した
部分だけを示し、液晶や配向膜等といった発明に直接関
係しない部分については、図面を簡単にするために図示
を省略している。
【0018】図3に示すように、多数の走査配線(隣り
合う2本のみ示す)1が互いに平行に行方向に延び、多
数の互いに平行な信号配線(隣り合う2本のみ示す)2
が上記走査配線1の上方でこれら走査配線1に直交する
ように列方向に延びており、これら走査配線1と信号配
線2との各交点付近には図示しないスイッチング素子と
しての薄膜トランジスタ(TFT)が形成されている。
TFTのゲート電極は走査配線1に、ソース電極は信号
配線2に夫々接続され、また、ドレイン電極は略矩形の
画素電極3に接続されている。各走査配線1および各信
号配線2はそれぞれ対応する絶縁膜パターン4が有する
凹部4a内に収容されている。各配線1,2と絶縁膜パ
ターン4との上および各配線1,2と各絶縁膜パターン
4との間には平坦化膜として機能する上部絶縁膜5が形
成されている。そして、信号配線2上に形成された上部
絶縁膜5上には、上記画素電極3が、隣り合う走査配線
1の一方および隣り合う信号配線2の一方に周辺部を重
ねた状態で広がっている。
【0019】次に、図1を使用して、第1の実施の形態
の液晶表示装置の製造方法を、駆動基板の作製工程、特
に絶縁膜パターン形成から画素電極形成までの工程に的
を絞って説明する。
【0020】先ず、図1(A)に示すように、絶縁基板
6aと下層6bとからなる基板6に、配線の下層になる
絶縁膜(第1の絶縁膜)4を配線の膜厚より大きい膜厚
で成膜する。透過型の液晶表示装置の場合、絶縁膜4は
透明膜である必要があり、屈折率として1.4〜1.9
5程度の絶縁膜が適当である。絶縁膜4の材料として
は、SiNx,SiOx等が挙げられるが、ここでは、
酸化膜(SiO2)を使用している。
【0021】続いて、図1(B)に示すように、絶縁膜
4に凹部4aをパターン形成して、絶縁膜パターン4
(便宜上、成膜時の絶縁膜と同じ参照番号で表す)とす
る。ここで、凹部4a内には、後の工程で、信号配線2
を形成することになるので、凹部4aは、信号配線2の
形成線幅よりも一回り大きな幅寸法に形成する必要があ
る。さらに、凹部4aは、配線の膜厚による段差を吸収
しなければならないため、これら配線の厚さに相当する
深さ、つまり数千〜1万Å程度の深さに形成される。
【0022】次に、絶縁膜パターン4全面に金属配線材
料、例えば、Al系金属材料からなる導電膜を、例え
ば、7000Å程度の膜厚に堆積した後、フォトリソ,
エッチング,レジスト剥離の各工程を経て、図1(C)
に示すように、絶縁膜パターンの各凹部4a内に信号配
線2を形成する。
【0023】次に、図1(D)に示すように、信号配線
2および絶縁膜パターン4の上全体に上部絶縁膜(第2
の絶縁膜)5を形成する。上部絶縁膜5の材料は、絶縁
膜パターン4の材料と同じであってもよいし、異なって
いてもよい。ここでは同じ材料を使用するものとする。
この工程において、凹部4aの壁面(つまり凹部4aを
画定する絶縁膜パターンの面)とこの面に対向する配線
の側面との間のスペースdを制御することにより上部絶
縁膜5の上面の平坦性が制御される。例えば、スペース
dが広すぎると上部絶縁膜5を形成しても、走査配線1
の端部で段差が生じてしまうため、平坦性は良くならな
い。また、狭すぎると上部絶縁膜5がスペースd内を埋
め込むことができないためスペースd部分に空洞が生じ
る。このような理由から、スペースdとしては、例えば
1.0μm前後程度のスペース幅を確保する。上部絶縁
膜5は、成膜時にスペースdを埋め込むことにより上層
の平坦化を行うことを目的とするため、図4に模式的に
示すように、成膜時の上部絶縁膜5の膜厚tはスペース
dの1/2倍以上である必要がある。例えば、スペース
dが約1.0μmのとき、5000Å程度以上の酸化膜
SiO2を形成する必要がある。実際には上面の平坦性
を上げるために、15000Åつまり1.5μm程度の
膜厚の上部絶縁膜5を形成する。こうして、配線2およ
び絶縁膜パターン4の上に上部絶縁膜5を形成し表面を
平坦化する。
【0024】次に、上部絶縁膜5の上に、周辺部を片側
の信号配線2および図1には示されていない片側の走査
配線1にオーバーラップする状態で、ITO(インジウ
ム・ティン・オキサイド)を用いて透明の画素電極3を
形成する(図3参照)。
【0025】この後は、公知の方法にて、配向膜の塗
布、ラビング処理等を行なって駆動基板を完成する。そ
して、駆動基板と対向基板とを貼り合わせて液晶注入を
行なった後、封止や偏光板の貼り付け等の必要な処理を
経てアクティブマトリクス型液晶表示装置を完成する。
【0026】なお、上記基板6に含まれる「下層6b」
とは、図1(A)に示した絶縁膜4と絶縁基板6bとの
間に形成された各種の膜およびパターンを包括的に表現
しており、TFTの他、絶縁膜パターン4、走査配線
1、および、これらの上の上部絶縁膜5も含んでいる。
なお、絶縁膜パターン4、走査配線1および上部絶縁膜
5は、先に説明した絶縁膜パターン4、信号配線2およ
び上部絶縁膜5を形成する方法と同じ方法で、形成され
たものである。この場合、走査配線1上の上部絶縁膜
は、走査配線1と信号配線2との間の層間絶縁膜として
機能する。
【0027】上述した製造方法では、図1(D)に示し
た工程で上部絶縁膜5を堆積した後、何の加工もせず、
その上に画素電極3を形成しているが、図1(D)の工
程の後に、図2に示すように、堆積した上部絶縁膜5に
全面エッチバックを行って薄膜化した後に、画素電極3
を形成してもよい。たとえば、15000Åの上部絶縁
膜5を形成したとき、8000Åエッチバックすること
により、上部絶縁膜5の膜厚を7000Å程度にする。
【0028】上部絶縁膜5を薄膜化する理由は次の通り
である。上部絶縁膜5はスペースdの埋め込み及び平坦
性向上のためには厚いほうが良いといえる。しかし、上
部絶縁膜5には、上部の画素電極3を、配線2と同時に
形成された導電膜パターンを介して電気的に下層6bに
接続するための微細なコンタクトホール(図1,2には
示されていない)を形成する必要があり、上部絶縁膜5
が厚くなるほど、エッチングによる微細パターンの形成
及び制御が困難になる。また、画素電極3の膜厚は、例
えばITO等を使用した場合1000〜1500Å程度
しかなく、コンタクトホールでの薄膜画素電極3のカバ
レッジを考えると、コンタクトホールを形成する部分の
絶縁膜層は厚くないほうがよい。そのため、厚めに成膜
された上部絶縁膜5に対して、全面エッチバックを行う
ことにより、任意の膜厚に絶縁膜5を制御することがで
きる。また、エッチバックを行うことにより、絶縁膜5
形成時に若干生じるスペース上の絶縁膜5の凹状態を除
去できるので、さらに平坦性が向上する。したがって、
周辺部を片側の信号配線2および走査配線1にオーバー
ラップする状態で形成された画素電極3自体の平坦性
も、上部絶縁膜5を薄膜化しない場合に比べて向上す
る。
【0029】ところで、画素電極3を電気的に下層6b
に接続するための微細なコンタクトホール7の形成位置
は適宜選択可能であるが、図5は、凹部4aの下方にコ
ンタクトホール7を形成した例を示している。
【0030】コンタクトホール7は、図1(B)に示す
工程で絶縁膜(SiO2膜)4に凹部4aを形成した
後、凹部4a下の薄膜化された上部絶縁膜残存部分に形
成する。この結果、絶縁膜4には、凹部4aの底から下
方の層へと延びるコンタクトホール7が得られる。この
後、図1(c)に関して説明したのと同様の方法で、コ
ンタクトホール7および凹部4a内を含めて絶縁膜パタ
ーン4全面に導電膜を堆積した後、フォトリソ,エッチ
ング,レジスト剥離の各工程を経て、図5に示すよう
に、各凹部4a内に、コンタクトホール7の導電膜と一
体化された配線2を形成する。こうして、コンタクトホ
ール7を介して配線2と基板下層6bとの導通が可能に
なる。コンタクトホールを形成するときの絶縁膜の膜厚
は、絶縁膜4を成膜するときの膜厚と凹状の段差形状の
掘り込み量によって制御される。この差が少なくなるほ
ど、コンタクトホールの形成は容易になる。実際には、
絶縁膜4として10000Å程度成膜した後、7000
Å程度パターニングにより凹状に形成することにより、
コンタクトホール形成部分の絶縁膜4の膜厚を3000
Åにする。
【0031】以上、幾つかの例を用いて本発明を説明し
たが、本発明はこれらに限られず、種々変形可能であ
る。
【0032】例えば、上記実施の形態のアクティブマト
リクス型液晶表示装置は透過型としたが、反射型であっ
てもよい。反射型の場合には、画素電極3は透明ではな
く、アルミニウム等を用いて形成すればよく、また、絶
縁膜4,5も透明膜である必要はない。いずれにして
も、本発明は、配線領域と配線間領域の平坦化による画
素電極形成領域の拡大に関するものであり、いずれのタ
イプの液晶表示装置であっても適用可能であることは容
易に理解できよう。
【0033】また、上記実施の形態では画素電極3は略
矩形形状に形成したが、必要に応じて、一部を切り欠い
た形状としてもよい。また、各画素電極3は、隣り合う
2つの走査配線1の一方のみあるいは隣り合う2つの信
号配線2の一方のみに周辺部を重ねて形成したが、隣り
合う2つの走査配線1にも隣り合う2つの信号配線2に
も周辺部を重ねて形成してもよい。
【0034】また、上記実施の形態では走査配線1を下
側に、信号配線2を上側に形成したが、この逆であって
もよい。
【0035】また、上記実施の形態では、各工程を、上
側の信号配線2のみならず、下側の走査配線1に関して
も同様に実施することとしたが、上側の信号配線2のみ
に実施してもよい。また信号配線2と走査配線1に関し
て、それぞれ異なる平坦化処理を行ってもよい。
【0036】また、スイッチング素子はTFT以外のも
のを使用することもできる。
【0037】以上、図1〜5を用いて、本発明をアクテ
ィブマトリクス型液晶表示装置の駆動基板、特に、各信
号配線領域とその間の領域および各走査配線領域とその
間の領域に適用した例を説明したが、当業者ならば容易
に理解できるように、本発明はこれらに領域以外の領
域、たとえば、ゲート電極、ドレイン電極等の領域にも
同様に適用できる。また、本発明の適用は、液晶表示装
置に限られるものではない。要は、図6に示すように、
配線や電極等を構成している導電膜Cによる段差を吸収
して表面を平坦化したい箇所であればどのような箇所に
でも本発明を適用することができる。図6は、導電膜C
が絶縁膜パターン(第1の絶縁膜)の凹部4aに収容さ
れている状態を示す平面図である。平面図ではあるが、
分かりやすいように、導電膜Cにはハッチングを施して
いる。
【0038】
【発明の効果】以上より明らかなように、本発明によ
り、配線及び配線間の全ての領域がなめらかな平坦性を
持ち、平坦な領域上において画素電極が形成される。こ
れにより、液晶配向処理を行うラビング処理における段
差による障害が低減されるため、配向不良等の表示品位
の低下が防止される。また、配線間と配線上の平坦性も
連続されており、配線上も上部絶縁膜により覆われてい
るため、配線の上層にも画素電極が形成可能となり、画
素電極が広範囲で形成でき、開口率の向上も可能であ
る。また、今後高精細化が進むに伴い配線の低抵抗化が
必要になり、例えば、配線の厚膜化等が進むことが考え
られるが、高段差あるいは逆に低段差に対する膜厚制御
に関しても、絶縁膜パターンを形成するときの膜厚制御
を行うだけで、様々な膜厚に対して簡単に対応可能であ
る。以上のように、本発明により表示品位良好な高開口
率を持つ高精細アクティブマトリクス液晶表示装置が供
給可能となる。
【図面の簡単な説明】
【図1】 本発明の一実施の形態に係る液晶表示装置の
製造方法を示す簡略工程図で、(D)は図3の1E−1
E線断面を表す。
【図2】 図1に示した製造方法の変形を示す簡略工程
図。
【図3】 図1あるいは図2に示した工程で製造された
液晶表示装置の要部の簡略平面図。
【図4】 本発明における絶縁膜パターンの凹部壁面と
配線側面との間のスペースと上部絶縁膜の膜厚との関係
を説明する図。
【図5】 図1の液晶表示装置の変形例の簡略断面図。
【図6】 本発明を適用して絶縁膜パターンの凹部に導
電膜が形成されている状態を示す簡略平面図。
【図7】 (A)は従来の液晶表示装置の要部の簡略平
面図、(B)は(A)の7B‐7B線断面図。
【図8】 (A)は従来の液晶表示装置の要部の簡略平
面図、(B)は(A)の8B‐8B線断面図。
【図9】 図7に示した従来構造において配線上に画素
電極を形成したときの概略断面図。
【図10】 図8に示した従来構造において配線上に画
素電極を形成したときの概略断面図。
【符号の説明】
1:走査配線、 2:信号配線、 3:画素電極、 4:絶縁膜パターン、 4a:絶縁膜パターンの凹部 5:上部絶縁膜、 6:絶縁基板6aと下層6bとからなる基板、 7:コンタクトホール C:導電膜。
フロントページの続き Fターム(参考) 2H090 HA03 HB03X HC01 HC11 HC12 HC16 HC18 HD03 JA05 JB02 JD14 LA04 2H092 JA46 KA16 KA18 KB14 KB25 MA13 MA17 NA07 NA19 NA25 PA02 5C094 AA02 AA12 BA03 BA43 CA19 CA24 DA14 DA15 EA04 EB02 FB12 FB15 5F110 AA18 BB01 DD21 QQ19

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に複数の走査配線並びに信号
    配線が交差したアクティブマトリクス型液晶表示装置に
    おいて、 上記走査配線もしくは上記信号配線の少なくとも一方の
    配線は、絶縁膜パターンに設けられた凹部内に形成され
    ており、この絶縁膜パターンと凹部内の配線の上には連
    続する表面を有する上部絶縁膜が形成されていることを
    特徴とする液晶表示装置。
  2. 【請求項2】 請求項1に記載の液晶表示装置におい
    て、 上記一方の配線は他方の配線よりも上側に配されている
    配線であり、画素電極がこの配線と絶縁膜パターンの上
    の上部絶縁膜上に形成されていることを特徴とする液晶
    表示装置。
  3. 【請求項3】 請求項1または2に記載の液晶表示装置
    において、上記凹部内の配線の厚さが上記絶縁膜パター
    ンの凹部の深さと略等しいことを特徴とする液晶表示装
    置。
  4. 【請求項4】 請求項1乃至3のいずれか1つに記載の
    液晶表示装置において、 上記上部絶縁膜の膜厚は、上記凹部を画定する絶縁膜パ
    ターンの面とこの面に対向する配線の側面との間のスペ
    ースの1/2倍以上であることを特徴とする液晶表示装
    置。
  5. 【請求項5】 請求項1乃至4のいずれか1つに記載の
    液晶表示装置において、 上記絶縁膜パターンは、屈折率が1.4〜1.95であ
    る透明膜により形成されていることを特徴とする液晶表
    示装置。
  6. 【請求項6】 請求項1乃至5のいずれか1つに記載の
    液晶表示装置において、 上記絶縁膜パターンには、上記凹部の底から下方の層へ
    と延びるコンタクトホールが形成されていることを特徴
    とする液晶表示装置。
  7. 【請求項7】 絶縁基板上に複数の走査配線並びに信号
    配線が交差したアクティブマトリクス型液晶表示装置の
    製造方法において、 絶縁膜パターンを形成する工程と、 上記絶縁膜パターンに凹部を形成する工程と、 上記凹部内に走査配線もしくは信号配線の一方の配線を
    形成する工程と、 上記絶縁膜パターンおよび上記配線上に、連続する表面
    を有する上部絶縁膜を形成する工程とを備えたことを特
    徴とする方法。
  8. 【請求項8】 請求項7に記載の方法において、 上記一方の配線は他方の配線よりも上側に配される配線
    であり、 さらに、上記上部絶縁膜上に画素電極を形成する工程を
    備えたことを特徴とする方法。
  9. 【請求項9】 請求項7または8に記載の方法におい
    て、 上記上部絶縁膜を形成した後、この上部絶縁膜をエッチ
    バック方式により薄膜化する工程をさらに備えたことを
    特徴とする方法。
  10. 【請求項10】 請求項7乃至9のいずれか1つに記載
    の方法において、 上記絶縁膜パターンに凹部を形成した後、上記凹部の底
    から下方の層へと延びるコンタクトホールを形成する工
    程をさらに備え、 上記配線を形成する工程において、配線を形成すると同
    時にコンタクトホール内に配線と同じ導電材料を埋めこ
    むことを特徴とする方法。
  11. 【請求項11】 請求項7乃至10のいずれか1つに記
    載の方法において、 上記上部絶縁膜は、形成直後に、上記凹部を画定する絶
    縁膜パターンの面とこの面に対向する配線の側面との間
    のスペースの1/2倍以上の膜厚を有することを特徴と
    する方法。
  12. 【請求項12】 凹部を有する第1の絶縁膜と、 上記凹部内に設けられ、凹部の深さと略等しい膜厚を有
    する導電膜と、 上記第1の絶縁膜と上記導電膜との上に連続して設けら
    れた第2の絶縁膜とを有することを特徴とする膜積層構
    造。
JP2000091102A 2000-03-29 2000-03-29 液晶表示装置とその製造方法、ならびに膜積層構造 Pending JP2001281680A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000091102A JP2001281680A (ja) 2000-03-29 2000-03-29 液晶表示装置とその製造方法、ならびに膜積層構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000091102A JP2001281680A (ja) 2000-03-29 2000-03-29 液晶表示装置とその製造方法、ならびに膜積層構造

Publications (1)

Publication Number Publication Date
JP2001281680A true JP2001281680A (ja) 2001-10-10

Family

ID=18606610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000091102A Pending JP2001281680A (ja) 2000-03-29 2000-03-29 液晶表示装置とその製造方法、ならびに膜積層構造

Country Status (1)

Country Link
JP (1) JP2001281680A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303646A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 電気光学装置、及び電気光学装置の製造方法、並びに電子機器
JP2006332660A (ja) * 2005-05-27 2006-12-07 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法、これを備えた有機電界発光表示装置
US7342177B2 (en) 2003-02-04 2008-03-11 Seiko Epson Wiring board, electro-optical device and electronic instrument
US7474002B2 (en) 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
KR101232151B1 (ko) * 2006-05-01 2013-02-15 엘지디스플레이 주식회사 액정 표시 장치의 제조 방법
US8711296B2 (en) 2007-10-02 2014-04-29 Sharp Kabushiki Kaisha Active matrix substrate, method for manufacturing same, and liquid crystal display apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474002B2 (en) 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
US7342177B2 (en) 2003-02-04 2008-03-11 Seiko Epson Wiring board, electro-optical device and electronic instrument
JP2004303646A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 電気光学装置、及び電気光学装置の製造方法、並びに電子機器
JP2006332660A (ja) * 2005-05-27 2006-12-07 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法、これを備えた有機電界発光表示装置
US7928429B2 (en) 2005-05-27 2011-04-19 Samsung Mobile Display Co., Ltd. Organic TFT, method of manufacturing the same and flat panel display device having the same
KR101232151B1 (ko) * 2006-05-01 2013-02-15 엘지디스플레이 주식회사 액정 표시 장치의 제조 방법
US8711296B2 (en) 2007-10-02 2014-04-29 Sharp Kabushiki Kaisha Active matrix substrate, method for manufacturing same, and liquid crystal display apparatus

Similar Documents

Publication Publication Date Title
JP3844913B2 (ja) アクティブマトリックス型液晶表示装置
JP3654474B2 (ja) アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法
JP4685154B2 (ja) アクティブマトリクス基板、表示装置、テレビジョン受像機
JP2019035884A (ja) 液晶表示装置
JP2006258965A (ja) 液晶表示装置及びその製造方法
KR20080080313A (ko) 박막 트랜지스터 및 그것을 구비한 액티브 매트릭스 기판과표시 장치
JP2002182243A (ja) 液晶表示装置用トランジスタ基板及びその製造方法
JP5040222B2 (ja) 表示装置
JP2002268087A (ja) アクティブマトリクス基板及びその製造方法
EP0608090B1 (en) Semiconductor device which can be applied to liquid crystal display apparatus and method of manufacturing such a semiconductor device
JP2001281680A (ja) 液晶表示装置とその製造方法、ならびに膜積層構造
JP3835403B2 (ja) 電気光学装置及び電子機器
US6628350B1 (en) Liquid crystal display device and method of producing the same
JP3713197B2 (ja) 液晶表示装置
US6621536B1 (en) Matrix wiring substrate having an auxiliary line connected to a bundling line
JPH0682832A (ja) 表示装置
JPH07333648A (ja) 液晶表示装置およびその製法
KR100455537B1 (ko) 액정 표시 장치 및 투사형 액정 표시 장치
JP2005250234A (ja) 電気光学装置、電子機器及び電気光学装置の製造方法
KR20000031004A (ko) 평면 구동 방식의 액정 표시 장치
WO2022233069A1 (zh) 阵列基板及显示面板
KR20020034271A (ko) 액정표시장치용 어레이기판과 그 제조방법
JP4075220B2 (ja) 表示パネル及びその製造方法
JP2001264802A (ja) マトリクスアレイ基板
JP3111568B2 (ja) アクティブマトリックス基板とその製造方法