[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001249638A - Driving method and diving circuit for electrooptical device, electrooptical device and electronic equipment - Google Patents

Driving method and diving circuit for electrooptical device, electrooptical device and electronic equipment

Info

Publication number
JP2001249638A
JP2001249638A JP2000057682A JP2000057682A JP2001249638A JP 2001249638 A JP2001249638 A JP 2001249638A JP 2000057682 A JP2000057682 A JP 2000057682A JP 2000057682 A JP2000057682 A JP 2000057682A JP 2001249638 A JP2001249638 A JP 2001249638A
Authority
JP
Japan
Prior art keywords
signal
scanning
pixel
voltage
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000057682A
Other languages
Japanese (ja)
Inventor
Hiroki Kato
弘樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000057682A priority Critical patent/JP2001249638A/en
Publication of JP2001249638A publication Critical patent/JP2001249638A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To perform high-quality assigning intensity levels with simple constitution. SOLUTION: One field is divided into three fields f1-f3 by making them relate with respective bits of multilevel data indicating the gradation of pixels and in each field, for example, respective columns in a scanning selection matrix with 4 rows×4 columns are made to correspond to 4 lines of scanning electrodes and also the 4 lines of scanning electrodes are selected four times corresponding to respective rows in the selection matrix and in the case of performing respective selections, voltages corresponding to elements of a row corresponding to the selection in the scanning selection matrix are applied respectively to scanning electrodes corresponding to the elements and, on the other hand, values of bits corresponding to the field are compared with elements of the row corresponding to the selection in the scanning selection matrix among the multilevel data of pixels corresponding to intersections of one signal electrode and the 4 lines of the scanning electrodes and a voltage corresponding to the number of incidence or the number of no incidence is applied to the one signal line.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば階調表示を
行う電気光学装置に用いて好適な電気光学装置の駆動方
法、駆動回路、電気光学装置および電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method, a driving circuit, an electro-optical device, and an electronic apparatus suitable for an electro-optical device which performs, for example, a gradation display.

【0002】[0002]

【従来の技術】近年、電気光学材料の光学的変化により
表示を行う電気光学装置は、陰極線管(CRT)に代わ
るディスプレイデバイスとして、各種の情報処理機器な
どの表示部に広く用いられている。電気光学装置は、軽
量薄型という利点を有するので、特に、携帯型電子機器
への適用がめざましい。
2. Description of the Related Art In recent years, an electro-optical device for displaying an image by an optical change of an electro-optical material has been widely used as a display device in place of a cathode ray tube (CRT) for a display section of various information processing equipment. Since the electro-optical device has an advantage of being lightweight and thin, it is particularly remarkable to be applied to a portable electronic device.

【0003】この電気光学装置については、電極構成や
駆動方式などによって種々のタイプに分類することがで
きるが、マトリクス型としては、トランジスタのスイッ
チング素子を用いたアクティブマトリクス型と、スイッ
チング素子を用いないパッシブマトリクス型との2タイ
プに大別できる。ここで、パッシブマトリクス型の電気
光学装置は、複数の走査(コモン)電極が行方向帯状に
形成された基板と、複数の信号(セグメント)電極が列
方向帯状に形成された基板とが、互いに適切な間隙を保
って貼付されるとともに、この間隙に液晶のような電気
光学材料が挟持された構成となっている。そして、走査
電極および信号電極からなる任意の交点(画素)に対し
選択的に電圧を印加することによって、画素毎に電気光
学材料が電気光学変化する結果、所望の表示が行われる
構成となっている。
[0003] The electro-optical device can be classified into various types according to the electrode configuration, the driving method, and the like. The matrix type includes an active matrix type using a transistor switching element and a matrix type using no switching element. They can be broadly classified into two types: passive matrix type. Here, in the passive matrix type electro-optical device, a substrate on which a plurality of scanning (common) electrodes are formed in a row-direction band and a substrate on which a plurality of signal (segment) electrodes are formed in a column-direction band are mutually separated. It is adhered with an appropriate gap, and an electro-optical material such as liquid crystal is sandwiched in the gap. Then, by selectively applying a voltage to an arbitrary intersection (pixel) composed of the scanning electrode and the signal electrode, the electro-optical material changes electro-optically for each pixel, so that a desired display is performed. I have.

【0004】また、電気光学装置では、表示の多様化・
高画質化のため、白黒のほか中間色(灰色)を表示する
階調表示も行われている。ここで、パッシブマトリクス
型の電気光学装置において階調表示を行う方式として
は、走査電極の選択期間において信号電極に電圧を印加
する時間を制御する第1の方式や、選択期間において信
号電極に印加する電圧を階調レベルに応じて制御する第
2の方式、フレーム単位で各ドットのオンオフを制御す
る第3の方式などが知られている。
[0004] In the electro-optical device, display diversification is required.
For higher image quality, gray scale display for displaying an intermediate color (gray) in addition to black and white is also performed. Here, as a method of performing gradation display in the passive matrix type electro-optical device, a first method of controlling the time for applying a voltage to the signal electrode during the selection period of the scanning electrode, or a method of applying a voltage to the signal electrode during the selection period is used. There are known a second method of controlling the voltage to be applied according to the gradation level, a third method of controlling the on / off of each dot in frame units, and the like.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、第1の
方式では、選択期間において信号電極への印加電圧を切
り替えるので、画素に印加される電圧波形に歪みが生
じ、これが画素へ影響を与えるためも多階調化が困難で
ある、という問題があり、また、第2の方式では、階調
レベル数に応じた電圧数が必要となり、駆動回路や電源
回路などの構成の複雑化を招来する、という問題があっ
た。さらに、第3の方式では、画素を特定の階調レベル
とする場合や、特定のパターンを表示する場合などで
は、フリッカや揺れなどが生じて、画質の品位が低下す
る、といった問題があった。
However, in the first method, since the voltage applied to the signal electrode is switched during the selection period, the voltage waveform applied to the pixel is distorted, which affects the pixel. There is a problem that it is difficult to increase the number of gradations, and in the second method, the number of voltages according to the number of gradation levels is required, which leads to a complicated configuration of a driving circuit, a power supply circuit, and the like. There was a problem. Furthermore, the third method has a problem that flickering, shaking, and the like occur when pixels are set to a specific gradation level or when a specific pattern is displayed, thereby deteriorating image quality. .

【0006】本発明は、上述した事情に鑑みてなされた
もので、その目的とするところは、電気光学装置におい
て、簡易な構成によって良好な階調表示が可能な電気光
学装置の駆動方法、駆動回路、電気光学装置および電子
機器を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and an object of the present invention is to provide a method and a method for driving an electro-optical device capable of displaying a good gradation with a simple configuration in an electro-optical device. A circuit, an electro-optical device, and an electronic apparatus are provided.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本件の第1の発明にあっては、複数の走査電極と複
数の信号電極との交差に対応して設けられた画素の階調
を制御する電気光学装置の駆動方法であって、前記画素
の階調を指示する階調データの各ビットに対応させて、
1フレームを複数にフィールドに分割し、各フィールド
にあっては、一の画素に対し、当該画素に対応する走査
電極と信号電極との間における電圧差の実効値を、当該
画素の階調データのうち当該フィールドに対応するビッ
トの値に当該ビットに割り付けられた重みを乗じた値に
対応するように制御することを特徴としている。この第
1の発明によれば、1フレーム全体でみれば、各画素に
おいて実効値制御による階調表示が行われることにな
る。この際、ある一つの画素に着目してみると、各フィ
ールドにおいて、当該画素には、当該画素の階調データ
のうち、そのフィールドに対応するビットの値に当該ビ
ットの重みを乗じた値に対応する実効電圧値が印加され
るので、当該ビットに対応するオンまたはオフの書き込
みが行われるだけである。このため、選択時において信
号電極への印加電圧が切り替わることがないので、画素
に印加される電圧波形に歪みが生じることはなく、ま
た、階調数に比例した電圧数が必要とされることもな
い。したがって、第1の発明によれば、簡易な構成によ
って良好な階調表示が可能となる。
In order to achieve the above object, according to the first aspect of the present invention, a pixel floor provided corresponding to an intersection of a plurality of scanning electrodes and a plurality of signal electrodes is provided. A method of driving an electro-optical device that controls a tone, the method corresponding to each bit of tone data indicating a tone of the pixel,
One frame is divided into a plurality of fields, and in each field, the effective value of the voltage difference between the scanning electrode and the signal electrode corresponding to the pixel is determined for each pixel by the gradation data of the pixel. The control is performed so as to correspond to a value obtained by multiplying the value of the bit corresponding to the field by the weight assigned to the bit. According to the first aspect, the gradation display by the effective value control is performed in each pixel in one frame as a whole. At this time, paying attention to one certain pixel, in each field, in the pixel, a value obtained by multiplying the value of the bit corresponding to the field by the weight of the bit in the gradation data of the pixel is given. Since the corresponding effective voltage value is applied, only ON or OFF writing corresponding to the bit is performed. Therefore, the voltage applied to the signal electrode does not switch at the time of selection, so that the voltage waveform applied to the pixel is not distorted and the number of voltages proportional to the number of gradations is required. Nor. Therefore, according to the first aspect, good gradation display can be achieved with a simple configuration.

【0008】なお、走査電極とは、行方向に配列する電
極または列方向に配列する電極のうち、走査信号が印加
される電極をいう一方、信号電極とは、行方向に配列す
る電極または列方向に配列する電極のうち、(走査信号
が印加されないで)データ信号が印加される電極をい
う。
The scanning electrode means an electrode to which a scanning signal is applied among electrodes arranged in a row direction or an electrode arranged in a column direction, while a signal electrode means an electrode or a column arranged in a row direction. It means an electrode to which a data signal is applied (without applying a scanning signal) among the electrodes arranged in the direction.

【0009】また、第1の発明において、前記各フィー
ルドにあっては、ある1列の要素と他の任意の1列の要
素とを行毎に乗算した値の和がゼロとなるm行n列
(m、nはそれぞれ2以上の整数)の行列における各列
を、前記複数の走査電極のうち、n本の走査電極に対応
させるとともに、当該n本の走査電極を、前記行列にお
ける各行に対応してm回選択し、各選択にあっては、前
記行列のうち当該選択に対応する行の要素に対応した電
圧を、当該要素に対応する走査電極に印加する一方、一
の信号電極に対し、当該信号電極と当該n本の走査電極
との交差に対応する画素の階調データのうち、当該フィ
ールドに対応するビットの値と、前記行列のうち当該選
択に対応する行の要素との演算値に対応した電圧を印加
する方法が望ましい。この方法によれば、n本の走査電
極を1フィールドにおいてm回選択する駆動によって、
1本の走査電極を1フィールドにおいて1回選択するよ
りも、1回の選択において走査電極に印加する走査電圧
を低く抑えることができる。
In the first invention, in each of the fields, m rows and n rows in which the sum of values obtained by multiplying an element in a certain column and an element in another arbitrary one column for each row becomes zero Each column in a matrix of columns (m and n are each an integer of 2 or more) corresponds to n scan electrodes of the plurality of scan electrodes, and the n scan electrodes are assigned to each row in the matrix. Correspondingly, m selections are made, and in each selection, a voltage corresponding to an element of a row corresponding to the selection in the matrix is applied to a scanning electrode corresponding to the element, while a voltage is applied to one signal electrode. On the other hand, of the grayscale data of the pixel corresponding to the intersection of the signal electrode and the n scan electrodes, the value of the bit corresponding to the field and the element of the row corresponding to the selection in the matrix are selected. A method of applying a voltage corresponding to the operation value is desirable. According to this method, by selecting n scan electrodes m times in one field,
The scanning voltage applied to the scanning electrodes in one selection can be suppressed lower than that in one selection of one scanning electrode in one field.

【0010】なお、第1の発明の性質上、演算の定義の
仕方によっては、行列における行および列の対応関係を
入れ替えても同様な効果を奏するので、本発明における
行まはた列とは配列を特定するための便宜上のものに過
ぎない。また、走査電極とは、行方向に配列する電極ま
たは列方向に配列する電極のうち、走査信号が印加され
る電極をいう一方、信号電極とは、行方向に配列する電
極または列方向に配列する電極のうち、(走査信号が印
加されないで)データ信号が印加される電極をいう。
Note that, due to the nature of the first invention, the same effect can be obtained even if the correspondence between the rows and columns in the matrix is interchanged depending on how the operation is defined. It is only a convenience for specifying the sequence. In addition, a scanning electrode refers to an electrode to which a scanning signal is applied among electrodes arranged in a row direction or an electrode arranged in a column direction, while a signal electrode refers to an electrode arranged in a row direction or an electrode arranged in a column direction. Of the electrodes to which the data signal is applied (without applying the scanning signal).

【0011】さて、第1の発明による構成簡略化を、よ
り具体的に図るためには、例えば、第1の発明におい
て、前記行列における要素を「−1」および「1」と
し、前記ビットの一方を「−1」の要素に、他方を
「1」の要素にそれぞれ対応させて、一の信号電極に対
し、当該信号電極と当該n本の走査電極との交差に対応
する画素の階調データのうち、当該フィールドに対応す
るビットの値と、前記行列のうち当該選択に対応する行
の要素とを、対応するもの同士を乗算して、その和に対
応した電圧を印加する方法がある。この方法において、
走査電極への印加電圧を示す要素は「−1」または
「1」であり、また、フィールドに対応するビットの値
も「−1」または「1」であるから、選択に対応する行
の要素との乗算、および、それら乗算値の和の算出は比
較的容易となる。このため、駆動における負荷を低減す
ることが可能となる。
Now, in order to more specifically simplify the configuration according to the first invention, for example, in the first invention, the elements in the matrix are set to “−1” and “1”, and One of the pixels corresponds to an element of “−1”, and the other corresponds to an element of “1”. For one signal electrode, the gradation of a pixel corresponding to the intersection of the signal electrode and the n scanning electrodes Among the data, there is a method of multiplying the value of the bit corresponding to the field by the value of the bit corresponding to the field and the element of the row corresponding to the selection in the matrix by corresponding ones, and applying a voltage corresponding to the sum. . In this method,
The element indicating the voltage applied to the scan electrode is "-1" or "1", and the value of the bit corresponding to the field is also "-1" or "1". , And the sum of the multiplied values is relatively easy. For this reason, it is possible to reduce the load in driving.

【0012】また例えば、第1の発明において、前記行
列における要素を「−1」および「1」とし、前記ビッ
トの一方を「−1」の要素に、他方を「1」の要素にそ
れぞれ対応させて、一の信号電極に対し、当該信号電極
と当該n本の走査電極との交差に対応する画素の階調デ
ータのうち、当該フィールドに対応するビットの値と、
前記行列のうち当該選択に対応する行の要素とを、対応
するもの同士比較して、その一致数または不一致数に応
じた電圧を、当該信号電極に印加する方法もある。この
方法において、走査電極への印加電圧を示す要素は「−
1」または「1」であり、また、フィールドに対応する
ビットの値も「−1」または「1」であるから、選択に
対応する行の要素と、フィールドに対応するビットとの
比較は比較的容易となる。このため、駆動における負荷
を低減することが可能となる。
For example, in the first invention, the elements in the matrix are "-1" and "1", and one of the bits corresponds to the element of "-1" and the other corresponds to the element of "1". Then, for one signal electrode, of the grayscale data of the pixel corresponding to the intersection of the signal electrode and the n scan electrodes, the value of the bit corresponding to the field,
There is also a method of comparing elements of a row corresponding to the selection in the matrix with corresponding elements, and applying a voltage corresponding to the number of matches or the number of mismatches to the signal electrode. In this method, the element indicating the voltage applied to the scanning electrode is "-
1 ”or“ 1 ”, and the value of the bit corresponding to the field is also“ −1 ”or“ 1 ”. Therefore, the comparison between the element of the row corresponding to the selection and the bit corresponding to the field is compared. It becomes easy. For this reason, it is possible to reduce the load in driving.

【0013】ここで、第1の発明にあって、画素に印加
される実効電圧値の基準となる周期はフレームである。
このため、第1の発明において、前記複数のフィールド
の各期間を、フィールド毎に、そのフィールドに対応す
るビットに割り付けられた重みに対応した比率で設定す
ることは考えられる。この設定によれば、走査電極およ
び信号電極に印加する電圧を、各フィールドにわたって
共用することができるので、必要とする電圧数を増加さ
せないで済む。
Here, in the first invention, a cycle which is a reference of the effective voltage value applied to the pixel is a frame.
For this reason, in the first invention, it is conceivable that each period of the plurality of fields is set for each field at a ratio corresponding to the weight assigned to the bit corresponding to the field. According to this setting, the voltage applied to the scanning electrode and the signal electrode can be shared for each field, so that the number of required voltages does not need to be increased.

【0014】また、第1の発明において、前記走査電極
および前記信号電極に印加する各電圧を、フィールド毎
に、そのフィールドに対応するビットに割り付けられた
重みに対応した比率で設定することも考えられる。この
設定によれば、各フィールドの期間が同一となるので、
1フィールドの基準となるクロック信号を生成するため
の構成を簡略化することができる。さらに、第1の発明
においては、時間および電圧の両者を制御することで、
画素に印加される実効電圧値を制御することとしても良
い。
In the first invention, it is conceivable that each voltage applied to the scan electrode and the signal electrode is set for each field at a ratio corresponding to a weight assigned to a bit corresponding to the field. Can be According to this setting, the period of each field is the same,
A configuration for generating a clock signal serving as a reference for one field can be simplified. Further, in the first invention, by controlling both time and voltage,
The effective voltage value applied to the pixel may be controlled.

【0015】また、第1の発明において、前記各フィー
ルドでの前記走査電極の選択を、時間的に分散して、行
うことが好ましい。このようにすると、各走査電極への
電圧印加がフレーム内で分散されるので、コントラスト
を良好にすることができる。
Further, in the first invention, it is preferable that the selection of the scanning electrodes in each of the fields is performed in a time-dispersed manner. In this case, since the voltage application to each scanning electrode is dispersed in the frame, the contrast can be improved.

【0016】ここで、第1の発明にあって、n本の走査
電極を1フィールドでm回選択する場合に、前記行列
と、前記行列の各要素に「−1」を乗じた行列とを、1
以上のフレーム周期毎に交互に適用することが望まし
い。この方法によれば、走査電極に印加される電圧が1
以上のフレーム毎に反転するに伴って、信号電極に印加
される電圧も反転することになるので、画素に直流成分
が印加されることが防止される。
Here, in the first invention, when n scan electrodes are selected m times in one field, the matrix and a matrix obtained by multiplying each element of the matrix by “−1” are used. , 1
It is desirable to apply them alternately for each frame period described above. According to this method, the voltage applied to the scanning electrode is 1
Since the voltage applied to the signal electrode is also inverted with the inversion for each frame as described above, the application of the DC component to the pixel is prevented.

【0017】また、第1の発明にあって、n本の走査電
極を1フィールドでm回選択する場合に、前記行列は、
「0」の要素とそれ以外の数値の要素とからなることも
望ましい。第1の発明では、1回の選択において、ある
1本の信号電極に印加される電圧は、選択された走査電
極の交差に対応するn個の画素の表示内容を示す要素
と、当該選択に対応する行の要素との演算により求めら
れるが、この際、選択に対応する行の要素中には実質的
に演算をしないで済む「0」が含まれている。この
「0」の要素数は、m行n列の行列の1行ではn/2個
であるので、演算を要する要素数(例えば「−1」およ
び「1」の要素数)は、残余のn/2個となる。したが
って、複数n本の走査電極を同時に選択する場合に、演
算の負荷が実質的に半減することになるので、それだけ
構成の簡略化が可能となる。
In the first invention, when n scanning electrodes are selected m times in one field, the matrix is expressed by:
It is also desirable to include an element of “0” and an element of another numerical value. In the first invention, in one selection, the voltage applied to one certain signal electrode includes an element indicating the display content of n pixels corresponding to the intersection of the selected scanning electrodes, It is obtained by operation with the element of the corresponding row. At this time, "0" which does not need to be operated is included in the element of the row corresponding to the selection. Since the number of elements of “0” is n / 2 in one row of a matrix of m rows and n columns, the number of elements that need to be operated (for example, the number of elements of “−1” and “1”) is n / 2. Therefore, when selecting a plurality of n scan electrodes at the same time, the calculation load is substantially reduced by half, so that the configuration can be simplified accordingly.

【0018】次に、上記目的を達成するために、本件の
第2の発明にあっては、複数の走査電極と複数の信号電
極との交差に対応して設けられた画素の階調を制御する
電気光学装置の駆動回路であって、前記画素の階調を指
示する階調データの各ビットに対応させて、1フレーム
を複数にフィールドに分割し、各フィールドにあって
は、一の画素に対し、当該画素に対応する走査電極と信
号電極との間における電圧差の実効値を、当該画素の階
調データのうち当該フィールドに対応するビットの値に
当該ビットに割り付けられた重みを乗じた値に対応する
ように制御することを特徴としている。この第2の発明
においても、上記第1の発明と同様な理由により、簡易
な構成によって良好な階調表示が可能となる。
Next, in order to achieve the above object, according to the second aspect of the present invention, the gradation of a pixel provided corresponding to the intersection of a plurality of scanning electrodes and a plurality of signal electrodes is controlled. A driving circuit for an electro-optical device, wherein one frame is divided into a plurality of fields corresponding to each bit of gradation data indicating the gradation of the pixel, and one pixel is provided in each field. On the other hand, the effective value of the voltage difference between the scanning electrode and the signal electrode corresponding to the pixel is multiplied by the weight of the bit corresponding to the field in the gradation data of the pixel and the weight assigned to the bit. It is characterized in that control is performed so as to correspond to the changed value. Also in the second invention, for the same reason as in the first invention, good gradation display can be achieved with a simple configuration.

【0019】くわえて、上記目的を達成するために、本
件の第3の発明にあっては、複数の走査電極と複数の信
号電極との交差に対応して設けられた画素の階調を制御
する電気光学装置であって、前記画素の階調を指示する
階調データの各ビットに対応させて、1フレームを複数
にフィールドに分割し、各フィールドにあっては、一の
画素に対し、当該画素に対応する走査電極と信号電極と
の間における電圧差の実効値を、当該画素の階調データ
のうち当該フィールドに対応するビットの値に当該ビッ
トに割り付けられた重みを乗じた値に対応するように制
御することを特徴としている。この第3の発明において
も、上記第1および第2の発明と同様な理由により、簡
易な構成によって良好な階調表示が可能となる。
In addition, in order to achieve the above object, according to the third aspect of the present invention, the gradation of a pixel provided corresponding to the intersection of a plurality of scanning electrodes and a plurality of signal electrodes is controlled. An electro-optical device, wherein one frame is divided into a plurality of fields corresponding to each bit of gradation data indicating the gradation of the pixel, and in each field, one pixel is The effective value of the voltage difference between the scanning electrode and the signal electrode corresponding to the pixel is calculated by multiplying the value of the bit corresponding to the field by the weight assigned to the bit in the gradation data of the pixel. It is characterized in that it is controlled to correspond. Also in the third aspect of the invention, for the same reason as in the first and second aspects of the present invention, good gradation display can be achieved with a simple configuration.

【0020】さらに、上記目的を達成するために、本件
第4の発明は、上記電気光学装置を備えているので、簡
易な構成によって良好な階調表示が可能となる。
Further, in order to achieve the above object, the fourth aspect of the present invention is provided with the above-mentioned electro-optical device, so that good gradation display can be achieved with a simple configuration.

【0021】[0021]

【発明の実施の形態】<理論的前提>本発明の実施形態
に係る電気光学装置について説明する前に、本発明によ
る階調表示の理論的前提について簡単に説明することと
する。まず、画素に印加される実効電圧値と透過率(ま
たは反射率)との関係は、電圧無印加状態において黒表
示を行うノーマリーブラックモードを例にとれば、図4
に示されるような関係にある。すなわち、ある領域にお
いて、画素に印加される実効電圧値と透過率とがほぼ直
線的に比例する関係となっている。なお、ここでいう透
過率とは、実際には、透過光量の最低値および最高値
を、それぞれ0%および100%として正規化したもの
である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS <Theoretical Assumption> Before describing an electro-optical device according to an embodiment of the present invention, a theoretical assumption of gradation display according to the present invention will be briefly described. First, the relationship between the effective voltage value applied to the pixel and the transmittance (or reflectance) is as shown in FIG. 4 in the case of a normally black mode in which black display is performed in the state where no voltage is applied.
The relationship is as shown in FIG. That is, in a certain region, the effective voltage value applied to the pixel and the transmittance are substantially linearly proportional. Note that the transmittance here is actually a value obtained by normalizing the minimum value and the maximum value of the transmitted light amount as 0% and 100%, respectively.

【0022】ここで、画素の透過率を、当該画素に対応
する階調(濃淡)データにしたがって、例えば階調レベ
ルを「0」から「7」までの8階調で表示する場合を想
定する。この場合、ある画素の階調レベルは、それに対
応する3ビットの階調データによって指示される。そし
て、当該画素に、その階調レベルに対応する実効電圧値
Voff、V1、…、V6、Vonを印加すると、当該画素
は、階調データによって指示される階調レベルの透過率
となる。なお、階調データの各ビットは、通常、「1」
または「0」で表記される場合が多いが、次に説明する
ように、複数本の走査電極を同時に選択する駆動に対応
させるため、「−1」または「1」として表記すること
にする。
Here, it is assumed that the transmissivity of a pixel is displayed, for example, in eight gradation levels from "0" to "7" in accordance with the gradation (density) data corresponding to the pixel. . In this case, the gradation level of a certain pixel is indicated by the corresponding 3-bit gradation data. Then, when an effective voltage value Voff, V1,..., V6, Von corresponding to the gradation level is applied to the pixel, the pixel has a transmittance of the gradation level specified by the gradation data. Note that each bit of the gradation data is usually “1”.
Or, it is often described as “0”, but as described below, it is described as “−1” or “1” in order to correspond to the drive for simultaneously selecting a plurality of scan electrodes.

【0023】一方、パッシブマトリクス型の電気光学装
置においては、高コントラストを図る等のため、複数本
の走査電極を同時に選択する駆動方法が知られている
(例えば、A GENERALIZED ADDRESSING TECHNIQUE FOR R
MS RESPONDING MATRIX LCDS, 1988 INTERNATIONAL DISP
LAY RESEARCH CONFERENCE P.80 〜P.85の記載や、特願
平4−84007号公報、特開平5−46127号公
報、特開平5−100642号公報などの記載参照
)。
On the other hand, in a passive matrix type electro-optical device, a driving method for simultaneously selecting a plurality of scanning electrodes is known in order to achieve high contrast (for example, A GENERALIZED ADDRESSING TECHNIQUE FOR R).
MS RESPONDING MATRIX LCDS, 1988 INTERNATIONAL DISP
LAY RESEARCH CONFERENCE P.80-P.85, and Japanese Patent Application Nos. 4-84007, 5-46127, 5-100642, etc.).

【0024】このように走査電極を複数本同時に選択す
る駆動において、はじめに、画素をオンまたはオフのい
ずれかとする表示(2値表示)を行う場合について説明
する。まず、i行j列に位置する画素をIijで示される
状態とすべき場合に、i行目の走査電極に印加される電
圧Ci(t)とすると、j列目の信号電極に印加すべき
電圧Sj(t)は、次式(数1)で示される通りとな
る。
In the driving for simultaneously selecting a plurality of scanning electrodes as described above, a case where a display (binary display) in which a pixel is turned on or off will be described first. First, in the case where the pixel located at the i-th row and the j-th column is to be set to the state indicated by Iij, assuming that the voltage Ci (t) is applied to the i-th scanning electrode, the pixel should be applied to the j-th column signal electrode. The voltage Sj (t) is as shown by the following equation (Equation 1).

【0025】[0025]

【数1】 (Equation 1)

【0026】なお、この式において、Mは画素の全行数
であり、kは定数である。また、画素の状態をIijは、
一般にオン状態またはオフ状態のいずれか一方が「−
1」に対応し、いずれか他方が「1」に対応するが、説
明の便宜上、オン状態が「−1」に対応し、オフ状態が
「1」に対応するものとする。
In this equation, M is the total number of rows of pixels, and k is a constant. Also, the state of the pixel is Iij
Generally, either the on state or the off state is "-
1 corresponds to “1”, and one of the other corresponds to “1”. For convenience of explanation, it is assumed that the on state corresponds to “−1” and the off state corresponds to “1”.

【0027】次に、このような電気光学装置において、
i行j列の画素に印加される電圧は、i行目の走査電極
の電圧とj列目の信号電極の電圧との差であり、その実
効値Uijは、当該画素に印加される電圧の2乗を1周期
にわたって平均化した平方根で求められるから、次式で
示される通りである。
Next, in such an electro-optical device,
The voltage applied to the pixel in the i-th row and the j-th column is the difference between the voltage of the scan electrode in the i-th row and the voltage of the signal electrode in the j-th column, and its effective value Uij is the voltage of the voltage applied to the pixel. Since the square is obtained by averaging the square over one period, it is as shown by the following equation.

【0028】[0028]

【数2】 (Equation 2)

【0029】ここで、走査電極に印加される電圧Ci
(t)は、正規直交関数系であるとすると、すなわち、
次式(数3)を満たすと仮定する。
Here, the voltage Ci applied to the scanning electrode
(T) is assumed to be an orthonormal function system, that is,
It is assumed that the following expression (Equation 3) is satisfied.

【0030】[0030]

【数3】 (Equation 3)

【0031】なお、δijはクロネッカーの記号(クロネ
ッカーのデルタ)であり、i=jのとき「1」であり、
i≠jのとき「0」である。また、Tは周期であり、電
気光学装置で言えば1フレームの期間に相当する。
Note that δij is a Kronecker symbol (Kronecker delta), and is "1" when i = j.
It is “0” when i ≠ j. T is a period, which corresponds to a period of one frame in the electro-optical device.

【0032】そして、画素の状態を示す要素がすべて
「−1」または「1」であるという条件であれば、数2
を数3に代入することにより、次式が得られる。
If all the elements indicating the state of the pixel are "-1" or "1", the expression 2
By substituting into Equation 3, the following equation is obtained.

【0033】[0033]

【数4】 (Equation 4)

【0034】ここで、オン画素はIij=−1であるか
ら、その実効電圧値Uonは、次式(数6)で示されるこ
とになる。
Here, since the ON pixel has Iij = -1, the effective voltage value Uon is given by the following equation (Equation 6).

【0035】[0035]

【数5】 (Equation 5)

【0036】一方、オフ画素はIij=1であるから、そ
の実効電圧値Uoffは、次式(数7)で示されることに
なる。
On the other hand, since the off pixel has Iij = 1, its effective voltage value Uoff is represented by the following equation (Equation 7).

【0037】[0037]

【数6】 (Equation 6)

【0038】次に、上式(数1)について行列を用いて
再び検討すると、信号電極に印加すべき電圧を示す信号
データ行列Sは、次式(数7)で示されるように、走査
電極のへ印加電圧を示す走査データ行列Cと、画素の表
示状態を示す画素データ行列Iとの積で示される。
Next, when the above equation (Equation 1) is examined again using a matrix, the signal data matrix S indicating the voltage to be applied to the signal electrode is expressed by the following equation (Equation 7). This is represented by the product of a scan data matrix C indicating an applied voltage and a pixel data matrix I indicating a display state of a pixel.

【0039】[0039]

【数7】 (Equation 7)

【0040】ここで、画素データ行列Iにおける要素I
ijは、上述したようにi行j列に位置する画素の表示状
態を示している。また、走査データ行列Cは、次のよう
に表される。
Here, the element I in the pixel data matrix I
ij indicates the display state of the pixel located at the i-th row and the j-th column as described above. Further, the scanning data matrix C is expressed as follows.

【0041】[0041]

【数8】 (Equation 8)

【0042】この式において、Hは、選択する走査電極
に印加すべき電圧を示す選択走査行列である。この選択
走査行列の列方向は時間軸を示す一方、各列の成分は、
選択される走査電極と1対1に対応している。ここで例
えば、4本の走査電極を同時に選択する場合には、次式
(数9)のようなアダマール行列が一例として用いるこ
とができる。なお、このような走査選択行列Hは、列方
向において直交性をゆうしていれば良い。すなわち、あ
る一列の成分と他の任意の一列とを積和した値が「0」
になれば良い。また、数8において、Nullは、選択
走査行列Hとは同一行数および同一列数を有し、かつ、
その要素がすべて「0」のゼロ行列であり、非選択時に
対応するものである。
In this equation, H is a selected scanning matrix indicating the voltage to be applied to the selected scanning electrode. The column direction of this selective scanning matrix indicates the time axis, while the components of each column are:
There is a one-to-one correspondence with the selected scanning electrode. Here, for example, when four scanning electrodes are simultaneously selected, a Hadamard matrix such as the following equation (Equation 9) can be used as an example. Note that such a scanning selection matrix H only needs to have orthogonality in the column direction. That is, a value obtained by summing a component in one column and another arbitrary column is “0”
I just want to be. In Equation 8, Null has the same number of rows and the same number of columns as the selection scanning matrix H, and
The elements are all zero matrices of “0”, which correspond to non-selection.

【0043】[0043]

【数9】 (Equation 9)

【0044】さて、上式(数9)で示される選択走査行
列Hは4行4列であるから、4本の走査電極を4回に分
けて選択することを表し、さらに、各行の要素は、各回
の選択において4本の走査電極に印加すべき電圧をそれ
ぞれ表している。例えば、4本の走査電極には、第1回
目の選択においては、それぞれ「1」に対応する電圧を
印加し、また、第2回目の選択においては、それぞれ
「1」、「−1」、「1」、「−1」に対応する電圧を
印加すべきことを表している。
Now, the selection scanning matrix H shown in the above equation (Equation 9) has four rows and four columns, which means that four scanning electrodes are selected by dividing the scanning electrodes into four times. , And the voltages to be applied to the four scanning electrodes in each selection. For example, in the first selection, a voltage corresponding to “1” is applied to four scanning electrodes, and in the second selection, “1”, “−1”, This indicates that voltages corresponding to “1” and “−1” should be applied.

【0045】次に、走査電極を複数本同時に選択する駆
動において、階調表示を行う場合について考える。ま
ず、上式(数4)は、画素の状態がすべて「−1」また
は「1」であるという条件、すなわち、すべての画素が
オンまたはオフである2値表示を行う場合に限って成立
する。このため、画像データ行列Iの要素Iijが、「−
1」から「1」までの範囲内で、「−1」または「1」
以外の値となる階調表示を行う場合には、単純に上式
(数4)を適用することはできない。
Next, a case where gradation display is performed in driving for simultaneously selecting a plurality of scanning electrodes will be considered. First, the above equation (Equation 4) is satisfied only when the condition of all the pixels is “−1” or “1”, that is, when the binary display in which all the pixels are on or off is performed. . For this reason, the element Iij of the image data matrix I becomes “−
"-1" or "1" in the range from "1" to "1"
In the case of performing a gradation display having a value other than the above, the above equation (Equation 4) cannot be simply applied.

【0046】このため、従来、走査電極を複数本同時に
選択する駆動する際に、階調表示を行う場合には、上式
(数2)内に補正項を挿入して、画像データ行列Iの要
素Iijが「−1」から「1」までの範囲内であって「−
1」または「1」以外の値となっても、実効電圧Uijが
当該要素Iijのみに依存する方式が採用されていた。
For this reason, conventionally, when gradation display is performed when a plurality of scanning electrodes are simultaneously selected, a correction term is inserted into the above equation (Equation 2) to obtain the image data matrix I. If the element Iij is in the range from "-1" to "1" and "-
Even if the value becomes "1" or a value other than "1", a method is adopted in which the effective voltage Uij depends only on the element Iij.

【0047】しかしながら、この方式では、階調レベル
数が多くなるにつれて、演算の内容は複雑化するので、
駆動回路の負荷が大きくなる、という問題がある。ま
た、従来の技術で説明したように、走査電極の選択期間
において信号電極に電圧を印加する時間を制御する第1
の方式では、印加される電圧波形に歪みが生じ、また、
選択期間において信号電極に印加する電圧を制御する第
2の方式では、構成が複雑化し、さらに、フレーム単位
で各画素のオンオフを制御する第3の方式では、特定の
表示を行うと、フリッカや揺れなどが生じる、といった
問題があるので、これらの方式を安易に採用することは
できない。
However, in this method, the content of the calculation becomes complicated as the number of gradation levels increases, so that
There is a problem that the load on the drive circuit increases. Further, as described in the related art, the first period for controlling the time for applying a voltage to the signal electrode during the selection period of the scan electrode is used.
In the method, the applied voltage waveform is distorted, and
In the second method of controlling the voltage applied to the signal electrode during the selection period, the configuration is complicated. Further, in the third method of controlling the on / off of each pixel in a frame unit, when a specific display is performed, flicker or flicker occurs. These methods cannot be easily adopted because there is a problem that shaking or the like occurs.

【0048】そこで、本発明では、第1に、1フレーム
を、階調データの各ビットに対応させたフィールドに分
割し、第2に、あるフィールドにおいて、ある画素につ
いては、当該画素の階調データのうち、当該フィールド
に対応するビットの値にしたがって画素をオン状態また
はオフ状態にさせ、第3に、その際に当該フィールドで
印加される電圧が、実効値的にみて、当該ビットに割り
付けられた重みに対応する値となるように制御すること
とした。
Therefore, in the present invention, first, one frame is divided into fields corresponding to each bit of the gradation data, and second, for a certain pixel in a certain field, the gradation of the pixel is determined. In the data, the pixel is turned on or off in accordance with the value of the bit corresponding to the field. Third, the voltage applied in the field at that time is assigned to the bit in terms of the effective value. The weight is controlled so as to correspond to the given weight.

【0049】すなわち、あるフィールドにおいては、画
素の階調データのうち、当該フィールドに対応するビッ
トを、画素のオン状態またはオフ状態を指示する要素と
見立て、式(数1)または式(数7)にしたがって走査
電極および信号電極に電圧を印加し、かつ、そのフィー
ルドにおいて印加される電圧が、実効値的にみて、当該
ビットに割り付けられた重みに対応する値となるように
設定する。そして、このような動作を、階調データの全
ビットに対応して実行して、1フレームで見れば、ある
画素に対して印加される実効電圧値が、当該画素の階調
データで示される階調レベルに対応するものとした。
That is, in a certain field, of the grayscale data of a pixel, the bit corresponding to the field is regarded as an element indicating the ON state or the OFF state of the pixel, and the equation (Equation 1) or the equation (Equation 7) is used. ) Is applied to the scan electrodes and the signal electrodes, and the voltage applied in the field is set so as to have a value corresponding to the weight assigned to the bit in terms of the effective value. Then, such an operation is executed for all bits of the gradation data, and when viewed in one frame, the effective voltage value applied to a certain pixel is indicated by the gradation data of the pixel. It corresponds to the gradation level.

【0050】例えば、上述したように3ビットの階調デ
ータにしたがって8階調の表示を行う場合、1フレーム
を、ビットMSB、2SB、LSBに対応させてフィー
ルドf1、f2、f3に3分割し、さらに、各フィール
ドにおいては、対応するビットを、オンまたはオフを指
示する要素と見立てて、電圧を印加する。この際、フィ
ールドf1に印加される電圧を、実効値的にみて「1」
とするとき、フィールドf2、f3に印加される電圧
を、実効値的にみてそれぞれ「0.5」、「0.25」
と設定すれば良い。
For example, when displaying eight gradations according to the 3-bit gradation data as described above, one frame is divided into three fields f1, f2 and f3 corresponding to the bits MSB, 2SB and LSB. Further, in each field, a voltage is applied by regarding a corresponding bit as an element for instructing ON or OFF. At this time, the voltage applied to the field f1 is "1" in terms of the effective value.
In this case, the voltages applied to the fields f2 and f3 are “0.5” and “0.25”, respectively, in terms of the effective value.
It should just be set.

【0051】ここで、各フィールドにおいて印加する電
圧を、実効値的に制御する方式としては、各フィールド
において印加する電圧を一定とし、その印加期間を制御
する第1の方式や、各フィールドにおいて電圧を印加す
る期間を一定とし、その電圧自体を制御する第2の方
式、両方式を併用した第3の方式などが想定される。こ
のため、以下の説明では、第1の方式を第1実施形態と
して説明し、さらに、第2の方式を第2実施形態として
説明することとする。さらに、選択走査行列Hの要素中
に「0」を含ませることにより、信号電極の電圧数を減
少させることもできる。そこで、選択走査行列Hの要素
中に「0」を含ませた方式を第3実施形態として説明す
ることとする。
Here, as a method of controlling the voltage applied in each field in an effective value, the first method in which the voltage applied in each field is fixed and the application period is controlled, or the voltage in each field is controlled. The second method in which the voltage application period is fixed and the voltage itself is controlled, the third method in which both methods are used in combination, and the like are assumed. Therefore, in the following description, the first method will be described as the first embodiment, and the second method will be described as the second embodiment. Further, by including “0” in the elements of the selective scanning matrix H, the number of voltages of the signal electrodes can be reduced. Therefore, a method in which “0” is included in the elements of the selective scanning matrix H will be described as a third embodiment.

【0052】<第1実施形態>まず、本発明の第1実施
形態に係る電気光学装置について説明する。図1は、こ
の電気光学装置の電気的な構成を示すブロック図であ
る。この図に示されるように、パネル100には、24
0本の走査電極312が行(X)方向に延在して形成さ
れる一方、320本の信号電極212が列(Y)方向に
延在して形成されている。ここで、パネル100は、図
2に示されるように、一対の基板200、300が互い
に貼付された構成となっている。そして、図2では省略
されているが、入射側の基板300に走査電極312
が、背面側の基板200に信号電極212がそれぞれ形
成されている。
<First Embodiment> First, an electro-optical device according to a first embodiment of the present invention will be described. FIG. 1 is a block diagram showing an electrical configuration of the electro-optical device. As shown in FIG.
Zero scanning electrodes 312 are formed extending in the row (X) direction, while 320 signal electrodes 212 are formed extending in the column (Y) direction. Here, as shown in FIG. 2, the panel 100 has a configuration in which a pair of substrates 200 and 300 are attached to each other. Although not shown in FIG. 2, the scanning electrode 312 is provided on the substrate 300 on the incident side.
However, signal electrodes 212 are formed on the substrate 200 on the back side.

【0053】これらの基板200、300は、図3に示
されるように一定の間隙を保って貼付されており、この
間隙に電気光学材料として液晶105が挟持された構成
となっている。したがって、各画素は、走査電極312
と信号電極212との各交差部分において両電極間とそ
の間に挟持される液晶105とにより構成されて、表示
領域100aで240行×320列のマトリクス状に配
列することになるが、本発明をこれに限定する趣旨では
ない。
As shown in FIG. 3, the substrates 200 and 300 are adhered with a certain gap therebetween, and a liquid crystal 105 is sandwiched in this gap as an electro-optical material. Therefore, each pixel is connected to the scan electrode 312
And the liquid crystal 105 sandwiched between the two electrodes at each intersection of the display electrode 100 and the signal electrode 212, and are arranged in a matrix of 240 rows × 320 columns in the display area 100a. The purpose is not limited to this.

【0054】ここで、液晶105として、例えばTN
(Twisted Nematic)型が用いられる場合には、液晶分
子の長軸方向が両基板間で約90度連続的にねじれるよ
うな配向処理が基板200、300の対向面においてそ
れぞれ施される。そして、この配向処理によって両電極
間を通過する光は、電圧無印加状態の場合に、液晶分子
のねじれに沿って約90度旋光する一方、電圧印加状態
の場合に、液晶分子が電界方向に傾く結果、電圧無印加
状態における旋光性が消失する。このため、パネル10
0が例えば透過型であれば、入射側と背面側とに、偏光
軸が互いに直交(平行)する偏光子をそれぞれ配置させ
ることで、電圧無印加状態で光が透過(遮断)する一
方、電圧印加状態で光が遮断(透過)することになる。
したがって、画素毎に印加電圧を制御することによっ
て、所定の表示が可能となっている。
Here, as the liquid crystal 105, for example, TN
When the (Twisted Nematic) type is used, alignment processing is performed on the opposing surfaces of the substrates 200 and 300 so that the major axis direction of the liquid crystal molecules is continuously twisted by about 90 degrees between the two substrates. The light passing between the two electrodes due to the alignment process rotates about 90 degrees along the twist of the liquid crystal molecules when no voltage is applied, while the liquid crystal molecules rotate in the direction of the electric field when the voltage is applied. As a result, the optical rotation in the state where no voltage is applied disappears. For this reason, the panel 10
If 0 is, for example, a transmission type, by disposing polarizers whose polarization axes are orthogonal (parallel) to each other on the incident side and the rear side, light is transmitted (blocked) in the absence of a voltage, while voltage is applied. Light is blocked (transmitted) in the applied state.
Therefore, a predetermined display is possible by controlling the applied voltage for each pixel.

【0055】なお、液晶105としては、その分子の長
軸方向が180度以上のねじれた配向を有するSTN
(Super Twisted Nematic)型を用いること可能であ
る。STN型を用いるのであれば、両基板200、30
0の外側に各々偏光板を配置するとともに、少なくとも
一方の偏光板と基板との間に着色補償用の位相差板を配
置することで同様な表示が可能となる。このように、液
晶105としては、種々選択して用いることができる。
As the liquid crystal 105, the STN having a twisted orientation in which the major axis direction of the molecule is 180 degrees or more is used.
(Super Twisted Nematic) type can be used. If the STN type is used, both substrates 200, 30
A similar display is possible by arranging a polarizing plate outside each of the zeros and arranging a retardation plate for coloring compensation between at least one of the polarizing plates and the substrate. Thus, various selections can be made for the liquid crystal 105.

【0056】説明を再び図1に戻すと、走査側駆動回路
440は、1水平走査期間1H毎に4本の走査電極31
2を同時に選択して、その選択状態に対応した走査信号
Y1、Y2、…、Y240を、それぞれ対応する走査電
極312に供給するものである。また、信号側駆動回路
460は、走査側駆動回路440により選択された走査
線312との交差に対応する画素の表示内容に応じて、
データ信号X1、X2、…、X320を、それぞれ対応
する信号電極212に供給するものである。なお、走査
側駆動回路440および信号側駆動回路460の詳細に
ついてはそれぞれ後述する。
Returning to the description of FIG. 1, the scanning side drive circuit 440 operates the four scan electrodes 31 every one horizontal scanning period 1H.
2 are simultaneously selected, and the scanning signals Y1, Y2,..., Y240 corresponding to the selected state are supplied to the corresponding scanning electrodes 312, respectively. In addition, the signal side driving circuit 460 determines the display content of the pixel corresponding to the intersection with the scanning line 312 selected by the scanning side driving circuit 440.
Data signals X1, X2,..., X320 are supplied to corresponding signal electrodes 212, respectively. The details of the scanning side driving circuit 440 and the signal side driving circuit 460 will be described later.

【0057】次に、駆動電圧生成回路700は、信号電
極212に印加される電圧+2Vx、+Vx、Vc(=
0)、−Vx、−2Vxと、走査電極312に印加され
る電圧+Vy、Vc、−Vyとをそれぞれ生成するもの
である。ここで、本実施形態における極性とは、ゼロレ
ベルたる電圧Vcを基準としている。
Next, the drive voltage generation circuit 700 applies the voltages + 2Vx, + Vx, Vc (=
0), -Vx, -2Vx, and voltages + Vy, Vc, -Vy applied to the scanning electrodes 312, respectively. Here, the polarity in the present embodiment is based on the voltage Vc which is a zero level.

【0058】続いて、タイミング信号生成回路800
は、パネル100を駆動するために必要な制御信号やク
ロック信号などを生成するものである。詳細には、タイ
ミング信号生成回路800は、本実施形態においては、
フレーム開始パルスYD、フィールド開始パルスFP、
フィールド特定コードFC、サブフィールド開始パルス
SFP、フレーム信号FR、および、クロック信号YC
LKをそれぞれ生成する。これらについて簡単に説明す
ると、第1に、フレーム開始パルスYDは、図5(a)
に示されるように、1フレーム1Fの開始を規定するパ
ルス信号である。第2に、フィールド開始パルスFP
は、図5(a)に示されるように、1フィールドを3つ
に不等に分割したフィールドf1〜f3の開始を規定す
るパルス信号である。ここで、本実施形態に係る電気光
学装置は、理論的前提で説明したように3ビットの階調
データを用いて、階調レベルが「0」から「7」までの
8階調表示を行うものである。このため、フィールドf
1〜f3は、階調データの最上位のビットMSB、次位
のビット2SBおよび最下位のビットLSBにそれぞれ
対応し、かつ、その時間幅は、各ビットに割り付けられ
た重みに応じた期間にそれぞれ設定されている。したが
って、階調データのビットMSBに対応するフィールド
f1の時間幅を「1」とすると、ビット2SBに対応す
るフィールドf2の時間幅は「0.5」に、ビットLS
Bに対応するフィールドf3の時間幅は「0.25」
に、それぞれ設定される。第3に、フィールド特定コー
ドFCは、フィールド開始パルスFPでアップカウント
する一方、フレーム開始パルスYDでリセットしたカウ
ント結果に相当するものであって、図5(a)に示され
るように、ある時点におけるフィールドが、f1〜f3
のいずれかであることを示すものである。第4に、サブ
フィールド開始パルスSFPは、図5(a)に示される
ように、フィールドf1〜f3をそれぞれ4つに等分割
したサブフィールドsf1〜sf4の開始を規定するパ
ルス信号である。第5に、フレーム信号FRは、本実施
形態では、図5(b)または同図(c)に示されるよう
に、1フレーム1F毎にレベル反転する信号である。第
6に、クロック信号YCLKは、1水平走査期間1Hを
規定するクロック信号であるが、その1周期は、図7
(a)、同図(b)および同図(c)に示されるよう
に、フィールドf1〜f3の時間幅に対応している。す
なわち、クロック信号YCLKの1周期は、フィールド
f1、f2、f3においてそれぞれ1:0.5:0.2
5の比に設定されている。
Subsequently, the timing signal generation circuit 800
Generates a control signal and a clock signal necessary for driving the panel 100. Specifically, in the present embodiment, the timing signal generation circuit 800
A frame start pulse YD, a field start pulse FP,
Field specifying code FC, subfield start pulse SFP, frame signal FR, and clock signal YC
LK are respectively generated. These will be briefly described. First, the frame start pulse YD is generated as shown in FIG.
Is a pulse signal that defines the start of one frame 1F. Second, the field start pulse FP
Is a pulse signal defining the start of fields f1 to f3 obtained by unequally dividing one field into three, as shown in FIG. Here, the electro-optical device according to the present embodiment performs 8-gradation display with gradation levels of “0” to “7” using 3-bit gradation data as described on the theoretical premise. Things. Therefore, field f
1 to f3 correspond to the most significant bit MSB, the next least significant bit 2SB, and the least significant bit LSB of the grayscale data, respectively, and the time width thereof is set in a period according to the weight assigned to each bit. Each is set. Therefore, assuming that the time width of the field f1 corresponding to the bit MSB of the gradation data is “1”, the time width of the field f2 corresponding to the bit 2SB is “0.5” and the bit LS
The time width of the field f3 corresponding to B is “0.25”
Are set respectively. Third, while the field identification code FC counts up by the field start pulse FP, it corresponds to the count result reset by the frame start pulse YD, and as shown in FIG. Are fields f1 to f3
Is one of the following. Fourth, the subfield start pulse SFP is a pulse signal that defines the start of the subfields sf1 to sf4 obtained by equally dividing the fields f1 to f3 into four as shown in FIG. Fifth, in the present embodiment, the frame signal FR is a signal whose level is inverted every frame 1F as shown in FIG. 5B or FIG. Sixth, the clock signal YCLK is a clock signal that defines one horizontal scanning period 1H.
As shown in (a), (b) and (c) of FIG. 7, the time width corresponds to the time width of the fields f1 to f3. That is, one cycle of the clock signal YCLK is 1: 0.5: 0.2 in the fields f1, f2, and f3, respectively.
The ratio is set to 5.

【0059】また、コード発生部420は、フィールド
開始パルスFP、サブフィールド開始パルスSFPおよ
びフレーム信号FRに基づいて、1水平走査期間1Hに
おいて同時に選択する4本の走査電極312に印加すべ
き電圧を示す走査コードCY1〜CY4を、図5(b)
または図5(c)に示されるように生成するものであ
る。詳細には、フレーム信号FRがLレベルである期間
に生成される走査コードCY1〜CY4は、上式(数
9)で示される選択走査行列Hに対応したものであり、
図5(b)に示されるように生成する。すなわち、選択
走査行列Hの1行〜4行の各成分が、それぞれサブフィ
ールドsf1〜sf4において出力される走査コードC
Y1〜CY4に対応している。
Further, the code generator 420 determines the voltages to be applied to the four scanning electrodes 312 selected simultaneously in one horizontal scanning period 1H based on the field start pulse FP, the subfield start pulse SFP and the frame signal FR. The scanning codes CY1 to CY4 shown in FIG.
Alternatively, it is generated as shown in FIG. Specifically, the scan codes CY1 to CY4 generated during the period when the frame signal FR is at the L level correspond to the selected scan matrix H shown in the above equation (Equation 9).
It is generated as shown in FIG. That is, the components of the 1st to 4th rows of the selected scanning matrix H correspond to the scan codes C output in the subfields sf1 to sf4, respectively.
It corresponds to Y1 to CY4.

【0060】一方、フレーム信号FRがHレベルである
期間に生成される走査コードCY1〜CY4は、同図
(c)で示されるように、フレーム信号FRがLレベル
である期間に生成されるものに「−1」を乗算して符号
反転したものである。なお、走査コードCY1〜CY4
のHレベルは、選択走査行列の要素「−1」に対応し、
Lレベルは要素「1」に対応している。また、図5
(b)または同図(c)においては、時間軸を横方向に
とっているので、時間軸を列方向(すなわち、縦方向)
にとっている式(数9)とは相違しているが、式(数
9)で示される選択走査行列Hの各要素は、対角で対称
に配置しているので結果的に、式(数9)の各要素と、
図5(b)における走査コードCY1〜CY4で示され
る要素とは、互いに同一の配列として見えている。
On the other hand, the scan codes CY1 to CY4 generated during the period when the frame signal FR is at the H level are generated during the period when the frame signal FR is at the L level, as shown in FIG. Is multiplied by “−1” and the sign is inverted. Note that the scan codes CY1 to CY4
H level corresponds to the element “−1” of the selected scanning matrix,
The L level corresponds to the element “1”. FIG.
In (b) or (c), the time axis is set in the horizontal direction, so that the time axis is set in the column direction (that is, the vertical direction).
However, since the elements of the selection scanning matrix H shown in Expression (Equation 9) are arranged diagonally and symmetrically, as a result, Expression (Equation 9) is obtained. )
The elements shown by the scan codes CY1 to CY4 in FIG.

【0061】ところで、コード発生部420、走査側駆
動回路440および信号側駆動回路460は、実際には
図2におけるICチップ400として集積化されるとと
もに、基板200の端子部分においてCOG(Chip On
Glass)技術により実装される。
Incidentally, the code generation section 420, the scanning side drive circuit 440 and the signal side drive circuit 460 are actually integrated as the IC chip 400 in FIG.
Glass) technology.

【0062】また、基板200の端子部分には、ICチ
ップ400に各種信号を供給するためのFPC(Flexib
le Printed Circuit)基板500の一端が接合されて、
パネル100と外部回路(例えば、図1における駆動電
圧形成回路700や、タイミング信号生成回路800な
ど)と電気的接続が図られている。ここで、ICチップ
400における実装は、それぞれ、第1に、基板200
との所定位置において、接着材中に導電性微粒子を均一
に分散させたフィルム状の異方性導電膜を挟持し、第2
に、ICチップ400を基板200に加圧・加熱するこ
とにより行われる。FPC基板500の基板200に対
する接合も同様にして行われる。
Further, an FPC (Flexib) for supplying various signals to the IC chip 400 is provided on a terminal portion of the substrate 200.
le Printed Circuit) One end of the substrate 500 is joined,
The panel 100 is electrically connected to an external circuit (for example, the driving voltage forming circuit 700 and the timing signal generating circuit 800 in FIG. 1). Here, the mounting on the IC chip 400 is performed by, first, the substrate 200
At a predetermined position, a film-like anisotropic conductive film in which conductive fine particles are uniformly dispersed in an adhesive is sandwiched.
Then, the IC chip 400 is pressed and heated on the substrate 200. Bonding of the FPC board 500 to the board 200 is performed in the same manner.

【0063】なお、ICチップ400を基板200に実
装する替わりに、例えば、TAB(Tape Automated Bon
ding)技術を用いて、ICチップ400が実装されたT
CP(Tape Carrier Package)を、基板200の所定位
置に設けられる異方性導電膜により電気的および機械的
に接続する構成としても良い。また、信号電極212
は、下側の基板200に形成されているので、ICチッ
プ400の突起電極(バンプ)と直接的に接続される一
方、走査電極312は、上側の基板300に形成されて
いるので、基板200、300の間に配設された導通
材、および、基板200に形成された導電パターンを介
してICチップ400の突起電極と間接的に接続された
構成となっているが、詳細については本件と直接関係な
いので、これ以上の説明については省略することする。
Instead of mounting the IC chip 400 on the substrate 200, for example, TAB (Tape Automated Bon
ding) technology, the IC chip 400 mounted T
A CP (Tape Carrier Package) may be electrically and mechanically connected by an anisotropic conductive film provided at a predetermined position on the substrate 200. In addition, the signal electrode 212
Are formed on the lower substrate 200 and are therefore directly connected to the protruding electrodes (bumps) of the IC chip 400. On the other hand, the scanning electrodes 312 are formed on the upper substrate 300. , 300 and a conductive material provided between the IC chip 400 and a conductive pattern formed on the substrate 200, and indirectly connected to the protruding electrodes of the IC chip 400. Since it is not directly related, further description is omitted.

【0064】<走査側駆動回路>次に、走査側駆動回路
440について説明する。図6は、走査側駆動回路44
0の詳細構成を示すブロック図である。この図におい
て、シフトレジスタ4402は、60ビットシフトレジ
スタであり、サブフィールドsf1〜sf4の開始時に
おいてそれぞれ供給されるサブフィールド開始パルスS
FPを、1水平走査期間1H毎にシフトして、転送パル
スYS0〜YS59として順次出力するものである。こ
こで、転送パルスYS0は、図1において上から数えて
第1行目〜第4行目の走査電極312についての選択・
非選択(詳細には、Hレベルであれば選択を、Lレベル
であれば非選択)をそれぞれ指示するものである。同様
に、転送パルスYS1は、第5行目〜第8行目の走査電
極312についての選択・非選択を指示するものであ
る。すなわち、一般的に、pを0〜59の整数とした場
合に、転送パルスYSpは、上から数えて第(4p+
1)行目、第(4p+2)行目、第(4p+3)行目お
よび第(4p+4)行目の走査電極312の選択・非選
択を示している。なお、上述したように、クロック信号
YCLKの1周期は、フィールドf1、f2、f3毎
に、それぞれ1:0.5:0.25の比で設定されてい
るので、各フィールドにおける転送パルスYS0〜YS
59の時間幅も図7(a)、同図(b)および同図
(c)で示されるように同様な比となる。
<Scanning Side Driving Circuit> Next, the scanning side driving circuit 440 will be described. FIG. 6 shows the scanning side driving circuit 44.
FIG. 3 is a block diagram showing a detailed configuration of the 00 ’. In this figure, a shift register 4402 is a 60-bit shift register, and a subfield start pulse S supplied at the start of each of the subfields sf1 to sf4.
The FP is shifted every horizontal scanning period 1H and is sequentially output as transfer pulses YS0 to YS59. Here, the transfer pulse YS0 is used for selecting / selecting the scan electrodes 312 on the first to fourth rows counted from the top in FIG.
Non-selection (specifically, selection is made at the H level and non-selection is made at the L level). Similarly, the transfer pulse YS1 instructs selection / non-selection of the scan electrodes 312 in the fifth to eighth rows. That is, in general, when p is an integer from 0 to 59, the transfer pulse YSp is (4p +
1) Selection / non-selection of the scanning electrodes 312 in the (1), (4p + 2) th, (4p + 3) th and (4p + 4) th rows. As described above, since one cycle of the clock signal YCLK is set at a ratio of 1: 0.5: 0.25 for each of the fields f1, f2, and f3, the transfer pulses YS0 to YS0 in each field are set. YS
The time width of 59 has the same ratio as shown in FIGS. 7A, 7B and 7C.

【0065】次に、デコーダ群4404は、シフトレジ
スタ4402による転送信号YS0〜YS59とコード
発生部420(図1参照)による走査コードCY1〜C
Y4とから、電圧+Vy、Vc、−Vyのいずれかを選
択すべきかを示す選択信号a、b、cを、240本の走
査電極312の各々に対応して出力するものである。こ
のため、デコーダ群4404は、走査電極312と1対
1に対応したデコーダ4405を備えている。ここで、
一般的に、第(4p+m)行目の走査電極312に対応
するデコーダ4405は、転送信号YSpと走査コード
CYmの反転信号との論理積信号を選択信号aとして出
力するAND回路と、転送信号YSpの反転信号を選択
信号bとして出力する反転回路と、転送信号YSpと走
査コードCYmとの論理積信号を選択信号cとして出力
するAND回路とから構成されている。なお、mは、
1、2、3または4のいずれかの整数であり、走査コー
ドCY1〜CY4を一般的に説明するためのものであ
る。
Next, the decoder group 4404 includes transfer signals YS0 to YS59 from the shift register 4402 and scan codes CY1 to CY from the code generator 420 (see FIG. 1).
From Y4, select signals a, b, and c indicating which of the voltages + Vy, Vc, and -Vy should be selected are output in correspondence with each of the 240 scan electrodes 312. For this reason, the decoder group 4404 includes a decoder 4405 corresponding to the scan electrode 312 on a one-to-one basis. here,
In general, the decoder 4405 corresponding to the (4p + m) th scan electrode 312 includes an AND circuit that outputs a logical product signal of the transfer signal YSp and an inverted signal of the scan code CYm as a selection signal a, and a transfer signal YSp And an AND circuit that outputs an AND signal of the transfer signal YSp and the scan code CYm as a selection signal c. Note that m is
It is an integer of 1, 2, 3, or 4, and is for generally describing the scan codes CY1 to CY4.

【0066】したがって、第(4p+m)行目の走査電
極312に対応する選択信号a、b、cは、それぞれ次
のようなレベル状態となる。すなわち、転送信号YSp
がHレベルである場合(第(4p+1)行目〜第(4p
+4)行目の走査電極312が選択される場合)に、走
査コードCYmが「1」(Lレベル)であれば、選択信
号aのみがHレベルとなり、走査コードCYmが「−
1」(Hレベル)であれば、選択信号cのみがHレベル
となる一方、転送信号YSpがLレベルである場合(第
(4p+1)行目〜第(4p+4)行目の走査電極31
2が非選択である場合)には、走査コードCYmにかか
わらず、選択信号bのみがHレベルとなる構成となって
いる。このように、1本の走査電極312に対応する選
択信号a、b、cは、互いに排他的にHレベルとなる。
Therefore, the selection signals a, b, and c corresponding to the (4p + m) -th row scanning electrodes 312 are in the following level states, respectively. That is, the transfer signal YSp
Is at the H level (from the (4p + 1) th row to the (4p + 1) th
(+4) If the scan code CYm is “1” (L level) in the case where the scan electrode 312 in the row is selected), only the selection signal a becomes H level and the scan code CYm becomes “−”.
1 "(H level), only the selection signal c is at the H level, while the transfer signal YSp is at the L level (the (4p + 1) th to (4p + 4) th scanning electrodes 31).
2 is not selected), only the selection signal b is at the H level regardless of the scan code CYm. As described above, the selection signals a, b, and c corresponding to one scanning electrode 312 are exclusively at the H level.

【0067】続いて、レベルシフタ4406は、各走査
電極312に対応する選択信号a、b、cの電圧振幅を
それぞれ拡大し、選択信号a’、b’、c’として出力
するものである。
Subsequently, the level shifter 4406 enlarges the voltage amplitudes of the selection signals a, b, and c corresponding to the respective scanning electrodes 312, and outputs them as selection signals a ', b', and c '.

【0068】次に、セレクタ群4408は、走査信号Y
1〜Y240として電圧+Vy、Vc、−Vyのいずれ
かを実際に選択して、240本の信号電極212の各々
に印加するものである。このためセレクタ群4408で
は、1本の走査電極312に対して、選択信号a’、
b’、c’がHレベルである場合に、それぞれ電圧+V
y、Vc、−Vyを選択する3個のスイッチが設けられ
ている。なお、1本の走査電極312に対応する選択信
号a、b、cは、互いに排他的にHレベルとなるから、
1本の走査電極312において複数の電圧が同時に選択
されることはない。
Next, the selector group 4408 outputs the scanning signal Y
One of the voltages + Vy, Vc, and -Vy is actually selected as 1 to Y240 and applied to each of the 240 signal electrodes 212. Therefore, in the selector group 4408, the selection signal a ′,
When b ′ and c ′ are at the H level, the voltage + V
Three switches for selecting y, Vc, and -Vy are provided. Since the selection signals a, b, and c corresponding to one scanning electrode 312 are exclusively at H level,
A plurality of voltages are not simultaneously selected in one scanning electrode 312.

【0069】<走査信号の電圧波形>次に、このような
構成にかかる走査側駆動回路440により出力される走
査信号Y1〜Y240の電圧波形について説明する。
<Voltage Waveform of Scanning Signal> Next, voltage waveforms of the scanning signals Y1 to Y240 output by the scanning side driving circuit 440 having such a configuration will be described.

【0070】説明の便宜上、まず、フレーム信号FRが
Lレベルとなるフレームについて説明する。はじめに、
このフレームにおけるフィールドf1のサブフィールド
sf1では、コード発生部420(図1参照)は、図5
(b)に示されるように、選択走査行列Hにおいて1行
目の成分である「1」、「1」、「1」、「1」を出力
するため、走査コードCY1、CY2、CY3、CY4
は、いずれもLレベルとなる。
For convenience of description, a frame in which frame signal FR is at L level will be described first. First,
In the subfield sf1 of the field f1 in this frame, the code generator 420 (see FIG. 1)
As shown in (b), in order to output “1”, “1”, “1”, “1” which are the components of the first row in the selected scanning matrix H, the scanning codes CY1, CY2, CY3, CY4
Become L level.

【0071】一方、サブフィールド開始パルスSFPが
供給されると、シフトレジスタ4402は、図7(a)
に示されるように、当該サブフィールド開始パルスSF
Pをクロック信号YCLKの立ち上がりにおいて順次ラ
ッチして、転送信号YS0〜YS59として出力する。
この際、シフトレジスタ4402は、第1番目の水平走
査期間1H(p=0)においては、転送信号YS0〜Y
S59のうち、YS0のみをHレベルとして、第1行目
〜第4行目の走査電極312の選択を指示する。
On the other hand, when the subfield start pulse SFP is supplied, the shift register 4402 sets the state shown in FIG.
, The subfield start pulse SF
P is sequentially latched at the rise of the clock signal YCLK, and is output as transfer signals YS0 to YS59.
At this time, the shift register 4402 controls the transfer signals YS0 to YS during the first horizontal scanning period 1H (p = 0).
In S59, only YS0 is set to the H level to instruct selection of the scanning electrodes 312 in the first to fourth rows.

【0072】したがって、デコーダ群4404(図6参
照)において、選択された第1行目〜第4行目の走査電
極312については、選択信号aのみがそれぞれHレベ
ルとなる。一方、非選択の第5行目〜第240行目の走
査電極312については、転送信号YS1〜YS59が
Lレベルであるから、選択信号bのみがそれぞれHレベ
ルとなる。このため、図10に示されるように、第1番
目の水平走査期間1Hにおいて、第1行目〜第4行目の
走査電極312に印加される走査信号Y1〜Y4は、そ
れぞれ電圧+Vyとなる一方、他の走査電極312に印
加される走査信号は、電圧Vc(=0)となる。
Therefore, in the decoder group 4404 (see FIG. 6), only the selection signal a is at the H level for the selected scanning electrodes 312 on the first to fourth rows. On the other hand, for the non-selected scan electrodes 312 in the fifth to 240th rows, only the selection signal b goes to H level because the transfer signals YS1 to YS59 are at L level. Therefore, as shown in FIG. 10, in the first horizontal scanning period 1H, the scanning signals Y1 to Y4 applied to the scanning electrodes 312 in the first to fourth rows each have a voltage + Vy. On the other hand, the scanning signal applied to the other scanning electrodes 312 is the voltage Vc (= 0).

【0073】続いて、クロック信号YCLKの1周期が
経過すると、シフトレジスタ4402は、図7(a)に
示されるように、第2番目の水平走査期間1H(p=
1)において、転送信号YS0〜YS59のうち、YS
1のみをHレベルとして、第5行目〜第8行目の走査電
極312の選択を指示する。したがって、デコーダ群4
404において、選択された第5行目〜第8行目の走査
電極312については、選択信号aのみがそれぞれHレ
ベルとなる。一方、非選択の第1行目〜第4行目および
第9行目〜第240行目の走査電極312については、
転送信号YS0およびYS2〜YS59がLレベルであ
るから、選択信号bのみがそれぞれHレベルとなる。こ
のため、図10に示されるように、第2番目の水平走査
期間1Hにおいて、走査信号Y5〜Y8は、それぞれ電
圧+Vyとなる一方、他の走査電極312に印加される
走査信号は、電圧Vc(=0)となる。以下、同様な動
作が第60番目の水平走査期間1H(p=59)まで繰
り返されることとなる。
Subsequently, when one cycle of the clock signal YCLK elapses, the shift register 4402 causes the second horizontal scanning period 1H (p = 2) as shown in FIG.
In 1), among the transfer signals YS0 to YS59, YS
By setting only 1 to the H level, selection of the scan electrodes 312 in the fifth to eighth rows is instructed. Therefore, the decoder group 4
In 404, only the selection signal a is at the H level for the selected scan electrodes 312 in the fifth to eighth rows. On the other hand, for the unselected first to fourth rows and ninth to 240th scanning electrodes 312,
Since the transfer signals YS0 and YS2 to YS59 are at L level, only the selection signal b is at H level. Therefore, as shown in FIG. 10, in the second horizontal scanning period 1H, the scanning signals Y5 to Y8 each have the voltage + Vy, while the scanning signal applied to the other scanning electrodes 312 has the voltage Vc. (= 0). Hereinafter, the same operation is repeated until the 60th horizontal scanning period 1H (p = 59).

【0074】さて、次のサブフィールドsf2におい
て、コード発生部420は、図5(b)に示されるよう
に、選択走査行列Hにおける第2行の成分である
「1」、「−1」、「1」、「−1」を出力するため、
走査コードCY1、CY3はともにLレベルとなる一
方、走査コードCY2、CY4はともにHレベルとな
る。したがって、転送信号YS0〜YS59のうち、Y
S0のみがHレベルとなる第1番目の水平走査期間1H
(p=0)では、次のような動作となる。すなわち、デ
コーダ群4404において、選択される第1行目〜第4
行目の走査電極312のうち、第1行目および第3行目
の走査電極312については、選択信号aのみがそれぞ
れHレベルとなる一方、第2行目および第4行目の走査
電極312については、選択信号cのみがそれぞれHレ
ベルとなる。一方、非選択の第5行目〜第240行目の
走査電極312については、転送信号YS1〜YS59
がLレベルであるから、選択信号bのみがそれぞれHレ
ベルとなる。このため、図10に示されるように、第1
番目の水平走査期間1Hにおいて、走査信号Y1、Y3
は、それぞれ電圧+Vyとなり、走査信号Y2、Y4
は、それぞれ電圧−Vyとなる一方、他の走査電極31
2に印加される走査信号は、電圧Vc(=0)となる。
Now, in the next subfield sf2, the code generator 420, as shown in FIG. 5B, has the components of the second row in the selected scanning matrix H, "1", "-1", In order to output "1" and "-1",
Scan codes CY1 and CY3 are both at the L level, while scan codes CY2 and CY4 are both at the H level. Therefore, of the transfer signals YS0 to YS59, Y
First horizontal scanning period 1H in which only S0 is at H level
At (p = 0), the operation is as follows. That is, in the decoder group 4404, the selected first to fourth rows
Of the scanning electrodes 312 in the first row and the third row, among the scanning electrodes 312 in the first row, only the selection signal “a” is at the H level, while the scanning electrodes 312 in the second and fourth rows are set. , Only the selection signal c becomes H level. On the other hand, the transfer signals YS1 to YS59 are not applied to the non-selected scan electrodes 312 in the fifth to 240th rows.
Are at L level, only the selection signal b is at H level. For this reason, as shown in FIG.
In the first horizontal scanning period 1H, the scanning signals Y1, Y3
Are the voltages + Vy, respectively, and the scanning signals Y2, Y4
Become the voltage -Vy, respectively, while the other scan electrodes 31
2 is a voltage Vc (= 0).

【0075】続いて、転送信号YS0〜YS59のう
ち、YS1のみがHレベルとなる第2番目の水平走査期
間1H(p=1)では、次のような動作となる。すなわ
ち、デコーダ群4404において、選択される第5行目
〜第8行目の走査電極312のうち、第5行目および第
7行目の走査電極312については、選択信号aのみが
それぞれHレベルとなる一方、第6行目および第8行目
の走査電極312については、選択信号cのみがそれぞ
れHレベルとなる。一方、非選択の第1行目〜第4行目
および第9行目〜第240行目の走査電極312につい
ては、転送信号YS1〜YS59がLレベルであるか
ら、選択信号bのみがそれぞれHレベルとなる。このた
め、図10に示されるように、第2番目の水平走査期間
1Hにおいて、走査信号Y5、Y7は、それぞれ電圧+
Vyとなり、走査信号Y6、Y8は、それぞれ電圧−V
yとなる一方、他の走査電極312に印加される走査信
号は、電圧Vc(=0)となる。以下、同様な動作が第
60番目の水平走査期間1Hまで繰り返されることとな
る。
Subsequently, in the second horizontal scanning period 1H (p = 1) in which only YS1 of the transfer signals YS0 to YS59 is at the H level, the following operation is performed. That is, in the decoder group 4404, of the scan electrodes 312 on the fifth to eighth rows selected, only the select signal a is at the H level for the scan electrodes 312 on the fifth and seventh rows. On the other hand, for the scanning electrodes 312 on the sixth and eighth rows, only the selection signal c is at the H level. On the other hand, as for the non-selected first to fourth rows and ninth to 240th scanning electrodes 312, since the transfer signals YS1 to YS59 are at the L level, only the selection signal b is at the H level. Level. For this reason, as shown in FIG. 10, in the second horizontal scanning period 1H, the scanning signals Y5 and Y7 each have the voltage +
Vy, and the scanning signals Y6 and Y8 each have a voltage of -V
On the other hand, the scanning signal applied to the other scanning electrodes 312 becomes the voltage Vc (= 0). Hereinafter, the same operation is repeated until the 60th horizontal scanning period 1H.

【0076】さらに、次のサブフィールドsf3におい
て、コード発生部420は、図5(a)に示されるよう
に、選択走査行列Hにおける第3行の成分である
「1」、「1」、「−1」、「−1」を出力するため、
走査コードCY1、CY2はともにLレベルとなる一
方、走査コードCY3、CY4はともにHレベルとな
る。このため、第1番目の水平走査期間1Hにおいて走
査信号Y1、Y2は、それぞれ電圧+Vyとなる一方、
走査信号Y3、Y4は、それぞれ電圧−Vyとなり、続
いて、第2番目の水平走査期間1Hにおいて走査信号Y
5、Y6は、それぞれ電圧+Vyとなる一方、走査信号
Y7、Y8は、それぞれ電圧−Vyとなり、以降同様な
動作が、第60番目の水平走査期間1Hまで繰り返され
ることとなる。
Further, in the next subfield sf3, the code generator 420, as shown in FIG. 5 (a), has the components of the third row in the selected scanning matrix H, "1", "1", "1". -1 "and" -1 "
Scan codes CY1 and CY2 are both at the L level, while scan codes CY3 and CY4 are both at the H level. Therefore, in the first horizontal scanning period 1H, the scanning signals Y1 and Y2 each have the voltage + Vy,
The scanning signals Y3 and Y4 become the voltage -Vy, respectively, and then the scanning signals Y3 and Y4 in the second horizontal scanning period 1H.
5 and Y6 each have a voltage of + Vy, while the scanning signals Y7 and Y8 have a voltage of -Vy, and the same operation is repeated thereafter until the 60th horizontal scanning period 1H.

【0077】そして、次のサブフィールドsf4では、
コード発生部420は、図5(a)に示されるように、
選択走査行列Hにおける第4行の成分である「1」、
「−1」、「−1」、「1」を出力するため、走査コー
ドCY1、CY4はともにLレベルとなる一方、走査コ
ードCY2、CY3はともにHレベルとなる。このた
め、第1番目の水平走査期間1Hにおいて走査信号Y
1、Y4は、それぞれ電圧+Vyとなる一方、走査信号
Y2、Y3は、それぞれ電圧−Vyとなり、続いて、第
2番目の水平走査期間1Hにおいて走査信号Y5、Y8
は、それぞれ電圧+Vyとなる一方、走査信号Y6、Y
7は、それぞれ電圧−Vyとなり、以降同様な動作が、
第60番目の水平走査期間1Hまで繰り返されることと
なる。
Then, in the next subfield sf4,
The code generator 420, as shown in FIG.
"1" which is a component of the fourth row in the selection scanning matrix H,
Since "-1", "-1", and "1" are output, the scan codes CY1 and CY4 are both at the L level, while the scan codes CY2 and CY3 are both at the H level. Therefore, in the first horizontal scanning period 1H, the scanning signal Y
1 and Y4 each have a voltage of + Vy, while the scanning signals Y2 and Y3 have a voltage of -Vy, respectively, and subsequently, in the second horizontal scanning period 1H, the scanning signals Y5 and Y8.
Are the voltages + Vy, respectively, while the scanning signals Y6, Y
7 have a voltage of -Vy, and the same operation is performed thereafter.
This is repeated until the 60th horizontal scanning period 1H.

【0078】なお、次のフィールドf2では、フィール
ドf1と比較してクロック信号YCLKの1周期が半分
になるので、1水平走査期間1Hの期間も半分になる
が、これ以外の動作は、フィールドf1と異なることが
ないので説明を省略する。同様に、フィールドf3で
は、フィールドf2と比較してクロック信号YCLKの
1周期がさらに半分になるので、1水平走査期間1Hの
期間もさらに半分になるが、これ以外の動作は、フィー
ルドf1、f2と異なることがないので説明を省略する
こととする。
In the next field f2, since one cycle of the clock signal YCLK is halved compared to the field f1, the period of one horizontal scanning period 1H is also halved. Therefore, the description is omitted. Similarly, in the field f3, one cycle of the clock signal YCLK is further halved compared to the field f2, so that the period of one horizontal scanning period 1H is further halved, but other operations are performed in the fields f1 and f2. Therefore, the description is omitted.

【0079】このようなに走査側駆動回路440では、
サブフィールドsf1では、式(数9)で示される選択
走査行列Hのうち、第1行の成分に対応した電圧が、時
間的にみて1水平走査期間1H毎に、空間的にみて4本
の走査電極毎にそれぞれ印加される。同様に、サブフィ
ールドsf2、sf3、sf4では、選択走査行列Hの
うち、それぞれ第2行、第3行、第4行の成分に対応し
た電圧が、時間的にみて1水平走査期間1H毎に、空間
的にみて4本の走査電極毎にそれぞれ印加される。ここ
で、本実施形態では、選択電圧として印加される電圧+
Vy、−Vyは、フィールドf1〜f3によらず一定で
あるが、フィールドf1〜f3における選択期間(1水
平走査期間1H)は、それぞれ1:0.5:0.25で
あるので、フィールドf1〜f3において走査電極に印
加される電圧は、1フレームを基準として実効値的にみ
れば、階調データのビットの重みに対応することとな
る。
As described above, in the scanning side driving circuit 440,
In the sub-field sf1, the voltages corresponding to the components of the first row in the selected scanning matrix H represented by the equation (Equation 9) are temporally divided into four horizontal scanning periods 1H and four spatially. It is applied to each scanning electrode. Similarly, in the subfields sf2, sf3, and sf4, the voltages corresponding to the components of the second row, the third row, and the fourth row, respectively, of the selected scanning matrix H are changed every one horizontal scanning period 1H in terms of time. Is applied to each of the four scanning electrodes when viewed spatially. Here, in the present embodiment, the voltage applied as the selection voltage +
Although Vy and -Vy are constant regardless of the fields f1 to f3, the selection periods (one horizontal scanning period 1H) in the fields f1 to f3 are 1: 0.5: 0.25, respectively. The voltage applied to the scan electrode at f3 to f3 corresponds to the weight of the bit of the grayscale data in terms of the effective value on the basis of one frame.

【0080】なお、フレーム信号FRがHレベルとなる
フレームにおいて、コード発生部420から出力される
走査コードCY1〜CY4は、図5(c)に示されるよ
うに、フレーム信号FRがLレベルである期間に生成さ
れる走査コードCY1〜CY4(同図(b)参照)の極
性を反転したもの、すなわち、選択走査行列の要素に
「−1」を乗算したものである。このため、フレーム信
号FRがHレベルとなる期間において出力される走査信
号Y1〜Y240は、図11に示されるように、フレー
ム信号FRがLレベルとなる期間において出力されるも
のを極性反転したものとなる。
In a frame in which the frame signal FR is at the H level, the scan codes CY1 to CY4 output from the code generator 420 have the frame signal FR at the L level as shown in FIG. The scan codes CY1 to CY4 generated during the period (see FIG. 9B) are inverted in polarity, ie, the elements of the selected scan matrix are multiplied by “−1”. Therefore, as shown in FIG. 11, the scanning signals Y1 to Y240 output during the period when the frame signal FR is at the H level are obtained by inverting the polarity of the signals output during the period when the frame signal FR is at the L level. Becomes

【0081】<信号側駆動回路>上述したように、本実
施形態では、階調データのうちのフィールドに対応する
ビットを、オンまたはオフを指示する要素と見立ててい
る。このため、ある選択の際にj列目の信号電極に印加
すべき電圧は、式(数1)または式(数7)を参照すれ
ば、第1に、走査選択行列Hのうち、当該選択に対応す
る行の4要素と、j列目の信号電極と当該選択の走査電
極との交差に対応する画素の階調データのうち、当該選
択が行われるフィールドに対応するビットの4要素と
を、対応するもの同士を乗算して、それらの和を求め、
第2に、その和に当該ビットの重みを乗じ、さらに、適
当な係数を乗じた値となる。
<Signal Side Drive Circuit> As described above, in the present embodiment, the bit corresponding to the field in the gradation data is regarded as an element for instructing ON or OFF. For this reason, the voltage to be applied to the signal electrode of the j-th column at the time of a certain selection is first determined in the scanning selection matrix H by referring to Expression (1) or Expression (7). And the four elements of the bit corresponding to the field in which the selection is performed, out of the gradation data of the pixel corresponding to the intersection of the signal electrode in the j-th column and the selected scanning electrode. , Multiply the corresponding ones to find their sum,
Second, the sum is multiplied by the weight of the bit, and further multiplied by an appropriate coefficient.

【0082】ここで、本実施形態において、走査選択行
列Hのうち、当該選択に対応する行の4要素は、走査コ
ードCY1〜CY4で示される。また、当該階調データ
のうちのフィールドに対応するビットは、後述するよう
にラインAj、Bj、Cj、Djの出力レベルで示され
る。さらに、本実施形態では、フィールドf1〜f3の
時間幅を各ビットの重みに対応させているので、4要素
同士の積和値にビットの重みを乗じる必要はない。この
ため、4要素同士の積和値を求めて、これに対応する電
圧を信号電極に印加すれば済む。
Here, in the present embodiment, of the scanning selection matrix H, the four elements in the row corresponding to the selection are indicated by scanning codes CY1 to CY4. The bits of the gradation data corresponding to the field are indicated by the output levels of the lines Aj, Bj, Cj, and Dj as described later. Further, in the present embodiment, since the time width of the fields f1 to f3 is made to correspond to the weight of each bit, it is not necessary to multiply the sum of products of the four elements by the weight of the bit. Therefore, the sum of the products of the four elements is determined, and a voltage corresponding to the sum is applied to the signal electrodes.

【0083】さて、本実施形態において用いられる選択
走査行列Hの要素は、「−1」または「1」であり、ま
た、ビットのレベルを示す要素も「−1」または「1」
である。このため、4要素同士の積和値は、「4」、
「2」、「0」、「−2」、「−4」の5値のいずれか
となる。ここで、「4」、「2」、「0」、「−2」、
「−4」に対応する電圧をそれぞれ+2Vy、+Vy、
Vc(=0)、−Vy、−2Vyとした場合に、1水平
走査期間1H毎に積和値を求め、その積和値に対応する
電圧を印加するという動作を、すべての信号電極にわた
って行うという構成としても良いが、本実施形態では、
演算を実施することによる負荷の増大を避けるため、さ
らに、構成の簡略化に寄与するため、次のようにして、
信号電極に印加する電圧を決定している。
The elements of the selective scanning matrix H used in this embodiment are "-1" or "1", and the elements indicating the bit level are also "-1" or "1".
It is. Therefore, the sum of products of the four elements is “4”,
It takes one of five values of “2”, “0”, “−2”, and “−4”. Here, "4", "2", "0", "-2",
The voltages corresponding to “−4” are + 2Vy, + Vy,
When Vc (= 0), -Vy, and -2Vy, an operation of obtaining a product sum value every 1H in one horizontal scanning period and applying a voltage corresponding to the product sum value is performed over all signal electrodes. Although it is good also as composition, in this embodiment,
In order to avoid an increase in the load due to performing the calculation, and to further contribute to the simplification of the configuration, as follows:
The voltage applied to the signal electrode is determined.

【0084】すなわち、本実施形態では、第1に、当該
選択に対応する行の4要素たる走査コードCY1〜CY
4のレベルと、当該フィールドに対応するビットの4要
素たるラインA、B、C、Dのレベルとを行毎に比較
し、第2に、その比較におけるレベルの不一致数(また
は一致数)に応じて信号電極に印加すべき電圧を決定す
る。ここで、上述した積和値が「4」、「2」、
「0」、「−2」、「−4」であるということは、レベ
ルの不一致数がそれぞれ「0」、「1」、「2」、
「3」、「4」であること、換言すれば、レベルの一致
数がそれぞれ「4」、「3」、「2」、「1」、「0」
であることに等しい。このため、本実施形態では、第3
に、レベルの不一致数がそれぞれ「0」、「1」、
「2」、「3」、「4」(一致数がそれぞれ「4」、
「3」、「2」、「1」、「0」)であれば、それぞれ
電圧+2Vy、+Vy、Vc、−Vy、−2Vyを信号
電極212に印加する構成とした。
That is, in this embodiment, first, the scan codes CY1 to CY, which are the four elements of the row corresponding to the selection, are set.
4 and the levels of lines A, B, C, and D, which are the four elements of the bit corresponding to the field, are compared row by row. Second, the number of level mismatches (or number of matches) in the comparison is The voltage to be applied to the signal electrode is determined accordingly. Here, the sum of products described above is “4”, “2”,
"0", "-2", and "-4" mean that the number of level mismatches is "0", "1", "2",
"3" and "4", in other words, the number of matching levels is "4", "3", "2", "1" and "0", respectively.
Is equivalent to For this reason, in the present embodiment, the third
, The number of level mismatches is “0”, “1”,
"2", "3", "4" (the number of matches is "4",
In the case of “3”, “2”, “1”, “0”), the configuration is such that voltages + 2Vy, + Vy, Vc, −Vy, −2Vy are applied to the signal electrode 212, respectively.

【0085】そこで、このような構成を採用した信号側
駆動回路460の詳細について説明する。図8は、この
信号側駆動回路460の詳細構成を示すブロック図であ
る。
The details of the signal side drive circuit 460 employing such a configuration will be described. FIG. 8 is a block diagram showing a detailed configuration of the signal side drive circuit 460.

【0086】この図において、行アドレス生成部460
2は、階調データのうち、現時点のフィールドに対応す
るビットを4行分だけ読み出すための行アドレスRad
を1水平走査期間1H毎に生成するものである。このた
め、行アドレス生成部4602は、フィールド特定コー
ドFCによって現時点のフィールドを特定する一方、行
アドレスRadを、サブフィールドsf1〜sf4の最
初に供給されるサブフィールド開始パルスSFPにより
リセットするとともに、1水平走査期間1Hの周期を有
するクロック信号YCLKで歩進する構成となってい
る。
In this figure, row address generation section 460
2 is a row address Rad for reading out four bits of bits corresponding to the current field in the gradation data.
Is generated every horizontal scanning period 1H. Therefore, the row address generation unit 4602 identifies the current field by the field identification code FC, resets the row address Rad by the subfield start pulse SFP supplied first of the subfields sf1 to sf4, and resets the row address Rad by one. The configuration is such that the clock signal YCLK having the cycle of the horizontal scanning period 1H is stepped up.

【0087】したがって、行アドレス生成部4402
は、一般的に、第p番目(pは、上述したように0、
1、2、…、59)の水平走査期間において、第(4p
+1)行目〜第(4p+4)の4行分の画素のうち、現
時点のフィールドに対応するビットを読み出すための行
アドレスRadを生成することとなる。
Therefore, row address generating section 4402
Is generally the p-th (where p is 0,
(1, 2,..., 59) in the (4p)
A row address Rad for reading out a bit corresponding to the current field among the pixels of the (+1) th row to the (4p + 4) th row is generated.

【0088】続いて、表示メモリ4604は、240行
×320列×3ビットの領域を有するものであり、書き
込み側では、図示しない処理回路から供給される3ビッ
トの階調データDが、書込アドレスWadにしたがって
任意の番地に書き込まれる一方、読み出し側では、行ア
ドレスRadで指定された4行分の階調データのうち、
現時点のフィールドに対応するビットが、320列分一
括して読み出される構成となっている。なお、階調デー
タDにおける特定のビットは、「−1」であればHレベ
ルとし、「1」であればLレベルとする。
Subsequently, the display memory 4604 has an area of 240 rows × 320 columns × 3 bits. On the writing side, 3-bit gradation data D supplied from a processing circuit (not shown) is written. While the data is written to an arbitrary address in accordance with the address Wad, on the reading side, among the four rows of gradation data specified by the row address Rad,
Bits corresponding to the current field are read out collectively for 320 columns. It should be noted that a specific bit in the gradation data D is set to the H level if “−1”, and is set to the L level if “1”.

【0089】また、表示メモリ4604においては、一
般的に、第j列目(jは、1≦j≦320を満たす整
数)と第(4p+1)行目との交差に対応する画素の階
調データのうち、フィールドに対応するビットがライン
Ajに出力される構成となっている。同様に、第(4p
+2)行目、第(4p+3)行目、第(4p+4)行目
との交差にそれぞれ対応する画素の階調データのうち、
フィールドに対応するビットがそれぞれラインBj、C
j、Djに出力される構成となっている。
In the display memory 4604, generally, the gradation data of the pixel corresponding to the intersection of the j-th column (j is an integer satisfying 1 ≦ j ≦ 320) and the (4p + 1) -th row Of these, the bits corresponding to the fields are output to the line Aj. Similarly, (4p
+2) row, the (4p + 3) th row, and the (4p + 4) th row, among the grayscale data of the pixels corresponding to the intersections with the respective rows,
The bits corresponding to the fields are lines Bj and C, respectively.
j and Dj.

【0090】なお、行アドレスRadは、1水平走査期
間1Hの周期を有するクロック信号YCLKにより歩進
されるので、ラインAj、Bj、Cj、Djに供給され
るビットも、図9に示されるように、1水平走査期間1
H毎にpを0から1ずつインクリメントさせた行であっ
てj列に位置する画素に対応したものとなる。
Since the row address Rad is incremented by the clock signal YCLK having a cycle of one horizontal scanning period 1H, the bits supplied to the lines Aj, Bj, Cj and Dj are also as shown in FIG. 1 horizontal scanning period 1
This is a row in which p is incremented from 0 to 1 for each H and corresponds to the pixel located in the j-th column.

【0091】次に、デコーダ群4606は、データ信号
X1〜X320として電圧+2Vx、+Vx、Vc、−
Vx、−2Vxのいずれかを選択すべきかを示す選択信
号d、e、f、g、hを、320本の信号電極212の
各々に対応して出力するものである。このため、デコー
ダ群4606は、信号電極212と1対1に対応したデ
コーダ4609を備えている。ここで、一般的に、第j
列目の信号電極212に対応するデコーダ4609は、
第1に、ラインAjの出力レベルと、ラインL1を介し
て供給される走査コードCY1のレベルとの排他的論理
和を求めるEX−OR回路と、第2に、ラインBjの出
力レベルと、ラインL2を介して供給される走査コード
CY2のレベルとの排他的論理和を求めるEX−OR回
路と、第3に、ラインCjの出力レベルと、ラインL3
を介して供給される走査コードCY3のレベルとの排他
的論理和を求めるEX−OR回路と、第4に、ラインA
jの出力レベルと、ラインL4を介して供給される走査
コードCY4のレベルとの排他的論理和を求めるEX−
OR回路と、第5に、各排他的論理和において、Hレベ
ルとなっている数(すなわち不一致数)をカウントし、
そのカウント結果に応じて選択信号d、e、f、g、h
のいずれかを出力する変換器とから構成されている。こ
のうち、変換器は、当該カウント結果が「0」であれ
ば、選択信号dのみをHレベルとし、当該カウント結果
が「1」であれば、選択信号eのみをHレベルとし、当
該カウント結果が「2」であれば、選択信号fのみをH
レベルとし、当該カウント結果が「3」であれば、選択
信号gのみをHレベルとし、当該カウント結果が「4」
であれば、選択信号hのみをHレベルとする。
Next, the decoder group 4606 outputs the data signals X1 to X320 as voltages + 2Vx, + Vx, Vc, and -2.
A selection signal d, e, f, g, h indicating which of Vx and -2Vx is to be selected is output in correspondence with each of the 320 signal electrodes 212. For this reason, the decoder group 4606 includes a decoder 4609 corresponding to the signal electrode 212 on a one-to-one basis. Here, in general, the j-th
The decoder 4609 corresponding to the signal electrode 212 in the column is
First, an EX-OR circuit for calculating the exclusive OR of the output level of the line Aj and the level of the scan code CY1 supplied via the line L1, and second, the output level of the line Bj, An EX-OR circuit for calculating an exclusive OR with the level of the scan code CY2 supplied via the line L2; thirdly, the output level of the line Cj and the line L3
And an EX-OR circuit for calculating an exclusive OR with the level of the scan code CY3 supplied through the line A.
EX-for obtaining an exclusive OR of the output level of j and the level of the scan code CY4 supplied via the line L4
Fifth, in the exclusive OR, count the number at the H level (ie, the number of mismatches) with the OR circuit,
Select signals d, e, f, g, h according to the count result
And a converter that outputs any one of the above. If the count result is “0”, the converter sets only the selection signal d to the H level, and if the count result is “1”, the converter sets only the selection signal e to the H level, and Is “2”, only the selection signal f is set to H
If the count result is “3”, only the selection signal g is set to the H level, and the count result is “4”.
Then, only the selection signal h is set to the H level.

【0092】続いて、レベルシフタ4610は、各信号
電極212に対応する選択信号d、e、f、g、hの電
圧振幅をそれぞれ拡大し、選択信号d’、e’、f’、
g’、h’として出力するものである。
Subsequently, the level shifter 4610 expands the voltage amplitudes of the selection signals d, e, f, g, h corresponding to the respective signal electrodes 212, respectively, and selects the selection signals d ', e', f ',
These are output as g 'and h'.

【0093】次に、セレクタ群4612は、データ信号
X1〜X320として電圧+2Vx、+Vx、Vc、−
Vx、−2Vxのいずれかを実際に選択して、320本
の信号電極212の各々に印加するものである。このた
めセレクタ群4612では、1本の信号電極212に対
して、選択信号d’、e’、f’、g’、h’がHレベ
ルである場合に、それぞれ電圧+2Vx、+Vx、V
c、−Vx、−2Vxを選択する5個のスイッチが設け
られている。
Next, the selector group 4612 outputs the data signals X1 to X320 as voltages + 2Vx, + Vx, Vc,-
One of Vx and -2Vx is actually selected and applied to each of the 320 signal electrodes 212. Therefore, in the selector group 4612, when the selection signals d ', e', f ', g', and h 'are at the H level with respect to one signal electrode 212, the voltages + 2Vx, + Vx, V
Five switches for selecting c, -Vx, and -2Vx are provided.

【0094】<データ信号の電圧波形>次に、この構成
の信号側駆動回路460により出力されるデータ信号X
1〜X320の電圧波形について、画素の表示内容を例
示して説明する。ここでは、第1行目〜第8行目に位置
する画素のうち、第1列目および第2列目に位置する画
素が図10に示されるような表示内容である場合に、第
1列目の信号電極212に印加されるデータ信号X1、
および、第2列目の信号電極212に印加されるデータ
信号X2が、それぞれどのような電圧となるのかを中心
にして検討する。
<Voltage Waveform of Data Signal> Next, the data signal X output from the signal-side drive circuit 460 having this configuration will be described.
The voltage waveforms of 1 to X320 will be described by exemplifying display contents of pixels. Here, if the pixels located in the first and second columns among the pixels located in the first to eighth rows have display contents as shown in FIG. The data signal X1 applied to the signal electrode 212 of the eye,
The voltage of the data signal X2 applied to the signal electrode 212 in the second column will be examined mainly.

【0095】まず、図9に示されるように、フレーム信
号FRがLレベルとなるフレームについて説明する。こ
のフレームにおけるフィールドf1は、階調データの最
上位ビットMSBに対応している。そして、このフィー
ルドf1における最初のサブフィールドsf1では、上
述したように走査コードCY1〜CY4は、要素の
「1」に対応して、いずれもLレベルである。
First, a frame in which the frame signal FR is at the L level as shown in FIG. 9 will be described. The field f1 in this frame corresponds to the most significant bit MSB of the gradation data. In the first subfield sf1 of the field f1, as described above, the scan codes CY1 to CY4 are all at the L level corresponding to the element “1”.

【0096】さて、サブフィールドsf1における第1
番目の1水平走査期間(p=0)では、表示メモリ46
04から第1行目〜第4行目の画素に対応した階調デー
タのうち、最上位ビットMSBが読み出される。ここ
で、図10を参照すると、1行1列〜4行1列の階調デ
ータのビットMSBは、それぞれ「−1」、「−1」、
「−1」、「−1」であり、これらがそれぞれラインA
1、B1、C1、D1に出力されて、それぞれEX−O
R回路によって走査コードCY1、CY2、CY3、C
Y4と比較されると、その不一致のカウント結果が
「4」となるので、この期間におけるデータ信号X1の
電圧は−2Vxとなる。また、1行2列〜4行2列の階
調データのビットMSBは、それぞれ「1」、「1」、
「1」、「1」であるので、その不一致のカウント結果
が「0」となる結果、この期間におけるデータ信号X2
の電圧は+2Vxとなる。
The first in the subfield sf1
In the first horizontal scanning period (p = 0), the display memory 46
From 04, the most significant bit MSB of the grayscale data corresponding to the pixels in the first to fourth rows is read. Here, referring to FIG. 10, the bits MSB of the gradation data in the first row and the first column to the fourth row and the first column are “−1”, “−1”,
"-1" and "-1", which are respectively the line A
1, B1, C1, D1 and EX-O
Scan codes CY1, CY2, CY3, C
When compared with Y4, the count result of the mismatch is "4", and the voltage of the data signal X1 in this period is -2Vx. The bits MSB of the grayscale data in the first row and the second column to the fourth row and the second column are “1”, “1”,
Since they are "1" and "1", the count result of the mismatch becomes "0".
Is + 2Vx.

【0097】続いて、サブフィールドsf1における第
2番目の1水平走査期間(p=1)では、表示メモリ4
604から第5行目〜第8行目の画素に対応した階調デ
ータの最上位ビットMSBが読み出される。ここで、5
行1列〜8行1列の階調データのビットMSBは、それ
ぞれ「−1」、「−1」、「−1」、「1」であるの
で、その不一致のカウント結果が「3」となる結果、こ
の期間におけるデータ信号X1の電圧は−Vxとなる。
また、5行2列〜8行2列の階調データのビットMSB
は、それぞれ「1」、「−1」、「−1」、「1」であ
るので、その不一致のカウント結果が「2」となる結
果、この期間におけるデータ信号X2の電圧はVcとな
る。
Subsequently, in the second one horizontal scanning period (p = 1) in the subfield sf1, the display memory 4
From 604, the most significant bit MSB of the grayscale data corresponding to the pixels in the fifth to eighth rows is read. Where 5
Since the bits MSB of the grayscale data in the first row to the eighth row and the first column are “−1”, “−1”, “−1”, and “1”, respectively, the count result of the mismatch is “3”. As a result, the voltage of the data signal X1 in this period becomes -Vx.
Also, the bit MSB of the gradation data of 5 rows and 2 columns to 8 rows and 2 columns
Are "1", "-1", "-1", and "1", respectively, so that the count result of the mismatch becomes "2", and the voltage of the data signal X2 during this period becomes Vc.

【0098】次に、サブフィールドsf2では、走査コ
ードCY1〜CY4は、それぞれ「1」、「−1」、
「1」、「−1」である。一方、サブフィールドsf1
における第1番目の1水平走査期間では、表示メモリ4
604から第1行目〜第4行目の画素に対応した階調デ
ータの最上位ビットMSBが再び読み出される。この
際、1行1列〜4行1列の階調データのビットMSB
は、上述したようにそれぞれ「−1」、「−1」、「−
1」、「−1」であるので、その不一致のカウント結果
が「2」となる結果、この期間におけるデータ信号X1
の電圧はVcとなる。また、1行2列〜4行2列の階調
データのビットMSBは、上述したようにそれぞれ
「1」、「1」、「1」、「1」であるので、その不一
致のカウント結果が「2」となる結果、この期間におけ
るデータ信号X2の電圧はVcとなる。
Next, in the subfield sf2, the scan codes CY1 to CY4 are "1", "-1",
"1" and "-1". On the other hand, the subfield sf1
In the first one horizontal scanning period in FIG.
From 604, the most significant bit MSB of the grayscale data corresponding to the pixels in the first to fourth rows is read out again. At this time, the bit MSB of the gradation data of the first row and the first column to the fourth row and the first column
Are "-1", "-1", and "-", respectively, as described above.
1 ”and“ −1 ”, the count result of the mismatch becomes“ 2 ”, and as a result, the data signal X1
Is Vc. Further, since the bits MSB of the gradation data in the first row and the second column to the fourth row and the second column are “1”, “1”, “1” and “1”, respectively, as described above, As a result, the voltage of the data signal X2 during this period becomes Vc.

【0099】続いて、サブフィールドsf2における第
2番目の1水平走査期間では、表示メモリ4604から
第5行目〜第8行目の画素に対応した階調データの最上
位ビットMSBが再び読み出される。この際、5行1列
〜8行1列の階調データのビットMSBは、上述したよ
うにそれぞれ「−1」、「−1」、「−1」、「1」で
あるので、その不一致のカウント結果が「3」となる結
果、この期間におけるデータ信号X1の電圧は−Vxと
なる。また、5行2列〜8行2列の階調データのビット
MSBは、上述したようにそれぞれ「1」、「−1」、
「−1」、「1」であるので、その不一致のカウント結
果が「2」となる結果、この期間におけるデータ信号X
2の電圧はVcとなる。
Subsequently, in the second one horizontal scanning period in the subfield sf2, the most significant bit MSB of the grayscale data corresponding to the pixels in the fifth to eighth rows is read from the display memory 4604 again. . At this time, the bits MSB of the grayscale data in rows 5 and 1 to 8 and 1 are “−1”, “−1”, “−1” and “1”, respectively, as described above. As a result, the voltage of the data signal X1 becomes -Vx in this period. As described above, the bits MSB of the grayscale data of 5 rows and 2 columns to 8 rows and 2 columns are “1”, “−1”,
Since they are “−1” and “1”, the count result of the mismatch becomes “2”.
The voltage of 2 becomes Vc.

【0100】以降同様な動作が繰り返される結果、サブ
フィールドsf3において、データ信号X1、X2は、
第1番目の1水平走査期間では、それぞれ電圧Vc、V
cとなり、第2番目の1水平走査期間では、それぞれ電
圧−Vx、Vcとなる。また、フィールドf4におい
て、データ信号X1、X2は、第1番目の1水平走査期
間では、それぞれ電圧Vc、Vcとなり、第2番目の1
水平走査期間では、それぞれ電圧+Vx、+2Vxとな
る。
Thereafter, the same operation is repeated. As a result, in subfield sf3, data signals X1 and X2 become
In the first horizontal scanning period, the voltages Vc and V
c, and in the second one horizontal scanning period, the voltages become -Vx and Vc, respectively. Further, in the field f4, the data signals X1 and X2 become the voltages Vc and Vc, respectively, in the first one horizontal scanning period, and
In the horizontal scanning period, the voltages are + Vx and + 2Vx, respectively.

【0101】なお、ある1水平走査期間Hでは、第1列
目および第2列目以外の第3列目〜第320列目の信号
電極212においても同様な動作が実行される。また、
あるサブフィールドでは、第1番目および第2番目の水
平走査期間(p=0、1)以降では、同様な動作が第6
0番目の1水平走査期間(p=59)まで繰り返し実行
されることとなる。
In a certain horizontal scanning period H, the same operation is performed on the signal electrodes 212 on the third to 320th columns other than the first and second columns. Also,
In a certain subfield, a similar operation is performed in the sixth and subsequent horizontal scanning periods (p = 0, 1).
It is repeatedly executed until the 0th one horizontal scanning period (p = 59).

【0102】引き続き次のフィールドf2では、フィー
ルドf1と比較してクロック信号YCLKの1周期が半
分になるので、1水平走査期間1Hの期間も半分にな
る。また、読み出されるビットは、階調データの次位ビ
ット2SBとなる。これ以外の動作は、フィールドf1
と異なることがないので、図10に電圧波形を示すにと
どめて、その説明を省略する。
Subsequently, in the next field f2, one cycle of the clock signal YCLK is halved compared to the field f1, so that the period of one horizontal scanning period 1H is also halved. The read bit is the next bit 2SB of the gradation data. Other operations are performed in the field f1.
Therefore, only the voltage waveform is shown in FIG. 10 and the description is omitted.

【0103】同様に、フィールドf3では、フィールド
f2と比較してクロック信号YCLKの1周期がさらに
半分になるので、1水平走査期間1Hの期間もさらに半
分になる。また、読み出されるビットは、階調データの
最下位ビットLSBとなる。これ以外の動作は、フィー
ルドf1、f2と異なることがないので、図10に電圧
波形を示すにとどめて、その説明を省略する。
Similarly, in the field f3, one cycle of the clock signal YCLK is further halved compared to the field f2, so that the period of one horizontal scanning period 1H is further halved. The read bit is the least significant bit LSB of the grayscale data. Other operations are not different from those of the fields f1 and f2, and therefore only the voltage waveform is shown in FIG. 10 and the description thereof will be omitted.

【0104】さて、フレーム信号FRがHレベルとなる
フレームでは、表示メモリ4604から読み出されるビ
ットの内容は、フレーム信号FRがLレベルとなるフレ
ームと同一であるが、走査コードCY1〜CY4は、図
5(c)に示されるように、フレーム信号FRがLレベ
ルである期間に生成される走査コードCY1〜CY4
(同図(b)参照)を符号反転したものである。このた
め、フレーム信号FRがHレベルである場合におけるデ
ータ信号X1〜X320の電圧波形は、画素の階調デー
タが表示メモリ4604内で書き換えられない限り、図
11に示されるように、フレーム信号FRがLレベルで
ある場合のものを、電圧Vcを基準として反転したもの
となる。
Now, in the frame in which the frame signal FR is at the H level, the contents of the bits read from the display memory 4604 are the same as those in the frame in which the frame signal FR is at the L level, but the scan codes CY1 to CY4 are shown in FIG. As shown in FIG. 5C, the scan codes CY1 to CY4 generated during the period when the frame signal FR is at the L level.
(Refer to FIG. 6B). Therefore, the voltage waveforms of the data signals X1 to X320 when the frame signal FR is at the H level, as shown in FIG. 11, unless the grayscale data of the pixel is rewritten in the display memory 4604. Is an L level, which is inverted with reference to the voltage Vc.

【0105】このように本実施形態では、1フレーム
を、階調データのビットMSB、2SB、LSBに対応
してフィールドf1、f2、f3に3つに不等分割し、
かつ、フィールドf1、f2、f3の時間幅を対応する
ビットの重みに対応して1:0.5:0.25に設定
し、さらに、各フィールドにおいては、階調データのう
ちの対応するビットを、オンまたはオフを指示する要素
と見立てて電圧を印加する構成となっている。このた
め、本実施形態によれば、1フレームでみれば、画素に
印加される実効電圧値が、当該画素の階調データによっ
て指示される階調レベルと1対1に対応する結果、8階
調の表示が可能となっている。
As described above, in this embodiment, one frame is unequally divided into three fields f1, f2, and f3 corresponding to the bits MSB, 2SB, and LSB of the gradation data.
In addition, the time widths of the fields f1, f2, and f3 are set to 1: 0.5: 0.25 corresponding to the weights of the corresponding bits, and in each field, the corresponding bits of the grayscale data are set. Is regarded as an element for instructing ON or OFF, and a voltage is applied. For this reason, according to the present embodiment, when viewed in one frame, the effective voltage value applied to the pixel corresponds to the gradation level specified by the gradation data of the pixel on a one-to-one basis. The key can be displayed.

【0106】さらに、本実施形態において、走査電極お
よび信号電極に印加される電圧は、階調表示を行わない
構成と比較して同一である。このため、階調表示を行う
にもかかわらず、構成が複雑化するのが回避されること
となる。くわえて、走査電極312に電圧+Vy、V
c、−Vyのいずれかを印加するタイミングと、信号電
極212に電圧+2Vx、+Vx、Vc、−Vx、−2
Vxのいずれかを印加するタイミングとは互いに同一で
あるため、選択電圧の印加されている期間中において信
号電極212に印加される電圧が切り替わることがな
い。このため、画素に印加される電圧波形に歪みが生じ
ないので、多階調化が比較的容易となる。
Further, in the present embodiment, the voltages applied to the scanning electrodes and the signal electrodes are the same as those in the configuration in which no gradation display is performed. For this reason, it is possible to prevent the configuration from becoming complicated despite performing the gradation display. In addition, the voltage + Vy, V
The timing of applying any one of c and -Vy and the voltage + 2Vx, + Vx, Vc, -Vx, -2
Since the timing of applying any of Vx is the same as the other, the voltage applied to the signal electrode 212 does not change during the period in which the selection voltage is applied. For this reason, no distortion occurs in the voltage waveform applied to the pixel, so that multi-gradation is relatively easy.

【0107】また、本実施形態では、走査信号Y1〜Y
240およびデータ信号X1〜X320は、1フレーム
毎に電圧Vcを基準として極性反転されるので、液晶1
05に直流成分が印加されることはない。このため、直
流成分の印加による液晶105の劣化が防止されること
となる。なお、1フレーム毎ではなく、フレーム信号F
Rの周期を延長して、2以上のフレーム毎に極性反転す
る構成としても良い。
In this embodiment, the scanning signals Y1 to Y
240 and the data signals X1 to X320 are inverted every frame with reference to the voltage Vc.
No DC component is applied to 05. Therefore, the deterioration of the liquid crystal 105 due to the application of the DC component is prevented. Note that the frame signal F
The configuration may be such that the period of R is extended and the polarity is inverted every two or more frames.

【0108】くわえて、本実施形態によれば、1フレー
ムにおいて、選択が時間的に分散しているので、図13
(a)に示されるように、非選択の期間が短くなる。こ
のため、オン画素の輝度変動が小さくなるので、コント
ラストの低下が防止されることとなる。
In addition, according to the present embodiment, the selection is temporally dispersed in one frame.
As shown in (a), the non-selection period is shortened. For this reason, the brightness fluctuation of the ON pixel is reduced, so that a decrease in contrast is prevented.

【0109】<第1実施形態の変形例>次に、第1実施
形態の変形例について説明する。上述した第1実施形態
では、1フレームを3つのフィールドf1〜f3に不等
分割し、さらに各フィールドを4つのサブフィールドs
f1〜sf4に等分割して、選択を時間的に分散させた
構成としたが、本発明は、これに限られない。例えば、
図12に示されるように、各選択を時間的に集約しても
良い。すなわち、4本の走査電極312を4水平走査期
間4H毎にまとめて選択するとともに、当該選択期間に
おいて、選択走査行列Hにおける列方向成分の要素に対
応する電圧を1水平走査期間1H毎に順次印加する構成
としても良い。
<Modification of First Embodiment> Next, a modification of the first embodiment will be described. In the first embodiment described above, one frame is unequally divided into three fields f1 to f3, and each field is divided into four subfields s.
Although the configuration is such that the selection is temporally distributed by equally dividing the selection into f1 to sf4, the present invention is not limited to this. For example,
As shown in FIG. 12, each selection may be aggregated temporally. That is, the four scanning electrodes 312 are collectively selected for every four horizontal scanning periods 4H, and the voltages corresponding to the elements of the column direction components in the selected scanning matrix H are sequentially changed every one horizontal scanning period 1H during the selection period. It may be configured to apply the voltage.

【0110】このように選択を時間的に集約するために
は、シフレジスタ4402(図6参照)が、サブフィー
ルド開始パルスSFPではなく、フィールド開始パルス
FPを、4水平走査期間4H毎に順次シフトして、転送
信号YS0〜YS59として出力する構成に変更すると
ともに、コード発生部420が、走査コードCY1〜C
Y4を1水平走査期間1H毎に出力する構成とすれば良
い。
In order to temporally consolidate the selection, the shift register 4402 (see FIG. 6) shifts the field start pulse FP, not the subfield start pulse SFP, sequentially every four horizontal scanning periods 4H. Thus, the configuration is changed to output as the transfer signals YS0 to YS59, and the code generator 420
The configuration may be such that Y4 is output every horizontal scanning period 1H.

【0111】ただし、この構成では、図13(b)に示
されるように、上述した第1実施形態と比較して非選択
の期間が長くなる。このため、オン画素の輝度変動が大
きくなるので、コントラストが低下する。また、1フレ
ームの期間を長く設定すると、実施形態と比較してフリ
ッカが目立つことになる。このため、駆動周波数の面お
よび消費電力の面で実施形態と比較して不利となる。し
かしながら、この変形例では、非選択期間における画素
の輝度は、どの画素においても一様に変化するので、い
わゆる輝度ムラが抑えられることとなる。
However, in this configuration, as shown in FIG. 13B, the non-selection period is longer than in the first embodiment. For this reason, since the luminance fluctuation of the ON pixel increases, the contrast decreases. Further, when the period of one frame is set to be long, flicker becomes more noticeable as compared with the embodiment. For this reason, it is disadvantageous in terms of driving frequency and power consumption as compared with the embodiment. However, in this modified example, the luminance of the pixel in the non-selection period changes uniformly in any pixel, so that so-called luminance unevenness is suppressed.

【0112】このように実施形態のように選択を時間的
に分散させるか、あるいは、変形例のように選択を時間
的に集約させるかについては、何を優先させるべきかに
よって決定されるべき事項である。したがって、実施形
態および変形例の駆動をいずれも可能とし、種々の条件
によって、いずれか一方を選択するような構成とするの
が望ましいと考える。
As described above, whether the selection is temporally dispersed as in the embodiment or the selection is temporally aggregated as in the modification is a matter to be determined depending on what should be prioritized. It is. Therefore, it is considered desirable to make it possible to drive both the embodiment and the modification, and to select one of them according to various conditions.

【0113】<第2実施形態>次に、本発明の第2実施
形態に係る電気光学装置について説明する。上述した第
1実施形態は、フィールドf1〜f3において印加され
得る電圧を、各フィールドにわたって同一として、その
印加期間を制御するものであったが、この第2実施形態
は、各フィールドにおいて電圧を印加する期間を一定と
して、その電圧自体を制御するものである。
<Second Embodiment> Next, an electro-optical device according to a second embodiment of the present invention will be described. In the above-described first embodiment, the voltage that can be applied in the fields f1 to f3 is set to be the same over each field, and the application period is controlled. In the second embodiment, the voltage is applied in each field. The voltage itself is controlled with a fixed period of time.

【0114】このため、第2実施形態におけるフィール
ドf1〜f3は、図14(a)に示されるように、1フ
レームを3つに等分割したものとなる。したがって、1
水平走査期間1Hも、図16に示されるように各フィー
ルドf1〜f3にわたって同一の時間幅となる。なお、
フィールドf1〜f3を、さらに4つに等分割してサブ
フィールドsf1〜sf4とする点、および、これらの
サブフィールドsf1〜において出力される走査コード
CY1〜CY4については、サブフィールドの時間幅が
異なる点を除けば、図14に示されるように第1実施形
態と同一である。
Therefore, the fields f1 to f3 in the second embodiment are obtained by equally dividing one frame into three, as shown in FIG. Therefore, 1
The horizontal scanning period 1H also has the same time width over each of the fields f1 to f3 as shown in FIG. In addition,
The fields f1 to f3 are further equally divided into four to be subfields sf1 to sf4, and the scan codes CY1 to CY4 output in these subfields sf1 have different time widths of the subfields. Except for this point, as shown in FIG. 14, it is the same as the first embodiment.

【0115】次に、第2実施形態に係る電気光学装置に
おいては、第1実施形態の走査側信号駆動回路440お
よび信号側信号駆動回路460を、それぞれ図15に示
される走査側信号駆動回路441および図17に示され
る信号側駆動回路461に置換したものとなる。また、
第2実施形態に係る電気光学装置おける駆動電圧生成回
路700は、上述した第1実施形態での電圧にくわえ
て、±0.5Vy、±0.25Vyを新たに生成して走
査側駆動回路441に供給するとともに、±0.5V
x、±0.25Vxを新たに生成して信号側駆動回路4
61に供給する構成となっている。
Next, in the electro-optical device according to the second embodiment, the scanning-side signal driving circuit 440 and the signal-side signal driving circuit 460 of the first embodiment are respectively replaced by the scanning-side signal driving circuit 441 shown in FIG. And the signal side drive circuit 461 shown in FIG. Also,
The drive voltage generation circuit 700 in the electro-optical device according to the second embodiment newly generates ± 0.5 Vy and ± 0.25 Vy in addition to the voltage in the above-described first embodiment, and generates a scan-side drive circuit 441. + 0.5V
x, ± 0.25 Vx is newly generated and the signal side driving circuit 4
61.

【0116】さて、図15に示される走査側駆動回路4
41は、新たにスイッチ4410を備えている。このス
イッチ4410は、セレクタ群4408によって選択さ
れ得る電圧を、フィールド毎に切り替えるものであり、
詳細には、フィールド特定パルスFCによって特定され
るフィールドがf1であれば電圧+Vy、Vc、−Vy
を選択し、f2であれば電圧+0.5Vy、Vc、−
0.5Vyを選択し、f3であれば電圧+0.25V
y、Vc、−0.25Vyを選択して、セレクタ群44
08に供給する構成となっている。なお、フィールドf
1〜f3が同一の時間幅を有し、クロック信号YCLK
の周期がフィールドにわたって同一である点に伴って、
走査コードCY1〜CY4の供給タイミングは、フレー
ム信号FRがLレベルであれば、図14(b)に示され
る通りとなり、また、フレーム信号FRがHレベルであ
れば、図14(c)に示される通りとなる。
Now, the scanning side driving circuit 4 shown in FIG.
41 newly includes a switch 4410. The switch 4410 switches a voltage that can be selected by the selector group 4408 for each field.
Specifically, if the field specified by the field specifying pulse FC is f1, the voltages + Vy, Vc, and -Vy
And if f2, the voltage + 0.5Vy, Vc,-
Select 0.5Vy, and if f3, voltage + 0.25V
y, Vc, and -0.25 Vy, and the selector group 44 is selected.
08. Note that the field f
1 to f3 have the same time width, and the clock signal YCLK
With the fact that the period of
The supply timing of the scan codes CY1 to CY4 is as shown in FIG. 14B if the frame signal FR is at the L level, and is shown in FIG. 14C if the frame signal FR is at the H level. It will be as expected.

【0117】このため、フレーム信号FRがLレベルで
ある場合に、走査側駆動回路441によって出力される
走査信号Y1〜Y4の電圧波形は、図19に示される通
りとなる。すなわち、同時に選択される4本の走査電極
には、式(数9)で示される選択走査行列Hのうち、当
該選択に対応する行方向の要素がそれぞれ印加され、こ
の選択が、1フィールドについて選択走査行列Hの各列
に対応して4回行われる。この際、1水平走査期間1H
の時間幅は、フィールドf1〜f3にわたって同一であ
るが、選択電圧に相当する電圧が、フィールドf1、f
2、f3において1:0.5:0.25の大きさに設定
されることとなる。なお、走査信号Y5〜Y8、およ
び、これ以降の走査信号については図示しないが、第1
実施形態と同様に、走査信号Y1〜Y4の位相を1水平
走査期間1H毎に順次シフトしたものとなる。また、フ
レーム信号FRがHレベルである場合に走査側駆動回路
441によって出力される電圧波形は、今回は図示を省
略するが、図19に示されるものを、電圧Vcを基準に
極性反転したものとなる。
Therefore, when the frame signal FR is at the L level, the voltage waveforms of the scanning signals Y1 to Y4 output by the scanning side driving circuit 441 are as shown in FIG. That is, to the four scanning electrodes selected at the same time, the elements in the row direction corresponding to the selection in the selection scanning matrix H represented by the equation (Equation 9) are applied, and this selection is performed for one field. It is performed four times corresponding to each column of the selection scanning matrix H. At this time, one horizontal scanning period 1H
Is the same over the fields f1 to f3, but the voltage corresponding to the selection voltage is lower than the fields f1 and f3.
At 2, f3, the size is set to 1: 0.5: 0.25. Although the scanning signals Y5 to Y8 and the subsequent scanning signals are not shown, the first
As in the embodiment, the phases of the scanning signals Y1 to Y4 are sequentially shifted for each horizontal scanning period 1H. The voltage waveform output by the scanning-side driving circuit 441 when the frame signal FR is at the H level is not shown here, but is obtained by inverting the polarity shown in FIG. 19 with reference to the voltage Vc. Becomes

【0118】一方、図17に示される信号側駆動回路4
61は、新たにスイッチ4620を備えている。このス
イッチ4620は、セレクタ群4612によって選択さ
れ得る電圧を、フィールド毎に切り替えるものであり、
詳細には、フィールド特定パルスFCによって特定され
るフィールドがf1であれば電圧+2Vx、+Vx、V
c、−Vx、−2Vxを選択し、f2であれば電圧+V
x、+0.5Vx、Vc、−0.5Vx、−Vxを選択
し、f3であれば電圧+0.5Vx、+0.25Vx、
Vc、−0.25Vx、−0.5Vxを選択する構成と
なっている。なお、クロック信号YCLKの周期がフィ
ールドにわたって同一である点に伴って、走査コードC
Y1〜CY4の供給タイミングと、フィールドに対応す
るビットの読み出しタイミングとは、図18に示される
通りとなる。
On the other hand, the signal side drive circuit 4 shown in FIG.
61 is newly provided with a switch 4620. The switch 4620 switches a voltage that can be selected by the selector group 4612 for each field.
Specifically, if the field specified by the field specifying pulse FC is f1, the voltages + 2Vx, + Vx, V
c, -Vx, -2Vx are selected, and if f2, the voltage + V
x, + 0.5Vx, Vc, -0.5Vx, -Vx are selected, and if f3, the voltages + 0.5Vx, + 0.25Vx,
Vc, -0.25 Vx, and -0.5 Vx are selected. Note that, with the point that the period of the clock signal YCLK is the same over the field, the scan code C
The supply timing of Y1 to CY4 and the read timing of the bit corresponding to the field are as shown in FIG.

【0119】したがって、フレーム信号FRがLレベル
である場合に、1行1列から4行1列までの4つの画素
の階調データが図10または図11と同一であるとする
と、信号側駆動回路461によって出力される走査信号
X1の電圧波形は、図19に示される通りとなる。すな
わち、1水平走査期間1Hの時間幅は、フィールドf1
〜f3にわたって同一であるが、信号電極に印加される
電圧が、フィールドf1、f2、f3において1:0.
5:0.25の大きさに設定されることとなる。
Therefore, when the frame signal FR is at the L level and the gradation data of the four pixels in the first row and the first column to the fourth row and the first column is the same as that in FIG. 10 or FIG. The voltage waveform of the scanning signal X1 output by the circuit 461 is as shown in FIG. That is, the time width of one horizontal scanning period 1H is equal to the field f1.
To f3, but the voltage applied to the signal electrode is 1: 0.0 in fields f1, f2, f3.
5: 0.25 will be set.

【0120】このように第2実施形態では、1フレーム
を、階調データのビットMSB、2SB、LSBに対応
してフィールドf1、f2、f3に3つに等分割し、か
つ、フィールドf1、f2、f3に印加する電圧をビッ
トの重みに対応して1:0.5:0.25に設定し、さ
らに、各フィールドにおいては、階調データのうちの対
応するビットを、オンまたはオフを指示する要素と見立
てて電圧を印加する構成となっている。このため、第2
実施形態によれば、第1実施形態と同様に、1フレーム
でみれば、画素に印加される実効電圧値が、当該画素の
階調データによって指示される階調レベルと1対1に対
応する結果、8階調の表示が可能となっている。
As described above, in the second embodiment, one frame is equally divided into three fields f1, f2, and f3 corresponding to the gray scale data bits MSB, 2SB, and LSB, and the fields f1, f2 , F3 are set to 1: 0.5: 0.25 corresponding to the bit weights, and in each field, the corresponding bit of the gradation data is instructed to be turned on or off. It is configured to apply a voltage as if it were an element to be applied. Therefore, the second
According to the embodiment, as in the first embodiment, when viewed in one frame, the effective voltage value applied to a pixel corresponds one-to-one with the gradation level indicated by the gradation data of the pixel. As a result, eight gradations can be displayed.

【0121】さらに、第2本実施形態では、第1実施形
態とは異なり、フィールドf1、f2、f3の時間幅は
互いに同一であるため、クロック信号YCLKの1周期
をフィールド毎に変更しないで済む。このため、特にタ
イミング生成生成回路800の構成を簡略化できる。た
だし、用いる電圧数が第1実施形態と比べて増加するた
め、走査側駆動回路441や、信号側駆動回路461、
駆動電圧生成回路700の構成が第1実施形態と比較し
てやや複雑化する。なお、選択電圧の印加されている期
間中において信号電極212に印加される電圧が切り替
わることがない点は、第1実施形態と同様であるので、
第2実施形態においても、画素に印加される電圧波形に
歪みが生じなく、このため、多階調化が比較的容易とな
る。
Further, in the second embodiment, unlike the first embodiment, the time widths of the fields f1, f2, and f3 are the same, so that one cycle of the clock signal YCLK does not need to be changed for each field. . Therefore, the configuration of the timing generation and generation circuit 800 can be particularly simplified. However, since the number of voltages to be used increases as compared with the first embodiment, the scanning side driving circuit 441, the signal side driving circuit 461,
The configuration of the drive voltage generation circuit 700 is slightly more complicated than in the first embodiment. Note that the point that the voltage applied to the signal electrode 212 does not switch during the period in which the selection voltage is applied is the same as in the first embodiment.
Also in the second embodiment, no distortion occurs in the voltage waveform applied to the pixel, and therefore, it is relatively easy to increase the number of gradations.

【0122】<第2実施形態の変形例>次に、第2実施
形態の変形例について説明する。上述した第2実施形態
では、第1実施形態と同様に、1フィールドを4つのサ
ブフィールドsf1〜sf4に等分割して、選択を時間
的に分散させた構成としたが、図20に示されるよう
に、各選択を時間的に集約しても良い。すなわち、4本
の走査電極312を4水平走査期間4H毎にまとめて選
択するとともに、当該選択期間において、選択走査行列
Hにおける列方向成分の要素に対応する電圧を1水平走
査期間1H毎に順次印加する構成としても良い。
<Modification of Second Embodiment> Next, a modification of the second embodiment will be described. In the above-described second embodiment, as in the first embodiment, one field is equally divided into four subfields sf1 to sf4, and the selection is temporally dispersed. However, this is shown in FIG. As described above, each selection may be temporally aggregated. That is, the four scanning electrodes 312 are collectively selected for every four horizontal scanning periods 4H, and the voltages corresponding to the elements of the column direction components in the selected scanning matrix H are sequentially changed every one horizontal scanning period 1H during the selection period. It may be configured to apply the voltage.

【0123】このように選択を時間的に集約するために
は、シフレジスタ4402(図15参照)が、サブフィ
ールド開始パルスSFPではなく、フィールド開始パル
スFPを、4水平走査期間4H毎に順次シフトして、転
送信号YS0〜YS59として出力する構成に変更する
とともに、コード発生部420が、走査コードCY1〜
CY4を1水平走査期間1H毎に出力する構成とすれば
良い。なお、第2実施形態とその変形例との比較につい
ては、第1実施形態の変形例における説明と重複するの
で、その説明を省略することとする。
In order to temporally consolidate the selection, the shift register 4402 (see FIG. 15) sequentially shifts the field start pulse FP instead of the subfield start pulse SFP every four horizontal scanning periods 4H. Thus, the configuration is changed to output as the transfer signals YS0 to YS59, and the code generator 420
CY4 may be output every horizontal scanning period 1H. Note that the comparison between the second embodiment and its modification is the same as the description of the modification of the first embodiment, and a description thereof will be omitted.

【0124】なお、上述した第1〜第2実施形態および
それら変形例では、いずれも式(数9)で示される選択
走査行列を用いたが、上述したように選択走査行列とし
て直交性を有する限り、同時に選択する走査電極312
の本数を「2」以上として良い。また、1本の走査電極
を1水平走査期間毎に順次走査する駆動においても本発
明は適用可能である。
In each of the above-described first and second embodiments and their modifications, the selection scanning matrix represented by the equation (Equation 9) is used. However, as described above, the selection scanning matrix has orthogonality. As long as the scanning electrodes 312 selected simultaneously
May be "2" or more. Further, the present invention is also applicable to a drive for sequentially scanning one scanning electrode every one horizontal scanning period.

【0125】<第3実施形態>次に、本発明の第3実施
形態に係る電気光学装置について説明する。上述した第
1および第2実施形態では、式(数9)で示される選択
走査行列Hを用いたが、この第3実施形態に係る次式
(数10)で示される選択走査行列Hを用いたものであ
る。
<Third Embodiment> Next, an electro-optical device according to a third embodiment of the present invention will be described. In the above-described first and second embodiments, the selective scanning matrix H expressed by the following equation (Equation 10) according to the third embodiment is used. It was what was.

【0126】[0126]

【数10】 (Equation 10)

【0127】上述した第1および第2実施形態やその変
形例では、階調データのうちのフィールドに対応するビ
ットを、オンまたはオフを指示する要素と見立てたの
で、ある選択の際にj列目の信号電極に印加すべき電圧
は、走査選択行列Hのうち、当該選択に対応する行の4
要素と、j列目の信号電極と選択される4本の走査電極
との交差に対応する画素の階調データのうち、当該選択
が行われるフィールドに対応するビットの4要素との積
和値に対応したものとなる。このため、第1および第2
実施形態やその変形例では、4要素同士を比較して、そ
の一致数または不一致数に応じて当該電圧を決定する構
成としていた。
In the above-described first and second embodiments and the modifications thereof, the bit corresponding to the field in the gradation data is regarded as an element for instructing ON or OFF. The voltage to be applied to the signal electrode of the eye is 4 in the row corresponding to the selection in the scanning selection matrix H.
The product-sum value of the element and the four elements of the bit corresponding to the field in which the selection is made, among the gradation data of the pixel corresponding to the intersection of the signal electrode in the j-th column and the four scanning electrodes to be selected It corresponds to. For this reason, the first and second
In the embodiment and its modified example, four elements are compared with each other, and the voltage is determined according to the number of matches or the number of mismatches.

【0128】ここで、式(数10)に示される選択走査
行列Hの要素には「0」が含まれており、この「0」の
要素に、ビットの要素を乗算しても「0」となるので、
和を求めるにあたって、選択走査行列Hの「0」の要素
については、乗算をしないで済む。すなわち、選択走査
行列Hの「0」の要素と、これに対応する階調データの
特定ビットとの比較において、一致または不一致をカウ
ントする対象から除外することができる。
Here, the element of the selected scanning matrix H shown in the equation (Equation 10) contains “0”, and even if the element of “0” is multiplied by the bit element, “0” is obtained. So,
In obtaining the sum, the element of “0” in the selected scanning matrix H does not need to be multiplied. That is, in the comparison between the “0” element of the selected scanning matrix H and the specific bit of the corresponding grayscale data, it can be excluded from the target of counting coincidence or non-coincidence.

【0129】そこで、この第3実施形態では、このよう
な「0」の要素と、これに対応するビットの要素との乗
算は無視して、選択走査行列の「1」および「−1」の
要素のみに着目して演算を行うようにした。奇数サブフ
ィールドsf1、sf3では奇数行目に位置する画素の
みに着目し、偶数サブフィールドsf2、sf4では偶
数行目に位置する画素のみに着目する構成とした。
Therefore, in the third embodiment, the multiplication of the element of “0” and the element of the corresponding bit is ignored, and “1” and “−1” of the selected scanning matrix are ignored. The calculation is performed by focusing only on the elements. In the odd-numbered subfields sf1 and sf3, only the pixels located in the odd-numbered rows are focused, and in the even-numbered subfields sf2 and sf4, only the pixels located in the even-numbered rows are focused.

【0130】なお、この第3実施形態においては、各フ
ィールドでの印加電圧を実効値的に制御する方式とし
て、電圧数を少なくする観点から第1実施形態の方式、
すなわち、各フィールドでの印加電圧を一定として、そ
の印加期間を制御する方式を採用することとする。
In the third embodiment, as a method of controlling the applied voltage in each field in an effective value, the method of the first embodiment is used from the viewpoint of reducing the number of voltages.
That is, a method is adopted in which the applied voltage is fixed in each field and the application period is controlled.

【0131】さて、この第3実施形態に係る電気光学装
置は、構成的には第1実施形態とは次の点で相違してい
る。すなわち、第1に、コード発生部420が出力する
走査コードCY1〜CY4が変更され、第2に、電圧±
2Vxについては不要なので、駆動電圧生成回路700
が生成しておらず、第3に、走査側駆動回路440が図
22に示される走査側駆動回路442に置換され、第4
に、信号側駆動回路460が図23に示される走査側駆
動回路462に置換されている。そこで以下、これらの
相違点を中心にして説明することとする。
The configuration of the electro-optical device according to the third embodiment is different from that of the first embodiment in the following point. That is, first, the scan codes CY1 to CY4 output by the code generator 420 are changed, and second, the voltage ±
Since 2Vx is unnecessary, the drive voltage generation circuit 700
Third, the scanning side driving circuit 440 is replaced with the scanning side driving circuit 442 shown in FIG.
In addition, the signal side drive circuit 460 is replaced with a scan side drive circuit 462 shown in FIG. Therefore, the following description will focus on these differences.

【0132】まず、この第3実施形態に係るコード発生
部420は、フィールド開始パルスFP、サブフィール
ド開始パルスSFPおよびフレーム信号FRに基づい
て、走査コードCY1〜CY4を、図21(b)または
同図(c)に示されるように生成する。ここで、同図に
おいて、フレーム信号FRがLレベルである期間に生成
される走査コードCY1〜CY4は、上式(数10)で
示される選択走査行列Hに対応したものであり、また、
フレーム信号FRがHレベルである期間に生成される走
査コードCY1〜CY4は、フレーム信号FRがLレベ
ルである期間に生成されるものに「−1」を乗算して符
号反転したものである。
First, the code generation section 420 according to the third embodiment converts the scan codes CY1 to CY4 based on the field start pulse FP, the subfield start pulse SFP and the frame signal FR in FIG. It is generated as shown in FIG. Here, in the figure, the scan codes CY1 to CY4 generated during the period when the frame signal FR is at the L level correspond to the selected scan matrix H represented by the above equation (Equation 10).
The scan codes CY1 to CY4 generated during the period when the frame signal FR is at the H level are obtained by multiplying the signal generated during the period when the frame signal FR is at the L level by “−1” and inverting the sign.

【0133】このように走査コードCY1〜CY4は、
上式(数10)で示される選択走査行列Hの各要素に対
応しているので「−1」、「0」、「1」のいずれかの
値をとる。このため、ある1つの走査コードCYm(た
だし、m=1、2、3、4のいずれか)は、2ビットの
信号CYm−b1、CYm−b2からなる。そこで、説
明の便宜上、走査コードCYmが示す内容と、信号の信
号CYm−b1、CYm−b2のレベル状態との対応関
係を図21(d)に示されるように規定することとす
る。例えば、信号CY2−b1がHレベルであって、信
号CY2−b2がLレベルであれば、走査コードCY2
は「1」を示すことになる。
Thus, the scan codes CY1 to CY4 are
Since it corresponds to each element of the selected scanning matrix H represented by the above equation (Equation 10), it takes one of the values “−1”, “0”, and “1”. Therefore, one scan code CYm (where m = 1, 2, 3, or 4) is composed of 2-bit signals CYm-b1 and CYm-b2. Therefore, for the sake of convenience, the correspondence between the contents indicated by the scan code CYm and the level states of the signals CYm-b1 and CYm-b2 is defined as shown in FIG. For example, if the signal CY2-b1 is at H level and the signal CY2-b2 is at L level, the scan code CY2
Indicates "1".

【0134】次に、図22に示される走査側駆動回路4
42では、第1実施形態におけるデコーダ群4404
(図6参照)がデコーダ群4424に置き換わってい
る。具体的には、デコーダ群4424は、走査電極31
2と1対1に対応したデコーダ4425を備えている。
ここで、一般的に、第(4p+m)行目の走査電極31
2に対応するデコーダ4425は、第1に、転送信号Y
Spと、走査コードCYmにおける信号CYm−b1
と、走査コードCYmにおける信号CYm−b2の反転
信号との論理積信号を選択信号aとして出力するAND
回路と、第2に、転送信号YSpと、走査コードCYm
における信号CY1−b1との否定論理積信号を選択信
号bとして出力するNAND回路と、第3に、転送信号
YSpと、走査コードCYmにおける信号CYm−b1
と、走査コードCYmにおける信号CYm−b2との論
理積信号を選択信号cとして出力するAND回路とから
構成されている。なお、mは、上述したように1、2、
3または4のいずれかの整数である。
Next, the scanning side drive circuit 4 shown in FIG.
42, the decoder group 4404 in the first embodiment
(See FIG. 6) has been replaced by a decoder group 4424. Specifically, the decoder group 4424 includes the scan electrode 31
It has a decoder 4425 corresponding to 2: 1.
Here, generally, the scanning electrodes 31 in the (4p + m) th row
2, the decoder 4425 corresponding to the transfer signal Y
Sp and the signal CYm-b1 in the scan code CYm
AND which outputs a logical product signal of the scanning signal CYm and the inverted signal of the signal CYm-b2 as the selection signal a
Circuit, second, the transfer signal YSp and the scan code CYm
, A NAND circuit that outputs a NAND signal of the signal CY1-b1 with the signal CY1-b1 as a selection signal b;
And an AND circuit that outputs an AND signal of the scan code CYm and the signal CYm-b2 as the selection signal c. Here, m is 1, 2, as described above.
It is an integer of either 3 or 4.

【0135】したがって、転送信号YSpがHレベルで
ある場合(すなわち、第(4p+1)行目〜第(4p+
4)行目の走査電極312が選択される場合)におい
て、第(4p+m)行目の走査電極312に対応する選
択信号a、b、cは、それぞれ次のようなレベル状態を
とる。すなわち、第1に、信号CYm−b1がHレベル
であって信号CYm−b2がLレベルであれば、選択信
号aのみがHレベルとなり、第2に、信号CYm−b1
がLレベルであれば、信号CYm−b2にかかわらず、
選択信号bのみがHレベルとなり、第3に、信号CYm
−b1および信号CYm−b2がともにHレベルであれ
ば、選択信号cのみがHレベルとなる一方、転送信号Y
SpがLレベルである場合(すなわち、第(4p+1)
行目〜第(4p+4)行目の走査電極312が非選択で
ある場合)、信号CYm−b1および信号CYm−b2
にかかわらず、選択信号bのみがHレベルとなる構成と
なっている。
Therefore, when transfer signal YSp is at H level (that is, from (4p + 1) th row to (4p +
4) When the scanning electrode 312 in the row is selected), the selection signals a, b, and c corresponding to the scanning electrode 312 in the (4p + m) th row take the following level states, respectively. That is, first, if the signal CYm-b1 is at the H level and the signal CYm-b2 is at the L level, only the selection signal a goes to the H level, and second, the signal CYm-b1
Is L level, regardless of the signal CYm-b2
Third, only the selection signal b becomes H level, and thirdly, the signal CYm
-B1 and the signal CYm-b2 are both at H level, only the selection signal c is at H level, while the transfer signal Y
When Sp is at L level (that is, (4p + 1)
(When the scanning electrodes 312 in the (4p + 4) th rows are not selected), the signals CYm-b1 and CYm-b2
Irrespective of the above, only the selection signal b is at the H level.

【0136】このため、フレーム信号FRがLレベルで
ある場合に、走査側駆動回路442によって出力される
走査信号Y1〜Y8の電圧波形は、図25に示される通
りとなる。すなわち、同時に選択される4本の走査電極
には、式(数10)で示される選択走査行列Hのうち、
当該選択に対応する行方向の要素がそれぞれ印加され、
この選択が、1フィールドについて選択走査行列Hの各
列に対応して4回行われる。この際、1水平走査期間1
Hの時間幅は、フィールドf1〜f3において1:0.
5:0.25に設定されるが、印加される電圧自体は、
フィールドf1、f2、f3にわたって同一である。な
お、走査信号Y5〜Y8、および、これ以降の走査信号
については、第1実施形態と同様に、走査信号Y1〜Y
4の位相を1水平走査期間1H毎に順次シフトしたもの
となる。また、フレーム信号FRがHレベルである場合
に走査側駆動回路441によって出力される電圧波形
は、図示を省略するが、図25に示されるものを電圧V
cを基準に極性反転したものとなる。
Therefore, when the frame signal FR is at the L level, the voltage waveforms of the scanning signals Y1 to Y8 output by the scanning driver 442 are as shown in FIG. That is, the four scanning electrodes that are selected at the same time include the selected scanning matrix H of the equation (Equation 10).
Row-wise elements corresponding to the selection are applied, respectively.
This selection is performed four times for one field corresponding to each column of the selection scanning matrix H. At this time, one horizontal scanning period 1
The time width of H is 1: 0.
5: 0.25, but the applied voltage itself is
It is the same over fields f1, f2, f3. The scanning signals Y5 to Y8 and the subsequent scanning signals are the same as in the first embodiment.
4 are sequentially shifted for each horizontal scanning period 1H. The voltage waveform output by the scanning side drive circuit 441 when the frame signal FR is at the H level is not shown, but the voltage waveform shown in FIG.
The polarity is inverted with reference to c.

【0137】次に、図23に示される走査側駆動回路4
62において、行アドレス生成部4622は、階調デー
タの読み出しに用いる行アドレスRadを生成する点で
は、第1実施形態における行アドレス生成部4602
(図8参照)と同様であるが、4行分であれば、サブフ
ィールドsf1またはsf3であれば奇数行の(2行分
の)行アドレスを、サブフィールドsf2またはsf4
であれば偶数行の(2行分の)行アドレスを、それぞれ
生成する点で行アドレス生成部4602と相違してい
る。
Next, the scanning side drive circuit 4 shown in FIG.
In 62, the row address generation unit 4622 according to the first embodiment differs from the row address generation unit 4622 in that the row address generation unit 4622 generates the row address Rad used for reading out the gradation data.
Same as (see FIG. 8), but for four rows, the row address of an odd-numbered row (two rows) for subfield sf1 or sf3, and subfield sf2 or sf4
In this case, the row address generator 4602 is different from the row address generator 4602 in that row addresses of even rows (for two rows) are generated.

【0138】ここで、サブフィールドsf1、sf3で
あるか、あるいは、サブフィールドsf2、sf4であ
るかについては、走査コードCY1における信号CY1
−b1のレベルによって判断することができる。すなわ
ち、信号CY1−b1は、図24に示されるように、フ
レーム信号FRのレベルによらず、サブフィールド毎に
レベル反転する性質を有するので、結果的に、Hレベル
であればサブフィールドsf1またはsf3であること
を示し、Lレベルであればサブフィールドsf2または
sf4であることを示すからである。この判断のため
に、信号CY1−b1は行アドレス生成部4622に供
給される構成となっている。なお、信号CY3−b1も
同様な性質を有するので、これを信号CY1−b1の替
わりに用いても良い。
Here, whether the subfields are sf1 and sf3 or subfields sf2 and sf4 is determined by the signal CY1 in the scan code CY1.
It can be determined by the level of −b1. That is, as shown in FIG. 24, the signal CY1-b1 has the property of inverting the level for each subfield regardless of the level of the frame signal FR. This is because sf3 indicates that the subfield is sf3, and L level indicates that the subfield is sf2 or sf4. For this determination, the signal CY1-b1 is supplied to the row address generator 4622. Since the signal CY3-b1 has the same property, it may be used instead of the signal CY1-b1.

【0139】なお、表示メモリ4604については、第
1実施形態と同様であるが、読み出されるビットは、1
列について2行分であるので、第j列(jは、1≦j≦
320を満たす整数)にあっては、読み出される2行の
うち、上方の行に対応する画素の表示データDはライン
Ajに、下方の行に対応する画素の表示データDはライ
ンBjに、それぞれ出力される構成となっている。した
がって、図24に示されるように、サブフィールドsf
1、sf3において、ラインAjには、第(4p+1)
行j列に位置する画素の階調データのうち、フィールド
に対応するビットが供給され、ラインBjには、第(4
p+3)行j列に位置する画素の表示データDのうち、
フィールドに対応するビットが供給される一方、サブフ
ィールドsf2、sf4において、ラインAjには、第
(4p+2)行j列に位置する画素の表示データDのう
ち、フィールドに対応するビットが供給され、ラインB
jには、第(4p+4)行j列に位置する画素の表示デ
ータDのうち、フィールドに対応するビットが供給され
る構成となっている。
Note that the display memory 4604 is the same as that of the first embodiment, but the bit to be read is 1
Since there are two rows per column, the j-th column (j is 1 ≦ j ≦
In the two rows to be read, the display data D of the pixel corresponding to the upper row is displayed on the line Aj, and the display data D of the pixel corresponding to the lower row is displayed on the line Bj. It is configured to be output. Therefore, as shown in FIG.
1, at sf3, the line (Aj) has (4p + 1)
The bit corresponding to the field is supplied from the grayscale data of the pixel located at the row j column, and the (4)
p + 3) of the display data D of the pixel located at the row j column
While the bit corresponding to the field is supplied, in the subfields sf2 and sf4, the line Aj is supplied with the bit corresponding to the field among the display data D of the pixels located in the (4p + 2) th row and the jth column, Line B
In j, the bit corresponding to the field in the display data D of the pixel located in the (4p + 4) th row and the jth column is supplied.

【0140】一方、スイッチSWは、走査コードCY1
における信号CY1−b1がHレベルであれば、信号C
Y1−b2を選択してラインCYaに供給するととも
に、信号CY3−b2を選択してラインCYbに供給す
る一方、信号CY1−b1がLレベルであれば、信号C
Y2−b2を選択してラインCYaに供給するととも
に、信号CY4−b2を選択してラインCYbに供給す
る構成となっている。
On the other hand, the switch SW is connected to the scan code CY1.
Signal CY1-b1 at the H level, the signal C
While selecting Y1-b2 and supplying it to line CYa, selecting CY3-b2 and supplying it to line CYb, if signal CY1-b1 is at L level, signal C
Y2-b2 is selected and supplied to the line CYa, and the signal CY4-b2 is selected and supplied to the line CYb.

【0141】次に、デコーダ群4628は、データ信号
X1〜X320として電圧+Vx、Vc、−Vxのいず
れかを選択すべきかを示す選択信号e、f、gを、32
0本の信号電極212の各々に対応して出力するもので
ある。すなわち、第1実施形態におけるデコーダ群46
08とは異なり、電圧+2Vx、−2Vxを選択すべき
を示す選択信号d、gについては生成しない。これは、
次の理由によるものである。
Next, the decoder group 4628 outputs the selection signals e, f, and g indicating which of the voltages + Vx, Vc, and -Vx should be selected as the data signals X1 to X320 to 32.
The signal is output corresponding to each of the zero signal electrodes 212. That is, the decoder group 46 in the first embodiment
Unlike 08, the selection signals d and g indicating that the voltages +2 Vx and -2 Vx should be selected are not generated. this is,
This is for the following reason.

【0142】すなわち、信号電極212に印加すべき電
圧は、当該選択に対応する行の4要素たる走査コードC
Y1〜CY4と、当該フィールドに対応するビットの4
要素との積和値で規定されるが、この実施形態において
は、走査選択行列Hには「0」の要素が含まれているた
め、積和値は、「2」、「0」、「−2」しかとらず、
「4」または「−4」にはならない。このため、積和値
「4」対応する電圧+2Vx、および、積和値の「−
4」に対応する電圧−2Vxの選択を指示する必要がな
いからである。
That is, the voltage to be applied to the signal electrode 212 is the scan code C, which is the four elements of the row corresponding to the selection.
Y1 to CY4 and 4 of bits corresponding to the field
In this embodiment, since the scanning selection matrix H includes an element of “0”, the product-sum value is “2”, “0”, “0”. -2 "
It does not become "4" or "-4". Therefore, the voltage + 2Vx corresponding to the product sum value “4” and the product sum value “−”
This is because there is no need to instruct selection of the voltage -2Vx corresponding to "4".

【0143】このため、デコーダ群4628において、
信号電極212と1対1に対応して備えられるデコーダ
4629は、次のような構成となっている。すなわち、
一般的に、第j列目の信号電極212に対応するデコー
ダ4629は、第1に、ラインAjおよびラインCYa
の排他的論理和を求めるEX−OR回路と、第2に、ラ
インBjおよびラインCYbの排他的論理和を求めるE
X−OR回路と、第3に、各排他的論理和において、H
レベルとなっている数(すなわち不一致数)をカウント
し、そのカウント結果に応じて選択信号e、f、gのい
ずれかを出力する変換器とから構成されている。このう
ち、変換器は、当該カウント結果が「0」であれば、選
択信号eのみをHレベルとし、当該カウント結果が
「1」であれば、選択信号fのみをHレベルとし、当該
カウント結果が「2」であれば、選択信号gのみをHレ
ベルとする。
Therefore, in the decoder group 4628,
The decoder 4629 provided in one-to-one correspondence with the signal electrode 212 has the following configuration. That is,
Generally, the decoder 4629 corresponding to the signal electrode 212 in the j-th column first includes a line Aj and a line CYa
And an EX-OR circuit for calculating the exclusive OR of the line Bj and the line CYb.
X-OR circuit, and thirdly, in each exclusive OR, H
And a converter that counts the number of levels (that is, the number of mismatches) and outputs one of the selection signals e, f, and g according to the count result. If the count result is "0", the converter sets only the selection signal e to the H level, and if the count result is "1", the converter sets only the selection signal f to the H level, and Is "2", only the selection signal g is set to the H level.

【0144】そして、レベルシフタ4610は、選択信
号e、f、gの電圧振幅をそれぞれ拡大し、選択信号
e’、f’、g’として出力するものである。セレクタ
群4622は、データ信号X1〜X320として電圧+
Vx、Vc、−Vxのいずれかを実際に選択して、32
0本の信号電極212の各々に印加するものである。こ
のためセレクタ群4622では、1本の信号電極212
に対して、選択信号e’、f’、g’がHレベルである
場合に、それぞれ電圧+Vx、Vc、−Vxを選択する
3個のスイッチが設けられている点で、第1実施形態に
おけるセレクタ群4612(図8参照)と相違してい
る。
The level shifter 4610 expands the voltage amplitudes of the selection signals e, f, and g, respectively, and outputs them as selection signals e ′, f ′, and g ′. The selector group 4622 outputs the voltage +
Vx, Vc, or -Vx is actually selected and 32
This is applied to each of the zero signal electrodes 212. Therefore, in the selector group 4622, one signal electrode 212
On the other hand, when the selection signals e ′, f ′, and g ′ are at the H level, three switches are provided to select the voltages + Vx, Vc, and −Vx, respectively. This is different from the selector group 4612 (see FIG. 8).

【0145】したがって、フレーム信号FRがLレベル
である場合に、1行1列から4行1列まで、および、1
行2列から4行2列までの8つの画素の階調データが、
図25であるとすると、信号側駆動回路462によって
出力される走査信号X1、X2の電圧波形は、同図に示
される通りとなる。すなわち、1水平走査期間1Hの時
間幅は、フィールドf1〜f3において1:0.5:
0.25に設定されるが、信号電極に印加される電圧そ
れ自体は、フィールドf1、f2、f3にわたって同一
の大きさに設定されることとなる。
Therefore, when frame signal FR is at L level, from row 1 column 1 to row 4 column 1 and
The gradation data of the eight pixels from row 2 to column 4 is
In the case of FIG. 25, the voltage waveforms of the scanning signals X1 and X2 output by the signal side driving circuit 462 are as shown in FIG. That is, the time width of one horizontal scanning period 1H is 1: 0.5 in the fields f1 to f3.
Although set to 0.25, the voltage applied to the signal electrode itself is set to the same magnitude over the fields f1, f2, and f3.

【0146】このように第3実施形態では、1フレーム
を、階調データのビットMSB、2SB、LSBに対応
してフィールドf1、f2、f3に3つに等分割し、か
つ、フィールドf1、f2、f3の時間幅をビットの重
みに対応して1:0.5:0.25に設定し、さらに、
各フィールドにおいては、階調データのうちの対応する
ビットを、オンまたはオフを指示する要素と見立てて電
圧を印加する構成となっている。このため、この第3実
施形態によれば、第1および第2実施形態と同様に、1
フレームでみれば、画素に印加される実効電圧値が、当
該画素の階調データによって指示される階調レベルと1
対1に対応する結果、8階調の表示が可能となってい
る。
As described above, in the third embodiment, one frame is equally divided into three fields f1, f2, and f3 corresponding to the gray scale data bits MSB, 2SB, and LSB, and the fields f1, f2 , F3 are set to 1: 0.5: 0.25 corresponding to the bit weights, and
In each field, a voltage is applied by regarding a corresponding bit in the grayscale data as an element for instructing ON or OFF. Therefore, according to the third embodiment, as in the first and second embodiments, 1
In the frame, the effective voltage value applied to a pixel is equal to the gradation level indicated by the gradation data of the pixel.
As a result of the one-to-one correspondence, display of eight gradations is possible.

【0147】さらに、第3本実施形態では、第1および
第2実施形態とは異なり、「0」を要素中に含む選択走
査行列を用いているため、4本の走査電極312を選択
するにもかかわらず、信号電極212に印加され得る電
圧はVx、Vc、−Vxの3値で済む。このため、信号
側駆動回路462の構成を、特に、デコーダ群4628
後段の構成を、第1実施形態におけるに信号側駆動回路
460と比較して簡略化することが可能となっている。
さらに、駆動電圧形成回路700は、2Vx、−2Vx
を生成しないで済むので、その分、構成を簡略化するこ
とができる。
Further, in the third embodiment, unlike the first and second embodiments, a selection scanning matrix including "0" in an element is used, so that four scanning electrodes 312 are selected. Nevertheless, the voltages that can be applied to the signal electrode 212 need only be three values of Vx, Vc, and -Vx. For this reason, the configuration of the signal side drive circuit 462 is changed, in particular, to the decoder group 4628.
The configuration of the subsequent stage can be simplified as compared with the signal side drive circuit 460 in the first embodiment.
Further, the drive voltage forming circuit 700 has 2Vx, -2Vx
Need not be generated, the configuration can be simplified accordingly.

【0148】なお、選択電圧の印加されている期間中に
おいて信号電極212に印加される電圧が切り替わるこ
とがない点は、第1および第2実施形態と同様であるの
で、第3実施形態においても、画素に印加される電圧波
形に歪みが生じなく、このため、多階調化が比較的容易
となる。
Note that the point that the voltage applied to the signal electrode 212 does not switch during the period in which the selection voltage is applied is the same as in the first and second embodiments. In addition, no distortion occurs in the voltage waveform applied to the pixel, and therefore, it is relatively easy to increase the number of gradations.

【0149】なお、第3実施形態において、選択走査行
列としては、「0」の要素とそれ以外の数値の要素とか
らなるn行n列の正方直交行列を用いれば良いが、この
場合に基本となる行列は、次式(数11)で示される。
In the third embodiment, a square orthogonal matrix of n rows and n columns consisting of elements of “0” and elements of other numerical values may be used as the selective scanning matrix. Is given by the following equation (Equation 11).

【0150】[0150]

【数11】 [Equation 11]

【0151】さらに、「2N」(Nは2のべき乗とする
任意の値)本の走査電極を同時に選択する場合には、上
式(数11)を次式(数12)によりに拡張することが
できる。
When "2N" (N is an arbitrary power of 2) scanning electrodes are simultaneously selected, the above equation (Equation 11) is extended to the following equation (Equation 12). Can be.

【0152】[0152]

【数12】 (Equation 12)

【0153】実際、上式(数10)示される選択走査行
列Hは、式(数12)においてN=2とすることによっ
て、式(数11)で示される行列H2を拡張したもので
ある。なお、上式(数11および数12)のほか、上記
2もしくはH2Nで示される行列の行もしくは列を入れ
替えた行列、H2もしくはH2Nで示される行列の各要素
に「−1」を乗じた行列、または、次式のH2もしくは
2Nで示される行列の行もしくは列を入れ替えた行列の
各要素に「−1」を乗じた行列を用いても良い。
Actually, the selection scanning matrix H shown in the above equation (Equation 10) is an extension of the matrix H 2 shown in the equation (Equation 11) by setting N = 2 in the equation (Equation 12). . Incidentally, in addition to the above equation (11 and number 12), the matrix obtained by rearranging the rows or columns of a matrix represented by the H 2 or H 2N, the elements of the matrix shown with H 2 or H 2N "-1" Or a matrix obtained by multiplying each element of a matrix in which the rows or columns of the matrix represented by H 2 or H 2N in the following equation are exchanged by “−1” may be used.

【0154】<第3実施形態の変形例>次に、第3実施
形態の変形例について説明する。上述した第3実施形態
では、第1および第2実施形態と同様に、1フィールド
を4つのサブフィールドsf1〜sf4に等分割して、
選択を時間的に分散させた構成としたが、各選択を時間
的に集約しても良い。すなわち、図26に示されるよう
に、4本の走査電極312を4水平走査期間4H毎にま
とめて選択するとともに、当該選択期間において、選択
走査行列Hにおける列方向成分の要素に対応する電圧を
1水平走査期間1H毎に順次印加する構成としても良
い。
<Modification of Third Embodiment> Next, a modification of the third embodiment will be described. In the third embodiment, one field is equally divided into four subfields sf1 to sf4, as in the first and second embodiments.
Although the selection is distributed over time, the selections may be aggregated over time. That is, as shown in FIG. 26, the four scan electrodes 312 are collectively selected every four horizontal scanning periods 4H, and the voltages corresponding to the elements of the column-directional components in the selected scanning matrix H are selected during the selection period. It is also possible to adopt a configuration in which the voltage is sequentially applied for each horizontal scanning period 1H.

【0155】このように選択を時間的に集約するために
は、シフレジスタ4402(図22参照)が、サブフィ
ールド開始パルスSFPではなく、フィールド開始パル
スFPを、4水平走査期間4H毎に順次シフトして、転
送信号YS0〜YS59として出力する構成に変更する
とともに、コード発生部420が、走査コードCY1〜
CY4を1水平走査期間1H毎に出力する構成とすれば
良い。なお、第3実施形態とその変形例との比較につい
ては、第1実施形態の変形例における説明と重複するの
で、その説明を省略することとする。
In order to temporally consolidate the selection, the shift register 4402 (see FIG. 22) sequentially shifts the field start pulse FP instead of the subfield start pulse SFP every four horizontal scanning periods 4H. Thus, the configuration is changed to output as the transfer signals YS0 to YS59, and the code generator 420
CY4 may be output every horizontal scanning period 1H. Note that the comparison between the third embodiment and its modification is the same as the description of the modification of the first embodiment, and thus the description thereof will be omitted.

【0156】また、第3実施形態においては、フィール
ドf1〜f3の時間幅を1:0.5:0.25に設定し
て、電圧を印加する期間を制御する構成としたが、第2
実施形態のように、フィールドf1〜f3の時間幅の比
率を一定として、印加する電圧の比を1:0.5:0.
25に設定しても良い。
In the third embodiment, the time width of the fields f1 to f3 is set to 1: 0.5: 0.25 to control the voltage application period.
As in the embodiment, while the ratio of the time width of the fields f1 to f3 is constant, the ratio of the applied voltages is 1: 0.5: 0.
It may be set to 25.

【0157】<その他>なお、上述した第1および第3
実施形態や、それらの変形例では、階調データを3ビッ
トとして、「0」から「7」までの8階調表示をする場
合について説明したが、本発明はこれに限られず、2ビ
ットの階調データによる4階調表示も可能であるし、ま
た、4ビット、5ビット、6ビット、…の階調データに
よる16、32、64、…階調表示も可能である。
<Others> It should be noted that the above-mentioned first and third
In the embodiment and the modifications thereof, the case where the grayscale data is represented by 3 bits and the 8 grayscale display from “0” to “7” is described, but the present invention is not limited to this, and the present invention is not limited thereto. Four-gradation display using gradation data is also possible, and 16, 32, 64,... Gradation display using 4-bit, 5-bit, 6-bit,.

【0158】また、上述した第1および第3実施形態
や、それらの変形例では、フィールドf1〜f3の時間
幅を1:0.5:0.25に設定して、また、第2実施
形態では、フィールドf1〜f3の時間幅の比率を一定
として、印加する電圧の比を1:0.5:0.25に設
定して、それぞれ1フレームにおいて画素に印加される
実効電圧値を階調データに応じて制御する構成とした
が、本発明はこれに限られない。両者を組み合わせて、
画素に印加される実効電圧値を階調データに応じて制御
する構成とすれば、階調レベル数をより多くした階調表
示が容易に可能となる。また、フィールドf1〜f3の
時間幅の比率を、1:0.5:0.25の整数倍の関係
に設定するのではなく、画素における実効電圧−透過率
(反射率)特性の非線形性を補償するように、各フィー
ルドでの時間幅をずらして整数倍の関係から若干ずらす
ようにしてもよい。同様に、印加電圧の比についても、
1:0.5:0.25の整数倍の関係に設定するのでは
なく、画素における実効電圧−透過率(反射率)特性の
非線形性を補償するように、各フィールドでの印加電圧
値をずらして整数倍の関係から若干ずらすようにしても
よい。
In the above-described first and third embodiments and their modifications, the time width of the fields f1 to f3 is set to 1: 0.5: 0.25. In this example, the ratio of the time widths of the fields f1 to f3 is fixed, the ratio of the applied voltages is set to 1: 0.5: 0.25, and the effective voltage value applied to the pixel in each frame is set to the gradation Although the control is performed according to the data, the present invention is not limited to this. Combine both,
With a configuration in which the effective voltage value applied to the pixel is controlled according to the grayscale data, grayscale display with more grayscale levels can be easily performed. Also, instead of setting the ratio of the time widths of the fields f1 to f3 to an integer multiple of 1: 0.5: 0.25, the nonlinearity of the effective voltage-transmittance (reflectance) characteristic of the pixel is reduced. To compensate, the time width of each field may be shifted so as to be slightly shifted from an integer multiple. Similarly, for the ratio of applied voltages,
Instead of setting the relationship to an integer multiple of 1: 0.5: 0.25, the applied voltage value in each field is adjusted so as to compensate for the nonlinearity of the effective voltage-transmittance (reflectance) characteristic of the pixel. It may be shifted slightly from the relationship of the integral multiple.

【0159】くわえて、本発明に特開平5−82384
4号公報に記載の技術を適用して、同時に選択する走査
電極のうち何本かを仮想電極に設定し、信号電極に印加
され得る電圧数を削減しても良い。詳細な内容について
は上記公報に譲るが、仮想電極に位置する画素の階調デ
ータの特定ビットと、走査電極に印加される電圧を示す
要素との一致または不一致を制御することで、全体の一
致数または不一致数が取り得る値を一定の範囲内に抑え
て、信号電極に印加する電圧数を削減するものである。
In addition, the present invention relates to Japanese Patent Application Laid-Open No. 5-82384.
By applying the technique described in Japanese Patent Laid-Open No. 4 (1999) -1995, some of the scanning electrodes selected simultaneously may be set as virtual electrodes, and the number of voltages that can be applied to the signal electrodes may be reduced. Although the detailed contents are transferred to the above-mentioned publication, by controlling the coincidence or non-coincidence of a specific bit of the gradation data of the pixel located at the virtual electrode with an element indicating the voltage applied to the scanning electrode, the entire coincidence is controlled. This is to reduce the number of voltages or the number of mismatches within a certain range to reduce the number of voltages applied to the signal electrodes.

【0160】また、上述した実施形態や変形例において
は、パネル100を構成する一対の基板のうち、一方の
基板に走査電極312を、他方の基板に信号電極212
を、それぞれ形成したいわゆるパッシブマトリクス型の
液晶表示装置を例にとって説明したが、本発明はこれに
限られない。例えば、一方の基板に、走査線または信号
線の一方と、矩形状の画素電極と、両者の間にTFD
(Thin Film Diode:薄膜ダイオード)のような2端子
型非線形素子とを形成する一方、他方の基板に、走査線
または信号線の他方を画素電極と対向するように形成し
た液晶装置にも適用可能である。
In the above-described embodiments and modifications, of the pair of substrates constituting the panel 100, one of the substrates has the scanning electrodes 312 and the other has the signal electrodes 212.
Has been described using a so-called passive matrix type liquid crystal display device formed as an example, but the present invention is not limited to this. For example, on one substrate, one of a scanning line or a signal line, a rectangular pixel electrode, and a TFD
It can be applied to a liquid crystal device that forms a two-terminal nonlinear element such as a thin film diode (Thin Film Diode) while forming the other of the scanning lines or signal lines on the other substrate so as to face the pixel electrodes. It is.

【0161】また、上述した第1〜第3実施形態や、そ
れらの変形例においては、液晶としてTN型やSTN型
とした場合について説明したが、BTN(Bi-stable Tw
isted Nematic)型・強誘電型などのメモリ性を有する
双安定型、高分子分散型、さらには、分子の長軸方向と
短軸方向とで可視光の吸収に異方性を有する染料(ゲス
ト)を一定の分子配列の液晶(ホスト)に溶解して、染
料分子を液晶分子と平行に配列させたゲストホスト型な
どの液晶を用いても良い。
In the first to third embodiments and their modifications, the case where the liquid crystal is of the TN type or the STN type has been described, but the BTN (Bi-stable Twist) is used.
Bistable type having memory properties such as isted Nematic type and ferroelectric type, polymer dispersed type, and dye having anisotropy in visible light absorption in the major axis direction and minor axis direction of the molecule (guest) ) Is dissolved in a liquid crystal (host) having a fixed molecular arrangement, and a guest-host type liquid crystal in which dye molecules are arranged in parallel with the liquid crystal molecules may be used.

【0162】また、電圧無印加時には液晶分子が両基板
に対して垂直方向に配列する一方、電圧印加時には液晶
分子が両基板に対して水平方向に配列する、という垂直
配向(ホメオトロピック配向)の構成としても良いし、
電圧無印加時には液晶分子が両基板に対して水平方向に
配列する一方、電圧印加時には液晶分子が両基板に対し
て垂直方向に配列する、という平行(水平)配向(ホモ
ジニアス配向)の構成としても良い。
The liquid crystal molecules are aligned vertically with respect to both substrates when no voltage is applied, while the liquid crystal molecules are aligned horizontally with respect to both substrates when voltage is applied. It may be configured,
When a voltage is not applied, the liquid crystal molecules are arranged in a horizontal direction with respect to both substrates, while when a voltage is applied, the liquid crystal molecules are arranged in a direction perpendicular to both substrates. good.

【0163】このように、本発明の駆動方法に適合する
ものであれば、液晶や配向方式として、種々のものを用
いることが可能である。さらに、これらの液晶装置で
は、透過型、反射型のいずれにも適用可能である。
As described above, various types of liquid crystal and alignment methods can be used as long as they are compatible with the driving method of the present invention. Further, these liquid crystal devices can be applied to both transmission type and reflection type.

【0164】加えて、本発明は、これらの液晶装置のほ
かに、複数の画素をマトリクス状に配置してそれを発光
させる、エレクトロルミネッセンスや、蛍光表示管、プ
ラズマディスプレイなどの自発光型装置にも適用可能で
ある。すなわち、本発明は、複数の走査電極を同時に複
数本選択する装置のすべてに適用である。
In addition to the above liquid crystal devices, the present invention relates to a self-luminous device such as an electroluminescent device, a fluorescent display tube, and a plasma display, in which a plurality of pixels are arranged in a matrix to emit light. Is also applicable. That is, the present invention is applicable to all devices for simultaneously selecting a plurality of scanning electrodes.

【0165】<電子機器>次に、上述した電気光学装置
を各種の電子機器に適用される場合について説明する。
この場合、電子機器は、図27に示されるように、主
に、表示情報出力源1000、表示情報処理回路100
2、駆動回路1004、液晶装置100、クロック発生
回路1008並びに電源回路1010を備えて構成され
ている。このうち、表示情報出力源1000は、ROM
(Read Only Memory)、RAM(Random Access Memor
y)などのメモリや、光ディスク装置などのストレージ
ユニット、画像信号を同調して出力する同調回路等を含
み、クロック発生回路1008からのクロック信号に基
づいて、所定フォーマットの画像信号などの表示情報を
表示情報処理回路1002に出力するものである。ま
た、表示情報処理回路1002は、周知のガンマ補正回
路や、クランプ回路などの各種処理回路を含んだもので
あり、入力された表示情報からデジタル信号を順次生成
して、クロック信号とともに駆動回路1004に出力す
るものである。駆動回路1004は、電気光学装置10
0を駆動するものであり、上述した走査側駆動回路44
0や、信号側駆動回路460のほか、製造後の検査に用
いる検査回路などを含んだものである。電源回路101
0は、上述の各回路に所定の電源を供給するものであ
る。
<Electronic Equipment> Next, the case where the above-described electro-optical device is applied to various electronic equipment will be described.
In this case, the electronic device mainly includes a display information output source 1000 and a display information processing circuit 100 as shown in FIG.
2, a driving circuit 1004, a liquid crystal device 100, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 is a ROM
(Read Only Memory), RAM (Random Access Memor)
y), a storage unit such as an optical disk device, a tuning circuit that tunes and outputs an image signal, and the like. Based on a clock signal from a clock generation circuit 1008, display information such as an image signal in a predetermined format is output. This is output to the display information processing circuit 1002. The display information processing circuit 1002 includes various processing circuits such as a well-known gamma correction circuit and a clamp circuit. The display information processing circuit 1002 sequentially generates digital signals from input display information, and generates a digital signal together with a clock signal. Is output to The drive circuit 1004 includes the electro-optical device 10
0 for driving the scanning-side drive circuit 44 described above.
In addition to 0, the signal side drive circuit 460, an inspection circuit used for inspection after manufacturing, and the like are included. Power supply circuit 101
0 supplies a predetermined power to each of the above-described circuits.

【0166】次に、上述した液晶装置を具体的な電子機
器に用いた例のいくつかについて説明する。
Next, some examples in which the above-described liquid crystal device is used in specific electronic equipment will be described.

【0167】<電子機器:その1>まず、上述した電気
光学装置を、モバイル型のパーソナルコンピュータに適
用した例について説明する。図28は、このパーソナル
コンピュータの構成を示す斜視図である。図において、
コンピュータ2200は、キーボード2202を備えた
本体部2204と、表示部として用いられるパネル10
0とを備えている。なお、この電気光学装置100の背
面には、視認性を高めるためのバックライトが設けられ
る。
<Electronic Apparatus: Part 1> First, an example in which the above-described electro-optical device is applied to a mobile personal computer will be described. FIG. 28 is a perspective view showing the configuration of this personal computer. In the figure,
The computer 2200 includes a main unit 2204 having a keyboard 2202 and a panel 10 used as a display unit.
0. In addition, on the back of the electro-optical device 100, a backlight for improving visibility is provided.

【0168】<電子機器:その2>次に、上記電気光学
装置を、携帯電話に適用した例について説明する。図2
9は、この携帯電話の構成を示す斜視図である。図にお
いて、携帯電話2300は、複数の操作ボタン2302
のほか、受話口2304、送話口2306とともに、上
述した電気光学装置のパネル100を備えるものであ
る。なお、このパネル100の背面にも、視認性を高め
るためのバックライトが設けられる。
<Electronic Equipment: Part 2> Next, an example in which the above-described electro-optical device is applied to a mobile phone will be described. FIG.
FIG. 9 is a perspective view showing the configuration of the mobile phone. In the figure, a mobile phone 2300 has a plurality of operation buttons 2302.
In addition to the earpiece 2304 and the mouthpiece 2306, the panel 100 of the above-described electro-optical device is provided. Note that a backlight for improving visibility is also provided on the back surface of the panel 100.

【0169】なお、電子機器としては、図27や、図2
8、図29を参照して説明した他にも、液晶テレビや、
ビューファインダ型、モニタ直視型のビデオテープレコ
ーダ、カーナビゲーション装置、ページャ、電子手帳、
電卓、ワードプロセッサ、ワークステーション、テレビ
電話、POS端末、タッチパネルを備えた機器等などが
挙げられる。そして、これらの各種電子機器に対して、
第1〜第3実施形態や、それらの変形例に係る電気光学
装置が適用可能なのは言うまでもない。
As the electronic equipment, FIG. 27 and FIG.
8, in addition to the description with reference to FIG.
Viewfinder type, monitor direct view type video tape recorder, car navigation device, pager, electronic organizer,
Examples include a calculator, a word processor, a workstation, a videophone, a POS terminal, a device equipped with a touch panel, and the like. And for these various electronic devices,
It goes without saying that the electro-optical devices according to the first to third embodiments and their modifications are applicable.

【0170】[0170]

【発明の効果】以上説明したように本発明によれば、選
択時において信号電極への印加電圧が切り替わることが
ないので、画素に印加される電圧波形に歪みが生じるこ
とはない。また、階調レベル数に比例した電圧数が必要
とされることもない。このため、簡易な構成によって良
好な階調表示が可能となる。
As described above, according to the present invention, since the voltage applied to the signal electrode does not switch at the time of selection, no distortion occurs in the voltage waveform applied to the pixel. Also, there is no need for a voltage number proportional to the number of gradation levels. Therefore, good gradation display can be achieved with a simple configuration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1実施形態に係る電気光学装置の
電気的な構成を示すブロック図である。
FIG. 1 is a block diagram illustrating an electrical configuration of an electro-optical device according to a first embodiment of the invention.

【図2】 同電気光学装置の構成を示す斜視図である。FIG. 2 is a perspective view showing a configuration of the electro-optical device.

【図3】 同電気光学装置における画素の構成を示す部
分破断斜視図である。
FIG. 3 is a partially broken perspective view showing a configuration of a pixel in the electro-optical device.

【図4】 同電気光学装置の画素における実効電圧値と
透過率との関係を示す図である。
FIG. 4 is a diagram showing a relationship between an effective voltage value and transmittance in a pixel of the electro-optical device.

【図5】 同電気光学装置のコード発生部による走査コ
ードの出力状態を示すタイミングチャートである。
FIG. 5 is a timing chart showing an output state of a scan code by a code generator of the electro-optical device.

【図6】 同電気光学装置における走査側駆動回路の構
成を示すブロック図である。
FIG. 6 is a block diagram showing a configuration of a scanning side drive circuit in the same electro-optical device.

【図7】 同走査側駆動回路におけるシフトレジスタの
動作を説明するためのタイミングチャートである。
FIG. 7 is a timing chart for explaining an operation of a shift register in the scanning side driving circuit.

【図8】 同電気光学装置における信号側駆動回路の構
成を示すブロック図である。
FIG. 8 is a block diagram showing a configuration of a signal side driving circuit in the same electro-optical device.

【図9】 同信号側駆動回路の動作を説明するためのタ
イミングチャートである。
FIG. 9 is a timing chart for explaining the operation of the signal side drive circuit.

【図10】 同電気光学装置において走査電極および信
号電極に印加される電圧波形を、それら両者電極の交差
に対応する画素の表示内容との関連で示すタイミングチ
ャートである。
FIG. 10 is a timing chart showing voltage waveforms applied to a scanning electrode and a signal electrode in the same electro-optical device in relation to display contents of a pixel corresponding to an intersection of the two electrodes.

【図11】 同電気光学装置において走査電極および信
号電極に印加される電圧波形を、それら両者電極の交差
に対応する画素の表示内容との関連で示すタイミングチ
ャートである。
FIG. 11 is a timing chart showing voltage waveforms applied to a scanning electrode and a signal electrode in the same electro-optical device in relation to display contents of a pixel corresponding to an intersection of the two electrodes.

【図12】 同実施形態の変形例に係る電気光学装置に
おいて走査電極および信号電極に印加される電圧波形
を、それら両者電極の交差に対応する画素の表示内容と
の関連で示すタイミングチャートである。
FIG. 12 is a timing chart showing voltage waveforms applied to a scanning electrode and a signal electrode in an electro-optical device according to a modification of the embodiment in relation to display contents of a pixel corresponding to an intersection of the two electrodes. .

【図13】 (a)および(b)は、それぞれ実施形態
およびその変形例における光学応答を示す図である。
FIGS. 13A and 13B are diagrams showing an optical response according to the embodiment and a modified example thereof, respectively.

【図14】 本発明の第2実施形態に係る電気光学装置
のコード発生部による走査コードの出力状態を示すタイ
ミングチャートである。
FIG. 14 is a timing chart illustrating an output state of a scan code by a code generator of an electro-optical device according to a second embodiment of the invention.

【図15】 同電気光学装置における走査側駆動回路の
構成を示すブロック図である。
FIG. 15 is a block diagram showing a configuration of a scanning side drive circuit in the same electro-optical device.

【図16】 同走査側駆動回路におけるシフトレジスタ
の動作を説明するためのタイミングチャートである。
FIG. 16 is a timing chart for explaining an operation of a shift register in the same scanning side driving circuit.

【図17】 同電気光学装置における信号側駆動回路の
構成を示すブロック図である。
FIG. 17 is a block diagram showing a configuration of a signal side drive circuit in the same electro-optical device.

【図18】 同信号側駆動回路の動作を説明するための
タイミングチャートである。
FIG. 18 is a timing chart for explaining the operation of the signal side drive circuit.

【図19】 同電気光学装置において走査電極および信
号電極に印加される電圧波形を、それら両者電極の交差
に対応する画素の表示内容との関連で示すタイミングチ
ャートである。
FIG. 19 is a timing chart showing voltage waveforms applied to a scanning electrode and a signal electrode in the same electro-optical device in relation to display contents of a pixel corresponding to an intersection of the two electrodes.

【図20】 同実施形態の変形例に係る電気光学装置に
おいて走査電極および信号電極に印加される電圧波形
を、それら両者電極の交差に対応する画素の表示内容と
の関連で示すタイミングチャートである。
FIG. 20 is a timing chart showing voltage waveforms applied to a scanning electrode and a signal electrode in the electro-optical device according to a modification of the embodiment in relation to display contents of a pixel corresponding to the intersection of the two electrodes. .

【図21】 本発明の第3実施形態に係る電気光学装置
のコード発生部による走査コードの出力状態を示すタイ
ミングチャートである。
FIG. 21 is a timing chart illustrating an output state of a scan code by a code generator of an electro-optical device according to a third embodiment of the invention.

【図22】 同電気光学装置における走査側駆動回路の
構成を示すブロック図である。
FIG. 22 is a block diagram showing a configuration of a scanning side drive circuit in the same electro-optical device.

【図23】 同電気光学装置における信号側駆動回路の
構成を示すブロック図である。
FIG. 23 is a block diagram showing a configuration of a signal side driving circuit in the same electro-optical device.

【図24】 同信号側駆動回路の動作を説明するための
タイミングチャートである。
FIG. 24 is a timing chart for explaining the operation of the signal side drive circuit.

【図25】 同電気光学装置において走査電極および信
号電極に印加される電圧波形を、それら両者電極の交差
に対応する画素の表示内容との関連で示すタイミングチ
ャートである。
FIG. 25 is a timing chart showing voltage waveforms applied to a scanning electrode and a signal electrode in the same electro-optical device in relation to display contents of a pixel corresponding to an intersection of the two electrodes.

【図26】 同実施形態の変形例に係る電気光学装置に
おいて走査電極および信号電極に印加される電圧波形
を、それら両者電極の交差に対応する画素の表示内容と
の関連で示すタイミングチャートである。
FIG. 26 is a timing chart showing voltage waveforms applied to a scanning electrode and a signal electrode in an electro-optical device according to a modified example of the same embodiment in relation to display contents of a pixel corresponding to an intersection of the two electrodes. .

【図27】 実施形態に係る電気光学装置を適用した電
子機器の電気的な構成を示すブロック図である。
FIG. 27 is a block diagram illustrating an electrical configuration of an electronic apparatus to which the electro-optical device according to the embodiment is applied.

【図28】 同電気光学装置を適用した電子機器の一例
たるパーソナルコンピュータの構成を示す斜視図であ
る。
FIG. 28 is a perspective view illustrating a configuration of a personal computer as an example of an electronic apparatus to which the electro-optical device is applied.

【図29】 同電気光学装置を適用した電子機器の一例
たる携帯電話の構成を示す斜視図である。
FIG. 29 is a perspective view illustrating a configuration of a mobile phone as an example of an electronic apparatus to which the electro-optical device is applied.

【符号の説明】[Explanation of symbols]

100…電気光学装置 105…液晶 200…(背面側)基板 212…信号電極 300…(入射側)基板 312…走査電極 400…ドライバ 500…FPC 420…コード発生部 440、441、442…走査側駆動回路 460、461、462…信号側駆動回路 700…タイミング信号生成回路 800…駆動電圧生成回路 2200…パソコン 2300…携帯電話 REFERENCE SIGNS LIST 100 electro-optical device 105 liquid crystal 200 substrate (back side) substrate 212 signal electrode 300 substrate (incident side) substrate 312 scanning electrode 400 driver 500 FPC 420 code generator 440, 441, 442 scanning drive Circuits 460, 461, 462: Signal side drive circuit 700: Timing signal generation circuit 800: Driving voltage generation circuit 2200: Personal computer 2300: Mobile phone

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H093 NA55 NA56 NB13 NB14 NC22 NC29 ND06 NF05 NF13 5C006 AA14 AC24 AF44 BB12 BC16 BF02 FA23 FA41 FA56 5C058 AA05 BA01 BA07 BA35 BB25 5C080 AA10 BB05 DD06 DD07 DD22 EE29 FF09 GG12 JJ02 JJ05 JJ06  ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 2H093 NA55 NA56 NB13 NB14 NC22 NC29 ND06 NF05 NF13 5C006 AA14 AC24 AF44 BB12 BC16 BF02 FA23 FA41 FA56 5C058 AA05 BA01 BA07 BA35 BB25 5C080 AA10 BB05 DD06 JJ07 DD02 JJ29 JJ05

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 複数の走査電極と複数の信号電極との交
差に対応して設けられた画素の階調を制御する電気光学
装置の駆動方法であって、 前記画素の階調を指示する階調データの各ビットに対応
させて、1フレームを複数にフィールドに分割し、 各フィールドにあっては、 一の画素に対し、当該画素に対応する走査電極と信号電
極との間における電圧差の実効値が、当該画素の階調デ
ータのうち当該フィールドに対応するビットの値に当該
ビットに割り当てられた重みを乗じた値に対応するよう
に制御することを特徴とする電気光学装置の駆動方法。
1. A driving method for an electro-optical device for controlling a gray scale of a pixel provided corresponding to an intersection of a plurality of scanning electrodes and a plurality of signal electrodes, the method comprising: One frame is divided into a plurality of fields corresponding to each bit of the grayscale data, and in each field, a voltage difference between a scan electrode and a signal electrode corresponding to the pixel is determined for each pixel. A method of driving an electro-optical device, wherein an effective value is controlled so as to correspond to a value obtained by multiplying a value of a bit corresponding to a field in grayscale data of the pixel by a weight assigned to the bit. .
【請求項2】 前記各フィールドにあっては、 ある1列の要素と他の任意の1列の要素とを行毎に乗算
した値の和がゼロとなるm行n列(m、nはそれぞれ2
以上の整数)の行列における各列を、前記複数の走査電
極のうち、n本の走査電極に対応させるとともに、当該
n本の走査電極を、前記行列における各行に対応してm
回選択し、 各選択にあっては、 前記行列のうち当該選択に対応する行の要素に対応した
電圧を、当該要素に対応する走査電極に印加する一方、 一の信号電極に対し、当該信号電極と当該n本の走査電
極との交差に対応する画素の階調データのうち、当該フ
ィールドに対応するビットの値と、前記行列のうち当該
選択に対応する行の要素との演算値に対応した電圧を印
加することを特徴とする請求項1に記載の電気光学装置
の駆動方法。
2. In each of the above fields, the sum of values obtained by multiplying an element in a certain column and an element in another arbitrary one column for each row becomes zero, and m rows and n columns (m, n are 2 each
Each of the columns in the matrix of the above (integer) corresponds to n scan electrodes of the plurality of scan electrodes, and the n scan electrodes correspond to m rows corresponding to each row in the matrix.
In each selection, a voltage corresponding to an element of a row corresponding to the selection in the matrix is applied to a scanning electrode corresponding to the element, and a signal corresponding to one signal electrode is applied to a scanning electrode corresponding to the element. In the grayscale data of the pixel corresponding to the intersection of the electrode and the n scanning electrodes, it corresponds to the value of the bit corresponding to the field and the calculated value of the element of the row corresponding to the selection in the matrix. The method according to claim 1, wherein the applied voltage is applied.
【請求項3】 前記行列における要素を「−1」および
「1」とし、 前記ビットの一方を「−1」の要素に、他方を「1」の
要素にそれぞれ対応させて、 一の信号電極に対し、当該信号電極と当該n本の走査電
極との交差に対応する画素の階調データのうち、当該フ
ィールドに対応するビットの値と、前記行列のうち当該
選択に対応する行の要素とを、対応するもの同士を乗算
して、その和に対応した電圧を印加することを特徴とす
る請求項2に記載の電気光学装置の駆動方法。
3. A signal electrode, wherein elements in the matrix are "-1" and "1", and one of the bits corresponds to an element of "-1" and the other corresponds to an element of "1". In the grayscale data of the pixel corresponding to the intersection between the signal electrode and the n scan electrodes, the value of the bit corresponding to the field, and the element of the row corresponding to the selection in the matrix, 3. The method of driving an electro-optical device according to claim 2, wherein a voltage corresponding to the sum is multiplied by corresponding ones.
【請求項4】 前記行列における要素を「−1」および
「1」とし、前記ビットの一方を「−1」の要素に、他
方を「1」の要素にそれぞれ対応させて、 一の信号電極に対し、当該信号電極と当該n本の走査電
極との交差に対応する画素の階調データのうち、当該フ
ィールドに対応するビットの値と、前記行列のうち当該
選択に対応する行の要素とを、対応するもの同士比較し
て、その一致数または不一致数に応じた電圧を、当該信
号電極に印加することを特徴とする請求項2に記載の電
気光学装置の駆動方法。
4. One signal electrode in which the elements in the matrix are "-1" and "1", and one of the bits corresponds to an element of "-1" and the other corresponds to an element of "1". In the grayscale data of the pixel corresponding to the intersection between the signal electrode and the n scan electrodes, the value of the bit corresponding to the field, and the element of the row corresponding to the selection in the matrix, 3. The method according to claim 2, wherein a voltage corresponding to the number of matches or the number of mismatches is applied to the corresponding signal electrode.
【請求項5】 前記フィールドの各期間を、フィールド
毎に、そのフィールドに対応するビットに割り付けられ
た重みに対応した比率で設定したことを特徴とする請求
項1または2に記載の電気光学装置の駆動方法。
5. The electro-optical device according to claim 1, wherein each period of the field is set for each field at a ratio corresponding to a weight assigned to a bit corresponding to the field. Drive method.
【請求項6】 前記走査電極および前記信号電極に印加
する各電圧を、フィールド毎に、そのフィールドに対応
するビットに割り付けられた重みに対応した比率で設定
したことを特徴とする請求項1または2に記載の電気光
学装置の駆動方法。
6. The method according to claim 1, wherein each voltage applied to the scan electrode and the signal electrode is set for each field at a ratio corresponding to a weight assigned to a bit corresponding to the field. 3. The method for driving an electro-optical device according to item 2.
【請求項7】 前記各フィールドでの前記走査電極の選
択を、時間的に分散して行うことを特徴とする請求項2
に記載の電気光学装置の駆動方法。
7. The method according to claim 2, wherein the selection of the scanning electrodes in each of the fields is performed in a time-dispersed manner.
3. The method for driving an electro-optical device according to claim 1.
【請求項8】 前記行列と、前記行列の各要素に「−
1」を乗じた行列とを、1以上のフレーム周期毎に交互
に適用することを特徴とする請求項2に記載の電気光学
装置の駆動方法。
8. The matrix and each element of the matrix include “−”.
3. The method according to claim 2, wherein the matrix multiplied by “1” is alternately applied at every one or more frame periods. 4.
【請求項9】 前記行列は、「0」の要素とそれ以外の
数値の要素とからなることを特徴とする請求項2に記載
の電気光学装置の駆動方法。
9. The method according to claim 2, wherein the matrix includes elements of “0” and elements of other numerical values.
【請求項10】 複数の走査電極と複数の信号電極との
交差に対応して設けられた画素の階調を制御する電気光
学装置の駆動回路であって、 前記画素の階調を指示する階調データの各ビットに対応
させて、1フレームを複数にフィールドに分割し、 各フィールドにあっては、 一の画素に対し、当該画素に対応する走査電極と信号電
極との間における電圧差の実効値を、当該画素の階調デ
ータのうち当該フィールドに対応するビットの値に当該
ビットに割り付けられた重みを乗じた値に対応するよう
に制御することを特徴とする電気光学装置の駆動回路。
10. A driving circuit for an electro-optical device for controlling a gray scale of a pixel provided corresponding to an intersection of a plurality of scanning electrodes and a plurality of signal electrodes, wherein the driving circuit indicates the gray scale of the pixel. One frame is divided into a plurality of fields corresponding to each bit of the grayscale data, and in each field, a voltage difference between a scan electrode and a signal electrode corresponding to the pixel is determined for each pixel. A driving circuit for an electro-optical device, wherein the effective value is controlled so as to correspond to a value obtained by multiplying a value of a bit corresponding to the field in the gradation data of the pixel by a weight assigned to the bit. .
【請求項11】 複数の走査電極と複数の信号電極との
交差に対応して設けられた画素の階調を制御する電気光
学装置であって、 前記画素の階調を指示する階調データの各ビットに対応
させて、1フレームを複数にフィールドに分割し、 各フィールドにあっては、 一の画素に対し、当該画素に対応する走査電極と信号電
極との間における電圧差の実効値を、当該画素の階調デ
ータのうち当該フィールドに対応するビットの値に当該
ビットに割り付けられた重みを乗じた値に対応するよう
に制御することを特徴とする電気光学装置。
11. An electro-optical device for controlling a gray scale of a pixel provided corresponding to an intersection of a plurality of scanning electrodes and a plurality of signal electrodes, wherein the gray scale data indicates the gray scale of the pixel. One frame is divided into a plurality of fields corresponding to each bit. In each field, an effective value of a voltage difference between a scanning electrode and a signal electrode corresponding to the pixel is determined for each pixel. An electro-optical device that performs control so as to correspond to a value obtained by multiplying a value of a bit corresponding to the field in the gradation data of the pixel by a weight assigned to the bit.
【請求項12】 請求項11に記載の電気光学装置を備
えることを特徴とする電子機器。
12. An electronic apparatus comprising the electro-optical device according to claim 11.
JP2000057682A 2000-03-02 2000-03-02 Driving method and diving circuit for electrooptical device, electrooptical device and electronic equipment Withdrawn JP2001249638A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000057682A JP2001249638A (en) 2000-03-02 2000-03-02 Driving method and diving circuit for electrooptical device, electrooptical device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000057682A JP2001249638A (en) 2000-03-02 2000-03-02 Driving method and diving circuit for electrooptical device, electrooptical device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2001249638A true JP2001249638A (en) 2001-09-14

Family

ID=18578422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000057682A Withdrawn JP2001249638A (en) 2000-03-02 2000-03-02 Driving method and diving circuit for electrooptical device, electrooptical device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2001249638A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502548B1 (en) * 2001-12-05 2005-07-22 세이코 엡슨 가부시키가이샤 Electro-optical device, driving circuit thereof, driving method thereof and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502548B1 (en) * 2001-12-05 2005-07-22 세이코 엡슨 가부시키가이샤 Electro-optical device, driving circuit thereof, driving method thereof and electronic apparatus
US6975336B2 (en) 2001-12-05 2005-12-13 Seiko Epson Corporation Liquid crystal device and electro-optical device, driving circuit and drive method therefor, and electronic apparatus

Similar Documents

Publication Publication Date Title
KR100408350B1 (en) Method for driving display, driving circuit therefor, display, and electronic apparatus
KR0171938B1 (en) Liquid crystal display device
KR100593765B1 (en) LCD and its driving method
US10121427B2 (en) Liquid crystal display device having an overdriving data generator and method of driving the same
KR100431385B1 (en) Method for driving display, driving circuit therefor, display and electronic apparatus
JP2002116733A (en) Method for driving electrophoresis display device, driving circuit therefor and electronic equipment
WO2002015164A1 (en) Method of driving display device, drive circuit, display device, and electronic device
JP2962985B2 (en) Liquid crystal display
US6975336B2 (en) Liquid crystal device and electro-optical device, driving circuit and drive method therefor, and electronic apparatus
JP2013167885A (en) Control method of electrophoretic display device, control device of electrophoretic display device, electrophoretic display device and electronic apparatus
JP2008197349A (en) Electro-optical device, processing circuit, processing method and electronic equipment
KR100631228B1 (en) Electro-optical device, driving circuit thereof, driving method thereof, and electronic apparatus using electro-optical device
KR20020014681A (en) Driving method for display device, driving circuit, display device, and electronic apparatus
JP2006317566A (en) Display device and electronic apparatus
JP2003044015A (en) Electro-optical device and electronic equipment
JP2001249638A (en) Driving method and diving circuit for electrooptical device, electrooptical device and electronic equipment
WO2010095686A1 (en) Method for driving dot-matrix display using bistable nematic liquid crystal
JP2000235173A (en) Method for driving electro-optic device, driving circuit for electro-optic device, electro-optic device, and electronic apparatus
JP3658952B2 (en) Liquid crystal display device drive voltage adjustment method, liquid crystal display panel drive device, liquid crystal display device, liquid crystal display device drive voltage adjustment device, and electronic apparatus
JP3644314B2 (en) Color display device driving method, driving circuit thereof, and color display device
JP2001215926A (en) Driving method and driving circuit for electrooptical device, electrooptical device and electronic equipment
JP2820160B2 (en) Driving method of liquid crystal panel
JP3415965B2 (en) Driving method of image display device
JP2004361429A (en) Electrooptical device, method for driving electrooptical device, and electronic equipment
JP2003233360A (en) Liquid crystal device, electro-optical device, driving circuit and method therefor, and electronic equipment

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605