[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001156065A - 半導体装置の製造方法および半導体製造装置 - Google Patents

半導体装置の製造方法および半導体製造装置

Info

Publication number
JP2001156065A
JP2001156065A JP33312999A JP33312999A JP2001156065A JP 2001156065 A JP2001156065 A JP 2001156065A JP 33312999 A JP33312999 A JP 33312999A JP 33312999 A JP33312999 A JP 33312999A JP 2001156065 A JP2001156065 A JP 2001156065A
Authority
JP
Japan
Prior art keywords
reaction vessel
silicon nitride
quartz
film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33312999A
Other languages
English (en)
Inventor
Kanekazu Mizuno
謙和 水野
Kiyohiko Maeda
喜世彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP33312999A priority Critical patent/JP2001156065A/ja
Priority to KR10-2000-0053113A priority patent/KR100383034B1/ko
Priority to TW089119215A priority patent/TW466637B/zh
Publication of JP2001156065A publication Critical patent/JP2001156065A/ja
Priority to US11/330,548 priority patent/US20060121746A1/en
Priority to US11/762,033 priority patent/US7432215B2/en
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】メンテナンス頻度をなるべく小さくできると共
にパーティクルの発生も抑制または防止できる窒化シリ
コン膜の製造工程を備える半導体装置の製造方法および
半導体製造装置を提供する。 【解決手段】ビス ターシャル ブチル アミノ シラ
ンとＮＨ３とを原料ガスとして石英反応容器内に流し
て、熱ＣＶＤ法により窒化シリコン膜を石英反応容器内
に設けられた半導体ウェーハ上に形成する工程を所定回
数繰り返した後に、石英反応容器内にＮＦ３ガスを流し
て、石英反応容器内に形成された窒化シリコンを除去
し、その後また、ビス ターシャル ブチル アミノ
シランとＮＨ３とを原料ガスとして石英反応容器内に流
して、熱ＣＶＤ法により窒化シリコン膜を石英反応容器
内に設けられた半導体ウェーハ上に形成する工程を所定
回数繰り返す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法および半導体製造装置に関し、特に、窒化シリコン
膜の熱ＣＶＤ（Chemical Vapor Deposition）法による
製造工程を備える半導体装置の製造方法および半導体製
造装置に関する。
【０００２】
【従来の技術】従来、半導体装置に使用される窒化シリ
コン膜は、ＳｉＨ２Ｃｌ２（以下ＤＣＳと記す）とＮＨ
３との混合ガスにより形成するのが一般的である。
【０００３】しかしながら、この方法では、７００℃〜
８００℃といった高温で窒化シリコン膜を形成する必要
があり、その結果、浅い拡散層内の不純物が熱により深
く拡散してしまい、素子寸法を小さくできないという問
題がある。また、排気口に反応副生成物であるＮＨ４Ｃ
ｌ（塩化アンモニウム）が付着してしまい、このＮＨ ４
Ｃｌは金属表面に錆を生じさせ、半導体ウェーハ上に金
属汚染を生じさせるという問題もある。
【０００４】
【発明が解決しようとする課題】これらの問題点を解決
するために、本発明者らは、ＳｉＨ２（ＮＨ（Ｃ
４Ｈ９））２（ビス ターシャル ブチル アミノ シ
ラン：ＢＴＢＡＳ：Bis tertial butyl amino silane）
とＮＨ３とを原料ガスとして用いて窒化シリコン（Ｓｉ
３Ｎ４）膜を形成することを検討した。その結果、この
ようにすれば、６００℃程度の低温で窒化シリコン膜を
成膜可能であり、また、金属汚染の原因であるＮＨ４Ｃ
ｌを発生させないことが判明した。
【０００５】しかしながら、本発明者らは、ＢＴＢＡＳ
を用いたＳｉ３Ｎ４膜には次の欠点があることを見いだ
した。
【０００６】すなわち、炉内に導入されたＢＴＢＡＳと
ＮＨ３は熱分解し、ウェーハ上のみならず石英反応管内
壁や反応管内部の石英で構成されている部材にＳｉ３Ｎ
４膜を形成するが、ＢＴＢＡＳを用いたＳｉ３Ｎ４膜は
膜ストレスが高く、膜収縮が大きいという性質がある。
一般的なＤＣＳとＮＨ３とによるＳｉ３Ｎ４膜との比較
データを、膜収縮率については図４に、膜ストレスにつ
いては図５に示す。図４、５において、ＢはＢＴＢＡＳ
とＮＨ３とによるＳｉ３Ｎ４膜の場合を示し、ＤはＤＣ
ＳとＮＨ３とによるＳｉ３Ｎ４膜の場合を示す。膜スト
レスとは引っぱり力（膜応力）であり、反応炉石英上に
成膜されたＳｉ３Ｎ４膜は膜応力によりはがれてしま
う。また、反応炉の温度（６００℃程度）により膜が縮
んでしまう。石英は熱による収縮、膨張がないため、ひ
ずみが生じてしまう。従って、石英上のＳｉ３Ｎ４膜が
厚くなると石英にマイクロクラックが発生しウェーハ上
にパーティクルを発生させてしまう。マイクロクラック
を引き起こすＳｉ３Ｎ４膜厚は４０００Åである。
【０００７】このパーティクル問題を解決するために、
４０００Å成膜毎に、図１に示す縦型ＬＰＣＶＤ成膜装
置１内の石英インナーチューブ１２、石英ボート１４、
石英キャップ１５を解体し、ＨＦ（フッ化水素）を用い
たウェットクリーニングを実施しＳｉ３Ｎ４膜を取り除
くといった方法でメンテナンスを行う必要がある。１回
の成膜を１０００Åとすると４回の成膜毎にメンテナン
スをする必要がある。また、メンテナンスに要する時間
は１６時間であり、時間がかかりすぎるという問題もあ
る。
【０００８】従って、本発明の主な目的は、ＢＴＢＡＳ
とＮＨ３とによりＳｉ３Ｎ４膜を製造する場合のメンテ
ナンス頻度の高さの問題点を解決し、メンテナンス頻度
をなるべく小さくできると共にパーティクルの発生も抑
制または防止できる窒化シリコン膜の製造方法および製
造装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明によれば、ビス
ターシャル ブチル アミノ シランとＮＨ３とを原料
ガスとして反応容器内に流して、熱ＣＶＤ法により窒化
シリコン膜を前記反応容器内に設けられた被成膜体上に
形成する工程と、その後、前記反応容器内にＮＦ３ガス
を流して、前記反応容器内に形成された窒化シリコンを
除去する工程と、その後、ビス ターシャル ブチル
アミノ シランとＮＨ３とを原料ガスとして前記反応容
器内に流して、熱ＣＶＤ法により窒化シリコン膜を前記
反応容器内に設けられた被成膜体上に形成する工程と、
を備えることを特徴とする半導体装置の製造方法が提供
される。
【００１０】好ましくは、ビス ターシャル ブチル
アミノ シランとＮＨ３とを原料ガスとして前記反応容
器内に流して、熱ＣＶＤ法により窒化シリコン膜を前記
反応容器内に設けられた被成膜体上に形成する前記工程
を所定回数繰り返した後に、前記反応容器内にＮＦ３ガ
スを流して、前記反応容器内に形成された窒化シリコン
を除去する。
【００１１】また、好ましくは、前記反応容器内に形成
される前記窒化シリコンが所定の膜厚になる前に前記反
応容器内にＮＦ３ガスを流して、前記反応容器内に形成
された窒化シリコンを除去する。
【００１２】また、好ましくは、前記反応容器内に形成
される前記窒化シリコンが前記被成膜体上にパーティク
ルを発生させる前に前記反応容器内にＮＦ３ガスを流し
て、前記反応容器内に形成された窒化シリコンを除去す
る。
【００１３】また、好ましくは、前記反応容器それ自体
が石英で構成されており、および／または前記反応容器
内部に石英で構成されている部材が用いられており、前
記石英上に形成された前記窒化シリコンが前記被成膜体
上にパーティクルを発生させる前に前記反応容器内にＮ
Ｆ３ガスを流して、前記石英上に形成された窒化シリコ
ンを除去する。
【００１４】この場合に、好ましくは、窒化シリコン膜
の膜厚が４０００Åより厚くなる前にＮＦ３ガスにより
除去することが好ましい。
【００１５】また、好ましくは、前記反応容器内にＮＦ
３ガスを流して、前記石英上に形成された窒化シリコン
を除去する工程を、前記反応容器内の圧力を１０Torr以
上として行う。
【００１６】また、好ましくは、前記窒化シリコン膜を
形成する前後の少なくともいずれか一方に前記反応容器
内をＮＨ３でガスパージする。
【００１７】また、本発明によれば、ビス ターシャル
ブチル アミノ シランとＮＨ３とを原料ガスとして
反応容器内に流して、熱ＣＶＤ法により窒化シリコン膜
を前記反応容器内に設けられた半導体ウェーハ上に形成
する半導体製造装置であって、前記反応容器内に形成さ
れた窒化シリコンを前記反応容器内にＮＦ３ガスを流し
て除去するようにしたことを特徴とする半導体製造装置
が提供される。
【００１８】
【発明の実施の形態】次に、図面を参照して本発明の一
実施の形態を説明する。
【００１９】本発明において使用するＢＴＢＡＳは常温
では液体であるので、図２、図３に示すようなＢＴＢＡ
Ｓ供給装置を用いて炉内へ導入する。
【００２０】図２に示すＢＴＢＡＳ供給装置は、恒温槽
と気体流量制御の組合せである。図３に示すＢＴＢＡＳ
供給装置は、液体流量制御と気化器との組合せにより流
量制御を行うものである。
【００２１】図２を参照すれば、ＢＴＢＡＳ供給装置４
においては、ＢＴＢＡＳ液体原料４２を備えた恒温槽４
１内を１００℃程度に加熱し、ＢＴＢＡＳの蒸気圧を高
くすることによりＢＴＢＡＳを気化し、その後気化した
ＢＴＢＡＳは、マスフローコントローラ４３により流量
制御されて、ＢＴＢＡＳ供給口４４より図１に示す縦型
ＬＰＣＶＤ（減圧ＣＶＤ）成膜装置のノズル２１の供給
口２２に供給される。なお、このＢＴＢＡＳ供給装置４
においては、ＢＴＢＡＳ液体原料４２からＢＴＢＡＳ供
給口４４に至るまでの配管は、配管加熱部材４５によっ
て覆われている。
【００２２】図３を参照すれば、ＢＴＢＡＳ供給装置５
においては、ＢＴＢＡＳ液体原料５２を備えたＢＴＢＡ
Ｓタンク５１内に、押し出しガス導入口５３から導入さ
れた押し出しガスＨｅ、Ｎ２を配管５４を介して導入す
ることにより、ＢＴＢＡＳ液体原料３２を配管５５に押
し出し、その後ＢＴＢＡＳ液体原料は、液体流量制御装
置５６により流量制御されて気化器５７に送られ、気化
器５７で気化されてＢＴＢＡＳ供給口５８より図１に示
す縦型ＬＰＣＶＤ（減圧ＣＶＤ）成膜装置のノズル２１
の供給口２２に供給される。なお、このＢＴＢＡＳ供給
装置５においては、気化器５７からＢＴＢＡＳ供給口５
８に至るまでの配管は、配管加熱部材５９によって覆わ
れている。
【００２３】次に、本実施の形態で好適に使用できる縦
型ＬＰＣＶＤ成膜装置を図１を参照して説明する。
【００２４】縦型ＬＰＣＶＤ成膜装置１においては、石
英反応管１１の外部にヒータ１３を備えており、石英反
応管１１内を均一に加熱できる構造となっている。石英
反応管１１内には石英インナーチューブ１２が設けられ
ている。石英インナーチューブ１２内には、複数の半導
体ウェーハを垂直方向に積層して搭載する石英ボート１
４が設けられている。この石英ボート１４は、キャップ
１５上に搭載されており、キャップ１５を上下させるこ
とにより、石英インナーチューブ１２内に挿入され、ま
た石英インナーチューブ１２から取り出される。石英反
応管１１および石英インナーチューブ１２の下部は開放
された構造となっているが、キャップ１５を上昇させる
ことにより、キャップ１５の底板２４により閉じられ気
密な構造となる。石英インナーチューブ１２の下部に
は、石英ノズル１８、２１が連通して設けられている。
石英インナーチューブ１２の上部は開放されている。石
英インナーチューブ１２と石英反応管１１との間の空間
の下部には、排気口１７が連通して設けられている。排
気口１７は真空ポンプ（図示せず）に連通しており、石
英反応管１１内を減圧できる。石英ノズル１８、２１か
ら供給された原料ガスは、各々の噴出口２０、２３から
石英インナーチューブ１２内に噴出され、その後、石英
インナーチューブ１２内を下部から上部まで移動し、石
英インナーチューブ１２と石英反応管１１との間の空間
を通って下方に流れ、排気口１７から排気される。
【００２５】次に、この縦型ＬＰＣＶＤ成膜装置１を使
用して窒化シリコン膜を製造する方法について説明す
る。
【００２６】まず、多数枚の半導体ウェーハ１６を保持
した石英ボート１４を６００℃以下の温度に保たれた石
英インナーチューブ１２内に挿入する。
【００２７】次に、真空ポンプ（図示せず）を用いて排
気口１７より真空排気する。ウェーハの面内温度安定効
果を得るため、１時間程度排気することが好ましい。
【００２８】次に、石英ノズル１８の注入口１９よりＮ
Ｈ３ガスを注入し、石英反応管１１内を、ＢＴＢＡＳを
流す前にＮＨ３とでパージする。
【００２９】次に、石英ノズル１８の注入口１９よりＮ
Ｈ３ガスを注入し続けると共に、石英ノズル２１の注入
口２２よりＢＴＢＡＳを注入して、半導体ウェーハ１６
上にＳｉ３Ｎ４膜を成膜する。
【００３０】次に、石英ノズル１８の注入口１９よりＮ
Ｈ３ガスを注入したまま、ＢＴＢＡＳの供給を停止し
て、石英反応管１１内をＮＨ３でパージする。
【００３１】ＢＴＢＡＳのみ流すとＳｉ３Ｎ４膜とは異
なる膜ができるため、デポジション前後にＮＨ３による
パージを行うことが好ましい。
【００３２】次に、石英ノズル１８よりＮ２を石英反応
管１１内に流入させてＮ２パージを行い、石英反応管１
１内のＮＨ３を除去する。
【００３３】その後、Ｎ２の供給を止めて石英反応管１
１内を真空にする。Ｎ２パージとその後の石英反応管１
１内の真空排気は数回セットで実施する。
【００３４】その後、石英反応管１１内を真空状態から
大気圧状態へ戻し、その後、石英ボート１４を下げて、
石英反応管１１より引き出し、その後、石英ボート１４
および半導体ウェーハ１６を室温まで下げる。
【００３５】上記窒化シリコン膜の製造方法を繰り返し
て、石英反応管１１内のＳｉ３Ｎ４膜厚が３０００Åに
達した時点で、ＮＦ３ガスを石英ノズル１８から、石英
反応管１１内へ導入することによりＳｉ３Ｎ４膜のその
場クリーニング（in situ cleaning）を行う。
【００３６】次に、このクリーニング方法について説明
する。
【００３７】まず、半導体ウェーハ１６を保持しない石
英ボート１４を６００℃の温度に保たれた石英インナー
チューブ１２内に挿入する。
【００３８】次に、真空ポンプ（図示せず）を用いて排
気口１７より真空排気する。
【００３９】次に、石英ノズル１８の注入口１９よりＮ
Ｆ３ガスを５００ｃｃｍの流量で注入し、真空ポンプ
（図示せず）を用いて排気口１７より真空排気しなが
ら、石英反応管１１内を１０Torr以上に保った状態で、
石英反応管１１内のクリーニングを行う。
【００４０】次に、ＮＦ３ガスの供給を止めて、真空ポ
ンプ（図示せず）を用いて排気口１７より真空排気し
て、残留ＮＦ３ガスを排気する。
【００４１】次に、石英ノズル１８よりＮ２を石英反応
管１１内に流入させてＮ２パージを行い、石英反応管１
１内のＮＦ３を除去する。
【００４２】その後、真空ポンプ（図示せず）を用いて
排気口１７より真空排気する。真空排気とＮ２パージは
数サイクル実施する。
【００４３】その後、石英反応管１１内を真空状態から
大気圧状態へ戻し、その後、石英ボート１４を下げて、
石英反応管１１より引き出す。
【００４４】なお、ＮＦ３クリーン時はＳｉ３Ｎ４膜が
エッチングされると同時に石英もエッチングされてしま
う。従ってＳｉ３Ｎ４膜を多くエッチングし、石英（Ｓ
ｉＯ ２）をできるだけエッチングさせない条件が大切で
ある。
【００４５】図６に圧力とエッチングの選択性の関係を
示す。この図において、横軸は石英反応管１１内の圧力
を示し、縦軸はＳｉ３Ｎ４膜のエッチングレート（ＥＲ
（ＳｉＮ））と石英のエッチングレート（ＥＲ（ＳｉＯ
２））の比を示している。図６を参照すれば、高圧にす
ればするほど選択性が良くなり、石英（ＳｉＯ２）がエ
ッチングされにくくなることがわかる。こういった理由
で圧力を１０Ｔｏｒｒ以上とすることが好ましい。ま
た、さらに高圧にすることにより、選択性はさらに良く
なり、加えてエッチングレートも上昇するため、エッチ
ング時間を短縮することができる。例えば、圧力を１０
Ｔｏｒｒとした場合、エッチングに３０分程度の時間を
要していたのに対し、圧力を７０Ｔｏｒｒとした場合、
１５分程度で同等のエッチングを行うことができる。
【００４６】ＮＦ３クリーニングを、Ｓｉ３Ｎ４膜を３
０００Å成膜する毎に実施することにより、連続１００
ＲｕｎのパーティクルフリーのＳｉ３Ｎ４膜をメンテナ
ンスフリーで形成することができる。図７にデータを示
す。図７において、横軸は成膜回数を示し、３回に１回
は空欄となっている。空欄部はＮＦ３クリーンを示し、
縦軸は粒経０．１８μｍ以上のウェーハ上の異物の個数
を示す。また、ＮＦ３ガスを用いたクリーニングは、石
英反応管１１内にＮＦ３ガスを５００ｃｃｍの流量で注
入し真空ポンプにより真空排気しながら、石英反応管１
１内を１０Torr（１３００Ｐａ）に保ち、温度を６００
℃程度として、３０分間行った。なお、図７で、topと
は、１２５枚のウェーハを処理した場合の下から１１５
枚目をいい、cntとは、下から６６枚目をいい、botとは
下から１６枚目をいう。
【００４７】また、ＮＦ３クリーン１回に要する時間は
２．５時間（ＮＦ３ガスを流すのは３０分、残りの時間
はボートアップ、真空引き等を行う時間）であり、従来
のメンテナンスに要する１６時間と比較しても利点があ
る。
【００４８】
【発明の効果】ＢＴＢＡＳとＮＨ３とによりＳｉ３Ｎ４
膜を製造する場合に、メンテナンス頻度をなるべく小さ
くできると共にパーティクルの発生も抑制または防止で
きる。
【図面の簡単な説明】
【図１】本発明の一実施の形態で使用する縦型ＬＰＣＶ
Ｄ成膜装置を説明するための概略断面図である。
【図２】本発明の一実施の形態で使用する成膜装置にお
いて好適に使用されるＢＴＢＡＳ供給装置を説明するた
めの概略図である
【図３】本発明の一実施の形態で使用する成膜装置にお
いて好適に使用されるＢＴＢＡＳ供給装置を説明するた
めの概略図である
【図４】ＢＴＢＡＳとＮＨ３とを原料ガスとして形成し
たＳｉ３Ｎ４膜の膜吸収率を示す図である。
【図５】ＢＴＢＡＳとＮＨ３とを原料ガスとして形成し
たＳｉ３Ｎ４膜の膜ストレスを示す図である。
【図６】ＢＴＢＡＳとＮＨ３とを原料ガスとして形成し
たＳｉ３Ｎ４膜のＮＦ３による選択エッチング性を説明
するための図である。
【図７】ＮＦ３クリーニングを、ＢＴＢＡＳとＮＨ３と
を原料ガスとして形成したＳｉ ３Ｎ４膜を３０００Å成
膜する毎に実施することによる、連続成膜の状況を説明
するための図である。
【符号の説明】
１…縦型成膜装置 ４、５…ＢＴＢＡＳ供給装置 １１…石英反応管 １２…石英インナーチューブ １３…ヒータ １４…石英ボート １５…キャップ １６…半導体ウェーハ １７…排気口 １８、２１…石英ノズル ４１…恒温槽 ５１…ＢＴＢＡＳ原料タンク ４２ 、５２…ＢＴＢＡＳ液体原料 ５３…キャリアガス導入口 ３５、５４、５５…配管 ４３…マスフローコントローラ ４４、５８…ＢＴＢＡＳ供給口 ５６…液体流量制御装置 ５７…気化器 ４５、５９…配管加熱部材

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】ビス ターシャル ブチル アミノ シラ
    ンとＮＨ３とを原料ガスとして反応容器内に流して、熱
    ＣＶＤ法により窒化シリコン膜を前記反応容器内に設け
    られた被成膜体上に形成する工程と、 その後、前記反応容器内にＮＦ３ガスを流して、前記反
    応容器内に形成された窒化シリコンを除去する工程と、 その後、ビス ターシャル ブチル アミノ シランと
    ＮＨ３とを原料ガスとして前記反応容器内に流して、熱
    ＣＶＤ法により窒化シリコン膜を前記反応容器内に設け
    られた被成膜体上に形成する工程と、 を備えることを特徴とする半導体装置の製造方法。
  2. 【請求項２】ビス ターシャル ブチル アミノ シラ
    ンとＮＨ３とを原料ガスとして前記反応容器内に流し
    て、熱ＣＶＤ法により窒化シリコン膜を前記反応容器内
    に設けられた被成膜体上に形成する前記工程を所定回数
    繰り返した後に、前記反応容器内にＮＦ３ガスを流し
    て、前記反応容器内に形成された窒化シリコンを除去す
    ることを特徴とする請求項１記載の半導体装置の製造方
    法。
  3. 【請求項３】前記反応容器内に形成される前記窒化シリ
    コンが所定の膜厚になる前に前記反応容器内にＮＦ３ガ
    スを流して、前記反応容器内に形成された窒化シリコン
    を除去することを特徴とする請求項１または２記載の半
    導体装置の製造方法。
  4. 【請求項４】前記反応容器内に形成される前記窒化シリ
    コンが前記被成膜体上にパーティクルを発生させる前に
    前記反応容器内にＮＦ３ガスを流して、前記反応容器内
    に形成された窒化シリコンを除去することを特徴とする
    請求項１乃至３のいずれかに記載の半導体装置の製造方
    法。
  5. 【請求項５】前記反応容器それ自体が石英で構成されて
    おり、および／または前記反応容器内部に石英で構成さ
    れている部材が用いられており、前記石英上に形成され
    た前記窒化シリコンが前記被成膜体上にパーティクルを
    発生させる前に前記反応容器内にＮＦ３ガスを流して、
    前記石英上に形成された窒化シリコンを除去することを
    特徴とする請求項１乃至４のいずれかに記載の半導体装
    置の製造方法。
  6. 【請求項６】前記反応容器内にＮＦ３ガスを流して、前
    記石英上に形成された窒化シリコンを除去する工程を、
    前記反応容器内の圧力を１０Torr以上として行うことを
    特徴とする請求項５記載の半導体装置の製造方法。
  7. 【請求項７】前記窒化シリコン膜を形成する前後の少な
    くともいずれか一方に前記反応容器内をＮＨ３でガスパ
    ージすることを特徴とする請求項１乃至６のいずれかに
    記載の半導体装置の製造方法。
  8. 【請求項８】ビス ターシャル ブチル アミノ シラ
    ンとＮＨ３とを原料ガスとして反応容器内に流して、熱
    ＣＶＤ法により窒化シリコン膜を前記反応容器内に設け
    られた半導体ウェーハ上に形成する半導体製造装置であ
    って、前記反応容器内に形成された窒化シリコンを前記
    反応容器内にＮＦ３ガスを流して除去するようにしたこ
    とを特徴とする半導体製造装置。
JP33312999A 1999-11-24 1999-11-24 半導体装置の製造方法および半導体製造装置 Pending JP2001156065A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33312999A JP2001156065A (ja) 1999-11-24 1999-11-24 半導体装置の製造方法および半導体製造装置
KR10-2000-0053113A KR100383034B1 (ko) 1999-11-24 2000-09-07 반도체 장치의 제조방법 및 반도체 제조장치
TW089119215A TW466637B (en) 1999-11-24 2000-09-19 Manufacture method of semiconductor device and semiconductor manufacture apparatus
US11/330,548 US20060121746A1 (en) 1999-11-24 2006-01-11 Semiconductor device manufacturing method and semiconductor manufacturing apparatus
US11/762,033 US7432215B2 (en) 1999-11-24 2007-06-12 Semiconductor device manufacturing method and semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33312999A JP2001156065A (ja) 1999-11-24 1999-11-24 半導体装置の製造方法および半導体製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006249157A Division JP4423282B2 (ja) 2006-09-14 2006-09-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001156065A true JP2001156065A (ja) 2001-06-08

Family

ID=18262626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33312999A Pending JP2001156065A (ja) 1999-11-24 1999-11-24 半導体装置の製造方法および半導体製造装置

Country Status (4)

Country Link
US (2) US20060121746A1 (ja)
JP (1) JP2001156065A (ja)
KR (1) KR100383034B1 (ja)
TW (1) TW466637B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317980A (ja) * 2004-04-30 2005-11-10 Internatl Business Mach Corp <Ibm> デバイス性能を向上させるコンタクト・エッチング層用の新材料
JP2006203202A (ja) * 2005-01-18 2006-08-03 Samsung Electronics Co Ltd 不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法
US7166516B2 (en) 2002-10-31 2007-01-23 Fujitsu Limited Method for fabricating a semiconductor device including the use of a compound containing silicon and nitrogen to form an insulation film of SiN or SiCN
JP2007515060A (ja) * 2003-11-25 2007-06-07 アプライド　マテリアルズ　インコーポレイテッド 窒化ケイ素の熱化学気相堆積

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1605075A1 (en) * 2003-02-07 2005-12-14 Tokyo Electron Limited Semiconductor processing method for processing substrate to be processed and its apparatus
JP5547418B2 (ja) 2009-03-19 2014-07-16 株式会社Ａｄｅｋａ 化学気相成長用原料及びこれを用いたシリコン含有薄膜形成方法
CZ305576B6 (cs) * 2014-09-25 2015-12-16 Univerzita Karlova v Praze Matematicko- fyzikální fakulta Fyzikální ústav Způsob a zařízení pro přípravu mikroporézních vrstev nitridu křemíku v křemenných ampulích
JP6747727B1 (ja) * 2019-08-21 2020-08-26 株式会社リンテック 気化器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720395A (en) * 1986-08-25 1988-01-19 Anicon, Inc. Low temperature silicon nitride CVD process
US4877651A (en) * 1988-05-31 1989-10-31 Olin Corporation Process for thermally depositing silicon nitride and silicon dioxide films onto a substrate
JPH03130368A (ja) * 1989-09-22 1991-06-04 Applied Materials Inc 半導体ウェーハプロセス装置の洗浄方法
JPH05326499A (ja) * 1992-05-19 1993-12-10 Fujitsu Ltd 半導体装置の製造方法
JPH0653186A (ja) * 1992-07-29 1994-02-25 Sony Corp ドライエッチング方法
JP2776696B2 (ja) * 1992-07-31 1998-07-16 セントラル硝子株式会社 窒化珪素のクリーニング方法
JP2776700B2 (ja) 1992-09-02 1998-07-16 セントラル硝子株式会社 珪フッ化アンモニウムのクリーニング方法
US5413670A (en) * 1993-07-08 1995-05-09 Air Products And Chemicals, Inc. Method for plasma etching or cleaning with diluted NF3
US5421957A (en) 1993-07-30 1995-06-06 Applied Materials, Inc. Low temperature etching in cold-wall CVD systems
JPH08124870A (ja) 1994-10-21 1996-05-17 Kokusai Electric Co Ltd 半導体製造装置のドライクリーニング方法
US5861065A (en) * 1997-01-21 1999-01-19 Air Products And Chemicals, Inc. Nitrogen trifluoride-oxygen thermal cleaning process
US5868852A (en) * 1997-02-18 1999-02-09 Air Products And Chemicals, Inc. Partial clean fluorine thermal cleaning process
US5874368A (en) * 1997-10-02 1999-02-23 Air Products And Chemicals, Inc. Silicon nitride from bis(tertiarybutylamino)silane
US5976900A (en) * 1997-12-08 1999-11-02 Cypress Semiconductor Corp. Method of reducing impurity contamination in semiconductor process chambers
US6251802B1 (en) * 1998-10-19 2001-06-26 Micron Technology, Inc. Methods of forming carbon-containing layers
US6255222B1 (en) * 1999-08-24 2001-07-03 Applied Materials, Inc. Method for removing residue from substrate processing chamber exhaust line for silicon-oxygen-carbon deposition process
JP3819660B2 (ja) * 2000-02-15 2006-09-13 株式会社日立国際電気 半導体装置の製造方法および半導体製造装置
US6268299B1 (en) * 2000-09-25 2001-07-31 International Business Machines Corporation Variable stoichiometry silicon nitride barrier films for tunable etch selectivity and enhanced hyrogen permeability
JP4897159B2 (ja) * 2001-08-03 2012-03-14 株式会社日立国際電気 半導体装置の製造方法
JP4329403B2 (ja) * 2003-05-19 2009-09-09 東京エレクトロン株式会社 プラズマ処理装置
US6974781B2 (en) * 2003-10-20 2005-12-13 Asm International N.V. Reactor precoating for reduced stress and uniform CVD
US20060062913A1 (en) * 2004-09-17 2006-03-23 Yun-Ren Wang Process for depositing btbas-based silicon nitride films
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US20060286774A1 (en) * 2005-06-21 2006-12-21 Applied Materials. Inc. Method for forming silicon-containing materials during a photoexcitation deposition process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166516B2 (en) 2002-10-31 2007-01-23 Fujitsu Limited Method for fabricating a semiconductor device including the use of a compound containing silicon and nitrogen to form an insulation film of SiN or SiCN
JP2007515060A (ja) * 2003-11-25 2007-06-07 アプライド　マテリアルズ　インコーポレイテッド 窒化ケイ素の熱化学気相堆積
JP4801591B2 (ja) * 2003-11-25 2011-10-26 アプライド マテリアルズ インコーポレイテッド 窒化ケイ素の熱化学気相堆積
JP2005317980A (ja) * 2004-04-30 2005-11-10 Internatl Business Mach Corp <Ibm> デバイス性能を向上させるコンタクト・エッチング層用の新材料
JP2006203202A (ja) * 2005-01-18 2006-08-03 Samsung Electronics Co Ltd 不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法

Also Published As

Publication number Publication date
US20060121746A1 (en) 2006-06-08
KR100383034B1 (ko) 2003-05-09
KR20010050379A (ko) 2001-06-15
US7432215B2 (en) 2008-10-07
US20070238292A1 (en) 2007-10-11
TW466637B (en) 2001-12-01

Similar Documents

Publication Publication Date Title
JP3819660B2 (ja) 半導体装置の製造方法および半導体製造装置
US20070087579A1 (en) Semiconductor device manufacturing method
KR950012910B1 (ko) 기상성장장치
US20020185067A1 (en) Apparatus and method for in-situ cleaning of a throttle valve in a CVD system
US7432215B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
US20080268644A1 (en) Manufacturing method of semiconductor device and substrate processing apparatus
US10892143B2 (en) Technique to prevent aluminum fluoride build up on the heater
JP3818480B2 (ja) 半導体素子の製造方法及びその装置
US20060258174A1 (en) Substrate treatment apparatus and method of manufacturing semiconductor device
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
US20060121194A1 (en) Method for cleaning a deposition chamber
JP2004343094A5 (ja)
JP2001156063A (ja) 半導体装置の製造方法および半導体製造装置
JP4423282B2 (ja) 半導体装置の製造方法
JP4897159B2 (ja) 半導体装置の製造方法
JP2004288903A (ja) 半導体デバイスの製造方法
JP2005039153A (ja) 基板処理装置および半導体デバイスの製造方法
JP4464364B2 (ja) 半導体装置の製造方法および半導体製造装置
JP2001156067A (ja) 半導体装置の製造方法
JP2003183837A (ja) 半導体装置の製造方法及び基板処理装置
JP3093716B2 (ja) 縦型減圧気相成長装置
JP3400223B2 (ja) 半導体の製造方法および製造装置、並びに半導体ウェハおよび半導体素子
JP2004095940A (ja) 半導体装置の製造方法
JP2006108595A (ja) 半導体装置の製造方法
JP2005064538A (ja) 基板処理装置及び半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060913

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061005

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061027