JP2001030577A

JP2001030577A - 駆動制御方法及び駆動制御装置

Info

Publication number: JP2001030577A
Application number: JP2000143731A
Authority: JP
Inventors: Shunichi Ono; 俊一小野; Noboru Nitta; 昇仁田; Jun Takamura; 純高村
Original assignee: Toshiba TEC Corp
Current assignee: Toshiba TEC Corp
Priority date: 1999-05-20
Filing date: 2000-05-16
Publication date: 2001-02-06
Anticipated expiration: 2020-05-16
Also published as: JP4545879B2

Abstract

(57)【要約】【課題】少ない信号線数でヘッドを駆動しつつ被駆動
媒体の駆動タイミングも調整でき、しかも信号線数を抑
えつつ多数の駆動装置を接続を可能とする。【解決手段】負荷や駆動素子など駆動制御データに基
づいて駆動する被駆動媒体を駆動する場合に、スタート
ビットとそれに続く駆動制御データとを有するシリアル
データが入力されると、共通制御部２１にてスタートビ
ットと駆動制御データとを判別し、スタートビットを検
出して得られたタイミングによりデータ転送、ラッチ、
通電などの制御信号を生成し、その制御信号に基づいて
ヘッド駆動部２２にて駆動制御データに基づく被駆動媒
体に与える駆動信号を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、サーマルプリンタ
やインクジェットプリンタのヘッド駆動装置、ＣＣＤド
ライバ、モータドライバ、液晶ドライバなどデータや駆
動信号によって動作を行う媒体を駆動する駆動制御方法
及び駆動制御装置に関する。

【０００２】

【従来の技術】この種の駆動制御装置としては例えばイ
ンクジェットプリンタのヘッド駆動装置がある。従来の
ヘッド駆動装置として２値印字データによるヘッド駆動
装置の一般的な構成を図２６に示す。

【０００３】このヘッド駆動装置は、２ライン分のバッ
ファを構成するシフトレジスタ１、ラッチ回路２を備え
る。また、１６２個のインクジェットヘッドの各インク
室を配置したインクジェットヘッド（図示しない）を駆
動する駆動波形を出力する出力ピンＤＯn （n ＝1 〜16
2 ）、ラッチ回路２からの出力と通電イネーブル（Ｅ）
とに基づいて通電信号を出力するＡＮＤゲート３、この
ＡＮＤゲート３からの出力を増幅して各出力ピンＤＯn
から駆動波形を出力する増幅器４を備える。

【０００４】このような装置における動作タイミングを
図２７に示す。シリアルデータ（ＳＤ）は、データ転送
イネーブル（ＤＳＥＮ）がＨレベルの間にシステムクロ
ック（ＣＫ）に従ってシフトレジスタ１に転送される。
そして、シフトレジスタ１に転送された印字データは、
ラッチ信号（ＬＴ）に基づいてラッチ回路２にラッチさ
れる。このラッチ回路２の各出力ピンＤＯn に対応する
データ（ＰＮＤＴＡ）が"１"のときに通電イネーブル
（Ｅ）による制御により通電信号（ＰＮＥ）としてＡＮ
Ｄゲート３から出力される。また、上記データ（ＰＮＤ
ＴＡ）が"０"のときは通電信号（ＰＮＥ）は出力されな
い。

【０００５】そして、ＡＮＤゲート３から出力された通
電信号（ＰＮＥ）は、増幅器４にて増幅され、ヘッド駆
動信号出力ピンＤＯn から駆動波形として出力される。
これにより、該当するインクジェットヘッドのインク室
を駆動する。なお、データ転送イネーブル（ＤＳＥＮ）
の替わりにデータ転送クロックを用いることも可能であ
る。これに類似する公知技術としては例えば特開昭６３
−９２４６７号公報に開示されたものがある。

【０００６】次に、従来の他のヘッド駆動装置としてバ
イナリデータによるマルチドロップ階調駆動を行うヘッ
ド駆動装置の一般的な構成を図２８に示す。なお、ここ
で説明するヘッド駆動装置は、バブルジェット（登録商
標）方式やノーマルモードピエゾヘッド駆動方式のよう
に分割して駆動する必要のない方式を採用するものであ
る。

【０００７】このヘッド駆動装置は、バイナリデータの
単位をＰＩＸＥＬとした場合、"バイナリデータ×ＰＩ
ＸＥＬ"数に対応した容量を有するバイナリシフトレジ
スタ５とバイナリラッチ回路６とを備える。また、１６
２個のインクジェットヘッドの各インク室を配置したイ
ンクジェットヘッド（図示しない）を駆動する駆動波形
を出力する出力ピンＤＯn (n ＝1 〜162 ）、階調通電
イネーブル（Ｅ１〜Ｅ７）を外部より直接パラレルに入
力し、バイナリデータで対応する信号をセレクトして出
力するセレクタ７、このセレクタ７からの出力を増幅し
て各出力ピンＤＯn から駆動波形を出力する増幅器８を
備える。

【０００８】このような装置における動作タイミングを
図２９に示す。ＰＩＸＥＬ単位でバイナリのシリアルデ
ータ（ＳＤ）は、データ転送イネーブル（ＤＳＥＮ）が
Ｈレベルの間にシステムクロック（ＣＫ）に従ってバイ
ナリシフトレジスタ５に転送される。そして、バイナリ
シフトレジスタ５に転送された印字データは、ラッチ信
号（ＬＴ）に基づいてバイナリラッチ回路６にラッチさ
れる。このバイナリラッチ回路６の出力ピンＤＯn に対
応するデータ（ＢＰＮＤＴＡ）は、ＰＩＸＥＬ単位でセ
レクタ７のセレクト信号として入力され、これにより階
調通電イネーブル（Ｅ１〜Ｅ７）の中から対応する信号
を選択し、階調通電信号（ＢＰＮＥ）としてセレクタ７
から出力される。この階調通電信号（ＢＰＮＥ）は、１
ドット当りの階調を変えるための信号で、同じ場所に複
数吐出させることで１ドットの体積を変え、マルチブロ
ック階調制御を可能とする。

【０００９】上記階調通電信号（ＢＰＮＥ）は、増幅器
８にて増幅され、ヘッド駆動信号出力ピンＤＯn から階
調駆動波形として出力される。これにより、該当するイ
ンクジェットヘッドのインク室を駆動し、ＰＩＸＥＬ単
位でバイナリの印字データに対応したドロップ数の出力
が行われる。

【００１０】なお、シェアモードピエゾヘッドを駆動す
る場合、その構造上から分割駆動を行う必要がある。こ
の場合は印字周期内で奇数インク室／偶数インク室の様
に分割して駆動が行われる。

【００１１】上述した図２６に示すヘッド駆動装置にお
いては、ヘッドを駆動するのに必要な駆動情報としてシ
リアルデータ（ＳＤ）、データ転送イネーブル（ＤＳＥ
Ｎ）、システムクロック（ＣＫ）、ラッチ信号（Ｌ
Ｔ）、通電イネーブル（Ｅ）が必要となる。特に、階調
印字を行う場合には図２８に示すヘッド駆動装置のよう
に、さらに必要な階調数だけ階調通電イネーブル（Ｅ１
〜Ｅ７）の信号が必要となる。

【００１２】従って、このような従来のヘッド駆動装置
では、ヘッドを駆動するために多くの制御線が必要とな
り、接続用のコネクタも多ピンのものが必要となってし
まうという問題があった。

【００１３】このような信号線数の増加を回避するた
め、信号線を削減しつつ、ヘッドの階調駆動を行う装置
として、階調通電信号がある１つの駆動信号の繰返しで
あるマルチドロップ駆動の場合に階調通電信号を生成す
るという別の方式を採用するヘッド駆動装置がある。こ
のような方式であれば、特に外部より階調通電信号を生
成するために複数の階調通電イネーブルを並列に供給す
る必要はなく、その分だけ信号線数を削減することがで
きる。

【００１４】このようなヘッド駆動装置の構成を図３０
に示し、その動作タイミングを図３１に示す。図２８に
示すものと比較すると、セレクタ７が削除され、その代
りに制御部９、コンパレータ１１、ＡＮＤゲート１２が
設けられている。この制御部９は、階調通電信号（ＢＰ
ＮＥ）を生成するためのコモン通電イネーブル（ＥＣ）
とバイナリドロップ信号（ＣＴＱ）を供給する目的で設
けられている。

【００１５】また、図２８に示すものと比較すると、セ
レクタ７で階調通電イネーブルを選択して出力する代り
に、バイナリラッチ回路６からのデータ（ＢＰＮＤＴ
Ａ）と制御部９からのドロップ信号（ＣＴＱ）をコンパ
レータ１１にて比較することにより、ＰＩＸＥＬ毎に各
々のバイナリデータに応じたコンパレータ出力（ＢＰＮ
ＣＰ）を生成する。そして、このコンパレータ出力（Ｂ
ＰＮＣＰ）は、ＡＮＤゲート１２にてコモン階調イネー
ブル（ＥＣ）と論理和演算され、階調通電信号（ＢＰＮ
Ｅ）として出力される。

【００１６】なお、制御部９は、階調信号発生器等を備
えるが、これは固定動作でも設定によって動作を定義し
てよい。また、制御部９は、動作イネーブル信号（Ｅ
Ｎ）がＨレベルの状態で動作し、駆動制御が行われる。
このようなヘッド駆動装置に類似する公知技術としては
例えば特開平３―１９８４６９号公報に開示されたもの
がある。

【００１７】また、図３０に示すようなヘッド駆動装置
を複数個接続して幅広ヘッドに対応させるようにしたも
のを図３２、図３３に示す。図３２に示すものは、ヘッ
ド幅が広がった場合に複数のヘッド駆動装置をカスケー
ド接続するのによく使用される方法であり、各ヘッド駆
動装置を同一のタイミングで駆動させるものである。こ
のものにおいては、ラッチ信号（ＬＴ）、データ転送イ
ネーブル（ＤＳＥＮ）、シリアルデータ（ＳＤ）などの
共通駆動制御信号群のうちでシリアルデータ（ＳＤ）の
みがカスケード接続される。また、制御部９の動作イネ
ーブル（ＥＮ）、ラッチ信号（ＬＴ）、データ転送イネ
ーブル（ＤＳＥＮ）はパラレルに接続される。さらに、
システムクロック（ＣＫ）、システムリセット（ＲＳ
Ｔ）も同様にパラレルに接続される。従って、図３２に
示すようなものにおいては６本の信号線でカスケード接
続された装置を駆動することとなる。

【００１８】これに対し、図３３に示すものは、Ｙ（イ
エロー）、Ｍ（マゼンダ）、Ｃ（シアン）、Ｋ（ブラッ
ク）の４つのヘッドを用いてカラー印字を行わせる場合
に代表されるように、各ヘッド駆動装置を独立したタイ
ミングで駆動させるものである。

【００１９】このものにおいては、各ヘッド駆動装置の
駆動制御信号群は、それぞれヘッド駆動装置に対して独
立して接続される。なお、システムクロック（ＣＫ）、
システムリセット（ＲＳＴ）はパラレルに接続される。
このように、ヘッド駆動装置単位で駆動制御信号群が独
立して供給されることで、各々のタイミングでの駆動を
可能としている。

【００２０】

【発明が解決しようとする課題】しかしながら、このよ
うな図３０に示すような装置においても、ヘッドを駆動
するのに必要な駆動情報として少なくともシリアルデー
タ（ＳＤ）、データ転送イネーブル（ＤＳＥＮ）、シス
テムクロック（ＣＫ）、ラッチ信号（ＬＴ）の信号線は
必要である。

【００２１】また、図３０に示すような装置を複数個接
続して幅広ヘッドに対応させる場合、図３２に示すもの
では、単一のヘッド駆動装置で構成する場合に比して信
号線数の増加はないものの、各ヘッド駆動装置を同一の
タイミングで駆動させるため、ヘッド駆動装置間の印字
タイミング調整が不可能であることから、各ヘッド駆動
装置で駆動させるヘッドを主走査方向や副走査方向にず
らして構成する場合などに、印字ずれがないように各ヘ
ッド駆動装置で駆動するヘッドの印字タイミングを調整
することができず、すなわちヘッド駆動装置間の段差ず
れ等を解消できず良好な印字を行うことができないとい
う問題がある。

【００２２】また、図３３に示すものでは、各ヘッド駆
動装置を独立のタイミングで駆動させるので、上述した
印字タイミングの調整は可能であるが、その分だけ信号
線数が増加してしまうという問題がある。特に、接続す
るヘッド駆動装置が多くなればなるほどヘッドを駆動す
るのに必要な信号線数が増加し、ケーブルやコネクタの
ピン数が膨大なものとなってしまう。このように、ヘッ
ドを駆動するのに必要な信号線数が多いほど、ケーブル
やコネクタのピン数が多くなるが、このことはノイズを
増加させ、接触の確実性等の信頼性も低下させる。さら
にコストも増加するため好ましくない。

【００２３】そこで、本発明は、少ない信号線数でヘッ
ドを駆動しつつ被駆動媒体の駆動タイミングも調整で
き、しかも信号線数を抑えつつ多数接続できる駆動制御
方法及び駆動制御装置を提供しようとするものである。

【００２４】

【課題を解決するための手段】請求項１の本発明は、負
荷や駆動素子など駆動制御データに基づいて駆動する被
駆動媒体を駆動する駆動制御方法において、単数ビット
又は複数ビットで構成したスタートビットとそれに続く
駆動制御データとを有するシリアルデータが入力される
と、そのスタートビットと駆動制御データとを判別し、
スタートビットを検出して得られたタイミングにより駆
動制御データの転送制御を行い、駆動制御データに基づ
く被駆動媒体に与える駆動信号を生成することを特徴と
する駆動制御方法である。

【００２５】請求項２の本発明は、スタートビットは、
複数ビットで構成し、このスタートビットに駆動制御デ
ータの転送制御や駆動信号の生成タイミングである起動
情報のみならず、被駆動媒体に与える駆動信号の生成に
必要な情報を含め、その情報に基づいて駆動信号を生成
することを特徴とする請求項１記載の駆動制御方法であ
る。

【００２６】請求項３の本発明は、被駆動媒体として印
字ヘッドの駆動素子を駆動することを特徴とする請求項
１又は請求項２記載の駆動制御方法である。

【００２７】請求項４の本発明は、シリアルデータは、
複数ビットのスタートビットとその後に続く駆動制御デ
ータと固定レベルである定常状態により構成したことを
特徴とする請求項１又は請求項２記載の駆動制御方法で
ある。

【００２８】請求項５の本発明は、シリアルデータは、
最初のスタートビットと定常状態とを逆のレベルにした
ことを特徴とする請求項４記載の駆動制御方法である。

【００２９】請求項６の本発明は、シリアルデータのス
タートビットは、データ転送起動情報を含み、このデー
タ転送起動情報に基づいてシリアルデータのうちの駆動
制御データをデータ入力手段に転送制御することを特徴
とする請求項２記載の駆動制御方法である。

【００３０】請求項７の本発明は、シリアルデータのス
タートビットは、データ転送数情報を含み、このデータ
転送数情報による転送数の分だけシリアルデータのうち
の駆動制御データをデータ入力手段に転送する転送制御
を行う特徴とする請求項２記載の駆動制御方法である。

【００３１】請求項８の本発明は、シリアルデータのス
タートビットは、データラッチ情報を含み、このデータ
ラッチ情報に基づいてデータ入力手段に転送された駆動
制御データをラッチ回路でラッチし、そのラッチ回路か
らのデータに基づいて駆動制御データに基づく被駆動媒
体に与える駆動信号を生成することを特徴とする請求項
２記載の駆動制御方法である。

【００３２】請求項９の本発明は、シリアルデータのス
タートビットは、駆動制御起動情報を含み、この駆動制
御起動情報に基づいて被駆動媒体を駆動制御するための
制御信号を生成することを特徴とする請求項２記載の駆
動制御方法である。

【００３３】請求項１０の本発明は、シリアルデータの
スタートビットは、装置リセット情報を含み、この装置
リセット情報に基づいて装置リセットを行うことを特徴
とする請求項２記載の駆動制御方法である。

【００３４】請求項１１の本発明は、被駆動媒体を起動
させようとするタイミングで入力されたシリアルデータ
によって被駆動媒体を駆動制御することを特徴とする請
求項９記載の駆動制御方法である。

【００３５】請求項１２の本発明は、スタートビットと
データとを有するシリアルデータが入力されると、スタ
ートビットと駆動制御データとを判別し、スタートビッ
トを検出して得られたタイミングに基づいて被駆動媒体
に与える駆動信号を生成する駆動制御装置を複数接続し
た場合に、各駆動制御装置を駆動させようとするタイミ
ングで各駆動制御装置に入力されたシリアルデータに基
づいて各駆動制御装置における対応する被駆動媒体の相
互間のタイミング制御を含む被駆動媒体の駆動制御を行
うことを特徴とする駆動制御方法である。

【００３６】請求項１３の本発明は、負荷や駆動素子な
ど駆動制御データに基づいて駆動する被駆動媒体を駆動
する駆動制御装置において、単数ビット又は複数ビット
で構成したスタートビットと駆動制御データとを有する
シリアルデータが入力されると、そのスタートビットと
駆動制御データとを判別し、スタートビットを検出して
得られたタイミングに基づいて制御信号を生成するスタ
ートビット検出手段と、シリアルデータのうちの駆動制
御データを格納する記憶手段と、スタートビット検出手
段からの制御信号に基づいてシリアルデータのうちの駆
動制御データを記憶手段に転送し、この記憶手段からの
駆動制御データとスタートビット検出手段からの制御信
号に基づいて被駆動媒体に与える駆動信号を生成する駆
動手段とを設けたことを特徴とする駆動制御装置であ
る。

【００３７】請求項１４の本発明は、記憶手段からの駆
動制御データを制御信号に基づいてラッチするラッチ手
段とを設け、スタートビット検出手段は、スタートビッ
トを検出すると、検出して得られたタイミングに基づい
て制御信号を生成して記憶手段からの駆動制御データを
ラッチ手段でラッチさせることを特徴とする請求項１３
記載の駆動制御装置である。

【００３８】請求項１５の本発明は、スタートビット検
出手段は、スタートビット検知端子とデータ入力端子と
を有し、それぞれの端子からシリアルデータを入力し、
スタートビット検知端子から入力されたシリアルデータ
のスタートビットを検出すると、そのシリアルデータの
うちの駆動制御データをデータ入力端子を介して記憶手
段に転送している間は、スタートビット検知端子から入
力するシリアルデータのスタートビット検知をディゼー
ブルすることによりスタートビットと駆動制御データの
判別を行うことを特徴とする請求項１３記載の駆動制御
装置である。

【００３９】請求項１６の本発明は、スタートビット検
出手段は、データ転送数情報を含むスタートビットを設
けたシリアルデータを入力し、シリアルデータのうちの
スタートビットを検出すると、データ転送数情報による
転送数を転送する間だけ、記憶手段への駆動制御データ
の転送を可能とするデータ転送イネーブル信号を生成す
ることを特徴とすることを特徴とする請求項１３記載の
駆動制御装置である。

【００４０】請求項１７の本発明は、負荷や駆動素子な
ど駆動制御データに基づいて駆動する被駆動媒体を駆動
する駆動制御装置において、被駆動媒体の駆動制御に必
要な設定を行う設定モードと被駆動媒体の駆動制御を行
う駆動制御モードとを判断するモード判断手段と、単数
ビット又は複数ビットで構成したスタートビットとデー
タとを有するシリアルデータが入力されると、スタート
ビットとデータとを判別し、スタートビットを検出して
得られたタイミングに基づいて制御信号を生成するスタ
ートビット検出手段と、モード判断手段が設定モードを
判断している場合は、スタートビットと設定データとを
有するシリアルデータを入力し、スタートビット検出手
段からの制御信号によりシリアルデータのうちの設定デ
ータに基づいて設定を行う設定手段と、モード判断手段
が駆動制御モードを判断している場合は、スタートビッ
トと駆動制御データとを有するシリアルデータを入力
し、スタートビット検出手段からの制御信号により設定
モードでの設定に応じてシリアルデータのうちの駆動制
御データに基づく駆動信号の生成を行う駆動手段とを設
けたことを特徴とする駆動制御装置である。

【００４１】請求項１８の本発明は、前記シリアルデー
タのうちの駆動制御データを格納する記憶手段を設け、
設定手段は、スタートビットとデータ転送数情報を含ん
だ設定データとを有するシリアルデータを入力し、前記
スタートビット検出からの制御信号によりシリアルデー
タのうちのデータ転送数情報に基づいて前記スタートビ
ット検出手段にデータ転送数を設定し、スタートビット
検出手段は、スタートビットを有するシリアルデータを
入力し、シリアルデータのうちのスタートビットを検出
すると、前記データ転送数情報による転送数を転送する
間だけ、前記記憶手段への駆動制御データの転送を可能
とするデータ転送イネーブル信号を生成することを特徴
とすることを特徴とする請求項１７記載の駆動制御装置
である。

【００４２】請求項１９の本発明は、モード判断手段
は、外部からのリセット信号を入力することにより設定
モードになったと判断し、設定手段が被駆動媒体の駆動
制御に必要な設定を終了したことを検出することにより
駆動制御モードになったと判断することを特徴とする請
求項１７記載の駆動制御装置である。

【００４３】請求項２０の本発明は、モード判断手段
は、設定データが予め決められた所定データ数だけ設定
手段に転送されたことにより、設定手段が被駆動媒体の
駆動制御に必要な設定を終了したことを検出し、これに
よって駆動制御モードになったと判断することを特徴と
する請求項１９記載の駆動制御装置である。

【００４４】請求項２１の本発明は、スタートビット検
出手段は、設定データ転送数情報を含むスタートビット
とデータを有するシリアルデータが入力されると、この
シリアルデータのうちのスタートビットを検出して得ら
れた設定データ転送数情報を設定手段へ転送し、モード
判断手段は、設定データ転送数情報に基づく転送データ
数分の設定データが設定手段に転送されたことにより、
設定手段が被駆動媒体の駆動制御に必要な設定を終了し
たことを検出し、これによって駆動制御モードになった
と判断することを特徴とする請求項１９記載の駆動制御
装置である。

【００４５】請求項２２の本発明は、設定手段は、被駆
動媒体の駆動制御に必要な設定が終了すると、設定終了
信号を出力し、モード判断手段は、設定手段からの設定
終了信号を検出することにより、駆動制御モードになっ
たと判断することを特徴とする請求項１９ないし請求項
２１に記載の駆動制御装置である。

【００４６】請求項２３の本発明は、スタートビット検
出手段は、モード情報を含むスタートビットとデータと
を有するシリアルデータが入力されると、このシリアル
データのうちのスタートビットを検出して得られたモー
ド情報に基づいて外部からのリセット信号と同様の機能
を有する内部リセット信号を出力し、モード判断手段
は、スタートビット検出手段からの内部リセット信号を
入力することにより設定モードになったと判断すること
を特徴とする請求項１９記載の駆動制御装置である。

【００４７】請求項２４の本発明は、前記スタートビッ
ト検出手段は、モード情報を含んだスタートビットを有
するシリアルデータを入力し、そのスタートビットを検
出して得られたモード情報に基づいて、前記モード判断
手段は駆動制御モードか設定モードかを判断することを
特徴とする請求項１７記載の駆動制御装置である。

【００４８】請求項２５の本発明は、設定手段は、設定
モードにおける被駆動媒体の駆動制御に必要な設定を正
常に終了したか否かを判定する正常終了判定手段を設け
たことを特徴とする請求項１７記載の駆動制御装置であ
る。

【００４９】請求項２６の本発明は、正常終了判定手段
は、設定が正常に終了したか否かを、設定データの演算
結果に基づいて判定することを特徴とする請求項２５記
載の駆動制御装置である。

【００５０】請求項２７の本発明は、シリアルデータ
は、設定データの和との理論和が所定値となるようなチ
ェックデータを含み、正常終了判定手段は、設定モード
においてシリアルデータのうちの設定データの和を算出
し、設定データに基づく設定が終了すると、設定データ
の和とシリアルデータのうちのチェックデータとの論理
和が所定値となったときのみに設定が正常に終了したと
判定することを特徴とする請求項２６記載の駆動制御装
置である。

【００５１】請求項２８の本発明は、正常終了判定手段
は、設定データの和とシリアルデータのうちのチェック
データとの論理和における下位の数ビットが所定値とな
ったときのみに設定が正常に終了したと判定することを
特徴とする請求項２７記載の駆動制御装置である。

【００５２】請求項２９の本発明は、モード判断手段
は、正常終了判定手段において設定が正常に終了したこ
とを判定した場合は駆動制御モードになったと判断し、
正常終了判定手段において設定が正常に終了したことを
判定しない場合はまだ設定モードのままであると判断す
ることを特徴とする請求項２５ないし請求項２８記載の
駆動制御装置である。

【００５３】請求項３０の本発明は、設定手段は、正常
終了判定手段が設定の正常に終了したことを判定したと
きのみに設定終了信号を出力し、モード判断手段は、設
定手段からの設定終了信号を検出することにより、駆動
制御モードになったと判断することを特徴とする請求項
２５ないし請求項２９に記載の駆動制御装置である。

【００５４】請求項３１の本発明は、設定手段には、設
定モードにおいて設定データを入力する設定データバッ
ファを設け、駆動手段には、駆動制御モードにおいて駆
動制御データを入力する駆動制御データバッファを設け
たことを特徴とする請求項１７記載の駆動制御装置であ
る。

【００５５】請求項３２の本発明は、設定手段は、設定
モードにおいて設定データバッファに、そのビット幅分
の設定データが入力されるごとに、入力されたビット幅
分の設定データについての設定を行うことを特徴とする
請求項３１記載の駆動制御装置である。

【００５６】請求項３３の本発明は、駆動制御データバ
ッファは、被駆動媒体を駆動する駆動条件に応じて組替
え可能に構成し、設定手段は、モード判断手段が設定モ
ードを判断している場合に入力するシリアルデータの設
定データに含まれる駆動制御データの転送長情報に基づ
いて、駆動制御データの転送長を設定し、駆動制御手段
は、設定手段に設定された駆動制御データの転送長情報
に基づいて、駆動制御データバッファに対する駆動制御
データの転送を行うことを特徴とする請求項３１記載の
駆動制御装置である。

【００５７】請求項３４の本発明は、駆動制御データバ
ッファは、被駆動媒体を駆動する駆動条件に応じて組替
え可能に構成し、駆動手段は、モード判断手段が駆動制
御モードを判断している場合に入力するシリアルデータ
のスタートビットに含まれる駆動制御データの転送長情
報に基づいて、駆動制御データバッファに対する駆動制
御データの転送を行うことを特徴とする請求項３１記載
の駆動制御装置である。

【００５８】請求項３５の本発明は、外部へ設定データ
又は駆動制御データを転送するデータ出力端子と、モー
ド判断手段が設定モードを判断している場合は、設定デ
ータバッファからのデータをデータ出力端子を介して外
部へ転送し、モード判断手段が駆動制御モードを判断し
ている場合は、駆動制御データバッファからのデータを
データ出力端子を介して外部へ転送する転送データ選択
手段とを設けたことを特徴とする請求項３１記載の駆動
制御装置である。

【００５９】請求項３６の本発明は、請求項１３又は請
求項１７記載の駆動制御装置を複数カスケード接続して
構成した駆動制御装置であって、各駆動制御装置は、シ
リアルデータを入力するスタートビット検知端子をデー
タ入力端子及びデータ出力端子と別個に設け、第１段の
駆動制御装置は、外部からのシリアルデータを転送する
データ線に対して、スタートビット検知端子とデータ入
力端子とを共通に接続し、第２段以降の駆動制御装置
は、外部からのシリアルデータを転送するデータ線に対
して、各駆動制御装置のスタートビット検知端子はパラ
レルに接続し、データ入力端子は前段の駆動制御装置の
データ出力端子に接続することによりシリーズにカスケ
ード接続したことを特徴とする駆動制御装置である。

【００６０】請求項３７の本発明は、請求項３５記載の
駆動制御装置を複数カスケード接続して構成した駆動制
御装置であって、各駆動制御装置は、シリアルデータを
入力するスタートビット検知端子とデータ入力端子とを
別個に設け、第１段の駆動制御装置は、外部からのシリ
アルデータを転送するデータ線に対して、スタートビッ
ト検知端子とデータ入力端子とを共通に接続し、第２段
以降の駆動制御装置は、外部からのシリアルデータを転
送するデータ線に対して、各駆動制御装置のスタートビ
ット検知端子はパラレルに接続し、データ入力端子は前
段の駆動制御装置のデータ出力端子に接続することによ
りシリーズにカスケード接続したことを特徴とする駆動
制御装置装置である。

【００６１】請求項３８の本発明は、各駆動制御装置の
設定手段は、モード判断手段が設定モードを判断してい
る場合に入力するシリアルデータの設定データに含まれ
る駆動制御データの転送長情報に基づいて、駆動制御デ
ータの転送長を設定し、各駆動制御装置の駆動制御手段
は、設定手段に設定された駆動制御データの転送長情報
に基づいて、駆動制御データバッファに対する駆動制御
データの転送を行うことを特徴とする請求項３７記載の
駆動制御装置である。

【００６２】請求項３９の本発明は、各駆動制御装置の
設定手段は、入力するシリアルデータのスタートビット
に含まれる駆動制御データの転送長情報に基づいて、駆
動制御データバッファに対する駆動制御データの転送を
行うことを特徴とする請求項３７記載の駆動制御装置で
ある。

【００６３】請求項４０の本発明は、各駆動制御装置の
設定手段は、モード判断手段が設定モードを判断してい
る場合に入力するシリアルデータの設定データに含まれ
る設定データの転送数情報に基づいて、設定データの転
送数を設定し、この転送数の分だけシリアルデータのう
ちの駆動制御データをデータ入力手段に転送する転送制
御を行うことを特徴とする請求項３７記載の駆動制御装
置である。

【００６４】請求項４１の本発明は、各駆動制御装置の
設定データバッファのカスケード接続の状態に合わせた
形式と容量で構成した設定データを含むシリアルデータ
をデータ線から入力することを特徴とする請求項３７記
載の駆動制御装置である。

【００６５】請求項４２の本発明は、設定データは、各
駆動制御装置の設定データバッファのビット幅とカスケ
ード数の積を単位として各駆動制御装置の設定データバ
ッファに転送するようにし、各駆動制御装置は、上記転
送単位で設定データバッファの設定データを設定するこ
とを特徴とする請求項４１記載の駆動制御装置である。

【００６６】

【発明の実施の形態】以下、本発明をインクジェットプ
リンタのヘッド駆動装置に適用した場合の第１の実施の
形態を図１ないし図８を参照して説明する。本実施の形
態に係るヘッド駆動装置は、ｎ個のインクジェットヘッ
ドの各インク室を配置したインクジェットヘッドを階調
駆動するものであって、設定モードと駆動制御モードと
しての印字モードを有し、設定モードにて制御部の設定
を行い、印字モードにて印字動作を行うものである。

【００６７】図１は、本実施の形態に係るヘッド駆動装
置の構成を示す回路図である。このヘッド駆動装置は、
データ転送、ラッチ、通電制御等を行うための制御信号
を生成する共通制御部（ＣＣ）２１、共通制御部（Ｃ
Ｃ）２１で生成された制御信号に基づいてインクジェッ
トヘッド（図示しない）を駆動する階調ヘッド駆動信号
を生成し、出力ピンＤＯn （n ＝1 〜162 ）から出力す
る駆動手段としてのヘッド制御部（ＮＣ）２２、カスケ
ード接続する場合に必要となる転送データ選択手段セレ
クタとしての（ＭＵＸ）２３を備える。

【００６８】上記共通制御部（ＣＣ）２１は、印字モー
ド時にヘッド駆動部（ＮＣ）２２に対して各種制御信号
を出力してヘッド駆動部（ＮＣ）２２の駆動制御を行う
ものである。この共通制御部（ＣＣ）２１は、後述する
設定データを入力する設定データバッファ（ＣＮＦＢＵ
Ｆ）を備え、設定モード時には設定データバッファ（Ｃ
ＮＦＢＵＦ）を介し、後述する内部設定レジスタ（図示
しない）に対して設定が行われることにより機能する。
また、印字動作の制御のみならず、印字データ転送、ラ
ッチといったヘッド駆動部（ＮＣ）２２に設けられた印
字データ入力用の駆動制御データバッファとしての印字
データバッファ（ＰＲＴＢＵＦ）に対する制御も行う。
なお、この印字データバッファ（ＰＲＴＢＵＦ）は、デ
ータ入力手段でもある。また、これらの設定データバッ
ファ（ＣＮＦＢＵＦ）、印字データバッファ（ＰＲＴＢ
ＵＦ）の出力は、セレクタ（ＭＵＸ）２３によって切換
えられて出力される。

【００６９】従って、本実施の形態に係るヘッド駆動装
置を複数カスケード接続した場合に、設定モード、印字
モードの各モード時において各バッファのカスケード接
続が可能となる。これにより、設定データと印字データ
とを転送する信号線数を少なくすることができる。な
お、このセレクタ（ＭＵＸ）２３は、ヘッド駆動装置を
複数接続する場合にのみ必要となり、ヘッド駆動装置を
単体で使用する場合は不要となる。

【００７０】本実施の形態に係るヘッド駆動装置は、外
部からの入力としてシリアルデータ（ＳＤ）、システム
クロック（ＣＫ）、システムリセット（ＲＳＴ）の３
本、外部への出力としてデータ出力端子としてのシリア
ルデータ出力（ＳＤＯ）、設定終了信号（ＣＦＤＮ）の
２本と階調ヘッド駆動信号出力（ＤＯn ）のｎ本から構
成される。ここで、シリアルデータ（ＳＤ）は、スター
トビット検知端子（ＣＤＩ）、データ入力端子（ＳＤ
Ｉ）の双方へ供給されるようになっている。なお、上記
設定終了信号（ＣＦＤＮ）は、設定モード、印字モード
の各モード状態を監視するための信号である。

【００７１】次に、上記共通制御部（ＣＣ）２１の回路
構成を図２を参照して説明する。上記共通制御部（Ｃ
Ｃ）２１は、後述するシリアルデータ（ＳＤ）の起動情
報としてのスタートビットを検出してラッチ、データ転
送、通電を制御するスタートビット検出手段、モード判
断手段としてのスタートビット処理器（ＳＴＣ）２４、
データ転送イネーブルを生成する印字データ転送制御器
（ＤＴＣ）２５、上記ヘッド駆動部（ＮＣ）２２を制御
するヘッド駆動制御器（ＰＲＣ）２７、上記設定データ
バッファ（ＣＮＦＢＵＦ）を介して所定の設定を行う設
定制御器（ＣＦＣ）２６を備える。この共通制御部（Ｃ
Ｃ）２１からの出力に従い、ヘッド駆動部（ＮＣ）２２
が動作することとなる。

【００７２】上記印字データ転送制御器（ＤＴＣ）２５
及びヘッド駆動制御器（ＰＲＣ）２７には、設定モード
時に設定データバッファ（ＣＮＦＢＵＦ）を介して設定
が行われる内部設定レジスタ（図示しない）が設けられ
ている。これらの内部レジスタは、設定データバッファ
（ＣＮＦＢＵＦ）と同じビット幅で構成されている。な
お、図示はしないが、図２に示す上記スタートビット処
理器（ＳＴＣ）２４、印字データ転送制御器（ＤＴＣ）
２５、設定制御器（ＣＦＣ）２６、ヘッド駆動制御器
（ＰＲＣ）２７には、システムクロック（ＣＫ）、シス
テムリセット（ＲＳＴ）、後述するポートリセット（Ｐ
ＲＳＴ）が供給される。そして、これらはシステムクロ
ック（ＣＫ）に基づいて動作し、システムリセット（Ｒ
ＳＴ）又はポートリセット（ＰＲＳＴ）によってリセッ
トされる。後述する図９に示すものも同様である。

【００７３】次に、ヘッド駆動装置に投入されるシリア
ルデータ（ＳＤ）の構成を図３を参照して説明する。図
３は、シリアルデータ（ＳＤ）のフォーマットを示す。
このシリアルデータ（ＳＤ）は、起動情報としてのスタ
ートビットとデータとＬレベルの定常状態（固定レベ
ル）の箇所から構成されている。このように定常状態が
Ｌレベルに固定されているので、定常状態とスタートビ
ットとの誤認を防止できる。

【００７４】このシリアルデータ（ＳＤ）は、クロック
信号（ＣＫ）に同期してヘッド駆動装置へ投入される。
ここでは、スタートビットはＨレベル及びＬレベルの２
ビットで構成した場合の例を示す。なお、スタートビッ
トはＨレベルのみの単独1ビットで構成してもよい。ま
た、シリアルデータ（ＳＤ）におけるデータが無い定常
状態がＨレベル（固定レベル）の場合には、スタートビ
ットをＬレベルの単独１ビット、又はＬレベルで始まる
複数ビットで構成してもよい。上記シリアルデータ（Ｓ
Ｄ）のスタートビットの後に続くデータは、設定モード
においては設定データとし、印字モードでは駆動制御デ
ータとしての印字データとする。上記設定データは印字
データの転送長（駆動制御データの転送長情報）などを
設定するものである。

【００７５】次に、上記共通制御部（ＣＣ）２１の印字
モード時における動作タイミングを図４を参照して説明
する。なお、実際には、設定モードが先に行われること
となるが設定モードの説明は後述するため、ここでは共
通制御部（ＣＣ）２１にヘッド駆動部（ＮＣ）２２の駆
動制御のための設定が既にされているものとして印字モ
ード時の説明を先に行う。

【００７６】印字モード時において、スタートビットと
印字データを含む印字モード時シリアルデータ（ＳＤ）
が投入されると、この印字モード時シリアルデータ（Ｓ
Ｄ）はスタートビット検知端子（ＣＤＩ）を介して共通
制御部（ＣＣ）２１に入力されるとともに、データ入力
端子（ＳＤＩ）を介してヘッド駆動部（ＮＣ）２２に入
力される。

【００７７】そして、印字モード時シリアルデータ（Ｓ
Ｄ）のうち、スタートビットは共通制御部（ＣＣ）２１
のスタートビット処理器（ＳＴＣ）２４に入力され、検
知される。また、このスタートビットに続く印字データ
は、印字データ入力端子（ＳＤＩ）からヘッド駆動部
（ＮＣ）２２へ転送される。このように１本のシリアル
データ（ＳＤ）に時分割されたスタートビット及びデー
タの各情報は、２本の端子によりスタートビットとデー
タとに分離される。

【００７８】上記スタートビット処理器（ＳＴＣ）２４
において、印字モード時シリアルデータ（ＳＤ）のうち
のスタートビットが検知されると、印字データ転送スタ
ート（ＤＴＣＧＯ）、印字データラッチ信号（ＤＴＬ
Ｔ）、印字スタート信号（ＰＲＣＧＯ）の各制御信号が
同時に生成される。このとき、上記スタートビットは、
データ入力端子（ＳＤＩ）にも供給されるが、この時点
では印字データ転送制御部（ＤＴＣ）２５において印字
データ転送イネーブル（ＤＳＥＮ）が発生していないた
め、スタートビットがデータ入力端子（ＳＤＩ）からヘ
ッド駆動部（ＮＣ）２２へ転送されることはない。

【００７９】このように、スタートビットが検知される
と、データ転送起動のための印字データ転送スタート
（ＤＴＣＧＯ）、データラッチのための印字データラッ
チ信号（ＤＴＬＴ）、駆動制御起動のための印字スター
ト信号（ＰＲＣＧＯ）の各制御信号が同時に生成され、
それぞれの処理が開始されるので、このスタートビット
は、装置を起動する起動情報として、データ転送起動情
報、データラッチ情報、駆動制御起動情報を兼ねてい
る。

【００８０】上記スタートビット処理器（ＳＴＣ）２４
からの印字データ転送スタート（ＤＴＣＧＯ）が印字デ
ータ転送制御部（ＤＴＣ）２５へ供給されると、印字デ
ータ転送制御部（ＤＴＣ）２５が起動して印字データ転
送イネーブル（ＤＳＥＮ）を生成し、ヘッド駆動部（Ｎ
Ｃ）２２に出力する。

【００８１】この印字データ転送イネーブル（ＤＳＥ
Ｎ）がＨレベルのときにシリアルデータ（ＳＤ）上の情
報を印字データと認識することとなる。ここで認識され
た印字データは、ヘッド駆動部（ＮＣ）２２の印字デー
タ入力端子（ＳＤＩ）から印字データバッファ（ＰＲＴ
ＢＵＦ）へ転送される。

【００８２】上記印字データ転送制御器（ＤＴＣ）２５
では、後述する設定モード時にヘッド駆動部（ＮＣ）２
２の印字データバッファ（ＰＲＴＢＵＦ）における後述
するシフトレジスタ３１の段数が設定されるため、印字
データの転送数が設定値（印字データの転送長）に到達
すると印字データ転送イネーブル（ＤＳＥＮ）をＬレベ
ルとし、印字データのシフトレジスタ３１への転送を停
止する。

【００８３】このように、設定モード時に共通制御部
（ＣＣ）における印字データ転送制御器（ＤＴＣ）２５
に印字データの転送長（駆動制御データの転送長情報）
を設定するため、印字データバッファ（ＰＲＴＢＵＦ）
を組替えた場合にも柔軟に対応でき、印字データの転送
が可能となる。また、従来は、データを投入する際、外
部から転送イネーブルを同時に投入する必要があった
が、本実施の形態ではこれを不要とすることができ、シ
リアルデータ（ＳＤ）のみでデータの転送を行うことが
できる。

【００８４】なお、後述する設定モード時には、設定デ
ータを含む設定モード時シリアルデータ（ＳＤ）が投入
されるが、この場合は例えば設定容量を所定値とし、共
通制御部（ＣＣ）２１における設定制御器（ＣＦＣ）２
６のハードウエアの動作を設定データの容量に合わせて
おくことにより、外部から転送イネーブルを同時に投入
することなく、データの転送を行うことができる。

【００８５】また、上記印字データ転送イネーブル（Ｄ
ＳＥＮ）は、スタートビット処理器（ＳＴＣ）２４にフ
ィードバックされており、これを利用して印字データ転
送中にスタートビット検知端子（ＣＤＩ）から入力され
るスタートビットの検知を無効とすることで印字データ
とスタートビットを判別するとともに、スタートビット
と印字データの誤認を防止している。

【００８６】上記印字データ転送イネーブル（ＤＳＥ
Ｎ）がＨレベルの間は、印字モード時シリアルデータ
（ＳＤ）のうちの印字データがヘッド駆動部（ＮＣ）２
２における印字データバッファ（ＰＲＴＢＵＦ）へ転送
され、上記スタートビット処理器（ＳＴＣ）２４で生成
された印字データラッチ信号（ＤＴＬＴ）によりラッチ
される。

【００８７】また、これと同時に上記スタートビット処
理器（ＳＴＣ）２４で生成された印字スタート（ＰＲＣ
ＧＯ）がヘッド駆動制御器（ＰＲＣ）２７に供給される
と、ヘッド駆動制御器（ＰＲＣ）２７が起動する。する
と、ヘッド駆動制御器（ＰＲＣ）２７は、ヘッド駆動部
（ＮＣ）２２に対し、コモン階調イネーブル（ＥＣ）、
階調通電信号の幅を作る基準となるバイナリドロップ信
号（ＣＴＱ）、インク室をグループ分けして分割駆動す
る場合にその振分けを行うための分割印字信号（ＤＩ
Ｖ）の各制御信号を出力する。これにより、後述のよう
にヘッド駆動部（ＮＣ）２２が駆動制御され、印字が行
われる。

【００８８】このように、スタートビットの投入タイミ
ング、すなわち印字モード時シリアルデータ（ＳＤ）の
投入タイミングを調整することにより、印字スタート
（ＰＲＣＧＯ）のタイミングを変えることができる。従
って、シリアルデータの投入タイミングのみで印字用紙
上の印字位置を調整できる。

【００８９】次に、上記ヘッド駆動部（ＮＣ）２２の回
路構成を図５を参照して説明する。上記ヘッド駆動部
（ＮＣ）２２は、バイナリデータの単位をＰＩＸＥＬと
した場合、"バイナリデータｘＰＩＸＥＬ"数に対応した
容量を有するバイナリ構成の記憶手段としてのシフトレ
ジスタ３１とラッチ回路３２とを備える。これらシフト
レジスタ３１とラッチ手段としてのラッチ回路３２は上
述した印字データバッファ（ＰＲＴＢＵＦ）を構成す
る。

【００９０】また、上記ヘッド駆動部（ＮＣ）２２は、
１６２個のインクジェットヘッドの各インク室を配置し
たインクジェットヘッド（図示しない）を駆動する駆動
波形を出力する出力ピンＤＯn 、バイナリドロップ信号
（ＣＴＱ）をバイナリ印字データと比較して、ＰＩＸＥ
Ｌ毎に各々のバイナリデータに応じた出力（ＢＰＮＣ
Ｐ）を生成するコンパレータ３３、このコンパレータ３
３からの出力（ＢＰＮＣＰ）をコモン階調イネーブル
（ＥＣ）と論理和演算して階調通電信号（ＢＰＮＥ）を
出力するＡＮＤゲート３４、分割印字信号（ＤＩＶ）に
基づいて分割駆動する場合に駆動するグループのインク
室を選択する駆動インク室セレクタ３５、駆動インク室
セレクタ３５からの出力を増幅して対応する出力ピンＤ
Ｏn から駆動波形を出力する増幅器３６から構成され
る。

【００９１】次に、上記ヘッド駆動部（ＮＣ）２２の印
字モード時における動作タイミングを図６を参照して説
明する。なお、ここでは上記共通制御部（ＣＣ）２１を
説明した場合と同様に、後述の設定モードによって既に
所定の設定がされて機能定義がされているものとして、
スタートビットを含む印字モード時シリアルデータ（Ｓ
Ｄ）が入力されることにより印字制御を行う場合につい
て説明する。

【００９２】このヘッド駆動部（ＮＣ）２２は、上記共
通制御部（ＣＣ）２１におけるスタートビット処理器
（ＳＴＣ）２４からの印字データ転送イネーブル（ＤＳ
ＥＮ）がＨレベルのときに、印字データ入力端子（ＳＤ
Ｉ）から供給されたシリアルデータ（ＳＤ）のうちの印
字データをデータバッファ（ＰＲＴＢＵＦ）のシフトレ
ジスタ３１に格納する。

【００９３】そして、上記共通制御部（ＣＣ）２１にお
けるヘッド駆動制御器（ＰＲＣ）２７からの印字データ
ラッチ信号（ＤＴＬＴ）によりシフトレジスタ３１に格
納されたデータがラッチ回路３２にてラッチされる。こ
のラッチ回路３２にラッチされたデータ（ＢＰＮＤＴ
Ａ）は、上記ヘッド駆動制御器（ＰＲＣ）２７からのバ
イナリドロップ信号（ＣＴＱ）とともにコンパレータ３
３に入力されて比較される。この比較結果は、ＰＩＸＥ
Ｌ毎に各々のバイナリデータに応じたコンパレータ出力
（ＢＰＮＣＰ）となる。

【００９４】このコンパレータ出力（ＢＰＮＣＰ）は、
ＡＮＤゲート３４にてコモン階調イネーブル（ＥＣ）と
論理和演算され、階調通電信号（ＢＰＮＥ）として出力
され、駆動インク室セレクタ３５に供給される。この駆
動インク室セレクタ３５は、上記ヘッド駆動制御器（Ｐ
ＲＣ）２７からの分割印字信号（ＤＩＶ）に基づいて２
分割駆動する場合に駆動するグループのインク室を選択
して該当インク室についての出力ピン（ＤＯn ）に対し
て増幅器３６を介して階調通電信号（ＢＰＮＥ）を出力
する。また、ヘッド駆動部（ＮＣ）２２は、動作イネー
ブル信号（ＥＮ）がＨレベルの状態で動作し、駆動制御
が行われる。なお、図７に図２に示す共通制御部（Ｃ
Ｃ）２１の印字動作タイミングを示す。

【００９５】次に、上記共通制御部（ＣＣ）２１の設定
モード時における動作タイミングを図８を参照して説明
する。本実施の形態におけるヘッド駆動装置は、印字動
作を行うのに先立って、設定モード時に共通制御部（Ｃ
Ｃ）２１に対して設定を行い機能定義を行う必要があ
る。

【００９６】この設定モード時に投入される設定モード
時シリアルデータ（ＳＤ）は、上述した印字モード時シ
リアルデータ（ＳＤ）と同様に、図３に示すスタートビ
ットとデータから構成される。従って、共通制御部（Ｃ
Ｃ）２１は、設定モードの場合においても、上述した印
字モードの場合と同様に設定モード時シリアルデータ
（ＳＤ）におけるスタートビットによって起動する。

【００９７】但し、設定モード時シリアルデータ（Ｓ
Ｄ）は、データの内容が設定データである点で、データ
の内容が印字データである印字モード時シリアルデータ
（ＳＤ）と異なる。この設定モード時シリアルデータ
（ＳＤ）の設定データとしては、共通制御部（ＣＣ）２
１における印字データ転送制御器（ＤＴＣ）２５及びヘ
ッド駆動制御器（ＰＲＣ）２７の内部設定レジスタに設
定するデータが搭載される。また、設定データのフォー
マットは、例えば"設定レジスタのビット幅×（上記印
字データ転送制御器（ＤＴＣ）２５、ヘッド駆動制御器
（ＰＲＣ）２７の設定レジスタ数）"で構成される。

【００９８】設定モードにおいて、スタートビットと設
定データを含む設定モード時シリアルデータ（ＳＤ）が
入力されると、この設定モード時シリアルデータ（Ｓ
Ｄ）はスタートビット検知端子（ＣＤＩ）を介して共通
制御部（ＣＣ）２１に入力されるとともに、データ入力
端子（ＳＤＩ）を介して設定データ入力端子（ＣＦＳＤ
Ｉ）に入力される。

【００９９】そして、設定モード時シリアルデータ（Ｓ
Ｄ）のうち、スタートビットは共通制御部（ＣＣ）２１
のスタートビット処理器（ＳＴＣ）２４に入力され、検
知される。スタートビット処理器（ＳＴＣ）２４におい
て、設定モード時シリアルデータ（ＳＤ）のうちのスタ
ートビットが検知されると、設定スタート信号（ＣＦＣ
ＧＯ）が生成される。

【０１００】この設定スタート信号（ＣＦＣＧＯ）が設
定制御器（ＣＦＣ）２６に供給されると、設定制御器
（ＣＦＣ）２６は起動する。すると、設定制御器（ＣＦ
Ｃ）２６は、設定データ転送イネーブル（ＣＦＤＳＥ
Ｎ）をＨレベルとし、設定データバッファ（ＣＮＦＢＵ
Ｆ）への転送と印字データ転送制御器（ＤＴＣ）２５、
ヘッド駆動制御器（ＰＲＣ）２７への設定を行う。この
設定データ転送イネーブル（ＣＦＤＳＥＮ）は、設定動
作終了とともに自動的にＬレベルとなり設定動作も停止
する。

【０１０１】また、上記設定データ転送イネーブル（Ｃ
ＦＤＳＥＮ）は、スタートビット処理器（ＳＴＣ）２４
にフィードバックされており、これを利用して設定デー
タ転送中にスタートビット検知端子（ＣＤＩ）から入力
されるスタートビットの検知を無効とすることで設定デ
ータとスタートビットを判別するとともに、スタートビ
ットと設定データの誤認を防止している。

【０１０２】また、設定制御器（ＣＦＣ）２６は、上記
設定データが転送されると同時に上記内部設定レジスタ
のアドレスを生成しながら設定データバッファ（ＣＮＦ
ＢＵＦ）のビット幅単位で上記設定データを入力し、こ
のバッファがフルになると設定データ（ＣＦＤ）として
ライト信号（ＤＴＣＷ）及び（ＰＲＣＷ）を出力しなが
らそのデータを印字データ転送制御器（ＤＴＣ）２５、
ヘッド駆動制御器（ＰＲＣ）２７へ設定し、これらの機
能定義付けをする。

【０１０３】このような動作によって設定を行い、"設
定レジスタのビット幅×（上記内部設定レジスタ数）"
の所定量の設定データが転送されると設定動作を終了す
る。

【０１０４】次に、上記設定モードと印字モードの切換
え方法について図８を参照して説明する。本実施の形態
では、切換え用の専用信号を用いない構成となってい
る。

【０１０５】すなわち、図８に示す共通制御部（ＣＣ）
２１における動作タイミングでは、設定モードへの切換
えはリセット信号（ＲＳＴ）が入力されることで行われ
るようになっている。このリセット信号（ＲＳＴ）が入
力されると、設定制御器（ＣＦＣ）２６は設定終了信号
（ＣＦＤＮ）をＬレベルに保持する。これは、リセット
後は必ず設定を行い機能定義をする必要があるためであ
る。つまり、リセット陣号（ＲＳＴ）を設定モードへの
切換え信号と兼用している。

【０１０６】そして、設定が終了すると自動的に印字モ
ードに切換えられるようになっている。例えば、予め決
められた所定量の設定データが転送され終わると設定制
御器（ＣＦＣ）２６が設定データ転送終了による設定終
了を認識し、設定終了信号（ＣＦＤＮ）をＨレベルにす
る。このようにしても、設定を行うべき設定レジスタの
数は決められているため、所定量のデータを固定的に転
送することのみでモードの切換えを行っても不都合は生
じないからである。

【０１０７】上記設定終了信号（ＣＦＤＮ）は、Ｌレベ
ルのときは設定モードになっていることを示し、Ｈレベ
ルのときは印字モードになっていることを示す。従っ
て、この設定終了信号（ＣＦＤＮ）は、装置内部で現在
のモードを認識するために使用されるとともに、装置外
部から現在のモードを監視するために使用される。

【０１０８】このように、本実施の形態においては、印
字動作を行うのに先立って、設定モード時に共通制御部
（ＣＣ）２１に対して設定を行う必要がある。このた
め、万が一、設定の対象となる印字データ転送制御器
（ＤＴＣ）２５やヘッド駆動制御器（ＰＲＣ）２７の内
部設定レジスタに誤った設定がなされると、その設定に
従って印字が行われてしまうため、印字の乱れ等が発生
する恐れがある。これを防止するため、本実施の形態で
は、次のような構成により設定の正常終了を確認するよ
うにしている。

【０１０９】設定モード時シリアルデータ（ＳＤ）は、
設定データの最後に例えばすべての設定データを加算し
た総和との和が下位にて"０"（限定値）となるような図
８に示すチェックデータ（ＣＨＫＤＴＡ）を付加してこ
れを設定データとする。

【０１１０】また、設定制御器（ＣＦＣ）２６はこの設
定データ（チェックデータ（ＣＨＫＤＴＡ）を含む）を
すべて加算する加算器とこの加算器による合計値と限定
値（下位にて"０"）とを比較し、これが等しい場合は設
定終了信号（ＣＦＤＮ）をＨレベルに変化させ、等しく
ない場合は設定終了信号（ＣＦＤＮ）をＬレベルのまま
保持する制御器とを備える正常終了判定手段としての正
常終了判定器２６ａを設ける。

【０１１１】そして、正常判定を行う場合の動作として
は、図８に示すように設定制御器（ＣＦＣ）２６は、設
定モード時に設定データバッファ（ＣＮＦＢＵＦ）から
各設定レジスタに設定データ（ＣＦＤ）を書込むタイミ
ング（書込信号（ＤＴＣＷ）、（ＰＳＣＷ）のタイミン
グ）で全ての設定データを加算していく。

【０１１２】これを繰返し、全ての設定データ（チェッ
クデータ（ＣＨＫＤＴＡ）を含む）の総和が下位にて"
０"となっていた場合、正常終了判定器２６ａは、設定
終了信号（ＣＦＤＮ）をＬレベルからＨレベルに変化さ
せる。これに対し、設定データの総和が下位にて"０"で
ない場合、設定終了信号（ＣＦＤＮ）をＬレベルに保持
する。よって、設定が正常に終了した場合には設定モー
ドから印字モードに切換えられるが、設定が正常が終了
しない場合は印字モードに切換えられることはない。

【０１１３】これにより、たとえ印字データ転送制御器
（ＤＴＣ）２５やヘッド駆動制御器（ＰＲＣ）２７の内
部設定レジスタに誤った設定がなされても、印字モード
に切換えられることがないので、その誤った設定に従っ
て印字が行われることを防止でき、印字の乱れ等を防止
できる。

【０１１４】なお、複数のヘッド駆動装置をカスケード
接続する場合には、この設定終了信号（ＣＦＤＮ）は、
複数のヘッド駆動装置間でワイヤードＯＲ接続される。
これにより、全てのヘッド駆動装置の設定が終了しない
限り、設定終了信号（ＣＦＤＮ）がＨレベルとならない
ため、複数のヘッド駆動装置の設定終了確認を最小の信
号線にて行うことができる。

【０１１５】また、チェックデータ（ＣＨＫＤＴＡ）
は、必ずしも設定データの最後の部分に載せる必要はな
く、また設定データ（チェックデータ（ＣＨＫＤＴＡ）
を含む）の総和は予め決められた所定値であれば必ずし
も"０"とする必要はない。

【０１１６】上述したように、設定モード時において
は、設定モード時シリアルデータ（ＳＤ）が共通制御部
（ＣＣ）２１の設定データ入力端子（ＣＦＳＤＩ）から
入力され、設定データバッファ（ＣＮＦＢＵＦ）に転送
され、設定データ出力端子（ＣＦＳＤＯ）より出力され
る。また、印字モード時においては、印字モード時シリ
アルデータ（ＳＤ）がヘッド駆動部（ＮＣ）２２の印字
データ入力端子（ＰＸＳＤＩ）から入力され、印字デー
タバッファ（ＰＲＴＢＵＦ）に転送され、印字データ出
力端子（ＰＸＳＤＯ）より出力される。

【０１１７】この設定データ出力端子（ＣＦＳＤＯ）と
印字データ出力端子（ＰＸＳＤＯ）は、それぞれセレク
タ（ＭＵＸ）２３の入力端子（Ｃ）、（Ｐ）へと接続さ
れ、その出力はヘッド駆動装置をカスケード接続する場
合に使用するシリアルデータ出力（ＳＤＯ）となる。

【０１１８】上記セレクタ（ＭＵＸ）２３のセレクト端
子（Ｓ）には、設定終了信号（ＣＦＤＮ）が入力されて
いる。そして、このセレクタ（ＭＵＸ）２３は、設定終
了信号（ＣＦＤＮ）がＬレベル（設定モード）のとき
は、セレクタ（ＭＵＸ）２３のシリアルデータ出力（Ｓ
ＤＯ）端子からは入力端子（Ｐ）から入力した上記設定
データ出力端子（ＣＦＳＤＯ）からの設定データを出力
し、また設定終了信号（ＣＦＤＮ）がＨレベル（印字モ
ード）のときは、セレクタ（ＭＵＸ）２３のシリアルデ
ータ出力端子（ＳＤＯ）からは入力端子（Ｐ）から入力
した上記印字データ出力端子（ＰＸＳＤＯ）からの印字
データを出力するようになっている。これにより、設定
モード、印字モードのどちらのモードでも各ヘッド駆動
装置の設定データバッファ（ＣＮＦＢＵＦ）、印字デー
タバッファ（ＰＲＴＢＵＦ）をカスケード接続できる。

【０１１９】このような本実施の形態であれば、装置を
起動するスタートビットとデータとを有するシリアルデ
ータ（ＳＤ）、クロック（ＣＫ）、リセット（ＲＳＴ）
の３本の信号線を入力することによって、データの転送
制御から装置内の設定や印字ヘッドにおける駆動素子の
駆動制御まで確実に行うことができる。

【０１２０】しかも、シリアルデータ（ＳＤ）のスター
トビットを検出して得られたタイミングによって装置を
起動するので、シリアルデータ（ＳＤ）の投入タイミン
グを調整することによって、印字タイミングを調整する
ことができる。また、設定モード時又は印字モード時に
おいて入力したシリアルデータ（ＳＤ）のうちのスター
トビットとデータとを判別するので、スタートビットと
データの誤認を防止することができる。

【０１２１】また、印字データによって印字ヘッドのイ
ンク室を駆動制御する印字モードのみならず、設定デー
タによって上記印字制御に必要な設定を行う設定モード
についても、スタートビットを含むシリアルデータを入
力することによってそのスタートビットを検出して得ら
れたタイミングで実行することができるので、設定を行
うための信号線を増やす必要がない。

【０１２２】さらに、設定モードを有することにより、
設定により装置の定義付けを柔軟に変えることができ
る。これにより装置のハードウエアの構成、例えばバッ
ファの組替え、装置をカスケード接続する場合のカスケ
ード数などに応じた駆動制御を行うことができる。ま
た、リセット信号により設定モードの処理が行われ、設
定が終了すると自動的に駆動制御モードに切換えられ、
被駆動媒体の駆動制御が行われるので、モード切換えの
ための信号線を不要とすることができる。

【０１２３】次に、本発明をインクジェットプリンタの
ヘッド駆動装置に適用した場合の第２の実施の形態を図
９ないし図１２を参照して説明する。本実施の形態は、
上記第１の実施の形態と比較すると、外部からのリセッ
ト信号（ＲＳＴ）を入力すると設定モードに切換える代
りに、シリアルデータのスタートビットを複数化（時分
割）し、そのスタートビットにモード情報を持たせるこ
とにより、このモード情報に基づいてモードを切換える
点、また設定モード時シリアルデータ（ＳＤ）のスター
トビットに設定データ転送数情報を持たせることで、転
送できる設定データを所定値に固定せずに設定を行う点
で異なる。

【０１２４】本実施の形態におけるシリアルデータ（Ｓ
Ｄ）は、図１１に示すようにスタートビットを１０ビッ
トとしている。そのスタートビットは、順に設定又は印
字を起動するための１ビットのスタートフラグ、モード
情報としての１ビットのポートリセット（ＰＲＳＴ）フ
ラグ、設定データ転送数情報としての８ビットのスター
トビットデータ（ＳＴＤ）からなる。

【０１２５】図９は、本実施の形態における共通制御部
（ＣＣ）２１の回路構成を示す図で、図２に示すもの比
較すると、スタートビット処理器（ＳＴＣ）２４におい
てシリアルデータ（ＳＤ）のスタートビットが検出さ
れ、その検出結果に基づいてスタートビットデータ（Ｓ
ＴＤ）、（ＳＴＷＲ）が出力される点、設定制御器（Ｃ
ＦＣ）２６に設定制御器レジスタ（ＣＦＣＲＥＧ）２６
ｂを設け、スタートビット処理器（ＳＴＣ）からのスタ
ートビットデータ（ＳＴＤ）、スタートビットデータラ
イト信号（ＳＴＷＲ）を入力して設定制御器レジスタ
（ＣＦＣＲＥＧ）に設定を行う点、スタートビット処理
器（ＳＴＣ）２４においてシリアルデータ（ＳＤ）のス
タートビットのうちのモード切換データとしてのＰＲＳ
Ｔフラグに基づいて外部リセットと同様の機能（設定モ
ードへの切換機能を含む）を有する内部リセット信号と
してのポートリセット（ＰＲＳＴ）が生成される点で異
なる。

【０１２６】本実施の形態におけるスタートビット処理
器（ＳＴＣ）２４は、図１０に示すように、シリアルデ
ータ（ＳＤ）のスタートビットのデータを一時的に格納
するスタートビットデータバッファ３８、スタートビッ
ト検知端子（ＣＤＩ）から入力されたシリアルデータ
（ＳＤ）を入力してスタートフラグを検出する２入力Ａ
ＮＤゲート３９及び３入力ＮＯＲゲート４０、スタート
フラグが検出されるとスタートビットデータ（ＳＴＤ）
をスタートビットデータバッファ３８に入力する間、３
入力ＮＯＲゲート４０を利用してスタートフラグの検出
などを禁止し、スタートビットの最終ビットまでをカウ
ントするカウンタ４２を起動するＪＫフリップフロップ
４１を備える。

【０１２７】また、スタートビットのポートリセットフ
ラグを検出するＪＫフリップフロップ４３、ＮＯＴゲー
ト４４を介して入力する設定終了信号（ＣＦＤＮ）がＬ
レベル（印字モード）であって、上記カウンタ４２のカ
ウント終了信号（ＲＣ）が入力されるとスタートビット
データライト信号（ＳＴＷＲ）にもなる設定スタート信
号（ＣＦＣＧＯ）を出力するＮＡＮＤゲート４５を備え
る。

【０１２８】さらに、ＪＫフリップフロップ４３でポー
トリセットフラグが"真"（Ｈレベル）を検出した場合に
ポートリセット（ＰＲＳＴ）を出力するＮＡＮＤゲート
４７、入力した設定終了信号（ＣＦＤＮ）がＬレベル
（印字モード）の場合に上記ＪＫフリップフロップ４３
のＱ出力を反転させて印字データラッチ信号（ＤＴＬ
Ｔ）を出力するＮＯＴゲート４８、設定スタート信号
（ＣＦＣＧＯ）と上記ＪＫフリップフロップ４３のＱ出
力を入力しこれらに基づいて印字データ転送スタート
（ＤＴＣＧＯ）でもある印字スタート（ＰＲＣＧＯ）を
出力するＮＡＮＤゲート４９を備える。

【０１２９】図９及び図１０に示す回路の設定モードに
おける動作タイミングを図１２に示す。上記スタートビ
ット検知器（ＳＴＣ）において、上述したようなスター
トビットを備える設定モード時シリアルデータ（ＳＤ）
がスタートビット検知端子（ＣＤＩ）から入力され、そ
のスタートビットのスタートフラグが検出されると、こ
れに続くポートリセットフラグの確認が行われる。その
ポートリセットフラグの内容が"真"である場合（設定モ
ードへの切換えの場合）、ポートリセット信号（ＰＲＳ
Ｔ）を生成し、各回路へ供給する。すなわち、このポー
トリセット信号（ＰＲＳＴ）は、システムリセットと同
様の機能を有するため、装置のイニシャライズと設定モ
ードへの切換えが行われる。

【０１３０】また、スタートビットの次の８ビットは設
定データ数情報を持つスタートビットデータ（ＳＴＤ）
である。このスタートビットデータ（ＳＴＤ）は、スタ
ートビット検知器（ＳＴＣ）において、スタートビット
データバッファ３８に入力され、データが揃うと設定制
御器（ＣＦＣ）２６にスタートビットデータライト信号
（ＳＴＷＲ）とともに供給される。このとき、設定スタ
ート信号（ＣＦＣＧＯ）も設定制御器（ＣＦＣ）２６に
供給される。

【０１３１】これにより、設定制御器（ＣＦＣ）２６
は、スタートビットデータ（ＳＴＤ）の設定データ数情
報に基づいてシリアルデータ（ＳＤ）の設定データ数分
だけデータを取込んで設定を行う。従って、その設定デ
ータ数情報をスタートビットのスタートビットデータ
（ＳＴＤ）に載せるだけで、設定データ数が異なる設定
モード時シリアルデータ（ＳＤ）によって設定が可能と
なる。

【０１３２】なお、本実施の形態では、設定モード時シ
リアルデータ（ＳＤ）のスタートビットデータ（ＳＴ
Ｄ）に設定データ数情報を載せた場合について述べた
が、必ずしもこれに限定されるものではなく、スタート
ビットデータ（ＳＴＤ）に印字データ数情報を載せた設
定モード時シリアルデータ（ＳＤ）又は印字モード時シ
リアルデータ（ＳＤ）として入力させて、この印字デー
タ数情報を印字データ転送制御器（ＤＴＣ）２５に設定
するようにすれば、設定モードにおいて印字データ転送
数を設定しなくても、印字データバッファ（ＰＲＴＢＵ
Ｆ）の容量に応じた印字データの転送が可能となる。

【０１３３】また、本実施の形態では、モード情報とし
てスタートフラグにリセットフラグを設けて、スタート
ビット処理器（ＳＴＣ）２４でリセットフラグを検出す
ることによりモードの判断をし、モードを切換えるよう
にしたものについて述べたが、必ずしもこれに限定され
ることはなく、リセットフラグの代りにスタートフラグ
に設定モードか印字モードかを判断できるモード情報を
載せ又はこのようなモード情報を設定データに載せ、こ
れを検出することによって、スタートビット処理器（Ｓ
ＴＣ）２４でモードを判断し、モードの切換えを行うよ
うにしてもよい。これにより、リセット信号によらなく
てもモードの判断を行うことができ、またモードを切換
えることができる。

【０１３４】このように、スタートビットを複数化（時
分割化）し、設定モード、印字モードに関わらず、様々
な情報をもたせることにより、設定時及び印字時におけ
る制御に柔軟性を持たせることも可能となる。

【０１３５】次に、本発明をインクジェットプリンタの
ヘッド駆動装置に適用した場合の第３の実施の形態を図
１３ないし図１７を参照して説明する。本実施の形態で
は、上述した図１に示すヘッド駆動装置を複数カスケー
ド接続して駆動制御装置を構成している。

【０１３６】具体的には、図１３に示すように第１段の
ヘッド駆動装置（Ａ）５１1 のシリアルデータ出力端子
（ＳＤＯ）を第２段のヘッド駆動装置（Ｂ）５１2 の印
字データ入力端子（ＳＤＩ）に接続（カスケード接続）
する。なお、外部から投入されるシリアルデータ（Ｓ
Ｄ）は各ヘッド駆動装置５１1 ，５１2 のスタートビッ
ト検知端子（ＣＤＩ）と第１段のヘッド駆動装置５１1
のデータ入力端子（ＳＤＩ）に接続される。またシステ
ムクロック（ＣＫ）、システムリセット信号（ＲＳＴ）
については、各ヘッド駆動装置の対応する端子に共通に
入力される。このようにスタートビット検知端子（ＣＤ
Ｉ）は各ヘッド駆動装置においてシリアルデータ（Ｓ
Ｄ）をパラレルに接続するのは、各ヘッド駆動装置にお
いてシリアルデータ（ＳＤ）のスタートビットの検知を
時間的に同時に行う必要があるためである。

【０１３７】また、第１段のヘッド駆動装置５１1 につ
いては、スタートビット検知端子（ＣＤＩ）とデータ入
力端子（ＳＤＩ）の接続は、ヘッド駆動装置単体の接続
と同様となる。なお、カスケード接続により第１段のヘ
ッド駆動装置５１1 から第２段のヘッド駆動装置５１2
に転送されるデータは、印字データ転送イネーブル（Ｄ
ＳＥＮ）又は設定データ転送イネーブル（ＣＦＤＳＥ
Ｎ）によって転送制御されるため、シリアルデータ（Ｓ
Ｄ）のうちのスタートビットを除いた印字データ又は設
定データとなる。

【０１３８】また、印字モード時シリアルデータ（Ｓ
Ｄ）の印字データについては、ヘッド駆動装置のカスケ
ード段数が変わると、印字データの転送数も変わる。従
って、上記第１の実施の形態のように設定モード時シリ
アルデータ（ＳＤ）に、カスケード数も含めた全ての印
字データ転送数を設定データとして載せることにより、
これに基づいて印字データ転送数を各ヘッド駆動装置の
印字データ転送制御器（ＤＴＣ）２５に設定するか、又
は第２の実施の形態のように印字モード時シリアルデー
タ（ＳＤ）のスタートビットにカスケード数も含めた全
ての印字データ転送数を載せたものを各ヘッド駆動装置
に与える必要がある。

【０１３９】次に、印字モード時のカスケード転送状態
を図１４及び図１５を参照して説明する。図１４は、図
１３に示すような２段のヘッド駆動装置５１1 ，５１2
をカスケード接続した場合の各ヘッド駆動装置５１1 ，
５１2 の印字データバッファ（ＰＲＴＢＵＦ）の接続例
を示す。全体として各ヘッド駆動装置５１1 ，５１2 の
シフトレジスタ５２1 ，５２2 とラッチ回路５３1 ，５
３2 がカスケード段数倍になることとなる。また、各ヘ
ッド駆動装置装置５１1 ，５１2 の各データ転送イネー
ブル（ＤＳＥＮ）も同様にカスケード段数倍の時間有効
となっている。

【０１４０】図１５は、２段のヘッド駆動装置５１1 ，
５１2 をカスケード接続した場合の印字モード時におけ
る転送タイミングを示す図である。この場合の印字モー
ド時シリアルデータ（ＳＤ）のフォーマットは、先頭の
スタートビットとそれに続く第２段のヘッド駆動装置５
１2 に供給する印字データＢ−ｎ（ｎ＝１，２…）、第
１段のヘッド駆動装置５１1 に供給する印字データＡ−
ｎ（ｎ＝１，２…）と、Ｌレベルの定常状態から構成さ
れる。

【０１４１】図１４でこのような印字モード時シリアル
データ（ＳＤ）は、第１段のヘッド駆動装置５１1 のデ
ータ入力端子（Ａ−ＳＤＩ）から入力されてシリアルデ
ータ出力端子（Ａ−ＳＤＯ）から出力され、第２段のヘ
ッド駆動装置５１2 のデータ入力端子（Ｂ−ＳＤＩ）へ
供給される。そして、印字データ転送イネーブル（ＤＳ
ＥＮ）により制御され、印字モード時シリアルデータ
（ＳＤ）のうちの印字データが、各ヘッド駆動装置５１
1 ，５１2 のシフトレジスタ５２1 ，５２2 に転送され
る。

【０１４２】このシフトレジスタ５２1 ，５２2 に転送
された印字データ（Ａ−Ｄａｔａ、Ｂ−Ｄａｔａ）は、
各ヘッド駆動装置５１1 ，５１2 が次の印字モード時シ
リアルデータ（ＳＤ）のスタートビットを検出したタイ
ミングで印字データラッチ信号（ＤＴＬＴ）により各ヘ
ッド駆動装置５１1 ，５１2 のラッチ回路５３1 ，５３
2 に転送される。

【０１４３】次に、２段のヘッド駆動装置５１1 ，５１
2 をカスケード接続した駆動制御装置において設定モー
ド時に各ヘッド駆動装置５１1 ，５１2 に対して個別に
設定を行う場合について図１６及び図１７を参照して説
明する。設定モード時においては、第１段のヘッド駆動
装置５１1 における図１に示すセレクタ（ＭＵＸ）２３
により、第１段のヘッド駆動装置５１1 のデータ入力端
子（Ａ−ＳＤＩ）から入力された設定データがシリアル
データ出力端子（Ａ−ＳＤＯ）から出力され、第２段の
ヘッド駆動装置５１2 のデータ入力端子（Ｂ−ＳＤＩ）
へ供給される。これにより、図１６に示すように各ヘッ
ド駆動装置５１1，５１2 の設定データバッファ（ＣＮ
ＦＢＵＦ）がカスケードに接続される。

【０１４４】上記各設定データバッファ（ＣＮＦＢＵ
Ｆ）５４1 ，５４2 には、実際に設定データの情報が設
定される内部設定レジスタ５５1 ，５５2 が接続してい
る。上記設定データバッファ（ＣＮＦＢＵＦ）は、内部
設定レジスタ５５1 ，５５2 と同じビット幅を有する。
そして、この設定データバッファ（ＣＮＦＢＵＦ）に設
定データが転送されて、設定データバッファ（ＣＮＦＢ
ＵＦ）がＦｕｌｌになると、その設定データを内部設定
レジスタ５５1 ，５５2 に順に書込んでいく。

【０１４５】この場合の動作タイミングを図１７に示
す。設定モード時シリアルデータ（ＳＤ）のフォーマッ
トは、先頭のスタートビットとそれに続く設定データと
Ｌレベルの定常状態から構成される。この設定データに
ついては、設定データバッファ（ＣＮＦＢＵＦ）のカス
ケード接続状態に合わせ、設定データバッファ（ＣＮＦ
ＢＵＦ）のビット幅×カスケード数×設定レジスタ数と
なっている。すなわち、設定モード時シリアルデータ
（ＳＤ）は、図１７に示すように（Ｂ−１，Ａ−１），
（Ｂ−２，Ａ−２）…（Ｂ−ｎ，Ａ−ｎ）といった具合
に、カスケード接続された各ヘッド駆動装置５１1 ，５
１2 の同一番号の内部設定レジスタに設定する設定デー
タが続き、さらにこのような設定データが設定レジスタ
数ｎだけ続く構成となっている。

【０１４６】このような設定モード時シリアルデータ
（ＳＤ）は、第１段のヘッド駆動装置５１1 のデータ入
力端子（Ａ−ＳＤＩ）から入力されてシリアルデータ出
力端子（Ａ−ＳＤＯ）から出力され、第２段のヘッド駆
動装置５１2 のデータ入力端子（Ｂ−ＳＤＩ）へ供給さ
れる。

【０１４７】そして、各ヘッド駆動装置５１1 ，５１2
は、設定モード時シリアルデータ（ＳＤ）のスタートビ
ットが検知されると、設定データ転送イネーブル（ＣＦ
ＤＳＥＮ）を発生する。これにより、各設定データバッ
ファ（ＣＮＦＢＵＦ）５４1，５４2 に設定データが取
込まれる。

【０１４８】例えば、（Ｂ−１，Ａ−１）の設定データ
が転送されると、第２段の設定データバッファ（ＣＮＦ
ＢＵＦ）５４2 にはＢ−１の設定データが格納され、第
１段の設定データバッファ（ＣＮＦＢＵＦ）５４1 には
Ａ−１の設定データが格納される。

【０１４９】この時、設定データバッファ（ＣＮＦＢＵ
Ｆ）５４1 ，５４2 に格納された設定データは、該当す
る設定レジスタ（この例では番号１のもの）に書込まれ
る。こうして、各ヘッド駆動装置５１1 ，５１2 で別々
のデータを設定することが可能となる。以上の操作を
（Ｂｎ，Ａｎ）まで順に繰返すことにより、各々の装置
の全ての設定レジスタに独立した設定を行うことができ
る。

【０１５０】次に、設定データの転送開始と終了につい
て説明する。設定データの転送は、設定データ転送イネ
ーブル（ＣＦＤＳＥＮ）が出力されている間に行われ
る。この場合、設定データ転送イネーブル（ＣＦＤＳＥ
Ｎ）は、設定モード時シリアルデータ（ＳＤ）のスター
トビットを検出することによって発生するので、これに
よって設定データの転送が開始されるが、その転送終了
については、カスケード数による可変要因のため、異な
る場合もある。そこで、設定データの転送終了は、以下
のように行う。

【０１５１】先ず、設定データの転送数については、（設定データバッファのビット幅）×（設定レジスタ数）×（カスケード数） …（１）式で決まる。

【０１５２】この（１）式において（設定データバッフ
ァのビット幅）×（設定レジスタ数）については各ヘッ
ド駆動装置に固有の値であるため、（カスケード数）が
変化すると、設定データの転送数も変化することとな
る。

【０１５３】従って、（カスケード数）が印字ヘッド幅
などにより固有の場合は、（カスケード数）は固定値と
なるので、（１）式も固定値にすることができる。この
ような場合は、各ヘッド駆動装置の共通制御部（ＣＣ）
２１の設定制御器（ＣＦＣ）２６に設定データ転送数と
して上記固定値を予め定義しておくとともに、その設定
データ転送数だけカウントを行うカウンタを設ける。

【０１５４】そして、設定モード時シリアルデータ（Ｓ
Ｄ）のスタートビットが検出されると、設定制御器（Ｃ
ＦＣ）２６の設定データ転送イネーブル（ＣＦＤＳＥ
Ｎ）をＨレベルにして設定データの転送を開始させると
ともに、カウンタを起動する。そして、カウンタにより
設定データ数分のカウントを終了した時点で、設定デー
タ転送イネーブル（ＣＦＤＳＥＮ）をＬレベルにして設
定データの転送を終了するようにすればよい。

【０１５５】これに対して、（カスケード数）が変化す
る場合は、上述した第２の実施の形態のように設定モー
ド時シリアルデータ（ＳＤ）のスタートビットに設定デ
ータ転送データ数の情報を持たせて、これを設定制御器
（ＣＦＣ）２６にカスケード数情報として設定すること
により設定データ数を定義する。これにより、上記の場
合と同様にカウンタで設定データ数分だけカウントさせ
て、それによって設定データ転送イネーブル（ＣＦＤＳ
ＥＮ）をＬレベルにして設定データの転送を終了するよ
うにすればよい。

【０１５６】これにより、カスケード接続されたヘッド
駆動装置の数に関わらず、また信号線を増加させること
なく、カスケード接続されたヘッド駆動装置ごとに設定
内容の異なる設定データを各ヘッド駆動装置に転送する
ことができる。

【０１５７】このような構成の本実施の形態では、カス
ケード接続によって複数のヘッド駆動装置を接続して駆
動制御装置を構成しても、少ない信号線で各ヘッド駆動
装置の設定モード及び印字モードの双方の動作を行うこ
とができ、被駆動媒体の駆動制御を行うことができる。

【０１５８】なお、本実施の形態では、２段のヘッド駆
動装置を接続した場合について説明するが、３段以上の
ヘッド駆動装置を接続する場合においても、前段のシリ
アルデータ出力端子（ＳＤＯ）に後段の印字データ入力
端子（ＳＤＩ）を接続することにより構成する。これに
より、多数のヘッド駆動装置を接続しても、信号線数を
増加させることなく、被駆動媒体を駆動制御させること
ができる。

【０１５９】例えば、４段のヘッド駆動装置をカスケー
ド接続して使用するものとして、図１８に示すように１
ライン分の印字出力を行う一体で構成された印字ヘッド
６１を用紙６２の搬送方向に対して直角方向に配置し、
この印字ヘッド６１をＡ〜Ｄの４つに分割して構成する
場合がある。この場合、印字ヘッド６１の各分割部Ａ〜
Ｄをカスケード接続された４つのヘッド駆動装置に図１
９に示すような印字モード時シリアルデータ（ＳＤ）を
投入することによって駆動する。

【０１６０】ところが、図１８に示すものは印字ヘッド
６１が一体で構成された場合であるが、この印字ヘッド
６１の各分割部Ａ〜Ｄが別体で構成される場合には、各
分割部Ａ〜Ｄを用紙の搬送方向に対して直角方向に正確
に並べて配置することは困難である。このため、実際に
は図２１に示すように取付誤差が生じる。ここでは、分
割部Ａを基準として、ＢについてはΔＤAB、Ｃについて
はΔＤAC、ＤについてはΔＤADの取付誤差がそれぞれ生
じているものとする。このような取付誤差は、印字のず
れを発生させるため、印字品質に影響を与える。

【０１６１】このような場合には、図２２に示すように
上記取付誤差（ΔＤAB、ΔＤAC、ΔＤAD）をなくすよう
な各ヘッド駆動装置の駆動タイミングのずれ量、すなわ
ち取付誤差（ΔＤAB、ΔＤAC、ΔＤAD）に対応する図２
２に示すような印字ギャップ時間（ΔＴAB、ΔＴAC、Δ
ＴAD）を試験等によって求めておく。

【０１６２】そして、図２４に示すように各ヘッド駆動
装置に対する印字モード時シリアルデータ（ＳＤ−Ａ〜
ＳＤ−Ｄ）をそれぞれ独立に投入するとともに、その投
入タイミングを上記印字ギャップ時間（ΔＴAB、ΔＴA
C、ΔＴAD）の分だけずらすようにする。

【０１６３】これにより、各ヘッド駆動装置は、上述し
たように印字モード時シリアルデータ（ＳＤ−Ａ〜ＳＤ
−Ｄ）のスタートビットを検出することによって駆動制
御を行うことから、各印字モード時シリアルデータ（Ｓ
Ｄ−Ａ〜ＳＤ−Ｄ）の投入タイミングで印字ヘッド６１
の各分割部Ａ〜Ｄが駆動する。従って、印字ヘッド６１
の取付誤差などによる印字ずれを防止することができ、
印字品質への影響を防止することができる。

【０１６４】次に、本発明をインクジェットプリンタの
ヘッド駆動装置に適用した場合の第４の実施の形態を図
２５を参照して説明する。図２５は、印字ヘッドを４分
割駆動させる場合のヘッド駆動部（ＮＣ）の回路構成を
示す図であるが、印字ヘッドを２分割駆動させる場合の
図５に示す回路の部分と同一部分は、同一符号を付して
その詳細な説明を省略する。

【０１６５】本実施の形態におけるヘッド駆動部（Ｎ
Ｃ）２２は、図５に示すものと比較すると、シフトレジ
スタ６３にＰＩＸＥＬ（Ｐ２）とＰＩＸＥＬ（Ｐ３）の
間、ＰＩＸＥＬ（Ｐ４）とＰＩＸＥＬ（Ｐ５）の間など
２つのＰＩＸＥＬおきにその直前のＰＩＸＥＬからの印
字データ又はその２つ前のＰＩＸＥＬからの印字データ
を選択して次のＰＩＸＥＬに供給することによって、印
字データを振分けるデータセレクタ６４を設けた点、こ
のデータセレクタ６４のセレクト信号である印字データ
切換信号（ＰＸＳＥＬ）が追加された点で異なる。この
ような構成によって、２つのインク室に対して１つのＰ
ＩＸＥＬの印字データ、又は４つのインク室に対して１
つのＰＩＸＥＬの印字データが対応することになる。

【０１６６】このような構成の本実施の形態において
は、シフトレジスタ６３に転送される印字データは、印
字データ切換信号（ＰＸＳＥＬ）によってＰＩＸＥＬ
（Ｐ１），（Ｐ２），（Ｐ３），（Ｐ４）…又はＰＩＸ
ＥＬ（Ｐ１），（Ｐ３），（Ｐ５），（Ｐ７）…にシフ
トされる。

【０１６７】このようにシフト印字データは、印字デー
タラッチ信号（ＤＴＬＴ）によりシフトレジスタ３１に
格納されたデータがラッチ回路３２にてラッチされる。
このラッチ回路３２にラッチされたデータ（ＢＰＮＤＴ
Ａ）は、バイナリドロップ信号（ＣＴＱ）とともにコン
パレータ３３に入力されて比較される。この比較結果
は、ＰＩＸＥＬ毎に各々のバイナリデータに応じたコン
パレータ出力（ＢＰＮＣＰ）となる。

【０１６８】このコンパレータ出力（ＢＰＮＣＰ）は、
ＡＮＤゲート３４にてコモン階調イネーブル（ＥＣ）と
論理和演算され、階調通電信号（ＢＰＮＥ）として出力
され、駆動インク室セレクタ３５に供給される。この駆
動インク室セレクタ３５は、上記ヘッド駆動制御器（Ｐ
ＲＣ）２７からの分割印字信号（ＤＩＶ）に基づいて４
分割駆動する場合に駆動するグループのインク室を選択
して該当インク室についての出力ピン（ＤＯn ）に対し
て増幅器３６を介して階調通電信号（ＢＰＮＥ）を出力
する。また、ヘッド駆動部（ＮＣ）２２は、動作イネー
ブル信号（ＥＮ）がＨレベルの状態で動作し、駆動制御
が行われる。

【０１６９】こうして、シフトレジスタ６３のＰＩＸＥ
Ｌにシフトされた印字データに基づく出力は、駆動イン
ク室セレクタ３５にて分割信号（ＤＩＶ）の状態に従
い、対応する４つ又は２つのインク室に振分けられるこ
ととなる。このように、印字データバッファ（ＰＲＴＢ
ＵＦ）のシフトレジスタ６３にデータセレクタ６４を設
けてバッファの組替えを可能としたことによって、本実
施の形態におけるシフトレジスタ６３については、印字
データバッファ切換信号（ＰＸＳＥＬ）の状態により段
数が半分になるため、印字データ転送数も減らすことが
できる。

【０１７０】この場合、既に述べたように、印字データ
転送制御器（ＤＴＣ）２５のデータ転送数の設定を変更
することにより、印字データ転送数の変更に対応でき
る。また、スタートビットに印字データ転送数情報を載
せたシリアルデータ（ＳＤ）を投入することによって、
設定モードにおいて印字データ転送制御器（ＤＴＣ）２
５の該当する内部レジスタの設定を変更したり、印字モ
ードにおいて印字データ転送数を設定したりしてもよ
い。

【０１７１】以上の第１〜第４の実施の形態において
は、被駆動媒体としてインクジェットプリンタにおける
印字ヘッドのインク室を例に挙げて、これらを駆動する
ヘッド駆動装置で駆動制御装置を構成した場合について
説明したが、必ずしもこれに限定されるものではなく、
負荷や駆動素子など駆動制御データに基づいて駆動する
被駆動媒体、例えばモータ、ＣＣＤ、液晶などを駆動す
る駆動制御装置に適用してもよい。

【０１７２】また、第１〜第４の実施の形態において
は、設定モードを必要とする場合について説明したが、
必ずしもこれに限定されるものではなく、設定モードが
ない場合であっても、すなわち既に固有の設定が行われ
ている場合などには、シリアルデータのみで駆動制御を
行うようにしてもよい。

【０１７３】

【発明の効果】以上詳述したように請求項１ないし請求
項４２の本発明によれば、スタートビットとデータ（設
定データ又は駆動制御データ）を有するシリアルデータ
を入力することによって、スタートビットとデータとを
判別し、このスタートビットを検出して得られたタイミ
ングによって、上記データの転送、ラッチ、駆動制御す
るための制御信号など必要な信号を内部で生成し、それ
に基づいて駆動信号を生成し、被駆動媒体を駆動制御す
ることにより、外部から取込む信号線数を大幅に削減し
つつ、シリアルデータの投入タイミングを調整すること
によって被駆動媒体の駆動タイミングを調整することが
できる。さらに、スタートビットとデータとを判別する
ので、スタートビットとデータの誤認を防止することが
できる。

【０１７４】特に、請求項３７ないし請求項４２の本発
明のように、駆動制御装置を複数個接続して使用する場
合であっても、各駆動制御装置間相互の被駆動媒体の駆
動タイミングの調整を少ない信号線数にて行うことがで
きるので、例えばプリンタのヘッド駆動装置に適用した
場合に各駆動制御装置間相互の印字位置調整を少ない信
号線数にて行うことができる。

【０１７５】また、請求項２、請求項６、請求項７の本
発明によれば、上記スタートビットに起動情報のみなら
ず、駆動制御に必要な情報としてデータ転送起動情報や
データ転送数情報を含めて、これに基づいてデータの転
送制御を行うことにより、上記効果に加えて、装置内に
設けたバッファを組替えた場合にも柔軟に対応した駆動
制御データの転送できるという効果を奏する。また、請
求項１６及び請求項１８の本発明によれば、データ転送
数情報に基づいて装置内部で転送イネーブル信号を生成
するので、従来はデータを投入する際に外部から転送イ
ネーブルを同時に投入する必要があったが、これを不要
とすることができる。従って、これら請求項２、請求項
６、請求項７、請求項１６、請求項１８によれば、シリ
アルデータのみでデータの転送を行うことができるとい
う効果を奏する。

【０１７６】また、請求項１７ないし請求項２３の本発
明によれば、駆動制御データによって被駆動媒体を駆動
制御する駆動制御モードのみならず、設定データによっ
て上記駆動制御に必要な設定を行う設定モードについて
も、スタートビットを含むシリアルデータを入力するこ
とによってそのスタートビットを検出して得られたタイ
ミングで実行することができるので、駆動制御に必要な
設定を行うための信号線を不要とする効果を奏する。さ
らに、設定モードを有することにより、設定により装置
の定義付けを柔軟に変えることができる。これにより装
置のハードウエアの構成、例えばバッファの組替え、装
置をカスケード接続する場合のカスケード数などに応じ
た駆動制御を行うことができる。

【０１７７】また、請求項１９ないし請求項２３の本発
明によれば、リセット信号又は内部リセット信号により
設定モードの処理が行われ、設定が終了すると自動的に
駆動制御モードに切換えられ、被駆動媒体の駆動制御が
行われるので、モード切換えのための信号線を不要とす
ることができる効果を奏する。また、請求項２４の本発
明によれば、設定データに含まれたモード情報に基づい
て設定モードか駆動制御モードかを判断することによ
り、リセット信号を使用しなくても、モードの判断を行
うことができる。

【０１７８】また、請求項２６ないし請求項３２によれ
ば、設定モードにおける駆動制御に必要な設定を正常に
終了したことを判定することにより、正常終了したこと
を判定したときに設定モードから駆動制御モードへ切換
えられるようにすることができるので、たとえ装置内に
誤った設定がなされても駆動制御モードに切換えられる
ことがないため、その誤った設定に従って駆動制御が行
われることを防止できる。従って、例えば本装置をプリ
ンタのヘッド駆動装置に適用した場合には、印字の乱れ
等を防止できる。

【０１７９】また、請求項２２及び請求項３０の本発明
によれば、設定モードにおける設定が終了すると設定終
了信号を出力するので、複数の駆動制御装置をカスケー
ド接続した場合に各駆動制御装置の設定終了信号をワイ
ヤート゛ＯＲ接続することにより、全ての駆動制御装置の
設定が終了しない限り、駆動制御モードに切換えられな
いようにすることができる。これにより、複数の駆動制
御装置の全体としての設定終了確認（モード判断）を最
小の信号線にて行うことができる。

【０１８０】また、請求項３１ないし請求項３５の本発
明によれば、設定モード時に設定データを入力する設定
データバッファと駆動制御モード時に駆動制御データを
入力する駆動制御データバッファとを別個に設け、設定
モードにおいては設定データ数に応じたデータ処理を可
能とし、駆動制御モードにおいては駆動制御データ数に
応じたデータ処理を可能とする。例えば、設定モードに
おいては設定データバッファのビット幅分ごとに設定を
行い、駆動制御モードにおいては駆動制御データの転送
長に応じて駆動制御を行うようにすることもできる。こ
れにより、通電条件に応じてバッファを組替えた場合で
も容易に対応することができる。

【０１８１】また、駆動制御データバッファを組替え可
能に構成することにより、シフトレジスタなどの段数を
減らすことができるので、駆動制御データ転送数も減ら
すことができる。

【０１８２】請求項３６ないし請求項４２の本発明によ
れば、シリアルデータを入力するデータ線に接続するス
タートビット検知端子とデータ入力端子とを別個に設け
たため、複数の駆動制御装置を接続する場合に、例えば
データ線に対してスタートビット検知端子をパラレルに
接続し、データ入力端子を前段の駆動制御装置のデータ
出力端子にシリーズに接続することよって、設定データ
バッファ、駆動制御データバッファをそれぞれカスケー
ド接続することができるので、駆動制御データと設定デ
ータの双方の動作が可能となる。これにより、多数の駆
動制御装置を接続しても少ない信号線数で被駆動媒体を
駆動制御することができる。

【０１８３】また、請求項３５及び請求項３７の本発明
によれば、転送データ選択手段によって設定データと駆
動制御データとを選択的にデータ出力端子から外部へ出
力できるので、複数の駆動制御装置を接続する際に、前
段の駆動制御装置のデータ出力端子を次段の駆動制御装
置のシリアルデータを入力するデータ入力端子に接続す
ることによって、設定データと駆動制御データとの双方
を選択的に各駆動制御装置に転送することができる。こ
れにより、設定データと駆動制御データを転送するため
の信号線数を減らすことができる。

【０１８４】また、請求項３８ないし請求項４０の本発
明によれば、駆動制御データ転送数、設定データ転送数
の情報を設定データに含ませたり、スタートビットに含
ませ、その情報に基づいてデータ転送を行うことによ
り、カスケード接続した駆動制御装置の数に関わらず、
また信号線数を増やすことなく、各駆動制御装置ごとに
異なる転送数の駆動制御データや設定データを制御する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るヘッド駆動装
置の回路構成を示す図。

【図２】図１に示す共通制御部（ＣＣ）の回路構成を示
す図。

【図３】本実施の形態に係るヘッド駆動装置に投入され
るシリアルデータの構成を示す図。

【図４】本実施の形態における共通制御部（ＣＣ）の印
字モード時における動作タイミングを示す図。

【図５】図１に示すヘッド駆動部（ＮＣ）の回路構成を
示す図。

【図６】本実施の形態におけるヘッド駆動部（ＮＣ）の
印字モード時における動作タイミングを示す図。

【図７】本実施の形態における共通制御部（ＣＣ）の印
字モード時における動作タイミングを示す図。

【図８】本実施の形態における設定モード時の動作タイ
ミングと、設定モードと印字モードとの切換え方法につ
いて説明するための動作タイミング図。

【図９】本発明の第２の実施の形態における共通制御部
（ＣＣ）の回路構成を示す図。

【図１０】本実施の形態におけるスタートビット処理器
（ＳＴＣ）の回路構成を示す図。

【図１１】本実施の形態に係るヘッド駆動装置に投入さ
れるシリアルデータの構成を示す図。

【図１２】本実施の形態における図９、図１０に示す回
路の設定モードにおける動作タイミングを示す図。

【図１３】本発明の第３の実施の形態に係るヘッド駆動
装置の回路構成を示す図。

【図１４】図１３に示すヘッド駆動装置をカスケード接
続した場合の各ヘッド駆動装置の印字データバッファ
（ＰＲＴＢＵＦ）の接続例を示す図。

【図１５】図１４に示すようにカスケード接続した場合
の印字モード時における転送タイミングを示す図。

【図１６】図１３に示すヘッド駆動装置をカスケード接
続した場合の各ヘッド駆動装置の設定データバッファ
（ＣＮＦＢＵＦ）の接続例を示す図。

【図１７】図１６に示すようにカスケード接続した場合
の設定モード時における動作タイミングを示す図。

【図１８】本実施の形態にかかるヘッド駆動装置で駆動
する印字ヘッドであって、一体で４分割して構成するも
のを示す図。

【図１９】図１８に示す印字ヘッドの各分割部を駆動す
るヘッド駆動装置に転送するシリアルデータを説明する
図。

【図２０】図１８に示す印字ヘッドの各分割部を駆動す
る各ヘッド駆動装置に転送するシリアルデータの動作タ
イミングを示す図。

【図２１】本実施の形態で駆動する印字ヘッドの４つの
分割部を別体で構成した場合の各分割部の取付誤差を説
明する図。

【図２２】図２１に示す取付誤差をなくすような各ヘッ
ド駆動装置の駆動タイミングのずれ量を説明する図。

【図２３】図２１に示すような取付誤差のある印字ヘッ
ドの各分割部を駆動するヘッド駆動装置に転送するシリ
アルデータを説明する図。

【図２４】図２１に示す印字ヘッドの各分割部を駆動す
る各ヘッド駆動装置に転送するシリアルデータの転送タ
イミングを示す図。

【図２５】本発明の第４の実施の形態におけるヘッド駆
動部（ＮＣ）の回路構成を示す図。

【図２６】従来のヘッド駆動装置の回路構成を示す図。

【図２７】図２６に示すヘッド駆動装置の動作タイミン
グを示す図。

【図２８】従来の他のヘッド駆動装置の回路構成を示す
図。

【図２９】図２８に示すヘッド駆動装置の動作タイミン
グを示す図。

【図３０】従来の他のヘッド駆動装置の回路構成を示す
図。

【図３１】図３０に示すヘッド駆動装置の動作タイミン
グを示す図。

【図３２】従来のカスケード接続したヘッド駆動装置の
回路構成を示す図。

【図３３】従来のカスケード接続した他のヘッド駆動装
置の回路構成を示す図。

【符号の説明】

２１…共通制御部（ＣＣ）２２…ヘッド制御部（ＮＣ）２３…セレクタ（ＭＵＸ）２４…スタートビット処理器（ＳＴＣ）２５…印字データ転送制御器（ＤＴＣ）２６…設定制御器（ＣＦＣ）２７…ヘッド駆動制御器（ＰＲＣ）３１…シフトレジスタ３２…ラッチ回路３３…コンパレータ３４…ＡＮＤゲート３５…駆動インク室セレクタ３６…増幅器３８…スタートビットデータバッファ３９…２入力ＡＮＤゲート４０…３入力ＮＯＲゲート４１…ＪＫフリップフロップ４２…カウンタ４３…ＪＫフリップフロップ４４…ＮＯＴゲート４５…ＡＮＤゲート４７…ＮＡＮＤゲート４８…ＮＯＴゲート４９…ＮＡＮＤゲート５１1 ，５１2 …ヘッド駆動装置５２1 ，５２2 …シフトレジスタ５３1 ，５３2 …ラッチ回路５４1 ，５４2 …設定データバッファ（ＣＮＦＢＵＦ）５５1 ，５５2 …内部設定レジスタ６１…印字ヘッド６２…用紙６３…シフトレジスタ６４…データセレクタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者高村純静岡県三島市南町６番78号東芝テック株式会社三島事業所内Ｆターム(参考） 2C061 AQ04 AQ05 AQ06 AR01 HJ01 HJ06 HK19 HQ20

Claims

【特許請求の範囲】

【請求項１】負荷や駆動素子など駆動制御データに基
づいて駆動する被駆動媒体を駆動する駆動制御方法にお
いて、単数ビット又は複数ビットで構成したスタートビットと
それに続く駆動制御データとを有するシリアルデータが
入力されると、そのスタートビットと駆動制御データと
を判別し、前記スタートビットを検出して得られたタイミングによ
り前記駆動制御データの転送制御を行い、前記駆動制御
データに基づく被駆動媒体に与える駆動信号を生成する
ことを特徴とする駆動制御方法。
【請求項２】前記スタートビットは、複数ビットで構
成し、このスタートビットに駆動制御データの転送制御
や駆動信号の生成タイミングである起動情報のみなら
ず、前記被駆動媒体に与える駆動信号の生成に必要な情
報を含め、その情報に基づいて駆動信号を生成すること
を特徴とする請求項１記載の駆動制御方法。
【請求項３】前記被駆動媒体として印字ヘッドの駆動
素子を駆動することを特徴とする請求項１又は請求項２
記載の駆動制御方法。
【請求項４】前記シリアルデータは、複数ビットのス
タートビットとその後に続く駆動制御データと固定レベ
ルである定常状態により構成したことを特徴とする請求
項１又は請求項２記載の駆動制御方法。
【請求項５】前記シリアルデータは、最初のスタート
ビットと定常状態とを逆のレベルにしたことを特徴とす
る請求項４記載の駆動制御方法。
【請求項６】前記シリアルデータのスタートビット
は、データ転送起動情報を含み、このデータ転送起動情
報に基づいて前記シリアルデータのうちの駆動制御デー
タをデータ入力手段に転送制御することを特徴とする請
求項２記載の駆動制御方法。
【請求項７】前記シリアルデータのスタートビット
は、データ転送数情報を含み、このデータ転送数情報に
よる転送数の分だけ前記シリアルデータのうちの駆動制
御データをデータ入力手段に転送する転送制御を行う特
徴とする請求項２記載の駆動制御方法。
【請求項８】前記シリアルデータのスタートビット
は、データラッチ情報を含み、このデータラッチ情報に
基づいてデータ入力手段に転送された駆動制御データを
ラッチ回路でラッチし、そのラッチ回路からのデータに
基づいて前記駆動制御データに基づく被駆動媒体に与え
る駆動信号を生成することを特徴とする請求項２記載の
駆動制御方法。
【請求項９】前記シリアルデータのスタートビット
は、駆動制御起動情報を含み、この駆動制御起動情報に
基づいて被駆動媒体を駆動制御するための制御信号を生
成することを特徴とする請求項２記載の駆動制御方法。
【請求項１０】前記シリアルデータのスタートビット
は、装置リセット情報を含み、この装置リセット情報に
基づいて装置リセットを行うことを特徴とする請求項２
記載の駆動制御方法。
【請求項１１】前記被駆動媒体を起動させようとする
タイミングで入力された前記シリアルデータによって被
駆動媒体を駆動制御することを特徴とする請求項９記載
の駆動制御方法。
【請求項１２】スタートビットとデータとを有するシ
リアルデータが入力されると、スタートビットと駆動制
御データとを判別し、スタートビットを検出して得られ
たタイミングに基づいて前記被駆動媒体に与える駆動信
号を生成する駆動制御装置を複数接続した場合に、各駆動制御装置を駆動させようとするタイミングで各駆
動制御装置に入力されたシリアルデータに基づいて各駆
動制御装置における対応する被駆動媒体の相互間のタイ
ミング制御を含む被駆動媒体の駆動制御を行うことを特
徴とする駆動制御方法。
【請求項１３】負荷や駆動素子など駆動制御データに
基づいて駆動する被駆動媒体を駆動する駆動制御装置に
おいて、単数ビット又は複数ビットで構成したスタートビットと
駆動制御データとを有するシリアルデータが入力される
と、そのスタートビットと駆動制御データとを判別し、
スタートビットを検出して得られたタイミングに基づい
て制御信号を生成するスタートビット検出手段と、前記シリアルデータのうちの駆動制御データを格納する
記憶手段と、前記スタートビット検出手段からの制御信号に基づいて
前記シリアルデータのうちの駆動制御データを前記記憶
手段に転送し、この記憶手段からの駆動制御データと前
記スタートビット検出手段からの制御信号に基づいて被
駆動媒体に与える駆動信号を生成する駆動手段とを設け
たことを特徴とする駆動制御装置。
【請求項１４】前記記憶手段からの駆動制御データを
制御信号に基づいてラッチするラッチ手段とを設け、前記スタートビット検出手段は、スタートビットを検出
すると、検出して得られたタイミングに基づいて制御信
号を生成して前記記憶手段からの駆動制御データを前記
ラッチ手段でラッチさせることを特徴とする請求項１３
記載の駆動制御装置。
【請求項１５】前記スタートビット検出手段は、スタ
ートビット検知端子とデータ入力端子とを有し、それぞ
れの端子から前記シリアルデータを入力し、前記スター
トビット検知端子から入力されたシリアルデータのスタ
ートビットを検出すると、そのシリアルデータのうちの
駆動制御データを前記データ入力端子を介して前記記憶
手段に転送している間は、前記スタートビット検知端子
から入力するシリアルデータのスタートビット検知をデ
ィゼーブルすることによりスタートビットと駆動制御デ
ータの判別を行うことを特徴とする請求項１３記載の駆
動制御装置。
【請求項１６】前記スタートビット検出手段は、デー
タ転送数情報を含むスタートビットを設けたシリアルデ
ータを入力し、前記シリアルデータのうちのスタートビ
ットを検出すると、前記データ転送数情報による転送数
を転送する間だけ、前記記憶手段への駆動制御データの
転送を可能とするデータ転送イネーブル信号を生成する
ことを特徴とする請求項１３記載の駆動制御装置。
【請求項１７】負荷や駆動素子など駆動制御データに
基づいて駆動する被駆動媒体を駆動する駆動制御装置に
おいて、前記被駆動媒体の駆動制御に必要な設定を行う設定モー
ドと前記被駆動媒体の駆動制御を行う駆動制御モードと
を判断するモード判断手段と、単数ビット又は複数ビットで構成したスタートビットと
データとを有するシリアルデータが入力されると、スタ
ートビットとデータとを判別し、スタートビットを検出
して得られたタイミングに基づいて制御信号を生成する
スタートビット検出手段と、前記モード判断手段が設定モードを判断している場合
は、スタートビットと設定データとを有するシリアルデ
ータを入力し、前記スタートビット検出手段からの制御
信号によりシリアルデータのうちの設定データに基づい
て設定を行う設定手段と、前記モード判断手段が駆動制御モードを判断している場
合は、スタートビットと駆動制御データとを有するシリ
アルデータを入力し、前記スタートビット検出手段から
の制御信号により前記設定モードでの設定に応じてシリ
アルデータのうちの駆動制御データに基づく駆動信号の
生成を行う駆動手段とを設けたことを特徴とする駆動制
御装置。
【請求項１８】前記シリアルデータのうちの駆動制御
データを格納する記憶手段を設け、前記設定手段は、スタートビットとデータ転送数情報を
含んだ設定データとを有するシリアルデータを入力し、
前記スタートビット検出からの制御信号によりシリアル
データのうちのデータ転送数情報に基づいて前記スター
トビット検出手段にデータ転送数を設定し、前記スタートビット検出手段は、スタートビットを有す
るシリアルデータを入力し、前記シリアルデータのうち
のスタートビットを検出すると、前記データ転送数情報
による転送数を転送する間だけ、前記記憶手段への駆動
制御データの転送を可能とするデータ転送イネーブル信
号を生成することを特徴とすることを特徴とする請求項
１７記載の駆動制御装置。
【請求項１９】前記モード判断手段は、外部からのリ
セット信号を入力することにより設定モードになったと
判断し、前記設定手段が前記被駆動媒体の駆動制御に必
要な設定を終了したことを検出することにより駆動制御
モードになったと判断することを特徴とする請求項１７
記載の駆動制御装置。
【請求項２０】前記モード判断手段は、設定データが
予め決められた所定データ数だけ前記設定手段に転送さ
れたことにより、前記設定手段が前記被駆動媒体の駆動
制御に必要な設定を終了したことを検出し、これによっ
て駆動制御モードになったと判断することを特徴とする
請求項１９記載の駆動制御装置。
【請求項２１】前記スタートビット検出手段は、設定
データ転送数情報を含むスタートビットとデータを有す
るシリアルデータが入力されると、このシリアルデータ
のうちのスタートビットを検出して得られた設定データ
転送数情報を前記設定手段へ転送し、前記モード判断手段は、前記設定データ転送数情報に基
づく転送データ数分の設定データが前記設定手段に転送
されたことにより、前記設定手段が前記被駆動媒体の駆
動制御に必要な設定を終了したことを検出し、これによ
って駆動制御モードになったと判断することを特徴とす
る請求項１９記載の駆動制御装置。
【請求項２２】前記設定手段は、前記被駆動媒体の駆
動制御に必要な設定が終了すると、設定終了信号を出力
し、前記モード判断手段は、前記設定手段からの設定終了信
号を検出することにより、駆動制御モードになったと判
断することを特徴とする請求項１９ないし請求項２１に
記載の駆動制御装置。
【請求項２３】前記スタートビット検出手段は、モー
ド情報を含むスタートビットを有するシリアルデータが
入力されると、このシリアルデータのうちのスタートビ
ットを検出して得られたモード情報に基づいて外部から
のリセット信号と同様の機能を有する内部リセット信号
を出力し、前記モード判断手段は、前記スタートビット検出手段か
らの内部リセット信号を入力することにより設定モード
になったと判断することを特徴とする請求項１９記載の
駆動制御装置。
【請求項２４】前記スタートビット検出手段は、モー
ド情報を含んだスタートビットを有するシリアルデータ
を入力し、そのスタートビットを検出して得られたモー
ド情報に基づいて、前記モード判断手段は駆動制御モー
ドか設定モードかを判断することを特徴とする請求項１
７記載の駆動制御装置。
【請求項２５】前記設定手段は、設定モードにおける
前記被駆動媒体の駆動制御に必要な設定を正常に終了し
たか否かを判定する正常終了判定手段を設けたことを特
徴とする請求項１７記載の駆動制御装置。
【請求項２６】前記正常終了判定手段は、設定が正常
に終了したか否かを、設定データの演算結果に基づいて
判定することを特徴とする請求項２５記載の駆動制御装
置。
【請求項２７】前記シリアルデータは、設定データの
和との理論和が所定値となるようなチェックデータを含
み、前記正常終了判定手段は、設定モードにおいて前記シリ
アルデータのうちの設定データの和を算出し、設定デー
タに基づく設定が終了すると、設定データの和と前記シ
リアルデータのうちのチェックデータとの論理和が所定
値となったときのみに設定が正常に終了したと判定する
ことを特徴とする請求項２６記載の駆動制御装置。
【請求項２８】前記正常終了判定手段は、設定データ
の和と前記シリアルデータのうちのチェックデータとの
論理和における下位の数ビットが所定値となったときの
みに設定が正常に終了したと判定することを特徴とする
請求項２７記載の駆動制御装置。
【請求項２９】前記モード判断手段は、前記正常終了
判定手段において設定が正常に終了したことを判定した
場合は駆動制御モードになったと判断し、前記正常終了
判定手段において設定が正常に終了したことを判定しな
い場合はまだ設定モードのままであると判断することを
特徴とする請求項２５ないし請求項２８記載の駆動制御
装置。
【請求項３０】前記設定手段は、前記正常終了判定手
段が設定の正常に終了したことを判定したときのみに設
定終了信号を出力し、前記モード判断手段は、前記設定手段からの設定終了信
号を検出することにより、駆動制御モードになったと判
断することを特徴とする請求項２５ないし請求項２９に
記載の駆動制御装置。
【請求項３１】前記設定手段には、設定モードにおい
て設定データを入力する設定データバッファを設け、前記駆動手段には、駆動制御モードにおいて駆動制御デ
ータを入力する駆動制御データバッファを設けたことを
特徴とする請求項１７記載の駆動制御装置。
【請求項３２】前記設定手段は、設定モードにおいて
前記設定データバッファに、そのビット幅分の設定デー
タが入力されるごとに、入力されたビット幅分の設定デ
ータについての設定を行うことを特徴とする請求項３１
記載の駆動制御装置。
【請求項３３】前記駆動制御データバッファは、前記
被駆動媒体を駆動する駆動条件に応じて組替え可能に構
成し、前記設定手段は、前記モード判断手段が設定モードを判
断している場合に入力するシリアルデータの設定データ
に含まれる駆動制御データの転送長情報に基づいて、駆
動制御データの転送長を設定し、前記駆動制御手段は、前記設定手段に設定された駆動制
御データの転送長情報に基づいて、前記駆動制御データ
バッファに対する駆動制御データの転送を行うことを特
徴とする請求項３１記載の駆動制御装置。
【請求項３４】前記駆動制御データバッファは、前記
被駆動媒体を駆動する駆動条件に応じて組替え可能に構
成し、前記駆動手段は、前記モード判断手段が駆動制御モード
を判断している場合に入力するシリアルデータのスター
トビットに含まれる駆動制御データの転送長情報に基づ
いて、前記駆動制御データバッファに対する駆動制御デ
ータの転送を行うことを特徴とする請求項３１記載の駆
動制御装置。
【請求項３５】外部へ設定データ又は駆動制御データ
を転送するデータ出力端子と、前記モード判断手段が設定モードを判断している場合
は、前記設定データバッファからのデータを前記データ
出力端子を介して外部へ転送し、前記モード判断手段が
駆動制御モードを判断している場合は、前記駆動制御デ
ータバッファからのデータを前記データ出力端子を介し
て外部へ転送する転送データ選択手段とを設けたことを
特徴とする請求項３１記載の駆動制御装置。
【請求項３６】請求項１３又は請求項１７記載の駆動
制御装置を複数カスケード接続して構成した駆動制御装
置であって、各駆動制御装置は、シリアルデータを入力するスタート
ビット検知端子をデータ入力端子及びデータ出力端子と
別個に設け、第１段の駆動制御装置は、外部からのシリアルデータを
転送するデータ線に対して、前記スタートビット検知端
子と前記データ入力端子とを共通に接続し、第２段以降の駆動制御装置は、外部からのシリアルデー
タを転送するデータ線に対して、各駆動制御装置のスタ
ートビット検知端子はパラレルに接続し、データ入力端
子は前段の駆動制御装置のデータ出力端子に接続するこ
とによりシリーズにカスケード接続したことを特徴とす
る駆動制御装置。
【請求項３７】請求項３５記載の駆動制御装置を複数
カスケード接続して構成した駆動制御装置であって、各駆動制御装置は、シリアルデータを入力するスタート
ビット検知端子とデータ入力端子とを別個に設け、第１段の駆動制御装置は、外部からのシリアルデータを
転送するデータ線に対して、前記スタートビット検知端
子と前記データ入力端子とを共通に接続し、第２段以降の駆動制御装置は、外部からのシリアルデー
タを転送するデータ線に対して、各駆動制御装置のスタ
ートビット検知端子はパラレルに接続し、データ入力端
子は前段の駆動制御装置のデータ出力端子に接続するこ
とによりシリーズにカスケード接続したことを特徴とす
る駆動制御装置。
【請求項３８】各駆動制御装置の設定手段は、前記モ
ード判断手段が設定モードを判断している場合に入力す
るシリアルデータの設定データに含まれる駆動制御デー
タの転送長情報に基づいて、駆動制御データの転送長を
設定し、各駆動制御装置の駆動制御手段は、前記設定手段に設定
された駆動制御データの転送長情報に基づいて、前記駆
動制御データバッファに対する駆動制御データの転送を
行うことを特徴とする請求項３７記載の駆動制御装置。
【請求項３９】各駆動制御装置の設定手段は、入力す
るシリアルデータのスタートビットに含まれる駆動制御
データの転送長情報に基づいて、前記駆動制御データバ
ッファに対する駆動制御データの転送を行うことを特徴
とする請求項３７記載の駆動制御装置。
【請求項４０】各駆動制御装置の設定手段は、前記モ
ード判断手段が設定モードを判断している場合に入力す
るシリアルデータの設定データに含まれる設定データの
転送数情報に基づいて、設定データの転送数を設定し、
この転送数の分だけ前記シリアルデータのうちの駆動制
御データをデータ入力手段に転送する転送制御を行うこ
とを特徴とする請求項３７記載の駆動制御装置。
【請求項４１】各駆動制御装置の設定データバッファ
のカスケード接続の状態に合わせた形式と容量で構成し
た設定データを含むシリアルデータをデータ線から入力
することを特徴とする請求項３７記載の駆動制御装置。
【請求項４２】前記設定データは、各駆動制御装置の
設定データバッファのビット幅とカスケード数の積を単
位として各駆動制御装置の設定データバッファに転送す
るようにし、各駆動制御装置は、上記転送単位で設定データバッファ
の設定データを設定することを特徴とする請求項４１記
載の駆動制御装置。