[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001095006A - Acc circuit - Google Patents

Acc circuit

Info

Publication number
JP2001095006A
JP2001095006A JP26558999A JP26558999A JP2001095006A JP 2001095006 A JP2001095006 A JP 2001095006A JP 26558999 A JP26558999 A JP 26558999A JP 26558999 A JP26558999 A JP 26558999A JP 2001095006 A JP2001095006 A JP 2001095006A
Authority
JP
Japan
Prior art keywords
circuit
acc
signal
level
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26558999A
Other languages
Japanese (ja)
Other versions
JP2001095006A5 (en
Inventor
Nobuo Takeya
信夫 竹谷
Hiroshi Moribe
宏 毛利部
Hisao Morita
久雄 森田
Ryuichi Shibuya
竜一 澁谷
Hitoshi Ando
仁 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP26558999A priority Critical patent/JP2001095006A/en
Publication of JP2001095006A publication Critical patent/JP2001095006A/en
Publication of JP2001095006A5 publication Critical patent/JP2001095006A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an ACC circuit characterized by having effect of not greatly enhancing noise greatly, even if the burst level becomes small. SOLUTION: In this ACC circuit, there are provided a first multiplication circuit 101, second multiplication circuit 102, first low-pass filter circuit 103, burst-level detection circuit 104, comparison circuit 105, second low-pass filter circuit 106, clipping circuit 107 and APC(auto phase control) circuit 108.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、バーストレベルが
小さくなってもノイズを大きくすることが少ないという
効果を提供するためのACC回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ACC circuit for providing an effect that noise is not greatly increased even when a burst level is reduced.

【0002】[0002]

【従来の技術】近年、ACC回路は大画面テレビ受像機
が普及するにあたって、高画質化を要求されており、そ
の高画質回路の一つとして重要視されている。
2. Description of the Related Art In recent years, with the spread of large-screen television receivers, ACC circuits have been required to have high image quality, and have been regarded as one of the high image quality circuits.

【0003】以下、図面を参照しながら、上述した従来
のACC回路の一例について説明を行う。
Hereinafter, an example of the above-described conventional ACC circuit will be described with reference to the drawings.

【0004】図2は、特開平6−253324号公報で
提案されているACC回路のブロック構成図を示すもの
であり、以下これを説明する。図示しないバンドパス・
フィルタにより、コンポジット信号から輝度成分が除去
された搬送色信号が搬送色信号増幅回路101により増
幅される。次に次段のACC増幅回路200へ供給さ
れ、第1のACC増幅回路201又は第2のACC増幅
回路202により増幅されたいずれかの搬送色信号は、
バースト増幅回路103及びクロマ増幅回路104に伝
達される。ここで、第1のACC増幅回路201は、利
得が大きく入力ダイナミックレンジが狭く、また第2の
ACC増幅回路202は、利得が小さく入力ダイナミッ
クレンジが広いものとして構成されている。
FIG. 2 shows a block diagram of an ACC circuit proposed in Japanese Patent Application Laid-Open No. Hei 6-253324, which will be described below. Bandpass not shown
The carrier chrominance signal from which the luminance component has been removed from the composite signal by the filter is amplified by the carrier chrominance signal amplification circuit 101. Next, one of the carrier color signals supplied to the next-stage ACC amplifier circuit 200 and amplified by the first ACC amplifier circuit 201 or the second ACC amplifier circuit 202 is
The signal is transmitted to the burst amplifier 103 and the chroma amplifier 104. Here, the first ACC amplifier circuit 201 has a large gain and a narrow input dynamic range, and the second ACC amplifier circuit 202 has a small gain and a wide input dynamic range.

【0005】そして次段のACC増幅切換回路203に
より、小入力カラーバーストレベルの状態では、第1の
ACC増幅回路201の出力を選択し、大入力カラーバ
ーストレベルの状態では、利得の小さい第2のACC増
幅回路202の出力を選択するようになっている。クロ
マ増幅回路104では、搬送色信号の内クロマ信号のみ
を分離して増幅し、次段のR−Y,B−Y復調並びにG
−Yマトリックス109に入力される。
The output of the first ACC amplification circuit 201 is selected by the ACC amplification switching circuit 203 at the next stage in the state of the small input color burst level, and in the state of the large input color burst level, the second ACC amplification circuit 201 has the small gain. Of the ACC amplifying circuit 202 is selected. The chroma amplifying circuit 104 separates and amplifies only the chroma signal of the carrier chrominance signal, and performs RY, BY demodulation and G in the next stage.
-Input to the Y matrix 109.

【0006】バースト増幅回路103では、搬送色信号
の内カラーバーストだけ抜き出して増幅し、ACC検波
回路105に伝える。このACC検波回路105は、カ
ラーバーストの振幅に反比例するACC制御電圧を生成
して、ACC増幅回路200を制御する。このACC制
御電圧は、それぞれ第1,第2のACC増幅回路20
1,202、及びACC増幅切換回路203に供給さ
れ、第1,第2のACC増幅回路201,202の利得
を制御し、またACC制御電圧の大きさにより、第1の
ACC増幅回路201、もしくは第2の増幅回路202
のいずれか一方の出力を切り換えて出力する。
The burst amplification circuit 103 extracts and amplifies only the color burst from the carrier chrominance signal and transmits it to the ACC detection circuit 105. The ACC detection circuit 105 generates an ACC control voltage that is inversely proportional to the amplitude of the color burst, and controls the ACC amplification circuit 200. This ACC control voltage is applied to the first and second ACC amplifier circuits 20 respectively.
1, ACC amplification switching circuit 203, and controls the gains of the first and second ACC amplification circuits 201, 202, and the first ACC amplification circuit 201 or Second amplifier circuit 202
Is switched and output.

【0007】前記ACC制御されたカラーバースト出力
は、ACC検波回路110並びにキラー検波回路111
に入力される。基準副搬送波発生回路(VCXO)10
6は、3.58MHzの基準副搬送波信号を生成し、こ
の信号は90°位相増幅並びに色相制御107によって
適正な位相関係の基準副搬送波信号にされる。この基準
副搬送波信号は、更に90°位相増幅並びにマトリック
ス108にて増幅され、APC検波回路110並びにキ
ラー検波回路111それぞれの他端に入力される。
The ACC-controlled color burst output is supplied to an ACC detection circuit 110 and a killer detection circuit 111.
Is input to Reference subcarrier generation circuit (VCXO) 10
6 generates a 3.58 MHz reference sub-carrier signal, which is converted into a reference sub-carrier signal having an appropriate phase relationship by 90 ° phase amplification and hue control 107. This reference subcarrier signal is further amplified by 90 ° phase amplification and matrix 108 and input to the other ends of APC detection circuit 110 and killer detection circuit 111, respectively.

【0008】APC検波回路110では、カラーバース
トと90°位相増幅並びにマトリックス108からの基
準副搬送波信号を位相検波する。この位相検波出力によ
り、VCXO106の基準副搬送波信号は、搬送色信号
のカラーバーストの周波数に引き込まれる。キラー検波
回路111は、カラーバーストの有無によりカラー放送
受信か、白黒放送受信かを判定する。
[0008] The APC detection circuit 110 performs phase detection of the color burst, 90 ° phase amplification, and the reference subcarrier signal from the matrix 108. With this phase detection output, the reference subcarrier signal of the VCXO 106 is pulled into the frequency of the color burst of the carrier chrominance signal. The killer detection circuit 111 determines whether to receive a color broadcast or a black and white broadcast based on the presence or absence of a color burst.

【0009】白黒放送受信時は、クロマ増幅回路104
の動作を停止する。90°位相増幅並びにマトリックス
108からの基準副搬送波信号は、R−Y,B−Y復調
並びにG−Yマトリックス108に入力され、クロマ増
幅回路104からのクロマ信号と位相検波され、色差信
号R−Y,G−Y,B−Yを出力する。上述の色信号再
生回路のACC制御状態を考えた時、例えば搬送色信号
のカラーバーストレベルが低いときは、第1のACC増
幅回路201で対応し、カラーバーストレベルが大きく
なったときは、第2のACC増幅回路202で対応する
様、ACC増加切り替え回路203で切換える。従来の
ACC増幅回路と比較し、第1のACC増幅回路201
は増幅器から減衰器へ変化する比率が小さくなり、AC
C増幅回路200全体のS/Nが悪化しにくい。
At the time of black and white broadcast reception, the chroma amplification circuit 104
Stop the operation of. The 90 ° phase amplification and the reference subcarrier signal from the matrix 108 are input to the RY, BY demodulation and GY matrix 108, where they are phase-detected with the chroma signal from the chroma amplifier circuit 104, and the color difference signal R- Y, GY, and BY are output. Considering the above-described ACC control state of the color signal reproducing circuit, for example, when the color burst level of the carrier color signal is low, it is handled by the first ACC amplifier circuit 201, and when the color burst level becomes high, Switching is performed by the ACC increase switching circuit 203 so as to be handled by the ACC amplification circuit 202 of No. 2. Compared to the conventional ACC amplifier circuit, the first ACC amplifier circuit 201
Reduces the rate of change from amplifier to attenuator,
The S / N of the entire C amplification circuit 200 is hardly deteriorated.

【0010】[0010]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、次のような問題点を有している。上記の
回路では確かにS/Nの改善効果はあるが、それはAC
C増幅回路200自体でノイズを出力する場合(アナロ
グ回路等の場合)において有効であり、ノイズを発生す
ることの無いデジタル信号処理にて、ACC回路を構成
する場合は大きな効果を期待できない。
However, the above configuration has the following problems. Although the above circuit certainly has an S / N improvement effect, it is
This is effective in the case where noise is output by the C amplification circuit 200 itself (in the case of an analog circuit or the like), and a large effect cannot be expected when an ACC circuit is formed by digital signal processing that does not generate noise.

【0011】[0011]

【課題を解決するための手段】上記問題点を解決するた
めに本発明のACC回路は、ACC制御電圧をクリップ
してACC特性を変えられるようにした構成を備えたも
のである。
In order to solve the above-mentioned problems, an ACC circuit according to the present invention has a configuration in which an ACC control voltage can be clipped to change ACC characteristics.

【0012】[0012]

【発明の実施の形態】本発明の請求項1に記載の発明は
バーストレベルが小さくなってもノイズを大きくするこ
とが少ないという効果を特徴とするACC回路であり、
ACC制御電圧をクリップしてACC特性を変えられる
ようにするという作用を有する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is an ACC circuit characterized by the effect that the noise is hardly increased even if the burst level is reduced.
This has the effect of allowing the ACC characteristic to be changed by clipping the ACC control voltage.

【0013】本発明の請求項2に記載の発明は入力され
たクロマ信号と後述するクリップ回路からの出力信号と
を掛算する第1の掛算回路と、前記第1の掛算回路からの
出力信号と後述するAPC回路からのSIN波信号とを
掛算する第2の掛算回路と、前記第2の掛算回路からの出
力信号の高域成分を落とす第1のローパスフィルター回
路と、前記第1のローパスフィルター回路からの出力信
号の中で、バースト期間の信号レベルを出力するバース
トレベル検出回路と、前記バーストレベル検出回路から
の出力信号と基準データとを比較してそのレベル差を出
力する比較回路と、前記比較回路からの出力信号の高域
成分を落とす第2のローパスフィルター回路と、前記第2
のローパスフィルター回路からの出力信号のHigh側
のレベルをクリップするクリップ回路と、前記第1の掛
算回路からの出力信号を入力し、入力されたクロマ信号
のサブキャリアーにロックしているSIN波を出力する
APC(Auto Phase Control)回路
とを備え、バーストレベルが小さくなってもノイズを大
きくすることが少ないという効果を特徴とするACC回
路であり、ACC制御電圧をクリップしてACC特性を
変えられるようにするという作用を有する。
According to a second aspect of the present invention, there is provided a first multiplying circuit for multiplying an input chroma signal and an output signal from a clip circuit described later, and an output signal from the first multiplying circuit. A second multiplication circuit for multiplying a sine wave signal from an APC circuit to be described later, a first low-pass filter circuit for reducing a high-frequency component of an output signal from the second multiplication circuit, and the first low-pass filter Among output signals from the circuit, a burst level detection circuit that outputs a signal level during a burst period, a comparison circuit that compares an output signal from the burst level detection circuit with reference data and outputs the level difference, A second low-pass filter circuit for reducing a high-frequency component of an output signal from the comparison circuit;
A clipping circuit for clipping the High-side level of the output signal from the low-pass filter circuit, and an output signal from the first multiplication circuit, and a SIN wave locked to a subcarrier of the input chroma signal. An ACC circuit comprising an APC (Auto Phase Control) circuit for outputting the signal, and characterized in that the noise is not greatly increased even when the burst level is reduced. The ACC characteristic can be changed by clipping the ACC control voltage. It has the effect of doing so.

【0014】以下本発明の実施の形態について、図面を
参照しながら説明する。 (実施の形態1)図1は本発明の実施例におけるACC
回路のブロック構成図を示すものである。図1におい
て、101は入力されたクロマ信号109と後述するク
リップ回路107からの出力信号とを掛算する掛算回
路、102は掛算回路101からの出力信号と後述する
APC回路108からのSIN波信号110とを掛算す
る掛算回路、103は掛算回路102からの出力信号の
高域成分を落とすローパスフィルター回路であり、B−
Y信号113を出力する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. (Embodiment 1) FIG. 1 shows an ACC according to an embodiment of the present invention.
FIG. 2 is a block diagram of a circuit. In FIG. 1, reference numeral 101 denotes a multiplication circuit for multiplying an input chroma signal 109 by an output signal from a clip circuit 107 described later, and 102 denotes an output signal from the multiplication circuit 101 and a sine wave signal 110 from an APC circuit 108 described later. Is a low-pass filter circuit that drops the high-frequency component of the output signal from the multiplication circuit 102;
The Y signal 113 is output.

【0015】104はローパスフィルター回路103か
らの出力信号の中で、バースト期間の信号レベルを出力
するバーストレベル検出回路、105はバーストレベル
検出回路104からの出力信号と基準データ112とを
比較してそのレベル差を出力する比較回路、106は比
較回路105からの出力信号の高域成分を落とすローパ
スフィルター回路、107はローパスフィルター回路1
06からの出力信号のHigh側のレベルをクリップ
し、そのクリップレベルを制御データ111にて制御で
きるクリップ回路、108は掛算回路101からの出力
信号を入力し、入力されたクロマ信号109のサブキャ
リアーにロックしているSIN波信号110を出力する
APC(Auto Phase Control)回路
である。
Reference numeral 104 denotes a burst level detection circuit for outputting a signal level during a burst period in the output signal from the low-pass filter circuit 103. Reference numeral 105 denotes a comparison between the output signal from the burst level detection circuit 104 and the reference data 112. A comparison circuit that outputs the level difference, 106 is a low-pass filter circuit that drops high-frequency components of an output signal from the comparison circuit 105, and 107 is a low-pass filter circuit 1.
A clipping circuit that clips the High-side level of the output signal from the control signal 06 and controls the clipping level by the control data 111. A clipping circuit 108 receives the output signal from the multiplication circuit 101 and outputs a subcarrier of the input chroma signal 109. APC (Auto Phase Control) circuit that outputs a sine wave signal 110 locked to the APC.

【0016】以上のように構成されたACC回路につい
て、以下図1及び図3を用いてその動作を説明する。
The operation of the ACC circuit configured as described above will be described below with reference to FIGS.

【0017】まず図3は本実施例の動作を説明する動作
説明図であって、ACC特性を示す図である。APC回
路108はクロマ信号109のサブキャリアーにロック
したSIN波信号110を出力する回路である。掛算回
路101、102、ローパスフィルター回路103、1
06、バーストレベル検出回路104、比較回路10
5、クリップ回路107にて構成されるループ回路はい
わゆるACC(AutoColor Control)
回路であり、入力されたクロマ信号109のサブキャリ
アーレベル(実際には掛算回路101の出力レベル)を
一定に保つ動作をするが、それは基準データ112によ
って変えることができる。その特性は図3に示している
が、横軸にクロマ信号109の入力レベル、縦軸にB−
Y信号113の出力レベルを示しており、クロマ信号1
09のレベルが変化しても出力されるB−Y信号の出力
レベルは一定を保っていることがわかる。
FIG. 3 is an operation explanatory diagram for explaining the operation of the present embodiment, and is a diagram showing ACC characteristics. The APC circuit 108 is a circuit that outputs a sine wave signal 110 locked to a subcarrier of the chroma signal 109. Multiplication circuits 101, 102, low-pass filter circuits 103, 1
06, burst level detection circuit 104, comparison circuit 10
5. The loop circuit constituted by the clip circuit 107 is a so-called ACC (AutoColor Control).
This circuit operates to keep the subcarrier level of the input chroma signal 109 (actually, the output level of the multiplication circuit 101) constant, but this can be changed by the reference data 112. The characteristics are shown in FIG. 3, where the horizontal axis represents the input level of the chroma signal 109 and the vertical axis represents the B-
The output level of the Y signal 113 is shown, and the chroma signal 1
It can be seen that the output level of the output BY signal is kept constant even when the level of 09 changes.

【0018】ただ、入力レベルがかなり小さくなると出
力レベルも小さくなっているところがあるが、これは掛
算回路101のゲインがMAXになった状態にあるから
である。そして、クロマ信号109が小さくなると掛算
回路101のゲインが大きくなるため、クロマ信号10
9自体に存在しているノイズを大きく強調してしまうこ
とになり、色のS/N感を悪くする。
However, when the input level is considerably reduced, the output level is also reduced in some cases, because the gain of the multiplication circuit 101 is in the MAX state. When the chroma signal 109 decreases, the gain of the multiplication circuit 101 increases.
The noise existing in the image 9 itself is greatly emphasized, and the S / N feeling of the color is deteriorated.

【0019】このようにクロマ信号109のレベルが小
さいときは掛算回路101のゲインを大きくするため
に、クリップ回路107からの制御信号が大きくなる。
このとき、クリップ回路107を制御している制御デー
タを小くすると、その出力データがクリップされるた
め、クリップ回路107から出力されるでーたは小さい
データを出力するようになる。
As described above, when the level of the chroma signal 109 is low, the control signal from the clipping circuit 107 increases in order to increase the gain of the multiplication circuit 101.
At this time, if the control data for controlling the clipping circuit 107 is reduced, the output data is clipped, so that small data output from the clipping circuit 107 is output.

【0020】そして、掛算回路101の出力信号のレベ
ルが小さくなり、結果として図3の点線に示すようなA
CC特性をとる。つまり、クロマ信号109のレベルが
小さいときは出力する色差信号のレベルを小さくする事
ができるため、色ノイズを必要以上に大きく強調するこ
とがなくなる。また、制御データ111を動かすと図3
の実線、点線のようにACC特性を変えることができる
ため、入力信号によってその特性を変え、その信号に最
適なACC特性を作ることができる。
Then, the level of the output signal of the multiplication circuit 101 decreases, and as a result, A
Take CC characteristics. That is, when the level of the chroma signal 109 is low, the level of the color difference signal to be output can be reduced, so that color noise is not emphasized more than necessary. Also, when the control data 111 is moved, FIG.
Since the ACC characteristics can be changed as indicated by the solid line and the dotted line, the characteristics can be changed depending on the input signal, and the ACC characteristics optimal for the signal can be created.

【0021】[0021]

【発明の効果】以上のように本発明はACC制御電圧を
クリップしてACC特性を変えられるようにした構成を
設けることにより、バーストレベルが小さくなってもノ
イズを大きく強調することが少なくすることができる。
As described above, according to the present invention, by providing a configuration in which the ACC characteristic can be changed by clipping the ACC control voltage, the noise is not greatly emphasized even when the burst level is reduced. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例におけるACC回路のブ
ロック構成図
FIG. 1 is a block diagram of an ACC circuit according to a first embodiment of the present invention.

【図2】従来のACC回路のブロック構成図FIG. 2 is a block diagram of a conventional ACC circuit.

【図3】本発明の第1の実施例におけるACC回路の動
作説明図
FIG. 3 is an explanatory diagram of an operation of the ACC circuit according to the first embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101 第1の掛算回路 102 第2の掛算回路 103 第1のローパスフィルター回路 104 バーストレベル検出回路 105 比較回路 106 第2のローパスフィルター回路 107 クリップ回路 108 APC(Auto Phase Contro
l)回路 109 クロマ信号 110 SIN波信号 111 制御データ 112 基準データ 113 B−Y信号
Reference Signs List 101 first multiplication circuit 102 second multiplication circuit 103 first low-pass filter circuit 104 burst level detection circuit 105 comparison circuit 106 second low-pass filter circuit 107 clip circuit 108 APC (Auto Phase Contro)
l) Circuit 109 Chroma signal 110 SIN wave signal 111 Control data 112 Reference data 113 BY signal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 久雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 澁谷 竜一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 安藤 仁 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5C066 AA03 BA01 CA07 DA03 DB07 EA06 EA24 EB06 EF03 EF04 GA02 GA03 GA15 GA16 HA03 KA08 KA12 KA13 KB03 KC02 KD02 KD03 KD04 KD06 KE03 KF03 KG01  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hisao Morita 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. 72) Inventor Hitoshi Ando 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture F-term in Matsushita Electric Industrial Co., Ltd. KE03 KF03 KG01

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 バーストレベルが小さくなってもノイズ
を大きく強調することが少ないという効果を特徴とする
ACC回路。
1. An ACC circuit characterized in that noise is not greatly emphasized even when a burst level is reduced.
【請求項2】 入力されたクロマ信号と後述するクリッ
プ回路からの出力信号とを掛算する第1の掛算回路と、
前記第1の掛算回路からの出力信号と後述するAPC回
路からのSIN波信号とを掛算する第2の掛算回路と、
前記第2の掛算回路からの出力信号の高域成分を落とす
第1のローパスフィルター回路と、前記第1のローパスフ
ィルター回路からの出力信号の中で、バースト期間の信
号レベルを出力するバーストレベル検出回路と、前記バ
ーストレベル検出回路からの出力信号と基準データとを
比較してそのレベル差を出力する比較回路と、前記比較
回路からの出力信号の高域成分を落とす第2のローパス
フィルター回路と、前記第2のローパスフィルター回路
からの出力信号のHigh側のレベルをクリップするク
リップ回路と、前記第1の掛算回路からの出力信号を入
力し、入力されたクロマ信号のサブキャリアーにロック
しているSIN波を出力するAPC(Auto Pha
se Control)回路とを備え、バーストレベル
が小さくなってもノイズを大きく強調することが少ない
という効果を特徴とするACC回路。
2. A first multiplying circuit for multiplying an input chroma signal by an output signal from a clip circuit described later;
A second multiplication circuit for multiplying an output signal from the first multiplication circuit and a sine wave signal from an APC circuit described later;
A first low-pass filter circuit for reducing a high-frequency component of an output signal from the second multiplying circuit; and a burst level detection for outputting a signal level during a burst period among output signals from the first low-pass filter circuit. Circuit, a comparison circuit that compares the output signal from the burst level detection circuit with reference data and outputs the level difference, and a second low-pass filter circuit that drops a high-frequency component of the output signal from the comparison circuit. A clipping circuit for clipping a High-side level of an output signal from the second low-pass filter circuit, and an output signal from the first multiplication circuit, and locking to a subcarrier of the input chroma signal. APC (Auto Pha) that outputs a SIN wave
(ACC) circuit, and has an effect that noise is not greatly emphasized even when the burst level is reduced.
【請求項3】 クリップ回路のクリップレベルを可変で
きるようにしたことを特徴とする請求項2記載のACC
回路。
3. The ACC according to claim 2, wherein the clip level of the clip circuit is variable.
circuit.
JP26558999A 1999-09-20 1999-09-20 Acc circuit Pending JP2001095006A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26558999A JP2001095006A (en) 1999-09-20 1999-09-20 Acc circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26558999A JP2001095006A (en) 1999-09-20 1999-09-20 Acc circuit

Publications (2)

Publication Number Publication Date
JP2001095006A true JP2001095006A (en) 2001-04-06
JP2001095006A5 JP2001095006A5 (en) 2006-11-02

Family

ID=17419230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26558999A Pending JP2001095006A (en) 1999-09-20 1999-09-20 Acc circuit

Country Status (1)

Country Link
JP (1) JP2001095006A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496477A (en) * 1990-08-10 1992-03-27 Sharp Corp Automatic gain control circuit
JPH04238476A (en) * 1991-01-23 1992-08-26 Sharp Corp White peak clip circuit
JPH0670229A (en) * 1992-08-21 1994-03-11 Sony Corp Exposure controller
JPH077741A (en) * 1993-02-26 1995-01-10 Samsung Electron Co Ltd Method and circuit for color signal demodulation
JPH0923395A (en) * 1995-07-05 1997-01-21 Fuji Film Micro Device Kk Agc circuit and acc circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496477A (en) * 1990-08-10 1992-03-27 Sharp Corp Automatic gain control circuit
JPH04238476A (en) * 1991-01-23 1992-08-26 Sharp Corp White peak clip circuit
JPH0670229A (en) * 1992-08-21 1994-03-11 Sony Corp Exposure controller
JPH077741A (en) * 1993-02-26 1995-01-10 Samsung Electron Co Ltd Method and circuit for color signal demodulation
JPH0923395A (en) * 1995-07-05 1997-01-21 Fuji Film Micro Device Kk Agc circuit and acc circuit

Similar Documents

Publication Publication Date Title
US4068257A (en) Color video signal recording and/or reproducing system
US4360929A (en) Automatic gain control circuit
JPH0560299B2 (en)
US4051510A (en) Hue correction apparatus controlled by chrominance saturation
JP2001095006A (en) Acc circuit
US4511915A (en) Color television encoding circuit
JP2982818B2 (en) Color difference signal processing circuit
KR0159935B1 (en) Television receiver
JPH11252584A (en) Signal processing circuit for television receiver
JP2002354495A (en) Television receiver
JP3395333B2 (en) Video signal processing circuit
JPH02265392A (en) Acc circuit
JP3096519B2 (en) Video signal processing circuit
JPH06101851B2 (en) Color video signal processor
JP3596951B2 (en) Video signal receiving device
JP2919936B2 (en) Television signal type discrimination circuit
KR100510479B1 (en) Video modulator having the function of controlling modulation index and modulation method thereof
JPH0654339A (en) Television receiver
JPH0514628Y2 (en)
JPH08256350A (en) Chroma signal processing circuit
JPS59122197A (en) Delay line automatic compensating circuit for pal type television receiver
JP2011120038A (en) Video detection circuit
JPS6019389A (en) Signal converting circuit
JPS58171190A (en) Receiver for color television
JPH06253324A (en) Acc amplifying circuit

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060919

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090818

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706