JP2001085804A - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereofInfo
- Publication number
- JP2001085804A JP2001085804A JP26450499A JP26450499A JP2001085804A JP 2001085804 A JP2001085804 A JP 2001085804A JP 26450499 A JP26450499 A JP 26450499A JP 26450499 A JP26450499 A JP 26450499A JP 2001085804 A JP2001085804 A JP 2001085804A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- insulating resin
- resin layer
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73259—Bump and HDI connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子回路や抵抗、
コンデンサ等の電子部品を実装するプリント配線板であ
って、放熱特性が改善され、輻射ノイズが低減されたプ
リント配線板およびその製造方法に関する。TECHNICAL FIELD The present invention relates to an electronic circuit, a resistor,
The present invention relates to a printed wiring board on which electronic components such as capacitors are mounted, the printed wiring board having improved heat radiation characteristics and reduced radiation noise, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】電子機器のデジタル化、高速化、高周波
化が急激に進んでいるが、周波数が高くなるとノイズに
よる誤動作の問題が無視できなくなる。したがって、ノ
イズ対策が重要な課題となっている。半導体装置のノイ
ズ対策としては、通常、ピン配置や電流分布を考慮して
インダクタンスを低減させることが行われる。ノイズが
発生する場合、信号線・電源・グランドを絶縁層を介し
て分離させ、寄生インダクタンスを下げることにより、
配線間で生じる電磁誘導の影響を軽減することができ
る。ノイズを発生しやすい、あるいはノイズの影響を受
けやすい半導体デバイスにおいて、さらにノイズを低減
するため、半導体パッケージの表面に接着剤を介して銅
箔を貼付したり、電磁波吸収材料を分散させたプラスチ
ックシートを貼付することも行われている。2. Description of the Related Art Digitalization, high speed, and high frequency of electronic devices are rapidly progressing. However, as the frequency increases, the problem of malfunction due to noise cannot be ignored. Therefore, noise countermeasures have become an important issue. As a countermeasure against noise of a semiconductor device, it is usual to reduce an inductance in consideration of a pin arrangement and a current distribution. When noise occurs, the signal line, power supply, and ground are separated through an insulating layer to reduce parasitic inductance,
The effect of electromagnetic induction generated between the wirings can be reduced. In a semiconductor device that easily generates noise or is susceptible to noise, a plastic sheet with a copper foil attached to the surface of the semiconductor package via an adhesive or a dispersion of electromagnetic wave absorbing material to further reduce noise It has also been affixed.
【０００３】上記の各ノイズ対策は、ノイズを発生しや
すいあるいはノイズの影響を受けやすい半導体デバイス
においてノイズの測定・評価を行い、その結果に対応す
るように行われる。ノイズの測定・評価方法としては、
例えば、デバイス内にノイズモニタ回路を設けて判定す
る方法や、パッケージあるいはボード上でのノイズ波形
を測定する方法などがあるが、いずれもデバイスを実際
に駆動させてノイズを発生させる直接評価法である。し
たがって、銅箔やプラスチックシートをパッケージ外部
に貼付する従来のノイズ対策は、ノイズの問題が顕著と
なった場合の後手対策といえる。[0003] Each of the above noise countermeasures is performed by measuring and evaluating noise in a semiconductor device in which noise is easily generated or easily affected by noise, and corresponding to the result. Noise measurement and evaluation methods include:
For example, there is a method of determining by providing a noise monitor circuit in the device, a method of measuring the noise waveform on the package or board, etc., but all are direct evaluation methods that actually drive the device and generate noise. is there. Therefore, the conventional countermeasures against noise, in which a copper foil or a plastic sheet is attached to the outside of the package, can be said to be a countermeasure against noise when the problem of noise becomes remarkable.
【０００４】また、半導体装置の多機能化、高集積化に
伴いゲート数が増加しており、消費電力は上昇する傾向
にある。したがって、電子回路からの発熱も問題となっ
ている。チップ温度、特にｐｎ接合部のジャンクション
温度は通常８０〜１００℃以下に維持する必要があり、
温度がその範囲を超えると、誤動作の増加が問題とな
る。In addition, the number of gates is increasing with the multifunctionality and higher integration of semiconductor devices, and the power consumption tends to increase. Therefore, heat generation from the electronic circuit is also a problem. The chip temperature, especially the junction temperature of the pn junction, usually needs to be maintained at 80 to 100 ° C. or less,
If the temperature exceeds that range, an increase in malfunctions becomes a problem.
【０００５】従来、半導体パッケージからの放熱効率を
改善する目的で、発生する熱量の多い箇所のパッケージ
外側にヒートシンクを設けたり、ＩＣチップにヒート・
スプレッダと呼ばれる銅板やヒートパイプを取り付けた
りすることが行われている。また、半導体パッケージか
らの放熱をより良好とするため、アルミニウム等からな
る放熱フィンを半導体パッケージに接着剤あるいはろう
剤で取り付けることも行われている。さらに、小型のフ
ァンを用いてＩＣチップまたは半導体パッケージを冷却
することも行われている。Conventionally, in order to improve the heat radiation efficiency from a semiconductor package, a heat sink is provided outside the package at a place where a large amount of heat is generated, or a heat sink is provided on an IC chip.
Attachment of a copper plate or a heat pipe called a spreader is performed. Further, in order to improve the heat radiation from the semiconductor package, a heat radiation fin made of aluminum or the like is attached to the semiconductor package with an adhesive or a brazing agent. Further, cooling of an IC chip or a semiconductor package using a small fan is also performed.
【０００６】ＩＣチップ等の電子部品をプリント配線板
の内部に実装し、かつ、実装されたＩＣチップの放熱対
策がなされている半導体装置が、特開平５−２１１２５
６号公報に開示されている。特開平５−２１１２５６号
公報記載の半導体装置は、図３に示すように、下層基板
１０１、キャビティ基板１０２および上層基板１０３の
３層から電気配線基板が構成され、キャビティ基板１０
２にキャビティ１０４が形成されている。キャビティ１
０４内にバンプ１０５を介してＩＣチップ１０６がフリ
ップ・チップ実装されている。A semiconductor device in which electronic components such as an IC chip are mounted inside a printed wiring board and measures against heat radiation of the mounted IC chip are disclosed in Japanese Patent Laid-Open No. 5-21125.
No. 6 discloses this. In the semiconductor device described in Japanese Patent Application Laid-Open No. Hei 5-21256, as shown in FIG. 3, an electric wiring board is composed of a lower substrate 101, a cavity substrate 102, and an upper substrate 103.
2, a cavity 104 is formed. Cavity 1
The IC chip 106 is flip-chip mounted in the chip 04 via a bump 105.
【０００７】ＩＣチップ１０６と上層基板１０３との間
には例えばエポキシ系樹脂からなる熱良伝導性材１０７
が形成され、ＩＣチップ１０６からの放熱が促進されて
いる。下層基板１０１とキャビティ基板１０２の層間、
およびキャビティ基板１０２と上層基板１０３の層間に
はそれぞれ配線１０８が形成されている。また、各層の
配線１０８を接続するバイアホール１０９が基板１０
１、１０２、１０３の層間に形成されている。上記の半
導体装置によれば、電気配線基板の内部にＩＣチップ１
０６が実装され、上層基板１０３および下層基板１０１
の表面にそれぞれ電子部品１１０が形成されている。し
たがって、ＩＣチップ１０６からの放熱を熱良伝導性材
１０７により促進させながら、実装密度を向上させるこ
とが可能となっている。[0007] Between the IC chip 106 and the upper substrate 103, a thermally conductive material 107 made of, for example, an epoxy resin.
Are formed, and heat radiation from the IC chip 106 is promoted. Between the lower substrate 101 and the cavity substrate 102,
Wirings 108 are formed between the cavity substrate 102 and the upper substrate 103, respectively. Also, via holes 109 for connecting the wirings 108 of each layer are formed in the substrate 10.
It is formed between layers 1, 102 and 103. According to the above semiconductor device, the IC chip 1 is provided inside the electric wiring board.
06 is mounted, and the upper substrate 103 and the lower substrate 101
The electronic component 110 is formed on the surface of each. Therefore, the mounting density can be improved while heat radiation from the IC chip 106 is promoted by the thermally conductive material 107.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上記の
従来のノイズ対策および発熱対策によれば、ノイズ対策
と発熱対策とを別個に行う必要がある。すなわち、ノイ
ズを低減するためには例えばパッケージ外部にプラスチ
ックシートを貼付し、さらに、放熱効率を向上させるた
めにはパッケージの外部もしくは特開平５−２１１２５
６号公報に記載のようにパッケージの内部に放熱手段を
設ける必要がある。したがって、電子機器を小型化・軽
量化する上で妨げとなる。However, according to the above-described conventional noise countermeasures and heat countermeasures, it is necessary to separately perform noise countermeasures and heat countermeasures. That is, for example, a plastic sheet is attached to the outside of the package in order to reduce noise, and the outside of the package or JP-A-5-21125 is used to improve the heat radiation efficiency.
It is necessary to provide a heat radiating means inside the package as described in Japanese Patent Application Laid-Open No. 6-64. Therefore, it becomes an obstacle in reducing the size and weight of the electronic device.
【０００９】また、放熱特性を改善する目的で、プリン
ト配線板の表面にヒート・スプレッダとして例えば銅箔
ベタ層を形成した場合には、銅箔ベタ層上への配線の形
成や電子部品の実装ができないため、高密度配線や高密
度実装が不可能となる。本発明は上記の問題点に鑑みて
なされたものであり、したがって本発明は、電子部品の
高密度実装が可能であり、ノイズおよび発熱の影響が低
減されるプリント配線板およびその製造方法を提供する
ことを目的とする。In the case where a solid copper foil layer is formed as a heat spreader on the surface of a printed wiring board for the purpose of improving heat radiation characteristics, formation of wiring and mounting of electronic components on the solid copper foil layer are performed. Therefore, high-density wiring and high-density mounting become impossible. The present invention has been made in view of the above-described problems, and accordingly, the present invention provides a printed wiring board in which high-density mounting of electronic components is possible and the influence of noise and heat generation is reduced, and a method of manufacturing the same. The purpose is to do.
【００１０】[0010]
【課題を解決するための手段】上記の目的を達成するた
め、本発明のプリント配線板は、表面に第１の配線が形
成された基材と、前記基材上に形成され、前記第１の配
線に接続する電子回路と、前記電子回路および前記基材
上に形成された絶縁性樹脂層と、前記絶縁性樹脂層上に
接着層を介して形成された金属層とを有し、前記金属層
は前記電子回路からの放熱を促進し、前記電子回路に対
する外部雑音および前記電子回路からの放射雑音を低減
する特性を有することを特徴とする。In order to achieve the above object, a printed wiring board according to the present invention comprises: a base having a first wiring formed on a surface thereof; An electronic circuit connected to the wiring, an insulating resin layer formed on the electronic circuit and the substrate, and a metal layer formed on the insulating resin layer via an adhesive layer, The metal layer has a characteristic of promoting heat radiation from the electronic circuit and reducing external noise to the electronic circuit and radiation noise from the electronic circuit.
【００１１】本発明のプリント配線板は、好適には、前
記絶縁性樹脂層上に形成された第２の配線を有すること
を特徴とする。本発明のプリント配線板は、さらに好適
には、前記電子回路上の前記絶縁性樹脂層に形成され
た、前記電子回路と前記第２の配線とを電気的に接続す
るスルーホールを有することを特徴とする。本発明のプ
リント配線板は、好適には、前記電子回路は半導体素子
であり、前記半導体素子は能動領域を前記基材に向けて
実装されていることを特徴とする。本発明のプリント配
線板は、好適には、前記金属層は銅箔であることを特徴
とする。本発明のプリント配線板は、好適には、前記接
着層はエポキシ系樹脂層であることを特徴とする。[0011] The printed wiring board of the present invention preferably has a second wiring formed on the insulating resin layer. The printed wiring board of the present invention further preferably has a through hole formed in the insulating resin layer on the electronic circuit, for electrically connecting the electronic circuit and the second wiring. Features. The printed wiring board of the present invention is preferably characterized in that the electronic circuit is a semiconductor element, and the semiconductor element is mounted with an active area facing the base. The printed wiring board of the present invention is preferably characterized in that the metal layer is a copper foil. The printed wiring board of the present invention is preferably characterized in that the adhesive layer is an epoxy resin layer.
【００１２】これにより、プリント配線板に実装された
電子部品に対するノイズの影響や、電子部品の温度上昇
を防止することが可能となる。また、本発明のプリント
配線板によれば、プリント配線板が収納されるパッケー
ジの外部にノイズ対策あるいは放熱性改善のための部材
を付加する必要がないため、プリント配線板が用いられ
る電子機器を小型化・薄型化することができる。特に、
電子回路をフリップ・チップ実装した場合には、表面実
装の場合に比較して一般に放熱効率が低下しやすいが、
本発明のプリント配線板によれば、電子回路を被覆する
絶縁性樹脂層および金属層を介して電子回路からの放熱
が行われるため、実装された電子回路の温度上昇を抑制
することができる。This makes it possible to prevent the effects of noise on the electronic components mounted on the printed wiring board and to prevent the electronic components from rising in temperature. Further, according to the printed wiring board of the present invention, it is not necessary to add a member for noise suppression or heat radiation improvement outside the package in which the printed wiring board is stored. The size and thickness can be reduced. In particular,
When an electronic circuit is flip-chip mounted, the heat radiation efficiency generally tends to be lower than in the case of surface mounting.
According to the printed wiring board of the present invention, heat is radiated from the electronic circuit through the insulating resin layer and the metal layer that cover the electronic circuit, so that a rise in the temperature of the mounted electronic circuit can be suppressed.
【００１３】また、本発明のプリント配線板において放
熱／ノイズ対策のために設けられる金属層は、構造が簡
単であり、簡略な工程でプリント配線板表面に形成する
ことができる。さらに、金属層をプリント配線板表面に
接着するための接着剤としてエポキシ系樹脂を用いるこ
とにより、内部応力を低減させ、プリント配線板内部に
実装される電子回路の損傷を防止することができる。Further, the metal layer provided for heat dissipation / noise measures in the printed wiring board of the present invention has a simple structure and can be formed on the surface of the printed wiring board by a simple process. Furthermore, by using an epoxy resin as an adhesive for bonding the metal layer to the surface of the printed wiring board, internal stress can be reduced, and damage to an electronic circuit mounted inside the printed wiring board can be prevented.
【００１４】上記の目的を達成するため、本発明のプリ
ント配線板は、表面に第１の配線が形成された基材と、
前記基材上に形成され、前記第１の配線に接続する第１
の電子回路と、前記第１の電子回路および前記基材上に
形成された第１の絶縁性樹脂層と、前記第１の絶縁性樹
脂層上に第１の接着層を介して形成された第１の金属層
と、前記基材の裏面に形成された第２の配線と、前記基
材の裏面に形成され、前記第２の配線に接続する第２の
電子回路と、前記第２の電子回路および前記基材の裏面
を被覆する第２の絶縁性樹脂層と、前記第２の絶縁性樹
脂層の表面に第２の接着層を介して形成された第２の金
属層とを有し、前記第１および第２の金属層は前記第１
および第２の電子回路からの放熱を促進し、前記第１お
よび第２の電子回路に対する外部雑音、および前記第１
および第２の電子回路からの放射雑音を低減する特性を
有することを特徴とする。[0014] In order to achieve the above object, a printed wiring board of the present invention comprises: a base material having a first wiring formed on a surface thereof;
A first layer formed on the base material and connected to the first wiring;
An electronic circuit, a first insulating resin layer formed on the first electronic circuit and the base material, and a first adhesive layer formed on the first insulating resin layer. A first metal layer, a second wiring formed on the back surface of the base material, a second electronic circuit formed on the back surface of the base material and connected to the second wiring, A second insulating resin layer covering the back surface of the electronic circuit and the base; and a second metal layer formed on the surface of the second insulating resin layer via a second adhesive layer. And wherein the first and second metal layers are
And heat radiation from the second electronic circuit, and external noise to the first and second electronic circuits;
And a characteristic of reducing radiation noise from the second electronic circuit.
【００１５】本発明のプリント配線板によれば、プリン
ト配線板の両面に電子回路を実装し、かつ、それぞれの
面において電子回路からの放熱を促進させ、ノイズの影
響を低減することが可能となる。したがって、放熱／ノ
イズ対策がなされ、高密度実装が可能であるプリント配
線板が実現される。According to the printed wiring board of the present invention, it is possible to mount electronic circuits on both sides of the printed wiring board, promote heat radiation from the electronic circuits on each side, and reduce the influence of noise. Become. Therefore, a heat dissipation / noise countermeasure is taken, and a printed wiring board capable of high-density mounting is realized.
【００１６】さらに、上記の目的を達成するため、本発
明のプリント配線板の製造方法は、基材表面に第１の配
線を形成する工程と、前記基材上に前記第１の配線に接
続するように電子回路を実装する工程と、前記電子回路
および前記基材上に絶縁性樹脂層を形成する工程と、前
記絶縁性樹脂層上に接着層を介して、前記電子回路から
の放熱を促進し、前記電子回路に対する外部雑音および
前記電子回路からの放射雑音を低減する特性を有する金
属層を形成する工程とを有することを特徴とする。Further, in order to achieve the above object, a method of manufacturing a printed wiring board according to the present invention comprises a step of forming a first wiring on a surface of a base material and a step of connecting the first wiring on the base material. Mounting an electronic circuit so as to perform, a step of forming an insulating resin layer on the electronic circuit and the base material, and dissipating heat from the electronic circuit via an adhesive layer on the insulating resin layer. Forming a metal layer having a characteristic of accelerating and reducing external noise to the electronic circuit and radiation noise from the electronic circuit.
【００１７】本発明のプリント配線板の製造方法は、好
適には、前記金属層を形成する工程は、前記絶縁性樹脂
層上に半硬化状態の接着剤を介して金属膜を圧着させる
工程と、前記接着剤を硬化させて接着層を形成する工程
とを含むことを特徴とする。本発明のプリント配線板の
製造方法は、さらに好適には、前記金属層を形成する工
程は、前記金属膜を圧着させた後、前記金属膜にエッチ
ングを行う工程を含むことを特徴とする。In the method for manufacturing a printed wiring board according to the present invention, preferably, the step of forming the metal layer includes a step of pressing a metal film on the insulating resin layer via a semi-cured adhesive. Curing the adhesive to form an adhesive layer. In the method of manufacturing a printed wiring board according to the present invention, more preferably, the step of forming the metal layer includes a step of pressing the metal film and then etching the metal film.
【００１８】本発明のプリント配線板の製造方法は、好
適には、前記絶縁性樹脂層上に第２の配線を形成する工
程を有することを特徴とする。本発明のプリント配線板
の製造方法は、好適には、前記電子回路上の前記絶縁性
樹脂層に、前記電子回路と前記第２の配線とを電気的に
接続するスルーホールを形成する工程を有することを特
徴とする。本発明のプリント配線板の製造方法は、さら
に好適には、前記スルーホールを形成する工程は、レー
ザ光照射により前記絶縁性樹脂層を穿孔する工程を含む
ことを特徴とする。本発明のプリント配線板の製造方法
は、好適には、前記スルーホールを形成する工程は、前
記穿孔箇所に導電性材料を埋め込む工程と、前記導電性
材料の表面を平滑化する工程とを含むことを特徴とす
る。本発明のプリント配線板の製造方法は、好適には、
前記導電性材料を埋め込む工程は、めっきを行う工程を
含むことを特徴とする。本発明のプリント配線板の製造
方法は、好適には、前記導電性材料を埋め込む工程は、
導電ペーストを注入する工程を含むことを特徴とする。The method for manufacturing a printed wiring board according to the present invention preferably includes a step of forming a second wiring on the insulating resin layer. The method for manufacturing a printed wiring board according to the present invention preferably includes a step of forming a through hole for electrically connecting the electronic circuit and the second wiring to the insulating resin layer on the electronic circuit. It is characterized by having. In the method of manufacturing a printed wiring board according to the present invention, more preferably, the step of forming the through hole includes a step of piercing the insulating resin layer by irradiating a laser beam. In the method for manufacturing a printed wiring board according to the present invention, preferably, the step of forming the through hole includes a step of embedding a conductive material in the hole, and a step of smoothing the surface of the conductive material. It is characterized by the following. The method for manufacturing a printed wiring board of the present invention is preferably
The step of embedding the conductive material includes a step of performing plating. The method for manufacturing a printed wiring board of the present invention is preferably arranged such that the step of embedding the conductive material includes:
The method includes a step of injecting a conductive paste.
【００１９】本発明のプリント配線板の製造方法は、好
適には、前記電子回路を実装する工程は、半導体素子を
能動領域が前記基材に向くように実装する工程であるこ
とを特徴とする。本発明のプリント配線板の製造方法
は、好適には、前記電子回路を実装する工程は、はんだ
バンプを介して前記半導体素子を前記第１の配線に接続
する工程を含むことを特徴とする。本発明のプリント配
線板の製造方法は、好適には、前記電子回路を実装後、
前記半導体素子と前記基材との空間に絶縁層を形成する
工程を有することを特徴とする。In the method of manufacturing a printed wiring board according to the present invention, preferably, the step of mounting the electronic circuit is a step of mounting a semiconductor element such that an active area faces the base. . In the method for manufacturing a printed wiring board according to the present invention, preferably, the step of mounting the electronic circuit includes a step of connecting the semiconductor element to the first wiring via a solder bump. The method for manufacturing a printed wiring board of the present invention is preferably configured such that after mounting the electronic circuit,
A step of forming an insulating layer in a space between the semiconductor element and the base material.
【００２０】これにより、簡略な工程で放熱／ノイズ対
策がなされたプリント配線板を形成することが可能とな
る。また、本発明のプリント配線板の製造方法によれ
ば、例えばレーザ光照射により絶縁性樹脂層に任意にス
ルーホールを形成したり、プリント配線板表面のうち、
特定の箇所にのみ放熱／ノイズ対策のための金属層を形
成したりすることもできる。したがって、プリント配線
板表面に電子部品を形成し、実装密度を高めることがで
きる。Thus, it is possible to form a printed wiring board with heat radiation / noise measures taken in a simple process. Further, according to the method of manufacturing a printed wiring board of the present invention, for example, through holes are arbitrarily formed in the insulating resin layer by laser light irradiation,
It is also possible to form a metal layer for heat dissipation / noise measures only at specific locations. Therefore, electronic components can be formed on the surface of the printed wiring board, and the mounting density can be increased.
【００２１】また、上記の目的を達成するため、本発明
のプリント配線板の製造方法は、基材表面に第１の配線
を形成する工程と、前記基材上に前記第１の配線に接続
するように第１の電子回路を実装する工程と、前記第１
の電子回路および前記基材上に第１の絶縁性樹脂層を形
成する工程と、前記基材の裏面に第２の配線を形成する
工程と、前記基材の裏面に、前記第２の配線に接続する
ように第２の電子回路を実装する工程と、前記第２の電
子回路および前記基材の裏面を被覆する第２の絶縁性樹
脂層を形成する工程と、前記第１の絶縁性樹脂層および
前記第２の絶縁性樹脂層の表面に、それぞれ接着層を介
して、前記第１および第２の電子回路からの放熱を促進
し、前記第１および第２の電子回路に対する外部雑音、
および前記第１および第２の電子回路からの放射雑音を
低減する特性を有する金属層を形成する工程とを有する
ことを特徴とする。According to another aspect of the present invention, there is provided a method of manufacturing a printed wiring board, comprising the steps of: forming a first wiring on a surface of a substrate; and connecting the first wiring to the first wiring on the substrate. Mounting the first electronic circuit so as to perform
Forming a first insulating resin layer on the electronic circuit and the base, forming a second wiring on the back of the base, and forming the second wiring on the back of the base. Mounting a second electronic circuit so as to connect to the first electronic circuit, forming a second insulating resin layer covering the second electronic circuit and the back surface of the base material, Heat radiation from the first and second electronic circuits is promoted on the surfaces of the resin layer and the second insulating resin layer via an adhesive layer, respectively, so that external noise to the first and second electronic circuits is reduced. ,
And forming a metal layer having a characteristic of reducing radiation noise from the first and second electronic circuits.
【００２２】これにより、プリント配線板の両面に電子
回路を実装し、さらにそれぞれの面において、放熱／ノ
イズ対策を行うことが可能となる。また、本発明のプリ
ント配線板の製造方法によれば、プリント配線板の両面
に金属層を形成することによりプリント配線板の放熱／
ノイズ対策が同時になされる。したがって、電子機器を
小型化・薄型化することが可能となる。This makes it possible to mount electronic circuits on both sides of the printed wiring board and to take measures against heat radiation / noise on each side. Further, according to the method of manufacturing a printed wiring board of the present invention, the heat dissipation /
Noise measures are taken at the same time. Therefore, it is possible to reduce the size and thickness of the electronic device.
【００２３】[0023]
【発明の実施の形態】以下に、本発明のプリント配線板
およびその製造方法の実施の形態について、図面を参照
して説明する。図１（ａ）は本実施形態のプリント配線
板の断面図である。図１（ａ）に示すように、本実施形
態のプリント配線板は基材１上に絶縁性樹脂層２を有
し、基材１には絶縁性樹脂層２内に埋め込まれたＩＣチ
ップ（ベアＩＣ）３が実装されている。基材１は例えば
カプトン（デュポン社の商品名）やユーピレックス（宇
部興産の商品名）等のポリイミド樹脂、ガラスエポキシ
樹脂、ポリエステル樹脂やセラミック等からなり、基材
１の表面には配線が印刷されている。また、基材１は両
面に配線が印刷された両面プリント配線板、あるいは複
数のプリント配線板が積層された多層プリント配線板で
あってもよい。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the printed wiring board and the method of manufacturing the same according to the present invention will be described below with reference to the drawings. FIG. 1A is a cross-sectional view of the printed wiring board of the present embodiment. As shown in FIG. 1A, the printed wiring board of the present embodiment has an insulating resin layer 2 on a base material 1 and an IC chip embedded in the insulating resin layer 2 ( Bare IC) 3 is mounted. The base material 1 is made of, for example, polyimide resin such as Kapton (trade name of DuPont) or Upilex (trade name of Ube Industries), glass epoxy resin, polyester resin, ceramic, or the like. Wiring is printed on the surface of the base material 1. ing. Further, the substrate 1 may be a double-sided printed wiring board having wiring printed on both sides, or a multilayer printed wiring board in which a plurality of printed wiring boards are stacked.
【００２４】基材１とＩＣチップ３との接続は、ＩＣチ
ップ３のアルミ電極表面に形成されたはんだバンプ（も
しくは金バンプ）４と、はんだペースト（もしくは導電
性接着剤層）５と、基材１表面の金めっきが施された銅
電極６によりなされている。基材１とＩＣチップ３との
間の空間は絶縁性樹脂からなるアンダーフィル７により
埋め込まれている。また、基材１表面には銅からなるバ
イアホール接続ランド８も形成されている。The connection between the base material 1 and the IC chip 3 is performed by a solder bump (or gold bump) 4 formed on the surface of the aluminum electrode of the IC chip 3, a solder paste (or a conductive adhesive layer) 5, The copper electrode 6 is provided with gold plating on the surface of the material 1. The space between the substrate 1 and the IC chip 3 is filled with an underfill 7 made of an insulating resin. Further, via-hole connection lands 8 made of copper are also formed on the surface of the substrate 1.
【００２５】絶縁性樹脂層２の上層には接着層９を介し
て、所定のパターンを有する金属層１０が形成されてい
る。金属層１０によりＩＣチップ３からの放熱が促進さ
れ、また輻射ノイズが低減される。金属層１０が薄い場
合には、金属層１０上に例えばめっきにより導電層１１
が形成される。金属層１０および導電層１１以外の部分
には接着層９上にソルダーレジスト１２が形成されてい
る。ＩＣチップ３の上部の絶縁性樹脂層２および接着層
９にはスルーホール１３が形成され、スルーホール１３
内は導電層１４となっている。また、バイアホール接続
ランド８上部の絶縁性樹脂層２、接着層９および金属層
１０にも適宜、信号線などに接続するバイアホール（不
図示）が形成される。A metal layer 10 having a predetermined pattern is formed on the insulating resin layer 2 via an adhesive layer 9. The heat dissipation from the IC chip 3 is promoted by the metal layer 10, and the radiation noise is reduced. When the metal layer 10 is thin, the conductive layer 11 is formed on the metal layer 10 by, for example, plating.
Is formed. In portions other than the metal layer 10 and the conductive layer 11, a solder resist 12 is formed on the adhesive layer 9. A through hole 13 is formed in the insulating resin layer 2 and the adhesive layer 9 on the upper part of the IC chip 3.
The inside is a conductive layer 14. Also, via holes (not shown) for connecting to signal lines and the like are formed in the insulating resin layer 2, the adhesive layer 9, and the metal layer 10 above the via hole connection lands 8 as appropriate.
【００２６】上記の本実施形態のプリント配線板によれ
ば、ＩＣチップ３上に接着層９を介して金属層１０が形
成されていることにより、電子回路からの放熱が促進さ
れ、実装されたＩＣチップ３の温度上昇を抑制すること
ができる。また、金属層１０が形成されていることによ
り、不要な輻射ノイズが低減される。したがって、従来
のデバイスで用いられていたノイズ低減のためのシール
ドケースやプラスチックシート等が不要となり、電子機
器を小型化・薄型化することが可能となる。According to the printed wiring board of the present embodiment, since the metal layer 10 is formed on the IC chip 3 with the adhesive layer 9 interposed therebetween, heat radiation from the electronic circuit is promoted and the printed circuit board is mounted. The temperature rise of the IC chip 3 can be suppressed. In addition, since the metal layer 10 is formed, unnecessary radiation noise is reduced. Therefore, a shield case, a plastic sheet, and the like for reducing noise, which are used in the conventional device, become unnecessary, and the electronic device can be reduced in size and thickness.
【００２７】次に、上記の本実施形態のプリント配線板
の製造方法について説明する。まず、図１（ｂ）に示す
ように、基材１に印刷された銅配線（不図示）に金めっ
きを施し、基材１とＩＣチップ３との接続のための銅電
極６およびバイアホール接続ランド８を形成する。ま
た、ＩＣチップ３のアルミ電極の表面にはんだ（もしく
は金）バンプ４を形成する。はんだ（もしくは金）バン
プ４と銅電極６とを、はんだペーストもしくは導電性接
着剤層５を介して接続させる。導電性接着剤層５として
は例えば、樹脂内に金属粒を分散させてシート状にした
異方性導電接着剤（ＡＣＦ；ａｎｉｓｏｔｒｏｐｉｃ
ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）を用いることができ
る。異方性導電接着剤を用いる場合、上下から加熱・加
圧すると樹脂が軟化し、金属粒により電気的接続が得ら
れる。基材１とＩＣチップ３との間の空間をアンダーフ
ィル７により埋め込む場合には、低粘度高純度エポキシ
系インキ等の絶縁性樹脂を、例えばディスペンサーを用
いて注入し、１００〜１２０℃で３０分〜１時間加熱し
て樹脂を仮硬化させる。Next, a method of manufacturing the printed wiring board of the present embodiment will be described. First, as shown in FIG. 1B, a copper wiring (not shown) printed on the base material 1 is plated with gold, and a copper electrode 6 and a via hole for connecting the base material 1 to the IC chip 3 are provided. The connection lands 8 are formed. Further, a solder (or gold) bump 4 is formed on the surface of the aluminum electrode of the IC chip 3. The solder (or gold) bump 4 and the copper electrode 6 are connected via a solder paste or a conductive adhesive layer 5. As the conductive adhesive layer 5, for example, an anisotropic conductive adhesive (ACF; anisotropic) formed by dispersing metal particles in a resin to form a sheet.
conductive film) can be used. When an anisotropic conductive adhesive is used, the resin is softened when heated and pressed from above and below, and electrical connection is obtained by metal particles. When filling the space between the base material 1 and the IC chip 3 with the underfill 7, an insulating resin such as a low-viscosity high-purity epoxy-based ink is injected using, for example, a dispenser, and is heated at 100 to 120 ° C. for 30 minutes. The resin is temporarily cured by heating for 1 minute to 1 hour.
【００２８】次に、図１（ｃ）に示すように、低内部応
力で高純度の熱硬化型エポキシ系インキを例えばステン
レススクリーンを用いて全面に印刷する。続いて、印刷
されたインキ内部の気泡を真空脱気により除去する。そ
の後、１００〜１２０℃で１〜２時間加熱して樹脂を仮
硬化させ、さらに、１５０℃で３０〜１時間加熱して樹
脂を硬化させる。これにより、ＩＣチップ３上の厚さが
例えば３０〜１００μｍである絶縁性樹脂層２が形成さ
れる。Next, as shown in FIG. 1C, a high-purity thermosetting epoxy-based ink with low internal stress is printed on the entire surface using, for example, a stainless steel screen. Subsequently, air bubbles inside the printed ink are removed by vacuum degassing. Then, the resin is temporarily cured by heating at 100 to 120 ° C for 1 to 2 hours, and further heated at 150 ° C for 30 to 1 hour to cure the resin. Thus, the insulating resin layer 2 having a thickness of, for example, 30 to 100 μm on the IC chip 3 is formed.
【００２９】次に、図１（ｄ）に示すように、絶縁性樹
脂層２の上層に金属層として例えば銅箔１０ａを、接着
層９を介して圧着させる。銅箔１０ａの厚さは例えば１
２μｍとするが、１８μｍあるいは３５μｍなど適宜変
更することができる。接着層９としては半硬化状態（Ｂ
ステージ）のエポキシ系樹脂を用い、接着層９の厚さは
例えば２０〜５０μｍ程度とする。接着層９となる樹脂
があらかじめ表面に形成された銅箔１０ａとして、例え
ば銅箔ＲＣＣ（松下電工製、住友ベークライト製、日立
化成製）を用いることができる。銅箔１０ａの接着層９
を介した絶縁性樹脂層２への圧着は、真空プレス成型に
より行うことができる。真空プレス成型の条件は例えば
１７０〜１８０℃、１時間、圧力１．９６〜３．９２Ｍ
Ｐａ、真空度９８．６６〜９９．９９ｋＰａとする。Next, as shown in FIG. 1D, for example, a copper foil 10 a as a metal layer is pressed on the insulating resin layer 2 via the adhesive layer 9. The thickness of the copper foil 10a is, for example, 1
Although it is 2 μm, it can be changed as appropriate, such as 18 μm or 35 μm. The adhesive layer 9 has a semi-cured state (B
The thickness of the adhesive layer 9 is, for example, about 20 to 50 μm. For example, copper foil RCC (manufactured by Matsushita Electric Works, Sumitomo Bakelite, or Hitachi Chemical) can be used as copper foil 10a on the surface of which resin to be adhesive layer 9 is formed in advance. Adhesive layer 9 of copper foil 10a
The pressure bonding to the insulating resin layer 2 through the step can be performed by vacuum press molding. The conditions of vacuum press molding are, for example, 170-180 ° C., 1 hour, pressure 1.96-3.92M.
Pa and the degree of vacuum are 98.66 to 99.99 kPa.
【００３０】次に、図２（ａ）に示すように、ＩＣチッ
プ３上部の銅箔１０ａにエッチングを行い、直径０．１
〜０．４ｍｍ程度の窓１０ｂを形成する。エッチングは
例えば塩化第２鉄もしくは塩化第２銅水溶液を用いたウ
ェットエッチングとする。窓１０ｂはＣＯ2 レーザもし
くはＵＶレーザを用いて、ＩＣチップ３に接続するスル
ーホール１３を、絶縁性樹脂層２および接着層９に形成
するために設けられる。Next, as shown in FIG. 2A, the copper foil 10a on the IC chip 3 is etched to have a diameter of 0.1 mm.
A window 10b of about 0.4 mm is formed. The etching is, for example, wet etching using an aqueous solution of ferric chloride or cupric chloride. The window 10b is provided for forming a through hole 13 connected to the IC chip 3 in the insulating resin layer 2 and the adhesive layer 9 using a CO 2 laser or a UV laser.
【００３１】次に、図２（ｂ）に示すように、ＣＯ2 レ
ーザもしくはＵＶレーザから窓１０ｂにレーザ光を照射
して、絶縁性樹脂層２にスルーホール１３を形成する。
スルーホール１３の直径を窓１０ｂの直径よりも例えば
１０〜３０μｍ小さくすることにより、接続信頼性が高
い良好な形状のスルーホール１３を形成することができ
る。レーザ光照射による穿孔の工程で、除去された樹脂
がＩＣチップ３の接続部にパーティクルとして付着した
り、あるいは、厚さ２μｍ以下の樹脂薄膜として堆積す
ることがある。この場合、接続不良の要因となるため、
付着した樹脂を例えば過マンガン酸水溶液（８０〜９０
℃）を用いて完全に除去する。Next, as shown in FIG. 2B, a window 10b is irradiated with a laser beam from a CO 2 laser or a UV laser to form a through hole 13 in the insulating resin layer 2.
By making the diameter of the through hole 13 smaller than the diameter of the window 10b by, for example, 10 to 30 μm, it is possible to form the through hole 13 having a good shape with high connection reliability. In the step of piercing by laser light irradiation, the removed resin may adhere to the connection portion of the IC chip 3 as particles or may be deposited as a resin thin film having a thickness of 2 μm or less. In this case, it may cause poor connection.
The adhered resin is, for example, a permanganic acid aqueous solution (80 to 90
C).
【００３２】次に、図２（ｃ）に示すように、スルーホ
ール１３に銀、銅などの導電性材料を含有する導電ペー
ストを充填してから、１５０〜１７０℃、２０〜４０分
程度加熱して導電ペーストを硬化させる。導電ペースト
の充填は例えばスクリーン印刷、ディスペンサーもしく
は針による転写によって行い、導電ペーストの硬化後、
ブラシもしくはバフ研磨により表面を平滑化する。これ
により、スルーホール１３内に導電層１４が形成され
る。また、導電層１４の形成は、はんだペーストの充填
と、はんだペーストの一般的なリフロー条件に従った溶
融により行うこともできる。Next, as shown in FIG. 2C, the through-hole 13 is filled with a conductive paste containing a conductive material such as silver or copper, and then heated at 150 to 170 ° C. for about 20 to 40 minutes. To cure the conductive paste. Filling of the conductive paste is performed by, for example, screen printing, transfer with a dispenser or a needle, and after the conductive paste is cured,
The surface is smoothed by brush or buffing. As a result, the conductive layer 14 is formed in the through hole 13. The formation of the conductive layer 14 can also be performed by filling the solder paste and melting the solder paste in accordance with general reflow conditions.
【００３３】次に、図２（ｄ）に示すように、銅箔１０
ａおよび導電層１４の上層に、例えば銅めっきあるいは
導電ペーストの塗布により導電層１１ａを形成する。導
電層１１ａは銅箔１０ａが厚さ１２μｍあるいは１８μ
ｍの薄膜である場合に形成し、導電層１１ａの厚さは例
えば１０μｍとする。スルーホール１３の直径が０．１
ｍｍ程度と小さい場合には、スルーホール１３の周囲が
良好にめっきされにくいため、導電ペーストにより導電
層１１ａを形成した方が一般に高い接続信頼性を得られ
る。Next, as shown in FIG.
The conductive layer 11a is formed on the conductive layer 14a and the conductive layer 14 by, for example, copper plating or application of a conductive paste. The conductive layer 11a is made of a copper foil 10a having a thickness of 12 μm or 18 μm.
m, and the thickness of the conductive layer 11a is, for example, 10 μm. The diameter of the through hole 13 is 0.1
When the thickness is as small as about mm, the periphery of the through hole 13 is difficult to be satisfactorily plated, so that the formation of the conductive layer 11a with the conductive paste generally provides higher connection reliability.
【００３４】次に、図１（ａ）に示すように、導電層１
１ａおよび銅箔１０ａにエッチングを行い、ＩＣチップ
３上部に金属層１０および導電層１１を形成する。この
エッチングは、例えば塩化第２鉄もしくは塩化第２銅水
溶液を用いたウェットエッチングとする。金属層１０、
導電層１１以外の部分に例えばエポキシ系の熱硬化型も
しくは紫外線硬化型ソルダーレジスト１２を形成する。
導電層１１（あるいは、導電層１１を形成しない場合に
は金属層１０）の表面に、例えば銅からなる金属層（あ
るいは導電層）の酸化や変色を防止する目的で、フラッ
クス処理、はんだコート処理もしくは金めっき処理を施
す。以上の工程により、図１（ａ）に示すプリント配線
板が形成される。Next, as shown in FIG.
The metal layer 10 and the conductive layer 11 are formed on the IC chip 3 by etching the 1a and the copper foil 10a. This etching is, for example, wet etching using an aqueous solution of ferric chloride or cupric chloride. Metal layer 10,
For example, an epoxy-based thermosetting or ultraviolet-curable solder resist 12 is formed on a portion other than the conductive layer 11.
A flux treatment or a solder coating treatment is performed on the surface of the conductive layer 11 (or the metal layer 10 when the conductive layer 11 is not formed) for the purpose of preventing oxidation or discoloration of the metal layer (or the conductive layer) made of, for example, copper. Alternatively, a gold plating process is performed. Through the above steps, the printed wiring board shown in FIG. 1A is formed.
【００３５】上記の本実施形態のプリント配線板の製造
方法によれば、簡略化された工程で、放熱／ノイズ対策
がなされたプリント配線板を形成することが可能とな
る。また、レーザ光照射により絶縁性樹脂層２に任意に
スルーホール１３を形成することができるため、プリン
ト配線板の基材１上にＩＣチップ３を形成し、実装密度
を高めることができる。本発明のプリント配線板および
その製造方法の実施形態は、上記の説明に限定されな
い。例えば、上記の実施形態においてＩＣチップ３はプ
リント配線板の片面に実装されるが、ＩＣチップを基材
１の両面に実装することも可能である。その他、本発明
の要旨を逸脱しない範囲で、種々の変更が可能である。According to the method for manufacturing a printed wiring board of the present embodiment, it is possible to form a printed wiring board with heat radiation / noise measures taken in a simplified process. In addition, since the through holes 13 can be arbitrarily formed in the insulating resin layer 2 by irradiating a laser beam, the IC chips 3 can be formed on the substrate 1 of the printed wiring board, and the mounting density can be increased. Embodiments of the printed wiring board and the method of manufacturing the same according to the present invention are not limited to the above description. For example, in the above embodiment, the IC chip 3 is mounted on one side of the printed wiring board, but it is also possible to mount the IC chip on both sides of the base 1. In addition, various changes can be made without departing from the gist of the present invention.
【００３６】[0036]
【発明の効果】本発明のプリント配線板によれば、電子
部品を高密度実装し、ノイズおよび発熱の影響を低減さ
せ、プリント配線板が用いられる電子機器を小型化・薄
型化することが可能となる。本発明のプリント配線板の
製造方法によれば、簡略な工程で放熱／ノイズ対策がな
されたプリント配線板を形成することが可能となる。According to the printed wiring board of the present invention, it is possible to mount electronic components at high density, reduce the influence of noise and heat generation, and reduce the size and thickness of electronic equipment using the printed wiring board. Becomes ADVANTAGE OF THE INVENTION According to the manufacturing method of the printed wiring board of this invention, it becomes possible to form the printed wiring board in which the heat radiation / noise measures were taken by a simple process.
【図１】（ａ）は本発明の実施形態に係るプリント配線
板の断面図であり、（ｂ）〜（ｄ）は本発明の実施形態
に係るプリント配線板の製造方法の製造工程を示す断面
図である。FIG. 1A is a sectional view of a printed wiring board according to an embodiment of the present invention, and FIGS. 1B to 1D show manufacturing steps of a method for manufacturing a printed wiring board according to an embodiment of the present invention. It is sectional drawing.
【図２】（ａ）〜（ｄ）は本発明の実施形態に係るプリ
ント配線板の製造方法の製造工程を示す断面図である。FIGS. 2A to 2D are cross-sectional views illustrating manufacturing steps of a method for manufacturing a printed wiring board according to an embodiment of the present invention.
【図３】従来のプリント配線板の断面図である。FIG. 3 is a sectional view of a conventional printed wiring board.
【符号の説明】 １…基材、２…絶縁性樹脂層、３、１０６…ＩＣチッ
プ、４…はんだ（もしくは金）バンプ、５…はんだペー
スト（もしくは導電性接着剤層）、６…銅電極、７…ア
ンダーフィル、８…バイアホール接続ランド、９…接着
層、１０…金属層、１０ａ…銅箔、１０ｂ…窓、１１、
１４…導電層、１２…ソルダーレジスト、１３…スルー
ホール、１０１…下層基板、１０２…キャビティ基板、
１０３…上層基板、１０４…キャビティ、１０５…バン
プ、１０７…熱良伝導性材、１０８…配線、１０９…バ
イアホール、１１０…電子部品。[Description of Signs] 1 ... base material, 2 ... insulating resin layer, 3,106 ... IC chip, 4 ... solder (or gold) bump, 5 ... solder paste (or conductive adhesive layer), 6 ... copper electrode , 7: underfill, 8: via-hole connection land, 9: adhesive layer, 10: metal layer, 10a: copper foil, 10b: window, 11,
14: conductive layer, 12: solder resist, 13: through hole, 101: lower substrate, 102: cavity substrate,
103: Upper substrate, 104: Cavity, 105: Bump, 107: Thermally conductive material, 108: Wiring, 109: Via hole, 110: Electronic component.
Claims (20)
回路と、 前記電子回路および前記基材上に形成された絶縁性樹脂
層と、 前記絶縁性樹脂層上に接着層を介して形成された金属層
とを有し、 前記金属層は前記電子回路からの放熱を促進し、前記電
子回路に対する外部雑音および前記電子回路からの放射
雑音を低減する特性を有するプリント配線板。A substrate having a first wiring formed on a surface thereof; an electronic circuit formed on the substrate and connected to the first wiring; and an electronic circuit formed on the electronic circuit and the substrate. Insulating resin layer, and a metal layer formed on the insulating resin layer via an adhesive layer, the metal layer promotes heat radiation from the electronic circuit, and reduces external noise and noise on the electronic circuit. A printed wiring board having characteristics of reducing radiation noise from the electronic circuit.
線を有する請求項１記載のプリント配線板。2. The printed wiring board according to claim 1, further comprising a second wiring formed on said insulating resin layer.
された、前記電子回路と前記第２の配線とを電気的に接
続するスルーホールを有する請求項２記載のプリント配
線板。3. The printed wiring board according to claim 2, further comprising a through hole formed in said insulating resin layer on said electronic circuit for electrically connecting said electronic circuit and said second wiring.
導体素子は能動領域を前記基材に向けて実装されている
請求項１記載のプリント配線板。4. The printed wiring board according to claim 1, wherein the electronic circuit is a semiconductor element, and the semiconductor element is mounted with an active area facing the base.
リント配線板。5. The printed wiring board according to claim 1, wherein said metal layer is a copper foil.
項１記載のプリント配線板。6. The printed wiring board according to claim 1, wherein said adhesive layer is an epoxy resin layer.
の電子回路と、 前記第１の電子回路および前記基材上に形成された第１
の絶縁性樹脂層と、 前記第１の絶縁性樹脂層上に第１の接着層を介して形成
された第１の金属層と、 前記基材の裏面に形成された第２の配線と、 前記基材の裏面に形成され、前記第２の配線に接続する
第２の電子回路と、 前記第２の電子回路および前記基材の裏面を被覆する第
２の絶縁性樹脂層と、 前記第２の絶縁性樹脂層の表面に第２の接着層を介して
形成された第２の金属層とを有し、 前記第１および第２の金属層は前記第１および第２の電
子回路からの放熱を促進し、前記第１および第２の電子
回路に対する外部雑音、および前記第１および第２の電
子回路からの放射雑音を低減する特性を有するプリント
配線板。7. A base material having a first wiring formed on a surface thereof, and a first base formed on the base material and connected to the first wiring.
An electronic circuit, and a first electronic circuit and a first electronic circuit formed on the base material.
An insulating resin layer, a first metal layer formed on the first insulating resin layer via a first adhesive layer, and a second wiring formed on the back surface of the base material; A second electronic circuit formed on the back surface of the base material and connected to the second wiring; a second insulating resin layer covering the second electronic circuit and the back surface of the base material; And a second metal layer formed on a surface of the second insulating resin layer via a second adhesive layer, wherein the first and second metal layers are formed from the first and second electronic circuits. A printed wiring board having a characteristic of promoting heat radiation of the first and second electronic circuits and reducing external noise to the first and second electronic circuits and radiation noise from the first and second electronic circuits.
を実装する工程と、 前記電子回路および前記基材上に絶縁性樹脂層を形成す
る工程と、 前記絶縁性樹脂層上に接着層を介して、前記電子回路か
らの放熱を促進し、前記電子回路に対する外部雑音およ
び前記電子回路からの放射雑音を低減する特性を有する
金属層を形成する工程とを有するプリント配線板の製造
方法。8. A step of forming a first wiring on the surface of the base material; a step of mounting an electronic circuit on the base material so as to be connected to the first wiring; Forming an insulating resin layer on the insulating resin layer, through an adhesive layer on the insulating resin layer, promoting heat radiation from the electronic circuit, and reducing external noise to the electronic circuit and radiation noise from the electronic circuit. Forming a metal layer having the characteristics described above.
樹脂層上に半硬化状態の接着剤を介して金属膜を圧着さ
せる工程と、 前記接着剤を硬化させて接着層を形成する工程とを含む
請求項８記載のプリント配線板の製造方法。9. The step of forming the metal layer includes the step of pressing a metal film on the insulating resin layer via a semi-cured adhesive, and the step of curing the adhesive to form an adhesive layer. 9. The method for manufacturing a printed wiring board according to claim 8, comprising the steps of:
膜を圧着させた後、前記金属膜にエッチングを行う工程
を含む請求項９記載のプリント配線板の製造方法。10. The method for manufacturing a printed wiring board according to claim 9, wherein the step of forming the metal layer includes a step of etching the metal film after pressing the metal film.
する工程を有する請求項８記載のプリント配線板の製造
方法。11. The method for manufacturing a printed wiring board according to claim 8, further comprising a step of forming a second wiring on said insulating resin layer.
前記電子回路と前記第２の配線とを電気的に接続するス
ルーホールを形成する工程を有する請求項１１記載のプ
リント配線板の製造方法。12. The insulating resin layer on the electronic circuit,
The method of manufacturing a printed wiring board according to claim 11, further comprising a step of forming a through hole for electrically connecting the electronic circuit and the second wiring.
ーザ光照射により前記絶縁性樹脂層を穿孔する工程を含
む請求項１２記載のプリント配線板の製造方法。13. The method for manufacturing a printed wiring board according to claim 12, wherein the step of forming the through hole includes a step of piercing the insulating resin layer by irradiating a laser beam.
記穿孔箇所に導電性材料を埋め込む工程と、前記導電性
材料の表面を平滑化する工程とを含む請求項１３記載の
プリント配線板の製造方法。14. The printed wiring board according to claim 13, wherein the step of forming the through hole includes a step of embedding a conductive material in the hole, and a step of smoothing the surface of the conductive material. Method.
きを行う工程を含む請求項１４記載のプリント配線板の
製造方法。15. The method according to claim 14, wherein the step of embedding the conductive material includes a step of performing plating.
ペーストを注入する工程を含む請求項１４記載のプリン
ト配線板の製造方法。16. The method according to claim 14, wherein the step of embedding the conductive material includes a step of injecting a conductive paste.
素子を能動領域が前記基材に向くように実装する工程で
ある請求項８記載のプリント配線板の製造方法。17. The method according to claim 8, wherein the step of mounting the electronic circuit is a step of mounting a semiconductor element such that an active area faces the base.
バンプを介して前記半導体素子を前記第１の配線に接続
する工程を含む請求項１７記載のプリント配線板の製造
方法。18. The method according to claim 17, wherein the step of mounting the electronic circuit includes the step of connecting the semiconductor element to the first wiring via a solder bump.
と前記基材との空間に絶縁層を形成する工程を有する請
求項８記載のプリント配線板の製造方法。19. The method according to claim 8, further comprising the step of forming an insulating layer in a space between the semiconductor element and the base after mounting the electronic circuit.
と、 前記基材上に前記第１の配線に接続するように第１の電
子回路を実装する工程と、 前記第１の電子回路および前記基材上に第１の絶縁性樹
脂層を形成する工程と、 前記基材の裏面に第２の配線を形成する工程と、 前記基材の裏面に、前記第２の配線に接続するように第
２の電子回路を実装する工程と、 前記第２の電子回路および前記基材の裏面を被覆する第
２の絶縁性樹脂層を形成する工程と、 前記第１の絶縁性樹脂層および前記第２の絶縁性樹脂層
の表面に、それぞれ接着層を介して、前記第１および第
２の電子回路からの放熱を促進し、前記第１および第２
の電子回路に対する外部雑音、および前記第１および第
２の電子回路からの放射雑音を低減する特性を有する金
属層を形成する工程とを有するプリント配線板の製造方
法。20. A step of forming a first wiring on a surface of a base material; a step of mounting a first electronic circuit on the base material so as to connect to the first wiring; Forming a first insulating resin layer on a circuit and the base; forming a second wiring on the back of the base; connecting to the second wiring on the back of the base. Mounting a second electronic circuit so as to perform; forming a second insulating resin layer covering the second electronic circuit and a back surface of the base; and the first insulating resin layer. And promoting heat radiation from the first and second electronic circuits on the surface of the second insulating resin layer via an adhesive layer, respectively,
Forming a metal layer having characteristics of reducing external noise to the electronic circuit and radiation noise from the first and second electronic circuits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26450499A JP2001085804A (en) | 1999-09-17 | 1999-09-17 | Printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26450499A JP2001085804A (en) | 1999-09-17 | 1999-09-17 | Printed wiring board and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085804A true JP2001085804A (en) | 2001-03-30 |
Family
ID=17404166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26450499A Pending JP2001085804A (en) | 1999-09-17 | 1999-09-17 | Printed wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085804A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359319A (en) * | 2001-05-31 | 2002-12-13 | Kyocera Corp | Wiring board incorporating electric element and method of manufacturing it |
| JP2003060354A (en) * | 2001-08-10 | 2003-02-28 | Multi:Kk | Printed circuit board with built-in component and manufacturing method therefor |
| JP2004172370A (en) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | Circuit board and manufacturing method therefor |
| JP2006339421A (en) * | 2005-06-02 | 2006-12-14 | Shinko Electric Ind Co Ltd | Wiring board and method for manufacturing the same |
| JP2008205124A (en) * | 2007-02-19 | 2008-09-04 | Fujikura Ltd | Electronic component built-in wiring board and its manufacturing method |
| JP2011249456A (en) * | 2010-05-25 | 2011-12-08 | Dainippon Printing Co Ltd | Wiring board having embedded component, and manufacturing method of wiring board having embedded component |
| JP2014503997A (en) * | 2010-11-29 | 2014-02-13 | シュバイツァー エレクトロニク アーゲー | Electronic device, method for manufacturing the same, and printed circuit board including the electronic device |
| EP1906436B1 (en) * | 2006-09-29 | 2019-06-05 | TDK Corporation | Semiconductor-embedded substrate and manufacturing method thereof |
| DE102022105826A1 (en) | 2021-03-30 | 2022-10-06 | Denso Corporation | SEMICONDUCTOR DEVICE HAVING ELECTRICAL COMPONENT BUILT INTO A CIRCUIT BOARD |
-
1999
- 1999-09-17 JP JP26450499A patent/JP2001085804A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359319A (en) * | 2001-05-31 | 2002-12-13 | Kyocera Corp | Wiring board incorporating electric element and method of manufacturing it |
| JP4683770B2 (en) * | 2001-05-31 | 2011-05-18 | 京セラ株式会社 | Wiring board with built-in electric element and manufacturing method thereof |
| JP2003060354A (en) * | 2001-08-10 | 2003-02-28 | Multi:Kk | Printed circuit board with built-in component and manufacturing method therefor |
| JP2004172370A (en) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | Circuit board and manufacturing method therefor |
| JP2006339421A (en) * | 2005-06-02 | 2006-12-14 | Shinko Electric Ind Co Ltd | Wiring board and method for manufacturing the same |
| EP1906436B1 (en) * | 2006-09-29 | 2019-06-05 | TDK Corporation | Semiconductor-embedded substrate and manufacturing method thereof |
| JP2008205124A (en) * | 2007-02-19 | 2008-09-04 | Fujikura Ltd | Electronic component built-in wiring board and its manufacturing method |
| JP2011249456A (en) * | 2010-05-25 | 2011-12-08 | Dainippon Printing Co Ltd | Wiring board having embedded component, and manufacturing method of wiring board having embedded component |
| JP2014503997A (en) * | 2010-11-29 | 2014-02-13 | シュバイツァー エレクトロニク アーゲー | Electronic device, method for manufacturing the same, and printed circuit board including the electronic device |
| DE102022105826A1 (en) | 2021-03-30 | 2022-10-06 | Denso Corporation | SEMICONDUCTOR DEVICE HAVING ELECTRICAL COMPONENT BUILT INTO A CIRCUIT BOARD |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100656751B1 (en) | Electronic components embedded pcb and the method for manufacturing thereof | |
| US20090321118A1 (en) | Printed circuit board embedded chip and manufacturing method thereof | |
| US20110314667A1 (en) | Method of manufacturing printed circuit board including electronic component embedded therein | |
| KR100825451B1 (en) | Semiconductor package and method for producing the same | |
| JPWO2007126090A1 (en) | CIRCUIT BOARD, ELECTRONIC DEVICE DEVICE, AND CIRCUIT BOARD MANUFACTURING METHOD | |
| JP2001210761A (en) | Semiconductor device and method of manufacturing the same | |
| JP2008306173A (en) | Wiring board with built-in component and method for manufacturing same | |
| US7985926B2 (en) | Printed circuit board and electronic component device | |
| KR20150053579A (en) | Electric component module and manufacturing method threrof | |
| US20080298023A1 (en) | Electronic component-containing module and manufacturing method thereof | |
| JP3691995B2 (en) | Semiconductor package, manufacturing method thereof, and semiconductor device | |
| JP2008124247A (en) | Substrate with built-in component and its manufacturing method | |
| JP2001085804A (en) | Printed wiring board and manufacturing method thereof | |
| JP2000332160A (en) | Cavity-down semiconductor package | |
| JP3733419B2 (en) | Electronic component built-in type multilayer substrate, method for manufacturing the same, and metal core substrate used therefor | |
| JP2009135391A (en) | Electronic device and method of manufacturing the same | |
| KR100888561B1 (en) | Manufacturing method of active device embedded printed circuit board | |
| KR20050001930A (en) | Hidensity chip scale package and the manufacturing method thereof | |
| JP2001077536A (en) | Printed wiring board with built-in electronic circuit board, and manufacture thereof | |
| KR20120039163A (en) | A printed circuit board and a method of manufacturing the same | |
| JP6633151B2 (en) | Circuit module | |
| CN113964093A (en) | Packaging structure and preparation method thereof | |
| KR20010057046A (en) | Package substrate having cavity | |
| KR100858032B1 (en) | Active device embedded printed circuit board and manufacturing method thereof | |
| JP3506788B2 (en) | Semiconductor package |