JP2001078468A - High-voltage outputting device, method for controlling high-voltage output, and image-forming device - Google Patents
High-voltage outputting device, method for controlling high-voltage output, and image-forming deviceInfo
- Publication number
- JP2001078468A JP2001078468A JP25327899A JP25327899A JP2001078468A JP 2001078468 A JP2001078468 A JP 2001078468A JP 25327899 A JP25327899 A JP 25327899A JP 25327899 A JP25327899 A JP 25327899A JP 2001078468 A JP2001078468 A JP 2001078468A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- control
- serial
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は高圧出力装置と高電
圧の出力制御方法、及び画像形成装置に関し、より詳し
くは、画像形成のための熱写帯電器等に高電圧を供給す
る高圧出力装置と高電圧の出力制御方法、及び前記高圧
出力装置が搭載された電子写真式の複写機やプリンタ等
の画像形成装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-voltage output device, a high-voltage output control method, and an image forming apparatus, and more particularly, to a high-voltage output device for supplying a high voltage to a thermographic charger for image formation. And a high-voltage output control method, and an image forming apparatus such as an electrophotographic copying machine or a printer equipped with the high-voltage output device.
【0002】[0002]
【従来の技術】電子写真式の複写機やプリンタ等の画像
形成装置においては、画像形成プロセスで種々の高電圧
を必要とされるが、従来より、複数のコンバータトラン
スを内有した高圧出力装置により、必要とされる複数種
の高電圧を生成し、熱写帯電器等の複数の高圧負荷機器
に高電圧を供給している。2. Description of the Related Art In an image forming apparatus such as an electrophotographic copying machine or a printer, various high voltages are required in an image forming process. However, conventionally, a high voltage output device having a plurality of converter transformers has been conventionally used. Thus, a plurality of types of required high voltages are generated, and the high voltages are supplied to a plurality of high-voltage load devices such as a thermographic charger.
【0003】例えば、イエロー(Y)、マゼンタ
(M)、シアン(C)、ブラック(K)の4色を混色す
ることによりフルカラー画像を形成するカラープリンタ
やカラー複写機では、各色毎の現像器や転写帯電器等の
複数の高圧負荷機器に高電圧を供給している。For example, in a color printer or a color copying machine that forms a full-color image by mixing four colors of yellow (Y), magenta (M), cyan (C), and black (K), a developing device for each color is used. A high voltage is supplied to a plurality of high-voltage load devices such as a printer and a transfer charger.
【0004】そして、斯かる場合、単一の高圧電源回路
から複数の高圧負荷機器に高電圧を供給することによ
り、前記高圧電源回路の共用化を図ることができ、した
がって、これにより装置の小形化及びコストの低廉化を
図ることができると考えられる。[0004] In such a case, the high voltage power supply circuit can be shared by supplying a high voltage from a single high voltage power supply circuit to a plurality of high voltage load devices. It is thought that cost reduction and cost reduction can be achieved.
【0005】しかしながら、通常は前記高圧負荷機器に
よって印加する高電圧のタイミングや出力電圧が異なる
ため、高圧生成回路で高電圧を生成する一方で、各高圧
負荷機器の個数に対応した複数の高圧制御回路を設け、
画像形成装置のコントロ−ラから出力される制御信号に
基づいて高電圧の出力タイミングや出力電圧を高圧制御
回路で制御することにより、前記高圧生成回路で生成さ
れた高電圧を前記高圧制御回路から各高圧負荷機器に供
給している。However, since the timing and output voltage of the high voltage applied by the high-voltage load devices are different from each other, a high voltage is generated by the high-voltage generation circuit, while a plurality of high-voltage control devices corresponding to the number of the high-voltage load devices are generated. Circuit,
By controlling the output timing and output voltage of the high voltage by the high voltage control circuit based on the control signal output from the controller of the image forming apparatus, the high voltage generated by the high voltage generation circuit is transmitted from the high voltage control circuit. It supplies to each high voltage load equipment.
【0006】[0006]
【発明が解決しようとする課題】ところで、近年の高画
質化の要請に伴って画像形成装置の制御内容は益々複雑
化・高度化してきており、このため高電圧の供給対象と
なる高圧負荷機器の種類も増加してきている。特にカラ
ープリンタやカラー複写機では各色毎に高圧負荷機器が
必要となるため、前記コントローラから出力される制御
信号の個数も増大してきている。The contents of control of an image forming apparatus have become more complicated and sophisticated with the recent demand for higher image quality. Therefore, high voltage load equipment to which a high voltage is supplied is required. Types are also increasing. Particularly, in a color printer or a color copying machine, a high-voltage load device is required for each color, and thus the number of control signals output from the controller is also increasing.
【0007】しかも、前記コントローラと前記高圧生成
回路とは、通常異なる回路基板又はユニットに組み込ま
れることが多いため、これらコントローラと高圧生成回
路とを接続するケーブルの個数も増大する結果となり、
したがって従来においては装置の小形化が阻害されると
共に、またコストアップを招来するという問題点があっ
た。In addition, since the controller and the high-voltage generating circuit are usually usually incorporated into different circuit boards or units, the number of cables connecting the controller and the high-voltage generating circuit also increases.
Therefore, conventionally, there has been a problem that the downsizing of the device is hindered and the cost is increased.
【0008】斯かる問題点を解消する方策としてコント
ローラから出力される制御信号をシリアルデータとし、
1つのシリアルデータによって複数の高圧出力を制御す
る方式が考えられるが、斯かる場合、高圧生成回路を構
成する高圧交流回路等からノイズが発生し、しかも該ノ
イズがシリアルデータに重畳してデータが変化するた
め、高圧生成回路の誤動作を招来するという問題点が新
たに生じる虞がある。In order to solve such a problem, a control signal output from the controller is converted into serial data,
A method of controlling a plurality of high-voltage outputs by one serial data is conceivable. In such a case, noise is generated from a high-voltage AC circuit or the like constituting a high-voltage generation circuit, and the noise is superimposed on the serial data to generate data. Because of the change, a problem that a malfunction of the high voltage generation circuit may be caused may newly arise.
【0009】本発明はこのような事情に鑑みなされたっ
ものであって、回路動作が誤動作を生じることなくシリ
アルデータによる制御を可能とした高圧出力装置と高電
圧の出力制御方法、及び画像形成装置を提供するを目的
とする。The present invention has been made in view of such circumstances, and a high-voltage output device, a high-voltage output control method, and an image forming apparatus that enable control by serial data without causing a circuit operation to malfunction. The purpose is to provide.
【0010】[0010]
【課題を解決するための手段】上記目的を達成するため
に本発明に係る高圧出力装置は、シリアル制御データを
生成するシリアルデータ生成手段と、該シリアルデータ
生成手段により生成されたシリアル制御データをパラレ
ル制御データに変換するデータ変換手段と、高電圧を生
成する高圧生成手段と、該高圧生成手段からの高電圧を
前記パラレル制御データに基づいて制御し所定の制御電
圧を出力する複数の高圧制御手段とを備え、前記シリア
ルデータ生成手段は、前記複数の高圧生成回路の出力値
を順次且つ繰り返し定期的にデータが入力されるように
生成し、該生成されたシリアル制御データを所定周波数
以上の高周波数でもって前記データ変換手段に前記シリ
アル制御データを転送するデータ転送手段を有している
ことを特徴としている。In order to achieve the above object, a high voltage output device according to the present invention comprises a serial data generating means for generating serial control data, and a serial control data generated by the serial data generating means. Data conversion means for converting into parallel control data, high voltage generation means for generating a high voltage, and a plurality of high voltage controls for controlling a high voltage from the high voltage generation means based on the parallel control data and outputting a predetermined control voltage Means, wherein the serial data generating means generates the output values of the plurality of high-voltage generating circuits so that data is sequentially and repeatedly input periodically, and generates the generated serial control data at a predetermined frequency or higher. Having a data transfer means for transferring the serial control data to the data conversion means at a high frequency. That.
【0011】また、本発明に係る高電圧の出力制御方法
は、シリアル制御データを生成するシリアルデータ生成
ステップと、該シリアルデータ生成ステップで生成され
たシリアル制御データをパラレル制御データに変換する
データ変換ステップと、高電圧を生成する高圧生成ステ
ップと、前記高電圧を前記パラレル制御データに基づい
て制御し高圧制御手段から所定の制御電圧を出力する制
御電圧出力ステップとを含み、さらに、前記シリアルデ
ータ生成ステップで生成されたシリアル制御データを所
定周波数以上の高周波数でもって繰り返し定期的に.前
記シリアル制御データを転送するデータ転送ステップを
含むことを特徴としている。Further, in the high voltage output control method according to the present invention, there is provided a serial data generating step for generating serial control data, and a data conversion for converting the serial control data generated in the serial data generating step into parallel control data. Step, a high voltage generating step of generating a high voltage, and a control voltage output step of controlling the high voltage based on the parallel control data and outputting a predetermined control voltage from the high voltage control means, further comprising the serial data The serial control data generated in the generation step is periodically repeated at a high frequency higher than a predetermined frequency. The method further includes a data transfer step of transferring the serial control data.
【0012】さらに、本発明に係る画像形成装置は、前
記高圧出力装置を備えていることを特徴としている。Further, an image forming apparatus according to the present invention is provided with the high-voltage output device.
【0013】尚、本発明のその他の特徴は、下記の発明
の実施の形態の記載により明らかとなろう。The other features of the present invention will become apparent from the following description of embodiments of the present invention.
【0014】[0014]
【発明の実施の形態】次に、本発明の実施の形態を図面
に基づいて詳説する。Next, an embodiment of the present invention will be described in detail with reference to the drawings.
【0015】図1は本発明に係る高圧出力装置の一実施
の形態を示すブロック構成図であって、該高圧出力装置
は制御ユニットと電源ユニットに区分され、画像形成の
ための熱写帯電器等、画像形成装置に内蔵された複数の
高圧負荷機器に高電圧を供給している。FIG. 1 is a block diagram showing an embodiment of a high-voltage output device according to the present invention. The high-voltage output device is divided into a control unit and a power supply unit, and a thermographic charger for image formation. For example, a high voltage is supplied to a plurality of high-voltage load devices built in the image forming apparatus.
【0016】すなわち、同図において、1は所定のシー
ケンス制御を行うコントローラであって、該コントロー
ラ1はシリアルデータ信号、クロック信号及びセット信
号を生成し、シリアルデータ信号及びクロック信号はシ
フトレジスタ2のDi端子及びCLK端子に夫々供給さ
れ、セット信号はデコーダ3のセット端子に供給され
る。シフトレジスタ2は、各々1ビットの情報がセット
される12個のバイナリセル(D0〜D11)を有し、
コントローラ1からクロック信号が入力される毎に1桁
ずつシフトする。That is, in FIG. 1, reference numeral 1 denotes a controller for performing a predetermined sequence control. The controller 1 generates a serial data signal, a clock signal, and a set signal. The set signal is supplied to the Di terminal and the CLK terminal, respectively, and the set signal is supplied to the set terminal of the decoder 3. The shift register 2 has 12 binary cells (D0 to D11) in which 1-bit information is set, respectively.
Each time a clock signal is input from the controller 1, the shift is performed by one digit.
【0017】バイナリセルの出力のうち、出力D0〜出
力D7は第1〜第8のラッチ回路4a〜4hに接続さ
れ、該出力D0〜D7からのビット信号は第1〜第8の
ラッチ回路4a〜4hに入力される。Of the outputs of the binary cells, outputs D0 to D7 are connected to first to eighth latch circuits 4a to 4h, and bit signals from the outputs D0 to D7 are output to first to eighth latch circuits 4a. To 4h.
【0018】また、シフトレジスタ2の出力D8〜D1
1はデコーダ3のセレクト端子に接続され、該出力D8
〜D11からのビット信号が前記セレクト端子に入力さ
れる。The outputs D8 to D1 of the shift register 2
1 is connected to the select terminal of the decoder 3 and the output D8
DD11 are input to the select terminal.
【0019】デコーダ3は第1〜第8のラッチ回路4a
〜4hに接続され、出力D8〜D11から入力されるビ
ット信号は、セット信号により選択された第1〜第8の
ラッチ回路4a〜4hのうちの1つのラッチ回路に供給
される。The decoder 3 includes first to eighth latch circuits 4a.
To 8h, and the bit signals input from the outputs D8 to D11 are supplied to one of the first to eighth latch circuits 4a to 4h selected by the set signal.
【0020】また、第1〜第8のラッチ回路4a〜4h
は第1〜第8のD/Aコンバータ5a〜5hに夫々接続
され、第1〜第8のラッチ回路4a〜4hから出力され
るビット信号は第1〜第8のD/Aコンバータ5a〜5
hに供給される。The first to eighth latch circuits 4a to 4h
Are respectively connected to the first to eighth D / A converters 5a to 5h, and the bit signals output from the first to eighth latch circuits 4a to 4h are respectively connected to the first to eighth D / A converters 5a to 5h.
h.
【0021】さらに、第1〜第8のD/Aコンバータ5
a〜5hは第1〜第8の高圧制御回路6a〜6hに夫々
接続されると共に、これら第1〜第8の高圧制御回路6
a〜6hは高圧生成回路7にも接続されている。そし
て、第1〜第8のD/Aコンバータ5a〜5hから出力
されるアナログ信号及び高圧制御回路7から出力される
電圧信号は第1〜第8の高圧制御回路6a〜6hに供給
され、これら第1〜第8の高圧制御回路6a〜6hから
第1〜第8の高圧出力端子11a〜11hを介して不図
示の高圧負荷機器に高電圧が供給される。Further, first to eighth D / A converters 5
a to 5h are connected to first to eighth high-voltage control circuits 6a to 6h, respectively.
a to 6h are also connected to the high voltage generation circuit 7. The analog signals output from the first to eighth D / A converters 5a to 5h and the voltage signals output from the high-voltage control circuit 7 are supplied to the first to eighth high-voltage control circuits 6a to 6h. A high voltage is supplied from the first to eighth high-voltage control circuits 6a to 6h to high-voltage load devices (not shown) via the first to eighth high-voltage output terminals 11a to 11h.
【0022】図2は高圧生成回路7の詳細を示す電気回
路図である。FIG. 2 is an electric circuit diagram showing details of the high voltage generation circuit 7.
【0023】8は発振器であって、該発振器8は抵抗体
R1を介して電界効果トランジスタ(FET)Qのゲー
ト端子に入力される。FETQのドレイン端子はコンバ
ータトランスTの一次巻線の一端に接続されている.コ
ンバータトランスTの一次巻線はバイファーラー巻構造
とされ、センタタップは抵抗体R2を介し電源(Vcc)
に接続されると共に、コンデンサC1を介して接地され
ている。Reference numeral 8 denotes an oscillator. The oscillator 8 is input to a gate terminal of a field effect transistor (FET) Q via a resistor R1. The drain terminal of the FET Q is connected to one end of the primary winding of the converter transformer T. The primary winding of the converter transformer T has a bifarer winding structure, and the center tap is connected to a power supply (Vcc) via a resistor R2.
And grounded via a capacitor C1.
【0024】また、コンバータトランスTの一次巻線の
他端はダイオードD1のカソード端子に接続されると共
に、該ダイオードD1のアノード端子は接地され、さら
には抵抗体R3を介して発振器8とFETQのゲート端
子の中間点に接続されている。The other end of the primary winding of the converter transformer T is connected to the cathode terminal of the diode D1, the anode terminal of the diode D1 is grounded, and the oscillator 8 and the FET Q are connected via a resistor R3. It is connected to the midpoint of the gate terminal.
【0025】一方、コンバータトランスTの二次巻線の
一端は上述した高圧制御回路6(第1〜第8の高圧制御
回路6a〜6h)に接続され、他端は接地されている。On the other hand, one end of the secondary winding of the converter transformer T is connected to the high voltage control circuit 6 (first to eighth high voltage control circuits 6a to 6h), and the other end is grounded.
【0026】このように構成された高圧生成回路7にお
いては、発振器8はコンバータトランスTの駆動周波数
でもって発振パルスを生成し、FETQは斯かる発振パ
ルスをトリガとしてスイッチング動作を行う。すなわ
ち、FETQのスイッチング動作によりコンバータトラ
ンスTは励磁されて高圧の交流電圧が二次巻線に生成さ
れ、斯かる高圧交流電圧が各高圧制御回路(第1〜第8
の高圧制御回路6a〜6h)に供給される。In the high voltage generation circuit 7 configured as described above, the oscillator 8 generates an oscillation pulse at the driving frequency of the converter transformer T, and the FET Q performs a switching operation using the oscillation pulse as a trigger. That is, the converter transformer T is excited by the switching operation of the FET Q to generate a high AC voltage in the secondary winding, and the high AC voltage is applied to each of the high voltage control circuits (first to eighth).
To the high-voltage control circuits 6a to 6h).
【0027】図3は高圧制御回路6の詳細を示す電気回
路図である。FIG. 3 is an electric circuit diagram showing details of the high voltage control circuit 6.
【0028】該高圧制御回路6は、コンデンサC2、C
3、及びダイオードD2、D3で整流平滑回路9を構成
しており、高圧生成回路7から出力された高圧出力は整
流平滑回路9で整流平滑され、該整流平滑回路9の負極
側の出力は高圧出力11を介してそのまま高圧負荷機器
に供給される。尚、整流平滑回路9の正極側出力と負極
側出力との間には抵抗体R4が介装されている。The high voltage control circuit 6 includes capacitors C2 and C
3, and the diodes D2 and D3 constitute a rectifying / smoothing circuit 9. The high-voltage output output from the high-voltage generating circuit 7 is rectified and smoothed by the rectifying / smoothing circuit 9, and the negative-side output of the rectifying / smoothing circuit 9 is a high-voltage output. It is supplied to the high-pressure load device as it is via the output 11. Note that a resistor R4 is interposed between the positive output and the negative output of the rectifying / smoothing circuit 9.
【0029】また、整流平滑回路9の正極側出力は抵抗
体R5を介してトランジスタTrのコレクタ端子に接続
され、該トランジスタTrのエミッタ端子は抵抗体R6
を介して接地されている。トランジスタTrのベース端
子は抵抗体7を介してオペアンプ10の出力端子に接続
されている。オペアンプ10の正極側入力端子は抵抗体
R8〜R10を介して高圧出力11及び電源(Vcc)に
夫々接続され、またダイオードD4を介して接地されて
いる。The positive output of the rectifying / smoothing circuit 9 is connected to the collector terminal of the transistor Tr via a resistor R5, and the emitter terminal of the transistor Tr is connected to a resistor R6.
Grounded. The base terminal of the transistor Tr is connected to the output terminal of the operational amplifier 10 via the resistor 7. The positive input terminal of the operational amplifier 10 is connected to the high voltage output 11 and the power supply (Vcc) via the resistors R8 to R10, respectively, and is grounded via the diode D4.
【0030】オペアンプ10の負極側入力端子は抵抗体
R10を介してD/Aコンバータ5に接続されると共
に、コンデンサC5を介して抵抗体R7とオペアンプ1
0の出力端子との中間点に接続されている。The negative input terminal of the operational amplifier 10 is connected to the D / A converter 5 via a resistor R10, and the resistor R7 and the operational amplifier 1 are connected via a capacitor C5.
It is connected to an intermediate point with the output terminal of 0.
【0031】このように構成された高圧制御回路6にお
いては、D/Aコンバータ5から出力される制御電圧を
Vcontとすると、高圧出力端子11における電圧、すな
わち出力電圧Vhvlは、数式(1)で表される。In the high voltage control circuit 6 configured as described above, assuming that the control voltage output from the D / A converter 5 is Vcont, the voltage at the high voltage output terminal 11, that is, the output voltage Vhvl is expressed by the following equation (1). expressed.
【0032】 Vhvl =[Vcont×(R8+R9)−Vcc×R10]/R8 …(1) つまり、出力電圧Vhvlは、制御電圧Vcontにより制御
されることとなる。Vhvl = [Vcont × (R8 + R9) −Vcc × R10] / R8 (1) That is, the output voltage Vhvl is controlled by the control voltage Vcont.
【0033】図4は本発明の高圧出力装置の動作を示す
タイミングチャートである。FIG. 4 is a timing chart showing the operation of the high voltage output device of the present invention.
【0034】すなわち、図4(a)、(b)に示すよう
に、シリアルデータはクロック信号に同期して出力し、
シフトレジスタ2のDi端子に入力される。シフトレジ
スタ2は入力されたシリアルデータをクロック信号に同
期してD0からD11までの12ビットのシフトレジス
タ2を順次シフトしていき、パラレルデータに変換す
る。そして、シフトレジスタ2の出力のうち、出力D0
〜D7までの8ビットのパラレルデータは第1〜第8の
ラッチ回路4a〜4hのいずれか1つのラッチ回路に入
力され、出力D8〜D11の4ビットのデータはデコー
ダ3のセレクト端子に入力される。シリアルデータがシ
フトレジスタ2に入力された後、図4(c)に示すよう
に、デコーダ3にはコントローラ1からのシリアルデー
タがセット信号として入力される。本実施の形態では、
デコーダ3はセット信号が「1」にセットされている場
合はラッチ信号を出力せず、セット信号が「0」にセッ
トされている場合のみ、出力D8〜D11の4ビットの
パラレルデータで選択される第1〜第8のラッチ回路4
a〜4hのうちのいずれか1つのラッチ回路、例えば第
1のラッチ回路4aにラッチ信号を供給する。That is, as shown in FIGS. 4A and 4B, serial data is output in synchronization with a clock signal.
It is input to the Di terminal of the shift register 2. The shift register 2 sequentially shifts the input serial data through the 12-bit shift register 2 from D0 to D11 in synchronization with the clock signal, and converts the serial data into parallel data. Then, among the outputs of the shift register 2, the output D0
The 8-bit parallel data of D8 to D7 is input to any one of the first to eighth latch circuits 4a to 4h, and the 4-bit data of the outputs D8 to D11 is input to the select terminal of the decoder 3. You. After the serial data is input to the shift register 2, the serial data from the controller 1 is input to the decoder 3 as a set signal, as shown in FIG. In the present embodiment,
The decoder 3 does not output the latch signal when the set signal is set to "1", and is selected by the 4-bit parallel data of the outputs D8 to D11 only when the set signal is set to "0". First to eighth latch circuits 4
A latch signal is supplied to any one of the latch circuits a to 4h, for example, the first latch circuit 4a.
【0035】ラッチ信号が供給された第1のラッチ回路
4aは、出力D0〜D7からの8ビットのパラレルデー
タをラッチし、前記第1のラッチ回路4aに接続された
第1のD/Aコンバータ5aに8ビットのパラレルデー
タを入力し、第1のD/Aコンバータは、ラッチされた
8ビットのパラレルデータから256分解能のアナログ
電圧を生成する。The first latch circuit 4a to which the latch signal is supplied latches 8-bit parallel data from the outputs D0 to D7, and the first D / A converter connected to the first latch circuit 4a. 8-bit parallel data is input to 5a, and the first D / A converter generates a 256-resolution analog voltage from the latched 8-bit parallel data.
【0036】そして、第1のラッチ回路4aがラッチす
る前後で第1のD/Aコンバータ5aに入力されるパラ
レルデータが異なる場合は、図4(e)に示すように、
制御電圧Vcontが変化し、したがって数式(1)によ
り、出力電圧Vhvlも変化する。If the parallel data input to the first D / A converter 5a differs before and after the first latch circuit 4a latches, as shown in FIG.
The control voltage Vcont changes, and therefore the output voltage Vhvl also changes according to equation (1).
【0037】また、コントローラ1からデコーダ3に入
力されるセット信号は、異なるラッチ回路を順次指定す
るように構成されており、図4(f)に示すように、次
セット信号によって、出力D0〜D7の8ビットのパラ
レルデータは第2のラッチ回路4bに入力されてラッチ
され、第2のラッチ回路4bがラッチする前後で第2の
D/Aコンバータ5bに入力されるパラレルデータが異
なる場合は、図4(g)に示すように、制御電圧Vcont
が変化し、したがって数式(1)により、出力電圧Vhv
lも変化する。The set signals input from the controller 1 to the decoder 3 are designed to sequentially designate different latch circuits. As shown in FIG. The 8-bit parallel data of D7 is input to the second latch circuit 4b and latched. If the parallel data input to the second D / A converter 5b is different before and after the latch by the second latch circuit 4b, As shown in FIG. 4 (g), the control voltage Vcont
And therefore, according to equation (1), the output voltage Vhv
l also changes.
【0038】このようにしてデコーダ3で選択されたラ
ッチ回路4がラッチ動作を行うタイミングでD/Aコン
バータ5の出力電圧Vhvlを変化させることができる。Thus, the output voltage Vhvl of the D / A converter 5 can be changed at the timing when the latch circuit 4 selected by the decoder 3 performs the latch operation.
【0039】図5は、多数のラッチ信号が入力される時
間軸上での制御電圧Vcontと出力電圧Vhvlとの関係を
示したタイムチャートである。FIG. 5 is a time chart showing the relationship between the control voltage Vcont and the output voltage Vhvl on the time axis to which a number of latch signals are input.
【0040】すなわち、図5(a)に示すように、図4
(d)のラッチ信号が多数入力された時間軸上において
は、ラッチ信号の出力タイミングで制御電圧Vcontは変
化する。そして、出力電圧Vhvlは、数式(1)に示す
ように、制御電圧Vcontの変動に応答して変動するが、
本実施の形態では、シリアルデータを所定クロック周波
数以上の高周波数でもってコントローラ1から出力して
いるため、シリアルデータの転送周期が出力電圧の応答
時間よりも十分に早くなり、その結果、目標出力電圧V
hvloに到達するまでの収束時間が非常に長くなる。した
がって、図5(b)に示すように、制御電圧Vcontにノ
イズ信号Nが重畳された場合であっても、出力電圧Vhv
lはすぐには応答せず、次ラッチ回路からのパラレルデ
ータの出力タイミングで正規のパラレルデータがD/A
コンバータに入力されると、制御電圧Vcontは所望電圧
に復帰し、これにより、出力電圧Vhvlには大きな変動
が生じることもなく、画像形成に影響の無い程度に電圧
変動を抑制することができる。尚、出力電圧の制御信号
に対する応答は通常、数10〜数100msであるため、
シリアルデータが転送される所定クロック周波数は数1
0KHz以上の高周波数で本発明の効果を奏することが
できる。That is, as shown in FIG.
On the time axis in which a large number of latch signals are input as shown in (d), the control voltage Vcont changes at the output timing of the latch signal. The output voltage Vhvl fluctuates in response to the fluctuation of the control voltage Vcont, as shown in Expression (1).
In the present embodiment, since the serial data is output from the controller 1 at a high frequency equal to or higher than the predetermined clock frequency, the transfer cycle of the serial data becomes sufficiently faster than the response time of the output voltage. Voltage V
The convergence time to reach hvlo is very long. Therefore, as shown in FIG. 5B, even when the noise signal N is superimposed on the control voltage Vcont, the output voltage Vhv
l does not respond immediately, and normal parallel data is D / A at the output timing of parallel data from the next latch circuit.
When the control voltage Vcont is input to the converter, the control voltage Vcont returns to the desired voltage, so that the output voltage Vhvl does not fluctuate greatly and the voltage fluctuation can be suppressed to such an extent that image formation is not affected. Since the response of the output voltage to the control signal is usually several tens to several hundreds of ms,
The predetermined clock frequency at which the serial data is transferred is given by Equation 1.
The effects of the present invention can be achieved at a high frequency of 0 kHz or more.
【0041】尚、本発明は上記実施の形態に限定される
ものではない。例えば、本実施の形態ではD/Aコンバ
ータ5に入力されるパラレルデータをラッチしている
が、D/Aコンバータ5から出力される制御電圧Vcont
を選択された高圧制御回路6に合わせて電圧をラッチす
るようにしてもよく、またD/Aコンバータ5に代えて
PWM回路を使用した場合でも同様の効果が得られるの
はいうまでもない。The present invention is not limited to the above embodiment. For example, in the present embodiment, the parallel data input to the D / A converter 5 is latched, but the control voltage Vcont output from the D / A converter 5 is latched.
May be latched in accordance with the selected high-voltage control circuit 6, and the same effect can be obtained even when a PWM circuit is used in place of the D / A converter 5.
【0042】[0042]
【発明の効果】以上詳述したように本発明によれば、シ
リアル制御データを生成し、該生成されたシリアル制御
データをデータ変換手段でパラレル制御データに変換
し、該パラレル制御データに基づいて制御電圧を生成す
ると共に、該制御電圧に基づいて高電圧を出力し、且つ
前記シリアル制御データを所定周波数以上の高周波数で
もって前記データ変換手段にデータ転送しているので、
1つのシリアルデータで複数の高圧出力を制御すること
が可能となり、しかもシリアルデータの転送周期を出力
電圧の応答時間よりも十分に早くすることができる。し
たがって、制御電圧にノイズ信号が重畳された場合であ
っても、高電圧が出力される前に正規のシリアルデータ
を供給することにより制御電圧を所望電圧に復帰させる
ことができ、これによりノイズ信号による誤動作を防ぐ
ことが可能となる。As described in detail above, according to the present invention, serial control data is generated, the generated serial control data is converted into parallel control data by data conversion means, and based on the parallel control data. Since the control voltage is generated, a high voltage is output based on the control voltage, and the serial control data is transferred to the data conversion means at a high frequency equal to or higher than a predetermined frequency.
A plurality of high-voltage outputs can be controlled by one serial data, and the transfer cycle of the serial data can be made sufficiently shorter than the response time of the output voltage. Therefore, even when the noise signal is superimposed on the control voltage, the control voltage can be returned to the desired voltage by supplying the normal serial data before the high voltage is output, and thereby the noise signal can be restored. It is possible to prevent malfunction due to
【図1】本発明に係る高圧出力装置の一実施の形態を示
すブロック構成図である。FIG. 1 is a block diagram showing an embodiment of a high-voltage output device according to the present invention.
【図2】高圧生成回路の詳細を示す電気回路図である。FIG. 2 is an electric circuit diagram showing details of a high voltage generation circuit.
【図3】高圧制御回路の詳細を示す電気回路図である。FIG. 3 is an electric circuit diagram showing details of a high-voltage control circuit.
【図4】各種信号出力の出力タイミングを示すタイミン
グチャートである。FIG. 4 is a timing chart showing output timings of various signal outputs.
【図5】長時間軸上での制御電圧と出力電圧との関係を
示すタイミングチャートである。FIG. 5 is a timing chart showing a relationship between a control voltage and an output voltage on a long-time axis.
1 コントローラ(シリアル生成手段) 2 シフトレジスタ(データ変換手段) 3 デコーダ(選択手段) 6a〜6h 高圧制御回路(高圧制御手段) 7 高圧生成回路(高圧生成手段) DESCRIPTION OF SYMBOLS 1 Controller (serial generation means) 2 Shift register (data conversion means) 3 Decoder (selection means) 6a-6h High voltage control circuit (high voltage control means) 7 High voltage generation circuit (high voltage generation means)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H02M 7/48 H02M 7/48 T H03M 1/66 H03M 1/66 C 9/00 9/00 C Fターム(参考) 2C061 AP04 AQ06 AR01 HJ10 HN02 HN15 2H027 DA32 EA01 EA03 EA05 EA10 EB04 EB06 ED03 ED09 ED24 ED26 EF09 EJ17 5H007 AA01 BB04 CA02 CB07 CC09 DB07 5H730 AA02 AS04 AS12 BB02 DD04 EE18 EE61 5J022 AB01 BA01 BA07 CE01 CE08──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H02M 7/48 H02M 7/48 T H03M 1/66 H03M 1/66 C 9/00 9/00 C F term (Ref.)
Claims (8)
データ生成手段と、該シリアルデータ生成手段により生
成されたシリアル制御データをパラレル制御データに変
換するデータ変換手段と、高電圧を生成する高圧生成手
段と、該高圧生成手段からの高電圧を前記パラレル制御
データに基づいて制御し所定の制御電圧を出力する複数
の高圧制御手段とを備え、 前記シリアルデータ生成手段は、前記複数の高圧生成回
路の出力値を順次且つ繰り返し定期的にデータが入力さ
れるように生成し、該生成されたシリアル制御データを
所定周波数以上の高周波数でもって前記データ変換手段
に前記シリアル制御データを転送するデータ転送手段を
有していることを特徴とする高圧出力装置。1. Serial data generating means for generating serial control data, data converting means for converting serial control data generated by the serial data generating means into parallel control data, and high voltage generating means for generating high voltage A plurality of high voltage control means for controlling a high voltage from the high voltage generation means based on the parallel control data and outputting a predetermined control voltage, wherein the serial data generation means includes an output of the plurality of high voltage generation circuits. Data transfer means for generating values so that data is sequentially and repeatedly input periodically, and transferring the generated serial control data to the data conversion means at a high frequency equal to or higher than a predetermined frequency. A high-voltage output device comprising:
高圧制御手段を選択する選択手段を有し、該選択手段に
より選択された高圧制御手段に前記データ変換手段から
のパラレル制御データを供給することを特徴とする請求
項1記載の高圧出力装置。2. High-pressure control means for selecting one of the plurality of high-pressure control means from among the plurality of high-pressure control means, wherein the high-pressure control means selected by the selection means receives parallel control data from the data conversion means. The high-voltage output device according to claim 1, wherein the power is supplied.
以上であることを特徴とする請求項1又は請求項2記載
の高圧出力装置。3. The predetermined frequency is at least 10 KHz.
The high-voltage output device according to claim 1 or 2, wherein:
あることを特徴とする請求項1乃至請求項3いずれかに
記載の高圧出力装置。4. The high voltage output device according to claim 1, wherein said data conversion means is a shift register.
データ生成ステップと、該シリアルデータ生成ステップ
で生成されたシリアル制御データをパラレル制御データ
に変換するデータ変換ステップと、高電圧を生成する高
圧生成ステップと、前記高電圧を前記パラレル制御デー
タに基づいて制御し高圧制御手段から所定の制御電圧を
出力する制御電圧出力ステップとを含み、 さらに、前記シリアルデータ生成ステップで生成された
シリアル制御データを所定周波数以上の高周波数でもっ
て繰り返し定期的に.前記シリアル制御データを転送す
るデータ転送ステップを含むことを特徴とする高電圧の
出力制御方法。5. A serial data generating step for generating serial control data, a data converting step for converting the serial control data generated in the serial data generating step into parallel control data, and a high voltage generating step for generating a high voltage. A control voltage output step of controlling the high voltage based on the parallel control data and outputting a predetermined control voltage from the high voltage control means, further comprising the step of transmitting the serial control data generated in the serial data generation step to a predetermined frequency. Repeat periodically with the above high frequency. A high-voltage output control method, comprising a data transfer step of transferring the serial control data.
前記複数の高圧制御手段の中から一つを高圧制御手段を
選択する選択ステップを含み、該選択された高圧制御手
段にパラレル制御データを供給することを特徴とする請
求項5記載の高電圧の出力制御方法。6. A high-pressure control unit having a plurality of said high-pressure control means,
6. The high-voltage control device according to claim 5, further comprising a step of selecting one of the plurality of high-voltage control means from the plurality of high-voltage control means, and supplying parallel control data to the selected high-voltage control means. Output control method.
以上であることを特徴とする請求項5又は請求項6記載
の高電圧の出力制御方法。7. The predetermined frequency is at least 10 KHz.
7. The high-voltage output control method according to claim 5, wherein:
の高圧出力装置を備えていることを特徴とする画像形成
装置。8. An image forming apparatus comprising the high-voltage output device according to claim 1. Description:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25327899A JP2001078468A (en) | 1999-09-07 | 1999-09-07 | High-voltage outputting device, method for controlling high-voltage output, and image-forming device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25327899A JP2001078468A (en) | 1999-09-07 | 1999-09-07 | High-voltage outputting device, method for controlling high-voltage output, and image-forming device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001078468A true JP2001078468A (en) | 2001-03-23 |
Family
ID=17249068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25327899A Withdrawn JP2001078468A (en) | 1999-09-07 | 1999-09-07 | High-voltage outputting device, method for controlling high-voltage output, and image-forming device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001078468A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102355270A (en) * | 2005-08-03 | 2012-02-15 | 阿尔特拉公司 | Serializer circuitry for high-speed serial data transmitters on programmable logic device integrated circuits |
-
1999
- 1999-09-07 JP JP25327899A patent/JP2001078468A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102355270A (en) * | 2005-08-03 | 2012-02-15 | 阿尔特拉公司 | Serializer circuitry for high-speed serial data transmitters on programmable logic device integrated circuits |
US9077330B2 (en) | 2005-08-03 | 2015-07-07 | Altera Corporation | Serializer circuitry for high-speed serial data transmitters on programmable logic device integrated circuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4272851B2 (en) | Image forming apparatus | |
EP0705495B1 (en) | Universal power converter with single, shared power transformation circuit | |
JP2005512486A (en) | Power converter | |
JP2000324837A (en) | Dc power supply circuit | |
EP0993104A3 (en) | Capacitive-summing switch-mode power conversion control and method | |
US5282122A (en) | High voltage power supply topology suited for miniaturization | |
US20080225560A1 (en) | Switching controller for parallel power converters | |
US5202725A (en) | High voltage power supply control apparatus | |
JP4281959B2 (en) | Synchronous rectification switching power supply circuit | |
US4199807A (en) | Regulated power supply apparatus | |
US8213824B2 (en) | High voltage power controlling apparatus of image forming apparatus and method thereof | |
JP2001078468A (en) | High-voltage outputting device, method for controlling high-voltage output, and image-forming device | |
JPH09191638A (en) | Dc/dc converter | |
JP3100797B2 (en) | Power supply | |
JP2001016851A (en) | Switching power supply unit | |
US6977823B2 (en) | Switch power supply apparatus | |
KR100573121B1 (en) | Muti-output power supply unit of plasma display device | |
JPH037062A (en) | Resonance switching power source | |
JP4500406B2 (en) | Power control device | |
JP2002078335A (en) | High-voltage power supply apparatus and image-forming apparatus | |
JPH1198829A (en) | Switching power source | |
JP3371960B2 (en) | DC-DC converter | |
JP2717662B2 (en) | Pulse width modulation circuit and stabilized power supply using the circuit | |
KR101039992B1 (en) | Switching mode power supply using frequency modulation type and pulse width modulation type | |
JP2003324957A (en) | Power supply device and its controlling method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060303 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |