[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001057371A - Annealing method and device - Google Patents

Annealing method and device

Info

Publication number
JP2001057371A
JP2001057371A JP11232091A JP23209199A JP2001057371A JP 2001057371 A JP2001057371 A JP 2001057371A JP 11232091 A JP11232091 A JP 11232091A JP 23209199 A JP23209199 A JP 23209199A JP 2001057371 A JP2001057371 A JP 2001057371A
Authority
JP
Japan
Prior art keywords
substrates
cassette
substrate
conductor
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11232091A
Other languages
Japanese (ja)
Inventor
Tsutomu Sumino
努 角野
Naoki Suzuki
尚樹 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11232091A priority Critical patent/JP2001057371A/en
Publication of JP2001057371A publication Critical patent/JP2001057371A/en
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an annealing method and an annealing cassette which is used for carrying out the same, where static electricity is restrained from occurring when substrates are housed in a cassette as stacked in layers corresponding to whether the substrates to treat are formed of metal or insulator in a batch-type annealing process. SOLUTION: When a substrate is formed of metal or a metal film is formed on it, the substrates are stacked up in layers in a heat-resistant cassette 3 in such a manner where a grounded conductor board 20 is interposed between the substrates at each time when substrates prescribed in number are stacked up. When the substrate 2b is formed of non-conductive material, a normal space t2 between the adjacent laminated substrates 2b is so controlled as to decrease electric charge or a potential.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子が形成
されている基板のバッチ処理による活性化及び結晶化等
を行なうアニール技術に係り、特に、半導体素子の製造
に使用する基板の積層構造で設置する際に発生する静電
気を抑制する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an annealing technique for activating and crystallizing a substrate on which a semiconductor element is formed by batch processing, and more particularly to a laminated structure of a substrate used for manufacturing a semiconductor element. The present invention relates to a technique for suppressing static electricity generated during installation.

【0002】[0002]

【従来の技術】近年、半導体素子製造プロセスの低温化
に関して盛んに開発が進められている。その大きな理由
は、安価で加工性に富むにも拘わらず、融点の低いガラ
ス等の絶縁基板上に半導体素子を形成する必要が生じた
からである。例えば、アクテイブマトリクス型の液晶表
示装置を作製する際に、ガラス基板上に(縦)数百個×
(横)数百個以上の薄膜トランジスタを形成する必要が
あり、その他の場合にも、素子の微小化や素子の多層化
に伴う同様な要請がある。
2. Description of the Related Art In recent years, development has been actively pursued for lowering the temperature of a semiconductor device manufacturing process. The major reason is that, despite the fact that it is inexpensive and has good workability, it is necessary to form a semiconductor element on an insulating substrate such as glass having a low melting point. For example, when manufacturing an active matrix type liquid crystal display device, several hundred (vertical) ×
It is necessary to form several hundred (horizontal) thin film transistors, and in other cases, there is a similar request accompanying miniaturization of elements and multilayering of elements.

【0003】半導体素子の製造プロセスでは、半導体材
料に含まれる非晶質成分もしくは非晶質半導体材料を結
晶化させる場合。もともと結晶性が高い(結晶粒径が大
きかったり、単結晶に近い状態であること)ものの、不
純物注入のためのイオンを照射したために注入されたド
ーパントにより衝撃を受けて結晶性が低下した半導体材
料の結晶性を回復する場合や、より結晶性を向上させる
ことが必要とされる場合等がある。従来から、このよう
な目的の達成手段として熱アニールが用いられている。
In the process of manufacturing a semiconductor element, an amorphous component or an amorphous semiconductor material contained in a semiconductor material is crystallized. A semiconductor material that originally has high crystallinity (has a large crystal grain size or is close to a single crystal) but has reduced crystallinity due to the impact of the dopant implanted due to irradiation with ions for impurity implantation. May be recovered, or the crystallinity may need to be further improved. Conventionally, thermal annealing has been used as a means for achieving such an object.

【0004】この熱アニールを、処理対象として半導体
材料であるシリコンに用いる場合には、通常、600℃
から1100℃の温度で0.1〜48時間、もしくはそ
れ以上の時間のアニールをおこない、それによって、非
晶質の結晶化、結晶性の回復、結晶性の向上等を行って
いた。
When this thermal annealing is applied to silicon which is a semiconductor material to be processed, it is usually at 600 ° C.
From 1 to 100 ° C. for 0.1 to 48 hours or more, thereby performing amorphous crystallization, recovery of crystallinity, improvement of crystallinity, and the like.

【0005】このような、熱アニールは、一般に温度が
高いほど処理時問は短かいが、500℃以下の温度では
ほとんど効果はなかった。したがって、プロセスの低温
化の観点からは、従来、熱アニールによってなされてい
た工程を他の手段によって置き換えることが必要とされ
る。特に基板としてガラス基板を利用する場合、加熱に
起因する溶融による変形を防ぐために、熱アニールでの
温度を600℃以下とすることが求められる。しかも、
その加熱時間を極力短くすることが求められている。液
晶表示装置においては、数μmの隙間を有した一対のガ
ラス基板間に液晶が保持されるので、基板の変形は液晶
表示装置の表示に大きな影響を与えることとなるので避
けなければならない。
[0005] Such thermal annealing generally has a shorter processing time as the temperature is higher, but has little effect at a temperature of 500 ° C or less. Therefore, from the viewpoint of lowering the temperature of the process, it is necessary to replace the step conventionally performed by thermal annealing with another means. In particular, when a glass substrate is used as the substrate, it is required that the temperature in the thermal annealing be 600 ° C. or lower in order to prevent deformation due to melting due to heating. Moreover,
It is required to shorten the heating time as much as possible. In a liquid crystal display device, since liquid crystal is held between a pair of glass substrates having a gap of several μm, deformation of the substrate has a large effect on the display of the liquid crystal display device and must be avoided.

【0006】これらのアニール装置は、図6に示す加熱
炉51を用いて行なわれる。つまり、前工程の終了後
に、搬送カセット52で搬送されてきた被処理体の基板
53…は、耐熱カセット54に移載されて耐熱カセット
54に収納されたまま加熱炉51に入れられる。加熱炉
51内では所定時間加熱されてアニール処理が施され、
アニール処理が終了すると、活性炉51から排出され
て、搬送カセット52に移載された後に次工程へ送られ
る。
[0006] These annealing apparatuses are performed using a heating furnace 51 shown in FIG. That is, after the end of the previous step, the substrates 53 to be processed transferred by the transfer cassette 52 are transferred to the heat-resistant cassette 54 and placed in the heating furnace 51 while being stored in the heat-resistant cassette 54. Heating is performed for a predetermined time in the heating furnace 51 to perform an annealing process.
When the annealing process is completed, it is discharged from the activation furnace 51, transferred to the transport cassette 52, and then sent to the next step.

【0007】一般的に、アニール処理では加熱炉51の
温度として500℃以上が要求されるため、それに必要
な昇温、降温時間を処理工程時間の中で少なくするた
め、カセットに複数枚を入れ、一度にアニールを行なう
バッチ式を用いている。また、図7に示すように、耐熱
カセット54はラック状の構造体で基板53…を分離し
て一枚ずつ収納している。加熱炉51に繰り返し挿入・
排出されるので、加熱による変形を防くために耐熱ガラ
ス、石英、セラミックなどの耐熱性の高い電気絶縁物に
より形成されている。
In general, in the annealing process, the temperature of the heating furnace 51 is required to be 500 ° C. or more, and a plurality of sheets are put in a cassette in order to reduce the required temperature rise and fall times during the processing step. , A batch type in which annealing is performed at once. Further, as shown in FIG. 7, the heat-resistant cassette 54 is a rack-shaped structure in which the substrates 53 are separated and stored one by one. Repeated insertion into heating furnace 51
Since it is discharged, it is made of a heat-resistant electrical insulator such as heat-resistant glass, quartz, or ceramic to prevent deformation due to heating.

【0008】また、処理を行なう基板53…が金属ある
いは金属膜が表面に形成されたものである場合は、耐熱
カセット54が電気絶縁物のため、図8(a)〜(d)
に示すように、基板53a…1枚に微少の電荷が帯電し
ていても基板53a…の枚数が多いと、静電誘導により
両端の基板53…に多量の電荷を誘導する。すなわち、
図8(a)〜(d)は、基板53a…を順次1枚ずつ耐
熱カセットのラックに収納していった際の状態を示す説
明図で、各基板53a…の帯電電荷が加算されていき、
積層された基板53a…の両端では、基板53a…の積
層された枚数に応じて帯電電荷が増加している。図8
(b)は基板53a…が2枚の積層であるので図8
(a)の場合の2倍になり、図8(c)は53a…が3
枚の積層であるので図8(a)の場合の3倍になり、図
8(d)は53a…が4枚の積層であるので図8(a)
の場合の4倍になる。
When the substrates 53 to be processed are made of metal or a metal film formed on the surface, since the heat-resistant cassette 54 is an electric insulator, FIGS.
As shown in FIG. 6, even if a small amount of electric charge is charged on one substrate 53a, if the number of substrates 53a is large, a large amount of electric charge is induced to the substrates 53 at both ends by electrostatic induction. That is,
8 (a) to 8 (d) are explanatory views showing a state where the substrates 53a are sequentially stored one by one in a rack of a heat-resistant cassette, and the charged charges of the substrates 53a are added. ,
At both ends of the stacked substrates 53a, the charged charges increase in accordance with the number of stacked substrates 53a. FIG.
FIG. 8 (b) shows that two substrates 53a are stacked.
In FIG. 8 (c), 53a...
8A is three times as large as the case of FIG. 8A, and FIG. 8D is a diagram of FIG.
4 times as large as

【0009】したがって、基板53a…の積層枚数が多
くなると基板53a…の近傍にアースとなる物体が近づ
いた際に、放電が発生し基板53a…上の回路を破壊す
る恐れがある。
Therefore, when the number of stacked substrates 53a is large, when an object serving as a ground approaches the vicinity of the substrates 53a, a discharge may occur and the circuit on the substrates 53a may be destroyed.

【0010】その防止のために、通常は、図9に示すよ
うに、基板53a…の電荷を逃がすために基板53a…
の接触部に接地導体56を設けて接地を行なっている。
In order to prevent this, as shown in FIG. 9, the substrates 53a.
A grounding conductor 56 is provided at the contact portion of the device for grounding.

【0011】また、基板53…が電気絶縁物の場合は、
基板53b…に接地導体56を接触させても接地部近傍
の電荷しか逃げていかない。したがって、複数枚の基板
53b…を設置すると、その枚数分の電荷を持ったコン
デンサとなり電位が上昇し、金属基板と同様に基板53
b…の近傍にアースとなる物体が近づいた際に放電が発
生し基板53b…に形成された回路57を破壊してしま
うことがある。
If the substrates 53 are electrically insulating,
Even when the ground conductor 56 is brought into contact with the substrate 53b, only the charges near the ground portion escape. Therefore, when a plurality of substrates 53b are provided, the capacitors having charges corresponding to the number of substrates 53b are provided, and the potential is increased.
When an object serving as the ground approaches the vicinity of b, a discharge may occur and the circuit 57 formed on the substrate 53b may be destroyed.

【0012】それに対しては、図10に示すように、基
板53b…に帯電した電荷を中和するためにイオナイザ
58を設置することも行なわれている。
On the other hand, as shown in FIG. 10, an ionizer 58 is provided to neutralize the electric charges charged on the substrates 53b.

【0013】[0013]

【発明が解決しようとする課題】上述のような基板を収
めるカセットの構成で、基板の電荷を逃がすための導体
は金属である。しかしながら、常に、精度よく基板に接
触させることは容易でなく、加熱を繰返し行なうことで
変形し、一般的な構造である図9に示した構造では、接
地導体56が変形すると基板の位置が変化し基板53a
…の搬送精度が低下する。また、接地導体56が基板5
3a…の全面に接していないない構造では、絶縁物の基
板53b…の電荷が逃げきれず、全面に接地導体56を
配置する構造では基板53b…に傷がつき損傷させる恐
れがある。
In the structure of the cassette for accommodating the substrate as described above, the conductor for releasing the electric charge of the substrate is a metal. However, it is not always easy to make accurate contact with the substrate, and the substrate is deformed by repeated heating, and in the structure shown in FIG. 9, which is a general structure, when the ground conductor 56 is deformed, the position of the substrate changes. Substrate 53a
... the transfer accuracy is reduced. Further, the ground conductor 56 is
In the structure not in contact with the entire surface of 3a, the charge of the insulating substrate 53b cannot escape, and in the structure in which the ground conductor 56 is arranged on the entire surface, the substrate 53b may be damaged and damaged.

【0014】また、図10に示したイオナイザ58を用
いる方法では、イオナイザ58の電極部でダストが発生
するので、それによって基板53b…が汚染してしまう
不具合がある。そのため、イオナイザ58は電極部のク
リーニングを行うメンテナンスが必要であるため、アニ
ール工程の稼動率が低下する。
In the method using the ionizer 58 shown in FIG. 10, since dust is generated at the electrode portion of the ionizer 58, there is a problem that the substrates 53b are contaminated by the dust. For this reason, the ionizer 58 requires maintenance for cleaning the electrode portion, so that the operating rate of the annealing step is reduced.

【0015】本発明はこれらの事情にもとづいてなされ
たもので、バッチ方式のアニール処理において、処理す
る基板が金属の場合と絶縁物の場合とに応じて、カセッ
トへの基板の積層構造での収納で、発生する静電気を抑
制するアニール方法とその際に用いるアニール用カセッ
トを提供することを目的としている。
The present invention has been made on the basis of these circumstances. In a batch-type annealing process, depending on whether a substrate to be processed is a metal or an insulator, a laminated structure of substrates in a cassette is used. An object of the present invention is to provide an annealing method for suppressing static electricity generated during storage and an annealing cassette used in the annealing method.

【0016】[0016]

【課題を解決するための手段】請求項1の発明による手
段によれば、複数枚の基板をカセットに区画して積層し
て加熱炉に収納し加熱するアニール方法において、前記
基板が導体の場合又は前記基板に導体が形成されている
ものの場合に、前記カセットに積層する基板を所定の積
層枚数毎に接地された導体基板を挟んで積層することを
特徴とするアニール方法である。
According to a first aspect of the present invention, there is provided an annealing method in which a plurality of substrates are divided into cassettes, stacked, stored in a heating furnace, and heated. Alternatively, in a case where a conductor is formed on the substrate, an annealing method is characterized in that substrates to be laminated in the cassette are laminated with a predetermined number of laminated layers sandwiching a grounded conductor substrate.

【0017】また請求項2の発明による手段によれば、
前記導体基板は、前記カセットに設けられている導体と
接触していることを特徴とするアニール方法である。
According to the second aspect of the present invention,
The annealing method is characterized in that the conductor substrate is in contact with a conductor provided in the cassette.

【0018】また請求項3の発明による手段によれば、
複数枚の基板をカセットに積層して活性化炉に収納し加
熱するアニール方法において、前記基板が不導体の場合
に、前記基板を2枚以上を区画して積層して配置したも
のを一群とし、その一群を複数に分けて、複数に分けた
一群を間隔を置いて前記カセットに収納することを特徴
とするアニール方法である。
According to the third aspect of the present invention,
In the annealing method in which a plurality of substrates are stacked in a cassette, housed in an activation furnace, and heated, in a case where the substrate is non-conductive, two or more substrates are divided and stacked and arranged as a group. And dividing the group into a plurality of groups and storing the divided groups in the cassette at intervals.

【0019】また請求項4の発明による手段によれば、
前記基板は、2枚以上を積層して配置したものを一群と
し、その一群を複数に分けた積層配置間隔と積層枚数の
積以上の間隔で前記基板の一群を前記カセットに収納す
ることを特徴とするアニール方法である。
According to the means of the invention of claim 4,
The substrate is a group in which two or more substrates are stacked and arranged, and a group of the substrates is stored in the cassette at an interval equal to or more than the product of the stacking arrangement interval and the number of stacked substrates. Is an annealing method.

【0020】また請求項5の発明による手段によれば、
加熱炉と、前記加熱炉中で加熱が施される基板の複数枚
を区画し積層し収納するカセットとを具備するアニール
装置において、前記カセットは前記区画した所定の箇所
に、導体が設けられていることを特徴とするアニール装
置である。
According to the fifth aspect of the present invention,
In an annealing apparatus including a heating furnace, and a cassette for partitioning, stacking, and storing a plurality of substrates to be heated in the heating furnace, the cassette is provided with a conductor at a predetermined location. Is an annealing apparatus.

【0021】また請求項6の発明による手段によれば、
前記導体は、前記加熱炉内でこの加熱炉に設けられてい
る導体端子と接続することを特徴とするアニール装置で
ある。
According to the means of the invention of claim 6,
The annealing apparatus is characterized in that the conductor is connected to a conductor terminal provided in the heating furnace in the heating furnace.

【0022】[0022]

【発明の実施の形態】以下、図面を参照して本発明の形
態について説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0023】図1は、本発明の実施形態に係るアニール
装置と、この装置を構成する被処理体の搬送系の模式概
略図である。
FIG. 1 is a schematic diagram of an annealing apparatus according to an embodiment of the present invention and a transfer system of an object to be processed constituting the apparatus.

【0024】アニール装置は、アニール処理を行なう加
熱炉として、例えば活性化炉1を有し、またこの活性化
炉1には、被処理体である半導体等の基板2…を活性化
炉1の中に挿入する際に使用する耐熱カセット3が用い
られる。なお、活性化処理のみならず結晶化処理等、広
く加熱処理に本発明を用いることができるのは言うまで
もない。
The annealing apparatus has, for example, an activation furnace 1 as a heating furnace for performing an annealing process. In the activation furnace 1, a substrate 2 such as a semiconductor to be processed is placed in the activation furnace 1. A heat-resistant cassette 3 to be used when inserting the inside is used. It is needless to say that the present invention can be widely used for heat treatment such as crystallization treatment as well as activation treatment.

【0025】また、この耐熱カセット3に搬送用カセッ
ト4から、アニール処理の前後の処理工程として、基板
2…を搬送用カセット4と耐熱カセット3の間で移載す
る移載ロボット5が設けられている。
The heat-resistant cassette 3 is provided with a transfer robot 5 for transferring the substrates 2 between the transfer cassette 4 and the heat-resistant cassette 3 from the transfer cassette 4 as a process before and after the annealing process. ing.

【0026】活性化炉1は、処理温度が500℃以上と
なるため、アニール処理に際しては、活性化炉1内の昇
温、降温時間が必要になる。そのため、耐熱ガラスや石
英製の耐熱カセット3に、被処理体である基板2…を複
数枚一度に入れて、一括してアニール処理を行なうバッ
チ方式を用いている。
Since the activation furnace 1 has a processing temperature of 500 ° C. or higher, the annealing furnace requires a time for raising and lowering the temperature in the activation furnace 1. Therefore, a batch method is used in which a plurality of substrates 2 to be processed are placed in a heat-resistant cassette 3 made of heat-resistant glass or quartz at a time and an annealing process is performed at a time.

【0027】また、本発明で対象としている基板2…
は、その基板2…の表面上に、図示しない電子素子や電
気回路、又は、記録膜が配設されており、その電気的性
質には限定されないもので、例えば、シリコン、GaA
s、又はガラス等からなる基板2…である。また、電子
素子又は電気回路とは、静電気によって、積層された配
線部分において層間ショートなどの機能障害が発生しや
すいもの、例えば、TFT(Thin Film Tr
ansistor)、MOSFET(MetalOxi
de Semiconductor Field Em
ittionTransistor)、又は、Diod
e Capacitor等である。
Further, the substrates 2 which are the object of the present invention.
Is provided with an electronic element, an electric circuit, or a recording film (not shown) on the surface of the substrate 2..., And is not limited to its electrical properties. For example, silicon, GaAs
s or a substrate 2 made of glass or the like. Further, an electronic element or an electric circuit is an electronic element or an electric circuit in which a functional failure such as an interlayer short-circuit easily occurs in a laminated wiring portion due to static electricity, for example, a TFT (Thin Film Tr).
ansistor), MOSFET (MetalOxi)
de Semiconductor Field Em
ittionTransistor) or Diod
e Capacitor and the like.

【0028】なお、電気回路等を構成する導電部分の材
料としては、例えば、Ta、Ti、W、Au、Pt、A
g、Cu又はAl等が用いれられる。
The material of the conductive portion constituting the electric circuit and the like is, for example, Ta, Ti, W, Au, Pt, A
g, Cu or Al is used.

【0029】活性化炉1は図1に示したように、セラミ
ックの炉材で形成された炉室6の内壁に沿ってヒータ7
が設けられ、このヒータ7の内側にはヒータ7からの熱
を炉室6の内部に伝達する石英チューブ8が設けられて
いる。また、この石英チューブ8が形成する空間内であ
る炉室6の中心部には耐熱カセットガイド9が設置され
ている。この耐熱カセットガイド9は、耐熱カセット3
の少なくとも下方の2隅の短手方向への移動を拘束し、
長手方向へは移動自在な構造で、活性化炉1の側壁の一
方に設けられた開閉扉10側から他方の側壁まで設けら
れている。
As shown in FIG. 1, the activation furnace 1 has a heater 7 along an inner wall of a furnace chamber 6 formed of a ceramic furnace material.
A quartz tube 8 for transmitting heat from the heater 7 to the inside of the furnace chamber 6 is provided inside the heater 7. A heat-resistant cassette guide 9 is provided at the center of the furnace chamber 6 in the space formed by the quartz tube 8. The heat-resistant cassette guide 9 is used for the heat-resistant cassette 3
Restrain the movement of at least the lower two corners in the short direction,
It has a structure that is movable in the longitudinal direction, and is provided from the side of the door 10 provided on one of the side walls of the activation furnace 1 to the other side wall.

【0030】耐熱カセット3は図2に示すように、活性
化炉1内で繰り返し加熱され使用される際に、変形する
ことを防くために耐熱ガラス、石英、セラミックなどの
融点の高い絶縁物で形成され、内部に基板2…を一枚ず
つ区分けして保持する矩形状の骨組み構造で、耐熱カセ
ットガイド9に移動自在に係合する外形寸法で形成され
ている。また、この区分けされた区分部11a、11
b、11c、…11nには、所定箇所に後述の実施例で
詳述する接地導体12が設けられている。
As shown in FIG. 2, the heat-resistant cassette 3 is made of an insulating material having a high melting point, such as heat-resistant glass, quartz, or ceramic, in order to prevent the heat-resistant cassette 3 from being deformed when it is repeatedly heated and used in the activation furnace 1. , And has a rectangular frame structure in which the substrates 2... Are separated and held one by one, and is formed with external dimensions that movably engage with the heat-resistant cassette guide 9. Also, the divided sections 11a, 11
11n are provided with ground conductors 12, which will be described in detail in the embodiments described later, at predetermined locations.

【0031】移載ロボット5は、搬送用カセット4に収
納されている基板2…を一枚ずつ耐熱カセット3に収納
するために移載する装置である。すなわち、搬送用カセ
ット4に収納されている基板2…を、アーム14の先端
に設けられたフィンガー15で吸引保持して、基板2…
を1枚ずつ耐熱カセット3の所定箇所に収納する。
The transfer robot 5 is a device for transferring the substrates 2... Stored in the transfer cassette 4 one by one to be stored in the heat-resistant cassette 3. That is, the substrates 2 stored in the transport cassette 4 are sucked and held by the fingers 15 provided at the tip of the arm 14, and the substrates 2.
Are stored one by one in a predetermined position of the heat-resistant cassette 3.

【0032】なお、本実施の形態においては、フィンガ
ー15は基板2…が基板2…以外の物体と接触して、電
気的な伝導をもたないように、基板2…を空間的に支持
する機能と、同時に、基板2…上に発生した電荷の中和
作用を行うために、SUS、Al、又は、Cu等の導電
性材料が用いられている。
In this embodiment, the fingers 15 spatially support the substrates 2 so that the substrates 2 come into contact with objects other than the substrates 2 and have no electrical conduction. A conductive material such as SUS, Al, or Cu is used to perform the function and simultaneously neutralize the charge generated on the substrate 2.

【0033】また、本実施の形態においては、搬送用カ
セット4も、基板2…が基板2…以外の物体と接触しな
いように保持する基板2…の支持部材であるから、電気
的な伝導をもたないように、基板2…を空間的に支持す
る機能を有すると同時に、基板2…の支持部材は、基板
2…上に発生した電荷の中和作用を行うために、SU
S、Al、又は、Cu等の導電性材料で形成されてい
る。また、その一端が、基板2…が有する導電部分の一
部に接した状態で、かつ、その他端が電気的にアースに
設置された状態となっている。
In the present embodiment, the transfer cassette 4 is also a supporting member of the substrates 2 for holding the substrates 2 so as not to come into contact with objects other than the substrates 2. At the same time as having a function of spatially supporting the substrates 2..., The support members of the substrates 2.
It is formed of a conductive material such as S, Al, or Cu. Further, one end thereof is in a state of being in contact with a part of the conductive portion of the substrate 2... And the other end is in a state of being electrically grounded.

【0034】ただし、上記の構成はあくまでも一例であ
り、搬送用カセット4と基板2…が接触する部分に接地
導体12が形成されていれば足りる。
However, the above configuration is merely an example, and it suffices that the grounding conductor 12 is formed at a portion where the transport cassette 4 and the substrate 2 contact each other.

【0035】これらの構成により、搬送用カセット4に
収納せれて搬送されてきた基板2…は、移載ロボット5
によって、一枚ずつ吸着されて移載され耐熱カセット3
に収納される。これらの動作の繰返しにより耐熱カセッ
ト3への移載が終了すると、耐熱カセット3は、活性化
炉1の耐熱カセットガイド9にに案内されて活性化炉1
の中の所定位置に装着される。活性化炉1の開閉扉10
が閉まり所定時間の加熱によるアニール処理が行なわれ
る。所定時間経過してアニール処理が終了後に、開閉扉
10が開き耐熱カセット3が耐熱カセットガイド9に沿
って活性化炉1の外部に排出される。移載ロボット5が
耐熱カセット3に収納されている基板2…を一枚ずつ搬
送用カセット4に移送する。この移送が終了すると搬送
用カセット4は次の処理工程へと搬送される。以下、同
様な動作を繰り返すことによって、バッチ方式のアニー
ル処理を行う。 (実施例1)半導体製造用の基板2a…が、金属あるい
は金属膜がついたものの場合のアニール処理で、図2に
示すように、耐熱カセット3内に積層配置された基板2
a…のうち、両端近傍の基板2a…に静電誘導で電荷量
が増加しないよう、基板2a…の間に静電シールド用の
導体基板20を挿入する。この導体基板20は耐熱カセ
ット3に設けられている接地導体12を介して、活性炉
1内に設けられているアース配線21によりアース電位
と接続されている。すなわち、導体基板20のアース電
位への接地は、、導体基板20が耐熱カセット3の所定
位置毎に接地導体12が設けられている箇所に挿入され
て接地導体12と接触した状態で、活性炉1内に挿入さ
れた際に、接地導体12が活性炉1内に設けられている
図示しないアース配線端子と接触して接続する。このア
ース配線端子にアース配線が接続されているので、接地
導体12に接触している導体基板20は接地される。
With these structures, the substrates 2... Stored in the transfer cassette 4 and transferred are transferred to the transfer robot 5.
The heat-resistant cassette 3 is sucked and transferred one by one
Is stored in. When the transfer to the heat-resistant cassette 3 is completed by repeating these operations, the heat-resistant cassette 3 is guided by the heat-resistant cassette guide 9 of the activation furnace 1 to be activated.
It is attached to a predetermined position in. Door 10 of activation furnace 1
Is closed, and an annealing process by heating for a predetermined time is performed. After a predetermined time has elapsed and the annealing process is completed, the opening and closing door 10 is opened and the heat-resistant cassette 3 is discharged to the outside of the activation furnace 1 along the heat-resistant cassette guide 9. The transfer robot 5 transfers the substrates 2 stored in the heat-resistant cassette 3 to the transport cassette 4 one by one. When the transfer is completed, the transfer cassette 4 is transferred to the next processing step. Hereinafter, a batch-type annealing process is performed by repeating the same operation. (Embodiment 1) As shown in FIG. 2, a substrate 2a laminated in a heat-resistant cassette 3 is subjected to an annealing process when the substrates 2a for manufacturing semiconductors are provided with a metal or a metal film.
a, a conductor substrate 20 for electrostatic shielding is inserted between the substrates 2a... so that the amount of charge does not increase due to electrostatic induction in the substrates 2a. The conductor substrate 20 is connected to a ground potential via a ground conductor 12 provided in the heat-resistant cassette 3 and a ground wire 21 provided in the active furnace 1. That is, the grounding of the conductor substrate 20 to the ground potential is performed in a state in which the conductor substrate 20 is inserted into a position where the ground conductor 12 is provided at each predetermined position of the heat-resistant cassette 3 and is in contact with the ground conductor 12. When inserted into the active furnace 1, the ground conductor 12 contacts and connects to a ground wiring terminal (not shown) provided in the active furnace 1. Since the ground wiring is connected to the ground wiring terminal, the conductor substrate 20 in contact with the ground conductor 12 is grounded.

【0036】なお、この導体基板20と接地導体12
は、活性化炉1内で繰返しアニール処理に際して使用す
ることによりしても変形しても、次工程等への搬送用カ
セット4として用いるものではないので障害を発生する
ことはない。また、導体基板20が大きく変形した際に
は交換する。
The conductor substrate 20 and the ground conductor 12
Is not used as the transfer cassette 4 for the next step or the like, and does not cause any trouble even if it is used or repeatedly used in the annealing treatment in the activation furnace 1. When the conductor board 20 is greatly deformed, it is replaced.

【0037】さて、各導体基板20が同一量で帯電した
とすると、耐熱カセット3内への導体基板20の設置間
隔と帯電した電荷量との関係は、図3のグラフに示すよ
うに、 Q∝1/d……(1) により、半導体製造用の基板2a…の設置間隔と枚数に
よって決まる。すなわち、基板2aのサイズ300mm
×360mm、初期電荷66(pC)とすると、基板2
a…の間隔d=5mmとし、電荷量Qを静電気(電
位)として100V以下にするためには、基板2a…が
30枚毎に導体基板20を一枚ずつ挿入すれば達成でき
ることになる。 (実施例2)半導体製造用の基板2b…が、絶縁体のも
のの場合のアニール処理である。
Now, assuming that each of the conductive substrates 20 is charged with the same amount, the relationship between the installation interval of the conductive substrates 20 in the heat-resistant cassette 3 and the amount of charged charge is as shown in the graph of FIG. ∝1 / d (1) is determined by the installation interval and the number of substrates 2a for manufacturing semiconductors. That is, the size of the substrate 2a is 300 mm
× 360 mm and an initial charge of 66 (pC), the substrate 2
In order to set the distance d 1 = 5 mm between the a .... and the charge amount Q to be 100 V or less as static electricity (potential), it can be achieved by inserting one conductive substrate 20 for every 30 substrates 2a. (Example 2) This is an annealing process in the case where the substrates 2b for manufacturing semiconductors are made of an insulator.

【0038】図4に示すように、基板2b…を耐熱カセ
ット3に積層配置し、両端を導体基板20(金属板)で
挟さんだ静電容量Cは(2)式、電位Vは(3)式とな
る。
As shown in FIG. 4, the substrates 2b are stacked on the heat-resistant cassette 3, and the capacitance C with both ends sandwiched between the conductive substrates 20 (metal plates) is expressed by formula (2), and the potential V is expressed by formula (3). It becomes an expression.

【0039】 C=1/(t・n/εS+t・n/εS)……(2) V=Q/C……(3) S:基板2・・・面積、 t:基板2・・・厚さ、
:基板2・・・間隔 、n,n:基板2・・・
枚数および空隙数、 Q:表面電荷 すなわち、電位Vは積層された基板2b…と空隙の間隔
に比例する。
C = 1 / (t 1 · n 1 / ε 1 S + t 2 · n 2 / ε 2 S) (2) V = Q / C (3) S: substrate 2 area, t 1 : substrate 2... thickness
t 2 : substrate 2... interval, n 1 , n 2 : substrate 2.
Number and number of gaps, Q: surface charge That is, the potential V is proportional to the distance between the stacked substrates 2b and the gaps.

【0040】また、耐熱カセット3内に積層配置された
基板2b…が、図1に示した荷電した電極となる移載ロ
ボット5の一部であり、導体で構成されるアーム14等
の導体を近づけた際に電位が発生する。この電位により
放電が発生し基板2b…上の回路を破壊することがあ
る。
The substrates 2b stacked in the heat-resistant cassette 3 are a part of the transfer robot 5 serving as charged electrodes shown in FIG. A potential is generated when approached. Discharge occurs due to this potential, and the circuit on the substrate 2b may be destroyed.

【0041】そこで、積層する基板2b…を制限し、ブ
ロックに分けることで、電位Vを抑制することができ
る。図5に模式図を示すように、ブロック毎の間隔をd
とすると、隣り合うブロックの影響を受けないために
(4)式の関係に設定することで可能となる。
Therefore, the potential V can be suppressed by limiting the substrates 2b to be laminated and dividing them into blocks. As shown in the schematic diagram of FIG.
If it is set to 3, it becomes possible by setting the relation of the expression (4) so as not to be affected by the adjacent blocks.

【0042】d>t・n……(4) すなわち、ブロック毎の間隔dは、ブロック内に収納
されているの基板2b…の厚さよりも大きく設定すれば
良いことになる。
D 3 > t 1 · n 1 (4) That is, the interval d 3 for each block may be set to be larger than the thickness of the substrates 2 b housed in the block.

【0043】上述のように、本発明によれば、例えば、
半導体製造用の導体および不導体の基板2a…、2b…
を積層で配置する際に、イオナイザを用いなくても、導
体基板2a…においては静電遮蔽用の導体基板20を挿
入することで不具合を除去できる。
As described above, according to the present invention, for example,
Conductor and non-conductor substrates 2a... 2b.
Can be eliminated by inserting the conductor board 20 for electrostatic shielding in the conductor boards 2a... Without using an ionizer when arranging them in a stack.

【0044】また、基板2b…が不導体でできている場
合には、積層間隔を制御することで電荷を低減または電
位を低下させることができる。
When the substrates 2b are made of a nonconductive material, the charge can be reduced or the potential can be reduced by controlling the lamination interval.

【0045】したがって、いずれの場合でもイオナイザ
から発生するダストの影響を受けず、クリーンな環境が
形成され、半導体製造用の基板2…、2a…、2b…に
製作された回路の静電破壊を確実に防止でき、所望のア
ニール処理を行うことができる。
Therefore, in any case, a clean environment is formed without being affected by the dust generated from the ionizer, and the electrostatic damage of the circuits manufactured on the substrates 2... 2 a. This can be reliably prevented, and a desired annealing process can be performed.

【0046】[0046]

【発明の効果】本発明によれば、バッチ方式のアニール
処理において、処理する基板が金属の場合と絶縁物の場
合とに応じて、耐熱カセットに基板を収納する配置の構
成の変更することで、基板の静電気量を低減させるアニ
ール方法とその際に用いるアニール装置が得られる。
According to the present invention, according to the batch type annealing process, the configuration of the arrangement for accommodating the substrates in the heat-resistant cassette is changed depending on whether the substrate to be processed is a metal or an insulator. As a result, an annealing method for reducing the amount of static electricity on the substrate and an annealing apparatus used for the method can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係るアニール装置と、その
搬送系の模式概略図。
FIG. 1 is a schematic diagram of an annealing apparatus according to an embodiment of the present invention and a transfer system thereof.

【図2】耐熱カセットの側面図。FIG. 2 is a side view of the heat-resistant cassette.

【図3】導体基板の設置間隔と帯電電荷量との関係を示
すのグラフ。
FIG. 3 is a graph showing a relationship between an installation interval of a conductive substrate and a charge amount;

【図4】本発明の実施例の、耐熱カセットへの基板の積
層配置の説明図。
FIG. 4 is an explanatory diagram of a lamination arrangement of substrates on a heat-resistant cassette according to the embodiment of the present invention.

【図5】積層した基板をブロックに分けたことを示す模
式図。
FIG. 5 is a schematic view showing that a laminated substrate is divided into blocks.

【図6】アニール装置とカセットの関係を示す模式図。FIG. 6 is a schematic diagram showing a relationship between an annealing device and a cassette.

【図7】耐熱カセットの斜視図。FIG. 7 is a perspective view of a heat-resistant cassette.

【図8】(a)〜(d)積層基板の枚数の増加に伴い、
基板への電荷が帯電するのを説明する説明図。
FIGS. 8A to 8D show an increase in the number of laminated substrates.
FIG. 4 is an explanatory diagram for explaining that a charge is applied to a substrate.

【図9】耐熱カセットの接地の説明図。FIG. 9 is an explanatory view of grounding of the heat-resistant cassette.

【図10】イオナイザを用いた除電の模式図。FIG. 10 is a schematic diagram of static elimination using an ionizer.

【符号の説明】[Explanation of symbols]

1…活性化炉、2…、2a…、2b… …基板、3…耐
熱カセット、4…搬送用カセット、5…移載ロボット、
6…炉室、12…接地導体、20…導体基板、21…ア
ース配線
DESCRIPTION OF SYMBOLS 1 ... Activation furnace, 2 ... 2a ... 2b ... Substrate 3 ... Heat resistant cassette 4 ... Transport cassette 5 ... Transfer robot,
6 furnace chamber, 12 ground conductor, 20 conductor board, 21 ground wiring

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 複数枚の基板をカセットに区画して積層
して加熱炉に収納し加熱するアニール方法において、 前記基板が導体の場合又は前記基板に導体が形成されて
いるものの場合に、前記カセットに積層する基板を所定
の積層枚数毎に接地された導体基板を挟んで積層するこ
とを特徴とするアニール方法。
1. An annealing method in which a plurality of substrates are divided into a cassette, stacked, stored in a heating furnace, and heated, wherein the substrate is a conductor or the substrate has a conductor formed thereon. An annealing method comprising: laminating substrates to be laminated in a cassette with a predetermined number of laminated layers sandwiching a grounded conductor substrate.
【請求項2】 前記導体基板は、前記カセットに設けら
れている導体と接触していることを特徴とする請求項1
記載のアニール方法。
2. The apparatus according to claim 1, wherein the conductor substrate is in contact with a conductor provided on the cassette.
The described annealing method.
【請求項3】 複数枚の基板をカセットに積層して活性
化炉に収納し加熱するアニール方法において、 前記基板が不導体の場合に、前記基板を2枚以上を区画
して積層して配置したものを一群とし、その一群を複数
に分けて、複数に分けた一群を間隔を置いて前記カセッ
トに収納することを特徴とするアニール方法。
3. An annealing method for laminating a plurality of substrates in a cassette, storing the substrates in an activation furnace, and heating the substrates, wherein when the substrates are non-conductive, two or more substrates are divided and laminated and arranged. An annealing method, wherein said group is divided into a plurality of groups, and said group is divided into a plurality of groups, and said plurality of groups are stored in said cassette at intervals.
【請求項4】 前記基板は、2枚以上を積層して配置し
たものを一群とし、その一群を複数に分けた積層配置間
隔と積層枚数の積以上の間隔で前記基板の一群を前記カ
セットに収納することを特徴とする請求項3記載のアニ
ール方法。
4. A group in which two or more substrates are stacked and arranged as a group, and a group of the substrates is placed in the cassette at an interval equal to or more than the product of the stacking arrangement interval and the number of stacked substrates. 4. The annealing method according to claim 3, wherein the method is stored.
【請求項5】 加熱炉と、前記加熱炉中で加熱が施され
る基板の複数枚を区画し積層し収納するカセットとを具
備するアニール装置において、 前記カセットは前記区画した所定の箇所に、導体が設け
られていることを特徴とするアニール装置。
5. An annealing apparatus comprising: a heating furnace; and a cassette for partitioning, stacking, and storing a plurality of substrates to be heated in the heating furnace, wherein the cassette is provided at a predetermined position of the partition. An annealing apparatus comprising a conductor.
【請求項6】 前記導体は、前記加熱炉内でこの加熱炉
に設けられている導体端子と接続することを特徴とする
請求項5記載のアニール装置。
6. The annealing apparatus according to claim 5, wherein the conductor is connected to a conductor terminal provided in the heating furnace in the heating furnace.
JP11232091A 1999-08-19 1999-08-19 Annealing method and device Pending JP2001057371A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11232091A JP2001057371A (en) 1999-08-19 1999-08-19 Annealing method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11232091A JP2001057371A (en) 1999-08-19 1999-08-19 Annealing method and device

Publications (1)

Publication Number Publication Date
JP2001057371A true JP2001057371A (en) 2001-02-27

Family

ID=16933872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11232091A Pending JP2001057371A (en) 1999-08-19 1999-08-19 Annealing method and device

Country Status (1)

Country Link
JP (1) JP2001057371A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043182A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for removing electricity and method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043182A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for removing electricity and method for manufacturing semiconductor device
US8268642B2 (en) 2009-10-05 2012-09-18 Semiconductor Energy Laboratory Co., Ltd. Method for removing electricity and method for manufacturing semiconductor device
TWI500088B (en) * 2009-10-05 2015-09-11 Semiconductor Energy Lab Method for removing electricity and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR0165114B1 (en) Method and apparatus for wafer transfer
CN1913146B (en) Thin film conductor and method of fabrication
US6362028B1 (en) Method for fabricating TFT array and devices formed
US8618593B2 (en) Low temperature deposition and ultra fast annealing of integrated circuit thin film capacitor
US8018544B2 (en) Flat panel display and method for fabricating the same
EP2661763A1 (en) Method for manufacturing high performance multi layer ceramic capacitors
EP0430363A2 (en) A thin-film transistor circuit
US6137553A (en) Display device and manufacturing method thereof
US11929274B2 (en) Method and apparatus for poling polymer thin films
JP2001057371A (en) Annealing method and device
KR100712112B1 (en) Semiconductor device and method fabricating thereof
KR100756971B1 (en) A method of manufacturing a thin film transistortft, tft manufactured by such a method, and an active matrix device comprising such a tft
JP3260683B2 (en) Substrate transfer device
EP0589519A2 (en) Electronic device manufacture
US5899708A (en) Method for forming a thin film transistor using an electrostatic shield
JPS60251665A (en) Thin-film semiconductor device
TW202242968A (en) Semiconductor processing systems with in-situ electrical bias
JPH07201718A (en) Heat treatment device and method
WO2000045429A1 (en) Method for fabricating semiconductor integrated circuit device
US20210313444A1 (en) Semiconductor processing system with in-situ electrical bias and methods thereof
JP4287800B2 (en) Static eliminator
JP2001015758A (en) Semiconductor device and manufacture thereof
JP2023024959A (en) Semiconductor manufacturing platform and method therefor using in-situ electrical bias
WO2010123263A2 (en) Method for manufacturing a polycrystalline silicon thin film
KR20070121297A (en) Thin film processing apparatus

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees