[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001053225A - Inductor element and manufacture - Google Patents

Inductor element and manufacture

Info

Publication number
JP2001053225A
JP2001053225A JP11221793A JP22179399A JP2001053225A JP 2001053225 A JP2001053225 A JP 2001053225A JP 11221793 A JP11221793 A JP 11221793A JP 22179399 A JP22179399 A JP 22179399A JP 2001053225 A JP2001053225 A JP 2001053225A
Authority
JP
Japan
Prior art keywords
conductivity type
substrate
region
implantation region
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11221793A
Other languages
Japanese (ja)
Inventor
Junboku Shu
淳朴 周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to JP11221793A priority Critical patent/JP2001053225A/en
Publication of JP2001053225A publication Critical patent/JP2001053225A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture an inductor element on a substrate in which loss is easy to produce, to effectively lower an induced substrate current and to reduce the loss of the substrate by forming depletion regions between the first conductivity injected region and the second conductivity injected region and a lower region along the second conductivity injected region. SOLUTION: A spiral conductive film 14 is formed on the first conductivity substrate 10. The second conductivity injected regions 24 are formed on the substrate 10 and at positions adjacent to a surface. The first conductivity injected region 22 surrounding the second conductivity injected regions 24 and being not brought into contact directly with the second conductivity injected regions 24 at a regular interval to the second conductivity injected regions 24 is formed. The first conductivity injected region 22 and the second conductivity injected regions 24 are connected electrically, and positive bias is applied to the second conductivity injected regions 24. A depletion region 20 is formed between the first conductivity injected region 22 and the second conductivity injected region 24 and in a lower region along the second conductivity injected region 24.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、インダクター(inducto
r)素子およびその製造方法、特に、基板ロス(substrate
loss)を減少させることができる無線周波数(RF:Rad
io Frequency)インダクターおよびその製造方法に関す
るものである。
The present invention relates to an inductor (inducto).
r) device and its manufacturing method, in particular, substrate loss (substrate
radio frequency (RF: Rad)
io Frequency) inductors and a method of manufacturing the same.

【0002】[0002]

【従来の技術】一般のインダクターは、例えばガリウム
砒素(GaAs)またはサファイアといった材質からなる
無損失(lossless)基板上に作製されることが望ましい。
何故なら、この種の基板は絶縁効果が非常に良好であっ
て、誘導される基板電流を低減できるので、高品質なイ
ンダクターを提供でき、無線周波数(RF)範囲の動作が
良好なものとなるからである。しかしながら、このよう
なガリウム砒素またはサファイア等の材料の欠点は、価
格が高すぎて、広く利用されるには至っていないことで
ある。
2. Description of the Related Art A general inductor is desirably manufactured on a lossless substrate made of a material such as gallium arsenide (GaAs) or sapphire.
Because this type of substrate has a very good insulating effect and can reduce the induced substrate current, it can provide a high quality inductor and good operation in the radio frequency (RF) range Because. However, a disadvantage of such materials such as gallium arsenide or sapphire is that they are too expensive to be widely used.

【0003】[0003]

【発明が解決しようとする課題】そのため、現在のイン
ダクターは、シリコン技術(silicon technology)を応用
して、比較的安価に入手できるシリコン基板上にインダ
クターを作製するものであるが、この基板材料はインダ
クターが動作する時に比較的多くのエネルギーを損耗す
る。したがって、エネルギーの損耗を防止するために、
多くの課題を解決して初めてシリコン基板上にインダク
ター素子を作製することができる。従来、これらの問題
を解決するための種々の方法、例えばローカル基板除去
(local substrate removal)法や溝掘り接地平面(slotte
d ground plane)法などが提案されているが、いずれも
実用的なものではなく、達成できる効果にも限界があっ
た。
For this reason, the current inductor is a method of manufacturing an inductor on a silicon substrate which can be obtained at a relatively low price by applying silicon technology. The inductor consumes a relatively large amount of energy when operating. Therefore, to prevent energy wastage,
An inductor element can be manufactured on a silicon substrate only after solving many problems. Conventionally, various methods for solving these problems, for example, local substrate removal
(local substrate removal)
d ground plane) methods have been proposed, but none of them are practical, and there are limits to the effects that can be achieved.

【0004】そこで、本発明の目的は、シリコン基板の
ようなロスの発生しやすい基板(lossy substrate)上に
作製でき、しかも誘導基板電流を有効に低減でき、基板
ロスを減少させることのできるインダクターおよびその
製造方法を提供することにある。本発明のさらなる目的
は、インダクタンスを向上させるだけでなく、抵抗を低
減させて寄生容量(parasitic capacitance)を最小値に
維持するとともに、比較的高い値の発振周波数(oscilla
tion frequency)を実現して、基板ロスを減少させるこ
とができるインダクターおよびその製造方法を提供する
ことにある。
Accordingly, an object of the present invention is to provide an inductor that can be manufactured on a lossy substrate such as a silicon substrate, and that can effectively reduce the induced substrate current and reduce the substrate loss. And a method for manufacturing the same. It is a further object of the present invention not only to improve inductance, but also to reduce resistance and maintain parasitic capacitance to a minimum, while maintaining a relatively high oscillation frequency (oscilla).
It is an object of the present invention to provide an inductor and a method of manufacturing the same, which can realize a reduction in substrate loss by realizing an induction frequency.

【0005】[0005]

【課題を解決するための手段】本発明にかかる基板ロス
を減少させることができるインダクターおよびその製造
方法は、以下の構成に特徴を有する。すなわち、第1導
電型基板上に、渦巻構造ならびに両端を有し、一端が入
力端に接続され、他端が出力端に接続される渦巻型導電
膜を形成する。この渦巻型導電膜の材料としては、アル
ミニウムまたは銅とすることが好ましい。次に、基板中
で、かつ基板の表面に隣接する位置に第2導電型注入領
域を形成する。さらに、基板中で、かつ基板の表面に隣
接する位置に第2導電型注入領域を囲み、かつ第2導電
型注入領域と一定の間隔をあけて、第2導電型注入領域
と直接接触しない第1導電型注入領域を形成する。次
に、逆方向バイアス源を提供して、第1導電型注入領域
および第2導電型注入領域を電気接続して、例えば第2
導電型注入領域に正バイアスを印加し、第1導電型注入
領域に負バイアスを印加する。この逆方向バイアスによ
り、第1導電型注入領域および第2導電型注入領域の間
ならびに第2導電型注入領域に沿った下方領域に、空乏
領域(depletion region)を発生させる。上記した第2導
電型注入領域の平面形状は、基板の表面に平行なシート
状の注入領域であり、第1導電型注入領域の平面形状
は、第2導電型注入領域を囲むリング状の注入領域であ
る。
According to the present invention, an inductor capable of reducing substrate loss and a method of manufacturing the same have the following features. That is, a spiral conductive film having a spiral structure and both ends is formed on the first conductive type substrate, one end of which is connected to the input end and the other end of which is connected to the output end. The material of the spiral conductive film is preferably aluminum or copper. Next, a second conductivity type implantation region is formed in the substrate and at a position adjacent to the surface of the substrate. Furthermore, the second conductivity type implanted region is surrounded by the substrate and at a position adjacent to the surface of the substrate, and is spaced apart from the second conductivity type implanted region by a certain distance and is not in direct contact with the second conductivity type implanted region. A one conductivity type implantation region is formed. Next, a reverse bias source is provided to electrically connect the first conductivity type implanted region and the second conductivity type implanted region, e.g.
A positive bias is applied to the conductivity type injection region, and a negative bias is applied to the first conductivity type injection region. The reverse bias generates a depletion region between the first conductivity type implantation region and the second conductivity type implantation region and in a lower region along the second conductivity type implantation region. The planar shape of the above-described second conductivity type implantation region is a sheet-like implantation region parallel to the surface of the substrate, and the planar shape of the first conductivity type implantation region is a ring-shaped implantation region surrounding the second conductivity type implantation region. Area.

【0006】また、本発明にかかる基板ロスを減少させ
ることができるインダクターおよびその製造方法は、以
下の構成に特徴を有する。すなわち、第1導電型基板上
に、渦巻構造ならびに両端を有し、一端が入力端に接続
され、他端が出力端に接続される渦巻型導電膜を形成す
る。この渦巻型導電膜の材料としては、アルミニウムま
たは銅とすることが好ましい。次に、基板内の基板表面
に隣接する位置で、かつ渦巻型導電膜の下方に第1導電
型注入領域を形成する。第1導電型注入領域のドーピン
グ濃度は、第1導電型基板のドーピング濃度よりも大き
く、望ましくは約5×1019atoms/cm3である。第1
導電型注入領域の深さは、数μmとすることが望まし
い。
An inductor and a method of manufacturing the inductor according to the present invention, which can reduce the substrate loss, have the following features. That is, a spiral conductive film having a spiral structure and both ends is formed on the first conductive type substrate, one end of which is connected to the input end and the other end of which is connected to the output end. The material of the spiral conductive film is preferably aluminum or copper. Next, a first conductivity type injection region is formed in the substrate at a position adjacent to the substrate surface and below the spiral conductive film. The doping concentration of the first conductivity type implantation region is higher than the doping concentration of the first conductivity type substrate, and is desirably about 5 × 10 19 atoms / cm 3 . First
It is desirable that the depth of the conductivity type injection region be several μm.

【0007】[0007]

【実施例】以下、本発明にかかる好適な実施例を図面に
基づいて説明する。 (第1実施例)図1(a)および(b)に示すように、基板
(例えば、P型シリコン基板)10上に絶縁膜12を形
成する。絶縁膜の材料としては、二酸化シリコン(Si
)が望ましい。また、絶縁膜12上に渦巻型導電膜
(spiral conductive layer)14を形成する。この導電
膜の材料としては、アルミニウムまたは銅等を含むもの
とすることが望ましい。渦巻型導電膜14は、平面内で
螺旋状に延出する渦巻構造(spiral structure)14aな
らびにその両端部、すなわち第1端部14bと第2端部
14cを有する。第1端部14bは、下部導電膜(under
conductive layer)20およびリード部14dを介して
入力端16に接続される。下部導電膜20は、絶縁膜1
2中に形成される。一方、第2端部14cは、リード部
14eを介して出力端18に接続される。尚、第1端部
14bを下部導電膜20およびリード部14dを介して
出力端18に接続し、第2端部14cをリード部14e
を介して入力端16に接続するようにしても良い。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments according to the present invention will be described below with reference to the drawings. (First Embodiment) As shown in FIGS.
An insulating film 12 is formed on (for example, a P - type silicon substrate) 10. As a material of the insulating film, silicon dioxide (Si
O 2 ) is desirable. A spiral conductive film is formed on the insulating film 12.
(spiral conductive layer) 14 is formed. It is preferable that the material of the conductive film contains aluminum, copper, or the like. The spiral conductive film 14 has a spiral structure 14a extending spirally in a plane and both ends, that is, a first end 14b and a second end 14c. The first end portion 14b is connected to a lower conductive film (under
It is connected to the input terminal 16 via a conductive layer 20 and a lead portion 14d. The lower conductive film 20 is the insulating film 1
2 is formed. On the other hand, the second end 14c is connected to the output end 18 via the lead 14e. The first end 14b is connected to the output end 18 via the lower conductive film 20 and the lead 14d, and the second end 14c is connected to the lead 14e.
May be connected to the input terminal 16 via the.

【0008】図1(b)に示すように、シリコン基板10
内のシリコン基板表面に隣接する箇所に、第1注入領域
(implanted region)22を形成する。第1注入領域の導
電型(conductive type)は、シリコン基板10とは反対
の、例えばN注入領域とする。さらに、シリコン基板
10内のシリコン基板表面に隣接する別の箇所に第2注
入領域24を形成する。第2注入領域の導電型は、シリ
コン基板10と同一で、例えば、P注入領域とする。
第2注入領域24のドーピング濃度は、シリコン基板1
0より大きい。第2注入領域24は、第1注入領域22
の周縁を囲むとともに、第1注入領域22との間に一定
の間隔を有しており、直接接触していない。第1注入領
域22の平面形状は、シリコン基板10の表面にほぼ平
行なシート状の注入領域となっており、第2注入領域2
4の平面形状は、第1注入領域22を取り囲むリング状
の注入領域となっている。次に、逆方向バイアス源Vs
(inverse bias source)を提供し、第1注入領域22と
第2注入領域24とを電気接続して逆方向バイアスを印
加する。例えば、第1注入領域22に正バイアスを印加
し、第2注入領域24に負バイアスを印加、あるいは第
2注入領域24を接地(ground)する。この逆方向バイア
スによって、シリコン基板10内の第1注入領域22お
よび第2注入領域24の間ならびに第1注入領域22の
下方に、空乏領域(depletion region)26が形成され
る。空乏領域26は、第1注入領域22下方の深さ約
0.5〜18μmの範囲であることが望ましい。このよ
うな空乏領域26の形成が、本発明の特徴の一つであっ
て、その目的はシリコン基板10と渦巻型インダクター
(渦巻型導電膜)14とを有効に分離して、シリコン基板
10中に発生する誘導電流を低減させ、シリコン基板1
0のエネルギー損耗を最小にすることである。
As shown in FIG. 1B, a silicon substrate 10
A first implantation region at a location adjacent to the silicon substrate surface
(implanted region) 22 is formed. The conductive type of the first implantation region is the opposite to the silicon substrate 10, for example, an N + implantation region. Further, a second implantation region 24 is formed in another portion of the silicon substrate 10 adjacent to the surface of the silicon substrate. The conductivity type of the second implantation region is the same as that of the silicon substrate 10, for example, a P + implantation region.
The doping concentration of the second implantation region 24 depends on the silicon substrate 1
Greater than zero. The second implantation region 24 is the first implantation region 22
, And has a certain distance from the first injection region 22 and is not in direct contact. The planar shape of the first implantation region 22 is a sheet-like implantation region substantially parallel to the surface of the silicon substrate 10, and the second implantation region 2
The planar shape of 4 is a ring-shaped injection region surrounding the first injection region 22. Next, the reverse bias source Vs
(inverse bias source) to electrically connect the first implantation region 22 and the second implantation region 24 to apply a reverse bias. For example, a positive bias is applied to the first implantation region 22 and a negative bias is applied to the second implantation region 24, or the second implantation region 24 is grounded. Due to this reverse bias, a depletion region (depletion region) 26 is formed in the silicon substrate 10 between the first implantation region 22 and the second implantation region 24 and below the first implantation region 22. The depletion region 26 preferably has a depth of about 0.5 to 18 μm below the first implantation region 22. The formation of such a depletion region 26 is one of the features of the present invention, and its purpose is to form the silicon substrate 10 and the spiral inductor
(Spiral conductive film) 14 is effectively separated from the silicon substrate 10 to reduce induced current generated in the silicon substrate 10.
Zero energy wear is to be minimized.

【0009】下記の表1から表4は、本発明にかかる第
1実施例の実験データを示したものであり、米国のSO
NNET EM社の3次元電磁シミュレーション(3-dim
ensional electromagnetic simulation)システムソフト
ウェアによって得られたものである。表1は、渦巻型導
電膜の材料を理想的な無損失金属(lossless metal)と
し、インダクターのインダクタンスを0.15nHとし
た場合のデータである。表2は、渦巻型導電膜の材料を
アルミニウムとし、その厚さを0.6μmとした場合の
データである。表3は、渦巻型導電膜の材料を銅とし、
その厚さを1.0μmとした場合のデータである。表4
は、渦巻型導電膜の材料を銅とし、その厚さを2.0μ
mとした場合のデータである。
Tables 1 to 4 below show experimental data of the first embodiment according to the present invention.
3-D electromagnetic simulation (3-dim) of NNET EM
tension electromagnetic simulation) obtained by system software. Table 1 shows data when the material of the spiral conductive film is an ideal lossless metal and the inductance of the inductor is 0.15 nH. Table 2 shows data when the material of the spiral conductive film is aluminum and the thickness is 0.6 μm. Table 3 shows that the material of the spiral conductive film is copper,
These data are obtained when the thickness is set to 1.0 μm. Table 4
Means that the material of the spiral conductive film is copper and the thickness is 2.0 μm.
This is data when m is set.

【0010】[0010]

【表1】 [Table 1]

【0011】[0011]

【表2】 [Table 2]

【0012】[0012]

【表3】 [Table 3]

【0013】[0013]

【表4】 [Table 4]

【0014】各表中には、インダクター素子の異なる操
作周波数において、空乏領域26の深さを0〜18μm
の範囲で変化させて得られた等価損耗電気抵抗値Ref
f(effective resistance)を示してある。等価損失電気
抵抗値Reffが小さいほど、シリコン基板10の損耗
が小さく、インダクター素子の特性が優れている。ま
た、空乏領域26の深さが大きいほど、等価損耗電気抵
抗値Reffが小さくなる傾向がある。
In each table, the depth of the depletion region 26 is set to 0 to 18 μm at different operation frequencies of the inductor element.
Equivalent electric resistance value Ref obtained by changing in the range of
f (effective resistance) is shown. The smaller the equivalent loss electric resistance value Ref, the smaller the wear of the silicon substrate 10 and the better the characteristics of the inductor element. Further, as the depth of the depletion region 26 increases, the equivalent wear electric resistance value Ref tends to decrease.

【0015】(第2実施例)図2(a)および(b)に示すよ
うに、基板(例えば、P型基板)30上に絶縁膜32を
形成する。この絶縁膜の材料としては、二酸化シリコン
(SiO)が望ましい。また、絶縁膜32上に渦巻型導
電膜34を形成する、この導電膜の材料としては、アル
ミニウムまたは銅等の使用が好ましい。渦巻型導電膜3
4は、平面内で螺旋状に延出する渦巻構造34aならび
にその両端部、すなわち第1端部34bと第2端部34
cとを有する。第1端部34bは、下部導電膜40およ
びリード部34dを介して入力端36に接続される。下
部導電膜40は、絶縁膜32中に形成される。一方、第
2端部34cは、リード部34eを介して出力端38に
接続される。尚、第1端部34bを下部導電膜40およ
びリード部34dを介して出力端38に接続し、第2端
部34cをリード部34eを介して入力端36に接続す
るようにしても良い。
Second Embodiment As shown in FIGS. 2A and 2B, an insulating film 32 is formed on a substrate (eg, a P - type substrate) 30. The material of this insulating film is silicon dioxide
(SiO 2 ) is desirable. The spiral conductive film 34 formed on the insulating film 32 is preferably made of aluminum, copper, or the like as a material of the conductive film. Spiral conductive film 3
Reference numeral 4 denotes a spiral structure 34a extending spirally in a plane and both ends thereof, that is, a first end 34b and a second end 34.
c. The first end 34b is connected to the input end 36 via the lower conductive film 40 and the lead 34d. The lower conductive film 40 is formed in the insulating film 32. On the other hand, the second end 34c is connected to the output end 38 via the lead 34e. The first end 34b may be connected to the output end 38 via the lower conductive film 40 and the lead 34d, and the second end 34c may be connected to the input end 36 via the lead 34e.

【0016】イオン注入を行って、図2(b)に示すよう
に、シリコン基板30内のシリコン基板表面に隣接する
箇所に、注入領域42を形成する。この注入領域の導電
型は、シリコン基板30と同一の、例えばP注入領域
とする。この注入領域のイオン濃度は、シリコン基板3
0中のイオン濃度より大きい。注入領域42は、渦巻型
導電膜34の下方に形成される。注入領域42のイオン
濃度は、望ましくは約5×1019atoms/cm3とし、そ
の厚さを望ましくは数μmとする。この注入領域42の
目的は、シリコン基板30と渦巻型導電膜(渦巻型イン
ダクター)34とを有効に分離して、シリコン基板30
の誘導電流を低減させ、シリコン基板30のエネルギー
損耗を最小にすることである。
By ion implantation, an implantation region 42 is formed in the silicon substrate 30 at a position adjacent to the surface of the silicon substrate, as shown in FIG. The conductivity type of this implantation region is the same as that of the silicon substrate 30, for example, a P + implantation region. The ion concentration in this implanted region is
It is larger than the ion concentration in 0. The injection region 42 is formed below the spiral conductive film 34. The ion concentration of the implantation region 42 is desirably about 5 × 10 19 atoms / cm 3 , and the thickness thereof is desirably several μm. The purpose of the implanted region 42 is to effectively separate the silicon substrate 30 and the spiral conductive film (spiral inductor) 34 so that the silicon substrate 30
And to minimize the energy consumption of the silicon substrate 30.

【0017】表5は、インダクター34のインダクタン
スを0.15nHとし、注入領域42の深さを2.0μm
とし、かつ渦巻型導電膜34の材料を銅とし、その厚さ
を2.0μmとした場合のデータである。表5に示すよ
うに、注入領域42の深さを2.0μmとすると、それ
により得られる等価損耗電気抵抗値Reffは、第1実
施例の空乏領域の深さを6.0μmとした場合に得られ
る等価損耗電気抵抗値Reffとほぼ同じである。
Table 5 shows that the inductance of the inductor 34 is 0.15 nH and the depth of the injection region 42 is 2.0 μm.
And the material of the spiral conductive film 34 is copper, and the thickness is 2.0 μm. As shown in Table 5, assuming that the depth of the implantation region 42 is 2.0 μm, the equivalent resistance electric resistance value Ref obtained thereby is as follows when the depth of the depletion region in the first embodiment is 6.0 μm. It is almost the same as the obtained equivalent wear electric resistance value Reff.

【0018】[0018]

【表5】 [Table 5]

【0019】以上のごとく、本発明を好適な実施例によ
り開示したが、当業者であれば容易に理解できるよう
に、本発明の技術思想の範囲内において、適当な変更な
らびに修正が当然なされうるものであるから、その特許
権保護の範囲は、特許請求の範囲および、それと均等な
領域を基準として定めなければならない。
As described above, the present invention has been disclosed by the preferred embodiments. However, as will be easily understood by those skilled in the art, appropriate changes and modifications can be made within the technical idea of the present invention. Therefore, the scope of patent protection must be determined based on the claims and their equivalents.

【0020】[0020]

【発明の効果】上記構成により、本発明にかかるインダ
クター素子および製造方法は、インダクタンスを向上さ
せるだけでなく、電気抵抗値を低減させて、寄生容量を
最小値に維持することで、比較的高い値の発振周波数を
実現して、基板ロスを減少させることができるので、産
業上の利用価値が高い。
With the above arrangement, the inductor element and the manufacturing method according to the present invention not only improve the inductance, but also reduce the electric resistance and maintain the parasitic capacitance at the minimum value, thereby achieving a relatively high inductance. Since the oscillation frequency of the value can be realized and the substrate loss can be reduced, the industrial use value is high.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は、本発明の第1実施例にかかるインダク
ター素子を示す平面図であり、(b)は、(a)のA−A線
に沿って示した断面図である。
FIG. 1A is a plan view showing an inductor element according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along line AA of FIG.

【図2】(a)は、本発明の第2実施例にかかるインダク
ター素子を示す平面図であり、(b)は、(a)のB−B線
に沿って示した断面図である。
FIG. 2A is a plan view showing an inductor element according to a second embodiment of the present invention, and FIG. 2B is a cross-sectional view taken along line BB of FIG.

【符号の説明】[Explanation of symbols]

10 シリコン基板 12 絶縁膜 14 渦巻型導電膜(渦巻型インダクター) 14a 渦巻構造 14b 第1端部 14c 第2端部 14d リード部 14e リード部 16 入力端 18 出力端 20 下部導電膜 22 第1注入領域 24 第2注入領域 26 空乏領域 30 シリコン基板 32 絶縁膜 34 渦巻型導電膜(渦巻型インダクター) 34a 渦巻構造 34b 第1端部 34c 第2端部 34d リード部 34e リード部 36 入力端 38 出力端 40 下部導電膜 42 注入領域 Reference Signs List 10 silicon substrate 12 insulating film 14 spiral conductive film (spiral inductor) 14a spiral structure 14b first end 14c second end 14d lead 14e lead 16 input terminal 18 output terminal 20 lower conductive film 22 first injection region 24 Second injection region 26 Depletion region 30 Silicon substrate 32 Insulating film 34 Spiral conductive film (spiral inductor) 34a Spiral structure 34b First end 34c Second end 34d Lead 34e Lead 36 Input end 38 Output end 40 Lower conductive film 42 injection region

Claims (28)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型基板と、 前記基板上に設けられ、渦巻構造ならびに両端を有し
て、その一端が入力端に接続され、その他端が出力端に
接続される渦巻型導電膜と、 前記基板中に設けられ、前記基板の表面に隣接する第2
導電型注入領域と、 前記基板中に設けられ、前記基板の表面に隣接し、前記
第2導電型注入領域の周縁を囲み、かつ前記第2導電型
注入領域との間に一定の間隔を有する第1導電型注入領
域と、 前記した第1導電型注入領域および第2導電型注入領域
と電気接続され、前記した第1導電型注入領域および第
2導電型注入領域に逆方向バイアスを提供する逆方向バ
イアス源と、 前記基板中の前記した第1導電型注入領域および第2導
電型注入領域間に形成され、かつ前記第2導電型注入領
域の下方に形成される空乏領域とを具備することを特徴
とするインダクター素子。
A first conductive type substrate; a spiral conductive film provided on the substrate, having a spiral structure and both ends, one end of which is connected to an input end, and the other end of which is connected to an output end. And a second provided in the substrate and adjacent to a surface of the substrate.
A conductivity type implantation region, provided in the substrate, adjacent to a surface of the substrate, surrounding a periphery of the second conductivity type implantation region, and having a certain distance between the second conductivity type implantation region A first conductivity type injection region, and an electrical connection with the first conductivity type injection region and the second conductivity type injection region, and provide a reverse bias to the first conductivity type injection region and the second conductivity type injection region. A reverse bias source; and a depletion region formed between the first conductivity type implantation region and the second conductivity type implantation region in the substrate and formed below the second conductivity type implantation region. An inductor element, characterized in that:
【請求項2】 第1導電型基板を提供するステップと、 前記基板上に渦巻構造ならびに両端を設けて、その一端
を入力端に接続し、その他端を出力端に接続する渦巻型
導電膜を形成するステップと、 前記基板中に前記基板の表面に隣接する第2導電型注入
領域を形成するステップと、 前記基板中に、前記基板の表面に隣接し、前記第2導電
型注入領域の周縁を囲み、かつ前記第2導電型注入領域
との間に一定の間隔を有する第1導電型注入領域を形成
するステップと、 前記した第1導電型注入領域および第2導電型注入領域
に逆方向バイアスを提供して、前記基板中の前記した第
1導電型注入領域および第2導電型注入領域の間で、か
つ前記第2導電型注入領域の下方に空乏領域を形成する
ステップとを具備することを特徴とするインダクター素
子の製造方法。
2. A step of providing a substrate of a first conductivity type, comprising a spiral structure and both ends provided on the substrate, one end of which is connected to an input end, and the other end of which is connected to an output end. Forming; forming a second conductivity type implanted region in the substrate adjacent to the surface of the substrate; and forming a periphery of the second conductivity type implanted region in the substrate adjacent to the surface of the substrate. Forming a first conductivity type implantation region surrounding the first conductivity type implantation region and having a certain distance between the first conductivity type implantation region and the second conductivity type implantation region. Providing a bias to form a depletion region between the first conductivity type implantation region and the second conductivity type implantation region in the substrate and below the second conductivity type implantation region. Induct that is characterized by Method of manufacturing over element.
【請求項3】 前記空乏領域は、前記第2導電型注入領
域下方の深さ約0.5〜18μmの範囲に形成されるこ
とを特徴とする請求項1に記載のインダクター素子。
3. The inductor device according to claim 1, wherein the depletion region is formed at a depth of about 0.5 to 18 μm below the second conductivity type injection region.
【請求項4】 前記空乏領域は、前記第2導電型注入領
域下方の深さ約0.5〜18μmの範囲に形成されるこ
とを特徴とする請求項2に記載の製造方法。
4. The method according to claim 2, wherein the depletion region is formed at a depth of about 0.5 to 18 μm below the second conductivity type implantation region.
【請求項5】 前記第1導電型基板が、P基板であ
り、前記第2導電型注入領域が、N注入領域であり、
前記第1導電型注入領域が、P注入領域であることを
特徴とする請求項1に記載のインダクター素子。
5. The first conductivity type substrate is a P substrate, the second conductivity type implantation region is an N + implantation region,
The inductor element according to claim 1, wherein the first conductivity type injection region is a P + injection region.
【請求項6】 前記第1導電型基板が、P基板であ
り、前記第2導電型注入領域が、N注入領域であり、
前記第1導電型注入領域が、P注入領域であることを
特徴とする請求項2に記載の製造方法。
6. The first conductivity type substrate is a P substrate, the second conductivity type implantation region is an N + implantation region,
The method according to claim 2, wherein the first conductivity type implantation region is a P + implantation region.
【請求項7】 前記第2導電型注入領域の平面形状が、
前記第1導電型基板の表面にほぼ平行なシート状の注入
領域であることを特徴とする請求項1に記載のインダク
ター素子。
7. The planar shape of the second conductivity type injection region is as follows:
2. The inductor element according to claim 1, wherein the injection region is a sheet-like injection region substantially parallel to a surface of the first conductivity type substrate.
【請求項8】 前記第2導電型注入領域の平面形状が、
前記第1導電型基板の表面にほぼ平行なシート状の注入
領域であることを特徴とする請求項2に記載の製造方
法。
8. The planar shape of the second conductivity type injection region is as follows:
3. The method according to claim 2, wherein the injection region is a sheet-like injection region substantially parallel to the surface of the first conductivity type substrate.
【請求項9】 前記第1導電型注入領域の平面形状が、
前記第2導電型注入領域を囲むリング状の注入領域であ
ることを特徴とする請求項1に記載のインダクター素
子。
9. The planar shape of the first conductivity type injection region is as follows:
2. The inductor element according to claim 1, wherein the ring-shaped injection region surrounds the second conductivity type injection region.
【請求項10】 前記第1導電型注入領域の平面形状
が、前記第2導電型注入領域を囲むリング状の注入領域
であることを特徴とする請求項2に記載の製造方法。
10. The method according to claim 2, wherein the planar shape of the first conductivity type implantation region is a ring-shaped implantation region surrounding the second conductivity type implantation region.
【請求項11】 第1導電型基板と、 前記基板上に設けられ、渦巻構造ならびに両端を有し
て、その一端が入力端に接続され、その他端が出力端に
接続される渦巻型導電膜と、 前記基板中に設けられ、前記基板の表面に隣接し、前記
渦巻型導電膜の下方に位置して、前記第1導電型基板の
ドーピング濃度よりも大きいドーピング濃度を有する第
1導電型注入領域とを具備することを特徴とするインダ
クター素子。
11. A first conductive type substrate, and a spiral conductive film provided on the substrate and having a spiral structure and both ends, one end of which is connected to an input end and the other end of which is connected to an output end. A first conductivity type implant provided in the substrate, adjacent to a surface of the substrate and located below the spiral conductive film, and having a doping concentration higher than the doping concentration of the first conductivity type substrate. An inductor element comprising a region.
【請求項12】 第1導電型基板を提供するステップ
と、 前記基板上に渦巻構造ならびに両端を設けて、その一端
を入力端に接続し、その他端を出力端に接続する渦巻型
導電膜を形成するステップと、 イオン注入を行って、前記基板中に、前記基板の表面に
隣接し、かつ前記渦巻型導電膜の下方に位置し、前記第
1導電型基板のドーピング濃度より大きいドーピング濃
度を有する第1導電型注入領域を形成するステップとを
具備することを特徴とするインダクター素子の製造方
法。
12. A step of providing a first conductivity type substrate; and providing a spiral structure and both ends on the substrate, a spiral type conductive film having one end connected to an input end and the other end connected to an output end. Forming and ion-implanting a doping concentration in the substrate adjacent to the surface of the substrate and below the spiral conductive film, the doping concentration being greater than the doping concentration of the first conductivity type substrate. Forming a first conductivity type injection region having the first conductivity type.
【請求項13】 前記第1導電型注入領域の注入深さ
が、数μmであることを特徴とする請求項11に記載の
インダクター素子。
13. The inductor element according to claim 11, wherein an implantation depth of the first conductivity type implantation region is several μm.
【請求項14】 前記第1導電型注入領域の注入深さ
が、数μmであることを特徴とする請求項12に記載の
製造方法。
14. The method according to claim 12, wherein the implantation depth of the first conductivity type implantation region is several μm.
【請求項15】 前記第1導電型注入領域のイオン濃度
が、約5×1019atoms/cm3であることを特徴とする
請求項11に記載のインダクター素子。
15. The inductor element according to claim 11, wherein an ion concentration of the first conductivity type implantation region is about 5 × 10 19 atoms / cm 3 .
【請求項16】 前記第1導電型注入領域のイオン濃度
が、約5×1019atoms/cm3であることを特徴とする
請求項12に記載の製造方法。
16. The method according to claim 12, wherein the ion concentration of the first conductivity type implantation region is about 5 × 10 19 atoms / cm 3 .
【請求項17】 前記第1導電型基板が、P基板であ
り、前記第1導電型注入領域が、P注入領域であるこ
とを特徴とする請求項11に記載のインダクター素子。
17. The inductor element according to claim 11, wherein the first conductivity type substrate is a P substrate, and the first conductivity type implantation region is a P + implantation region.
【請求項18】 前記第1導電型基板が、P基板であ
り、前記第1導電型注入領域が、P注入領域であるこ
とを特徴とする請求項12に記載の製造方法。
18. The method according to claim 12, wherein the first conductivity type substrate is a P substrate, and the first conductivity type implantation region is a P + implantation region.
【請求項19】 前記第1導電型基板の材料が、シリコ
ンを含むものであることを特徴とする請求項1または1
1に記載のインダクター素子。
19. The method according to claim 1, wherein the material of the first conductivity type substrate includes silicon.
2. The inductor element according to 1.
【請求項20】 前記第1導電型基板の材料が、シリコ
ンを含むものであることを特徴とする請求項2または1
2に記載の製造方法。
20. The material according to claim 2, wherein the material of the first conductivity type substrate contains silicon.
3. The production method according to 2.
【請求項21】 前記第1導電型基板と前記渦巻型導電
膜との間に形成される絶縁膜をさらに含むことを特徴と
する請求項1または11に記載のインダクター素子。
21. The inductor element according to claim 1, further comprising an insulating film formed between the first conductive type substrate and the spiral conductive film.
【請求項22】 前記第1導電型基板と前記渦巻型導電
膜との間に絶縁膜を設けることを特徴とする請求項2ま
たは12に記載の製造方法。
22. The method according to claim 2, wherein an insulating film is provided between the first conductive type substrate and the spiral conductive film.
【請求項23】 前記絶縁膜の材料が、二酸化シリコン
を含むものであることを特徴とする請求項21に記載の
インダクター素子。
23. The inductor element according to claim 21, wherein a material of the insulating film includes silicon dioxide.
【請求項24】 前記絶縁膜の材料が、二酸化シリコン
を含むものであることを特徴とする請求項22に記載の
製造方法。
24. The method according to claim 22, wherein a material of the insulating film includes silicon dioxide.
【請求項25】 前記渦巻型導電膜の材料が、アルミニ
ウムを含むものであることを特徴とする請求項1または
11に記載のインダクター素子。
25. The inductor element according to claim 1, wherein the material of the spiral conductive film contains aluminum.
【請求項26】 前記渦巻型導電膜の材料が、アルミニ
ウムを含むものであることを特徴とする請求項2または
12に記載の製造方法。
26. The method according to claim 2, wherein the material of the spiral conductive film contains aluminum.
【請求項27】 前記渦巻型導電膜の材料が、銅を含む
ものであることを特徴とする請求項1または11に記載
のインダクター素子。
27. The inductor element according to claim 1, wherein the material of the spiral conductive film contains copper.
【請求項28】 前記渦巻型導電膜の材料が、銅を含む
ものであることを特徴とする請求項2または12に記載
の製造方法。
28. The method according to claim 2, wherein the material of the spiral conductive film contains copper.
JP11221793A 1999-08-04 1999-08-04 Inductor element and manufacture Pending JP2001053225A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11221793A JP2001053225A (en) 1999-08-04 1999-08-04 Inductor element and manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11221793A JP2001053225A (en) 1999-08-04 1999-08-04 Inductor element and manufacture

Publications (1)

Publication Number Publication Date
JP2001053225A true JP2001053225A (en) 2001-02-23

Family

ID=16772297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11221793A Pending JP2001053225A (en) 1999-08-04 1999-08-04 Inductor element and manufacture

Country Status (1)

Country Link
JP (1) JP2001053225A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010088099A3 (en) * 2009-01-30 2010-10-28 Altera Corporation Integrated circuit inductor with doped substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010088099A3 (en) * 2009-01-30 2010-10-28 Altera Corporation Integrated circuit inductor with doped substrate

Similar Documents

Publication Publication Date Title
NL1012960C2 (en) Inductor and method of manufacturing it.
CN103050483B (en) The semiconductor devices of vertical orientation and shielding construction thereof
US10600917B2 (en) Field effect transistor and manufacturing method thereof
TWI336510B (en)
EP1536464A3 (en) Method of making high-voltage semiconductor devices
US11355432B2 (en) Semiconductor device with patterned ground shielding
JP2004088249A (en) Antenna structure and communication device with the same
WO1999045588A2 (en) Semiconductor device comprising a glass supporting body onto which a substrate with semiconductor elements and a metallization is attached by means of an adhesive
US8722443B2 (en) Inductor structures for integrated circuit devices
US6356183B1 (en) Method of manufacturing an inductor
JPH09148587A (en) Semiconductor device
JP2001053225A (en) Inductor element and manufacture
JPH08222695A (en) Inductor element and manufacture thereof
CN1285123C (en) Method for preparing inductance in high Q-factor
JPH11205025A (en) Chip antenna
JP2002270427A (en) Inductor
JPH06267745A (en) High-frequency semiconductor integrated circuit device
JPH09246814A (en) High frequency transmission line
JPS61125202A (en) Circulator
JPH0738325A (en) Wide band dipole antenna
US20040089885A1 (en) Layout techniques for the creation of dense radiation tolerant MOSFETs with small width-length ratios
TW200522269A (en) IC design of differential varactors
US20050189611A1 (en) High frequency passive element
KR970053797A (en) Inductor Using Depletion Layer
JPH08330526A (en) Integrated inductor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050927