JP2000330134A - 薄膜トランジスタ基板および液晶表示装置 - Google Patents
薄膜トランジスタ基板および液晶表示装置Info
- Publication number
- JP2000330134A JP2000330134A JP2000013500A JP2000013500A JP2000330134A JP 2000330134 A JP2000330134 A JP 2000330134A JP 2000013500 A JP2000013500 A JP 2000013500A JP 2000013500 A JP2000013500 A JP 2000013500A JP 2000330134 A JP2000330134 A JP 2000330134A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- indium
- gate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 113
- 239000010409 thin film Substances 0.000 title claims abstract description 101
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000011701 zinc Substances 0.000 claims description 66
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 55
- 229910052725 zinc Inorganic materials 0.000 claims description 55
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 54
- 229910052718 tin Inorganic materials 0.000 claims description 54
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 36
- 229910052738 indium Inorganic materials 0.000 claims description 29
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 27
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 21
- 229910052804 chromium Inorganic materials 0.000 claims description 13
- 239000011651 chromium Substances 0.000 claims description 13
- 229910052750 molybdenum Inorganic materials 0.000 claims description 13
- 229910052715 tantalum Inorganic materials 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 239000011787 zinc oxide Substances 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 229910003437 indium oxide Inorganic materials 0.000 claims description 8
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 6
- 229910001887 tin oxide Inorganic materials 0.000 claims description 6
- 239000010408 film Substances 0.000 abstract description 314
- 238000000034 method Methods 0.000 abstract description 54
- 238000002161 passivation Methods 0.000 abstract description 48
- 238000005530 etching Methods 0.000 description 64
- 239000011135 tin Substances 0.000 description 59
- 239000004065 semiconductor Substances 0.000 description 52
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 45
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 44
- 239000000203 mixture Substances 0.000 description 35
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 19
- 235000006408 oxalic acid Nutrition 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 15
- 239000002253 acid Substances 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 238000012360 testing method Methods 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 238000000059 patterning Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000002441 X-ray diffraction Methods 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 108091006149 Electron carriers Proteins 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000007524 organic acids Chemical class 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WGCXSIWGFOQDEG-UHFFFAOYSA-N [Zn].[Sn].[In] Chemical compound [Zn].[Sn].[In] WGCXSIWGFOQDEG-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- -1 or W Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229940071182 stannate Drugs 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- BNEMLSQAJOPTGK-UHFFFAOYSA-N zinc;dioxido(oxo)tin Chemical compound [Zn+2].[O-][Sn]([O-])=O BNEMLSQAJOPTGK-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 本発明は、薄膜トランジスタ基板構造に従来
必要であったパッシベーション膜を省略することがで
き、工程数の削減ができるとともに、パッシベーション
膜に必要であったコンタクトホール形成工程も不要とし
て工程数を削減した薄膜トランジスタ基板の提供を目的
とする。また、本発明はこのような特徴を有する薄膜ト
ランジスタ基板を備えた液晶表示装置の提供を目的とす
る。 【解決手段】 本発明は、ソース配線Ｓにインジウム亜
鉛酸化物からなるソース端子１２を直接接続させる構成
と、ゲート配線Ｇにインジウム亜鉛酸化物からなるゲー
ト端子１３を直接接続させる構成と、複数の画素電極を
それぞれスイッチングする薄膜トランジスタＴ１を成す
ドレイン電極１０にインジウム亜鉛酸化物からなる画素
電極２を直接接続させる構成の少なくとも１つを具備す
るものである。
必要であったパッシベーション膜を省略することがで
き、工程数の削減ができるとともに、パッシベーション
膜に必要であったコンタクトホール形成工程も不要とし
て工程数を削減した薄膜トランジスタ基板の提供を目的
とする。また、本発明はこのような特徴を有する薄膜ト
ランジスタ基板を備えた液晶表示装置の提供を目的とす
る。 【解決手段】 本発明は、ソース配線Ｓにインジウム亜
鉛酸化物からなるソース端子１２を直接接続させる構成
と、ゲート配線Ｇにインジウム亜鉛酸化物からなるゲー
ト端子１３を直接接続させる構成と、複数の画素電極を
それぞれスイッチングする薄膜トランジスタＴ１を成す
ドレイン電極１０にインジウム亜鉛酸化物からなる画素
電極２を直接接続させる構成の少なくとも１つを具備す
るものである。
Description
【０００１】
【発明の属する技術分野】本発明は好ましくは液晶表示
装置などに適用される薄膜トランジスタ基板およびそれ
を備えた液晶表示装置に関するもので、インジウム錫亜
鉛酸化物またはインジウム亜鉛酸化物からなる端子また
は画素電極を用いた構造に関する。
装置などに適用される薄膜トランジスタ基板およびそれ
を備えた液晶表示装置に関するもので、インジウム錫亜
鉛酸化物またはインジウム亜鉛酸化物からなる端子また
は画素電極を用いた構造に関する。
【０００２】
【従来の技術】図２９は、従来の一般的な薄膜トランジ
スタ型液晶表示装置において、トップゲート型の薄膜ト
ランジスタ、ゲート配線、ソース配線、画素電極等を備
えた薄膜トランジスタ（アレイ）基板の一構造例を示す
平面図、図３０と図３１はその薄膜トランジスタアレイ
基板の部分断面図である。
スタ型液晶表示装置において、トップゲート型の薄膜ト
ランジスタ、ゲート配線、ソース配線、画素電極等を備
えた薄膜トランジスタ（アレイ）基板の一構造例を示す
平面図、図３０と図３１はその薄膜トランジスタアレイ
基板の部分断面図である。
【０００３】この例の薄膜トランジスタアレイ基板で
は、ガラス等からなる透明基板１００上に、ゲート配線
Ｇとソース配線Ｓがマトリクス状に配設されている。そ
して、ゲート配線Ｇとソース配線Ｓとで囲まれた領域が
１つの画素とされ、この画素領域毎に画素電極１０１が
設けられている。
は、ガラス等からなる透明基板１００上に、ゲート配線
Ｇとソース配線Ｓがマトリクス状に配設されている。そ
して、ゲート配線Ｇとソース配線Ｓとで囲まれた領域が
１つの画素とされ、この画素領域毎に画素電極１０１が
設けられている。
【０００４】この例の薄膜トランジスタアレイ基板にお
いて、透明基板上の各画素領域のコーナ部分にｎ+ポリ
シリコンあるいはアモルファスシリコン等の半導体膜か
らなるアイランド状の半導体膜１０２が形成され、半導
体膜１０２と基板１００を覆ってゲート絶縁膜１０３が
形成され、このゲート絶縁膜１０３上に先のゲート配線
Ｇが形成され、このゲート配線Ｇから半導体膜１０２の
中央部上に引き出されてゲート電極１０５が形成されて
いる。なお、このゲート電極１０５にゲート絶縁膜１０
３を介して対峙する部分が半導体膜１０２のチャネル部
１０２ａとされている。
いて、透明基板上の各画素領域のコーナ部分にｎ+ポリ
シリコンあるいはアモルファスシリコン等の半導体膜か
らなるアイランド状の半導体膜１０２が形成され、半導
体膜１０２と基板１００を覆ってゲート絶縁膜１０３が
形成され、このゲート絶縁膜１０３上に先のゲート配線
Ｇが形成され、このゲート配線Ｇから半導体膜１０２の
中央部上に引き出されてゲート電極１０５が形成されて
いる。なお、このゲート電極１０５にゲート絶縁膜１０
３を介して対峙する部分が半導体膜１０２のチャネル部
１０２ａとされている。
【０００５】また、ゲート絶縁膜１０３とその上のゲー
ト配線Ｇとゲート電極１０５を覆って上部絶縁膜１０６
が形成され、この上部絶縁膜１０６上に先のソース配線
Ｓが形成されるとともに、ソース配線Ｓから延出形成さ
れたソース電極１０７が半導体膜１０２の一側端部上の
絶縁膜１０３、１０６に形成されたコンタクトホール１
０８を介して半導体膜１０２の一側端部に接続されてい
る。次に、半導体膜１０２の他側の端部上の絶縁膜１０
３、１０６にもコンタクトホール１０９が形成され、こ
のコンタクトホール１０９を介して半導体膜１０２の他
側端部に接続されるドレイン電極１１０が絶縁膜１０６
上に形成されている。
ト配線Ｇとゲート電極１０５を覆って上部絶縁膜１０６
が形成され、この上部絶縁膜１０６上に先のソース配線
Ｓが形成されるとともに、ソース配線Ｓから延出形成さ
れたソース電極１０７が半導体膜１０２の一側端部上の
絶縁膜１０３、１０６に形成されたコンタクトホール１
０８を介して半導体膜１０２の一側端部に接続されてい
る。次に、半導体膜１０２の他側の端部上の絶縁膜１０
３、１０６にもコンタクトホール１０９が形成され、こ
のコンタクトホール１０９を介して半導体膜１０２の他
側端部に接続されるドレイン電極１１０が絶縁膜１０６
上に形成されている。
【０００６】そして、前記ソース電極１０７とドレイン
電極１１０と上部絶縁膜１０６を覆うように絶縁膜から
なるパッシベーション膜１１１が形成され、パッシベー
ション膜１１１上に画素電極１０１が形成され、画素電
極１０１がパッシベーション膜１１１に形成されたコン
タクトホール１１２を介してドレイン電極１１０に接続
されるとともに、ソース配線Ｓの一側端部の絶縁膜１１
１上にはパッシベーション膜１１１に形成されたコンタ
クトホール１１３を介してソース配線Ｓの一部１１４に
接続するパッド状の端子１１５が形成され、図３０に断
面構造を示す薄膜トランジスタＴ６が構成されている。
電極１１０と上部絶縁膜１０６を覆うように絶縁膜から
なるパッシベーション膜１１１が形成され、パッシベー
ション膜１１１上に画素電極１０１が形成され、画素電
極１０１がパッシベーション膜１１１に形成されたコン
タクトホール１１２を介してドレイン電極１１０に接続
されるとともに、ソース配線Ｓの一側端部の絶縁膜１１
１上にはパッシベーション膜１１１に形成されたコンタ
クトホール１１３を介してソース配線Ｓの一部１１４に
接続するパッド状の端子１１５が形成され、図３０に断
面構造を示す薄膜トランジスタＴ６が構成されている。
【０００７】次に、この種のトップゲート構造の薄膜ト
ランジスタアレイ基板の構造を製造する工程について、
図３２〜図３７を用いて説明する。ガラス等の透明基板
１００上にポリシリコンからなる半導体膜とＳｉＯ2か
らなる下地絶縁膜を積層し、これらをフォトリソ工程で
パターニングして図３２に示すアイランド状の半導体膜
１２０とゲート下部絶縁膜１２１を形成する。次に、ゲ
ート絶縁膜とゲート電極形成用の電極膜を積層し、これ
らをフォトリソ工程でパターニングして図３３に示すよ
うにゲート絶縁膜１２２とゲート電極１２３を形成す
る。
ランジスタアレイ基板の構造を製造する工程について、
図３２〜図３７を用いて説明する。ガラス等の透明基板
１００上にポリシリコンからなる半導体膜とＳｉＯ2か
らなる下地絶縁膜を積層し、これらをフォトリソ工程で
パターニングして図３２に示すアイランド状の半導体膜
１２０とゲート下部絶縁膜１２１を形成する。次に、ゲ
ート絶縁膜とゲート電極形成用の電極膜を積層し、これ
らをフォトリソ工程でパターニングして図３３に示すよ
うにゲート絶縁膜１２２とゲート電極１２３を形成す
る。
【０００８】次にイオンドーピング処理を行い、半導体
膜１２０の両側にイオンドーピングを施し、更にこれら
を中間絶縁膜１２５で覆い、この中間膜１２５に半導体
膜１２０の両端側に通じるコンタクトホール１２６、１
２７を形成し、中間絶縁膜１２５の上に前述のコンタク
トホール１２６、１２７を介して半導体膜１２０の一側
に接続するソース電極１２８を図３５に示すように形成
し、更に半導体膜１２０の他側に接続するドレイン電極
１２９を形成する。
膜１２０の両側にイオンドーピングを施し、更にこれら
を中間絶縁膜１２５で覆い、この中間膜１２５に半導体
膜１２０の両端側に通じるコンタクトホール１２６、１
２７を形成し、中間絶縁膜１２５の上に前述のコンタク
トホール１２６、１２７を介して半導体膜１２０の一側
に接続するソース電極１２８を図３５に示すように形成
し、更に半導体膜１２０の他側に接続するドレイン電極
１２９を形成する。
【０００９】続いてこれらの上に図３６に示すように絶
縁膜を形成してパッシベーション膜１３０を形成し、パ
ッシベーション膜１３０にソース電極１２８に通じるコ
ンタクトホール１３１とドレイン電極１２９に通じるコ
ンタクトホール１３２を図３６に示すように形成する。
更に、パッシベーション膜１３０の上にコンタクトホー
ル１３２を介してドレイン電極１２９に通じるＩＴＯ
（インジウム錫酸化物）からなる画素電極１３３を形成
し、パッシベーション膜１３０の上にコンタクトホール
１３１を介してソース電極１２８に通じるＩＴＯの端子
電極１３５を形成することで、図３７に示すようなトッ
プゲート構造の薄膜トランジスタＴ７を得ることがで
き、この薄膜トランジスタＴ７は先に説明した薄膜トラ
ンジスタＴ６と同等の構造となる。
縁膜を形成してパッシベーション膜１３０を形成し、パ
ッシベーション膜１３０にソース電極１２８に通じるコ
ンタクトホール１３１とドレイン電極１２９に通じるコ
ンタクトホール１３２を図３６に示すように形成する。
更に、パッシベーション膜１３０の上にコンタクトホー
ル１３２を介してドレイン電極１２９に通じるＩＴＯ
（インジウム錫酸化物）からなる画素電極１３３を形成
し、パッシベーション膜１３０の上にコンタクトホール
１３１を介してソース電極１２８に通じるＩＴＯの端子
電極１３５を形成することで、図３７に示すようなトッ
プゲート構造の薄膜トランジスタＴ７を得ることがで
き、この薄膜トランジスタＴ７は先に説明した薄膜トラ
ンジスタＴ６と同等の構造となる。
【００１０】
【発明が解決しようとする課題】図３７に示す構造のト
ップゲート型の薄膜トランジスタＴ７にあっては、画素
電極１３３とドレイン電極１２９を接続するために、お
よび、端子電極１３５とソース配線Ｓを接続するため
に、パッシベーション膜１３０にコンタクトホール１３
１、１３２を形成する必要があるので、コンタクトホー
ル形成用のフォトリソ工程、即ち、コンタクトホール形
成のための露光工程とドライエッチング工程とストリッ
プ工程と洗浄工程が必要になる問題があり、工程削減が
難しい状況にあった。また、図２９〜図３１に示す構造
の薄膜トランジスタＴ６においても、図３７に示す薄膜
トランジスタＴ７と同等の構造であるので、先の薄膜ト
ランジスタＴ７と同等の問題を有していた。
ップゲート型の薄膜トランジスタＴ７にあっては、画素
電極１３３とドレイン電極１２９を接続するために、お
よび、端子電極１３５とソース配線Ｓを接続するため
に、パッシベーション膜１３０にコンタクトホール１３
１、１３２を形成する必要があるので、コンタクトホー
ル形成用のフォトリソ工程、即ち、コンタクトホール形
成のための露光工程とドライエッチング工程とストリッ
プ工程と洗浄工程が必要になる問題があり、工程削減が
難しい状況にあった。また、図２９〜図３１に示す構造
の薄膜トランジスタＴ６においても、図３７に示す薄膜
トランジスタＴ７と同等の構造であるので、先の薄膜ト
ランジスタＴ７と同等の問題を有していた。
【００１１】次に、前述の工程の如くパッシベーション
膜１３０を設けた上で画素電極１３３を設ける理由につ
いて説明する。パッシベーション膜１３０を設けること
なく、直接ドレイン電極１２９にＩＴＯの画素電極１３
３を接続して設ける構成とすると、ＩＴＯの画素電極１
３３をフォトリソ工程でパターニングする場合に、ＩＴ
Ｏをエッチングするエッチング液にソース電極１２８と
ドレイン電極１２９も浸漬することになるが、ＩＴＯを
エッチングするエッチング液（ＨＣｌ：ＨＮＯ3：Ｈ2Ｏ
＝１：０.０８：１）により、ソース電極１２８とドレ
イン電極１２９もエッチングして損傷させてしまうおそ
れがある。
膜１３０を設けた上で画素電極１３３を設ける理由につ
いて説明する。パッシベーション膜１３０を設けること
なく、直接ドレイン電極１２９にＩＴＯの画素電極１３
３を接続して設ける構成とすると、ＩＴＯの画素電極１
３３をフォトリソ工程でパターニングする場合に、ＩＴ
Ｏをエッチングするエッチング液にソース電極１２８と
ドレイン電極１２９も浸漬することになるが、ＩＴＯを
エッチングするエッチング液（ＨＣｌ：ＨＮＯ3：Ｈ2Ｏ
＝１：０.０８：１）により、ソース電極１２８とドレ
イン電極１２９もエッチングして損傷させてしまうおそ
れがある。
【００１２】このため従来では、ソース電極１２８とド
レイン電極１２９を一旦パッシベーション膜１３０で覆
い、その後にＩＴＯの透明導電膜の成膜を行い、パター
ニングして画素電極１３３と端子電極１３５を形成して
いる。ところが、このような構造ではパッシベーション
膜１３０が必ず必要になるので、パッシベーション膜１
３０の成膜に必要な一連の工程が必要になり、工程数が
増加する問題があった。
レイン電極１２９を一旦パッシベーション膜１３０で覆
い、その後にＩＴＯの透明導電膜の成膜を行い、パター
ニングして画素電極１３３と端子電極１３５を形成して
いる。ところが、このような構造ではパッシベーション
膜１３０が必ず必要になるので、パッシベーション膜１
３０の成膜に必要な一連の工程が必要になり、工程数が
増加する問題があった。
【００１３】本発明は前記事情に鑑みてなされたもの
で、薄膜トランジスタ基板構造に従来必要であったパッ
シベーション膜を省略することができ、工程数の削減が
できるとともに、パッシベーション膜に必要であったコ
ンタクトホール形成工程も不要として工程数を削減した
薄膜トランジスタ基板の提供を目的とする。また、本発
明はこのような特徴を有する薄膜トランジスタ基板を備
えた液晶表示装置の提供を目的とする。
で、薄膜トランジスタ基板構造に従来必要であったパッ
シベーション膜を省略することができ、工程数の削減が
できるとともに、パッシベーション膜に必要であったコ
ンタクトホール形成工程も不要として工程数を削減した
薄膜トランジスタ基板の提供を目的とする。また、本発
明はこのような特徴を有する薄膜トランジスタ基板を備
えた液晶表示装置の提供を目的とする。
【００１４】
【課題を解決するための手段】本発明は、ソース配線に
インジウム錫亜鉛酸化物またはインジウム亜鉛酸化物か
らなるソース端子を直接接続させていることを特徴とす
る。ソース配線にインジウム錫亜鉛酸化物またはインジ
ウム亜鉛酸化物からなるソース端子を直接接続させるこ
とにより、ソース配線上に従来必要としていたパッシベ
ーション膜等の絶縁膜を不要にすることができ、その絶
縁膜に従来必要であったコンタクトホールも不要にな
る。よって、絶縁膜の成膜工程を省略できるとともに、
コンタクトホールの形成のために必要としていた工程も
不要になり、工程の簡略化をなし得る。本発明におい
て、前記ソース配線がアルミニウム、銅、モリブデン、
クロム、チタン、タンタルおよびタングステンのいずれ
か１つまたはこれらの合金であることが好ましい。これ
らの材料からなるソース配線であるならば、インジウム
錫亜鉛酸化物またはインジウム亜鉛酸化物用のエッチン
グ液を選択することでエッチング液に損傷を受けること
なくインジウム錫亜鉛酸化物またはインジウム亜鉛酸化
物のソース端子を形成できる。
インジウム錫亜鉛酸化物またはインジウム亜鉛酸化物か
らなるソース端子を直接接続させていることを特徴とす
る。ソース配線にインジウム錫亜鉛酸化物またはインジ
ウム亜鉛酸化物からなるソース端子を直接接続させるこ
とにより、ソース配線上に従来必要としていたパッシベ
ーション膜等の絶縁膜を不要にすることができ、その絶
縁膜に従来必要であったコンタクトホールも不要にな
る。よって、絶縁膜の成膜工程を省略できるとともに、
コンタクトホールの形成のために必要としていた工程も
不要になり、工程の簡略化をなし得る。本発明におい
て、前記ソース配線がアルミニウム、銅、モリブデン、
クロム、チタン、タンタルおよびタングステンのいずれ
か１つまたはこれらの合金であることが好ましい。これ
らの材料からなるソース配線であるならば、インジウム
錫亜鉛酸化物またはインジウム亜鉛酸化物用のエッチン
グ液を選択することでエッチング液に損傷を受けること
なくインジウム錫亜鉛酸化物またはインジウム亜鉛酸化
物のソース端子を形成できる。
【００１５】本発明は、ゲート配線にインジウム錫亜鉛
酸化物またはインジウム亜鉛酸化物からなるゲート端子
を直接接続させていることを特徴とする。ゲート配線に
インジウム錫亜鉛酸化物またはインジウム亜鉛酸化物か
らなるゲート端子を直接接続させることにより、ゲート
配線上に従来必要としていたパッシベーション膜等の絶
縁膜を不要にすることができ、その絶縁膜に従来必要で
あったコンタクトホールも不要になる。よって、絶縁膜
の成膜工程を省略できるとともに、コンタクトホールの
形成のために必要としていた工程も不要になり、工程の
簡略化をなし得る。
酸化物またはインジウム亜鉛酸化物からなるゲート端子
を直接接続させていることを特徴とする。ゲート配線に
インジウム錫亜鉛酸化物またはインジウム亜鉛酸化物か
らなるゲート端子を直接接続させることにより、ゲート
配線上に従来必要としていたパッシベーション膜等の絶
縁膜を不要にすることができ、その絶縁膜に従来必要で
あったコンタクトホールも不要になる。よって、絶縁膜
の成膜工程を省略できるとともに、コンタクトホールの
形成のために必要としていた工程も不要になり、工程の
簡略化をなし得る。
【００１６】本発明において、前記ゲート配線がアルミ
ニウム、銅、モリブデン、クロム、チタン、タンタルお
よびタングステンのいずれか１つまたはこれらの合金で
あることが好ましい。これらの材料からなるゲート配線
であるならば、インジウム錫亜鉛酸化物またはインジウ
ム亜鉛酸化物用のエッチング液を選択することでエッチ
ング液に損傷を受けることなくインジウム錫亜鉛酸化物
またはインジウム亜鉛酸化物のゲート端子を形成でき
る。
ニウム、銅、モリブデン、クロム、チタン、タンタルお
よびタングステンのいずれか１つまたはこれらの合金で
あることが好ましい。これらの材料からなるゲート配線
であるならば、インジウム錫亜鉛酸化物またはインジウ
ム亜鉛酸化物用のエッチング液を選択することでエッチ
ング液に損傷を受けることなくインジウム錫亜鉛酸化物
またはインジウム亜鉛酸化物のゲート端子を形成でき
る。
【００１７】本発明は、複数の画素電極をそれぞれスイ
ッチングする薄膜トランジスタを成すドレイン電極にイ
ンジウム錫亜鉛酸化物またはインジウム亜鉛酸化物から
なる画素電極を直接接続させていることを特徴とする。
ドレイン電極にインジウム錫亜鉛酸化物またはインジウ
ム亜鉛酸化物からなる画素電極を直接接続させることに
より、ドレイン電極上に従来必要としていたパッシベー
ション膜等の絶縁膜を不要にすることができ、その絶縁
膜に従来必要であったコンタクトホールも不要になる。
よって、絶縁膜の成膜工程を省略できるとともに、コン
タクトホールの形成のために必要としていた工程も不要
になり、工程の簡略化をなし得る。本発明において、前
記ドレイン電極がアルミニウム、銅、モリブデン、クロ
ム、チタン、タンタルおよびタングステンのいずれか１
つまたはこれらの合金であることが好ましい。これらの
材料からなるドレイン電極であるならば、インジウム錫
亜鉛酸化物またはインジウム亜鉛酸化物用のエッチング
液を選択することでエッチング液に損傷を受けることな
くインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物
の画素電極を形成できる。
ッチングする薄膜トランジスタを成すドレイン電極にイ
ンジウム錫亜鉛酸化物またはインジウム亜鉛酸化物から
なる画素電極を直接接続させていることを特徴とする。
ドレイン電極にインジウム錫亜鉛酸化物またはインジウ
ム亜鉛酸化物からなる画素電極を直接接続させることに
より、ドレイン電極上に従来必要としていたパッシベー
ション膜等の絶縁膜を不要にすることができ、その絶縁
膜に従来必要であったコンタクトホールも不要になる。
よって、絶縁膜の成膜工程を省略できるとともに、コン
タクトホールの形成のために必要としていた工程も不要
になり、工程の簡略化をなし得る。本発明において、前
記ドレイン電極がアルミニウム、銅、モリブデン、クロ
ム、チタン、タンタルおよびタングステンのいずれか１
つまたはこれらの合金であることが好ましい。これらの
材料からなるドレイン電極であるならば、インジウム錫
亜鉛酸化物またはインジウム亜鉛酸化物用のエッチング
液を選択することでエッチング液に損傷を受けることな
くインジウム錫亜鉛酸化物またはインジウム亜鉛酸化物
の画素電極を形成できる。
【００１８】更に本発明において、少なくとも表面が絶
縁性である基板上に複数のゲート配線と複数のソース配
線とをマトリクス状に形成し、これら配線によって囲ま
れた各領域に画素電極をそれぞれ設けるとともに、該画
素電極と前記ゲート配線及び前記ソース配線とに接続さ
せてそれぞれ前記画素電極のスイッチング素子としての
薄膜トランジスタを設け、前記ゲート配線のそれぞれに
インジウム亜鉛酸化物からなるゲート端子を直接接続
し、前記ソース配線のそれぞれにインジウム錫亜鉛酸化
物またはインジウム亜鉛酸化物からなるソース端子を直
接接続し、前記薄膜トランジスタを成すドレイン電極に
インジウム錫亜鉛酸化物またはインジウム亜鉛酸化物か
らなる画素電極を直接接続させたことを特徴とする構造
を採用することができる。
縁性である基板上に複数のゲート配線と複数のソース配
線とをマトリクス状に形成し、これら配線によって囲ま
れた各領域に画素電極をそれぞれ設けるとともに、該画
素電極と前記ゲート配線及び前記ソース配線とに接続さ
せてそれぞれ前記画素電極のスイッチング素子としての
薄膜トランジスタを設け、前記ゲート配線のそれぞれに
インジウム亜鉛酸化物からなるゲート端子を直接接続
し、前記ソース配線のそれぞれにインジウム錫亜鉛酸化
物またはインジウム亜鉛酸化物からなるソース端子を直
接接続し、前記薄膜トランジスタを成すドレイン電極に
インジウム錫亜鉛酸化物またはインジウム亜鉛酸化物か
らなる画素電極を直接接続させたことを特徴とする構造
を採用することができる。
【００１９】前記ゲート配線にインジウム錫亜鉛酸化物
またはインジウム亜鉛酸化物のゲート端子を直接接続
し、ソース配線にインジウム錫亜鉛酸化物またはインジ
ウム亜鉛酸化物のソース端子を直接接続し、ドレイン電
極にインジウム錫亜鉛酸化物またはインジウム亜鉛酸化
物の画素電極を直接接続することにより、ゲート配線と
ソース配線とドレイン電極上に従来必要としていたパッ
シベーション膜等の絶縁膜を不要にすることができ、そ
の絶縁膜に従来必要であったコンタクトホールも不要に
なる。よって、絶縁膜の成膜工程を省略できるととも
に、コンタクトホールの形成のために必要としていた工
程も不要になり、工程の簡略化をなし得る。
またはインジウム亜鉛酸化物のゲート端子を直接接続
し、ソース配線にインジウム錫亜鉛酸化物またはインジ
ウム亜鉛酸化物のソース端子を直接接続し、ドレイン電
極にインジウム錫亜鉛酸化物またはインジウム亜鉛酸化
物の画素電極を直接接続することにより、ゲート配線と
ソース配線とドレイン電極上に従来必要としていたパッ
シベーション膜等の絶縁膜を不要にすることができ、そ
の絶縁膜に従来必要であったコンタクトホールも不要に
なる。よって、絶縁膜の成膜工程を省略できるととも
に、コンタクトホールの形成のために必要としていた工
程も不要になり、工程の簡略化をなし得る。
【００２０】本発明において、前記インジウム錫亜鉛酸
化物が、インジウム酸化物と錫酸化物と亜鉛酸化物とを
含む複合酸化物からなり、亜鉛とインジウムと錫の合計
量に対する亜鉛の原子数率が１ａｔ％ないし９ａｔ％で
あり、亜鉛に対する錫の原子数比が１以上であり、か
つ、亜鉛とインジウムと錫との合計量に対する錫の原子
数率が２０ａｔ％以下であるとともに、少なくとも一部
が結晶性を有するものであることが好ましい。このよう
な組成範囲において成膜時に非晶質であり、弱酸でエッ
チング可能であって、熱処理により結晶化可能で低抵抗
化することができるインジウム錫亜鉛酸化物が得られ
る。本発明において、前記亜鉛とインジウムと錫の合計
量に対する亜鉛の原子数率が２ａｔ％ないし７ａｔ％で
あり、前記亜鉛とインジウムと錫の合計量に対する錫の
原子数率が５ａｔ％ないし１０ａｔ％であることが好ま
しい。
化物が、インジウム酸化物と錫酸化物と亜鉛酸化物とを
含む複合酸化物からなり、亜鉛とインジウムと錫の合計
量に対する亜鉛の原子数率が１ａｔ％ないし９ａｔ％で
あり、亜鉛に対する錫の原子数比が１以上であり、か
つ、亜鉛とインジウムと錫との合計量に対する錫の原子
数率が２０ａｔ％以下であるとともに、少なくとも一部
が結晶性を有するものであることが好ましい。このよう
な組成範囲において成膜時に非晶質であり、弱酸でエッ
チング可能であって、熱処理により結晶化可能で低抵抗
化することができるインジウム錫亜鉛酸化物が得られ
る。本発明において、前記亜鉛とインジウムと錫の合計
量に対する亜鉛の原子数率が２ａｔ％ないし７ａｔ％で
あり、前記亜鉛とインジウムと錫の合計量に対する錫の
原子数率が５ａｔ％ないし１０ａｔ％であることが好ま
しい。
【００２１】本発明は、前記の液晶を挟持する一対の基
板の一方の基板に先のいずれか一項記載の薄膜トランジ
スタ基板を使用した構成を採用することができる。これ
により、液晶表示装置の薄膜トランジスタ基板の製造工
程において絶縁膜としてのパッシベーション膜の作成を
略することができ、パッシベーション膜のコンタクトホ
ールを略することができるので、製造工程を簡略化する
ことができる。
板の一方の基板に先のいずれか一項記載の薄膜トランジ
スタ基板を使用した構成を採用することができる。これ
により、液晶表示装置の薄膜トランジスタ基板の製造工
程において絶縁膜としてのパッシベーション膜の作成を
略することができ、パッシベーション膜のコンタクトホ
ールを略することができるので、製造工程を簡略化する
ことができる。
【００２２】
【発明の実施の形態】以下に本発明の各実施形態を詳細
に説明するが、本発明はこれらの実施形態に限定される
ものではない。 「第１実施形態」図１は本発明の第１実施形態の薄膜ト
ランジスタＴ１を備えた薄膜トランジスタ（アレイ）基
板Ｈ１の要部平面図、図２は同薄膜トランジスタアレイ
基板Ｈ１を備えた液晶表示装置Ｅの要部断面図、図３は
同装置の一部断面図である。この実施形態の薄膜トラン
ジスタ（アレイ）基板Ｈ１においては、ガラス等からな
る透明の基板１上に、複数のゲート配線Ｇ・・・と複数の
ソース配線Ｓ・・・とが平面視マトリクス状に配設されて
いる。そして、ゲート配線Ｇ・・・とソース配線Ｓ・・・とで
囲まれた領域が１つの画素とされ、これらの画素領域毎
に透明導電材料のＩＴＺＯ（インジウム錫亜鉛酸化物）
またはＩＺＯ（インジウム亜鉛酸化物）からなる画素電
極２が基板１の上方に位置した状態で設けられ、各画素
領域の隅部にスイッチング素子としての薄膜トランジス
タＴ１が設けられている。なお、基板１としては少なく
とも表面が絶縁性を有するとともに必要な部分が透明な
基板であれば良い。例えば、基板１を液晶表示装置Ｅに
適用する場合は、表示に寄与する画素領域に対応する部
分を少なくとも透明領域としてその他の部分にブラック
マトリクス等の遮光膜を内蔵化した基板を用いても良い
のは勿論である。
に説明するが、本発明はこれらの実施形態に限定される
ものではない。 「第１実施形態」図１は本発明の第１実施形態の薄膜ト
ランジスタＴ１を備えた薄膜トランジスタ（アレイ）基
板Ｈ１の要部平面図、図２は同薄膜トランジスタアレイ
基板Ｈ１を備えた液晶表示装置Ｅの要部断面図、図３は
同装置の一部断面図である。この実施形態の薄膜トラン
ジスタ（アレイ）基板Ｈ１においては、ガラス等からな
る透明の基板１上に、複数のゲート配線Ｇ・・・と複数の
ソース配線Ｓ・・・とが平面視マトリクス状に配設されて
いる。そして、ゲート配線Ｇ・・・とソース配線Ｓ・・・とで
囲まれた領域が１つの画素とされ、これらの画素領域毎
に透明導電材料のＩＴＺＯ（インジウム錫亜鉛酸化物）
またはＩＺＯ（インジウム亜鉛酸化物）からなる画素電
極２が基板１の上方に位置した状態で設けられ、各画素
領域の隅部にスイッチング素子としての薄膜トランジス
タＴ１が設けられている。なお、基板１としては少なく
とも表面が絶縁性を有するとともに必要な部分が透明な
基板であれば良い。例えば、基板１を液晶表示装置Ｅに
適用する場合は、表示に寄与する画素領域に対応する部
分を少なくとも透明領域としてその他の部分にブラック
マトリクス等の遮光膜を内蔵化した基板を用いても良い
のは勿論である。
【００２３】この例の薄膜トランジスタアレイ基板Ｈ１
において、基板１上の各画素領域の隅部の薄膜トランジ
スタ形成部分に、ポリシリコンあるいはアモルファスシ
リコン（ａ-Ｓｉ）等からなるアイランド状の半導体能
動膜３が形成され、基板１上にこれらの半導体能動膜３
と基板上面を覆って下部ゲート絶縁膜５が積層され、下
部ゲート絶縁膜５上にゲート配線Ｇが平面視図１に示す
ように相互に平行に複数形成されるとともに、各ゲート
配線Ｇにおいて各画素領域の半導体能動膜３の中央部上
に延出するように短冊状のゲート電極６が形成されてい
る。前記半導体能動膜３はその中央部にチャネル部３ａ
が形成され、その両端側にイオンがドープされた状態と
されている。
において、基板１上の各画素領域の隅部の薄膜トランジ
スタ形成部分に、ポリシリコンあるいはアモルファスシ
リコン（ａ-Ｓｉ）等からなるアイランド状の半導体能
動膜３が形成され、基板１上にこれらの半導体能動膜３
と基板上面を覆って下部ゲート絶縁膜５が積層され、下
部ゲート絶縁膜５上にゲート配線Ｇが平面視図１に示す
ように相互に平行に複数形成されるとともに、各ゲート
配線Ｇにおいて各画素領域の半導体能動膜３の中央部上
に延出するように短冊状のゲート電極６が形成されてい
る。前記半導体能動膜３はその中央部にチャネル部３ａ
が形成され、その両端側にイオンがドープされた状態と
されている。
【００２４】更に、下部ゲート絶縁膜５上にこの下部ゲ
ート絶縁膜５と前記各ゲート配線Ｇと各ゲート電極６と
を覆って上部ゲート絶縁膜７が積層されている。また、
前記上部ゲート絶縁膜７と下部ゲート絶縁膜５には、半
導体能動膜３の一側端部に接続するコンタクトホール８
と、半導体能動膜３の他側端部に接続するコンタクトホ
ール９がそれぞれ形成され、半導体能動膜３の一側端部
上の部分には上部ゲート絶縁膜７の上に延出するととも
に、コンタクトホール８を通過して半導体能動膜３の一
側端部に接続するドレイン電極１０が形成され、半導体
能動膜３の他側端部上の部分には上部ゲート絶縁膜７の
上に延出するとともに、コンタクトホール９を通過して
半導体能動膜３の他側端部に接続するソース電極１１が
形成されている。従って、半導体能動膜３と下部ゲート
絶縁膜５と上部ゲート絶縁膜７とゲート電極６とドレイ
ン電極１０とソース電極１１により薄膜トランジスタＴ
１が構成されている。
ート絶縁膜５と前記各ゲート配線Ｇと各ゲート電極６と
を覆って上部ゲート絶縁膜７が積層されている。また、
前記上部ゲート絶縁膜７と下部ゲート絶縁膜５には、半
導体能動膜３の一側端部に接続するコンタクトホール８
と、半導体能動膜３の他側端部に接続するコンタクトホ
ール９がそれぞれ形成され、半導体能動膜３の一側端部
上の部分には上部ゲート絶縁膜７の上に延出するととも
に、コンタクトホール８を通過して半導体能動膜３の一
側端部に接続するドレイン電極１０が形成され、半導体
能動膜３の他側端部上の部分には上部ゲート絶縁膜７の
上に延出するとともに、コンタクトホール９を通過して
半導体能動膜３の他側端部に接続するソース電極１１が
形成されている。従って、半導体能動膜３と下部ゲート
絶縁膜５と上部ゲート絶縁膜７とゲート電極６とドレイ
ン電極１０とソース電極１１により薄膜トランジスタＴ
１が構成されている。
【００２５】次に、ソース配線Ｓとゲート配線Ｇとで囲
まれた領域であって、上部ゲート絶縁膜７の上には、ソ
ース配線Ｓとゲート配線Ｇとで囲まれた領域の大部分を
占めるとともに、ソース電極１１の形成部分と半導体能
動膜３の形成部分とゲート電極６の形成部分のそれぞれ
の領域を除いた部分において上部ゲート絶縁膜７に密着
し、ドレイン電極１０の端部側に直接密着するように画
素電極２が形成されている。
まれた領域であって、上部ゲート絶縁膜７の上には、ソ
ース配線Ｓとゲート配線Ｇとで囲まれた領域の大部分を
占めるとともに、ソース電極１１の形成部分と半導体能
動膜３の形成部分とゲート電極６の形成部分のそれぞれ
の領域を除いた部分において上部ゲート絶縁膜７に密着
し、ドレイン電極１０の端部側に直接密着するように画
素電極２が形成されている。
【００２６】また、複数形成されたソース配線Ｓの各端
部側（図１では上側端部のみを記載した）には、ソース
配線Ｓの端部ＳＥ１に一部を直接積層され、他の部分を
上部ゲート絶縁膜７に積層されたＩＴＺＯ（インジウム
錫亜鉛酸化物）またはＩＺＯ（インジウム亜鉛酸化物）
からなるゲート端子１２が形成されている。更に、複数
形成されたゲート配線Ｇの各端部側（図１では左側端部
のみを記載した）には、ゲート配線Ｇの端部ＧＥ１に一
部を直接積層され、他の部分を上部ゲート絶縁膜７に積
層されたＩＴＺＯ（インジウム錫亜鉛酸化物）またはＩ
ＺＯ（インジウム亜鉛酸化物）からなるゲート端子１３
が形成されている。
部側（図１では上側端部のみを記載した）には、ソース
配線Ｓの端部ＳＥ１に一部を直接積層され、他の部分を
上部ゲート絶縁膜７に積層されたＩＴＺＯ（インジウム
錫亜鉛酸化物）またはＩＺＯ（インジウム亜鉛酸化物）
からなるゲート端子１２が形成されている。更に、複数
形成されたゲート配線Ｇの各端部側（図１では左側端部
のみを記載した）には、ゲート配線Ｇの端部ＧＥ１に一
部を直接積層され、他の部分を上部ゲート絶縁膜７に積
層されたＩＴＺＯ（インジウム錫亜鉛酸化物）またはＩ
ＺＯ（インジウム亜鉛酸化物）からなるゲート端子１３
が形成されている。
【００２７】この実施形態の構造においては、ＩＴＺＯ
またはＩＺＯからなる画素電極２が上部ゲート絶縁膜７
の上に直に接触して形成されており、更にドレイン電極
１０に直に接触形成されているので、図２９〜図３１に
示した従来構造とは異なり、パッシベーション膜１１１
が省略された構造とされている。このような構造を採用
することにより、パッシベーション膜１１１を形成する
ための工程を簡略化できるとともに、パッシベーション
膜１１１に従来形成していたコンタクトホール１１２、
１０８、１１３の形成工程も省略できるので工程の簡略
化を推進できる。
またはＩＺＯからなる画素電極２が上部ゲート絶縁膜７
の上に直に接触して形成されており、更にドレイン電極
１０に直に接触形成されているので、図２９〜図３１に
示した従来構造とは異なり、パッシベーション膜１１１
が省略された構造とされている。このような構造を採用
することにより、パッシベーション膜１１１を形成する
ための工程を簡略化できるとともに、パッシベーション
膜１１１に従来形成していたコンタクトホール１１２、
１０８、１１３の形成工程も省略できるので工程の簡略
化を推進できる。
【００２８】ここで図１〜図３に示す構造を採用する
と、画素電極２のパターニングの工程で画素電極２をエ
ッチングによりパターニングする際に、画素電極２のエ
ッチング液にドレイン電極１０とソース電極１１も浸漬
されることになるが、ＩＴＺＯまたはＩＺＯからなる画
素電極２をエッチングするためのエッチング液として、
後述する如くシュウ酸や塩酸など、ドレイン電極１０お
よびソース電極１１の構成金属材料を損傷させないもの
を選択できるので、画素電極２のエッチング処理時にド
レイン電極１０とソース電極１１を損傷させることがな
い。
と、画素電極２のパターニングの工程で画素電極２をエ
ッチングによりパターニングする際に、画素電極２のエ
ッチング液にドレイン電極１０とソース電極１１も浸漬
されることになるが、ＩＴＺＯまたはＩＺＯからなる画
素電極２をエッチングするためのエッチング液として、
後述する如くシュウ酸や塩酸など、ドレイン電極１０お
よびソース電極１１の構成金属材料を損傷させないもの
を選択できるので、画素電極２のエッチング処理時にド
レイン電極１０とソース電極１１を損傷させることがな
い。
【００２９】次に、図１〜図３に示す構造にあっては、
薄膜トランジスタアレイ基板と対向する透明基板１５と
の間に液晶１６が封入されて液晶表示装置が構成され、
対向基板１５側に設けられた共通電極１７と前記画素電
極２が電界を液晶に印加するか否かによって液晶の配向
制御ができるように構成されている。ここで前述のソー
ス端子１２・・・とゲート端子１３・・・は、液晶１６を封止
している図示略の封止材の外部側に設けられており、こ
れらの部分には駆動用ＬＳＩの端子が接続されるように
なっている。即ち、テープキャリアパッケージと称され
る駆動用ＬＳＩの端子などが接続されるので、ＩＴＺＯ
またはＩＺＯのソース端子１２・・・とゲート端子１３・・・
を設けておき、これらの端子との良好な接続性を確保す
ることが好ましい。
薄膜トランジスタアレイ基板と対向する透明基板１５と
の間に液晶１６が封入されて液晶表示装置が構成され、
対向基板１５側に設けられた共通電極１７と前記画素電
極２が電界を液晶に印加するか否かによって液晶の配向
制御ができるように構成されている。ここで前述のソー
ス端子１２・・・とゲート端子１３・・・は、液晶１６を封止
している図示略の封止材の外部側に設けられており、こ
れらの部分には駆動用ＬＳＩの端子が接続されるように
なっている。即ち、テープキャリアパッケージと称され
る駆動用ＬＳＩの端子などが接続されるので、ＩＴＺＯ
またはＩＺＯのソース端子１２・・・とゲート端子１３・・・
を設けておき、これらの端子との良好な接続性を確保す
ることが好ましい。
【００３０】以下に、図４ないし図８を基に、図１〜図
３に示す構造と同等の構造の薄膜トランジスタ（アレ
イ）基板を製造する方法について説明する。ガラス等の
透明基板１上にポリシリコンまたはアモルファスシリコ
ンからなる半導体膜とＳｉＯ2からなる下地絶縁膜を積
層し、これらをフォトリソ工程でパターニングして図４
に示すアイランド状の半導体膜２０とゲート下部絶縁膜
２１を形成する。次に、ゲート絶縁膜とゲート電極形成
用の電極膜を積層し、これらをフォトリソ工程でパター
ニングして図５に示すようにゲート絶縁膜２２とゲート
電極２３を形成する。
３に示す構造と同等の構造の薄膜トランジスタ（アレ
イ）基板を製造する方法について説明する。ガラス等の
透明基板１上にポリシリコンまたはアモルファスシリコ
ンからなる半導体膜とＳｉＯ2からなる下地絶縁膜を積
層し、これらをフォトリソ工程でパターニングして図４
に示すアイランド状の半導体膜２０とゲート下部絶縁膜
２１を形成する。次に、ゲート絶縁膜とゲート電極形成
用の電極膜を積層し、これらをフォトリソ工程でパター
ニングして図５に示すようにゲート絶縁膜２２とゲート
電極２３を形成する。
【００３１】次にイオンドーピング処理を行い、半導体
膜２０の両側部分にイオンドーピングを施し、更にこれ
らを中間絶縁膜２５で覆い、この中間絶縁膜２５に半導
体膜２０の両端側に通じるコンタクトホール２６、２７
を形成し、中間絶縁膜２５の上に前述のコンタクトホー
ル２６、２７を介して半導体膜２０の一側に接続するソ
ース電極２８をに示すように形成し、更に半導体膜２０
の他側に接続するドレイン電極２９を形成する。
膜２０の両側部分にイオンドーピングを施し、更にこれ
らを中間絶縁膜２５で覆い、この中間絶縁膜２５に半導
体膜２０の両端側に通じるコンタクトホール２６、２７
を形成し、中間絶縁膜２５の上に前述のコンタクトホー
ル２６、２７を介して半導体膜２０の一側に接続するソ
ース電極２８をに示すように形成し、更に半導体膜２０
の他側に接続するドレイン電極２９を形成する。
【００３２】次にこれらの上にＩＺＯ（インジウム亜鉛
酸化物）層またはＩＴＺＯ（インジウム錫亜鉛酸化物）
層を全体に積層してからフォトリソ工程によりパターニ
ングして図８に示すように画素電極３０を形成すると同
時に、ソース配線Ｓの端部側にソース端子３１をゲート
配線Ｇの端部側にゲート端子をそれぞれ形成する。ここ
で、用いるＩＺＯ層として、インジウム酸化物（ＩｎＯ
x）を９０％と亜鉛酸化物（ＺｎＯx）を１０％の混合物
の層を例示することができる。また、ＩＺＯ層をエッチ
ングするためのエッチング液としては、シュウ酸：（Ｃ
ＯＯＨ） 2あるいは塩酸：ＨＣｌなどの酸を用いること
ができる。シュウ酸として、例えば、０.６ｍｏｌ／ｌ
の濃度のものを用いることができ、塩酸としては３.５
％のものを用いることができるが、ここで例示した濃度
は一例であり、他の濃度のシュウ酸あるいは塩酸として
も良いのは勿論である。
酸化物）層またはＩＴＺＯ（インジウム錫亜鉛酸化物）
層を全体に積層してからフォトリソ工程によりパターニ
ングして図８に示すように画素電極３０を形成すると同
時に、ソース配線Ｓの端部側にソース端子３１をゲート
配線Ｇの端部側にゲート端子をそれぞれ形成する。ここ
で、用いるＩＺＯ層として、インジウム酸化物（ＩｎＯ
x）を９０％と亜鉛酸化物（ＺｎＯx）を１０％の混合物
の層を例示することができる。また、ＩＺＯ層をエッチ
ングするためのエッチング液としては、シュウ酸：（Ｃ
ＯＯＨ） 2あるいは塩酸：ＨＣｌなどの酸を用いること
ができる。シュウ酸として、例えば、０.６ｍｏｌ／ｌ
の濃度のものを用いることができ、塩酸としては３.５
％のものを用いることができるが、ここで例示した濃度
は一例であり、他の濃度のシュウ酸あるいは塩酸として
も良いのは勿論である。
【００３３】また、用いるＩＴＺＯ層として、インジウ
ム（Ｉｎ）酸化物（Ｉｎ2Ｏ3）と、錫（Ｓｎ）酸化物
（ＳｎＯ2）と、亜鉛（Ｚｎ）酸化物（ＺｎＯ）を主成
分とする複合酸化物からなる層を例示することができ
る。なお、これらの主成分の酸化物の外に数ａｔ％程度
の不純物を含んでいても差し支えない。
ム（Ｉｎ）酸化物（Ｉｎ2Ｏ3）と、錫（Ｓｎ）酸化物
（ＳｎＯ2）と、亜鉛（Ｚｎ）酸化物（ＺｎＯ）を主成
分とする複合酸化物からなる層を例示することができ
る。なお、これらの主成分の酸化物の外に数ａｔ％程度
の不純物を含んでいても差し支えない。
【００３４】このＩＴＺＯ層においては、他の配線ある
いは導電体と接続して用いられるので、これらとの接続
部分において、少なくとも錫が亜鉛よりも多く配合さ
れ、結晶性を示すことが必要である。例えば、ＩＴＺＯ
層の表面部分において配線や他の導体との接続を行う場
合は、表面部分の組成において少なくとも錫が亜鉛より
も多く配合され、結晶性を示すことが必要である。
いは導電体と接続して用いられるので、これらとの接続
部分において、少なくとも錫が亜鉛よりも多く配合さ
れ、結晶性を示すことが必要である。例えば、ＩＴＺＯ
層の表面部分において配線や他の導体との接続を行う場
合は、表面部分の組成において少なくとも錫が亜鉛より
も多く配合され、結晶性を示すことが必要である。
【００３５】次に、ＩＴＺＯ層において、亜鉛とインジ
ウムと錫の合計量に対する亜鉛の原子数率が１ａｔ％な
いし９ａｔ％であり、亜鉛に対する錫の原子数比が１以
上であり、かつ、亜鉛とインジウムと錫の合計量に対す
る錫の原子数率が２０ａｔ％以下、より好ましくは１ａ
ｔ％以上、２０ａｔ％以下の範囲である。そして更に、
前記亜鉛とインジウムと錫の合計量に対する亜鉛の原子
数率が２ａｔ％ないし７ａｔ％であり、前記亜鉛とイン
ジウムと錫の合計量に対する錫の原子数率が５ａｔ％な
いし１０ａｔ％であることがより好ましい。さらに、イ
ンジウムの組成範囲は、亜鉛とインジウムと錫の合計量
に対するインジウムの原子数率が９８ａｔ％以下、７５
ａｔ％以上である。
ウムと錫の合計量に対する亜鉛の原子数率が１ａｔ％な
いし９ａｔ％であり、亜鉛に対する錫の原子数比が１以
上であり、かつ、亜鉛とインジウムと錫の合計量に対す
る錫の原子数率が２０ａｔ％以下、より好ましくは１ａ
ｔ％以上、２０ａｔ％以下の範囲である。そして更に、
前記亜鉛とインジウムと錫の合計量に対する亜鉛の原子
数率が２ａｔ％ないし７ａｔ％であり、前記亜鉛とイン
ジウムと錫の合計量に対する錫の原子数率が５ａｔ％な
いし１０ａｔ％であることがより好ましい。さらに、イ
ンジウムの組成範囲は、亜鉛とインジウムと錫の合計量
に対するインジウムの原子数率が９８ａｔ％以下、７５
ａｔ％以上である。
【００３６】ＩＴＺＯ層中のインジウム酸化物は主成分
であり、複合酸化物中において酸素と結合していない過
剰インジウムが電子キャリアを発生し、酸素欠損型の導
電機構を構成する。添加成分としての錫酸化物は複合酸
化物中において４価の錫を活性化して電子キャリアを発
生するために重要である。また、複合酸化物がアモルフ
ァス状態であると亜鉛酸化物の２価の亜鉛は活性化しな
いので、電子キャリアを消費するアクセプタとならな
い。これら添加物のバランスを考慮して前記の組成範囲
を選択する。
であり、複合酸化物中において酸素と結合していない過
剰インジウムが電子キャリアを発生し、酸素欠損型の導
電機構を構成する。添加成分としての錫酸化物は複合酸
化物中において４価の錫を活性化して電子キャリアを発
生するために重要である。また、複合酸化物がアモルフ
ァス状態であると亜鉛酸化物の２価の亜鉛は活性化しな
いので、電子キャリアを消費するアクセプタとならな
い。これら添加物のバランスを考慮して前記の組成範囲
を選択する。
【００３７】また、前述の組成のＩＴＺＯ層を実際の配
線用として用いる場合、他の配線や端子との接続部分は
少なくとも結晶性であることが好ましい。前記組成範囲
のＩＴＺＯ層は通常の成膜のままではアモルファス膜で
あるが、これを結晶化温度以上に加熱するアニール処理
（１８０℃〜３００℃の温度に加熱する熱処理）を行え
ば容易に結晶化する。なお、熱処理温度は周囲の回路や
基板の耐熱温度に応じて使い分けることができるが、後
述する液晶パネル用として利用した場合に、周辺回路や
基板の耐熱性から、好ましくは、２５０℃以下、２００
℃程度がより好ましいと考えられる。
線用として用いる場合、他の配線や端子との接続部分は
少なくとも結晶性であることが好ましい。前記組成範囲
のＩＴＺＯ層は通常の成膜のままではアモルファス膜で
あるが、これを結晶化温度以上に加熱するアニール処理
（１８０℃〜３００℃の温度に加熱する熱処理）を行え
ば容易に結晶化する。なお、熱処理温度は周囲の回路や
基板の耐熱温度に応じて使い分けることができるが、後
述する液晶パネル用として利用した場合に、周辺回路や
基板の耐熱性から、好ましくは、２５０℃以下、２００
℃程度がより好ましいと考えられる。
【００３８】前述の組成のＩＴＺＯ層は、成膜のままで
のアモルファス状態では導体（ソース配線端部やゲート
配線端部あるいはＴＣＰ：テープキャリアパッケージ）
との接触抵抗は高く（４１Ω程度）、微細配線接続用と
して良好な抵抗であるとは言えないが、これを先の温度
で熱処理して少なくとも表面部分（表面から深さ５０Å
程度）を結晶化することで少なくとも接続部分を低抵抗
化（２.３Ω程度）することができる。この結晶化する
際の熱処理雰囲気は、大気中、Ｎ2雰囲気中、Ｈ2２０
％、Ｎ2８０％雰囲気中、Ｏ2２０％、Ｎ2８０％雰囲気
中、真空雰囲気中のいずれでも良い。なお、前記結晶化
した酸化物透明導電膜は大気中の水分（あるいは酸素）
との結合を防止できるので、経時的に接続抵抗が上昇す
ることもない。 また、前述の組成のアモルファス状態
のＩＴＺＯ層は、希塩酸、有機酸等の弱酸でのエッチン
グが容易にできるので、アモルファス状態の酸化物透明
導電膜のままの状態でエッチング処理し、パターニング
を行い配線を形成し、パターニング後に配線接続部分な
どの必要部分を熱処理して配線接続部分を低抵抗化する
ことで微細回路接続部分であっても低抵抗接続ができ
る。
のアモルファス状態では導体（ソース配線端部やゲート
配線端部あるいはＴＣＰ：テープキャリアパッケージ）
との接触抵抗は高く（４１Ω程度）、微細配線接続用と
して良好な抵抗であるとは言えないが、これを先の温度
で熱処理して少なくとも表面部分（表面から深さ５０Å
程度）を結晶化することで少なくとも接続部分を低抵抗
化（２.３Ω程度）することができる。この結晶化する
際の熱処理雰囲気は、大気中、Ｎ2雰囲気中、Ｈ2２０
％、Ｎ2８０％雰囲気中、Ｏ2２０％、Ｎ2８０％雰囲気
中、真空雰囲気中のいずれでも良い。なお、前記結晶化
した酸化物透明導電膜は大気中の水分（あるいは酸素）
との結合を防止できるので、経時的に接続抵抗が上昇す
ることもない。 また、前述の組成のアモルファス状態
のＩＴＺＯ層は、希塩酸、有機酸等の弱酸でのエッチン
グが容易にできるので、アモルファス状態の酸化物透明
導電膜のままの状態でエッチング処理し、パターニング
を行い配線を形成し、パターニング後に配線接続部分な
どの必要部分を熱処理して配線接続部分を低抵抗化する
ことで微細回路接続部分であっても低抵抗接続ができ
る。
【００３９】次に、前述の組成のＩＴＺＯ層を形成する
には、スパッタ成膜等の成膜法で絶縁性の基板等の上面
に成膜し、熱処理することで得ることができるが、その
場合に用いるターゲットとして以下の組成のターゲット
が好ましい。好適に使用できるターゲットの組成は、イ
ンジウム酸化物と錫酸化物と亜鉛酸化物を含む複合酸化
物からなり、亜鉛とインジウムと錫の合計量に対する亜
鉛の原子数率が１ａｔ％ないし１２ａｔ％であり、亜鉛
に対する錫の原子数比が１以上であり、かつ、亜鉛とイ
ンジウムと錫の合計量に対する錫の原子数率が２２ａｔ
％以下のものである。また、前述のターゲットとして、
前記亜鉛とインジウムと錫の合計量に対する亜鉛の原子
数率が２ａｔ％ないし１０ａｔ％であり、前記亜鉛とイ
ンジウムと錫の合計量に対する錫の原子数比が５ａｔ％
ないし１２ａｔ％であることがより好ましい。
には、スパッタ成膜等の成膜法で絶縁性の基板等の上面
に成膜し、熱処理することで得ることができるが、その
場合に用いるターゲットとして以下の組成のターゲット
が好ましい。好適に使用できるターゲットの組成は、イ
ンジウム酸化物と錫酸化物と亜鉛酸化物を含む複合酸化
物からなり、亜鉛とインジウムと錫の合計量に対する亜
鉛の原子数率が１ａｔ％ないし１２ａｔ％であり、亜鉛
に対する錫の原子数比が１以上であり、かつ、亜鉛とイ
ンジウムと錫の合計量に対する錫の原子数率が２２ａｔ
％以下のものである。また、前述のターゲットとして、
前記亜鉛とインジウムと錫の合計量に対する亜鉛の原子
数率が２ａｔ％ないし１０ａｔ％であり、前記亜鉛とイ
ンジウムと錫の合計量に対する錫の原子数比が５ａｔ％
ないし１２ａｔ％であることがより好ましい。
【００４０】前述の組成の酸化物透明導電膜を得るため
に用いるターゲットにおいて、スパッタした際に亜鉛と
錫は飛散し易く、膜中に取り込まれ難いので、ターゲッ
トとして亜鉛と錫を目的の組成の膜よりも多く含む組成
で良い。
に用いるターゲットにおいて、スパッタした際に亜鉛と
錫は飛散し易く、膜中に取り込まれ難いので、ターゲッ
トとして亜鉛と錫を目的の組成の膜よりも多く含む組成
で良い。
【００４１】ところで、前述のＩＺＯ層またはＩＴＺＯ
層を前記のエッチング液でエッチングする際に、ソース
配線Ｓとソース電極２８とゲート電極２９がエッチング
液に浸漬されることとなるが、シュウ酸をエッチング液
として用いる場合は、Ａｌ、Ｃｕ、Ｍｏ、Ｃｒ、Ｔｉ、
Ｔａ、Ｗなどの金属から、あるいはこれらの合金からソ
ース配線Ｓとソース電極２８とゲート電極２９を形成す
ることができるとともに、希塩酸をエッチング液として
用いる場合、Ｃｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｗなどの
金属からソース配線Ｓとソース電極２８とゲート電極２
９を形成することができる。ただし、希塩酸をエッチン
グ液として用いた場合に配線用あるいは電極用としてＡ
ｌを用いるとＡｌが塩酸で損傷されるので好ましくな
い。また、この外に有機酸などの弱酸を用いてエッチン
グすることもできる。
層を前記のエッチング液でエッチングする際に、ソース
配線Ｓとソース電極２８とゲート電極２９がエッチング
液に浸漬されることとなるが、シュウ酸をエッチング液
として用いる場合は、Ａｌ、Ｃｕ、Ｍｏ、Ｃｒ、Ｔｉ、
Ｔａ、Ｗなどの金属から、あるいはこれらの合金からソ
ース配線Ｓとソース電極２８とゲート電極２９を形成す
ることができるとともに、希塩酸をエッチング液として
用いる場合、Ｃｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｗなどの
金属からソース配線Ｓとソース電極２８とゲート電極２
９を形成することができる。ただし、希塩酸をエッチン
グ液として用いた場合に配線用あるいは電極用としてＡ
ｌを用いるとＡｌが塩酸で損傷されるので好ましくな
い。また、この外に有機酸などの弱酸を用いてエッチン
グすることもできる。
【００４２】なお、ＩＴＺＯ層を使用する場合、アモル
ファス状態のＩＴＺＯ層を形成後、エッチングして他の
層の導体部分との接続部分を形成する必要がある。ここ
で先の組成のＩＴＺＯ層であるならば、エッチング液と
して強酸ではなく、希塩酸や有機酸などの弱酸でエッチ
ングできるので、サイドエッチ量を少なくすることがで
き、その分微細構造をエッチングで得ることができる。
そして、ＩＴＺＯ層に微細エッチングを行って、規定サ
イズの画素電極等を形成した後、これらの層を結晶化温
度以上に加熱してアモルファス状態のＩＴＺＯ層を結晶
化するならば、結晶化した部分の抵抗を低くできるの
で、ドレイン電極との接続、端子部との接続を低抵抗で
行うことができる。以上のようにＩＴＺＯ層をアモルフ
ァス状態でエッチングしてから熱処理して結晶化し低抵
抗接続するならば、微細配線部分であっても、接続抵抗
を低くしたままで接続した部分を備えた構造を得ること
ができる。
ファス状態のＩＴＺＯ層を形成後、エッチングして他の
層の導体部分との接続部分を形成する必要がある。ここ
で先の組成のＩＴＺＯ層であるならば、エッチング液と
して強酸ではなく、希塩酸や有機酸などの弱酸でエッチ
ングできるので、サイドエッチ量を少なくすることがで
き、その分微細構造をエッチングで得ることができる。
そして、ＩＴＺＯ層に微細エッチングを行って、規定サ
イズの画素電極等を形成した後、これらの層を結晶化温
度以上に加熱してアモルファス状態のＩＴＺＯ層を結晶
化するならば、結晶化した部分の抵抗を低くできるの
で、ドレイン電極との接続、端子部との接続を低抵抗で
行うことができる。以上のようにＩＴＺＯ層をアモルフ
ァス状態でエッチングしてから熱処理して結晶化し低抵
抗接続するならば、微細配線部分であっても、接続抵抗
を低くしたままで接続した部分を備えた構造を得ること
ができる。
【００４３】以上の工程により図８に断面構造を示す薄
膜トランジスタＴ２を得ることができる。このように得
られた薄膜トランジスタＴ２は先に図１〜図３を基に説
明した薄膜トランジスタＴ１とほぼ同等の構造であり、
画素電極３０が直接ドレイン電極２９に接続されるとと
もに、ソース端子３１がソース配線にゲート端子がゲー
ト端子にそれぞれ直接接続されているので、ソース電極
２８とドレイン電極２９の上に従来必要であった絶縁膜
としてのパッシベーション膜を省略することができ、こ
のパッシベーション膜に従来形成していたコンタクトホ
ールも不要になるので、先に説明したようにパッシベー
ション膜の省略ができ、パッシベーション膜に形成する
コンタクトホールも略することができるので、工程の簡
略化に寄与する。より具体的には、パッシベーション膜
そのものを形成する工程と、コンタクトホール形成用の
露光工程とドライエッチング工程とストライプ工程と洗
浄工程を省略することができる。
膜トランジスタＴ２を得ることができる。このように得
られた薄膜トランジスタＴ２は先に図１〜図３を基に説
明した薄膜トランジスタＴ１とほぼ同等の構造であり、
画素電極３０が直接ドレイン電極２９に接続されるとと
もに、ソース端子３１がソース配線にゲート端子がゲー
ト端子にそれぞれ直接接続されているので、ソース電極
２８とドレイン電極２９の上に従来必要であった絶縁膜
としてのパッシベーション膜を省略することができ、こ
のパッシベーション膜に従来形成していたコンタクトホ
ールも不要になるので、先に説明したようにパッシベー
ション膜の省略ができ、パッシベーション膜に形成する
コンタクトホールも略することができるので、工程の簡
略化に寄与する。より具体的には、パッシベーション膜
そのものを形成する工程と、コンタクトホール形成用の
露光工程とドライエッチング工程とストライプ工程と洗
浄工程を省略することができる。
【００４４】「第２実施形態」図９は本発明の第２実施
形態の薄膜トランジスタＴ３を備えた薄膜トランジスタ
（アレイ）基板Ｈ３の要部平面図、図１２Ｂは薄膜トラ
ンジスタ部分の要部断面図である。なお、図１２Ｂでは
液晶表示装置を構成するための対向基板側の構成と液晶
については記載を省略したが、図１２Ｂに示す薄膜トラ
ンジスタアレイ基板Ｈ３を用いて液晶表示装置を構成す
る場合は、第２図に示した場合と同様に図１２Ｂに示す
薄膜トランジスタアレイ基板Ｈ３に対して対向基板と液
晶を組み合わせて構成することができる。
形態の薄膜トランジスタＴ３を備えた薄膜トランジスタ
（アレイ）基板Ｈ３の要部平面図、図１２Ｂは薄膜トラ
ンジスタ部分の要部断面図である。なお、図１２Ｂでは
液晶表示装置を構成するための対向基板側の構成と液晶
については記載を省略したが、図１２Ｂに示す薄膜トラ
ンジスタアレイ基板Ｈ３を用いて液晶表示装置を構成す
る場合は、第２図に示した場合と同様に図１２Ｂに示す
薄膜トランジスタアレイ基板Ｈ３に対して対向基板と液
晶を組み合わせて構成することができる。
【００４５】この実施形態の薄膜トランジスタ（アレ
イ）基板Ｈ３においては、ガラス等からなる透明の基板
１上に、複数のゲート配線Ｇ・・・と複数のソース配線Ｓ・
・・とが平面視マトリクス状に配設されている。そして、
ゲート配線Ｇ・・・とソース配線Ｓ・・・とで囲まれた領域が
１つの画素とされ、これらの画素領域毎に透明導電材料
のＩＴＺＯ（インジウム錫亜鉛酸化物）またはＩＺＯ
（インジウム亜鉛酸化物）からなる画素電極３２が基板
１の上方に位置した状態で設けられ、各画素領域の隅部
にスイッチング素子としての薄膜トランジスタＴ３が設
けられている。
イ）基板Ｈ３においては、ガラス等からなる透明の基板
１上に、複数のゲート配線Ｇ・・・と複数のソース配線Ｓ・
・・とが平面視マトリクス状に配設されている。そして、
ゲート配線Ｇ・・・とソース配線Ｓ・・・とで囲まれた領域が
１つの画素とされ、これらの画素領域毎に透明導電材料
のＩＴＺＯ（インジウム錫亜鉛酸化物）またはＩＺＯ
（インジウム亜鉛酸化物）からなる画素電極３２が基板
１の上方に位置した状態で設けられ、各画素領域の隅部
にスイッチング素子としての薄膜トランジスタＴ３が設
けられている。
【００４６】この例の薄膜トランジスタアレイ基板Ｈ３
において、透明基板上の各画素領域の隅部の薄膜トラン
ジスタ形成部分に、ゲート配線Ｇから引き出された短冊
状のゲート電極３３が形成され、これらゲート配線Ｇ・・
・とゲート電極３３を覆うようにゲート絶縁膜３４が形
成され、ゲート電極３３上のゲート絶縁膜３４上にポリ
シリコンまたはアモルファスシリコン（ａ-Ｓｉ）等か
らなるアイランド状の半導体能動膜３５がゲート電極３
３の上方を横切るように設けられている。そして、リン
等のｎ型不純物を含むアモルファスシリコン（ａ-Ｓ
ｉ：ｎ+）からなるオーミックコンタクト層３６を介し
て半導体能動膜３５の一側端部上にソース電極３７が積
層され、半導体能動膜３５の他端部上に同様のオーミッ
クコンタクト層３６を介してドレイン電極３８が積層さ
れ、ソース電極３７とドレイン電極３８とがゲート電極
３３の上方で対峙される一方、ソース電極３７がソース
配線Ｓに一体的に連続されるとともに、ドレイン電極３
８が後述の画素電極３２に直接積層されて薄膜トランジ
スタＴ３が構成されている。
において、透明基板上の各画素領域の隅部の薄膜トラン
ジスタ形成部分に、ゲート配線Ｇから引き出された短冊
状のゲート電極３３が形成され、これらゲート配線Ｇ・・
・とゲート電極３３を覆うようにゲート絶縁膜３４が形
成され、ゲート電極３３上のゲート絶縁膜３４上にポリ
シリコンまたはアモルファスシリコン（ａ-Ｓｉ）等か
らなるアイランド状の半導体能動膜３５がゲート電極３
３の上方を横切るように設けられている。そして、リン
等のｎ型不純物を含むアモルファスシリコン（ａ-Ｓ
ｉ：ｎ+）からなるオーミックコンタクト層３６を介し
て半導体能動膜３５の一側端部上にソース電極３７が積
層され、半導体能動膜３５の他端部上に同様のオーミッ
クコンタクト層３６を介してドレイン電極３８が積層さ
れ、ソース電極３７とドレイン電極３８とがゲート電極
３３の上方で対峙される一方、ソース電極３７がソース
配線Ｓに一体的に連続されるとともに、ドレイン電極３
８が後述の画素電極３２に直接積層されて薄膜トランジ
スタＴ３が構成されている。
【００４７】次に、ソース配線Ｓとゲート配線Ｇとで囲
まれた領域であって、ゲート絶縁膜３４の上には、ソー
ス配線Ｓとゲート配線Ｇとで囲まれた領域の大部分を占
めるとともに、ソース電極３７の形成部分と半導体能動
膜３５の形成部分とゲート電極３８の形成部分のそれぞ
れの領域を除いた部分においてゲート絶縁膜３４に密着
し、ドレイン電極３８の端部側に直接密着積層するよう
に画素電極３２が形成されている。
まれた領域であって、ゲート絶縁膜３４の上には、ソー
ス配線Ｓとゲート配線Ｇとで囲まれた領域の大部分を占
めるとともに、ソース電極３７の形成部分と半導体能動
膜３５の形成部分とゲート電極３８の形成部分のそれぞ
れの領域を除いた部分においてゲート絶縁膜３４に密着
し、ドレイン電極３８の端部側に直接密着積層するよう
に画素電極３２が形成されている。
【００４８】また、複数形成されたソース配線Ｓの各端
部側（では上側端部のみを記載した）には、ソース配線
Ｓの端部ＳＥ２に一部を直接積層されたＩＺＯまたはＩ
ＴＺＯからなるソース端子４２が形成されている。更
に、複数形成されたゲート配線Ｇの各端部側（図１では
左側端部のみを記載した）には、ゲート配線Ｇの端部Ｇ
Ｅ２に一部を直接積層され、他の部分を基板１に積層さ
れたＩＺＯまたはＩＴＺＯからなるゲート端子４３が形
成されている。
部側（では上側端部のみを記載した）には、ソース配線
Ｓの端部ＳＥ２に一部を直接積層されたＩＺＯまたはＩ
ＴＺＯからなるソース端子４２が形成されている。更
に、複数形成されたゲート配線Ｇの各端部側（図１では
左側端部のみを記載した）には、ゲート配線Ｇの端部Ｇ
Ｅ２に一部を直接積層され、他の部分を基板１に積層さ
れたＩＺＯまたはＩＴＺＯからなるゲート端子４３が形
成されている。
【００４９】なお、図１２Ｂに示す構造では液晶と対向
基板を省略して記載したが、図１２Ａに示す薄膜トラン
ジスタアレイ基板Ｈ３と対向基板と間に液晶が封入され
て液晶表示装置が構成されるのは、先の第１実施形態の
場合と同等である。
基板を省略して記載したが、図１２Ａに示す薄膜トラン
ジスタアレイ基板Ｈ３と対向基板と間に液晶が封入され
て液晶表示装置が構成されるのは、先の第１実施形態の
場合と同等である。
【００５０】この実施形態の構造においては、ＩＺＯま
たはＩＴＺＯからなる画素電極３２がゲート絶縁膜３４
の上に直に接触して形成されており、更にドレイン電極
３８に直に積層されているので、図２９〜図３１に示し
た従来構造とは異なり、パッシベーション膜１１１が省
略された構造とされている。このような構造を採用する
ことにより、パッシベーション膜１１１を形成するため
の工程を簡略化できるとともに、パッシベーション膜１
１１に従来形成していたコンタクトホール１１２、１０
８、１１３の形成工程も省略できるので工程の簡略化を
推進できる。
たはＩＴＺＯからなる画素電極３２がゲート絶縁膜３４
の上に直に接触して形成されており、更にドレイン電極
３８に直に積層されているので、図２９〜図３１に示し
た従来構造とは異なり、パッシベーション膜１１１が省
略された構造とされている。このような構造を採用する
ことにより、パッシベーション膜１１１を形成するため
の工程を簡略化できるとともに、パッシベーション膜１
１１に従来形成していたコンタクトホール１１２、１０
８、１１３の形成工程も省略できるので工程の簡略化を
推進できる。
【００５１】ここで、図９と図１２Ｂに示す構造を採用
すると、画素電極３２のパターニングの工程で画素電極
３２をエッチングによりパターニングする際に、画素電
極３２のエッチング液にドレイン電極３８とソース電極
３７も浸漬されることになるが、ＩＺＯまたはＩＴＺＯ
からなる画素電極３２をエッチングするためのエッチン
グ液として、先に説明の如くシュウ酸や塩酸など、ドレ
イン電極３８およびソース電極３７の構成金属材料を損
傷させないものを選択できるので、ドレイン電極３８と
ソース電極３７を損傷させることがない。また、同様に
画素電極３２のパターニングの工程で画素電極３２をエ
ッチングによりパターニングする際に、画素電極３２の
エッチング液にソース配線Ｓの端部ＳＥ２とゲート配線
Ｇの端部ＧＥ２も浸漬されることになるが、ＩＺＯまた
はＩＴＺＯからなる画素電極３２をエッチングするため
のエッチング液として、先に説明の如くシュウ酸や塩酸
など、ソース配線Ｓの端部ＳＥ２とゲート配線Ｇの端部
ＧＥ２の構成金属材料を損傷させない弱酸を選択できる
ので、ソース配線Ｓの端部ＳＥ２とゲート配線Ｇの端部
ＧＥ２を損傷させることなくソース端子４２とゲート端
子４３を形成することができる。
すると、画素電極３２のパターニングの工程で画素電極
３２をエッチングによりパターニングする際に、画素電
極３２のエッチング液にドレイン電極３８とソース電極
３７も浸漬されることになるが、ＩＺＯまたはＩＴＺＯ
からなる画素電極３２をエッチングするためのエッチン
グ液として、先に説明の如くシュウ酸や塩酸など、ドレ
イン電極３８およびソース電極３７の構成金属材料を損
傷させないものを選択できるので、ドレイン電極３８と
ソース電極３７を損傷させることがない。また、同様に
画素電極３２のパターニングの工程で画素電極３２をエ
ッチングによりパターニングする際に、画素電極３２の
エッチング液にソース配線Ｓの端部ＳＥ２とゲート配線
Ｇの端部ＧＥ２も浸漬されることになるが、ＩＺＯまた
はＩＴＺＯからなる画素電極３２をエッチングするため
のエッチング液として、先に説明の如くシュウ酸や塩酸
など、ソース配線Ｓの端部ＳＥ２とゲート配線Ｇの端部
ＧＥ２の構成金属材料を損傷させない弱酸を選択できる
ので、ソース配線Ｓの端部ＳＥ２とゲート配線Ｇの端部
ＧＥ２を損傷させることなくソース端子４２とゲート端
子４３を形成することができる。
【００５２】以下に、図１０ないし図１２Ａを基に、図
９と図１２Ｂとに示す構造の薄膜トランジスタ（アレ
イ）基板を４枚のマスクを用いて製造する方法について
説明する。ガラス等の透明基板１上に前述の金属材料か
らなる金属膜を形成し、この金属膜を１枚目のマスクを
用いるフォトリソ工程によりパターニングして図１０に
示すようにゲート配線Ｇとゲート電極３３とゲート配線
の端部ＧＥ２を形成する。次にこれらの上にゲート絶縁
膜３４とポリシリコンまたはアモルファスシリコン等か
らなる半導体膜３５とオーミックコンタクト膜３６と金
属膜４５を図１１に示すように積層し、これらを２枚目
のマスクを用いるフォトリソ工程でパターニングしてゲ
ート配線端部とソース配線端部を覆っているすべての膜
を除去し、これらの端部を露出させる。
９と図１２Ｂとに示す構造の薄膜トランジスタ（アレ
イ）基板を４枚のマスクを用いて製造する方法について
説明する。ガラス等の透明基板１上に前述の金属材料か
らなる金属膜を形成し、この金属膜を１枚目のマスクを
用いるフォトリソ工程によりパターニングして図１０に
示すようにゲート配線Ｇとゲート電極３３とゲート配線
の端部ＧＥ２を形成する。次にこれらの上にゲート絶縁
膜３４とポリシリコンまたはアモルファスシリコン等か
らなる半導体膜３５とオーミックコンタクト膜３６と金
属膜４５を図１１に示すように積層し、これらを２枚目
のマスクを用いるフォトリソ工程でパターニングしてゲ
ート配線端部とソース配線端部を覆っているすべての膜
を除去し、これらの端部を露出させる。
【００５３】次に３枚目のマスクを用いるフォトリソ工
程において金属膜４５とオーミックコンタクト膜３６を
パターニングして図１２Ａに示すようにゲート電極３３
上で対峙するようにソース電極３７とドレイン電極３８
を形成する。
程において金属膜４５とオーミックコンタクト膜３６を
パターニングして図１２Ａに示すようにゲート電極３３
上で対峙するようにソース電極３７とドレイン電極３８
を形成する。
【００５４】次にこれらの上にＩＺＯ層またはＩＴＺＯ
層を全体に積層してから４枚目のマスクを用いるフォト
リソ工程によりパターニングして図１２Ｂに示すように
画素電極３２を形成すると同時に、ソース配線Ｓの端部
側にソース端子４２をゲート配線Ｇの端部側にゲート端
子４３をそれぞれ形成する。ここで、用いるＩＺＯ層と
して、インジウム酸化物（ＩｎＯx）を９０％、亜鉛酸
化物（ＺｎＯx）を１０％含有する混合物の層を例示す
ることができる。また、ＩＺＯ層をエッチングするため
のエッチング液としては、シュウ酸：（ＣＯＯＨ）2あ
るいは塩酸：ＨＣｌなどの酸を用いることができる。シ
ュウ酸として、例えば、０.６ｍｏｌ／ｌの濃度のもの
を用いることができ、塩酸としては３.５％のものを用
いることができる。また、ＩＴＺＯ層として、インジウ
ム錫酸化物（ＩｎＯx）を８５％、錫酸化物（ＳｎＯx）
を１０％、亜鉛酸化物（ＺｎＯx）を５％含有する混合
物の層を例示することができる。更にこのＩＴＺＯ層を
エッチングするためのエッチング液は前述のＩＺＯ層の
場合と同等のものを利用できる。
層を全体に積層してから４枚目のマスクを用いるフォト
リソ工程によりパターニングして図１２Ｂに示すように
画素電極３２を形成すると同時に、ソース配線Ｓの端部
側にソース端子４２をゲート配線Ｇの端部側にゲート端
子４３をそれぞれ形成する。ここで、用いるＩＺＯ層と
して、インジウム酸化物（ＩｎＯx）を９０％、亜鉛酸
化物（ＺｎＯx）を１０％含有する混合物の層を例示す
ることができる。また、ＩＺＯ層をエッチングするため
のエッチング液としては、シュウ酸：（ＣＯＯＨ）2あ
るいは塩酸：ＨＣｌなどの酸を用いることができる。シ
ュウ酸として、例えば、０.６ｍｏｌ／ｌの濃度のもの
を用いることができ、塩酸としては３.５％のものを用
いることができる。また、ＩＴＺＯ層として、インジウ
ム錫酸化物（ＩｎＯx）を８５％、錫酸化物（ＳｎＯx）
を１０％、亜鉛酸化物（ＺｎＯx）を５％含有する混合
物の層を例示することができる。更にこのＩＴＺＯ層を
エッチングするためのエッチング液は前述のＩＺＯ層の
場合と同等のものを利用できる。
【００５５】前述のＩＺＯ層またはＩＴＺＯ層を前記エ
ッチング液でエッチングする際に、ソース配線Ｓとソー
ス電極３７とゲート電極３８がエッチング液に浸漬され
ることとなるが、シュウ酸をエッチング液として用いる
場合は、Ａｌ、Ｃｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｗなど
の金属からあるいはこれらの合金からソース配線Ｓとソ
ース電極３７とゲート電極３８を形成することができる
とともに、塩酸をエッチング液として用いる場合は、Ｃ
ｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｗなどの金属からあるい
はこれらの合金からソース配線Ｓとソース電極３７とゲ
ート電極３８を形成することができる。ただし、塩酸を
エッチング液として用いた場合に配線用あるいは電極用
としてＡｌを用いるとＡｌが損傷するので好ましくな
い。なお、ＩＴＺＯ層を用いる場合、ＩＴＺＯ層を成膜
法で形成した段階では非晶質であり抵抗が高いので、エ
ッチング処理終了後、適切な工程において１８０℃以上
に加熱する熱処理を施してＩＴＺＯ層の接続部分（表面
部分）を低抵抗化しておくことが必要となる。
ッチング液でエッチングする際に、ソース配線Ｓとソー
ス電極３７とゲート電極３８がエッチング液に浸漬され
ることとなるが、シュウ酸をエッチング液として用いる
場合は、Ａｌ、Ｃｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｗなど
の金属からあるいはこれらの合金からソース配線Ｓとソ
ース電極３７とゲート電極３８を形成することができる
とともに、塩酸をエッチング液として用いる場合は、Ｃ
ｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｗなどの金属からあるい
はこれらの合金からソース配線Ｓとソース電極３７とゲ
ート電極３８を形成することができる。ただし、塩酸を
エッチング液として用いた場合に配線用あるいは電極用
としてＡｌを用いるとＡｌが損傷するので好ましくな
い。なお、ＩＴＺＯ層を用いる場合、ＩＴＺＯ層を成膜
法で形成した段階では非晶質であり抵抗が高いので、エ
ッチング処理終了後、適切な工程において１８０℃以上
に加熱する熱処理を施してＩＴＺＯ層の接続部分（表面
部分）を低抵抗化しておくことが必要となる。
【００５６】以上の工程により図１２Ｂに断面構造を示
す薄膜トランジスタＴ３を備えた薄膜トランジスタアレ
イ基板Ｈ３を得ることができる。このように得られた薄
膜トランジスタＴ３は、画素電極３２が直接ドレイン電
極３８に接続されるとともに、ソース端子４２がソース
配線Ｓにゲート端子４３がゲート配線Ｇにそれぞれ直接
接続されているので、ソース電極３７とドレイン電極３
８の上に従来必要であった絶縁膜としてのパッシベーシ
ョン膜を省略することができ、このパッシベーション膜
に従来形成していたコンタクトホールも不要になるの
で、先に説明したように工程の簡略化に寄与する。より
具体的には、パッシベーション膜そのものを形成する工
程と、コンタクトホール形成用の露光工程とドライエッ
チング工程とストライプ工程と洗浄工程を省略すること
ができる。
す薄膜トランジスタＴ３を備えた薄膜トランジスタアレ
イ基板Ｈ３を得ることができる。このように得られた薄
膜トランジスタＴ３は、画素電極３２が直接ドレイン電
極３８に接続されるとともに、ソース端子４２がソース
配線Ｓにゲート端子４３がゲート配線Ｇにそれぞれ直接
接続されているので、ソース電極３７とドレイン電極３
８の上に従来必要であった絶縁膜としてのパッシベーシ
ョン膜を省略することができ、このパッシベーション膜
に従来形成していたコンタクトホールも不要になるの
で、先に説明したように工程の簡略化に寄与する。より
具体的には、パッシベーション膜そのものを形成する工
程と、コンタクトホール形成用の露光工程とドライエッ
チング工程とストライプ工程と洗浄工程を省略すること
ができる。
【００５７】「第３実施形態」図１３は本発明の第３実
施形態の薄膜トランジスタＴ５を備えた薄膜トランジス
タ（アレイ）基板Ｈ５の要部平面図、図１９は薄膜トラ
ンジスタ部分の要部断面図である。この実施形態の薄膜
トランジスタ（アレイ）基板Ｈ５においては、ガラス等
からなる透明の基板１上に、複数のゲート配線Ｇ・・・と
複数のソース配線Ｓ・・・とが平面視マトリクス状に配設
されている。そして、ゲート配線Ｇ・・・とソース配線Ｓ・
・・とで囲まれた領域が１つの画素とされ、これらの画素
領域毎に透明導電材料のＩＺＯまたはＩＴＺＯからなる
画素電極５２が基板１の上方に位置した状態で設けら
れ、各画素領域の隅部にスイッチング素子としての薄膜
トランジスタＴ５が設けられている。
施形態の薄膜トランジスタＴ５を備えた薄膜トランジス
タ（アレイ）基板Ｈ５の要部平面図、図１９は薄膜トラ
ンジスタ部分の要部断面図である。この実施形態の薄膜
トランジスタ（アレイ）基板Ｈ５においては、ガラス等
からなる透明の基板１上に、複数のゲート配線Ｇ・・・と
複数のソース配線Ｓ・・・とが平面視マトリクス状に配設
されている。そして、ゲート配線Ｇ・・・とソース配線Ｓ・
・・とで囲まれた領域が１つの画素とされ、これらの画素
領域毎に透明導電材料のＩＺＯまたはＩＴＺＯからなる
画素電極５２が基板１の上方に位置した状態で設けら
れ、各画素領域の隅部にスイッチング素子としての薄膜
トランジスタＴ５が設けられている。
【００５８】この例の薄膜トランジスタアレイ基板Ｈ５
において、透明基板上の各画素領域の隅部の薄膜トラン
ジスタ形成部分に、ゲート配線Ｇから引き出された短冊
状のゲート電極５３が形成され、これらゲート配線Ｇ・・
・とゲート電極５３を覆うようにゲート絶縁膜５４が形
成され、ゲート電極５３上のゲート絶縁膜５４上にポリ
シリコンまたはアモルファスシリコン（ａ-Ｓｉ）等か
らなるアイランド状の半導体能動膜５５がゲート電極５
３の上方に位置するように設けられている。そして、リ
ン等のｎ型不純物を含むアモルファスシリコン（ａ-Ｓ
ｉ：ｎ+）からなるオーミックコンタクト膜５６を介し
て半導体能動膜５５の一側端部上にソース電極５７が形
成され、半導体能動膜５５の他端部上に同様のオーミッ
クコンタクト膜５６を介してドレイン電極５８が形成さ
れ、ソース電極５７とドレイン電極５８とがゲート電極
５３の上方で対峙される一方、ソース電極５７がソース
配線Ｓに接続されるとともに、ドレイン電極５８が後述
の画素電極５２に直接接続されて薄膜トランジスタＴ５
が構成されている。
において、透明基板上の各画素領域の隅部の薄膜トラン
ジスタ形成部分に、ゲート配線Ｇから引き出された短冊
状のゲート電極５３が形成され、これらゲート配線Ｇ・・
・とゲート電極５３を覆うようにゲート絶縁膜５４が形
成され、ゲート電極５３上のゲート絶縁膜５４上にポリ
シリコンまたはアモルファスシリコン（ａ-Ｓｉ）等か
らなるアイランド状の半導体能動膜５５がゲート電極５
３の上方に位置するように設けられている。そして、リ
ン等のｎ型不純物を含むアモルファスシリコン（ａ-Ｓ
ｉ：ｎ+）からなるオーミックコンタクト膜５６を介し
て半導体能動膜５５の一側端部上にソース電極５７が形
成され、半導体能動膜５５の他端部上に同様のオーミッ
クコンタクト膜５６を介してドレイン電極５８が形成さ
れ、ソース電極５７とドレイン電極５８とがゲート電極
５３の上方で対峙される一方、ソース電極５７がソース
配線Ｓに接続されるとともに、ドレイン電極５８が後述
の画素電極５２に直接接続されて薄膜トランジスタＴ５
が構成されている。
【００５９】次に、ソース配線Ｓとゲート配線Ｇとで囲
まれた領域であって、ゲート絶縁膜５４の上には、ソー
ス配線Ｓとゲート配線Ｇとで囲まれた領域の大部分を占
めるとともに、ソース電極５７の形成部分と半導体能動
膜５５の形成部分とゲート電極５８の形成部分のそれぞ
れの領域を除いた部分においてゲート絶縁膜５４に密着
し、ドレイン電極５８の端部側に直接密着するように画
素電極５２が形成されている。また、複数形成されたソ
ース配線Ｓの各端部側（図１３では上側端部のみを記載
した）には、ソース配線Ｓの端部ＳＥ３に一部を直接積
層されたＩＺＯまたはＩＴＺＯからなるソース端子６２
が形成されている。更に、複数形成されたゲート配線Ｇ
の各端部側（図１では左側端部のみを記載した）には、
ゲート配線Ｇの端部ＧＥ３に一部を直接積層され、他の
部分を基板１に積層されたＩＺＯまたはＩＴＺＯからな
るゲート端子６３が形成されている。
まれた領域であって、ゲート絶縁膜５４の上には、ソー
ス配線Ｓとゲート配線Ｇとで囲まれた領域の大部分を占
めるとともに、ソース電極５７の形成部分と半導体能動
膜５５の形成部分とゲート電極５８の形成部分のそれぞ
れの領域を除いた部分においてゲート絶縁膜５４に密着
し、ドレイン電極５８の端部側に直接密着するように画
素電極５２が形成されている。また、複数形成されたソ
ース配線Ｓの各端部側（図１３では上側端部のみを記載
した）には、ソース配線Ｓの端部ＳＥ３に一部を直接積
層されたＩＺＯまたはＩＴＺＯからなるソース端子６２
が形成されている。更に、複数形成されたゲート配線Ｇ
の各端部側（図１では左側端部のみを記載した）には、
ゲート配線Ｇの端部ＧＥ３に一部を直接積層され、他の
部分を基板１に積層されたＩＺＯまたはＩＴＺＯからな
るゲート端子６３が形成されている。
【００６０】なお、図１９に示す構造では液晶と対向基
板を省略して記載したが、図１９に示す薄膜トランジス
タアレイ基板Ｈ５と対向基板と間に液晶が封入されて液
晶表示装置が構成されるのは、先の第１実施形態の場合
と同等である。
板を省略して記載したが、図１９に示す薄膜トランジス
タアレイ基板Ｈ５と対向基板と間に液晶が封入されて液
晶表示装置が構成されるのは、先の第１実施形態の場合
と同等である。
【００６１】この実施形態の構造においては、ＩＺＯま
たはＩＴＺＯからなる画素電極５２がゲート絶縁膜５４
の上に直に接触して形成されており、更にドレイン電極
５８に直に積層されているので、図２９に示した従来構
造とは異なり、パッシベーション膜１１１が省略された
構造とされている。このような構造を採用することによ
り、パッシベーション膜１１１を形成するための工程を
簡略化できるとともに、パッシベーション膜１１１に従
来形成していたコンタクトホール１１２、１０８、１１
３の形成工程も省略できるので工程の簡略化を推進でき
る。
たはＩＴＺＯからなる画素電極５２がゲート絶縁膜５４
の上に直に接触して形成されており、更にドレイン電極
５８に直に積層されているので、図２９に示した従来構
造とは異なり、パッシベーション膜１１１が省略された
構造とされている。このような構造を採用することによ
り、パッシベーション膜１１１を形成するための工程を
簡略化できるとともに、パッシベーション膜１１１に従
来形成していたコンタクトホール１１２、１０８、１１
３の形成工程も省略できるので工程の簡略化を推進でき
る。
【００６２】ここで、図１３に示す構造を採用すると、
画素電極５２のパターニングの工程で画素電極５２をエ
ッチングによりパターニングする際に、画素電極５２の
エッチング液にドレイン電極５８とソース電極５７も浸
漬されることになるが、ＩＺＯまたはＩＴＺＯからなる
画素電極５２をエッチングするためのエッチング液とし
て、先に説明の如くシュウ酸や塩酸など、ドレイン電極
５８およびソース電極５７の構成金属材料を損傷させな
いものを選択できるので、ドレイン電極５８とソース電
極５７を損傷させることがない。
画素電極５２のパターニングの工程で画素電極５２をエ
ッチングによりパターニングする際に、画素電極５２の
エッチング液にドレイン電極５８とソース電極５７も浸
漬されることになるが、ＩＺＯまたはＩＴＺＯからなる
画素電極５２をエッチングするためのエッチング液とし
て、先に説明の如くシュウ酸や塩酸など、ドレイン電極
５８およびソース電極５７の構成金属材料を損傷させな
いものを選択できるので、ドレイン電極５８とソース電
極５７を損傷させることがない。
【００６３】また、同様に画素電極５２のパターニング
の工程で画素電極５２をエッチングによりパターニング
する際に、画素電極５２のエッチング液にソース配線Ｓ
の端部ＳＥ３とゲート配線Ｇの端部ＧＥ３も浸漬される
ことになるが、ＩＺＯまたはＩＴＺＯからなる画素電極
５２をエッチングするためのエッチング液として、先に
説明の如くシュウ酸や塩酸など、ソース配線Ｓの端部Ｓ
Ｅ３とゲート配線Ｇの端部ＧＥ３の構成金属材料を損傷
させないものを選択できるので、ソース配線Ｓの端部Ｓ
Ｅ３とゲート配線Ｇの端部ＧＥ３を損傷させることなく
ソース端子とゲート端子を形成することができる。
の工程で画素電極５２をエッチングによりパターニング
する際に、画素電極５２のエッチング液にソース配線Ｓ
の端部ＳＥ３とゲート配線Ｇの端部ＧＥ３も浸漬される
ことになるが、ＩＺＯまたはＩＴＺＯからなる画素電極
５２をエッチングするためのエッチング液として、先に
説明の如くシュウ酸や塩酸など、ソース配線Ｓの端部Ｓ
Ｅ３とゲート配線Ｇの端部ＧＥ３の構成金属材料を損傷
させないものを選択できるので、ソース配線Ｓの端部Ｓ
Ｅ３とゲート配線Ｇの端部ＧＥ３を損傷させることなく
ソース端子とゲート端子を形成することができる。
【００６４】以下に、図１４ないし図１８を基に、図１
３と図１９に示す構造の薄膜トランジスタ（アレイ）基
板を５枚のマスクを用いて製造する方法について説明す
る。ガラス等の透明基板１上に前述の金属材料からなる
金属膜を形成し、この金属膜を１枚目のマスクを用いる
フォトリソ工程によりパターニングして図１４に示すよ
うにゲート配線Ｇとゲート電極５３とゲート配線の端部
ＧＥ３を形成する。
３と図１９に示す構造の薄膜トランジスタ（アレイ）基
板を５枚のマスクを用いて製造する方法について説明す
る。ガラス等の透明基板１上に前述の金属材料からなる
金属膜を形成し、この金属膜を１枚目のマスクを用いる
フォトリソ工程によりパターニングして図１４に示すよ
うにゲート配線Ｇとゲート電極５３とゲート配線の端部
ＧＥ３を形成する。
【００６５】次にこれらの上にゲート絶縁膜５４とポリ
シリコンまたはアモルファスシリコン等からなる半導体
能動膜５５１とオーミックコンタクト膜５６１を図１５
に示すように積層し、これらを２枚目のマスクを用いる
フォトリソ工程でパターニングしてゲート電極５３上の
ゲート絶縁膜５４上の半導体能動膜５５１とオーミック
コンタクト膜５６１のみを図１６に示すように残して他
の部分は除去する。次にこれらの上に図１７に示すよう
に金属膜５９を積層するとともに、３枚目のマスクを用
いるフォトリソ工程において金属膜５９をパターニング
して図１８に示すように半導体能動膜５５の一側端部に
オーミックコンタクト膜５６１を介して半導体能動膜５
５の一側端部に先端部を重ねるソース電極５７を形成
し、同時に半導体能動膜５５の他側端部にオーミックコ
ンタクト膜５６を介して半導体能動膜５５の他側端部に
先端部を重ねるドレイン電極５８を形成する。
シリコンまたはアモルファスシリコン等からなる半導体
能動膜５５１とオーミックコンタクト膜５６１を図１５
に示すように積層し、これらを２枚目のマスクを用いる
フォトリソ工程でパターニングしてゲート電極５３上の
ゲート絶縁膜５４上の半導体能動膜５５１とオーミック
コンタクト膜５６１のみを図１６に示すように残して他
の部分は除去する。次にこれらの上に図１７に示すよう
に金属膜５９を積層するとともに、３枚目のマスクを用
いるフォトリソ工程において金属膜５９をパターニング
して図１８に示すように半導体能動膜５５の一側端部に
オーミックコンタクト膜５６１を介して半導体能動膜５
５の一側端部に先端部を重ねるソース電極５７を形成
し、同時に半導体能動膜５５の他側端部にオーミックコ
ンタクト膜５６を介して半導体能動膜５５の他側端部に
先端部を重ねるドレイン電極５８を形成する。
【００６６】次に、４枚目のマスクを用いるフォトリソ
工程により、ゲート配線Ｇの端部ＧＥ３とソース配線Ｓ
の端部ＳＥ３の周囲のゲート絶縁膜５４を図１８に示す
ように除去する。次にこれらの上にＩＺＯ層またはＩＴ
ＺＯ層を全体に積層してから５枚目のマスクを用いるフ
ォトリソ工程によりパターニングして図１９に示すよう
に画素電極５２を形成すると同時に、図２０に示すよう
にソース配線Ｓの端部ＳＥ３側にソース端子６２を図１
９に示すようにゲート配線Ｇの端部ＧＥ３側にゲート端
子６３をそれぞれ形成する。ここで、用いるＩＺＯ層と
して、インジウム酸化物（ＩｎＯx）を９０％と亜鉛酸
化物（ＺｎＯx）を１０％の混合物の層を例示すること
ができる。また、ＩＺＯ層をエッチングするためのエッ
チング液としては、シュウ酸：（ＣＯＯＨ） 2あるいは
塩酸：ＨＣｌなどの酸を用いることができる。シュウ酸
として、例えば、０.６ｍｏｌ／ｌの濃度のものを用い
ることができ、塩酸としては３.５％のものを用いるこ
とができる。また、ＩＴＺＯ層として、インジウム錫酸
化物（ＩｎＯx）を８５％、錫酸化物（ＳｎＯx）を１０
％、亜鉛酸化物（ＺｎＯx）を５％含有する混合物の層
を例示することができる。更にこのＩＴＺＯ層をエッチ
ングするためのエッチング液は前述のＩＺＯ層の場合と
同等のものを利用できる。
工程により、ゲート配線Ｇの端部ＧＥ３とソース配線Ｓ
の端部ＳＥ３の周囲のゲート絶縁膜５４を図１８に示す
ように除去する。次にこれらの上にＩＺＯ層またはＩＴ
ＺＯ層を全体に積層してから５枚目のマスクを用いるフ
ォトリソ工程によりパターニングして図１９に示すよう
に画素電極５２を形成すると同時に、図２０に示すよう
にソース配線Ｓの端部ＳＥ３側にソース端子６２を図１
９に示すようにゲート配線Ｇの端部ＧＥ３側にゲート端
子６３をそれぞれ形成する。ここで、用いるＩＺＯ層と
して、インジウム酸化物（ＩｎＯx）を９０％と亜鉛酸
化物（ＺｎＯx）を１０％の混合物の層を例示すること
ができる。また、ＩＺＯ層をエッチングするためのエッ
チング液としては、シュウ酸：（ＣＯＯＨ） 2あるいは
塩酸：ＨＣｌなどの酸を用いることができる。シュウ酸
として、例えば、０.６ｍｏｌ／ｌの濃度のものを用い
ることができ、塩酸としては３.５％のものを用いるこ
とができる。また、ＩＴＺＯ層として、インジウム錫酸
化物（ＩｎＯx）を８５％、錫酸化物（ＳｎＯx）を１０
％、亜鉛酸化物（ＺｎＯx）を５％含有する混合物の層
を例示することができる。更にこのＩＴＺＯ層をエッチ
ングするためのエッチング液は前述のＩＺＯ層の場合と
同等のものを利用できる。
【００６７】前述のＩＺＯ層またはＩＴＺＯ層を前記の
エッチング液でエッチングする際、ソース配線Ｓとソー
ス電極５７とゲート電極５８がエッチング液に浸漬され
ることとなるが、シュウ酸をエッチング液として用いる
場合は、Ａｌ、Ｃｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｗなど
の金属からあるいはこれらの合金からソース配線Ｓとソ
ース電極５７とゲート電極５８を形成することができる
とともに、塩酸をエッチング液として用いる場合は、Ｃ
ｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｗなどの金属からあるい
はこれらの合金からソース配線Ｓとソース電極５７とゲ
ート電極５８を形成することができる。ただし、塩酸を
エッチング液として用いた場合に配線用あるいは電極用
としてＡｌを用いるとＡｌが損傷するので好ましくな
い。なお、ＩＴＺＯ層を用いる場合、ＩＴＺＯ層を成膜
法で形成した段階では非晶質であり抵抗が高いので、エ
ッチング処理終了後、適切な工程において２００℃以上
に加熱する熱処理を施してＩＴＺＯ層の接続部分（表面
部分）を低抵抗化しておくことが必要となる。
エッチング液でエッチングする際、ソース配線Ｓとソー
ス電極５７とゲート電極５８がエッチング液に浸漬され
ることとなるが、シュウ酸をエッチング液として用いる
場合は、Ａｌ、Ｃｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｗなど
の金属からあるいはこれらの合金からソース配線Ｓとソ
ース電極５７とゲート電極５８を形成することができる
とともに、塩酸をエッチング液として用いる場合は、Ｃ
ｕ、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｗなどの金属からあるい
はこれらの合金からソース配線Ｓとソース電極５７とゲ
ート電極５８を形成することができる。ただし、塩酸を
エッチング液として用いた場合に配線用あるいは電極用
としてＡｌを用いるとＡｌが損傷するので好ましくな
い。なお、ＩＴＺＯ層を用いる場合、ＩＴＺＯ層を成膜
法で形成した段階では非晶質であり抵抗が高いので、エ
ッチング処理終了後、適切な工程において２００℃以上
に加熱する熱処理を施してＩＴＺＯ層の接続部分（表面
部分）を低抵抗化しておくことが必要となる。
【００６８】以上の工程により図１９に断面構造を示す
薄膜トランジスタＴ５を得ることができる。このように
得られた薄膜トランジスタＴ５は、画素電極５２が直接
ドレイン電極５８に接続されるとともに、ソース端子６
２がソース配線Ｓにゲート端子６３がゲート配線Ｇにそ
れぞれ直接接続されているので、ソース電極５７とドレ
イン電極５８の上に従来必要であった絶縁膜としてのパ
ッシベーション膜を省略することができ、このパッシベ
ーション膜に従来形成していたコンタクトホールも不要
になるので、先に説明したように工程の簡略化に寄与す
る。より具体的には、パッシベーション膜そのものを形
成する工程と、コンタクトホール形成用の露光工程とド
ライエッチング工程とストライプ工程と洗浄工程を省略
することができる。
薄膜トランジスタＴ５を得ることができる。このように
得られた薄膜トランジスタＴ５は、画素電極５２が直接
ドレイン電極５８に接続されるとともに、ソース端子６
２がソース配線Ｓにゲート端子６３がゲート配線Ｇにそ
れぞれ直接接続されているので、ソース電極５７とドレ
イン電極５８の上に従来必要であった絶縁膜としてのパ
ッシベーション膜を省略することができ、このパッシベ
ーション膜に従来形成していたコンタクトホールも不要
になるので、先に説明したように工程の簡略化に寄与す
る。より具体的には、パッシベーション膜そのものを形
成する工程と、コンタクトホール形成用の露光工程とド
ライエッチング工程とストライプ工程と洗浄工程を省略
することができる。
【００６９】
【実施例】複数枚のガラス基板上に、室温成膜、Ｏ2分
圧６.３×１０-3Ｐａ（５×１０-5Torr）の条件でイン
ジウム錫酸化物膜（ＩＴＯ膜、Ｉｎ：Ｓｎ＝９２ａｔ
％：８ａｔ％、厚さ１２００Å）とインジウム錫亜鉛酸
化物皮膜「ＩＴＺＯ膜：Ｉｎ2Ｏ3-ＳｎＯ2-ＺｎＯ膜」
（Ｉｎ：Ｓｎ：Ｚｎ＝８８ａｔ％：９ａｔ％：３ａｔ
％、厚さ１２００Å）と、インジウム亜鉛酸化物皮膜
（ＩＺＯ膜：Ｉｎ：Ｚｎ＝８２ａｔ％：１８ａｔ％、厚
さ１２００Å）のいずれかを個々にスパッタ装置で形成
し、各皮膜のＸ線回折ピークを求めた。ここで用いたタ
ーゲットは、ＩＴＯ膜の場合はＩｎ：Ｓｎ＝９０ａｔ
％：１０ａｔ％の組成のターゲット、ＩＴＺＯ膜の場合
は、Ｉｎ：Ｓｎ：Ｚｎ＝８５ａｔ％：１０ａｔ％：５ａ
ｔ％の組成のターゲット、ＩＺＯ膜の場合はＩｎ：Ｚｎ
＝８３ａｔ％：１７ａｔ％の組成のターゲットとした。
また、インジウム亜鉛皮膜とインジウム錫亜鉛皮膜につ
いては、２０％Ｈ2／Ｎ2の雰囲気のアニール炉において
２５０℃に２時間加熱する熱処理を施した後のＸ線回折
ピークも求めた。図２１にＩＴＯ膜の結果を示し、図２
２にＩＴＺＯ膜の結果を示し、図２３にＩＺＯ膜の結果
を示す。
圧６.３×１０-3Ｐａ（５×１０-5Torr）の条件でイン
ジウム錫酸化物膜（ＩＴＯ膜、Ｉｎ：Ｓｎ＝９２ａｔ
％：８ａｔ％、厚さ１２００Å）とインジウム錫亜鉛酸
化物皮膜「ＩＴＺＯ膜：Ｉｎ2Ｏ3-ＳｎＯ2-ＺｎＯ膜」
（Ｉｎ：Ｓｎ：Ｚｎ＝８８ａｔ％：９ａｔ％：３ａｔ
％、厚さ１２００Å）と、インジウム亜鉛酸化物皮膜
（ＩＺＯ膜：Ｉｎ：Ｚｎ＝８２ａｔ％：１８ａｔ％、厚
さ１２００Å）のいずれかを個々にスパッタ装置で形成
し、各皮膜のＸ線回折ピークを求めた。ここで用いたタ
ーゲットは、ＩＴＯ膜の場合はＩｎ：Ｓｎ＝９０ａｔ
％：１０ａｔ％の組成のターゲット、ＩＴＺＯ膜の場合
は、Ｉｎ：Ｓｎ：Ｚｎ＝８５ａｔ％：１０ａｔ％：５ａ
ｔ％の組成のターゲット、ＩＺＯ膜の場合はＩｎ：Ｚｎ
＝８３ａｔ％：１７ａｔ％の組成のターゲットとした。
また、インジウム亜鉛皮膜とインジウム錫亜鉛皮膜につ
いては、２０％Ｈ2／Ｎ2の雰囲気のアニール炉において
２５０℃に２時間加熱する熱処理を施した後のＸ線回折
ピークも求めた。図２１にＩＴＯ膜の結果を示し、図２
２にＩＴＺＯ膜の結果を示し、図２３にＩＺＯ膜の結果
を示す。
【００７０】図２１と図２２と図２３に示す結果から、
室温成膜した場合、ＩＴＯ膜は結晶性を示し、ＩＴＺＯ
膜とＩＺＯ膜はいずれもブロードな曲線を示すアモルフ
ァス膜であることが判明した。また、ＩＴＺＯ膜は熱処
理を施すと結晶化するが、ＩＺＯ膜は熱処理を施しても
結晶化しないことが判明した。以上のことから、本発明
に係る組成のＩＴＺＯ膜は、成膜状態ではアモルファス
状態であるがこれを熱処理することで結晶化できること
が明らかになった。また、ＩＴＺＯ膜は成膜のままのア
モルファス状態において６００×１０-6Ω・ｃｍの抵抗
を示したが、熱処理後は２５０×１０-6Ω・ｃｍの抵抗
となり、アモルファス状態から結晶化することで抵抗値
が減少することを確認できた。
室温成膜した場合、ＩＴＯ膜は結晶性を示し、ＩＴＺＯ
膜とＩＺＯ膜はいずれもブロードな曲線を示すアモルフ
ァス膜であることが判明した。また、ＩＴＺＯ膜は熱処
理を施すと結晶化するが、ＩＺＯ膜は熱処理を施しても
結晶化しないことが判明した。以上のことから、本発明
に係る組成のＩＴＺＯ膜は、成膜状態ではアモルファス
状態であるがこれを熱処理することで結晶化できること
が明らかになった。また、ＩＴＺＯ膜は成膜のままのア
モルファス状態において６００×１０-6Ω・ｃｍの抵抗
を示したが、熱処理後は２５０×１０-6Ω・ｃｍの抵抗
となり、アモルファス状態から結晶化することで抵抗値
が減少することを確認できた。
【００７１】図２４は本発明に係るインジウム錫亜鉛酸
化物膜の熱処理後の状態がアモルファス相状態となる
か、多結晶状態となるかを示すグラフである。図２４の
グラフの縦軸においてＺｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）[ａ
ｔ％]は、亜鉛とインジウムと錫の合計量に対する亜鉛
の原子数率を示すもので、横軸のＳｎ／（Ｉｎ＋Ｓｎ＋
Ｚｎ）[ａｔ％]は亜鉛とインジウムと錫の合計量に対す
る錫の原子数率を示す。
化物膜の熱処理後の状態がアモルファス相状態となる
か、多結晶状態となるかを示すグラフである。図２４の
グラフの縦軸においてＺｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）[ａ
ｔ％]は、亜鉛とインジウムと錫の合計量に対する亜鉛
の原子数率を示すもので、横軸のＳｎ／（Ｉｎ＋Ｓｎ＋
Ｚｎ）[ａｔ％]は亜鉛とインジウムと錫の合計量に対す
る錫の原子数率を示す。
【００７２】図２４に描いたａ線は亜鉛とインジウムと
錫の合計量に対するＺｎ：１ａｔ％の組成を示し、ｂ線
は亜鉛とインジウムと錫の合計量に対するＺｎ：９ａｔ
％の組成を示し、ｃ線は亜鉛に対する錫の原子数比が１
の場合の組成を示す。図２４において、ａ線の下の組成
範囲では、酸化物透明導電膜が成膜時に多結晶相となっ
てしまい、弱酸では容易にエッチングできない組成範囲
である。図２４において、ｂ線の上の組成範囲では成膜
のままのアモルファス状態の膜を熱処理（アニール）し
てもアモルファスのままの状態を維持する組成範囲であ
り、接続抵抗を低抵抗化できない組成範囲である。ま
た、図２４においてｃ線は亜鉛と錫の組成比が同一であ
ることを示すので、電子キャリアを亜鉛が消費する割合
が多くなり、ｃ線よりも上の組成範囲では電子キャリア
を消費する亜鉛の量が多くなり過ぎて低抵抗接続できな
い組成範囲である。また、組成範囲がｃ線の下の領域で
あってもｃ線に近づくと抵抗が大きくなる傾向にあるこ
とを意味する。
錫の合計量に対するＺｎ：１ａｔ％の組成を示し、ｂ線
は亜鉛とインジウムと錫の合計量に対するＺｎ：９ａｔ
％の組成を示し、ｃ線は亜鉛に対する錫の原子数比が１
の場合の組成を示す。図２４において、ａ線の下の組成
範囲では、酸化物透明導電膜が成膜時に多結晶相となっ
てしまい、弱酸では容易にエッチングできない組成範囲
である。図２４において、ｂ線の上の組成範囲では成膜
のままのアモルファス状態の膜を熱処理（アニール）し
てもアモルファスのままの状態を維持する組成範囲であ
り、接続抵抗を低抵抗化できない組成範囲である。ま
た、図２４においてｃ線は亜鉛と錫の組成比が同一であ
ることを示すので、電子キャリアを亜鉛が消費する割合
が多くなり、ｃ線よりも上の組成範囲では電子キャリア
を消費する亜鉛の量が多くなり過ぎて低抵抗接続できな
い組成範囲である。また、組成範囲がｃ線の下の領域で
あってもｃ線に近づくと抵抗が大きくなる傾向にあるこ
とを意味する。
【００７３】また、図２４の縦軸の亜鉛量が１０ａｔ％
であって、横軸の錫量が５ａｔ％の膜と縦軸の亜鉛量が
１０ａｔ％であって、横軸の錫量が９ａｔ％の膜はいず
れも３００℃に加熱する熱処理を施しても結晶化しなか
った試料である。これらに対し、縦軸の亜鉛量が５ａｔ
％であって、横軸の錫量が８ａｔ％の膜と縦軸の亜鉛量
が５ａｔ％であって、横軸の錫量が９ａｔ％の膜はいず
れも２３０℃で熱処理することで結晶化できた。更に、
縦軸の亜鉛量が３ａｔ％であって、横軸の錫量が６ａｔ
％の膜と縦軸の亜鉛量が３ａｔ％であって、横軸の錫量
が９ａｔ％の膜はいずれも２００℃で熱処理することで
結晶化できた。
であって、横軸の錫量が５ａｔ％の膜と縦軸の亜鉛量が
１０ａｔ％であって、横軸の錫量が９ａｔ％の膜はいず
れも３００℃に加熱する熱処理を施しても結晶化しなか
った試料である。これらに対し、縦軸の亜鉛量が５ａｔ
％であって、横軸の錫量が８ａｔ％の膜と縦軸の亜鉛量
が５ａｔ％であって、横軸の錫量が９ａｔ％の膜はいず
れも２３０℃で熱処理することで結晶化できた。更に、
縦軸の亜鉛量が３ａｔ％であって、横軸の錫量が６ａｔ
％の膜と縦軸の亜鉛量が３ａｔ％であって、横軸の錫量
が９ａｔ％の膜はいずれも２００℃で熱処理することで
結晶化できた。
【００７４】以上のことから、亜鉛量を少なくすること
で結晶化温度を低くできることが判明した。また、本発
明に係る酸化物透明導電膜を電子機器に応用する場合、
基板あるいはその上に積層する種々の膜の耐熱温度の制
限から、熱処理温度はできる限り低い方が好ましい。よ
って、熱処理温度を低くすると同時に低接続抵抗化する
ためには、インジウムに対して添加する亜鉛量、錫量と
もに少ない方が好ましいと考えることができる。
で結晶化温度を低くできることが判明した。また、本発
明に係る酸化物透明導電膜を電子機器に応用する場合、
基板あるいはその上に積層する種々の膜の耐熱温度の制
限から、熱処理温度はできる限り低い方が好ましい。よ
って、熱処理温度を低くすると同時に低接続抵抗化する
ためには、インジウムに対して添加する亜鉛量、錫量と
もに少ない方が好ましいと考えることができる。
【００７５】更に、これらの種々の条件を十分に満足さ
せるために、亜鉛に対する錫の原子数比が１を超える条
件を満たした上で、亜鉛含有量に関し、１ａｔ％以上、
９ａｔ％以下の範囲内でも、２ａｔ％以上、７ａｔ％以
下の範囲がより好ましく、錫含有量に関し、２０ａｔ％
以下の範囲でも５ａｔ％以上、１０ａｔ％以下の範囲が
より好ましい。
せるために、亜鉛に対する錫の原子数比が１を超える条
件を満たした上で、亜鉛含有量に関し、１ａｔ％以上、
９ａｔ％以下の範囲内でも、２ａｔ％以上、７ａｔ％以
下の範囲がより好ましく、錫含有量に関し、２０ａｔ％
以下の範囲でも５ａｔ％以上、１０ａｔ％以下の範囲が
より好ましい。
【００７６】次に、図２５は先の成膜したまま（as.dep
o状態）のＩＴＺＯ膜において、亜鉛添加量（Ｚｎ添加
量）を５ａｔ％に固定した場合に錫含有量の大小に応じ
た６０秒でのエッチング量の変化を測定した結果を示
す。エッチング液は３.５％濃度の塩酸溶液（弱酸溶
液）を用いた。図２５に示す結果から、Ｓｎの添加量が
多いほどエッチング量は低下することが明らかである。
よって本発明に係る酸化物透明導電膜を用いて微細配線
化するためには、錫添加量を調節することでエッチング
レート（Ｅ／Ｒ）を適宜選択できることで対応可能であ
ることが判明した。ただし、Ｓｎ添加量２０ａｔ％にお
いて得られるエッチング量は小さいので、これ以上Ｓｎ
添加量を増加してもエッチング時間が長くなり、加工時
間が増えるので、添加量の上限を２０ａｔ％とすること
が好ましい。
o状態）のＩＴＺＯ膜において、亜鉛添加量（Ｚｎ添加
量）を５ａｔ％に固定した場合に錫含有量の大小に応じ
た６０秒でのエッチング量の変化を測定した結果を示
す。エッチング液は３.５％濃度の塩酸溶液（弱酸溶
液）を用いた。図２５に示す結果から、Ｓｎの添加量が
多いほどエッチング量は低下することが明らかである。
よって本発明に係る酸化物透明導電膜を用いて微細配線
化するためには、錫添加量を調節することでエッチング
レート（Ｅ／Ｒ）を適宜選択できることで対応可能であ
ることが判明した。ただし、Ｓｎ添加量２０ａｔ％にお
いて得られるエッチング量は小さいので、これ以上Ｓｎ
添加量を増加してもエッチング時間が長くなり、加工時
間が増えるので、添加量の上限を２０ａｔ％とすること
が好ましい。
【００７７】図２６は先の成膜したままのＩＴＺＯ膜に
おいて、亜鉛添加量（Ｚｎ添加量）を３ａｔ％、錫添加
量（Ｓｎ）を９ａｔ％に設定した場合に得られた酸化物
透明導電膜の透過率の波長依存性を示す。図２６に示す
結果から、本発明に係る酸化物透明導電膜は、可視光域
（大略４５０ｎｍ〜７５０ｎｍ）において９０％を超え
る優れた透過率を示していることが明らかである。この
値は従来から用いられているインジウム錫酸化物膜の透
明導電膜と同等か、波長に応じてはそれ以上に優れたも
のである。従って、本発明に係る酸化物透明導電膜を液
晶パネル用の画素電極や透明配線として用いても明るい
表示を得ることができることが明らかである。
おいて、亜鉛添加量（Ｚｎ添加量）を３ａｔ％、錫添加
量（Ｓｎ）を９ａｔ％に設定した場合に得られた酸化物
透明導電膜の透過率の波長依存性を示す。図２６に示す
結果から、本発明に係る酸化物透明導電膜は、可視光域
（大略４５０ｎｍ〜７５０ｎｍ）において９０％を超え
る優れた透過率を示していることが明らかである。この
値は従来から用いられているインジウム錫酸化物膜の透
明導電膜と同等か、波長に応じてはそれ以上に優れたも
のである。従って、本発明に係る酸化物透明導電膜を液
晶パネル用の画素電極や透明配線として用いても明るい
表示を得ることができることが明らかである。
【００７８】図２７は先の組成のＩＴＺＯ膜において、
成膜のままの膜の抵抗値とアニール後の膜の抵抗値に対
する成膜雰囲気中の酸素分圧（Ｏ2分圧）依存性を測定
した結果と、アモルファス状態のＩＴＯ膜のエッチング
レート（Ｅ／Ｒ）に及ぼす酸素分圧依存性を示す。ＩＴ
Ｏ膜においても酸素分圧の微調整によってエッチングレ
ート（Ｅ／Ｒ）の低いアモルファス状態のａ-ＩＴＯ膜
を得ることができるが、酸素分圧の調整を厳密に行わな
いと、部分的にエッチングレート（Ｅ／Ｒ）の異なるａ
-ＩＴＯ膜が生成されてしまう傾向がある。これは、ａ-
ＩＴＯ膜をエッチングして配線を形成する場合に、成膜
時の酸素分圧のばらつきによりエッチングむらを生じや
すいａ-ＩＴＯ膜となり易く、ａ-ＩＴＯ膜では膜質によ
り微細配線を精密に得ることが難しいことを意味する。
成膜のままの膜の抵抗値とアニール後の膜の抵抗値に対
する成膜雰囲気中の酸素分圧（Ｏ2分圧）依存性を測定
した結果と、アモルファス状態のＩＴＯ膜のエッチング
レート（Ｅ／Ｒ）に及ぼす酸素分圧依存性を示す。ＩＴ
Ｏ膜においても酸素分圧の微調整によってエッチングレ
ート（Ｅ／Ｒ）の低いアモルファス状態のａ-ＩＴＯ膜
を得ることができるが、酸素分圧の調整を厳密に行わな
いと、部分的にエッチングレート（Ｅ／Ｒ）の異なるａ
-ＩＴＯ膜が生成されてしまう傾向がある。これは、ａ-
ＩＴＯ膜をエッチングして配線を形成する場合に、成膜
時の酸素分圧のばらつきによりエッチングむらを生じや
すいａ-ＩＴＯ膜となり易く、ａ-ＩＴＯ膜では膜質によ
り微細配線を精密に得ることが難しいことを意味する。
【００７９】図２８はＴＣＰ接続を行った後、信頼性試
験を行った結果を示す。また、各測定値は以下の表１に
示す。表１のＴＣＰ抵抗とは、ＴＣＰによる接続（幅４
０×１０-6ｃｍの金属端子電極との接続）を行い、任意
の２本間の抵抗値を測定したものであり、ＴＣＰ接続に
よる金属端子との接続部分５０本の平均値を示してい
る。信頼性試験とは高温高湿（８０℃、９０％ＲＨ、２
４０時間）後の抵抗値を測定したものである。
験を行った結果を示す。また、各測定値は以下の表１に
示す。表１のＴＣＰ抵抗とは、ＴＣＰによる接続（幅４
０×１０-6ｃｍの金属端子電極との接続）を行い、任意
の２本間の抵抗値を測定したものであり、ＴＣＰ接続に
よる金属端子との接続部分５０本の平均値を示してい
る。信頼性試験とは高温高湿（８０℃、９０％ＲＨ、２
４０時間）後の抵抗値を測定したものである。
【００８０】 「表１」 Ｈ2アニール 膜構造 初期ＴＣＰ抵抗 信頼性試験後 ＩＴＯ膜 無し 多結晶 〇 １.１Ω 〇 １.９Ω ａ-ＩＴＯ膜 有り 多結晶 〇 １.４Ω 〇 ２.０Ω ＩＴＺＯ膜 有り 多結晶 〇 ３.７Ω 〇 ２.３Ω ＩＺＯ膜 無し 非晶質 × ７.４Ω ×４１.３Ω ＩＴＺＯ膜 無し 非晶質 （× ７.４Ω） （×４１.３Ω）
【００８１】これらの結果から、ＩＺＯ膜でもａ-ＩＴ
Ｏ膜でも接触抵抗が経時的に大気中において上昇してゆ
くことが判明した。また、アニール処理によりａ-ＩＴ
Ｏは結晶化し、接触抵抗が低いまま安定することが判明
した。なお、表１には記載されていないが、アニールし
たＩＺＯ膜はＸ線回折ではアモルファスであることが判
明し、接触抵抗は改善されるものの、ＩＴＯ膜と同程度
まで改善はされなかった。 なお、信頼性試験として、
高温ドライ８０℃、１０％ＲＨ、２４０Ｈの環境でも同
等の試験を行ったが図２８に示す結果と全く同じ結果を
得ることができた。 これらの試験結果から、アモルフ
ァス状態のＩＴＺＯ膜をアニールすることで低抵抗化す
ることができ、しかも環境試験後においても低抵抗を保
持できることが判明した。
Ｏ膜でも接触抵抗が経時的に大気中において上昇してゆ
くことが判明した。また、アニール処理によりａ-ＩＴ
Ｏは結晶化し、接触抵抗が低いまま安定することが判明
した。なお、表１には記載されていないが、アニールし
たＩＺＯ膜はＸ線回折ではアモルファスであることが判
明し、接触抵抗は改善されるものの、ＩＴＯ膜と同程度
まで改善はされなかった。 なお、信頼性試験として、
高温ドライ８０℃、１０％ＲＨ、２４０Ｈの環境でも同
等の試験を行ったが図２８に示す結果と全く同じ結果を
得ることができた。 これらの試験結果から、アモルフ
ァス状態のＩＴＺＯ膜をアニールすることで低抵抗化す
ることができ、しかも環境試験後においても低抵抗を保
持できることが判明した。
【００８２】
【発明の効果】以上説明したように本発明は、薄膜トラ
ンジスタ基板において、ソース配線にインジウム錫亜鉛
酸化物またはインジウム亜鉛酸化物からなるソース端子
を直接接続させることにより、ソース配線上に従来必要
としていたパッシベーション膜等の絶縁膜を不要にする
ことができ、その絶縁膜に従来必要であったコンタクト
ホールも不要にすることができる。よって、絶縁膜の成
膜工程を省略できるとともに、コンタクトホールの形成
のために必要としていた工程も不要になり、工程の簡略
化をなし得る。また、薄膜トランジスタ基板において、
ゲート配線にインジウム錫亜鉛酸化物またはインジウム
亜鉛酸化物からなるゲート端子を直接接続させることに
より、あるいは、ドレイン電極にインジウム錫亜鉛酸化
物またはインジウム亜鉛酸化物からなる画素電極を直接
接続させることにより、従来必要としていたパッシベー
ション膜等の絶縁膜を不要にすることができ、その絶縁
膜に従来必要であったコンタクトホールも不要にするこ
とができる。よって、絶縁膜の成膜工程を省略できると
ともに、コンタクトホールの形成のために必要としてい
た工程も不要になり、工程の簡略化をなし得る。
ンジスタ基板において、ソース配線にインジウム錫亜鉛
酸化物またはインジウム亜鉛酸化物からなるソース端子
を直接接続させることにより、ソース配線上に従来必要
としていたパッシベーション膜等の絶縁膜を不要にする
ことができ、その絶縁膜に従来必要であったコンタクト
ホールも不要にすることができる。よって、絶縁膜の成
膜工程を省略できるとともに、コンタクトホールの形成
のために必要としていた工程も不要になり、工程の簡略
化をなし得る。また、薄膜トランジスタ基板において、
ゲート配線にインジウム錫亜鉛酸化物またはインジウム
亜鉛酸化物からなるゲート端子を直接接続させることに
より、あるいは、ドレイン電極にインジウム錫亜鉛酸化
物またはインジウム亜鉛酸化物からなる画素電極を直接
接続させることにより、従来必要としていたパッシベー
ション膜等の絶縁膜を不要にすることができ、その絶縁
膜に従来必要であったコンタクトホールも不要にするこ
とができる。よって、絶縁膜の成膜工程を省略できると
ともに、コンタクトホールの形成のために必要としてい
た工程も不要になり、工程の簡略化をなし得る。
【００８３】前述の各構造において、ソース配線、ゲー
ト配線またはドレイン電極が、アルミニウム、銅、モリ
ブデン、クロム、チタン、タンタルおよびタングステン
のいずれか１つまたはこれらの合金からなることが好ま
しい。これらの材料を選択することにより、インジウム
亜鉛酸化物をエッチングする際のエッチング液でソース
配線、ゲート配線、またはドレイン電極を損傷されない
ようにすることが可能となる。
ト配線またはドレイン電極が、アルミニウム、銅、モリ
ブデン、クロム、チタン、タンタルおよびタングステン
のいずれか１つまたはこれらの合金からなることが好ま
しい。これらの材料を選択することにより、インジウム
亜鉛酸化物をエッチングする際のエッチング液でソース
配線、ゲート配線、またはドレイン電極を損傷されない
ようにすることが可能となる。
【００８４】また、先に記載の構造のソース配線とゲー
ト配線とドレイン電極を有し、先に記載のソース端子と
ゲート端子と画素電極を有する薄膜トランジスタアレイ
基板であるならば、従来必要としていたパッシベーショ
ン膜等の絶縁膜を不要にすることができ、その絶縁膜に
従来必要であったコンタクトホールも不要にすることが
できる。よって、絶縁膜の成膜工程を省略できるととも
に、コンタクトホールの形成のために必要としていた工
程も不要になり、工程の簡略化をなし得る。より具体的
には、パッシベーション膜そのものを形成する工程と、
コンタクトホール形成用の露光工程とドライエッチング
工程とストライプ工程と洗浄工程を省略することができ
る。
ト配線とドレイン電極を有し、先に記載のソース端子と
ゲート端子と画素電極を有する薄膜トランジスタアレイ
基板であるならば、従来必要としていたパッシベーショ
ン膜等の絶縁膜を不要にすることができ、その絶縁膜に
従来必要であったコンタクトホールも不要にすることが
できる。よって、絶縁膜の成膜工程を省略できるととも
に、コンタクトホールの形成のために必要としていた工
程も不要になり、工程の簡略化をなし得る。より具体的
には、パッシベーション膜そのものを形成する工程と、
コンタクトホール形成用の露光工程とドライエッチング
工程とストライプ工程と洗浄工程を省略することができ
る。
【００８５】そして、この構造の薄膜トランジスタアレ
イ基板を備えた液晶表示装置にあっては、従来必要とし
ていたパッシベーション膜等の絶縁膜を不要にすること
ができ、その絶縁膜に従来必要であったコンタクトホー
ルも不要にすることができる。よって、絶縁膜の成膜工
程を省略できるとともに、コンタクトホールの形成のた
めに必要としていた工程も不要になり、工程の簡略化を
なし得る。
イ基板を備えた液晶表示装置にあっては、従来必要とし
ていたパッシベーション膜等の絶縁膜を不要にすること
ができ、その絶縁膜に従来必要であったコンタクトホー
ルも不要にすることができる。よって、絶縁膜の成膜工
程を省略できるとともに、コンタクトホールの形成のた
めに必要としていた工程も不要になり、工程の簡略化を
なし得る。
【図１】 本発明に係る薄膜トランジスタ基板の第１実
施形態の要部を示す平面略図。
施形態の要部を示す平面略図。
【図２】 図１に示す薄膜トランジスタ基板の第１実施
形態の要部断面図。
形態の要部断面図。
【図３】 図１に示す薄膜トランジスタ基板の第１実施
形態の一部断面図。
形態の一部断面図。
【図４】 図１〜図３に示す第１実施形態の構造を製造
する方法を説明するためのもので、基板上に半導体膜と
絶縁膜を積層した状態を示す断面図。
する方法を説明するためのもので、基板上に半導体膜と
絶縁膜を積層した状態を示す断面図。
【図５】 同方法を説明するためのもので、基板上にゲ
ート絶縁膜とゲート電極を形成した状態を示す断面図。
ート絶縁膜とゲート電極を形成した状態を示す断面図。
【図６】 同方法を説明するためのもので、基板上に絶
縁膜を形成した状態を示す断面図。
縁膜を形成した状態を示す断面図。
【図７】 同方法を説明するためのもので、基板上の絶
縁膜にコンタクトホールを形成し、ソース電極とドレイ
ン電極を半導体能動膜に接続した状態を示す断面図。
縁膜にコンタクトホールを形成し、ソース電極とドレイ
ン電極を半導体能動膜に接続した状態を示す断面図。
【図８】 同方法を説明するためのもので、ソース配線
端部にソース端子をドレイン電極端部に画素電極を各々
直接接続した状態を示す断面図。
端部にソース端子をドレイン電極端部に画素電極を各々
直接接続した状態を示す断面図。
【図９】 本発明に係る薄膜トランジスタ基板の第２実
施形態の要部を示す平面略図。
施形態の要部を示す平面略図。
【図１０】 図９に示す第２実施形態の構造を製造する
方法を説明するためのもので、基板上にゲート電極とゲ
ート配線を形成した状態を示す断面図。
方法を説明するためのもので、基板上にゲート電極とゲ
ート配線を形成した状態を示す断面図。
【図１１】 同方法を説明するためのもので、基板上に
ゲート絶縁膜と半導体能動膜とオーミックコンタクト膜
と金属膜を形成した状態を示す断面図。
ゲート絶縁膜と半導体能動膜とオーミックコンタクト膜
と金属膜を形成した状態を示す断面図。
【図１２】 同方法を説明するためのもので、図１２Ａ
は基板上の金属膜とオーミックコンタクト膜とゲート絶
縁膜の必要部分をパターニングした状態を示す断面図、
図１２Ｂは画素電極と端子を形成して得られた薄膜トラ
ンジスタの第２実施形態を示す断面図。
は基板上の金属膜とオーミックコンタクト膜とゲート絶
縁膜の必要部分をパターニングした状態を示す断面図、
図１２Ｂは画素電極と端子を形成して得られた薄膜トラ
ンジスタの第２実施形態を示す断面図。
【図１３】 本発明に係る薄膜トランジスタ基板の第３
実施形態の要部を示す平面略図。
実施形態の要部を示す平面略図。
【図１４】 図１３示す第３実施形態の構造を製造する
方法を説明するためのもので、基板上にゲート電極とゲ
ート配線とを形成した状態を示す断面図である。
方法を説明するためのもので、基板上にゲート電極とゲ
ート配線とを形成した状態を示す断面図である。
【図１５】 同方法を説明するためのもので、基板上に
ゲート絶縁膜と半導体能動膜と金属膜を積層した状態を
示す断面図。
ゲート絶縁膜と半導体能動膜と金属膜を積層した状態を
示す断面図。
【図１６】 同方法を説明するためのもので、基板上の
ゲート電極上方のゲート絶縁膜上にアイランド状のオー
ミックコンタクト膜と半導体能動膜を形成した状態を示
す断面図。
ゲート電極上方のゲート絶縁膜上にアイランド状のオー
ミックコンタクト膜と半導体能動膜を形成した状態を示
す断面図。
【図１７】 同方法を説明するためのもので、基板上の
オーミックコンタクト膜と半導体能動膜上に電極膜を形
成した状態を示す。
オーミックコンタクト膜と半導体能動膜上に電極膜を形
成した状態を示す。
【図１８】 同方法を説明するためのもので、ゲート電
極上方に薄膜トランジスタを形成した状態を示す断面
図。
極上方に薄膜トランジスタを形成した状態を示す断面
図。
【図１９】 同方法を説明するためのもので、画素電極
と端子を形成して図１３に示す平面構造の薄膜トランジ
スタ基板を得た状態の断面図。
と端子を形成して図１３に示す平面構造の薄膜トランジ
スタ基板を得た状態の断面図。
【図２０】 図１９に示す構造の薄膜トランジスタにお
いてソース配線端子部分を示す断面図。
いてソース配線端子部分を示す断面図。
【図２１】 図２１はＩＴＯ膜のＸ線回折試験結果を示
す図。
す図。
【図２２】 図２２はＩＴＺＯ膜のＸ線回折試験結果を
示す図。
示す図。
【図２３】 図２３はＩＺＯ膜のＸ線回折試験結果を示
す図。
す図。
【図２４】 図２４は本発明に係る酸化物透明導電膜が
結晶化状態あるいはアモルファス状態となる場合の亜鉛
含有量依存性と錫含有量依存性を示す図。
結晶化状態あるいはアモルファス状態となる場合の亜鉛
含有量依存性と錫含有量依存性を示す図。
【図２５】 図２５は本発明に係る酸化物透明導電膜に
おける錫添加量に対するエッチング量依存性を示す図。
おける錫添加量に対するエッチング量依存性を示す図。
【図２６】 図２６は本発明に係る酸化物透明導電膜に
おける光透過率の波長依存性を示す図。
おける光透過率の波長依存性を示す図。
【図２７】 図２７は本発明に係る酸化物透明導電膜の
比抵抗値に対する成膜時の酸素分圧依存性とＩＴＯ膜の
エッチングレートに対する成膜時の酸素分圧依存性を示
す図。
比抵抗値に対する成膜時の酸素分圧依存性とＩＴＯ膜の
エッチングレートに対する成膜時の酸素分圧依存性を示
す図。
【図２８】 図２８は本発明に係る酸化物透明導電膜の
ＴＣＰ接続抵抗の信頼性試験結果を示す図。
ＴＣＰ接続抵抗の信頼性試験結果を示す図。
【図２９】 従来の薄膜トランジスタ基板の一例を示す
平面略図。
平面略図。
【図３０】 図２９に示す従来の薄膜トランジスタ基板
の要部断面図。
の要部断面図。
【図３１】 図２９に示す従来の薄膜トランジスタ基板
の一部断面図。
の一部断面図。
【図３２】 従来の薄膜トランジスタ基板を製造する方
法を説明するためのもので、基板上にアイランド状の半
導体膜と下部絶縁膜を形成した状態を示す断面図。
法を説明するためのもので、基板上にアイランド状の半
導体膜と下部絶縁膜を形成した状態を示す断面図。
【図３３】 同方法を説明するためのもので、下部絶縁
膜上にゲート絶縁膜とゲート電極を形成した状態を示す
断面図。
膜上にゲート絶縁膜とゲート電極を形成した状態を示す
断面図。
【図３４】 同方法を説明するためのもので、ソース電
極とドレイン電極を形成した状態を示す断面図。
極とドレイン電極を形成した状態を示す断面図。
【図３５】 同方法を説明するためのもので、パッシベ
ーション膜を形成した状態を示す断面図。
ーション膜を形成した状態を示す断面図。
【図３６】 同方法を説明するためのもので、パッシベ
ーション膜にコンタクトホールを形成した状態を示す断
面図。
ーション膜にコンタクトホールを形成した状態を示す断
面図。
【図３７】 同方法を説明するためのもので、ＩＴＯの
画素電極と端子電極を形成した状態を示す断面図。
画素電極と端子電極を形成した状態を示す断面図。
Ｅ・・・液晶表示装置、Ｈ１、Ｈ３、Ｈ５・・・薄膜トランジ
スタアレイ基板、Ｓ・・・ソース配線、Ｇ・・・ゲート配線、
１・・・基板、２…画素電極、１２、４２、６２・・・ソース
端子、１３、４３、６３・・・ゲート端子、１５・・・対向基
板、Ｔ１、Ｔ２、Ｔ３、Ｔ５・・・薄膜トランジスタ、１
０、２９、３８、５８・・・ドレイン電極、１１、２８、
３７、５７・・・ソース電極。
スタアレイ基板、Ｓ・・・ソース配線、Ｇ・・・ゲート配線、
１・・・基板、２…画素電極、１２、４２、６２・・・ソース
端子、１３、４３、６３・・・ゲート端子、１５・・・対向基
板、Ｔ１、Ｔ２、Ｔ３、Ｔ５・・・薄膜トランジスタ、１
０、２９、３８、５８・・・ドレイン電極、１１、２８、
３７、５７・・・ソース電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１６Ｖ ６１７Ｍ (72)発明者 佐々木 真 宮城県仙台市泉区明通三丁目31番地 株式 会社フロンテック内 (72)発明者 新井 和之 宮城県仙台市泉区明通三丁目31番地 株式 会社フロンテック内
Claims (10)
- 【請求項１】 ソース配線にインジウム錫亜鉛酸化物ま
たはインジウム亜鉛酸化物からなるソース端子を直接接
続させていることを特徴とする薄膜トランジスタ基板。 - 【請求項２】 前記ソース配線がアルミニウム、銅、モ
リブデン、クロム、チタン、タンタルおよびタングステ
ンのいずれか１つまたはこれらの合金であることを特徴
とする請求項１記載の薄膜トランジスタ基板。 - 【請求項３】 ゲート配線にインジウム錫亜鉛酸化物ま
たはインジウム亜鉛酸化物からなるゲート端子を直接接
続させていることを特徴とする薄膜トランジスタ基板。 - 【請求項４】 前記ゲート配線がアルミニウム、銅、モ
リブデン、クロム、チタン、タンタルおよびタングステ
ンのいずれか１つまたはこれらの合金であることを特徴
とする請求項３記載の薄膜トランジスタ基板。 - 【請求項５】 複数の画素電極をそれぞれスイッチング
する薄膜トランジスタを成すドレイン電極にインジウム
錫亜鉛酸化物またはインジウム亜鉛酸化物からなる画素
電極を直接接続させていることを特徴とする薄膜トラン
ジスタ基板。 - 【請求項６】 前記ドレイン電極がアルミニウム、銅、
モリブデン、クロム、チタン、タンタルおよびタングス
テンのいずれか１つまたはこれらの合金であることを特
徴とする請求項５記載の薄膜トランジスタ基板。 - 【請求項７】 少なくとも表面が絶縁性である基板上に
複数のゲート配線と複数のソース配線とをマトリクス状
に形成し、これら配線によって囲まれた各領域に画素電
極をそれぞれ設けるとともに、該画素電極と前記ゲート
配線及び前記ソース配線とに接続させてそれぞれ前記画
素電極のスイッチング素子としての薄膜トランジスタを
設け、前記ゲート配線のそれぞれにインジウム錫亜鉛酸
化物またはインジウム亜鉛酸化物からなるゲート端子を
直接接続し、前記ソース配線のそれぞれにインジウム錫
亜鉛酸化物またはインジウム亜鉛酸化物からなるソース
端子を直接接続し、前記薄膜トランジスタを成すドレイ
ン電極にインジウム錫亜鉛酸化物またはインジウム亜鉛
酸化物からなる画素電極を直接接続させたことを特徴と
する薄膜トランジスタ基板。 - 【請求項８】 前記インジウム錫亜鉛酸化物が、インジ
ウム酸化物と錫酸化物と亜鉛酸化物とを含む複合酸化物
からなり、亜鉛とインジウムと錫の合計量に対する亜鉛
の原子数率が１ａｔ％ないし９ａｔ％であり、亜鉛に対
する錫の原子数比が１以上であり、かつ、亜鉛とインジ
ウムと錫との合計量に対する錫の原子数率が２０ａｔ％
以下であるとともに、少なくとも一部が結晶性を有する
ものであることを特徴とする請求項１ないし７のいずれ
かに記載の薄膜トランジスタ基板。 - 【請求項９】 前記亜鉛とインジウムと錫の合計量に対
する亜鉛の原子数率が２ａｔ％ないし７ａｔ％であり、
前記亜鉛とインジウムと錫の合計量に対する錫の原子数
率が５ａｔ％ないし１０ａｔ％であることを特徴とする
請求項８記載の薄膜トランジスタ基板。 - 【請求項１０】 液晶を挟持する一対の基板の一方の基
板に請求項１ないし９のいずれか一項記載の薄膜トラン
ジスタ基板を使用したことを特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013500A JP2000330134A (ja) | 1999-03-16 | 2000-01-21 | 薄膜トランジスタ基板および液晶表示装置 |
| KR1020000011574A KR100357218B1 (ko) | 1999-03-16 | 2000-03-08 | 박막트랜지스터 기판 및 액정표시장치 |
| US09/526,150 US6649936B1 (en) | 1999-03-16 | 2000-03-15 | Thin-film transistor substrate and liquid crystal display |
| US10/385,377 US6852998B2 (en) | 1999-03-16 | 2003-03-07 | Thin-film transistor substrate and liquid crystal display |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7103799 | 1999-03-16 | ||
| JP11-71037 | 1999-03-16 | ||
| JP2000013500A JP2000330134A (ja) | 1999-03-16 | 2000-01-21 | 薄膜トランジスタ基板および液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007264718A Division JP4709816B2 (ja) | 1999-03-16 | 2007-10-10 | 薄膜トランジスタ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000330134A true JP2000330134A (ja) | 2000-11-30 |
Family
ID=26412161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000013500A Pending JP2000330134A (ja) | 1999-03-16 | 2000-01-21 | 薄膜トランジスタ基板および液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6649936B1 (ja) |
| JP (1) | JP2000330134A (ja) |
| KR (1) | KR100357218B1 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002089177A2 (en) * | 2001-04-26 | 2002-11-07 | Samsung Electronics Co., Ltd. | A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same |
| WO2004061991A1 (en) * | 2003-01-07 | 2004-07-22 | Samsung Electronics Co., Ltd. | Thin film transistor substrate and method for forming metal wire thereof |
| JP2004304167A (ja) * | 2003-03-20 | 2004-10-28 | Advanced Lcd Technologies Development Center Co Ltd | 配線、表示装置及び、これらの形成方法 |
| WO2006075483A1 (ja) * | 2005-01-12 | 2006-07-20 | Idemitsu Kosan Co., Ltd. | ＴＦＴ基板及びその製造方法、及び、Ａｌ配線を備えた透明導電膜積層基板及びその製造方法、及び、Ａｌ配線を備えた透明導電膜積層回路基板及びその製造方法、及び、酸化物透明導電膜材料 |
| JP2006210033A (ja) * | 2005-01-26 | 2006-08-10 | Idemitsu Kosan Co Ltd | Ａｌ配線を備えた透明導電膜積層回路基板及びその製造方法。 |
| KR100812321B1 (ko) * | 2005-05-23 | 2008-03-10 | 미쓰비시덴키 가부시키가이샤 | 액정표시장치 |
| US7420215B2 (en) | 2006-06-30 | 2008-09-02 | Mitsubishi Electric Corporation | Transparent conductive film, semiconductor device and active matrix display unit |
| US7619254B2 (en) | 2004-11-17 | 2009-11-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| KR100987840B1 (ko) * | 2007-04-25 | 2010-10-13 | 주식회사 엘지화학 | 박막 트랜지스터 및 이의 제조방법 |
| JP2011097067A (ja) * | 2003-10-27 | 2011-05-12 | E Ink Corp | 電気光学ディスプレイ |
| JP2011203762A (ja) * | 2011-07-14 | 2011-10-13 | Nlt Technologies Ltd | 液晶表示装置及びその製造方法 |
| JP2013175747A (ja) * | 2013-04-03 | 2013-09-05 | Idemitsu Kosan Co Ltd | 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ |
| US8610857B2 (en) | 2001-03-29 | 2013-12-17 | Nlt Technologies, Ltd. | Liquid crystal display having transparent conductive film on interlayer insulating film formed by coating |
| JP2015019093A (ja) * | 2005-11-15 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100491141B1 (ko) * | 2001-03-02 | 2005-05-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 |
| JP4087620B2 (ja) * | 2002-03-01 | 2008-05-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4237442B2 (ja) * | 2002-03-01 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半透過型液晶表示装置 |
| JP4101533B2 (ja) * | 2002-03-01 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半透過型の液晶表示装置の作製方法 |
| US7190008B2 (en) | 2002-04-24 | 2007-03-13 | E Ink Corporation | Electro-optic displays, and components for use therein |
| US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) * | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| EP1921633A1 (en) * | 2005-09-02 | 2008-05-14 | Idemitsu Kosan Co., Ltd. | Conductive composition film, electron injection electrode, and organic electroluminescence element |
| EP1998373A3 (en) * | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5000131B2 (ja) * | 2005-12-26 | 2012-08-15 | 出光興産株式会社 | 透明電極膜及び電子機器 |
| KR20070109532A (ko) * | 2006-05-11 | 2007-11-15 | 삼성전자주식회사 | 백라이트와 백라이트 구동 방법 및 이를 포함한액정표시장치 |
| JP5328083B2 (ja) | 2006-08-01 | 2013-10-30 | キヤノン株式会社 | 酸化物のエッチング方法 |
| TWI316297B (en) * | 2006-11-10 | 2009-10-21 | Innolux Display Corp | Thin film transistor substrate |
| KR101300971B1 (ko) * | 2008-01-24 | 2013-08-27 | 동우 화인켐 주식회사 | 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물 |
| TWI633371B (zh) | 2008-12-03 | 2018-08-21 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| KR102391280B1 (ko) * | 2009-03-12 | 2022-04-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI556323B (zh) * | 2009-03-13 | 2016-11-01 | 半導體能源研究所股份有限公司 | 半導體裝置及該半導體裝置的製造方法 |
| KR101634744B1 (ko) * | 2009-12-30 | 2016-07-11 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2015104962A1 (ja) * | 2014-01-07 | 2015-07-16 | 三菱瓦斯化学株式会社 | 亜鉛とスズを含む酸化物のエッチング液およびエッチング方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217421A (ja) * | 1988-02-26 | 1989-08-31 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法 |
| JP2814161B2 (ja) | 1992-04-28 | 1998-10-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置およびその駆動方法 |
| JPH0695150A (ja) * | 1992-09-14 | 1994-04-08 | Hitachi Ltd | 薄膜トランジスタ基板及び液晶表示装置及びその製造方法 |
| CA2150724A1 (en) * | 1992-12-15 | 1994-06-23 | Akira Kaijou | Transparent electrically conductive layer, electrically conductive transparent substrate and electrically conductive material |
| JPH06265938A (ja) * | 1993-03-17 | 1994-09-22 | Toshiba Corp | 画像表示装置およびその製造方法 |
| JPH075490A (ja) * | 1993-06-16 | 1995-01-10 | Seiko Epson Corp | 液晶表示装置およびその製造方法 |
| KR950012761A (ko) * | 1993-10-23 | 1995-05-16 | 이헌조 | 박막트랜지스터 제조방법 |
| EP0697593A1 (en) * | 1994-08-17 | 1996-02-21 | Bacharach, Inc. | Low power catalytic combustible gas detector |
| TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
| JPH08334747A (ja) * | 1995-06-06 | 1996-12-17 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| KR0151300B1 (ko) * | 1995-07-11 | 1998-10-15 | 구자홍 | 액정표시장치의 패드구조 및 그 제조방법 |
| JP3007025B2 (ja) * | 1995-08-25 | 2000-02-07 | シャープ株式会社 | アクティブマトリクス型液晶表示装置及びその製造方法 |
| JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| KR100193348B1 (ko) * | 1996-02-12 | 1999-07-01 | 구자홍 | 액정표시장치의 박막트랜지스터 제조방법 |
| JP2937255B2 (ja) * | 1997-05-02 | 1999-08-23 | 日本電気株式会社 | 透明導電膜のパターニング方法 |
| US6295109B1 (en) * | 1997-12-26 | 2001-09-25 | Sharp Kabushiki Kaisha | LCD with plurality of pixels having reflective and transmissive regions |
| US6259490B1 (en) * | 1998-08-18 | 2001-07-10 | International Business Machines Corporation | Liquid crystal display device |
| JP2000067657A (ja) * | 1998-08-26 | 2000-03-03 | Internatl Business Mach Corp <Ibm> | 赤外線透過に優れた透明導電膜及びその製造方法 |
| JP3955156B2 (ja) * | 1998-08-31 | 2007-08-08 | エルジー フィリップス エルシーディー カンパニー リミテッド | 電子機器用構成基板と電子機器 |
-
2000
- 2000-01-21 JP JP2000013500A patent/JP2000330134A/ja active Pending
- 2000-03-08 KR KR1020000011574A patent/KR100357218B1/ko active IP Right Grant
- 2000-03-15 US US09/526,150 patent/US6649936B1/en not_active Expired - Lifetime
-
2003
- 2003-03-07 US US10/385,377 patent/US6852998B2/en not_active Expired - Lifetime
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8610857B2 (en) | 2001-03-29 | 2013-12-17 | Nlt Technologies, Ltd. | Liquid crystal display having transparent conductive film on interlayer insulating film formed by coating |
| US7303987B2 (en) | 2001-04-26 | 2007-12-04 | Samsung Electronics Co., Ltd. | Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same |
| WO2002089177A2 (en) * | 2001-04-26 | 2002-11-07 | Samsung Electronics Co., Ltd. | A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same |
| WO2002089177A3 (en) * | 2001-04-26 | 2003-03-13 | Samsung Electronics Co Ltd | A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same |
| CN100388506C (zh) * | 2001-04-26 | 2008-05-14 | 三星电子株式会社 | 引线的接触结构及其制造方法,包括该接触结构的薄膜晶体管阵列衬底及其制造方法 |
| WO2004061991A1 (en) * | 2003-01-07 | 2004-07-22 | Samsung Electronics Co., Ltd. | Thin film transistor substrate and method for forming metal wire thereof |
| JP2004304167A (ja) * | 2003-03-20 | 2004-10-28 | Advanced Lcd Technologies Development Center Co Ltd | 配線、表示装置及び、これらの形成方法 |
| US8110748B2 (en) | 2003-03-20 | 2012-02-07 | Toshiba Mobile Display Co., Ltd. | Wiring, display device and method of manufacturing the same |
| JP2011097067A (ja) * | 2003-10-27 | 2011-05-12 | E Ink Corp | 電気光学ディスプレイ |
| US9111802B2 (en) | 2004-11-17 | 2015-08-18 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US7619254B2 (en) | 2004-11-17 | 2009-11-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US9431426B2 (en) | 2004-11-17 | 2016-08-30 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US8637869B2 (en) | 2004-11-17 | 2014-01-28 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US8372701B2 (en) | 2004-11-17 | 2013-02-12 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| WO2006075483A1 (ja) * | 2005-01-12 | 2006-07-20 | Idemitsu Kosan Co., Ltd. | ＴＦＴ基板及びその製造方法、及び、Ａｌ配線を備えた透明導電膜積層基板及びその製造方法、及び、Ａｌ配線を備えた透明導電膜積層回路基板及びその製造方法、及び、酸化物透明導電膜材料 |
| KR101351198B1 (ko) * | 2005-01-12 | 2014-01-14 | 이데미쓰 고산 가부시키가이샤 | Ａｌ배선을 구비한 투명 도전막 적층 회로 기판 및 그의 제조 방법, 및 산화물 투명 도전막 재료 |
| JP2006210033A (ja) * | 2005-01-26 | 2006-08-10 | Idemitsu Kosan Co Ltd | Ａｌ配線を備えた透明導電膜積層回路基板及びその製造方法。 |
| KR100812321B1 (ko) * | 2005-05-23 | 2008-03-10 | 미쓰비시덴키 가부시키가이샤 | 액정표시장치 |
| JP2015019093A (ja) * | 2005-11-15 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100857482B1 (ko) * | 2006-06-30 | 2008-09-08 | 미쓰비시덴키 가부시키가이샤 | 투명성 도전막, 반도체 디바이스 및 액티브 매트릭스형표시장치 |
| US7420215B2 (en) | 2006-06-30 | 2008-09-02 | Mitsubishi Electric Corporation | Transparent conductive film, semiconductor device and active matrix display unit |
| KR100987840B1 (ko) * | 2007-04-25 | 2010-10-13 | 주식회사 엘지화학 | 박막 트랜지스터 및 이의 제조방법 |
| JP2011203762A (ja) * | 2011-07-14 | 2011-10-13 | Nlt Technologies Ltd | 液晶表示装置及びその製造方法 |
| JP2013175747A (ja) * | 2013-04-03 | 2013-09-05 | Idemitsu Kosan Co Ltd | 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000076790A (ko) | 2000-12-26 |
| US6852998B2 (en) | 2005-02-08 |
| US6649936B1 (en) | 2003-11-18 |
| US20030164498A1 (en) | 2003-09-04 |
| KR100357218B1 (ko) | 2002-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000330134A (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
| JP3961172B2 (ja) | 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置 | |
| JP4542008B2 (ja) | 表示デバイス | |
| JP4541787B2 (ja) | 表示デバイス | |
| JP3940385B2 (ja) | 表示デバイスおよびその製法 | |
| KR100983196B1 (ko) | 박막 트랜지스터 기판 및 표시 디바이스 | |
| JP4404881B2 (ja) | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 | |
| US6350995B1 (en) | Thin film transistor and manufacturing method therefore | |
| KR100698950B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| JP2009010052A (ja) | 表示装置の製造方法 | |
| JP2009105424A (ja) | 薄膜トランジスタ基板および表示デバイス | |
| JP4709816B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2011209756A (ja) | 表示デバイスおよびその製法、ならびにスパッタリングターゲット | |
| JP4886285B2 (ja) | 表示デバイス | |
| JP5096522B2 (ja) | 表示デバイス | |
| JP2008124483A (ja) | 薄膜トランジスタ基板および表示デバイス | |
| JP2006339666A (ja) | アルミニウム合金膜形成用スパッタリングターゲット | |
| JP2003017707A (ja) | 表示装置用のアレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |