JP2000323571A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 スパッタエッチングにより接続孔底部の下層
銅配線表面の自然酸化膜を除去することはできるが、そ
の表面がスパッタされ、スパッタされた銅が接続孔側壁
に付着し、付着した銅が層間絶縁膜中を移動することで
引き起こされていた配線間リーク等の問題を解決するこ
とにある。 【解決手段】 層間絶縁膜１５に溝２０および接続孔２
１からなる凹部２２を形成する工程と、凹部２２の内面
に第１のバリアメタル層３１を形成する工程と、凹部２
２の底部の第１のバリアメタル層３１を選択的に除去し
て凹部２２の底部を露出させる工程と、凹部２２の底部
に対してスパッタエッチングを行う工程と、凹部２２の
内面に第１のバリアメタル層３１を介して第２のバリア
メタル層３２を形成する工程とを備えている製造方法で
ある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくはダマシン法、デュアルダマシン法
等の埋め込み技術を用いた半導体装置の製造方法に関す
る。

【０００２】

【従来の技術】ＬＳＩデバイスの微細化、高速化の要求
から、配線抵抗の低減、信頼性の向上が望まれている。
これを実現するべく、従来のアルミニウム合金配線に比
べて抵抗が低くエレクトロマイグレーション耐性の高い
銅配線が検討され、一部実用化されている。

【０００３】銅配線を形成する技術としては、銅のドラ
イエッチングが一般的に容易ではないことから、いわゆ
る溝配線による方法が有望視さている。その溝配線を形
成する技術としては、接続孔に配線材料を埋め込んだ後
に、溝を形成し、その溝に配線材料を埋め込む方法（い
わゆるシングルダマシン法）の他、接続孔と溝の両方を
形成しておき、その接続孔と溝の両方に同時に配線材料
を埋め込む方法（いわゆるデュアルダマシン法）等が提
案されている。このデュアルダマシン法は、工程数が少
なくて済むという利点がある。

【０００４】溝配線を形成するためには、溝または接続
孔に銅を埋め込む必要があり、溝や接続孔に配線材料の
銅を埋め込む方法には、室温程度の低温プロセスであ
り、埋め込み性および膜質が比較的良好である電解メッ
キ法が多用されている。

【０００５】一方、配線材料の銅は、酸化シリコン等の
層間絶縁膜中に移動する性質を有する。そのため、銅配
線の形成では、銅と絶縁膜との間にバリアメタル層を形
成する必要がある。バリアメタルには、従来より用いら
れてきた窒化チタンの他にタンタル、窒化タンタル、窒
化タングステン等が用いられている。そのバリアメタル
層の形成には、一般に、スパッタリング、化学的気相成
長法等が用いられている。

【０００６】以下に、従来の銅配線の形成方法を図２に
より説明する。図２の（１）に示すように、絶縁膜１１
１に下層銅配線１１２が形成され、その下層銅配線１１
２を覆うように、上記絶縁膜１１１上に窒化シリコン膜
１１３、層間絶縁膜１１４が形成されている。この層間
絶縁膜１１４には、配線形成用の溝１１５が形成されて
いて、さらに層間絶縁膜１１４から窒化シリコン膜１１
３には、溝１１５の底部から下層銅配線１１２に達する
接続孔１１６が形成されている。

【０００７】まず図２の（２）に示すように、上記のよ
うな溝１１５および接続孔１１６に対して、アルゴンス
パッタエッチングにより、接続孔１１６の底部に露出し
ている下層銅配線１１２の表面に生成されている自然酸
化膜（図示せず）を除去する。その際に下層銅配線１１
２の表面がスパッタされて、接続孔１１６の側壁にスパ
ッタされた銅の付着物１４１が堆積される。続いてスパ
ッタリングにより、上記溝１１５および接続孔１１６の
各内面に、バリアメタル層１３１を５０ｎｍの厚さの窒
化タンタル膜で形成する。

【０００８】その後図２の（３）に示すように、銅メッ
キのシードとなる銅膜を形成した後、電解メッキ法によ
り接続孔１１６および溝１１５の各内部を銅で埋め込
む。次いで化学的機械研磨（以下ＣＭＰという、ＣＭＰ
はChemical Mechanical Polishing の略）により、層間
絶縁膜１１４上の余分な銅およびバリアメタル層１３１
を除去して、溝１１６の内部にバリアメタル層１３１を
介して銅からなる配線１３２を形成するとともに接続孔
１１６の内部にバリアメタル層１３１を介して銅からな
るプラグ１３３を形成する。

【０００９】

【発明が解決しようとする課題】しかしながら、上記銅
の溝配線の形成方法では、アルゴンスパッタエッチング
により、下層銅配線の表面に生成されている自然酸化膜
を除去することはできるが、下層銅配線の表面がスパッ
タされ、そのスパッタされた銅が接続孔の側壁に付着す
る。すなわち、スパッタされた銅が層間絶縁膜に直接接
触する状態に付着する。層間絶縁膜の接続孔が形成され
ている部分は、通常、酸化シリコン膜で形成されてい
る。そのため、窒化タンタル等のバリアメタル層を形成
して、埋め込んだ銅と層間絶縁膜とが接触しないように
しても、接続孔の側壁に付着した銅がその後の加熱工程
等のプロセスにより層間絶縁膜中に移動し、配線間リー
ク等の問題を引き起こしていた。

【００１０】また、上記溝配線の形成方法では、溝、接
続孔等に配線材料となる銅を埋め込んだ後、余剰の銅や
バリアメタルをＣＭＰにより除去している。このバリア
メタルとしては、バリア性、銅との密着性の観点から、
タンタルもしくは窒化タンタルを用いる場合が多い。し
かしながら、バリアメタル層のような厚さのタンタル系
材料のＣＭＰは一般的に容易ではなく、研磨残りが生じ
易い。そして研磨残りが生じた場合には、配線間のショ
ートが発生することがあった。

【００１１】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法であり、層
間絶縁膜に凹部を形成する工程と、凹部の内面に第１の
バリアメタル層を形成する工程と、凹部の底部の第１の
バリアメタル層を選択的に除去して凹部の底部を露出さ
せる工程と、凹部の底部に対してスパッタエッチングを
行う工程と、凹部の内面に第１のバリアメタル層を介し
て第２のバリアメタル層を形成する工程とを備えてい
る。

【００１２】上記半導体装置の製造方法では、凹部の内
面に第１のバリアメタル層を形成してから、凹部の底部
の第１バリアメタル層を選択的に除去して凹部の底部を
露出させることから、凹部の側壁に第１のバリアメタル
層が残される。そして凹部の底部に対してスパッタエッ
チングすることから、凹部の底部に金属もしくは金属化
合物からなる配線もしくは電極のような導電体が形成さ
れている場合、その表面に生成されている自然酸化膜を
除去することが可能になる。その際、スパッタされた導
電体が凹部の側壁に付着しても、側壁には第１のバリア
メタル層が形成されているので、その付着物が層間絶縁
膜に直接に接触することはない。このため、導電体が銅
配線であって、付着物が銅もしくは銅合金であっても、
第１のバリアメタル層により層間絶縁膜方向への銅の移
動が阻止されるので、銅が層間絶縁膜中に移動すること
はない。

【００１３】また、第２のバリアメタル層は、銅との密
着性を有し、かつ凹部の内部の段差被覆性が確保されれ
ばよい。例えば、凹部が溝とその溝の底部の一部に形成
した接続孔とからなる場合には、その溝底部の段差被覆
性が確保されればよい。したがって、第２のバリアメタ
ル層は、従来のバリアメタル層よりも薄く形成すること
ができるので、従来のバリアメタル層のような厚さに形
成する必要はない。そのため、第２のバリアメタル層を
形成した後、凹部内に導電体を埋め込んで、例えばＣＭ
Ｐによって層間絶縁膜上の余分な導電体を除去する際
に、層間絶縁膜上の第２のバリアメタル層はＣＭＰによ
って、研磨残りを生じることなく容易に除去されるよう
になる。

【００１４】

【発明の実施の形態】本発明の半導体装置の製造方法に
係わる実施の形態を、図１の製造工程図によって説明す
る。

【００１５】図１の（１）に示すように、基板１１上に
素子（図示省略）を形成し、さらに絶縁膜１２や下層導
電体（例えば銅配線や銅電極）１３等の形成を行い、平
坦化プロセスによってその絶縁膜１２の表面を平坦化し
て、上記下層導電体１３の上面を露出させる。そして上
記下層導電体１３を覆うように、上記絶縁膜１２上に銅
の移動を阻止するバリア層１４を形成する。このバリア
層１４は、バリア性と絶縁性を有する材料、例えば窒化
シリコンで形成する。なお、上記下層導電体１３は、例
えば溝配線法により銅配線で形成し、その際に溝の内面
にバリアメタル層（図示せず）を形成した。

【００１６】次いで、例えばプラズマＣＶＤ法により、
上記バリア層１４上に、層間絶縁膜１５になる酸化シリ
コン（以下ＰＥ−ＳｉＯ₂ と記す）膜１６を例えば８０
０ｎｍの厚さに形成する。さらに窒化シリコン（以下Ｐ
Ｅ−ＳｉＮと記す）膜１７を例えば５０ｎｍの厚さに形
成する。このＰＥ−ＳｉＮ膜１７はＰＥ−ＳｉＯ₂ をエ
ッチングする際にエッチングマスクおよびエッチングス
トッパとしての機能を果たす。

【００１７】次に、通常のリソグラフィー技術および反
応性イオンエッチング（以下ＲＩＥという、ＲＩＥはRe
active Ion Etchingの略）技術により、ＰＥ−ＳｉＮ膜
１７に、例えば下層導電体１３に通じる接続孔の一部と
なる開口部１８を形成する。上記開口部１８の口径は、
例えば０．２μｍとした。

【００１８】さらに図１の（２）に示すように、プラズ
マＣＶＤ法によって、上記ＰＥ−ＳｉＮ膜１７上かつ上
記開口部１８上に層間絶縁膜１５になるＰＥ−ＳｉＯ₂
膜１９を例えば５００ｎｍの厚さに形成する。次いでリ
ソグラフィー技術とエッチングとにより、このＰＥ−Ｓ
ｉＯ₂ 膜１９に溝２０を、この溝２０の底部に上記開口
部１８が存在するように形成する。したがって、この溝
２０の幅は例えば０．３μｍとした。上記溝２０を形成
する際には、ＰＥ−ＳｉＮ膜１７がエッチングストッパ
になる。

【００１９】さらにエッチングを進行させることによ
り、上記ＰＥ−ＳｉＮ膜１７をマスクにして、上記ＰＥ
−ＳｉＯ₂ 膜１６、バリア層１４をエッチングして、下
層導電体１３に通じる接続孔２１を形成する。この結
果、接続孔２１の口径は上記開口部１８の口径とほぼ同
等の０．２μｍに形成された。このようにして、溝２０
と接続孔２１とで凹部２２が形成される。

【００２０】次いで図１の（３）に示すように、ＤＣマ
グネトロンスパッタ法により、上記溝２０および接続孔
２１の各内面に、第１のバリアメタル層３１を、例えば
３０ｎｍの厚さの窒化タンタル膜で形成する。この第１
のバリアメタル層３１の膜厚は、段差被覆性を考慮し、
溝２０および接続孔２１の各側壁部分において、銅に対
して十分なバリア性を有する膜厚に選択される。この実
施の形態では一例としては、３０ｎｍとしたが、通常、
２０ｎｍ〜７０ｎｍ程度の厚さに形成しておけば十分で
ある。なお、第１のバリアメタル層３１の成膜に先立っ
て従来行っていたスパッタエッチングは行わない。

【００２１】上記第１のバリアメタル層３１に用いる窒
化タンタル膜の成膜条件の一例としては、ターゲットに
は窒化タンタルターゲットを用い、プロセスガスに、ア
ルゴン（例えば供給流量を１００ｓｃｃｍとする）を用
い、スパッタリング装置のＤＣパワーを６ｋＷ、スパッ
タリング雰囲気の圧力を０．４Ｐａ、基板温度を１００
℃に設定した。

【００２２】次いで異方性エッチングにより第１のバリ
アメタル層３１をエッチバックして、接続孔２１の底部
に形成されている第１のバリアメタル層３１を除去す
る。その際、溝２０の底部およびＰＥ−ＳｉＯ₂ 膜１９
上の第１のバリアメタル層３１も除去される。図面
（３）では上記異方性エッチング後の状態を示した。

【００２３】上記第１のバリアメタル層３１のエッチバ
ック条件の一例としては、エッチング装置にヘリコンプ
ラズマを用いた高密度プラズマエッチング装置を用い、
エッチングガスに、六フッ化硫黄（例えば供給流量を５
０ｓｃｃｍとする）とアルゴン（例えば供給流量を５０
ｓｃｃｍとする）とを用い、エッチング装置のプラズマ
ソースパワーを１．５ｋＷ、バイアスパワーを１００
Ｗ、エッチング雰囲気の圧力を１Ｐａ、基板温度を２０
℃に設定した。

【００２４】次に、図１の（４）に示すように、アルゴ
ンスパッタエッチングにより、接続孔２１の底部におけ
る下層導電体１３の表面に生成されている自然酸化膜
（図示せず）を除去する。

【００２５】上記アルゴンスパッタエッチング条件の一
例としては、スパッタリング装置にＩＣＰ（Inductivel
y Coupled Plasma）スパッタリング装置を用い、プロセ
スガスにアルゴンを用い、ＩＣＰパワーを５００Ｗ、バ
イアスパワーを３００Ｗ、基板温度を２００℃、処理時
間を２０秒に設定した。

【００２６】次いで、ＤＣマグネトロンスパッタ法によ
り、上記溝２０および接続孔２１の各内面に、第１のバ
リアメタル層３１を介して第２のバリアメタル層３２
を、例えば１０ｎｍの厚さの窒化タンタル膜で形成す
る。第２のバリアメタル層３２は、最上面のＰＥ−Ｓｉ
Ｏ₂ 膜１９上や溝２０の底部での段差被覆性が溝２０や
接続孔２１の各側壁における段差被覆性より良好である
ため、その膜厚は１０ｎｍ程度で、最上面での銅との密
着層としての機能および溝底部でのバリアメタル層とし
ての機能を十分に有するものとなる。したがって、第２
のバリアメタル層３２は、従来のバリアメタル層よりも
非常に薄く形成することが可能になり、本発明では５ｎ
ｍ〜２０ｎｍ程度の厚さがあれば十分である。

【００２７】上記第２のバリアメタル層３２に用いる窒
化タンタル膜の成膜条件は、第１のバリアメタル層３１
の成膜条件と同様であり、膜厚は成膜時間を制御するこ
とにより決定した。

【００２８】さらにＤＣマグネトロンスパッタ法によ
り、上記第２のバリアメタル層３２の表面に銅を例えば
１００ｎｍの厚さに堆積して導電体の一部となる銅膜３
３を形成する。この銅膜３３は後の工程で行う銅の電解
メッキのシードとなる。なお、上記第２のバリアメタル
層３２と上記銅膜３３は、成膜表面を酸化性雰囲気（例
えば大気）に触れさせることなく連続して成膜すること
が好ましい。

【００２９】上記銅膜３３の成膜条件の一例としては、
プロセスガスに、アルゴン（例えば供給流量を１００ｓ
ｃｃｍとする）を用い、スパッタリング装置のＤＣパワ
ーを６ｋＷ、スパッタリング雰囲気の圧力を０．４Ｐ
ａ、基板温度を１００℃に設定した。

【００３０】次に図１の（５）に示すように、電解メッ
キ法により、上記溝２０および接続孔２１の各内部に銅
を埋め込む。その際、上記銅膜３３〔前記図１の（４）
参照〕上にも銅（一部図示せず）が堆積される。

【００３１】その後ＣＭＰにより、溝２０および接続孔
２１の各内部の銅を残すようにして、ＰＥ−ＳｉＯ₂ 膜
１９上の余分な銅および第２のバリアメタル層３２〔前
記図１の（４）参照〕を除去する。その結果、溝２０お
よび接続孔２１の各内部に銅および第１のバリアメタル
層３１と第２のバリアメタル層３２とが残されて、溝２
０内の銅等で配線３４が形成され、接続孔２１内の銅等
で下層導電体１３に接続するプラグ３５が形成される。

【００３２】上記半導体装置の製造方法では、溝２０と
接続孔２１の内面に第１のバリアメタル層３１を形成し
てから、エッチバックにより接続孔２１の底部の第１バ
リアメタル層３１を選択的に除去して接続孔２１の底部
を露出させている。その結果、溝２０と接続孔２１の各
側壁にバリアメタル層が形成されることになる。さらに
接続孔２１の底部に対してスパッタエッチングすること
から、接続孔２１の底部に露出した下層導電体１３の表
面に生成されている自然酸化膜を除去することが可能に
なる。その際、スパッタされた下層導電体１３の銅が接
続孔２１等の側壁に付着しても、側壁には第１のバリア
メタル層３１が形成されているので、その付着物が層間
絶縁膜１５に直接に接触することはない。このため、下
層導電体１３が銅配線であって、付着物が銅であって
も、その銅が層間絶縁膜１５中に移動（拡散も含む）す
ることはない。

【００３３】その後、第２のバリアメタル層３２を形成
することから、銅の成膜表面は第２のバリアメタル層３
２で被覆されるため、銅との密着性が確保されるととも
に、溝２０の底部の段差被覆性が確保される。また、第
２のバリアメタル層３２は、従来のバリアメタル層より
も薄く形成することができるので、従来のバリアメタル
層のような厚さに形成する必要はない。そのため、第２
のバリアメタル層３２を形成した後、溝２０および接続
孔２１の各内部に銅を埋め込んで、その後ＣＭＰによっ
てＰＥ−ＳｉＯ₂ 膜１９上の余分な銅を除去する際に、
ＰＥ−ＳｉＯ₂膜１９上の第２のバリアメタル層３２は
ＣＭＰによって、研磨残りを生じることなく容易に除去
されるようになる。

【００３４】なお、上記実施の形態では、溝２０および
接続孔２１に銅を埋め込む方法として、電解メッキ法を
採用したが、その他の埋め込み方法として、無電解メッ
キ法、化学的気相成長法もしくはスパッタリング、また
は上記成膜方法のいづれかの方法とリフロー法もしくは
高圧リフロー法とを併用した方法であってもよい。

【００３５】また、上記実施の形態では、デュアルダマ
シン法により配線３４およびプラグ３５を同時に形成し
たが、接続孔内に銅のプラグを形成する場合にも適用す
ることが可能である。したがって、接続孔内を銅で埋め
込むとともに層間絶縁膜上に銅膜を形成した後、リソグ
ラフィー技術とエッチング技術とによりその銅膜をパタ
ーニングして配線を形成する場合にも適用することが可
能である。

【００３６】さらに、上記配線材料には、銅の他に、銅
−ジルコニウムのような銅合金を用いることもできる。
また、上記第１のバリアメタル層３１および第２のバリ
アメタル層３２を形成するバリアメタル材料には、上記
説明した窒化タンタルの他に、例えば、タンタル、窒化
チタン、タングステン、窒化タングステン、窒化ケイ化
タングステン等の銅の移動を阻止できる導電性材料を用
いることが可能である。なお、第１のバリアメタル層３
１は、絶縁性を有していてもよいので、絶縁材料であり
かつ銅の移動を阻止できるような材料として、例えば窒
化シリコンを用いることもできる。

【００３７】

【発明の効果】以上、説明したように本発明によれば、
凹部の側壁にのみ第１のバリアメタル層を形成してか
ら、凹部の底部に対してスパッタエッチングを行うの
で、凹部の底部に金属もしくは金属化合物からなる配線
もしくは電極のような導電体が形成されている場合、そ
の表面に生成されている自然酸化膜を除去することが可
能になる。その際、スパッタされた導電体が凹部の側壁
に付着しても、側壁には第１のバリアメタル層が形成さ
れているので、その付着物が層間絶縁膜に直接に接触す
ることはない。よって、付着物が銅もしくは銅合金であ
っても、第１のバリアメタル層により層間絶縁膜方向へ
の銅の移動が阻止されるので、その銅が層間絶縁膜中に
移動することはなく、配線間リークのない信頼性の高い
配線構造を得ることができる。

【００３８】また、第２のバリアメタル層を形成するの
で、層間絶縁膜最表面での銅との密着性を確保すること
ができ、かつ凹部内の溝底部の段差被覆性が確保でき
る。しかも、第２のバリアメタル層は従来のバリアメタ
ル層のような厚さに形成する必要がないので、凹部内に
埋め込んだ導電体を例えばＣＭＰによって除去する際
に、層間絶縁膜上の第２のバリアメタル層はＣＭＰによ
って研磨残りを生じることなく容易に除去することがで
きる。

【００３９】このように、第１のバリアメタル層を形成
した後、凹部の底部の第１のバリアメタル層を除去して
からスパッタエッチングを行い、その後第２のバリアメ
タル層を形成することから、容易に、配線間リークのな
い信頼性の高い配線構造を得るころができる。

【図面の簡単な説明】

【図１】本発明に係わる実施の形態を説明する製造工程
図である。

【図２】課題を説明する概略構成断面図である。

【符号の説明】

１５…層間絶縁膜、２２…凹部、３１…第１のバリアメ
タル層、３２…第２のバリアメタル層

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB04 BB17 BB18 BB30 BB32 BB33 BB36 CC01 DD04 DD07 DD08 DD16 DD17 DD23 DD37 DD43 DD52 DD53 DD64 DD75 FF16 FF18 FF22 HH20 5F033 HH11 HH12 HH19 HH21 HH32 HH33 HH34 JJ11 JJ12 JJ19 JJ21 JJ28 JJ32 JJ33 JJ34 KK11 MM02 MM10 MM12 MM13 NN05 NN06 NN07 PP06 PP15 PP27 PP28 QQ09 QQ12 QQ13 QQ14 QQ16 QQ25 QQ28 QQ31 QQ37 QQ48 QQ73 QQ75 QQ86 QQ92 QQ94 RR04 RR06 SS15 TT07 XX01 XX28 XX31

Claims (2)

【特許請求の範囲】
1. 【請求項１】 層間絶縁膜に凹部を形成する工程と、 前記凹部の内面に第１のバリアメタル層を形成する工程
   と、 前記凹部の底部の前記第１のバリアメタル層を選択的に
   除去して前記凹部の底部を露出させる工程と、 前記凹部の底部に対してスパッタエッチングを行う工程
   と、 前記凹部の内面に前記第１のバリアメタル層を介して第
   ２のバリアメタル層を形成する工程とを備えたことを特
   徴とする半導体装置の製造方法。
2. 【請求項２】 前記凹部は、接続孔、配線を形成するた
   めの溝、または配線を形成するための溝とその溝の底部
   に形成した接続孔からなることを特徴とする請求項１記
   載の半導体装置の製造方法。