JP2000323302A - チップ形ptcサーミスタ - Google Patents
チップ形ptcサーミスタInfo
- Publication number
- JP2000323302A JP2000323302A JP11175006A JP17500699A JP2000323302A JP 2000323302 A JP2000323302 A JP 2000323302A JP 11175006 A JP11175006 A JP 11175006A JP 17500699 A JP17500699 A JP 17500699A JP 2000323302 A JP2000323302 A JP 2000323302A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- main electrode
- conductive polymer
- main
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/146—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the resistive element surrounding the terminal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
率を大きくでき、耐圧を上げることができるチップ形P
TCサーミスタを提供することを目的とする。 【解決手段】 直方体形状をなし、かつPTC特性を有
する導電性ポリマ11の第1面に設けた第1の主電極1
2aおよび第1の副電極12bと、前記導電性ポリマ1
1の第1面に対向する第2面に設けた第2の主電極12
cおよび第2の副電極12dと、少なくとも前記導電性
ポリマ11の側面全面に設けられた第1、第2の側面電
極13a,13bとを備え、前記第1の主電極12aに
おける前記第1の側面電極13aとの接続部に近接する
部分と、前記第2の主電極12cにおける前記第2の側
面電極13bとの接続部に近接する部分のいずれか一
方、もしくは両方に切り欠き部14を設けたものであ
る。
Description
ositive Temperature Coefficient、以下「PTC」
と記す)特性を有する導電性ポリマを用いたチップ形P
TCサーミスタに関するものである。
て使用でき、電気回路に過電流が流れると、PTC特性
を有する導電性ポリマが自己発熱し、導電性ポリマが熱
膨張し高抵抗に変化し、電流を安全な微小領域まで減衰
させるものである。
ついて説明する。
は、特表平9−503097号公報に示されているよう
に、PTC特性を示す抵抗材料から成り、第1面、第2
面を有し、かつ第1面と第2面との間を通る開口部を設
けたPTC抵抗素子と、前記開口部の内部に位置し、か
つPTC抵抗素子の第1面と第2面との間を通り、前記
PTC抵抗素子に固定される横方向の導電部材と、前記
PTC抵抗素子の第1面に固定され、前記横方向の導電
部材に物理的かつ電気的に接続される第1層状導電部材
とを有するチップ形PTCサーミスタが開示されてい
る。図18(a)は従来のチップ形PTCサーミスタを
示す断面図であり、図18(b)は同上面図である。図
18(a)(b)において、1はPTC特性を有する導
電性ポリマよりなる抵抗体であり、2a,2b,2c,
2dは金属箔よりなる電極であり、3a,3bはスルー
ホールによる開口部であり、4a,4bはスルーホール
による開口部3a,3bの内部に形成され、電極2aと
2dおよび電極2bと2cを電気的に接続するめっきに
よる導電部材である。
PTCサーミスタに対して、実装時のはんだ付け部の外
観検査が容易で、かつフローはんだ付けを可能とするた
めに、PTC特性を有する導電性ポリマと、前記導電性
ポリマの第1面に位置する第1の主電極および第1の副
電極と、前記導電性ポリマの第1面に対向する第2面に
位置する第2の主電極と第2の副電極と、前記導電性ポ
リマの一方の側面および対向する側面に形成された第1
および第2の側面電極とを有するチップ形PTCサーミ
スタを開発した。
開発したチップ形PTCサーミスタの斜視図、断面図お
よび分解斜視図である。
ポリエチレン等の高分子材料と、カーボンブラック等の
導電性粒子との混合物からなるPTC特性を有するシー
ト状の導電性ポリマである。6a,6b,6c,6dは
金属箔よりなる電極であり、7a,7bは電極6aと6
dおよび6bと6cを電気的に接続するめっきによる側
面電極である。
が流れた際のチップ形PTCサーミスタは導電性ポリマ
5が自己発熱(発熱エネルギーP=I2×R、I:電
流、R:PTCサーミスタ抵抗値)によって膨張し、高
抵抗値に変化するが、上記従来の本発明者らが開発した
チップ形PTCサーミスタの構造では、電極6a,6c
によって、シート状の導電性ポリマ5の電流経路である
厚み方向への膨張が阻害され、これにより導電性ポリマ
5本来の抵抗値上昇能力までPTCサーミスタ抵抗値上
昇率を大きくできない。この結果、消費電力を(P=V
2/R、V:印加電圧)を一定に保つようにバランスの
とれる抵抗値上昇域が低下することで耐電圧を上げるこ
とができないという問題点を有していた。
で、過電流が流れた際に抵抗値上昇率を大きくでき、耐
電圧を上げることができるチップ形PTCサーミスタを
提供することを目的とするものである。
に本発明のチップ形PTCサーミスタは、PTC特性を
有する導電性ポリマと、前記導電性ポリマに接して設け
られた第1の主電極と、前記導電性ポリマを介して前記
第1の主電極に対向して設けられた第2の主電極と、前
記第1の主電極と電気的に接続する第1の電極と、前記
第2の主電極と電気的に接続する第2の電極と、前記第
1の主電極または前記第2の主電極の少なくとも一方に
設けられた変位抑制解除手段を有すことを特徴としてい
る。
が流れた際の導電性ポリマの抵抗値上昇率を大きくで
き、チップ形PTCサーミスタの耐電圧を上げることが
できるものである。
は、PTC特性を有する導電性ポリマと、前記導電性ポ
リマに接して設けられた第1の主電極と、前記導電性ポ
リマを介して前記第1の主電極に対向して設けられた第
2の主電極と、前記第1の主電極と電気的に接続する第
1の電極と、前記第2の主電極と電気的に接続する第2
の電極と、前記第1の主電極または前記第2の主電極の
少なくとも一方に設けられた変位抑制解除手段を有す構
成である。
2の主電極に変位抑制解除手段を設けたので、チップ形
PTCサーミスタ素子に過電流が流れた際には、導電性
ポリマが厚み方向へ膨張し易くなり、これにより、導電
性ポリマの比抵抗値が増大して抵抗値上昇率を大きくす
ることができるため、チップ形PTCサーミスタ自身の
抵抗値上昇性能も向上し、耐電圧を上げることができる
という作用を有するものである。
する導電性ポリマと、前記導電性ポリマに接して設けら
れた第1の主電極と、前記導電性ポリマを介して前記第
1の主電極に対向して設けられた第2の主電極と、前記
導電性ポリマの内部に位置し前記第1の主電極および前
記第2の主電極の間に設けられた奇数個の内層主電極
と、前記第1の主電極および前記第2の主電極と電気的
に接続する第1の電極と、前記第1の主電極と直接対向
する内層主電極と電気的に接続する第2の電極とを有
し、前記奇数個の内層主電極は交互に前記第1の電極ま
たは前記第2の電極と電気的に接続し、前記第1の主電
極、前記第2の主電極または前記内層主電極の少なくと
も一つに設けられた変位抑制解除手段を有すものであ
る。
同様の技術的背景により同様の作用を有する。
する導電性ポリマと、前記導電性ポリマに接して設けら
れた第1の主電極と、前記導電性ポリマを介して前記第
1の主電極に対向して設けられた第2の主電極と、前記
導電性ポリマの内部に位置し前記第1の主電極および前
記第2の主電極の間に設けられた偶数個の内層主電極
と、前記第1の主電極と電気的に接続する第1の電極
と、前記第2の主電極と電気的に接続する第2の電極と
を有し、前記第1の主電極と直接対向する内層主電極は
前記第2の電極と電気的に接続し、前記偶数個の内層主
電極は交互に前記第1の電極または前記第2の電極と電
気的に接続し、前記第1の主電極、前記第2の主電極ま
たは前記内層主電極の少なくとも一つに設けられた変位
抑制解除手段を有すものである。
術的背景により同様の作用を有する。
たは3のいずれかに記載のPTCサーミスタであって、
変位抑制解除手段が設けられた位置は、前記変位抑制解
除手段が設けられた第1の主電極、第2の主電極または
内層主電極に隣接する第1の主電極、第2の主電極また
は内層主電極の先端部に対向した位置であるものであ
る。
張しやすい構成となるので、導電性ポリマの抵抗値上昇
率をより大きくすることができるため、耐電圧をさらに
上げることができるという作用を有するものである。
たは3のいずれかに記載のPTCサーミスタであって、
変位抑制解除手段は、隣接する第1の主電極、第2の主
電極または内層主電極にそれぞれ設けられ、一の変位抑
制解除手段が配置された位置は、前記一の変位抑制解除
手段に隣接する他の一の変位抑制解除手段が配置された
位置に対し、前記第1の主電極と平行な面上で回転対称
にあることを特徴とするものである。
同様な効果を奏する。変位抑制解除手段を回転対称な位
置に配置するので、導電性ポリマの膨張によるPTCサ
ーミスタの変形を平均化することができ、信頼性の向上
を図る作用を有す。
たは3のいずれかに記載のチップ形PTCサーミスタで
あって、変位抑制解除手段は第1の主電極、第2の主電
極または内層主電極に設けた孔であることを特徴とする
ものである。
同様な作用を有する。
のいずれかに記載のチップ形PTCサーミスタ変位抑制
解除手段であって、第1の主電極、第2の主電極または
内層主電極に設けた切り欠きであることを特徴とするも
のである。
同様な作用を有する。
のいずれかに記載のチップ形PTCサーミスタであっ
て、第1の主電極の延長上に前記第1の主電極と電気的
に独立して設けられるとともに第2の電極と接続された
第1の副電極を有すことを特徴とするものである。
同様の作用を有する。
3、6または7のいずれかに記載のチップ形PTCサー
ミスタであって、第1の電極は導電性ポリマの一方の側
面に設けられた第1の側面電極であり、第2の電極は前
記導電性ポリマの他方の側面に設けられた第2の側面電
極であることを特徴とするものである。
同様な作用を有する。
3のいずれかに記載のチップ形PTCサーミスタであっ
て、第1の電極は導電性ポリマの内部に設けられた第1
の内部貫通電極であり、第2の電極は前記導電性ポリマ
の内部に設けられた第2の内部貫通電極であることを特
徴とするものである。
同様の作用を有する。
3のいずれかに記載のチップ形PTCサーミスタであっ
て、第1の電極は導電性ポリマの一方の側面に設けられ
た第1の側面電極および前記導電性ポリマの内部に設け
られた第1の内部貫通電極であり、第2の電極は前記導
電性ポリマの他方の側面に設けられた第2の側面電極お
よび前記導電性ポリマの内部に設けられた第2の内部貫
通電極であることを特徴とするものである。
同様の作用を有する。
態1におけるチップ形PTCサーミスタについて図面を
参照しながら説明する。
るチップ形PTCサーミスタの斜視図、図1(b)は構
成部材の分解斜視図、図1(c)は図1(a)のA−A
線断面図である。
結晶性ポリマである高密度ポリエチレンと導電性粒子で
あるカーボンブラック等との混合物からなる直方体形状
をしたPTC特性を有する導電性ポリマである。12a
は前記導電性ポリマ11の第1面に位置する第1の主電
極であり、12bは前記第1の主電極12aと同じ面に
位置し、かつ前記第1の主電極12aと独立した第1の
副電極である。ここで、第1の主電極12aと同じ面と
は、第1の主電極12aの延長上に位置することを意味
し、第1の主電極12aと独立したとは、第1の主電極
12aと電気的に直接接続されていないことを意味する
が、導電性ポリマ11を介して通電することを排する意
ではない。12cは前記導電性ポリマ11の第1面に対
向する第2面に位置する第2の主電極であり、12dは
前記第2の主電極12cと同じ面に位置し、かつ前記第
2の主電極12cと独立した第2の副電極であり、それ
ぞれ銅あるいはニッケル等の金属箔からなる。13aは
前記導電性ポリマ11の一方の側面全面および前記第1
の主電極12aの端縁部と前記第2の副電極12dとに
回り込むように設けられ、かつ前記第1の主電極12a
と前記第2の副電極12dとを電気的に接続するニッケ
ルめっき層からなる第1の側面電極であり、13bは前
記第1の側面電極13aに対向する前記導電性ポリマ1
1の他方の側面全面および前記第2の主電極12cの端
縁部と前記第1の副電極12bとに回り込むように設け
られ、かつ前記第2の主電極12cと前記第1の副電極
12bとを電気的に接続するニッケルめっき層からなる
第2の側面電極である。14は第1の主電極12aおよ
び第2の主電極12cに設けた切り欠き部である。15
a,15bは前記導電性ポリマ11の第1面と第2面の
最外層に設けられたエポキシ混合アクリル系樹脂からな
る第1、第2の保護コートである。
態1におけるチップ形PTCサーミスタについて、次に
その製造方法について図面を参照しながら説明する。
(d)は、本発明の実施の形態1におけるチップ形PT
Cサーミスタの製造方法を示す工程図である。
エチレン42重量%と、ファーネス法で製造した平均粒
径58nm、比表面積38m2/gのカーボンブラック
57重量%と、酸化防止剤1重量%とを約170℃に加
熱した2本熱ロールにより約20分間混合し、そして前
記混合物を2本熱ロールからシート状で取り出し、図2
(a)に示す厚みが約0.16mmのシート状の導電性
ポリマ21を作製した。尚、図2の導電性ポリマ21
は、完成時には図1の導電性ポリマ11を形成するもの
である。
によりパターン形成を行い、図2(b)に示す電極22
を作製した。ここで電極22は、完成時には第1の主電
極12a、第1の副電極12b、第2の主電極12c、
第2の副電極12dを形成するものである。
主電極12aと第2の主電極12cのいずれか一方、も
しくは両方に、第1の側面電極13aおよび第2の側面
電極13bとの接続部に近接して設けた切り欠き部に相
当するものである。図2(b)の24は後工程で個片状
に分割したときに主電極と副電極を独立させるためのギ
ャップを形成する溝であり、25は個片状に分割すると
きに、電解銅箔を切断する部分を減らし、分割時の電解
銅箔のダレやバリを少なくするための溝である。
の導電性ポリマ21の上下に電極22を重ね、温度17
5℃、真空度約20Torr、面圧力約75kgf/c
m2で約1分間の真空熱プレスにより加熱加圧成形し、
一体化した図3(a)に示す第1のシート26を作製し
た。
処理(110℃〜120℃で1時間)した後、電子線照
射装置内で電子線を約40Mrad照射し、高密度ポリ
エチレンの架橋を行った。
グにより、細長い一定間隔の貫通溝27を所望のチップ
形PTCサーミスタの長手方向の幅を残して形成した。
7を形成した第1のシート26の上下面に貫通溝27の
周辺を除いて、エポキシ混合アクリル系のUV硬化と熱
硬化との併用硬化型樹脂をスクリーン印刷し、UV硬化
炉で片面ずつ仮硬化し、その後、熱硬化炉で両面同時に
本硬化を行って保護コート28を形成した。
ト26の保護コート28が形成されていない部分と貫通
溝27の内壁に、スルファミン酸ニッケル浴中で約40
分間、電流密度約4A/dm2の条件で、約20μmの
ニッケルめっき層からなる側面電極29を形成した。
6をダイシングにより個片に分割し、図3(d)に示す
本発明のチップ形PTCサーミスタ30を作製した。
プ形PTCサーミスタの十分な抵抗値上昇率を得るため
に、導電性ポリマ11の両面に設けられた第1、第2の
主電極12a,12cのいずれか一方、もしくは両方
に、第1の側面電極13aと第2の側面電極13bのい
ずれか一方もしくは両方との接続部に近接して切り欠き
部14を設ける必要性について説明する。
実装部品として基板上に実装し、過電流が流れた場合に
自己発熱によって、導電性ポリマ11が膨張して比抵抗
値が増大し、過電流を微小な値まで低下させるものであ
る。従来のチップ形PTCサーミスタにおいては、図1
9に示すように導電性ポリマ5の両面を電極6aと電極
6cで挟んだ構造となっているため、導電性ポリマ5は
厚み方向に膨張しにくいものである。そこで、図1に示
す第1、第2の主電極12a,12cのいずれか一方、
もしくは両方に、第1の側面電極13aと第2の側面電
極13bのいずれか一方もしくは両方との接続部に近接
して切り欠き部14を設けると、この切り欠き部14の
存在により、金属箔の切り欠き部14で挟まれた部分の
変形が容易になり導電性ポリマ11は厚み方向へ膨張し
やすい構造となる。その結果、導電性ポリマ11の持つ
膨張性能を十分に引出すことができ、チップ形PTCサ
ーミスタの抵抗値上昇率の向上が可能となる。それ故、
印加電圧がより大きい場合においても消費電力を一定に
保ち、破壊することなく過電流を抑制することができ、
耐電圧の大きいチップ形PTCサーミスタを実現させる
ことが可能となる。
で、第1の主電極12aおよび第2の主電極12cに第
1の側面電極13aおよび第2の側面電極13bとの接
続部に近接して切り欠き部14を設けたサンプルと、切
り欠き部14を設けないサンプルをそれぞれ作製した。
2cに第1の側面電極13aおよび第2の側面電極13
bとの接続部に近接して切り欠き部14を設けたことに
よる抵抗値上昇率の違いを確認するために、以下の試験
を行った。
第2の主電極12cに第1の側面電極13aおよび第2
の側面電極13bとの接続部に近接して切り欠き部14
を設けたサンプルと、切り欠き部14を設けないサンプ
ルをそれぞれ5個ずつプリント基板に実装し、恒温槽の
中に置いた。恒温槽の温度を25℃から150℃まで2
℃/分で上昇させ各温度でサンプルの抵抗値を測定し
た。図4に第1の主電極12aおよび第2の主電極12
cに第1の側面電極13aおよび第2の側面電極13b
との接続部に近接して切り欠き部14を設けたサンプル
と、切り欠き部14を設けないサンプルの抵抗/温度特
性の一例を示す。第1の主電極12aおよび第2の主電
極12cに第1の側面電極13aおよび第2の側面電極
13bとの接続部に近接して切り欠き部14を設けた場
合には、切り欠き部14を設けない場合と比較して、1
25℃到達時の抵抗値が大きくなっていることが確認で
きた。
第1の主電極12aおよび第2の主電極12cに第1の
側面電極13aおよび第2の側面電極13bとの接続部
に近接して切り欠き部14を設けた場合について説明し
たが、図5(a)〜(c)に示すように、第1の主電極
12aおよび第2の主電極12cに第1の側面電極13
aおよび第2の側面電極13bとの接続部に近接して孔
16を設けた場合においても、本発明の実施の形態1と
同様の効果が得られるものである。
第1の主電極12aおよび第2の主電極12cの両方
に、第1の側面電極13aまたは第2の側面電極13b
との接続部に近接して切り欠き部14あるいは孔16を
設けた場合について説明したが、第1の主電極12aと
第2の主電極12cのいずれか一方に、第1の側面電極
13aまたは第2の側面電極13bとの接続部に近接し
て切り欠き部14を設け、かつ他方に少なくとも1個以
上の孔16を設けた場合においても、本発明の実施の形
態1と同様の効果が得られるものである。
aと電気的に接続する第1の電極として第1の側面電極
13aを用いたが、導電性ポリマ11の側面全面に設け
られた電極に限られず、側面の一部に設けられた電極で
あっても良い。また、図6に示すように導電性ポリマ1
1の内部に設けられた第1の内部貫通電極17aであっ
てもよい。図6は、図1と同じ構成要素には同じ符号を
付している。図6(a)は中央部での断面図であり、図
6(b)は平面図である。さらに第1の側面電極13a
と第1の内部貫通電極17aの両方を有する構造であっ
てもよい。同様に第2の電極においても第2の側面電極
13bの形状に限られず、図6に示す第2の内部貫通電
極17bであってもよいし、第2の側面電極13bと第
2の内部貫通電極17bの両方を有する構造であっても
良い。
電極12dがない構成であっても、PTCサーミスタに
過電流が流れても導電性ポリマ11の厚み方向への膨張
を妨げるものではなく本発明の目的を達成するが、これ
らを設けることで信頼性の向上を図ることができる。
段として、第1の主電極12aに切り欠き部または孔を
設けたものとしたが、第1の主電極12aの一部分の強
度を他の部分より弱くする構成であればよい。第2の主
電極12cも同様である。
の主電極12aのいずれに設けても効果は奏するが、第
2の主電極12bの先端と対向する部分から第1の側面
電極13aと接続している部分までの間に設けるとより
大きな効果が得られる。第2の主電極12cに設けた変
位抑制解除手段についても同様である。
態2におけるチップ形PTCサーミスタについて図面を
参照しながら説明する。
るチップ形PTCサーミスタの斜視図、図7(b)は構
成部材の分解斜視図、図7(c)は図7(a)のA−A
線断面図である。
結晶性ポリマである高密度ポリエチレンと導電性粒子で
あるカーボンブラック等との混合物からなる直方体形状
をしたPTC特性を有する導電性ポリマである。32a
は前記導電性ポリマ31の第1面に位置する第1の主電
極であり、32bは前記第1の主電極32aと同じ面に
位置し、かつ前記第1の主電極32aと独立した第1の
副電極であり、32cは前記導電性ポリマ31の第1面
に対向する第2面に位置する第2の主電極であり、32
dは前記第2の主電極32cと同じ面に位置し、かつ前
記第2の主電極32cと独立した第2の副電極であり、
それぞれ銅あるいはニッケル等の金属箔からなる。33
aは前記導電性ポリマ31の一方の側面全面および前記
第1の主電極32aの端縁部と前記第2の主電極32c
の端縁部とに回り込むように設けられ、かつ前記第1の
主電極32aと前記第2の主電極32cとを電気的に接
続するニッケルめっき層からなる第1の側面電極であ
り、33bは前記第1の側面電極33aに対向する前記
導電性ポリマ31の他方の側面全面および前記第2の副
電極32dと前記第1の副電極32bとに回り込むよう
に設けられ、かつ前記第2の副電極32dと前記第1の
副電極32bとを電気的に接続するニッケルめっき層か
らなる第2の側面電極である。34aは前記導電性ポリ
マ31の内部に位置して前記第1、第2の主電極32
a,32cに平行に設けられ、第2の側面電極33bと
電気的に接続された内層主電極、34bは前記内層主電
極34aと同じ面に位置し、かつこの内層主電極34a
と独立し、第1の側面電極33aと電気的に接続された
内層副電極であり、これらは銅あるいはニッケル等の金
属箔からなるものである。35は第1の主電極32aお
よび第2の主電極32cに設けた切り欠き部である。3
6a,36bは前記導電性ポリマ31の第1面と第2面
の最外層に設けられたエポキシ混合アクリル系樹脂から
なる第1、第2の保護コートである。
態2におけるチップ形PTCサーミスタについて、次に
その製造方法について図面を参照しながら説明する。
2におけるチップ形PTCサーミスタの製造方法を示す
工程図である。
ート状の導電性ポリマ41および電極42を作製する。
次に図8(a)に示すようにシート状の導電性ポリマ4
1および電極42を交互に重ね、加熱加圧成形して図8
(b)に示す第1のシート46を作製する。以下、本発
明の実施の形態1と同様に製造し、本発明のチップ形P
TCサーミスタを作製した。
プ形PTCサーミスタの十分な抵抗値上昇率を得るため
に、導電性ポリマ31の両面に設けられた第1、第2の
主電極32a,32cのいずれか一方、もしくは両方
に、第1の側面電極33aとの接続部に近接して切り欠
き部35を設ける必要性について説明する。
で、第1の主電極32aおよび第2の主電極32cに第
1の側面電極33aとの接続部に近接して切り欠き部3
5を設けたサンプルと、切り欠き部35を設けないサン
プルをそれぞれ作製した。
2cに第1の側面電極33aとの接続部に近接して切り
欠き部35を設けたことによる抵抗値上昇率の違いを確
認するために、本発明の実施の形態1と同様、サンプル
をそれぞれ5個ずつプリント基板に実装し、恒温槽中で
25℃から150℃まで2℃/分で上昇させ各温度でサ
ンプルの抵抗値を測定した。その結果、第1の主電極3
2aおよび第2の主電極32cに第1の側面電極33a
との接続部に近接して切り欠き部35を設けた場合に
は、切り欠き部35を設けない場合と比較して、125
℃到達時の抵抗値が大きくなっていることが確認でき
た。
第1の主電極32aおよび第2の主電極32cに第1の
側面電極33aとの接続部に近接して切り欠き部35を
設けた場合について説明したが、図9(a)〜(c)に
示すように、さらに内層主電極34aに第2の側面電極
33bとの接続部に近接して切り欠き部35aを設けた
場合においても、本発明の実施の形態2と同様の効果が
得られるものである。
第1の主電極32aおよび第2の主電極32cに第1の
側面電極33aとの接続部に近接して切り欠き部35を
設けた場合について説明したが、図10(a)〜(c)
に示すように、第1の主電極32aと第2の主電極32
cに第1の側面電極33aとの接続部に近接して孔37
を設けるか、あるいは図11(a)〜(c)に示すよう
に、第1の主電極32a、第2の主電極32cおよび内
層主電極34aに、第1の側面電極33aおよび第2の
側面電極33bとの接続部に近接して孔37,37aを
設けた場合においても、本発明の実施の形態2と同様の
効果が得られるものである。
ては、第1の主電極32aおよび第2の主電極32cの
両方に、第1の側面電極33aとの接続部に近接して切
り欠き部35あるいは孔37を設けた場合について説明
したが、第1の主電極32aと第2の主電極32cのい
ずれか一方に、第1の側面電極33aとの接続部に近接
して切り欠き部35を設け、かつ他方に少なくとも1個
以上の孔37を設けた場合においても、本発明の実施の
形態2と同様の効果が得られるものである。
導電性ポリマ31の内部に位置して、1個の内層主電極
34aと1個の内層副電極34bを設けたものについて
説明したが、3個、5個という具合に奇数の内層主電極
と奇数の内層副電極を導電性ポリマの内部に位置して設
けたものにも、本発明の実施の形態2で示した構造が適
用できるものである。
副電極を設けた場合、3個以上の奇数の内層主電極に形
成される切り欠き部35と孔37は、どちらか一方にす
るか、あるいは両方を適宜組み合わせた場合において
も、本発明の実施の形態2と同様の効果が得られるもの
である。
ては、内層副電極34bを形成したものについて説明し
たが、内層副電極34bを形成していないものにも適用
でき、この場合も、本発明の実施の形態2と同様の効果
が得られるものである。
と同様に、第1の電極は第1の側面電極33aに限られ
ず、導電性ポリマ31の側面全面に設けられたものでな
くても良く、側面の一部に設けられたものや、図6に示
す内部貫通電極のようなものであっても良いし、側面電
極と内部貫通電極の両方を有するものであっても良い。
は孔に限らず、第1の主電極32aの一部の強度を他の
部分より弱くする構成であればよいのも実施の形態1と
同様である。
の形態1と同様に、第1の主電極32aに設けた変位抑
制解除手段はこれに隣接する第1の内層主電極34aの
先端部から第1の主電極と第1の側面電極33aの間に
設けるとより大きな効果が得られる。第2の側面電極3
3b、内層主電極34aについても同様である。
態3におけるチップ形PTCサーミスタについて図面を
参照しながら説明する。
けるチップ形PTCサーミスタの斜視図、図12(b)
は構成部材の分解斜視図、図12(c)は図12(a)
のA−A線断面図である。
は結晶性ポリマである高密度ポリエチレンと導電性粒子
であるカーボンブラック等との混合物からなる直方体形
状をしたPTC特性を有する導電性ポリマである。52
aは前記導電性ポリマ51の第1面に位置する第1の主
電極であり、52bは前記第1の主電極52aと同じ面
に位置し、かつ前記第1の主電極52aと独立した第1
の副電極であり、52cは前記導電性ポリマ51の第1
面に対向する第2面に位置する第2の主電極であり、5
2dは前記第2の主電極52cと同じ面に位置し、かつ
前記第2の主電極52cと独立した第2の副電極であ
り、それぞれ銅あるいはニッケル等の金属箔からなる。
53aは前記導電性ポリマ51の一方の側面全面および
前記第1の主電極52aの端縁部と前記第2の副電極5
2dとに回り込むように設けられ、かつ前記第1の主電
極52aと前記第2の副電極52dとを電気的に接続す
るニッケルめっき層からなる第1の側面電極であり、5
3bは前記第1の側面電極53aに対向する前記導電性
ポリマ51の他方の側面全面および前記第2の主電極5
2cの端縁部と前記第1の副電極52bとに回り込むよ
うに設けられ、かつ前記第2の主電極52cと前記第1
の副電極52bとを電気的に接続するニッケルめっき層
からなる第2の側面電極である。54aは前記導電性ポ
リマ51の内部に位置して前記第1、第2の主電極52
a,52cに平行に設けられ、第2の側面電極53bと
電気的に接続された第1の内層主電極、54bは前記第
1の内層主電極54cと同じ面に位置し、かつこの第1
の内層主電極54aと独立し、第1の側面電極53aと
電気的に接続された第1の内層副電極であり、54cは
前記導電性ポリマ51の内部に位置して前記第1、第2
の主電極52a,52cに平行に設けられ、第1の側面
電極53aと電気的に接続された第2の内層主電極、5
4dは前記第2の内層主電極54cと同じ面に位置し、
かつこの第2の内層主電極54cと独立し、第2の側面
電極53bと電気的に接続された第2の内層副電極であ
り、これらは銅あるいはニッケル等の金属箔からなるも
のである。55は第1の主電極52aおよび第2の主電
極52cに設けた切り欠き部である。56a,56bは
前記導電性ポリマ51の第1面と第2面の最外層に設け
られたエポキシ混合アクリル系樹脂からなる第1、第2
の保護コートである。
態3におけるチップ形PTCサーミスタについて、次に
その製造方法について図面を参照しながら説明する。
態3におけるチップ形PTCサーミスタの製造方法を示
す工程図である。
ート状の導電性ポリマ61および電極62を作製する。
次に本発明の実施の形態1と同様に、シート状の導電性
ポリマ61の上下に電極62を重ね、真空熱プレスによ
り加熱加圧成形して一体化した図13(a)に示す第1
のシート66を作製し、その後、この第1のシート66
の両側に、シート状の導電性ポリマ61と電極62を電
極62が最外層にくるように交互に積層し、加熱加圧成
形して図13(b)に示す第2のシート67を作製す
る。以下、本発明の実施の形態1と同様に製造し、本発
明のチップ形PTCサーミスタを作製した。
プ形PTCサーミスタの十分な抵抗値上昇率を得るため
に、導電性ポリマ51の両面に設けられた第1、第2の
主電極52a,52cのいずれか一方、もしくは両方
に、第1の側面電極53aと第2の側面電極53bのい
ずれか一方もしくは両方との接続部に近接して切り欠き
部55を設ける必要性について以下の比較サンプルを用
いて説明する。
で、第1の主電極52aおよび第2の主電極52cに第
1の側面電極53aおよび第2の側面電極53bとの接
続部に近接して切り欠き部55を設けたサンプルと、切
り欠き部55を設けないサンプルをそれぞれ作製した。
2cに第1の側面電極53aおよび第2の側面電極53
bとの接続部に近接して切り欠き部55を設けたことに
よる抵抗値上昇率の違いを確認するために、本発明の実
施の形態1と同様、サンプルをそれぞれ5個ずつプリン
ト基板に実装し、恒温槽中で25℃から150℃まで2
℃/分で上昇させ各温度でサンプルの抵抗値を測定し
た。その結果、第1の主電極52aおよび第2の主電極
52cに第1の側面電極53aおよび第2の側面電極5
3bとの接続部に近接して切り欠き部55を設けた場合
には、切り欠き部55を設けない場合と比較して、12
5℃到達時の抵抗値が大きくなっていることが確認でき
た。
第1の主電極52aおよび第2の主電極52cに、第1
の側面電極53aおよび第2の側面電極53bとの接続
部に近接して切り欠き部55を設けた場合について説明
したが、図14(a)〜(c)に示すように、さらに第
1の内層主電極54aおよび第2の内層主電極54c
に、第2の側面電極53bおよび第1の側面電極53a
との接続部に近接して切り欠き部55a,55bを設け
た場合においても、本発明の実施の形態3と同様の効果
が得られるものである。
第1の主電極52aおよび第2の主電極52cに、第1
の側面電極53aおよび第2の側面電極53bとの接続
部に近接して切り欠き部55を設けた場合について説明
したが、図15(a)〜(c)に示すように、第1の主
電極52aと第2の主電極52cに、第1の側面電極5
3aおよび第2の側面電極53bとの接続部に近接して
孔57を設けるか、あるいは図16(a)〜(c)に示
すように、第1の主電極52a、第2の主電極52c、
第1の内層主電極54aおよび第2の内層主電極54c
に、第1の側面電極53aおよび第2の側面電極53b
との接続部に近接して孔57,57aを設けた場合にお
いても、本発明の実施の形態3と同様の効果が得られる
ものである。
ては、第1の主電極52aおよび第2の主電極52cの
両方に、第1の側面電極53aまたは第2の側面電極5
3bとの接続部に近接して切り欠き部55あるいは孔5
7を設けた場合について説明したが、第1の主電極52
aと第2の主電極52cのいずれか一方に、第1の側面
電極53aまたは第2の側面電極53bとの接続部に近
接して切り欠き部55を設け、かつ他方に少なくとも1
個以上の孔57を設けた場合においても、本発明の実施
の形態3と同様の効果が得られるものである。
導電性ポリマ51の内部に位置して、1個の内層主電極
54aと第1の内層副電極54bおよび第2の内層主電
極54cと第2の内層副電極54dを設けたものについ
て説明したが、4個、6個という具合に偶数の内層主電
極と偶数の内層副電極を導電性ポリマの内部に位置して
設けたものにも、本発明の実施の形態3で示した構造が
適用できるものである。
副電極を設けた場合、2個以上の偶数の内層主電極に形
成される切り欠き部55と孔57は、どちらか一方にす
るか、あるいは両方を適宜組み合わせた場合において
も、本発明の実施の形態3と同様の効果が得られるもの
である。
ては、第1の内層副電極54bおよび第2の内層副電極
54dを形成したものについて説明したが、第1の内層
副電極54bおよび第2の内層副電極54dを形成して
いないものにも適用でき、この場合も、本発明の実施の
形態3と同様の効果が得られるものである。
のようなものであってもよい。58a〜58dはそれぞ
れ第1の主電極52a、第2の主電極52c、第1の内
層主電極54a、第2の内層主電極54cに設けられた
変位抑制解除手段としての切り欠き部である。図12に
示した切り欠き部55は紙面の前後方向の両側から設け
られているのに対し、図17の切り欠き部58a〜58
dは片側から設けられている。言い換えると、図12の
第1の主電極52aは切り欠き部55を設けることで中
央部のみ残した形状となっているのに対し、図17の第
1の主電極52aは切り欠き部58aを設けることで片
側の端のみ残した形状となる。従って、図17の第1の
主電極52aの方がより変形し易い形状であり、導電性
ポリマ51の膨張を抑制する力は小さいものとなる。よ
って、過電流が流れた時の抵抗値上昇をより大きくする
ことができる。尚、第1の主電極52aだけでなく、第
2の主電極52c、第1の内層主電極54a、第2の内
層主電極54cについても同様である。また、このよう
な変位抑制解除手段の形状は、実施の形態1、実施の形
態2のチップ形PTCサーミスタにおいても同様に用い
ることができる。
1の主電極52aに設けられた切り欠き部58aと、こ
れと隣接する第1の内層主電極54aに設けられた切り
欠き部58cとは、回転対称の位置にある。さらに、切
り欠き部58cと、これに隣接する第2の内層主電極5
4cに設けられた切り欠き部58dも回転対称の位置に
あり、切り欠き部58dと切り欠き部58bも同様な関
係にある。ここで回転対称の基準となる回転軸は第1の
主電極52a、導電性ポリマ51、第1の内層主電極5
4a等を積層する方向である。言い換えると第1の主電
極52aと平行な面上で回転対称となる関係に切り欠き
部58a,58cはある。
き部58aより先端方向(第1の側面電極53aと離れ
る方向)にある部分で、導電性ポリマ51の膨張による
変位が最も少ないのは切り欠き部58aに近接する近傍
部59aであり、最も大きいのが近傍部59aから最も
離れた先端部59bとなる。
内層主電極54c、第2の主電極52cの中で、最も変
位が大きくなるのはそれぞれ近傍部59c,59e,5
9gであり、小さいのは先端部59d,59f,59h
である。
e,59gと先端部59b,59d,59f,59hを
導電性ポリマ51を介して交互に対向させる構成にして
いるので、チップ形PTCサーミスタ全体としての変位
はある程度平均化される。これにより信頼性が向上す
る。
58c,58bを手前に形成した場合、言い換えると、
第1の内層主電極54a、第2の主電極52cをA−A
を対称線として反転させた場合、紙面手前側の導電性ポ
リマ51は紙面奥側のそれよりも膨張し易くなる。これ
によりチップ形PTCサーミスタの紙面手前側の変位は
大きくなるのに対し奥側の変位は小さいものとなり、全
体として不均一な変形が生じる。
手前側では上へ、紙面奥側では下へ回転させようとする
力が働くので、第1の側面電極53aと第1の主電極5
2aの接続の信頼性が低下する。
課題も解決することができる。
も変位抑制解除手段の配置を回転対称にすることで同様
の効果を奏する。
52a、第1の副電極52b、第2の主電極52c、第
2の副電極52d、第1の内層主電極54a、第1の内
層副電極54b、第2の内層主電極54c、第2の内層
副電極54dを金属箔で形成した場合について説明した
が、導電性材料をスパッタリング、溶射、めっきによっ
て形成した場合、また、導電材料をスパッタリングまた
は溶射した後に、めっきすることにより形成した場合、
あるいは、導電性シートで構成した場合、金属粉、金属
酸化物、導電性を有する窒化物若しくは炭化物、カーボ
ンのいずれかを含む導電性シートで構成した場合、金属
網と金属粉、金属酸化物、導電性を有する窒化物若しく
は炭化物、カーボンのいずれかを含む導電性シートで形
成した場合についても、同様の効果が得られる。なお、
実施の形態1、2においても同様である。
ーミスタは、PTC特性を有する導電性ポリマと、前記
導電性ポリマに接して設けられた第1の主電極と、前記
導電性ポリマを介して前記第1の主電極に対向して設け
られた第2の主電極と、前記第1の主電極と電気的に接
続する第1の電極と、前記第2の主電極と電気的に接続
する第2の電極と、前記第1の主電極または前記第2の
主電極の少なくとも一方に設けられた変位抑制解除手段
を有すものである。
導電性ポリマが電流経路である厚み方向へ膨張し易くな
り、これにより、導電性ポリマの比抵抗値が増大して抵
抗値上昇率を大きくすることができるため、チップ形P
TCサーミスタに過電流が流れた際の抵抗値上昇性能も
向上し耐電圧を上げることができるという効果を有する
ものである。
PTCサーミスタの斜視図 (b)同チップ形PTCサーミスタの構成部材の分解斜
視図 (c)(a)におけるA−A線断面図
チップ形PTCサーミスタの製造方法を示す工程図
製造方法を示す工程図
場合と設けない場合の抵抗と温度の関係の測定結果を示
す特性図
PTCサーミスタの変形例を示す斜視図 (b)同変形例におけるチップ形PTCサーミスタの構
成部材の分解斜視図 (c)(a)におけるA−A線断面図
PTCサーミスタの変形例を示す断面図 (b)同変形例の平面図
PTCサーミスタの斜視図 (b)本発明の実施の形態2におけるチップ形PTCサ
ーミスタの構成部材の分解斜視図 (c)(a)におけるA−A線断面図
ップ形PTCサーミスタの製造方法を示す工程図
PTCサーミスタの変形例を示す斜視図 (b)同変形例におけるチップ形PTCサーミスタの構
成部材の分解斜視図 (c)(a)におけるA−A線断面図
形PTCサーミスタの変形例を示す斜視図 (b)同変形例におけるチップ形PTCサーミスタの構
成部材の分解斜視図 (c)(a)におけるA−A線断面図
形PTCサーミスタの変形例を示す斜視図 (b)同変形例におけるチップ形PTCサーミスタの構
成部材の分解斜視図 (c)(a)におけるA−A線断面図
形PTCサーミスタの斜視図 (b)同チップ形PTCサーミスタの構成部材の分解斜
視図 (c)(a)におけるA−A線断面図
チップ形PTCサーミスタの製造方法を示す工程図
形PTCサーミスタの変形例を示す斜視図 (b)同変形例におけるチップ形PTCサーミスタの構
成部材の分解斜視図 (c)(a)におけるA−A線断面図
形PTCサーミスタの変形例を示す斜視図 (b)同変形例におけるチップ形PTCサーミスタの構
成部材の分解斜視図 (c)(a)におけるA−A線断面図
形PTCサーミスタの変形例を示す斜視図 (b)同変形例におけるチップ形PTCサーミスタの構
成部材の分解斜視図 (c)(a)におけるA−A線断面図
形PTCサーミスタの変形例を示す斜視図 (b)同変形例におけるチップ形PTCサーミスタの構
成部材の分解斜視図 (c)(a)におけるA−A線断面図
面図 (b)同チップ形PTCサーミスタの上面図
視図 (b)(a)におけるA−A線断面図 (c)従来のチップ形PTCサーミスタの構成部材の分
解斜視図
部 16,37,37a,57,57a 孔 17a 第1の内部貫通電極 17b 第2の内部貫通電極 34a,54a 第1の内層主電極 34b,54b 第1の内層副電極 54c 第2の内層主電極 54d 第2の内層副電極
Claims (11)
- 【請求項1】 PTC特性を有する導電性ポリマと、前
記導電性ポリマに接して設けられた第1の主電極と、前
記導電性ポリマを介して前記第1の主電極に対向して設
けられた第2の主電極と、前記第1の主電極と電気的に
接続する第1の電極と、前記第2の主電極と電気的に接
続する第2の電極と、前記第1の主電極または前記第2
の主電極の少なくとも一方に設けられた変位抑制解除手
段を有すことを特徴とするチップ形PTCサーミスタ。 - 【請求項2】 PTC特性を有する導電性ポリマと、前
記導電性ポリマに接して設けられた第1の主電極と、前
記導電性ポリマを介して前記第1の主電極に対向して設
けられた第2の主電極と、前記導電性ポリマの内部に位
置し前記第1の主電極および前記第2の主電極の間に設
けられた奇数個の内層主電極と、前記第1の主電極およ
び前記第2の主電極と電気的に接続する第1の電極と、
前記第1の主電極と直接対向する内層主電極と電気的に
接続する第2の電極とを有し、前記奇数個の内層主電極
は交互に前記第1の電極または前記第2の電極と電気的
に接続し、前記第1の主電極、前記第2の主電極または
前記内層主電極の少なくとも一つに設けられた変位抑制
解除手段を有すことを特徴とするチップ形PTCサーミ
スタ。 - 【請求項3】 PTC特性を有する導電性ポリマと、前
記導電性ポリマに接して設けられた第1の主電極と、前
記導電性ポリマを介して前記第1の主電極に対向して設
けられた第2の主電極と、前記導電性ポリマの内部に位
置し前記第1の主電極および前記第2の主電極の間に設
けられた偶数個の内層主電極と、前記第1の主電極と電
気的に接続する第1の電極と、前記第2の主電極と電気
的に接続する第2の電極とを有し、前記第1の主電極と
直接対向する内層主電極は前記第2の電極と電気的に接
続し、前記偶数個の内層主電極は交互に前記第1の電極
または前記第2の電極と電気的に接続し、前記第1の主
電極、前記第2の主電極または前記内層主電極の少なく
とも一つに設けられた変位抑制解除手段を有すことを特
徴とするチップ形PTCサーミスタ。 - 【請求項4】 変位抑制解除手段が設けられた位置は、
前記変位抑制解除手段が設けられた第1の主電極、第2
の主電極または内層主電極に隣接する第1の主電極、第
2の主電極または内層主電極の先端部に対向した位置で
あることを特徴とする請求項1から3のいずれかに記載
のチップ形PTCサーミスタ。 - 【請求項5】 変位抑制解除手段は、隣接する第1の主
電極、第2の主電極または内層主電極にそれぞれ設けら
れ、一の変位抑制解除手段が配置された位置は、前記一
の変位抑制解除手段に隣接する他の一の変位抑制解除手
段が配置された位置に対し、前記第1の主電極と平行な
面上で回転対称にあることを特徴とする請求項1、2ま
たは3のいずれかに記載のチップ形PTCサーミスタ。 - 【請求項6】 変位抑制解除手段は第1の主電極、第2
の主電極または内層主電極に設けた孔であることを特徴
とする請求項1、2または3のいずれかに記載のチップ
形PTCサーミスタ。 - 【請求項7】 変位抑制解除手段は第1の主電極、第2
の主電極または内層主電極に設けた切り欠きであること
を特徴とする請求項1から3のいずれかに記載のチップ
形PTCサーミスタ。 - 【請求項8】 第1の主電極の延長上に前記第1の主電
極と電気的に独立して設けられるとともに第2の電極と
接続された第1の副電極を有すことを特徴とする請求項
1から3のいずれかに記載のチップ形PTCサーミス
タ。 - 【請求項9】 第1の電極は導電性ポリマの一方の側面
に設けられた第1の側面電極であり、第2の電極は前記
導電性ポリマの他方の側面に設けられた第2の側面電極
であることを特徴とする請求項1、2、3、6または7
のいずれかに記載のチップ形PTCサーミスタ。 - 【請求項10】 第1の電極は導電性ポリマの内部に設
けられた第1の内部貫通電極であり、第2の電極は前記
導電性ポリマの内部に設けられた第2の内部貫通電極で
あることを特徴とする請求項1から3のいずれかに記載
のチップ形PTCサーミスタ。 - 【請求項11】 第1の電極は導電性ポリマの一方の側
面に設けられた第1の側面電極および前記導電性ポリマ
の内部に設けられた第1の内部貫通電極であり、第2の
電極は前記導電性ポリマの他方の側面に設けられた第2
の側面電極および前記導電性ポリマの内部に設けられた
第2の内部貫通電極であることを特徴とする請求項1か
ら3のいずれかに記載のチップ形PTCサーミスタ。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17500699A JP4419214B2 (ja) | 1999-03-08 | 1999-06-22 | チップ形ptcサーミスタ |
US09/936,191 US6556123B1 (en) | 1999-03-08 | 2000-03-02 | Polymer chip PTC thermistor |
KR10-2001-7011405A KR100479964B1 (ko) | 1999-03-08 | 2000-03-02 | 칩형 ptc 서미스터 |
DE60028360T DE60028360T2 (de) | 1999-03-08 | 2000-03-02 | Ptk-chipthermistor |
CNB008047901A CN1203495C (zh) | 1999-03-08 | 2000-03-02 | 片状正温度系数热敏电阻 |
PCT/JP2000/001228 WO2000054290A1 (fr) | 1999-03-08 | 2000-03-02 | Thermistance ctp a puce |
EP00906627A EP1168377B1 (en) | 1999-03-08 | 2000-03-02 | Ptc chip thermistor |
TW089104080A TW533434B (en) | 1999-03-08 | 2000-03-07 | PTC thermistor chip |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-59783 | 1999-03-08 | ||
JP5978399 | 1999-03-08 | ||
JP17500699A JP4419214B2 (ja) | 1999-03-08 | 1999-06-22 | チップ形ptcサーミスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000323302A true JP2000323302A (ja) | 2000-11-24 |
JP4419214B2 JP4419214B2 (ja) | 2010-02-24 |
Family
ID=26400863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17500699A Expired - Fee Related JP4419214B2 (ja) | 1999-03-08 | 1999-06-22 | チップ形ptcサーミスタ |
Country Status (8)
Country | Link |
---|---|
US (1) | US6556123B1 (ja) |
EP (1) | EP1168377B1 (ja) |
JP (1) | JP4419214B2 (ja) |
KR (1) | KR100479964B1 (ja) |
CN (1) | CN1203495C (ja) |
DE (1) | DE60028360T2 (ja) |
TW (1) | TW533434B (ja) |
WO (1) | WO2000054290A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005038826A1 (ja) * | 2003-10-21 | 2005-04-28 | Tyco Electronics Raychem K.K. | Ptc素子および蛍光灯用スタータ回路 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW517421B (en) * | 2001-05-03 | 2003-01-11 | Inpaq Technology Co Ltd | Structure of SMT-type recoverable over-current protection device and its manufacturing method |
TW529215B (en) * | 2001-08-24 | 2003-04-21 | Inpaq Technology Co Ltd | IC carrying substrate with an over voltage protection function |
FR2834409B1 (fr) * | 2002-01-03 | 2005-01-14 | Cit Alcatel | Systeme de gestion de reseaux de transport base sur l'analyse des tendances des donnees acquises sur le reseau |
TWI299559B (en) * | 2002-06-19 | 2008-08-01 | Inpaq Technology Co Ltd | Ic substrate with over voltage protection function and method for manufacturing the same |
JP4211510B2 (ja) | 2002-08-13 | 2009-01-21 | 株式会社村田製作所 | 積層型ptcサーミスタの製造方法 |
KR100495133B1 (ko) * | 2002-11-28 | 2005-06-14 | 엘에스전선 주식회사 | 피티씨 서미스터 |
JP4135651B2 (ja) * | 2003-03-26 | 2008-08-20 | 株式会社村田製作所 | 積層型正特性サーミスタ |
KR100694383B1 (ko) * | 2003-09-17 | 2007-03-12 | 엘에스전선 주식회사 | 표면 실장형 서미스터 |
US7119655B2 (en) * | 2004-11-29 | 2006-10-10 | Therm-O-Disc, Incorporated | PTC circuit protector having parallel areas of effective resistance |
JP4919642B2 (ja) * | 2005-09-30 | 2012-04-18 | 株式会社リコー | 半導体装置 |
JP2007103526A (ja) * | 2005-09-30 | 2007-04-19 | Tdk Corp | サーミスタ |
DE102007007113A1 (de) * | 2007-02-13 | 2008-08-28 | Epcos Ag | Vielschicht-Bauelement |
US8031043B2 (en) * | 2008-01-08 | 2011-10-04 | Infineon Technologies Ag | Arrangement comprising a shunt resistor and method for producing an arrangement comprising a shunt resistor |
TWI411188B (zh) * | 2010-09-29 | 2013-10-01 | Polytronics Technology Corp | 過電流保護裝置 |
JP2016139661A (ja) * | 2015-01-26 | 2016-08-04 | Koa株式会社 | チップ抵抗器 |
TW201703064A (zh) * | 2015-04-24 | 2017-01-16 | Littelfuse Japan G K | 保護元件 |
TWI676187B (zh) * | 2019-02-22 | 2019-11-01 | 聚鼎科技股份有限公司 | 過電流保護元件 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4318220A (en) * | 1979-04-19 | 1982-03-09 | Raychem Corporation | Process for recovering heat recoverable sheet material |
JPS60173802A (ja) * | 1984-02-20 | 1985-09-07 | 富士電機株式会社 | 電圧非直線抵抗磁器 |
JPH0661014A (ja) * | 1992-08-10 | 1994-03-04 | Taiyo Yuden Co Ltd | 積層型サ−ミスタ |
JPH0644101U (ja) * | 1992-11-09 | 1994-06-10 | 株式会社村田製作所 | チップ型正特性サーミスタ素子 |
JPH06208903A (ja) * | 1993-01-11 | 1994-07-26 | Murata Mfg Co Ltd | 正の抵抗温度特性を有する積層型半導体磁器 |
DE69434557T2 (de) * | 1993-09-15 | 2006-08-10 | Tyco Electronics Corp. | Schaltungsschutzvorrichtung, elektrische Anordnung und Herstellungsverfahren |
JPH08306503A (ja) * | 1995-05-11 | 1996-11-22 | Rohm Co Ltd | チップ状電子部品 |
JP3820629B2 (ja) * | 1996-05-30 | 2006-09-13 | 松下電器産業株式会社 | Ptcサーミスタ |
KR100331513B1 (ko) * | 1996-09-20 | 2002-04-06 | 모리시타 요이찌 | Ptc 서미스터 및 그 제조 방법 |
JP4238335B2 (ja) * | 1997-07-07 | 2009-03-18 | パナソニック株式会社 | チップ型ptcサーミスタおよびその製造方法 |
-
1999
- 1999-06-22 JP JP17500699A patent/JP4419214B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-02 CN CNB008047901A patent/CN1203495C/zh not_active Expired - Fee Related
- 2000-03-02 US US09/936,191 patent/US6556123B1/en not_active Expired - Fee Related
- 2000-03-02 DE DE60028360T patent/DE60028360T2/de not_active Expired - Lifetime
- 2000-03-02 KR KR10-2001-7011405A patent/KR100479964B1/ko not_active IP Right Cessation
- 2000-03-02 EP EP00906627A patent/EP1168377B1/en not_active Expired - Lifetime
- 2000-03-02 WO PCT/JP2000/001228 patent/WO2000054290A1/ja active IP Right Grant
- 2000-03-07 TW TW089104080A patent/TW533434B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005038826A1 (ja) * | 2003-10-21 | 2005-04-28 | Tyco Electronics Raychem K.K. | Ptc素子および蛍光灯用スタータ回路 |
Also Published As
Publication number | Publication date |
---|---|
US6556123B1 (en) | 2003-04-29 |
EP1168377B1 (en) | 2006-05-31 |
KR20010102536A (ko) | 2001-11-15 |
WO2000054290A1 (fr) | 2000-09-14 |
KR100479964B1 (ko) | 2005-03-30 |
TW533434B (en) | 2003-05-21 |
DE60028360D1 (en) | 2006-07-06 |
EP1168377A1 (en) | 2002-01-02 |
CN1343364A (zh) | 2002-04-03 |
DE60028360T2 (de) | 2006-11-02 |
CN1203495C (zh) | 2005-05-25 |
EP1168377A4 (en) | 2005-03-23 |
JP4419214B2 (ja) | 2010-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000323302A (ja) | チップ形ptcサーミスタ | |
JP5778690B2 (ja) | チップサーミスタ及びサーミスタ集合基板 | |
JP6690918B2 (ja) | 加熱部材、静電チャック、及びセラミックヒータ | |
US20060261922A1 (en) | Over-current protection device and manufacturing method thereof | |
JP2000188205A (ja) | チップ形ptcサ―ミスタ | |
JP2020043336A (ja) | セラミックス基板、静電チャック、静電チャックの製造方法 | |
TWI295472B (ja) | ||
US11778739B2 (en) | Thermally conductive board | |
US6481094B1 (en) | Method of manufacturing chip PTC thermistor | |
JP4144927B2 (ja) | セラミック・金属基板およびその製法 | |
JP2003282301A (ja) | チップ抵抗器およびその製造方法 | |
CN210805371U (zh) | 一种过电流保护元件 | |
JP2003234057A (ja) | ヒューズ抵抗器およびその製造方法 | |
JP2004319195A (ja) | チップ型ヒューズ | |
JP2002279883A (ja) | チップ型ヒューズ抵抗器及びその製造方法 | |
CN110853849A (zh) | 一种过电流保护元件 | |
JP4569152B2 (ja) | 回路保護素子の製造方法 | |
JP3444240B2 (ja) | チップ形ptcサーミスタの製造方法 | |
EP4089806A1 (en) | A method for producing a current collector for a thin battery | |
JPH09246013A (ja) | チップ形ptcサーミスタ | |
TW200901238A (en) | Chip resistor and method for fabricating the same | |
JP2000277301A (ja) | 伝熱層を有する絶縁基板及び抵抗器 | |
TW202324618A (zh) | 晶圓載置台 | |
CN107086097A (zh) | 贴片电阻元件以及贴片电阻元件组件 | |
JPH0677016A (ja) | ヒユーズ抵抗器およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060510 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |