JP2000349412A - 可撓性回路基板のビアホ−ル形成法 - Google Patents
可撓性回路基板のビアホ−ル形成法Info
- Publication number
- JP2000349412A JP2000349412A JP11160547A JP16054799A JP2000349412A JP 2000349412 A JP2000349412 A JP 2000349412A JP 11160547 A JP11160547 A JP 11160547A JP 16054799 A JP16054799 A JP 16054799A JP 2000349412 A JP2000349412 A JP 2000349412A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- protective layer
- adhesive sealing
- sealing layer
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】ＩＣベアチップ等の電子部品を搭載可能な可撓
性回路基板に於けるビアホ−ルの形成法を提供する。 【解決手段】接着封止層４の外面に予め保護層５を設け
た状態で配線パタ−ン２の所定箇所に達するビアホ−ル
６を保護層５、接着封止層４及び絶縁べ−ス材１に貫設
した後、ビアホ−ル６に対するデスミア処理を施す。保
護層５はデスミア処理後に剥離する。
性回路基板に於けるビアホ−ルの形成法を提供する。 【解決手段】接着封止層４の外面に予め保護層５を設け
た状態で配線パタ−ン２の所定箇所に達するビアホ−ル
６を保護層５、接着封止層４及び絶縁べ−ス材１に貫設
した後、ビアホ−ル６に対するデスミア処理を施す。保
護層５はデスミア処理後に剥離する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣベアチップ等
の電子部品を搭載可能な可撓性回路基板に於けるビアホ
−ルの形成法に関する。
の電子部品を搭載可能な可撓性回路基板に於けるビアホ
−ルの形成法に関する。
【０００２】
【従来の技術】例えばＣＳＰインタ−ポ−ザ−の如くＩ
Ｃベアチップ等の電子部品を搭載可能な可撓性回路基板
では、図２の如く、ポリイミドフィルム等の絶縁べ−ス
材１０の一方面に銅箔等で所要の配線パタ−ン１１を形
成し、その配線パタ−ン１１の外面にはポリイミドフィ
ルム等の表面保護層１２を形成し、また、絶縁べ−ス材
１０の外面にはＩＣベアチップ等の電子部品を接着し封
止する為に設けた接着封止層１３を有する。
Ｃベアチップ等の電子部品を搭載可能な可撓性回路基板
では、図２の如く、ポリイミドフィルム等の絶縁べ−ス
材１０の一方面に銅箔等で所要の配線パタ−ン１１を形
成し、その配線パタ−ン１１の外面にはポリイミドフィ
ルム等の表面保護層１２を形成し、また、絶縁べ−ス材
１０の外面にはＩＣベアチップ等の電子部品を接着し封
止する為に設けた接着封止層１３を有する。
【０００３】そして、接着封止層１３の外面に於ける所
定の箇所には、この接着封止層１３及び上記絶縁べ−ス
材１０を貫通して配線パタ−ン１１の表面に達するビア
ホ−ル１４をＮＣドリル又はレ−ザ−等の手段で穿設
し、このビアホ−ル１４には、ＩＣベアチップ等の電子
部品と電気的に接続する為のバンプを半田又はメッキ等
の手段で形成するものである。
定の箇所には、この接着封止層１３及び上記絶縁べ−ス
材１０を貫通して配線パタ−ン１１の表面に達するビア
ホ−ル１４をＮＣドリル又はレ−ザ−等の手段で穿設
し、このビアホ−ル１４には、ＩＣベアチップ等の電子
部品と電気的に接続する為のバンプを半田又はメッキ等
の手段で形成するものである。
【０００４】
【発明が解決しようとする課題】ここで、ＮＣドリル又
はレ−ザ−等の手段でビアホ−ル１４を形成した後には
ビアホ−ル１４内の残渣処理、即ちデスミア処理として
例えばプラズマクリ−ニング処理をこのビアホ−ル１４
に施すものであるが、この処理の場合には必要なビアホ
−ル１４の箇所のみならず接着封止層１３の外面全面も
同時に処理を受ける為、接着封止層１３の接着強度が大
幅に低下し問題となる。
はレ−ザ−等の手段でビアホ−ル１４を形成した後には
ビアホ−ル１４内の残渣処理、即ちデスミア処理として
例えばプラズマクリ−ニング処理をこのビアホ−ル１４
に施すものであるが、この処理の場合には必要なビアホ
−ル１４の箇所のみならず接着封止層１３の外面全面も
同時に処理を受ける為、接着封止層１３の接着強度が大
幅に低下し問題となる。
【０００５】その為、デスミア処理後の接着封止層１３
の接着強度を改善する手段として、例えば過マンガン酸
処理等をデスミア処理後に接着封止層１３に施すもので
あるが、この過マンガン酸処理等でも接着封止層１３の
接着強度は本来の接着強度には回復しない。
の接着強度を改善する手段として、例えば過マンガン酸
処理等をデスミア処理後に接着封止層１３に施すもので
あるが、この過マンガン酸処理等でも接着封止層１３の
接着強度は本来の接着強度には回復しない。
【０００６】そして、このような過マンガン酸処理工程
では、装置上の工夫の他、定期的な液の分析や調整等の
メンテナンスを要することも問題である。
では、装置上の工夫の他、定期的な液の分析や調整等の
メンテナンスを要することも問題である。
【０００７】そこで、本発明は、上記の如くＩＣベアチ
ップ等の電子部品を接着接合し且つ封止する為の接着封
止層を備え、またその電子部品と電気的に接続する為の
バンプを設ける為に必要なビアホ−ルを有する可撓性回
路基板を製作する場合、上記接着封止層の接着封止層に
影響を与えることなく所望のビアホ−ルを適正に形成可
能な可撓性回路基板のビアホ−ル形成法を提供するもの
である。
ップ等の電子部品を接着接合し且つ封止する為の接着封
止層を備え、またその電子部品と電気的に接続する為の
バンプを設ける為に必要なビアホ−ルを有する可撓性回
路基板を製作する場合、上記接着封止層の接着封止層に
影響を与えることなく所望のビアホ−ルを適正に形成可
能な可撓性回路基板のビアホ−ル形成法を提供するもの
である。
【０００８】
【課題を解決するための手段】その為に本発明による可
撓性回路基板のビアホ−ル形成法では、絶縁べ−ス材の
一方面に所要の配線パタ−ンを形成し、該配線パタ−ン
の外面には表面保護層を形成し、また、前記絶縁べ−ス
材の外面には電子部品を接着接合し且つ封止する為の接
着封止層を形成した後、この接着封止層の外面に保護層
を形成し、前記配線パタ−ンの所定の箇所に対応する位
置であって前記保護層、接着封止層及び絶縁べ−ス材を
貫通して前記配線パタ−ンの表面に達するビアホ−ルを
形成し、次いでこのビアホ−ルにデスミア処理を施した
後、前記保護層を剥離する手法を採用したものである。
撓性回路基板のビアホ−ル形成法では、絶縁べ−ス材の
一方面に所要の配線パタ−ンを形成し、該配線パタ−ン
の外面には表面保護層を形成し、また、前記絶縁べ−ス
材の外面には電子部品を接着接合し且つ封止する為の接
着封止層を形成した後、この接着封止層の外面に保護層
を形成し、前記配線パタ−ンの所定の箇所に対応する位
置であって前記保護層、接着封止層及び絶縁べ−ス材を
貫通して前記配線パタ−ンの表面に達するビアホ−ルを
形成し、次いでこのビアホ−ルにデスミア処理を施した
後、前記保護層を剥離する手法を採用したものである。
【０００９】ここで、前記保護層は、耐熱温度が１００
℃〜２００℃程度であって厚さが約１０μｍ〜２０μｍ
程度の適当なフィルム材のラミネ−ト又は樹脂の塗布に
より形成するのが好ましい。
℃〜２００℃程度であって厚さが約１０μｍ〜２０μｍ
程度の適当なフィルム材のラミネ−ト又は樹脂の塗布に
より形成するのが好ましい。
【００１０】
【発明の実施の形態】以下、図示の実施例を参照しなが
ら本発明を更に詳述する。図１は本発明による可撓性回
路基板のビアホ−ル形成法の工程図である。
ら本発明を更に詳述する。図１は本発明による可撓性回
路基板のビアホ−ル形成法の工程図である。
【００１１】図１（１）に於いて、ポリイミドフィルム
等からなる可撓性の絶縁べ−ス材１の一方面には、銅箔
等で所要の配線パタ−ン２を形成し、配線パタ−ン２の
外面にはポリイミドフィルム等の表面保護層３を形成す
る。この表面保護層３には、図示しないが、配線パタ−
ン２に対する外部接続を行う為の端子部等の箇所に必要
な開口部を適宜形成することができる。そして、上記絶
縁べ−ス材１及び配線パタ−ン２は、例えば無接着剤型
銅張積層板等の材料を用いて常法により製作することも
できる。
等からなる可撓性の絶縁べ−ス材１の一方面には、銅箔
等で所要の配線パタ−ン２を形成し、配線パタ−ン２の
外面にはポリイミドフィルム等の表面保護層３を形成す
る。この表面保護層３には、図示しないが、配線パタ−
ン２に対する外部接続を行う為の端子部等の箇所に必要
な開口部を適宜形成することができる。そして、上記絶
縁べ−ス材１及び配線パタ−ン２は、例えば無接着剤型
銅張積層板等の材料を用いて常法により製作することも
できる。
【００１２】次いで、絶縁べ−ス材１の外面には、ＩＣ
ベアチップ等の電子部品を接着接合し且つ封止する為の
接着封止層４を形成するものであるが、この接着封止層
４は適当な熱可塑性樹脂を塗布・乾燥して形成すること
ができる。
ベアチップ等の電子部品を接着接合し且つ封止する為の
接着封止層４を形成するものであるが、この接着封止層
４は適当な熱可塑性樹脂を塗布・乾燥して形成すること
ができる。
【００１３】そこで、同図（２）に示すように、接着封
止層４の外面には適当なフィルム材のラミネ−ト又は樹
脂の塗布等の手段により保護層５を剥離可能に形成する
が、この保護層５の厚さは、後述のレ−ザ−手段による
ビアホ−ル形成工程を考慮すると、１０μｍ〜２０μｍ
程度の薄いものが適当であり、また、後工程のプラズマ
クリ−ニング処理によるデスミア処理の都合上、保護層
５の耐熱温度も１００℃〜２００℃程度のものが好まし
い。
止層４の外面には適当なフィルム材のラミネ−ト又は樹
脂の塗布等の手段により保護層５を剥離可能に形成する
が、この保護層５の厚さは、後述のレ−ザ−手段による
ビアホ−ル形成工程を考慮すると、１０μｍ〜２０μｍ
程度の薄いものが適当であり、また、後工程のプラズマ
クリ−ニング処理によるデスミア処理の都合上、保護層
５の耐熱温度も１００℃〜２００℃程度のものが好まし
い。
【００１４】次に、同図（３）の如く、ＮＣドリル又は
レ−ザ−手段等で配線パタ−ン２の所定の箇所に対応す
る位置であって保護層５、接着封止層４及び絶縁べ−ス
材１を貫通して配線パタ−ン２の表面に達するビアホ−
ル６を形成した段階で、このビアホ−ル６内の残渣処
理、即ちデスミア処理としてプラズマクリ−ニング処理
を施すものであるが、接着封止層４の外面は上記工程で
保護層５により覆われているので、保護層５の上方から
プラズを一様に照射するこのデスミア処理手段によって
も接着封止層４の接着強度等の性能は何ら影響を受ける
ことなくその接着封止層４の本来の特性を保持できる。
レ−ザ−手段等で配線パタ−ン２の所定の箇所に対応す
る位置であって保護層５、接着封止層４及び絶縁べ−ス
材１を貫通して配線パタ−ン２の表面に達するビアホ−
ル６を形成した段階で、このビアホ−ル６内の残渣処
理、即ちデスミア処理としてプラズマクリ−ニング処理
を施すものであるが、接着封止層４の外面は上記工程で
保護層５により覆われているので、保護層５の上方から
プラズを一様に照射するこのデスミア処理手段によって
も接着封止層４の接着強度等の性能は何ら影響を受ける
ことなくその接着封止層４の本来の特性を保持できる。
【００１５】上記のようなデスミア処理工程終了後に
は、同図（４）の如く、不要となった保護層５を剥離す
ることによって、本来の接着強度等の特性を確実に保持
している接着封止層４を上面に備え且つバンプを形成可
能な適正なビアホ−ル６を具備する可撓性回路基板を得
ることができる。
は、同図（４）の如く、不要となった保護層５を剥離す
ることによって、本来の接着強度等の特性を確実に保持
している接着封止層４を上面に備え且つバンプを形成可
能な適正なビアホ−ル６を具備する可撓性回路基板を得
ることができる。
【００１６】
【発明の効果】本発明による可撓性回路基板のビアホ−
ル形成法によれば、ＩＣベアチップ等の電子部品を接着
接合し且つ封止するための接着封止層を有する電子部品
搭載用可撓性回路基板に於いて、電子部品と電気的に接
続する為に必要なバンプ形成の為のビアホ−ルに対する
デスミア処理は、接着封止層の外面に剥離可能に形成し
た保護層の存在により接着封止層の本来の特性を保持し
ながら高能率に行うことができる。
ル形成法によれば、ＩＣベアチップ等の電子部品を接着
接合し且つ封止するための接着封止層を有する電子部品
搭載用可撓性回路基板に於いて、電子部品と電気的に接
続する為に必要なバンプ形成の為のビアホ−ルに対する
デスミア処理は、接着封止層の外面に剥離可能に形成し
た保護層の存在により接着封止層の本来の特性を保持し
ながら高能率に行うことができる。
【００１７】また、接着封止層は保護層によりデスミア
処理の際に覆われているので、従来の如くデスミア処理
処理後に必要であった接着封止層の接着強度改善の為の
煩雑なメンテナンス等を伴う過マンガン酸処理工程を省
略でき、コスト低減化を図れる。
処理の際に覆われているので、従来の如くデスミア処理
処理後に必要であった接着封止層の接着強度改善の為の
煩雑なメンテナンス等を伴う過マンガン酸処理工程を省
略でき、コスト低減化を図れる。
【００１８】従って、例えばＣＳＰインタ−ポ−ザ−等
の可撓性回路基板を製作する場合に本発明のビアホ−ル
形成法を採用すると好適である。
の可撓性回路基板を製作する場合に本発明のビアホ−ル
形成法を採用すると好適である。
【図１】本発明による可撓性回路基板のビアホ−ル形成
法の概念的工程図。
法の概念的工程図。
【図２】ビアホ−ルを形成する従来手法に伴う問題点を
説明する為の図。
説明する為の図。
１ 絶縁べ−ス材 ２ 配線パタ−ン ３ 表面保護層 ４ 接着封止層 ５ 保護層 ６ ビアホ−ル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/40 Ｈ０１Ｌ 23/12 Ｑ Ｆターム(参考） 5E314 AA24 AA36 CC01 CC15 EE01 EE03 FF06 GG24 5E317 AA24 BB12 CD01 CD27 CD32 GG03 GG17 5E319 AA03 AC03 CD01 5E343 AA07 AA18 AA33 BB24 BB67 EE01 EE36 GG11
Claims (4)
- 【請求項１】絶縁べ−ス材の一方面に所要の配線パタ−
ンを形成し、該配線パタ−ンの外面には表面保護層を形
成し、また、前記絶縁べ−ス材の外面には電子部品を接
着接合し且つ封止する為の接着封止層を形成した後、こ
の接着封止層の外面に保護層を形成し、前記配線パタ−
ンの所定の箇所に対応する位置であって前記保護層、接
着封止層及び絶縁べ−ス材を貫通して前記配線パタ−ン
の表面に達するビアホ−ルを形成し、次いで該ビアホ−
ルにデスミア処理を施した後、前記保護層を剥離するこ
とを特徴とする可撓性回路基板のビアホ−ル形成法。 - 【請求項２】前記保護層をフィルム材のラミネ−ト又は
樹脂の塗布によって形成する請求項１の可撓性回路基板
のビアホ−ル形成法。 - 【請求項３】前記保護層は１００℃〜２００℃の耐熱温
度を有する請求項１又は２の可撓性回路基板のビアホ−
ル形成法。 - 【請求項４】前記保護層は１０μｍ〜２０μｍの厚さを
有する請求項１〜３の可撓性回路基板のビアホ−ル形成
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11160547A JP2000349412A (ja) | 1999-06-08 | 1999-06-08 | 可撓性回路基板のビアホ−ル形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11160547A JP2000349412A (ja) | 1999-06-08 | 1999-06-08 | 可撓性回路基板のビアホ−ル形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349412A true JP2000349412A (ja) | 2000-12-15 |
Family
ID=15717358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11160547A Pending JP2000349412A (ja) | 1999-06-08 | 1999-06-08 | 可撓性回路基板のビアホ−ル形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000349412A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003004262A1 (fr) * | 2001-07-06 | 2003-01-16 | Kaneka Corporation | Stratifie et son procede de production |
| JP2003023259A (ja) * | 2001-07-10 | 2003-01-24 | Hamamatsu Photonics Kk | 積層材及びその表面処理方法 |
| CN1297398C (zh) * | 2001-07-06 | 2007-01-31 | 钟渊化学工业株式会社 | 层压体及其制造方法 |
| KR100859206B1 (ko) | 2007-03-15 | 2008-09-18 | 주식회사제4기한국 | 플라즈마를 이용한 ｌｖｈ 제조방법 |
| JP2009246233A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 多層回路基板の製造方法 |
| CN114080119A (zh) * | 2020-08-18 | 2022-02-22 | 深南电路股份有限公司 | 一种电路板的加工方法及电路板 |
-
1999
- 1999-06-08 JP JP11160547A patent/JP2000349412A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003004262A1 (fr) * | 2001-07-06 | 2003-01-16 | Kaneka Corporation | Stratifie et son procede de production |
| CN1297398C (zh) * | 2001-07-06 | 2007-01-31 | 钟渊化学工业株式会社 | 层压体及其制造方法 |
| JP2003023259A (ja) * | 2001-07-10 | 2003-01-24 | Hamamatsu Photonics Kk | 積層材及びその表面処理方法 |
| KR100859206B1 (ko) | 2007-03-15 | 2008-09-18 | 주식회사제4기한국 | 플라즈마를 이용한 ｌｖｈ 제조방법 |
| JP2009246233A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 多層回路基板の製造方法 |
| CN114080119A (zh) * | 2020-08-18 | 2022-02-22 | 深南电路股份有限公司 | 一种电路板的加工方法及电路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10308576A (ja) | プリント配線板及びその製造方法 | |
| WO2003067656A1 (fr) | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur | |
| JP2004214595A (ja) | メッキリード線を使用しないパッケージ基板及びその製造方法 | |
| JP2003218282A (ja) | 半導体素子内蔵基板および多層回路基板 | |
| TWI481329B (zh) | 貫通孔形成方法及配線電路基板的製造方法 | |
| JP2001217550A (ja) | 多層回路基板および半導体装置 | |
| JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
| JP4601158B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP2000349412A (ja) | 可撓性回路基板のビアホ−ル形成法 | |
| JP2012080101A (ja) | 配線板 | |
| JP4230680B2 (ja) | 多層化回路基板 | |
| JP3178417B2 (ja) | 半導体キャリアおよびその製造方法 | |
| JP2007324568A (ja) | パッケージ基板の製造方法 | |
| JP2001160686A (ja) | 多層プリント配線板及びその製造方法 | |
| JP2007116185A (ja) | 半導体モジュール | |
| JP2000012622A (ja) | 配線基板及びその製造方法 | |
| JPH05857B2 (ja) | ||
| JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
| JP2003258157A (ja) | チップサイズパッケージの製造方法 | |
| JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
| JP2007059951A (ja) | 半導体チップ実装用回路基板 | |
| JP2000294933A (ja) | 多層回路基板及びその製造方法 | |
| JP2001007250A (ja) | パッケージ基板 | |
| JP2003338687A (ja) | 多層配線基板の製造方法および多層配線基板 | |
| JP2004103798A (ja) | ２メタルテープの製造方法および配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |