JP2000227611A - 液晶表示装置とその製造方法 - Google Patents
液晶表示装置とその製造方法Info
- Publication number
- JP2000227611A JP2000227611A JP11029367A JP2936799A JP2000227611A JP 2000227611 A JP2000227611 A JP 2000227611A JP 11029367 A JP11029367 A JP 11029367A JP 2936799 A JP2936799 A JP 2936799A JP 2000227611 A JP2000227611 A JP 2000227611A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- address
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴアレイ基板の表面に金属膜を露出させ
ずに大きい静電容量が得られ、生産時の歩留りを向上さ
せると共に画像の安定性も向上させた液晶表示装置を得
る。 【解決手段】 それぞれの画素領域１０２に配置されア
ドレス配線１１に接続されたゲート１１ａによりゲート
絶縁膜５の上に形成されたデータ配線１２と透明電極６
とを選択的に接続する薄膜トランジスタ部１０３を備え
ると共に、それぞれの画素領域１０２に、前記ゲート絶
縁膜５の上に前記データ配線１２と同じ導電膜にて形成
された第１の電極１０と、前記ゲート絶縁膜５の上に形
成された上層絶縁膜８の上に透明電極６と同じ透明導電
膜にて形成された第２の電極２５と、前記上層絶縁膜８
とにより容量部１０５を形成する。
ずに大きい静電容量が得られ、生産時の歩留りを向上さ
せると共に画像の安定性も向上させた液晶表示装置を得
る。 【解決手段】 それぞれの画素領域１０２に配置されア
ドレス配線１１に接続されたゲート１１ａによりゲート
絶縁膜５の上に形成されたデータ配線１２と透明電極６
とを選択的に接続する薄膜トランジスタ部１０３を備え
ると共に、それぞれの画素領域１０２に、前記ゲート絶
縁膜５の上に前記データ配線１２と同じ導電膜にて形成
された第１の電極１０と、前記ゲート絶縁膜５の上に形
成された上層絶縁膜８の上に透明電極６と同じ透明導電
膜にて形成された第２の電極２５と、前記上層絶縁膜８
とにより容量部１０５を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）方式の液晶表示装置に係わり、特に改善され
た容量部を有する液晶表示装置とその製造方法に関す
る。
（ＴＦＴ）方式の液晶表示装置に係わり、特に改善され
た容量部を有する液晶表示装置とその製造方法に関す
る。
【０００２】
【従来の技術】ＴＦＴ（薄膜トランジスタ）をスイッチ
ング素子として用いるアクティブマトリクス型液晶表示
装置は、ＴＦＴおよび画素電極がマトリクス状に配置さ
れたＴＦＴアレイ基板と、遮光膜（いわゆるブラックマ
トリクス）、着色層および共通電極が形成されたカラー
フィルタ基板とを液晶を介して対向配置して構成されて
いる。図３４はこの種の液晶表示装置の概略構成を示す
等価回路図である。図３４において、符号１１は、ゲー
ト端子３０１に接続されるアドレス配線ドライバ（図示
せず）によって駆動される走査線を構成するアドレス配
線、符号１２は、ドレイン端子３０２に接続されるデー
タ配線ドライバ（図示せず）によって駆動される信号線
を構成するデータ配線、符号１０３はゲートがアドレス
配線１１に接続され、ドレインがデータ配線１２に接続
された薄膜トランジスタ部、符号６は薄膜トランジスタ
部１０３に接続された、ＩＴＯ（インジウム・すずオキ
サイド）などの透明導電膜によって形成された透明電極
であって、破線枠で囲まれた領域がＴＦＴアレイ基板１
００およびカラーフィルタ基板２００を示しており、こ
れら両基板は液晶を介して対向配置されている。
ング素子として用いるアクティブマトリクス型液晶表示
装置は、ＴＦＴおよび画素電極がマトリクス状に配置さ
れたＴＦＴアレイ基板と、遮光膜（いわゆるブラックマ
トリクス）、着色層および共通電極が形成されたカラー
フィルタ基板とを液晶を介して対向配置して構成されて
いる。図３４はこの種の液晶表示装置の概略構成を示す
等価回路図である。図３４において、符号１１は、ゲー
ト端子３０１に接続されるアドレス配線ドライバ（図示
せず）によって駆動される走査線を構成するアドレス配
線、符号１２は、ドレイン端子３０２に接続されるデー
タ配線ドライバ（図示せず）によって駆動される信号線
を構成するデータ配線、符号１０３はゲートがアドレス
配線１１に接続され、ドレインがデータ配線１２に接続
された薄膜トランジスタ部、符号６は薄膜トランジスタ
部１０３に接続された、ＩＴＯ（インジウム・すずオキ
サイド）などの透明導電膜によって形成された透明電極
であって、破線枠で囲まれた領域がＴＦＴアレイ基板１
００およびカラーフィルタ基板２００を示しており、こ
れら両基板は液晶を介して対向配置されている。
【０００３】薄膜トランジスタ部１０３のソースには容
量部１０５と液晶容量部３１０とが並列に接続されてい
る。このうち、容量部１０５は、透明電極６とその下に
絶縁膜を介して配置される蓄積容量電極とによって形成
される容量素子であり、液晶容量部３１０は透明電極６
と液晶を介して配置されるカラーフィルタ基板２００上
の対向電極（図示せず）とによって形成される容量素子
である。このため、ＴＦＴアレイ基板１００に設けた共
通電位入力端子３０３より入力した共通電位をトランス
ファパッド（図示せず）から対向電極（図示せず）へト
ランスファ３０４を介して与えている。
量部１０５と液晶容量部３１０とが並列に接続されてい
る。このうち、容量部１０５は、透明電極６とその下に
絶縁膜を介して配置される蓄積容量電極とによって形成
される容量素子であり、液晶容量部３１０は透明電極６
と液晶を介して配置されるカラーフィルタ基板２００上
の対向電極（図示せず）とによって形成される容量素子
である。このため、ＴＦＴアレイ基板１００に設けた共
通電位入力端子３０３より入力した共通電位をトランス
ファパッド（図示せず）から対向電極（図示せず）へト
ランスファ３０４を介して与えている。
【０００４】図３４によって示される液晶表示装置にお
いて、アドレス配線ドライバによて、選択パルスがアド
レス配線１１に順次印加されるれる。或るアドレス配線
１１に選択パルスが印加されると、そのラインに接続さ
れた薄膜トランジスタ部１０３はその期間だけ一斉に導
通状態になる。そして、その薄膜トランジスタ部１０３
のソースに接続された透明電極６は、そのとき、データ
配線１２に印加されている信号電圧に充電される。次い
で、アドレス配線１１に非選択パルスが印加されると、
導通状態にあった薄膜トランジスタ部１０３はオフとさ
れるが、透明電極６は、その充電電圧を保持し続ける。
この保持電圧は、該当する薄膜トランジスタ部１０３が
再び導通したときに、次の信号電圧によって書き換えら
れる。
いて、アドレス配線ドライバによて、選択パルスがアド
レス配線１１に順次印加されるれる。或るアドレス配線
１１に選択パルスが印加されると、そのラインに接続さ
れた薄膜トランジスタ部１０３はその期間だけ一斉に導
通状態になる。そして、その薄膜トランジスタ部１０３
のソースに接続された透明電極６は、そのとき、データ
配線１２に印加されている信号電圧に充電される。次い
で、アドレス配線１１に非選択パルスが印加されると、
導通状態にあった薄膜トランジスタ部１０３はオフとさ
れるが、透明電極６は、その充電電圧を保持し続ける。
この保持電圧は、該当する薄膜トランジスタ部１０３が
再び導通したときに、次の信号電圧によって書き換えら
れる。
【０００５】このＴＦＴアレイ基板１００を用いた液晶
表示装置に良好な品質の表示を行わせるには、画素電極
がその充電電圧を次回の書き換え時まで十分に保持でき
るようにする必要がある。保持電圧が低下すると、表示
ムラが現れ、画面が見苦しいものになるからである。し
かし、透明電極６の充電電圧は薄膜トランジスタ部１０
３を通じてリークするので保持電圧が次第に低下する。
このため、透明電極６の持つ容量、すなわち液晶容量部
３１０もしくは容量部１０５の静電容量を大きくするこ
とが必要になる。
表示装置に良好な品質の表示を行わせるには、画素電極
がその充電電圧を次回の書き換え時まで十分に保持でき
るようにする必要がある。保持電圧が低下すると、表示
ムラが現れ、画面が見苦しいものになるからである。し
かし、透明電極６の充電電圧は薄膜トランジスタ部１０
３を通じてリークするので保持電圧が次第に低下する。
このため、透明電極６の持つ容量、すなわち液晶容量部
３１０もしくは容量部１０５の静電容量を大きくするこ
とが必要になる。
【０００６】従来一般に用いられているＴＦＴアレイ基
板は、図３０（ａ）（ｂ）に示すように、絶縁性基板１
０１上に複数のアドレス配線１１が形成され、この上に
ゲート絶縁膜５が形成され、更にこの上に前記アドレス
配線１１と交差するように複数のデータ配線１２が形成
され、前記アドレス配線１１とデータ配線１２とで囲ま
れたそれぞれの画素領域１０２に、透明導電膜からなる
透明電極６が配設され、またそれぞれの画素領域１０２
には、前記アドレス配線１１に接続されたゲート１１ａ
により前記データ配線１２と前記透明電極６とを選択的
に接続する薄膜トランジスタ部１０３が設けられてい
る。
板は、図３０（ａ）（ｂ）に示すように、絶縁性基板１
０１上に複数のアドレス配線１１が形成され、この上に
ゲート絶縁膜５が形成され、更にこの上に前記アドレス
配線１１と交差するように複数のデータ配線１２が形成
され、前記アドレス配線１１とデータ配線１２とで囲ま
れたそれぞれの画素領域１０２に、透明導電膜からなる
透明電極６が配設され、またそれぞれの画素領域１０２
には、前記アドレス配線１１に接続されたゲート１１ａ
により前記データ配線１２と前記透明電極６とを選択的
に接続する薄膜トランジスタ部１０３が設けられてい
る。
【０００７】前記の透明電極６は、その充電電圧を次の
データ信号によって書換が行われるまで持続するため
に、透明電極６とアドレス配線１１との間に静電容量を
蓄積する容量部１０６を形成している。この容量部１０
６は図２３（ｂ）に示すように、アドレス配線１１の上
に形成された前記のゲート絶縁膜５とその上に形成され
た上層絶縁膜８とを介して、アドレス配線１１の一部と
透明電極６の一部とが対向することによって形成されて
いる。
データ信号によって書換が行われるまで持続するため
に、透明電極６とアドレス配線１１との間に静電容量を
蓄積する容量部１０６を形成している。この容量部１０
６は図２３（ｂ）に示すように、アドレス配線１１の上
に形成された前記のゲート絶縁膜５とその上に形成され
た上層絶縁膜８とを介して、アドレス配線１１の一部と
透明電極６の一部とが対向することによって形成されて
いる。
【０００８】この方法では、容量部１０６におけるアド
レス配線１１と透明電極６との間の誘電体層が厚いので
面積当たりの静電容量が小さく、このためアドレス配線
１１の一部を画像部にまで延出し、透明電極６との対向
面積を増大させることによって、容量の増大を図ってい
る。しかしアドレス配線１１の一部を画像部にまで延出
させると、特に光透過型の液晶表示装置では、画像部を
透過する光量が減少し画面が暗くなる。このため容量部
１０６の面積を拡大することなく、その静電容量を増大
する方法が求められた。
レス配線１１と透明電極６との間の誘電体層が厚いので
面積当たりの静電容量が小さく、このためアドレス配線
１１の一部を画像部にまで延出し、透明電極６との対向
面積を増大させることによって、容量の増大を図ってい
る。しかしアドレス配線１１の一部を画像部にまで延出
させると、特に光透過型の液晶表示装置では、画像部を
透過する光量が減少し画面が暗くなる。このため容量部
１０６の面積を拡大することなく、その静電容量を増大
する方法が求められた。
【０００９】そこで特開平５−２１８９号公報は、例え
ば図３１に示す画素構成を提案している。この構成によ
れば、絶縁性基板１０１上にアドレス配線と接続したゲ
ート１１ａと、このアドレス配線とは分離した位置に補
助容量共通配線２４とを形成し、この上にＳｉＯ2膜３
２を形成し、薄膜トランジスタ部１０３においてこの上
に窒化シリコン３３およびａ−Ｓｉ（アモルファスシリ
コン）膜３４を形成し、その後に第１のＳｉＯ2膜３２
上にＩＴＯからなる透明電極６を形成し、次いで窒化シ
リコン膜３５を形成する。このとき窒化シリコン膜３５
を透明電極６の上に残す。次にＣｒ／Ａｌなどの第２の
金属材料でスルーホールを通して透明電極６と接続され
るソース電極３６ａとドレイン電極３６ｂと、同じ第２
の金属材料でスルーホールを通して補助容量共通配線２
４と接続される上部補助電極３６ｃとを形成する。
ば図３１に示す画素構成を提案している。この構成によ
れば、絶縁性基板１０１上にアドレス配線と接続したゲ
ート１１ａと、このアドレス配線とは分離した位置に補
助容量共通配線２４とを形成し、この上にＳｉＯ2膜３
２を形成し、薄膜トランジスタ部１０３においてこの上
に窒化シリコン３３およびａ−Ｓｉ（アモルファスシリ
コン）膜３４を形成し、その後に第１のＳｉＯ2膜３２
上にＩＴＯからなる透明電極６を形成し、次いで窒化シ
リコン膜３５を形成する。このとき窒化シリコン膜３５
を透明電極６の上に残す。次にＣｒ／Ａｌなどの第２の
金属材料でスルーホールを通して透明電極６と接続され
るソース電極３６ａとドレイン電極３６ｂと、同じ第２
の金属材料でスルーホールを通して補助容量共通配線２
４と接続される上部補助電極３６ｃとを形成する。
【００１０】
【発明が解決しようとする課題】前記の構成によれば、
透明電極６と補助容量共通配線２４との間、および透明
電極６と上部補助電極３６ｃとの間に並列に静電容量が
形成されるため容量部１０６の面積効率を高めることが
できる。しかし、この技術には以下に述べるさまざまな
問題点があった。すなわち、従来の液晶表示装置の製造
プロセスに比べ層構成が複雑であるためにプロセス数が
著しく増加し生産性が悪い。Ｃｒ／Ａｌなどの金属材料
からなるソース電極３６ａ、ドレイン電極３６ｂ、およ
び上部補助電極３６ｃがＴＦＴアレイ基板の表層に露出
しているので、後工程でポリイミド塗布、配向処理を行
う過程や後工程に進めるまで保管している間に、金属表
面に水分が吸着し静電気による電池効果によって上部補
助電極３６ｃや薄膜トランジスタ部１０３の電極が溶解
して消失するなどの不具合が生じ、信頼性に問題があっ
た。また上部補助電極３６ｃなどを形成する金属膜はデ
ータ配線にもなるので、配線抵抗を下げるためには厚く
せざるを得ず、上部補助電極３６ｃが露出していると、
金属膜は透明電極（ＩＴＯ）などに比べて膜厚が一般に
１０倍程度厚いので表面に大きな段差が現れ、ＴＦＴア
レイ基板の上部に形成するポリイミド膜の平坦性が損な
われる。そのため、この段差の部分で液晶の配向が乱れ
るので画質を劣化させてしまう。更に、金属膜はポリイ
ミドに対する濡れ性が悪いので、データ配線や上部補助
電極３６ｃとポリイミド膜との間にボイドが発生したり
剥離したりする問題もあった。
透明電極６と補助容量共通配線２４との間、および透明
電極６と上部補助電極３６ｃとの間に並列に静電容量が
形成されるため容量部１０６の面積効率を高めることが
できる。しかし、この技術には以下に述べるさまざまな
問題点があった。すなわち、従来の液晶表示装置の製造
プロセスに比べ層構成が複雑であるためにプロセス数が
著しく増加し生産性が悪い。Ｃｒ／Ａｌなどの金属材料
からなるソース電極３６ａ、ドレイン電極３６ｂ、およ
び上部補助電極３６ｃがＴＦＴアレイ基板の表層に露出
しているので、後工程でポリイミド塗布、配向処理を行
う過程や後工程に進めるまで保管している間に、金属表
面に水分が吸着し静電気による電池効果によって上部補
助電極３６ｃや薄膜トランジスタ部１０３の電極が溶解
して消失するなどの不具合が生じ、信頼性に問題があっ
た。また上部補助電極３６ｃなどを形成する金属膜はデ
ータ配線にもなるので、配線抵抗を下げるためには厚く
せざるを得ず、上部補助電極３６ｃが露出していると、
金属膜は透明電極（ＩＴＯ）などに比べて膜厚が一般に
１０倍程度厚いので表面に大きな段差が現れ、ＴＦＴア
レイ基板の上部に形成するポリイミド膜の平坦性が損な
われる。そのため、この段差の部分で液晶の配向が乱れ
るので画質を劣化させてしまう。更に、金属膜はポリイ
ミドに対する濡れ性が悪いので、データ配線や上部補助
電極３６ｃとポリイミド膜との間にボイドが発生したり
剥離したりする問題もあった。
【００１１】金属膜が露出しないＴＦＴアレイ基板を形
成する方法としては、特開平１０−４８６６４号公報の
提案がある。この提案は、図３２および図３３に示すよ
うに、絶縁性基板１０１上にアドレス配線１１と補助容
量共通電極４１とを形成し、この上にゲート絶縁膜５を
形成し、この上に、薄膜トランジスタ部１０３において
ソース電極４とドレイン電極３を形成すると共に同じ金
属膜を用いて容量部１０５に貯蔵電極４２を形成し、こ
の上に薄膜トランジスタ部１０３と画像部１０４と容量
部１０５とを覆う上層絶縁膜８を形成し、次いで画像部
１０４と容量部１０５とに透明電極６を形成し、この透
明電極６を、スルーホール８ａを通してソース電極４に
接続すると共に、スルーホール８ｂを通して前記貯蔵電
極４２に接続している。
成する方法としては、特開平１０−４８６６４号公報の
提案がある。この提案は、図３２および図３３に示すよ
うに、絶縁性基板１０１上にアドレス配線１１と補助容
量共通電極４１とを形成し、この上にゲート絶縁膜５を
形成し、この上に、薄膜トランジスタ部１０３において
ソース電極４とドレイン電極３を形成すると共に同じ金
属膜を用いて容量部１０５に貯蔵電極４２を形成し、こ
の上に薄膜トランジスタ部１０３と画像部１０４と容量
部１０５とを覆う上層絶縁膜８を形成し、次いで画像部
１０４と容量部１０５とに透明電極６を形成し、この透
明電極６を、スルーホール８ａを通してソース電極４に
接続すると共に、スルーホール８ｂを通して前記貯蔵電
極４２に接続している。
【００１２】この方法によれば、ＴＦＴアレイ基板３０
０の表面がＩＴＯからなる透明電極６と上層絶縁膜８と
によって覆われ、ＩＴＯや上層絶縁膜は液晶系のプロセ
スに対して安定であるので、金属膜が露出したことによ
る障害は排除される。しかし、前記の構成によって形成
される容量部１０５は、補助容量共通電極４１とゲート
絶縁膜５と貯蔵電極４２とによって形成されており、所
望の薄膜トランジスタ部の電気的特性を得る必要がある
ため、誘電体層の膜厚や誘電率が限定され、静電容量を
増大しようとすると面積を増大させることになり、結果
として画像部１０４の有効開口率を減少させ、表示画面
が暗くなってしまう。明るくするためにバックライトの
強度を上げると消費電力が増してしまう。特に画素数の
多い画面を得ようとすれば１画素の面積が小さくなるた
め、更に開口率の減少が顕著となり問題となる。本発明
は上記の課題を解決するためになされたものであって、
従ってその目的は、画素領域の開口率を減少させること
なく、しかもＴＦＴアレイ基板の表面に金属膜を露出さ
せずに高い静電容量が得られ、更に生産時の歩留りを向
上させると共に画像の安定性も向上させた液晶表示装置
およびその製造方法を提供することにある。
０の表面がＩＴＯからなる透明電極６と上層絶縁膜８と
によって覆われ、ＩＴＯや上層絶縁膜は液晶系のプロセ
スに対して安定であるので、金属膜が露出したことによ
る障害は排除される。しかし、前記の構成によって形成
される容量部１０５は、補助容量共通電極４１とゲート
絶縁膜５と貯蔵電極４２とによって形成されており、所
望の薄膜トランジスタ部の電気的特性を得る必要がある
ため、誘電体層の膜厚や誘電率が限定され、静電容量を
増大しようとすると面積を増大させることになり、結果
として画像部１０４の有効開口率を減少させ、表示画面
が暗くなってしまう。明るくするためにバックライトの
強度を上げると消費電力が増してしまう。特に画素数の
多い画面を得ようとすれば１画素の面積が小さくなるた
め、更に開口率の減少が顕著となり問題となる。本発明
は上記の課題を解決するためになされたものであって、
従ってその目的は、画素領域の開口率を減少させること
なく、しかもＴＦＴアレイ基板の表面に金属膜を露出さ
せずに高い静電容量が得られ、更に生産時の歩留りを向
上させると共に画像の安定性も向上させた液晶表示装置
およびその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】上記の課題を解決するた
めに本発明は請求項１おいて、絶縁性基板上に形成され
た複数のアドレス配線と、この上に形成されたゲート絶
縁膜と、この上に前記アドレス配線と交差するように形
成された複数のデータ配線と、この上に形成された上層
絶縁膜と、この上に形成され、前記アドレス配線とデー
タ配線とで囲まれたそれぞれの画素領域に配設された透
明導電膜からなる透明電極と、それぞれの画素領域に配
置され前記アドレス配線に接続されたゲートにより前記
データ配線と前記透明電極とを選択的に接続する薄膜ト
ランジスタ部とを備えると共に、それぞれの画素領域
に、前記ゲート絶縁膜の上に前記データ配線と同じ導電
膜にて形成された第１の電極と、前記上層絶縁膜の上に
前記透明電極と同じ透明導電膜にて形成された第２の電
極と、前記上層絶縁膜とにより形成された容量部を備え
た液晶表示装置を提供する。
めに本発明は請求項１おいて、絶縁性基板上に形成され
た複数のアドレス配線と、この上に形成されたゲート絶
縁膜と、この上に前記アドレス配線と交差するように形
成された複数のデータ配線と、この上に形成された上層
絶縁膜と、この上に形成され、前記アドレス配線とデー
タ配線とで囲まれたそれぞれの画素領域に配設された透
明導電膜からなる透明電極と、それぞれの画素領域に配
置され前記アドレス配線に接続されたゲートにより前記
データ配線と前記透明電極とを選択的に接続する薄膜ト
ランジスタ部とを備えると共に、それぞれの画素領域
に、前記ゲート絶縁膜の上に前記データ配線と同じ導電
膜にて形成された第１の電極と、前記上層絶縁膜の上に
前記透明電極と同じ透明導電膜にて形成された第２の電
極と、前記上層絶縁膜とにより形成された容量部を備え
た液晶表示装置を提供する。
【００１４】前記請求項１の液晶表示装置においては、
容量部が第１の電極と第２の電極との間に上層絶縁膜が
介在して形成されているので、この上層絶縁膜の膜厚や
材質をゲート絶縁膜とは独立に選択することができ、上
層絶縁膜の膜厚や誘電率を調整することにより、面積を
拡大することなく所望の静電容量を有する容量部を形成
することができる。また、前記請求項１の液晶表示装置
は、少なくとも容量部の表面に金属膜からなる第１の電
極が露出しない構成とされているので、表面に金属電極
が露出する構成の従来の液晶表示装置に比べると、ポリ
イミド塗布、配向処理を含む後工程での前記した種々の
不都合が回避できる。前記請求項１の液晶表示装置にお
いて、容量部の表面には、透明電極とこの透明電極と同
じ透明導電膜からなる第２の電極が露出するが、この透
明導電膜例えばＩＴＯはポリイミド塗布、配向処理を含
む後工程での障害にならない。
容量部が第１の電極と第２の電極との間に上層絶縁膜が
介在して形成されているので、この上層絶縁膜の膜厚や
材質をゲート絶縁膜とは独立に選択することができ、上
層絶縁膜の膜厚や誘電率を調整することにより、面積を
拡大することなく所望の静電容量を有する容量部を形成
することができる。また、前記請求項１の液晶表示装置
は、少なくとも容量部の表面に金属膜からなる第１の電
極が露出しない構成とされているので、表面に金属電極
が露出する構成の従来の液晶表示装置に比べると、ポリ
イミド塗布、配向処理を含む後工程での前記した種々の
不都合が回避できる。前記請求項１の液晶表示装置にお
いて、容量部の表面には、透明電極とこの透明電極と同
じ透明導電膜からなる第２の電極が露出するが、この透
明導電膜例えばＩＴＯはポリイミド塗布、配向処理を含
む後工程での障害にならない。
【００１５】前記において、前記第２の電極は、前記透
明電極が延在されて形成されたものであってよい。この
場合に、透明電極は薄膜トランジスタ部においてソース
電極に接続されているので、第１の電極を補助容量共通
配線に接続すれば、容量部に延在した透明電極と第１の
電極との間に静電容量を蓄積することができる。
明電極が延在されて形成されたものであってよい。この
場合に、透明電極は薄膜トランジスタ部においてソース
電極に接続されているので、第１の電極を補助容量共通
配線に接続すれば、容量部に延在した透明電極と第１の
電極との間に静電容量を蓄積することができる。
【００１６】前記において、前記第１の電極は、前記透
明電極と同じ透明導電膜にて前記アドレス配線に接続さ
れていてもよく、または前記データ配線と同じ導電膜に
て前記アドレス配線に接続されていてもよい。第１の電
極がアドレス配線に接続されていれば、アドレス配線が
補助容量共通配線を兼ねることになり、第１の電極が共
通基準電位を受け持ち、第２の電極が液晶駆動電位を受
け持つことになる。第１の電極とアドレス配線との接続
が透明電極と同じ透明導電膜による場合は、この接続が
透明電極の形成と同時に行えるのでプロセス数が増えな
い利点がある。第１の電極とアドレス配線との接続がデ
ータ配線と同じ導電膜による場合は、この接続部が透明
電極と異なる層に形成されるので接続部と透明電極とが
短絡する惧れがない。また第１の電極とアドレス配線と
の接続距離が短くなるので接続部における断線の可能性
が少なく、信頼性が向上する。
明電極と同じ透明導電膜にて前記アドレス配線に接続さ
れていてもよく、または前記データ配線と同じ導電膜に
て前記アドレス配線に接続されていてもよい。第１の電
極がアドレス配線に接続されていれば、アドレス配線が
補助容量共通配線を兼ねることになり、第１の電極が共
通基準電位を受け持ち、第２の電極が液晶駆動電位を受
け持つことになる。第１の電極とアドレス配線との接続
が透明電極と同じ透明導電膜による場合は、この接続が
透明電極の形成と同時に行えるのでプロセス数が増えな
い利点がある。第１の電極とアドレス配線との接続がデ
ータ配線と同じ導電膜による場合は、この接続部が透明
電極と異なる層に形成されるので接続部と透明電極とが
短絡する惧れがない。また第１の電極とアドレス配線と
の接続距離が短くなるので接続部における断線の可能性
が少なく、信頼性が向上する。
【００１７】前記容量部の少なくとも一部は、前記アド
レス配線の上に前記ゲート絶縁膜を介して重畳するよう
に設けられていることが好ましい。また、前記アドレス
配線は、前記画素領域において幅が一定であり、前記容
量部の全部が前記アドレス配線に前記ゲート絶縁膜を介
して重畳するように設けられていることが好ましい。ア
ドレス配線は一般の液晶表示装置において大部分がブラ
ックマトリクス内に収容されているので、容量部の少な
くとも一部がこのアドレス配線と重畳するように設けら
れているということは、容量部の少なくとも一部がブラ
ックマトリクス内に収容されるということであり、その
分、画素領域における開口率または光透過率が向上する
ことになる。特にアドレス配線が、液晶表示装置の画素
領域において幅が一定でかつこの幅内に容量部の全体が
重畳していれば、容量部の全体をブラックマトリクス内
に収容することが可能となり、容量部が画素領域に延在
しないので開口率は最大になると共に、透過型液晶表示
装置にあっては容量部によって光透過率が低下すること
もない。
レス配線の上に前記ゲート絶縁膜を介して重畳するよう
に設けられていることが好ましい。また、前記アドレス
配線は、前記画素領域において幅が一定であり、前記容
量部の全部が前記アドレス配線に前記ゲート絶縁膜を介
して重畳するように設けられていることが好ましい。ア
ドレス配線は一般の液晶表示装置において大部分がブラ
ックマトリクス内に収容されているので、容量部の少な
くとも一部がこのアドレス配線と重畳するように設けら
れているということは、容量部の少なくとも一部がブラ
ックマトリクス内に収容されるということであり、その
分、画素領域における開口率または光透過率が向上する
ことになる。特にアドレス配線が、液晶表示装置の画素
領域において幅が一定でかつこの幅内に容量部の全体が
重畳していれば、容量部の全体をブラックマトリクス内
に収容することが可能となり、容量部が画素領域に延在
しないので開口率は最大になると共に、透過型液晶表示
装置にあっては容量部によって光透過率が低下すること
もない。
【００１８】前記の薄膜トランジスタ部および前記デー
タ配線は、全部が前記上層絶縁膜または前記透明導電膜
にて覆われていることが好ましい。この場合には、ＴＦ
Ｔアレイ基板の画像形成部の表面全体が上層絶縁膜また
は透明導電膜にて覆われていることになるので、ポリイ
ミド塗布、配向処理を含む後工程や保管過程での前記し
た種々の不都合が回避できるようになる。
タ配線は、全部が前記上層絶縁膜または前記透明導電膜
にて覆われていることが好ましい。この場合には、ＴＦ
Ｔアレイ基板の画像形成部の表面全体が上層絶縁膜また
は透明導電膜にて覆われていることになるので、ポリイ
ミド塗布、配向処理を含む後工程や保管過程での前記し
た種々の不都合が回避できるようになる。
【００１９】前記上層絶縁膜は、前記ゲート絶縁膜より
も膜厚が薄いか、または誘電率が大きいことが好まし
い。これによって、容量部の誘電体層としてゲート絶縁
膜を用いる従来の液晶表示装置に比較して面積当たり静
電容量の大きい容量部を得ることができる。また同じ容
量値ならば開口率を向上させることができる。
も膜厚が薄いか、または誘電率が大きいことが好まし
い。これによって、容量部の誘電体層としてゲート絶縁
膜を用いる従来の液晶表示装置に比較して面積当たり静
電容量の大きい容量部を得ることができる。また同じ容
量値ならば開口率を向上させることができる。
【００２０】前記上層絶縁膜は、複数の絶縁膜の複合膜
からなることが好ましい。絶縁膜は材質により誘電率が
異なると共に組織の粗密度も異なり、誘電率が高くても
組織が粗い場合には信頼性に問題が生じることがある。
またそれらの形成方法にも難易がある。よって、良好な
特性が強調されるように複数の絶縁膜を複合すれば、誘
電率が高くしかも信頼性も高い容量部が得られるように
なる。
からなることが好ましい。絶縁膜は材質により誘電率が
異なると共に組織の粗密度も異なり、誘電率が高くても
組織が粗い場合には信頼性に問題が生じることがある。
またそれらの形成方法にも難易がある。よって、良好な
特性が強調されるように複数の絶縁膜を複合すれば、誘
電率が高くしかも信頼性も高い容量部が得られるように
なる。
【００２１】前記上層絶縁膜は、窒化ケイ素膜、酸化ケ
イ素膜、および金属酸化膜の少なくとも１種類からなる
ことが好ましい。窒化ケイ素膜は従来から薄膜トランジ
スタのパッシベーション膜などとして一般的に用いられ
ていて誘電率も高い。酸化ケイ素膜は窒化ケイ素膜より
緻密に形成できるので窒化ケイ素膜と複合して用いるの
に適している。金属酸化膜は前記第１の電極の金属層に
酸化処理を施すことによって容易に形成できる利点があ
る。
イ素膜、および金属酸化膜の少なくとも１種類からなる
ことが好ましい。窒化ケイ素膜は従来から薄膜トランジ
スタのパッシベーション膜などとして一般的に用いられ
ていて誘電率も高い。酸化ケイ素膜は窒化ケイ素膜より
緻密に形成できるので窒化ケイ素膜と複合して用いるの
に適している。金属酸化膜は前記第１の電極の金属層に
酸化処理を施すことによって容易に形成できる利点があ
る。
【００２２】本発明の請求項１１記載の液晶表示装置に
おいては、前記アドレス配線と並行に補助容量共通配線
が設けられ、前記容量部は、前記補助容量共通配線上に
一部または全部が重畳するように設けられている。アド
レス配線と並行に補助容量共通配線が設けられていれ
ば、この補助容量共通配線によって容量部に共通電位を
与えることができるので、容量部に安定した静電容量を
蓄積することができる。また容量部が補助容量共通配線
上に重畳して設けられていれば、光透過型液晶表示装置
において画素領域を横切る容量部に起因する光透過量の
減少を最小化することができる。
おいては、前記アドレス配線と並行に補助容量共通配線
が設けられ、前記容量部は、前記補助容量共通配線上に
一部または全部が重畳するように設けられている。アド
レス配線と並行に補助容量共通配線が設けられていれ
ば、この補助容量共通配線によって容量部に共通電位を
与えることができるので、容量部に安定した静電容量を
蓄積することができる。また容量部が補助容量共通配線
上に重畳して設けられていれば、光透過型液晶表示装置
において画素領域を横切る容量部に起因する光透過量の
減少を最小化することができる。
【００２３】本発明の請求項１または請求項１１記載の
液晶表示装置において、前記第１の電極と前記アドレス
配線、または前記第１の電極と前記補助容量共通配線と
は少なくとも２点で接続されていることが好ましい。こ
の場合には、一方の接点に接続不良が生じたり、またプ
ロセス途中で前記２点間のアドレス配線または補助容量
共通配線に亀裂などの障害が発生しても導通が確保され
るので、生産工程における歩留りと信頼性が向上する。
また、アドレス配線または補助容量共通配線に対して第
１の電極が並列接続されるため、配線抵抗を低減できる
効果もある。
液晶表示装置において、前記第１の電極と前記アドレス
配線、または前記第１の電極と前記補助容量共通配線と
は少なくとも２点で接続されていることが好ましい。こ
の場合には、一方の接点に接続不良が生じたり、またプ
ロセス途中で前記２点間のアドレス配線または補助容量
共通配線に亀裂などの障害が発生しても導通が確保され
るので、生産工程における歩留りと信頼性が向上する。
また、アドレス配線または補助容量共通配線に対して第
１の電極が並列接続されるため、配線抵抗を低減できる
効果もある。
【００２４】本発明の請求項１３記載の液晶表示装置
は、容量部が、前記アドレス配線の一部と前記第１の電
極とそれらの間に挟まれた前記ゲート絶縁膜とで形成さ
れた第１の容量成分と、前記第１の電極と前記第２の電
極とそれらの間に挟まれた前記上層絶縁膜とにより形成
された第２の容量成分との並列接続にて形成されてい
る。
は、容量部が、前記アドレス配線の一部と前記第１の電
極とそれらの間に挟まれた前記ゲート絶縁膜とで形成さ
れた第１の容量成分と、前記第１の電極と前記第２の電
極とそれらの間に挟まれた前記上層絶縁膜とにより形成
された第２の容量成分との並列接続にて形成されてい
る。
【００２５】この構成によれば、透明導電膜からなる第
２の電極が表面に露出した状態で第１の電極の両面に静
電容量を蓄積することができるので、従来提案されてい
る液晶表示装置のように表面に金属膜を露出させること
なく容量部における面積当たりの静電容量を大幅に増大
させることができる。特にアドレス配線や補助容量共通
配線の幅を増加させずに開口率を最大とした場合にも大
きな静電容量が得られるので、画質の劣化がない。
２の電極が表面に露出した状態で第１の電極の両面に静
電容量を蓄積することができるので、従来提案されてい
る液晶表示装置のように表面に金属膜を露出させること
なく容量部における面積当たりの静電容量を大幅に増大
させることができる。特にアドレス配線や補助容量共通
配線の幅を増加させずに開口率を最大とした場合にも大
きな静電容量が得られるので、画質の劣化がない。
【００２６】本発明の請求項１４は、請求項１記載の液
晶表示装置を製造するに際して、絶縁性基板上に複数の
アドレス配線を形成し、この上にゲート絶縁膜を形成
し、このゲート絶縁膜の上に前記アドレス配線と交差す
るように複数のデータ配線を形成すると共に前記アドレ
ス配線とデータ配線とで囲まれたそれぞれの画素領域
に、前記アドレス配線に接続されたゲートにより前記デ
ータ配線とそれぞれの画素領域に配置された前記透明電
極とを選択的に接続する薄膜トランジスタ部を形成し、
かつ前記データ配線と同じ導電膜にて前記第１の電極を
形成し、少なくとも前記薄膜トランジスタ部と前記第１
の電極との上に前記の上層絶縁膜を形成し、更にこの上
に前記透明電極とこの透明電極と同じ透明導電膜にて第
２の電極とを形成し、前記第１の電極と前記第２の電極
と前記上層絶縁膜とにより前記容量部を形成する液晶表
示装置の製造方法を提供する。
晶表示装置を製造するに際して、絶縁性基板上に複数の
アドレス配線を形成し、この上にゲート絶縁膜を形成
し、このゲート絶縁膜の上に前記アドレス配線と交差す
るように複数のデータ配線を形成すると共に前記アドレ
ス配線とデータ配線とで囲まれたそれぞれの画素領域
に、前記アドレス配線に接続されたゲートにより前記デ
ータ配線とそれぞれの画素領域に配置された前記透明電
極とを選択的に接続する薄膜トランジスタ部を形成し、
かつ前記データ配線と同じ導電膜にて前記第１の電極を
形成し、少なくとも前記薄膜トランジスタ部と前記第１
の電極との上に前記の上層絶縁膜を形成し、更にこの上
に前記透明電極とこの透明電極と同じ透明導電膜にて第
２の電極とを形成し、前記第１の電極と前記第２の電極
と前記上層絶縁膜とにより前記容量部を形成する液晶表
示装置の製造方法を提供する。
【００２７】この製造方法によれば、静電容量が大きく
ＴＦＴアレイ表面に金属膜が露出しない請求項１記載の
液晶表示装置を、余分なプロセスや加工設備を要せず
に、従来の液晶表示装置の製造工程内で容易に製造する
ことができる。
ＴＦＴアレイ表面に金属膜が露出しない請求項１記載の
液晶表示装置を、余分なプロセスや加工設備を要せず
に、従来の液晶表示装置の製造工程内で容易に製造する
ことができる。
【００２８】前記において、前記第２の電極は、前記透
明電極を前記容量部に延在させて形成することができ
る。この製造方法によれば、本発明の請求項２記載の液
晶表示装置を製造することができる。
明電極を前記容量部に延在させて形成することができ
る。この製造方法によれば、本発明の請求項２記載の液
晶表示装置を製造することができる。
【００２９】前記において、前記第１の電極は、前記透
明電極と同じ透明導電膜を用いて前記アドレス配線に接
続してもよい。この製造方法によれば、本発明の請求項
３記載の液晶表示装置を製造することができる。また前
記において、前記第１の電極は、前記データ配線と同じ
導電膜にて前記アドレス配線に接続することもできる。
この製造方法によれば、本発明の請求項４記載の液晶表
示装置を製造することができる。
明電極と同じ透明導電膜を用いて前記アドレス配線に接
続してもよい。この製造方法によれば、本発明の請求項
３記載の液晶表示装置を製造することができる。また前
記において、前記第１の電極は、前記データ配線と同じ
導電膜にて前記アドレス配線に接続することもできる。
この製造方法によれば、本発明の請求項４記載の液晶表
示装置を製造することができる。
【００３０】本発明の請求項１８は、請求項１１記載の
液晶表示装置を製造するに際して、絶縁性基板上に複数
のアドレス配線を形成すると共にこのアドレス配線と並
行に複数の補助容量共通配線を形成し、この上にゲート
絶縁膜を形成し、このゲート絶縁膜の上に前記アドレス
配線と交差するように複数のデータ配線を形成すると共
に前記アドレス配線とデータ配線とで囲まれたそれぞれ
の画素領域に、前記アドレス配線に接続されたゲートに
より前記データ配線とそれぞれの画素領域に配置された
前記透明電極とを選択的に接続する薄膜トランジスタを
形成し、かつ前記データ配線と同じ導電膜にて前記第１
の電極を形成し、少なくともこの第１の電極の上に前記
の上層絶縁膜を形成し、更にこの上に前記透明電極と同
じ透明導電膜にて第２の電極を形成し、前記第１の電極
と前記第２の電極と前記上層絶縁膜とにより前記容量部
を形成し、この容量部の一部または全部が前記補助容量
共通配線上に重畳するように配置する液晶表示装置の製
造方法を提供する。
液晶表示装置を製造するに際して、絶縁性基板上に複数
のアドレス配線を形成すると共にこのアドレス配線と並
行に複数の補助容量共通配線を形成し、この上にゲート
絶縁膜を形成し、このゲート絶縁膜の上に前記アドレス
配線と交差するように複数のデータ配線を形成すると共
に前記アドレス配線とデータ配線とで囲まれたそれぞれ
の画素領域に、前記アドレス配線に接続されたゲートに
より前記データ配線とそれぞれの画素領域に配置された
前記透明電極とを選択的に接続する薄膜トランジスタを
形成し、かつ前記データ配線と同じ導電膜にて前記第１
の電極を形成し、少なくともこの第１の電極の上に前記
の上層絶縁膜を形成し、更にこの上に前記透明電極と同
じ透明導電膜にて第２の電極を形成し、前記第１の電極
と前記第２の電極と前記上層絶縁膜とにより前記容量部
を形成し、この容量部の一部または全部が前記補助容量
共通配線上に重畳するように配置する液晶表示装置の製
造方法を提供する。
【００３１】本発明の請求項１９は、請求項１３記載の
液晶表示装置を製造するに際して、前記請求項請求項１
４記載の液晶表示装置の製造方法における第１の電極と
前記透明電極とを接続し、前記第２の電極と前記アドレ
ス配線とを接続し、かつ前記容量部を前記アドレス配線
の一部と重畳するように配置する液晶表示装置の製造方
法を提供する。
液晶表示装置を製造するに際して、前記請求項請求項１
４記載の液晶表示装置の製造方法における第１の電極と
前記透明電極とを接続し、前記第２の電極と前記アドレ
ス配線とを接続し、かつ前記容量部を前記アドレス配線
の一部と重畳するように配置する液晶表示装置の製造方
法を提供する。
【００３２】本発明の請求項２０は、請求項４記載の液
晶表示装置を製造するに際して、絶縁性基板上に複数の
アドレス配線を形成し、この上にゲート絶縁膜を形成
し、前記容量部において前記ゲート絶縁膜に前記アドレ
ス配線に達するスルーホールを形成し、このゲート絶縁
膜の上に前記アドレス配線と交差するように複数のデー
タ配線を形成すると共に前記アドレス配線とデータ配線
とで囲まれたそれぞれの画素領域に、前記アドレス配線
に接続されたゲートにより前記データ配線とそれぞれの
画素領域に配置された前記透明電極とを選択的に接続す
る薄膜トランジスタを形成し、かつ前記データ配線と同
じ導電膜にて前記第１の電極を形成し、この第１の電極
を前記ゲート絶縁膜に形成したスルーホールを通して前
記アドレス配線に接続し、少なくともこの第１の電極の
上に前記の上層絶縁膜を形成し、更にこの上に前記透明
電極と同じ透明導電膜にて第２の電極を形成し、前記第
１の電極と前記第２の電極と前記上層絶縁膜とにより前
記容量部を形成する液晶表示装置の製造方法を提供す
る。
晶表示装置を製造するに際して、絶縁性基板上に複数の
アドレス配線を形成し、この上にゲート絶縁膜を形成
し、前記容量部において前記ゲート絶縁膜に前記アドレ
ス配線に達するスルーホールを形成し、このゲート絶縁
膜の上に前記アドレス配線と交差するように複数のデー
タ配線を形成すると共に前記アドレス配線とデータ配線
とで囲まれたそれぞれの画素領域に、前記アドレス配線
に接続されたゲートにより前記データ配線とそれぞれの
画素領域に配置された前記透明電極とを選択的に接続す
る薄膜トランジスタを形成し、かつ前記データ配線と同
じ導電膜にて前記第１の電極を形成し、この第１の電極
を前記ゲート絶縁膜に形成したスルーホールを通して前
記アドレス配線に接続し、少なくともこの第１の電極の
上に前記の上層絶縁膜を形成し、更にこの上に前記透明
電極と同じ透明導電膜にて第２の電極を形成し、前記第
１の電極と前記第２の電極と前記上層絶縁膜とにより前
記容量部を形成する液晶表示装置の製造方法を提供す
る。
【００３３】
【発明の実施の形態】以下、本発明の実施の形態を実施
例により図面を用いて説明する。以下の説明において、
図２３を用いて説明した従来の構成要素と共通している
ものは同一番号を付してその説明を省略または簡略化す
る。 （実施例１）図１は、実施例１の液晶表示装置における
ＴＦＴアレイ基板１００の１画素領域１０２を示す平面
図であり、図２は図１における線Ａ−Ｂで切ったそれぞ
れ薄膜トランジスタ部１０３、画像部１０４、および容
量部１０５の層構成を示す断面図である。
例により図面を用いて説明する。以下の説明において、
図２３を用いて説明した従来の構成要素と共通している
ものは同一番号を付してその説明を省略または簡略化す
る。 （実施例１）図１は、実施例１の液晶表示装置における
ＴＦＴアレイ基板１００の１画素領域１０２を示す平面
図であり、図２は図１における線Ａ−Ｂで切ったそれぞ
れ薄膜トランジスタ部１０３、画像部１０４、および容
量部１０５の層構成を示す断面図である。
【００３４】図１、図２において、実施例１の液晶表示
装置は、透明ガラスからなる絶縁性基板１０１の上に複
数のアドレス配線１１，１１…が並列され、この上に酸
化ケイ素からなるゲート絶縁膜５が形成され、さらにこ
の上に前記アドレス配線１１，１１…と交差するように
複数のデータ配線１２，１２…が並列されて、透明電極
６を含む画素領域１０２が形成されている。このそれぞ
れの画素領域１０２には前記の薄膜トランジスタ部１０
３と画像部１０４と容量部１０５とが設けられている。
前記アドレス配線１１やデータ配線１２は、この実施例
ではＣｒ金属の導電膜により形成されているが、Ｔｉ、
Ａｌ、Ｗ、Ｍｏ、Ｔａなどでもよく、それらの積層膜や
合金膜などであってもよい。
装置は、透明ガラスからなる絶縁性基板１０１の上に複
数のアドレス配線１１，１１…が並列され、この上に酸
化ケイ素からなるゲート絶縁膜５が形成され、さらにこ
の上に前記アドレス配線１１，１１…と交差するように
複数のデータ配線１２，１２…が並列されて、透明電極
６を含む画素領域１０２が形成されている。このそれぞ
れの画素領域１０２には前記の薄膜トランジスタ部１０
３と画像部１０４と容量部１０５とが設けられている。
前記アドレス配線１１やデータ配線１２は、この実施例
ではＣｒ金属の導電膜により形成されているが、Ｔｉ、
Ａｌ、Ｗ、Ｍｏ、Ｔａなどでもよく、それらの積層膜や
合金膜などであってもよい。
【００３５】前記それぞれの画素領域１０２において、
前記ゲート絶縁膜５の上には、前記アドレス配線１１か
ら延びるゲート１１ａにより前記データ配線１２と前記
透明電極６とを選択的に接続する薄膜トランジスタ部１
０３が設けられている。また、前記それぞれの画素領域
１０２において、前記ゲート絶縁膜５の上には、前記デ
ータ配線１１と同じＣｒ導電膜によって第１の電極１０
が形成されている。
前記ゲート絶縁膜５の上には、前記アドレス配線１１か
ら延びるゲート１１ａにより前記データ配線１２と前記
透明電極６とを選択的に接続する薄膜トランジスタ部１
０３が設けられている。また、前記それぞれの画素領域
１０２において、前記ゲート絶縁膜５の上には、前記デ
ータ配線１１と同じＣｒ導電膜によって第１の電極１０
が形成されている。
【００３６】更に前記ゲート絶縁膜５の上には、前記デ
ータ配線１２と薄膜トランジスタ部１０３と画像部１０
４と第１の電極１０とを覆って上層絶縁膜８が形成さ
れ、この上に、前記画像部１０４と、前記上層絶縁膜８
を介して前記第１の電極１０の上とに連続して広がる透
明電極６が形成されている。この実施例において、前記
上層絶縁膜８はゲート絶縁膜５より膜厚が薄い窒化ケイ
素膜からなり、また前記透明電極６はＩＴＯからなって
いる。そしてこの実施例においては、前記第１の電極１
０の上に延在した透明電極６が第２の電極２５を形成
し、前記第１の電極１０と上層絶縁膜８と第２の電極２
５との重畳した部分が前記の容量部１０５を形成してい
る。
ータ配線１２と薄膜トランジスタ部１０３と画像部１０
４と第１の電極１０とを覆って上層絶縁膜８が形成さ
れ、この上に、前記画像部１０４と、前記上層絶縁膜８
を介して前記第１の電極１０の上とに連続して広がる透
明電極６が形成されている。この実施例において、前記
上層絶縁膜８はゲート絶縁膜５より膜厚が薄い窒化ケイ
素膜からなり、また前記透明電極６はＩＴＯからなって
いる。そしてこの実施例においては、前記第１の電極１
０の上に延在した透明電極６が第２の電極２５を形成
し、前記第１の電極１０と上層絶縁膜８と第２の電極２
５との重畳した部分が前記の容量部１０５を形成してい
る。
【００３７】前記第１の電極１０は、前記ゲート絶縁膜
５に形成されたスルーホール５ａを通る導電性の接続層
１３によってアドレス配線１１に接続され、ここから電
位が供給される。この接続層１３は透明電極６と同様の
透明導電膜（ＩＴＯ）から形成されている。また前記透
明電極６は、上層絶縁膜８に形成されたスルーホール８
ａを通して、薄膜トランジスタ部１０３に形成されたソ
ース電極４に接続されている。
５に形成されたスルーホール５ａを通る導電性の接続層
１３によってアドレス配線１１に接続され、ここから電
位が供給される。この接続層１３は透明電極６と同様の
透明導電膜（ＩＴＯ）から形成されている。また前記透
明電極６は、上層絶縁膜８に形成されたスルーホール８
ａを通して、薄膜トランジスタ部１０３に形成されたソ
ース電極４に接続されている。
【００３８】実施例１の液晶表示装置は、アドレス配線
１１とデータ配線１２との間に電位が印加されると、薄
膜トランジスタ部１０３において前記アドレス配線１１
に接続されたゲート１１ａにより、前記データ配線１２
に接続されたドレイン電極３と前記透明電極６に接続さ
れたソース電極４とが選択的に接続する。このとき、前
記容量部１０５においては、アドレス配線１１に接続さ
れた第１の電極１０と透明電極６から延びた第２の電極
２５との間に静電容量が蓄積される。
１１とデータ配線１２との間に電位が印加されると、薄
膜トランジスタ部１０３において前記アドレス配線１１
に接続されたゲート１１ａにより、前記データ配線１２
に接続されたドレイン電極３と前記透明電極６に接続さ
れたソース電極４とが選択的に接続する。このとき、前
記容量部１０５においては、アドレス配線１１に接続さ
れた第１の電極１０と透明電極６から延びた第２の電極
２５との間に静電容量が蓄積される。
【００３９】この容量部１０５においては、電極間の誘
電体層（上層絶縁膜８）が、前記ゲート絶縁膜５より膜
厚が薄くかつ誘電率が高い窒化ケイ素膜からなっている
ので、ゲート絶縁膜５を誘電体層として用いた従来の液
晶表示装置と比べると、面積当たりの静電容量が大きく
なる。またこのＴＦＴアレイ基板１００は、その表面全
体が上層絶縁膜８と、透明電極６を形成する透明導電膜
（ＩＴＯ）とによって形成され、Ｃｒ金属からなる導電
膜が露出していないので、ポリイミド塗布や配向処理を
含む後工程で金属膜が露出していることにより生じる不
具合が排除され、歩留りよく、信頼性の高い液晶表示装
置を製造することができる。
電体層（上層絶縁膜８）が、前記ゲート絶縁膜５より膜
厚が薄くかつ誘電率が高い窒化ケイ素膜からなっている
ので、ゲート絶縁膜５を誘電体層として用いた従来の液
晶表示装置と比べると、面積当たりの静電容量が大きく
なる。またこのＴＦＴアレイ基板１００は、その表面全
体が上層絶縁膜８と、透明電極６を形成する透明導電膜
（ＩＴＯ）とによって形成され、Ｃｒ金属からなる導電
膜が露出していないので、ポリイミド塗布や配向処理を
含む後工程で金属膜が露出していることにより生じる不
具合が排除され、歩留りよく、信頼性の高い液晶表示装
置を製造することができる。
【００４０】前記実施例１の液晶表示装置は、順次図３
〜図７に示すステップにより製造することができる。先
ず図３に示すように、ガラス製の絶縁性基板１０１の上
にＣｒ１４００Åで複数のアドレス配線１１を並列して
形成する。各アドレス配線１１は、それぞれ画素領域の
薄膜トランジスタ部１０３にゲート１１ａが延在するよ
うにパターニングされている。
〜図７に示すステップにより製造することができる。先
ず図３に示すように、ガラス製の絶縁性基板１０１の上
にＣｒ１４００Åで複数のアドレス配線１１を並列して
形成する。各アドレス配線１１は、それぞれ画素領域の
薄膜トランジスタ部１０３にゲート１１ａが延在するよ
うにパターニングされている。
【００４１】次に図４に示すように、前記アドレス配線
１１が形成された絶縁性基板１０１の上に全面に酸化ケ
イ素１５００Åと窒化ケイ素３２５０Åのゲート絶縁膜
５を形成する。その後、薄膜トランジスタ部１０３にお
いて、ゲート絶縁膜５の上に、チャネル層となるアモル
ファスシリコン層を形成する。この上にコンタクト層と
なるｎ型アモルファスシリコン層を形成する。その後に
パターニングして、ノンドープアモルファスシリコン３
３００Åのチャネル層２、およびｎ型アモルファスシリ
コン５００Åのコンタクト層７を形成する。
１１が形成された絶縁性基板１０１の上に全面に酸化ケ
イ素１５００Åと窒化ケイ素３２５０Åのゲート絶縁膜
５を形成する。その後、薄膜トランジスタ部１０３にお
いて、ゲート絶縁膜５の上に、チャネル層となるアモル
ファスシリコン層を形成する。この上にコンタクト層と
なるｎ型アモルファスシリコン層を形成する。その後に
パターニングして、ノンドープアモルファスシリコン３
３００Åのチャネル層２、およびｎ型アモルファスシリ
コン５００Åのコンタクト層７を形成する。
【００４２】次に図５に示すように、ゲート絶縁膜５の
上に前記アドレス配線１１，１１…と交差するように複
数のデータ配線１２，１２…をＣｒ１４００Åで形成す
ると共に、前記それぞれの画素領域１０２において、前
記チャネル層２の上のコンタクト層７に、前記データ配
線１２から延びるドレイン電極３と、このドレイン電極
３に対向するソース電極４とを形成する。またこれと同
時に、容量部１０５においては、前記データ配線１２と
同じＣｒ金属膜を用いて第１の電極１０を形成する。な
お、この実施例ではＣｒを用いたが、Ｔｉ、Ａｌ、Ｗ、
Ｍｏ、Ｔａなどでもよく、それらの積層膜や合金膜など
であってもよい。
上に前記アドレス配線１１，１１…と交差するように複
数のデータ配線１２，１２…をＣｒ１４００Åで形成す
ると共に、前記それぞれの画素領域１０２において、前
記チャネル層２の上のコンタクト層７に、前記データ配
線１２から延びるドレイン電極３と、このドレイン電極
３に対向するソース電極４とを形成する。またこれと同
時に、容量部１０５においては、前記データ配線１２と
同じＣｒ金属膜を用いて第１の電極１０を形成する。な
お、この実施例ではＣｒを用いたが、Ｔｉ、Ａｌ、Ｗ、
Ｍｏ、Ｔａなどでもよく、それらの積層膜や合金膜など
であってもよい。
【００４３】次に図６に示すように、前記薄膜トランジ
スタ部１０３と画像部１０４と容量部１０５とを覆うよ
うに、窒化ケイ素１５００Åからなる前記上層絶縁膜８
を形成し、次に薄膜トランジスタ部１０３においてはこ
の上層絶縁膜８に、前記ソース電極４から延びるリード
部４ａに達するスルーホール８ａと、容量部１０５にお
いては上層絶縁膜８とゲート絶縁膜５とを貫通して前記
アドレス配線１１に達するスルーホール５ａとを形成す
る。
スタ部１０３と画像部１０４と容量部１０５とを覆うよ
うに、窒化ケイ素１５００Åからなる前記上層絶縁膜８
を形成し、次に薄膜トランジスタ部１０３においてはこ
の上層絶縁膜８に、前記ソース電極４から延びるリード
部４ａに達するスルーホール８ａと、容量部１０５にお
いては上層絶縁膜８とゲート絶縁膜５とを貫通して前記
アドレス配線１１に達するスルーホール５ａとを形成す
る。
【００４４】次に図７に示すように、上層絶縁膜８の上
に画像部１０４を覆ってＩＴＯの４００Åからなる透明
電極６を形成する。この透明電極６は、薄膜トランジス
タ部１０３側に延びて前記スルーホール８ａを通してソ
ース電極４に接続され、また容量部１０５側に延びて前
記第１の電極１０と対向する第２の電極２５を形成す
る。一方、前記透明電極６とは隔離して、しかし同じＩ
ＴＯを用いて、スルーホール５ａを通して前記第１の電
極１０とアドレス配線１１とを接続する接続層１３を形
成し、実施例１のＴＦＴアレイ基板１００を完成する。
に画像部１０４を覆ってＩＴＯの４００Åからなる透明
電極６を形成する。この透明電極６は、薄膜トランジス
タ部１０３側に延びて前記スルーホール８ａを通してソ
ース電極４に接続され、また容量部１０５側に延びて前
記第１の電極１０と対向する第２の電極２５を形成す
る。一方、前記透明電極６とは隔離して、しかし同じＩ
ＴＯを用いて、スルーホール５ａを通して前記第１の電
極１０とアドレス配線１１とを接続する接続層１３を形
成し、実施例１のＴＦＴアレイ基板１００を完成する。
【００４５】（実施例２）図８に示す実施例２の液晶表
示装置は、上層絶縁膜８の構成が異なる以外は実施例１
と同様である。すなわち、図８に示すように、実施例２
の上層絶縁膜は、窒化ケイ素膜８１と酸化ケイ素膜８２
との複合膜からなっている。窒化ケイ素膜は一般に酸化
ケイ素膜に比べ誘電率は高いが組織が粗雑であるために
プロセスの影響を受けて絶縁性や耐湿性などパッシベー
ション膜としての機能が低下する可能性がある。よっ
て、実施例１では窒化ケイ素膜を厚くせざるを得ず、静
電容量が頭打ちになっていた。しかしこの実施例２の構
成によれば、誘電率が高い窒化ケイ素膜８１と組織が緻
密でプロセスの影響を受け難い酸化ケイ素膜８２とが複
合されているので、上層絶縁膜としての信頼性が向上す
る。
示装置は、上層絶縁膜８の構成が異なる以外は実施例１
と同様である。すなわち、図８に示すように、実施例２
の上層絶縁膜は、窒化ケイ素膜８１と酸化ケイ素膜８２
との複合膜からなっている。窒化ケイ素膜は一般に酸化
ケイ素膜に比べ誘電率は高いが組織が粗雑であるために
プロセスの影響を受けて絶縁性や耐湿性などパッシベー
ション膜としての機能が低下する可能性がある。よっ
て、実施例１では窒化ケイ素膜を厚くせざるを得ず、静
電容量が頭打ちになっていた。しかしこの実施例２の構
成によれば、誘電率が高い窒化ケイ素膜８１と組織が緻
密でプロセスの影響を受け難い酸化ケイ素膜８２とが複
合されているので、上層絶縁膜としての信頼性が向上す
る。
【００４６】（実施例３）図９に示す実施例３の液晶表
示装置は、上層絶縁膜の構成が異なる以外は実施例１と
同様である。すなわち、図９に示すように、実施例３に
おいては、データ配線１２、ドレイン電極３、ソース電
極４、および第１の電極１０を形成するＣｒ金属膜の表
面に金属酸化膜８３が形成され、この上に窒化ケイ素膜
８１が形成されている。すなわち、この上層絶縁膜は窒
化ケイ素膜８１と金属酸化膜８３との複合膜からなって
いる。この場合、スルーホール８ａはソース電極４の金
属面に達するように形成される。金属酸化膜８３は組織
が緻密であるから、この実施例３の構成によれば、誘電
率が高い窒化ケイ素膜８１と組織が緻密でプロセスの影
響を受け難い金属酸化膜８３とが複合されているので、
上層絶縁膜としての信頼性が向上する。金属酸化膜８３
は、電極を構成する金属膜の表面を陽極酸化して形成で
きる。この場合は、酸化タンタル膜、酸化アルミニウム
膜、酸化タングステン膜などが良好である。また、金属
酸化膜８３は、スパッタＣＶＤなどによって形成しても
よい。特に酸化タンタルのような高誘電率（窒化ケイ素
の誘電率が６程度であるに対してＴａ2Ｏ5では誘電率が
２２〜４５程度である）の膜を用いれば、単位面積当た
りの容量値を大幅に向上させることができて更に好まし
い。
示装置は、上層絶縁膜の構成が異なる以外は実施例１と
同様である。すなわち、図９に示すように、実施例３に
おいては、データ配線１２、ドレイン電極３、ソース電
極４、および第１の電極１０を形成するＣｒ金属膜の表
面に金属酸化膜８３が形成され、この上に窒化ケイ素膜
８１が形成されている。すなわち、この上層絶縁膜は窒
化ケイ素膜８１と金属酸化膜８３との複合膜からなって
いる。この場合、スルーホール８ａはソース電極４の金
属面に達するように形成される。金属酸化膜８３は組織
が緻密であるから、この実施例３の構成によれば、誘電
率が高い窒化ケイ素膜８１と組織が緻密でプロセスの影
響を受け難い金属酸化膜８３とが複合されているので、
上層絶縁膜としての信頼性が向上する。金属酸化膜８３
は、電極を構成する金属膜の表面を陽極酸化して形成で
きる。この場合は、酸化タンタル膜、酸化アルミニウム
膜、酸化タングステン膜などが良好である。また、金属
酸化膜８３は、スパッタＣＶＤなどによって形成しても
よい。特に酸化タンタルのような高誘電率（窒化ケイ素
の誘電率が６程度であるに対してＴａ2Ｏ5では誘電率が
２２〜４５程度である）の膜を用いれば、単位面積当た
りの容量値を大幅に向上させることができて更に好まし
い。
【００４７】（実施例４）図１０および図１１に示す実
施例４の液晶表示装置は、実施例１の容量部１０５にお
いて、第１の電極１０と前記アドレス配線１１とが離間
した２点で接続されている。すなわち、第１の電極１０
の長手方向両端部が位置するゲート絶縁膜５に、それぞ
れアドレス配線１１に達するスルーホール５ａ，５ａが
形成され、これらのスルーホールを通して第１の電極１
０とアドレス配線１１とを接続する接続層１３Ａおよび
接続層１３Ｂが形成されている。
施例４の液晶表示装置は、実施例１の容量部１０５にお
いて、第１の電極１０と前記アドレス配線１１とが離間
した２点で接続されている。すなわち、第１の電極１０
の長手方向両端部が位置するゲート絶縁膜５に、それぞ
れアドレス配線１１に達するスルーホール５ａ，５ａが
形成され、これらのスルーホールを通して第１の電極１
０とアドレス配線１１とを接続する接続層１３Ａおよび
接続層１３Ｂが形成されている。
【００４８】実施例４の液晶表示装置は、例えば一方の
接続層１３Ａが係わる接点に接続不良が生じた場合でも
接続層１３Ｂのほうが良好に接続されていれば容量部１
０５の機能が損なわれることはなく、またりプロセス途
中で例えば前記接続層１３Ａと接続層１３Ｂとの間のア
ドレス配線１１に断線や亀裂など何らかの障害が発生し
ても、接続層１３Ａと第１の電極１０と接続層１３Ｂと
の間で導通が確保されるので、生産工程における歩留り
と信頼性が向上する。更にアドレス配線１１に対して第
１の電極１０が並列接続されるため、アドレス配線１１
の配線抵抗を低減でき、よってアドレス信号の遅延が小
さくなり画素の選択速度が上がる。
接続層１３Ａが係わる接点に接続不良が生じた場合でも
接続層１３Ｂのほうが良好に接続されていれば容量部１
０５の機能が損なわれることはなく、またりプロセス途
中で例えば前記接続層１３Ａと接続層１３Ｂとの間のア
ドレス配線１１に断線や亀裂など何らかの障害が発生し
ても、接続層１３Ａと第１の電極１０と接続層１３Ｂと
の間で導通が確保されるので、生産工程における歩留り
と信頼性が向上する。更にアドレス配線１１に対して第
１の電極１０が並列接続されるため、アドレス配線１１
の配線抵抗を低減でき、よってアドレス信号の遅延が小
さくなり画素の選択速度が上がる。
【００４９】（実施例５）図１２に示す実施例５の液晶
表示装置は、画素領域１０２においてアドレス配線１１
の幅が一定であり、かつこのアドレス配線１１は図示し
ないブラックマトリクスの裏側にかくれるように配設さ
れている。また前記容量部１０５はその全体が前記アド
レス配線１１に前記ゲート絶縁膜５を介して重畳するよ
うに設けられている。すなわち、アドレス配線１１の幅
内に、ゲート絶縁膜５を介してＣｒ金属の薄膜からなる
第１の電極１０が形成され、この第１の電極１０の上に
は、上層絶縁膜を介して画像部１０４から延びた透明電
極６が第２の電極２５を形成している。そして前記第１
の電極１０は、ゲート絶縁膜５に形成されたスルーホー
ル５ａを通る接続層１３によって、前記アドレス配線１
１に接続されている。
表示装置は、画素領域１０２においてアドレス配線１１
の幅が一定であり、かつこのアドレス配線１１は図示し
ないブラックマトリクスの裏側にかくれるように配設さ
れている。また前記容量部１０５はその全体が前記アド
レス配線１１に前記ゲート絶縁膜５を介して重畳するよ
うに設けられている。すなわち、アドレス配線１１の幅
内に、ゲート絶縁膜５を介してＣｒ金属の薄膜からなる
第１の電極１０が形成され、この第１の電極１０の上に
は、上層絶縁膜を介して画像部１０４から延びた透明電
極６が第２の電極２５を形成している。そして前記第１
の電極１０は、ゲート絶縁膜５に形成されたスルーホー
ル５ａを通る接続層１３によって、前記アドレス配線１
１に接続されている。
【００５０】この実施例における容量部１０５は、ブラ
ックマトリクスの裏側に隠れてしまうアドレス配線１１
に重畳して形成されているので、実質的に画素領域１０
２の開口率を最大とすることができる。この容量部１０
５の誘電体膜として実施例２、実施例３に示したような
複合膜を使用すれば、開口率を最大としたまま静電容量
を大きくできるので、更に画質が向上する。
ックマトリクスの裏側に隠れてしまうアドレス配線１１
に重畳して形成されているので、実質的に画素領域１０
２の開口率を最大とすることができる。この容量部１０
５の誘電体膜として実施例２、実施例３に示したような
複合膜を使用すれば、開口率を最大としたまま静電容量
を大きくできるので、更に画質が向上する。
【００５１】（実施例６）図１３に示す実施例６の液晶
表示装置は、画素領域１０２においてアドレス配線１１
の幅が一定であり、かつこのアドレス配線１１は図示し
ないブラックマトリクスの裏側にかくれるように配設さ
れている。この実施例の容量部１０５はその全体が前記
アドレス配線１１に前記ゲート絶縁膜５を介して重畳す
るように設けられている。そして、第１の電極１０の長
手方向両端部が位置するゲート絶縁膜５に、それぞれア
ドレス配線１１に達するスルーホール５ａ，５ａが形成
され、これらのスルーホールを通して第１の電極１０と
アドレス配線１１とを接続する接続層１３Ａおよび接続
層１３Ｂが形成されている。
表示装置は、画素領域１０２においてアドレス配線１１
の幅が一定であり、かつこのアドレス配線１１は図示し
ないブラックマトリクスの裏側にかくれるように配設さ
れている。この実施例の容量部１０５はその全体が前記
アドレス配線１１に前記ゲート絶縁膜５を介して重畳す
るように設けられている。そして、第１の電極１０の長
手方向両端部が位置するゲート絶縁膜５に、それぞれア
ドレス配線１１に達するスルーホール５ａ，５ａが形成
され、これらのスルーホールを通して第１の電極１０と
アドレス配線１１とを接続する接続層１３Ａおよび接続
層１３Ｂが形成されている。
【００５２】この実施例６によれば、容量部１０５がブ
ラックマトリクスの裏側のアドレス配線１１に重畳して
形成されているので、静電容量は実施例５より若干減る
ものの、実質的に画素領域の開口率を最大としたまま、
しかも第１の電極１０が隔離した接続層１３Ａと接続層
１３Ｂの２点でアドレス配線１１に接続されているの
で、生産工程における歩留りと信頼性が向上している。
ラックマトリクスの裏側のアドレス配線１１に重畳して
形成されているので、静電容量は実施例５より若干減る
ものの、実質的に画素領域の開口率を最大としたまま、
しかも第１の電極１０が隔離した接続層１３Ａと接続層
１３Ｂの２点でアドレス配線１１に接続されているの
で、生産工程における歩留りと信頼性が向上している。
【００５３】（実施例７）図１４および図１５に示す実
施例７の液晶表示装置は、隣合うアドレス配線１１，１
１の間に、これらのアドレス配線１１，１１と並行に補
助容量共通配線２４が設けられ、容量部１０５は全体
が、ゲート絶縁膜５を介して前記補助容量共通配線２４
の上に重畳するように設けられている。そして第１の電
極１０がゲート絶縁膜５に形成されたスルーホール５ａ
を通る接続層１３によって前記補助容量共通配線２４に
接続されている。第１の電極１０の上には上層絶縁膜８
が形成され、この上に形成された透明電極６の一部が第
２の電極２５を形成している。
施例７の液晶表示装置は、隣合うアドレス配線１１，１
１の間に、これらのアドレス配線１１，１１と並行に補
助容量共通配線２４が設けられ、容量部１０５は全体
が、ゲート絶縁膜５を介して前記補助容量共通配線２４
の上に重畳するように設けられている。そして第１の電
極１０がゲート絶縁膜５に形成されたスルーホール５ａ
を通る接続層１３によって前記補助容量共通配線２４に
接続されている。第１の電極１０の上には上層絶縁膜８
が形成され、この上に形成された透明電極６の一部が第
２の電極２５を形成している。
【００５４】この実施例の場合には、アドレス配線１１
とは別に、透明電極６の静電容量の基準電位となる補助
容量共通配線２４が設けられているので、薄膜トランジ
スタのゲート電位とは独立にキャパシタの基準電位を設
定することができ、液晶表示装置の高速化など設計上の
自由度が増す。補助容量共通配線２４を有するこの実施
例の場合にも、第１の電極１０と補助容量共通配線２４
とを離間する２点で接続できることは言うまでもない。
とは別に、透明電極６の静電容量の基準電位となる補助
容量共通配線２４が設けられているので、薄膜トランジ
スタのゲート電位とは独立にキャパシタの基準電位を設
定することができ、液晶表示装置の高速化など設計上の
自由度が増す。補助容量共通配線２４を有するこの実施
例の場合にも、第１の電極１０と補助容量共通配線２４
とを離間する２点で接続できることは言うまでもない。
【００５５】前記実施例７の液晶表示装置は、下記によ
り製造することができる。先ず絶縁性基板１０１の上
に、各薄膜トランジスタ部のゲート１１ａを延在させた
複数のアドレス配線１１，１１…と、隣合う前記アドレ
ス配線１１，１１の間に前記補助容量共通配線２４とを
並列して形成し、次に前記アドレス配線１１と補助容量
共通配線２４とが形成された絶縁性基板１０１の上にゲ
ート絶縁膜５を形成し、次いでこのゲート絶縁膜５の上
に前記ゲート１１ａと対向するチャネル層２およびコン
タクト層７を形成し、次にゲート絶縁膜５の上に金属膜
からなるデータ配線１２を形成すると共に前記チャネル
層２およびコンタクト層７の上にドレイン電極３とソー
ス電極４とを形成し、かつ同じ金属膜を用いて前記容量
部１０５に第１の電極１０を形成し、次に前記薄膜トラ
ンジスタ部１０３と画像部１０４と容量部１０５とを覆
うように上層絶縁膜８を形成し、かつこの上層絶縁膜８
に、薄膜トランジスタ部１０３においては前記ソース電
極４のリード部に達するスルーホール８ａと、容量部１
０５においては上層絶縁膜８とゲート絶縁膜５とを貫通
して前記補助容量共通配線２４に達するスルーホール５
ａとを形成し、次に前記画像部１０４に、前記スルーホ
ール８ａを通してソース電極４と接続されかつ容量部１
０５に延びる透明電極６をＩＴＯを用いて形成すると共
に、同じＩＴＯを用いて、前記スルーホール５ａを通し
て前記第１の電極１０と補助容量共通配線２４とを接続
する接続層１３を形成する。
り製造することができる。先ず絶縁性基板１０１の上
に、各薄膜トランジスタ部のゲート１１ａを延在させた
複数のアドレス配線１１，１１…と、隣合う前記アドレ
ス配線１１，１１の間に前記補助容量共通配線２４とを
並列して形成し、次に前記アドレス配線１１と補助容量
共通配線２４とが形成された絶縁性基板１０１の上にゲ
ート絶縁膜５を形成し、次いでこのゲート絶縁膜５の上
に前記ゲート１１ａと対向するチャネル層２およびコン
タクト層７を形成し、次にゲート絶縁膜５の上に金属膜
からなるデータ配線１２を形成すると共に前記チャネル
層２およびコンタクト層７の上にドレイン電極３とソー
ス電極４とを形成し、かつ同じ金属膜を用いて前記容量
部１０５に第１の電極１０を形成し、次に前記薄膜トラ
ンジスタ部１０３と画像部１０４と容量部１０５とを覆
うように上層絶縁膜８を形成し、かつこの上層絶縁膜８
に、薄膜トランジスタ部１０３においては前記ソース電
極４のリード部に達するスルーホール８ａと、容量部１
０５においては上層絶縁膜８とゲート絶縁膜５とを貫通
して前記補助容量共通配線２４に達するスルーホール５
ａとを形成し、次に前記画像部１０４に、前記スルーホ
ール８ａを通してソース電極４と接続されかつ容量部１
０５に延びる透明電極６をＩＴＯを用いて形成すると共
に、同じＩＴＯを用いて、前記スルーホール５ａを通し
て前記第１の電極１０と補助容量共通配線２４とを接続
する接続層１３を形成する。
【００５６】（実施例８）図１６および図１７に示す実
施例８の液晶表示装置は、容量部１０５において第１の
電極１０が、薄膜トランジスタ部１０３と容量部１０５
を覆う上層絶縁膜８に形成されたスルーホール８ｃを通
して前記上層絶縁膜８の上に形成された透明電極６と接
続され、第２の電極２５が、透明電極６と分離して上層
絶縁膜８上に、透明電極６と同じＩＴＯを用いて形成さ
れている。そしてこの第２の電極２５は、上層絶縁膜８
およびゲート絶縁膜５を貫通して形成されたスルーホー
ル５ａを通して、アドレス配線１１に形成された第３の
電極２０に接続されている。この第３の電極２０は、ゲ
ート絶縁膜５を介して前記第１の電極１０と対向する位
置に形成されている。
施例８の液晶表示装置は、容量部１０５において第１の
電極１０が、薄膜トランジスタ部１０３と容量部１０５
を覆う上層絶縁膜８に形成されたスルーホール８ｃを通
して前記上層絶縁膜８の上に形成された透明電極６と接
続され、第２の電極２５が、透明電極６と分離して上層
絶縁膜８上に、透明電極６と同じＩＴＯを用いて形成さ
れている。そしてこの第２の電極２５は、上層絶縁膜８
およびゲート絶縁膜５を貫通して形成されたスルーホー
ル５ａを通して、アドレス配線１１に形成された第３の
電極２０に接続されている。この第３の電極２０は、ゲ
ート絶縁膜５を介して前記第１の電極１０と対向する位
置に形成されている。
【００５７】実施例８の液晶表示装置は、アドレス配線
１１の一部である第３の電極２０と第１の電極１０とそ
れらの間に挟まれたゲート絶縁膜５とによって形成され
た第１の容量成分と、第１の電極１０と第２の電極２５
とそれらの間に挟まれた上層絶縁膜８とにより形成され
た第２の容量成分とが並列に接続された形になっている
ので、画素領域の面積当たりの静電容量を大幅に増大さ
せることができる。また、同じ容量値ならば開口率を向
上させることができる。しかもこの構成によれば、ＴＦ
Ｔアレイ基板の表面には金属電極が露出せず、ポリイミ
ド塗布や配向処理を含む後工程で障害を起こすことがな
い。
１１の一部である第３の電極２０と第１の電極１０とそ
れらの間に挟まれたゲート絶縁膜５とによって形成され
た第１の容量成分と、第１の電極１０と第２の電極２５
とそれらの間に挟まれた上層絶縁膜８とにより形成され
た第２の容量成分とが並列に接続された形になっている
ので、画素領域の面積当たりの静電容量を大幅に増大さ
せることができる。また、同じ容量値ならば開口率を向
上させることができる。しかもこの構成によれば、ＴＦ
Ｔアレイ基板の表面には金属電極が露出せず、ポリイミ
ド塗布や配向処理を含む後工程で障害を起こすことがな
い。
【００５８】実施例８の液晶表示装置は、順次図１８〜
図２２に示す方法により製造することができる。先ず図
１８に示すように、絶縁性基板１０１上の各薄膜トラン
ジスタ部１０３にゲート１１ａを延在しかつ各容量部１
０５に第３の電極２０を延在する複数のアドレス配線１
１を並列して形成する。次に図１９に示すように、この
上にゲート絶縁膜５を形成し、次いでこのゲート絶縁膜
５の上に薄膜トランジスタ部のチャネル層７とコンタク
ト層２を形成する。次に図２０に示すように、ゲート絶
縁膜５の上に前記アドレス配線１１，１１…と交差する
ように複数のデータ配線１２，１２…をＣｒ金属膜を用
いて形成すると共に、前記それぞれの画素領域におい
て、前記チャネル層２の上のコンタクト層７に、前記デ
ータ配線１２から延びるドレイン電極３と、このドレイ
ン電極３に対向するソース電極４とを形成する。またこ
れと同時に、容量部１０５においては、前記データ配線
１２と同じＣｒ金属膜を用いて第１の電極１０を形成す
る。次に図２１に示すように、前記薄膜トランジスタ部
１０３と画像部１０４と容量部１０５とを覆う上層絶縁
膜８を形成し、次に薄膜トランジスタ部１０３において
はこの上層絶縁膜８に、前記ソース電極４に達するスル
ーホール８ａと、容量部１０５においては第１の電極１
０に達するスルーホール８ｃと、上層絶縁膜８とゲート
絶縁膜５とを貫通して前記第３の電極２０に達するスル
ーホール５ａとを形成する。次に図２２に示すように、
上層絶縁膜８の上に画像部１０４を覆ってＩＴＯからな
る透明電極６を形成する。この透明電極６は、薄膜トラ
ンジスタ部１０３側に延びて前記スルーホール８ａを通
してソース電極４に接続され、また容量部１０５側に延
びて前記スルーホール８ｃを通して第１の電極１０と接
続される。また上層絶縁膜８の上には、透明電極６と隔
離して、同じＩＴＯを用いて、前記スルーホール５ａを
通して第３の電極２０に接続されるように第２の電極２
５を形成する。
図２２に示す方法により製造することができる。先ず図
１８に示すように、絶縁性基板１０１上の各薄膜トラン
ジスタ部１０３にゲート１１ａを延在しかつ各容量部１
０５に第３の電極２０を延在する複数のアドレス配線１
１を並列して形成する。次に図１９に示すように、この
上にゲート絶縁膜５を形成し、次いでこのゲート絶縁膜
５の上に薄膜トランジスタ部のチャネル層７とコンタク
ト層２を形成する。次に図２０に示すように、ゲート絶
縁膜５の上に前記アドレス配線１１，１１…と交差する
ように複数のデータ配線１２，１２…をＣｒ金属膜を用
いて形成すると共に、前記それぞれの画素領域におい
て、前記チャネル層２の上のコンタクト層７に、前記デ
ータ配線１２から延びるドレイン電極３と、このドレイ
ン電極３に対向するソース電極４とを形成する。またこ
れと同時に、容量部１０５においては、前記データ配線
１２と同じＣｒ金属膜を用いて第１の電極１０を形成す
る。次に図２１に示すように、前記薄膜トランジスタ部
１０３と画像部１０４と容量部１０５とを覆う上層絶縁
膜８を形成し、次に薄膜トランジスタ部１０３において
はこの上層絶縁膜８に、前記ソース電極４に達するスル
ーホール８ａと、容量部１０５においては第１の電極１
０に達するスルーホール８ｃと、上層絶縁膜８とゲート
絶縁膜５とを貫通して前記第３の電極２０に達するスル
ーホール５ａとを形成する。次に図２２に示すように、
上層絶縁膜８の上に画像部１０４を覆ってＩＴＯからな
る透明電極６を形成する。この透明電極６は、薄膜トラ
ンジスタ部１０３側に延びて前記スルーホール８ａを通
してソース電極４に接続され、また容量部１０５側に延
びて前記スルーホール８ｃを通して第１の電極１０と接
続される。また上層絶縁膜８の上には、透明電極６と隔
離して、同じＩＴＯを用いて、前記スルーホール５ａを
通して第３の電極２０に接続されるように第２の電極２
５を形成する。
【００５９】（実施例９）実施例９は本発明の請求項４
に対応する液晶表示装置であって、図２３（ａ）（ｂ）
に示すように、この容量部１０５において第１の電極１
０は、データ配線１２と同じＣｒ金属膜からなる接続層
１４と一体にゲート絶縁膜５上に形成され、この接続層
１４によって、ゲート絶縁膜５を貫通してアドレス配線
１１に接続されている。
に対応する液晶表示装置であって、図２３（ａ）（ｂ）
に示すように、この容量部１０５において第１の電極１
０は、データ配線１２と同じＣｒ金属膜からなる接続層
１４と一体にゲート絶縁膜５上に形成され、この接続層
１４によって、ゲート絶縁膜５を貫通してアドレス配線
１１に接続されている。
【００６０】この実施例９を実施例１と比較すると、接
続層１４の上には上層絶縁膜８が形成されているので、
接続層１４の上部が透明電極６と短絡する惧れがない。
またＩＴＯよりＣｒ金属の方が導電性がよいので、接続
層をＩＴＯで形成する実施例１のスルーホール５ａに比
べてスルーホール５ｂを小面積にすることができ、その
分、電極面積を拡大することができ、容量部１０５の面
積当たりの静電容量を増大することができる。従ってア
ドレス配線１１の幅内に容量部１０５を収容できるよう
になり、開口率を増大することができる。
続層１４の上には上層絶縁膜８が形成されているので、
接続層１４の上部が透明電極６と短絡する惧れがない。
またＩＴＯよりＣｒ金属の方が導電性がよいので、接続
層をＩＴＯで形成する実施例１のスルーホール５ａに比
べてスルーホール５ｂを小面積にすることができ、その
分、電極面積を拡大することができ、容量部１０５の面
積当たりの静電容量を増大することができる。従ってア
ドレス配線１１の幅内に容量部１０５を収容できるよう
になり、開口率を増大することができる。
【００６１】この実施例の液晶表示装置は、図２４〜図
２９に示すステップにより製造することができる。先ず
図２４に示すように、ガラス製の絶縁性基板１０１の上
に複数のアドレス配線１１を並列して形成する。各アド
レス配線１１はそれぞれ画素領域の薄膜トランジスタ部
１０３にゲート１１ａが延在するようにパターニングさ
れている。次に図２５に示すように、前記アドレス配線
１１が形成された絶縁性基板１０１の上に全面にゲート
絶縁膜５を形成し、更に薄膜トランジスタ部１０３にお
いて、ゲート絶縁膜５の上に、前記ゲート１１ａと対向
する薄膜トランジスタのチャネル層２およびコンタクト
層７を形成する。次に図２６に示すように、容量部１０
５においてゲート絶縁膜５に、アドレス配線１１に達す
るスルーホール５ｂを形成する。次に図２７に示すよう
に、ゲート絶縁膜５の上に前記アドレス配線１１，１１
…と交差するように複数のデータ配線１２，１２…をＣ
ｒ金属膜を用いて形成すると共に、前記それぞれの画素
領域において、前記チャネル層２の上のコンタクト層７
に、前記データ配線１２から延びるドレイン電極３と、
このドレイン電極３に対向するソース電極４とを形成す
る。またこれと同時に、容量部１０５においては、前記
データ配線１２と同じＣｒ金属膜を用いて第１の電極１
０を形成し、この第１の電極１０と一体に、ゲート絶縁
膜５のスルーホール５ｂを通して接続層１４を形成し、
この接続層１４をアドレス配線１１と接続する。次に図
２８に示すように、前記薄膜トランジスタ部１０３と容
量部１０５とを覆って上層絶縁膜８を形成し、次に薄膜
トランジスタ部１０３においてこの上層絶縁膜８に、前
記ソース電極４に達するスルーホール８ａを形成する。
２９に示すステップにより製造することができる。先ず
図２４に示すように、ガラス製の絶縁性基板１０１の上
に複数のアドレス配線１１を並列して形成する。各アド
レス配線１１はそれぞれ画素領域の薄膜トランジスタ部
１０３にゲート１１ａが延在するようにパターニングさ
れている。次に図２５に示すように、前記アドレス配線
１１が形成された絶縁性基板１０１の上に全面にゲート
絶縁膜５を形成し、更に薄膜トランジスタ部１０３にお
いて、ゲート絶縁膜５の上に、前記ゲート１１ａと対向
する薄膜トランジスタのチャネル層２およびコンタクト
層７を形成する。次に図２６に示すように、容量部１０
５においてゲート絶縁膜５に、アドレス配線１１に達す
るスルーホール５ｂを形成する。次に図２７に示すよう
に、ゲート絶縁膜５の上に前記アドレス配線１１，１１
…と交差するように複数のデータ配線１２，１２…をＣ
ｒ金属膜を用いて形成すると共に、前記それぞれの画素
領域において、前記チャネル層２の上のコンタクト層７
に、前記データ配線１２から延びるドレイン電極３と、
このドレイン電極３に対向するソース電極４とを形成す
る。またこれと同時に、容量部１０５においては、前記
データ配線１２と同じＣｒ金属膜を用いて第１の電極１
０を形成し、この第１の電極１０と一体に、ゲート絶縁
膜５のスルーホール５ｂを通して接続層１４を形成し、
この接続層１４をアドレス配線１１と接続する。次に図
２８に示すように、前記薄膜トランジスタ部１０３と容
量部１０５とを覆って上層絶縁膜８を形成し、次に薄膜
トランジスタ部１０３においてこの上層絶縁膜８に、前
記ソース電極４に達するスルーホール８ａを形成する。
【００６２】次に図２９に示すように、上層絶縁膜８の
上にＩＴＯからなる透明電極６を形成する。この透明電
極６は、薄膜トランジスタ部１０３側に延びて前記スル
ーホール８ａを通してソース電極４に接続され、また容
量部１０５側に延びて前記第１の電極１０と対向する第
２の電極２５を形成し、実施例９のＴＦＴアレイ基板１
００を完成する。
上にＩＴＯからなる透明電極６を形成する。この透明電
極６は、薄膜トランジスタ部１０３側に延びて前記スル
ーホール８ａを通してソース電極４に接続され、また容
量部１０５側に延びて前記第１の電極１０と対向する第
２の電極２５を形成し、実施例９のＴＦＴアレイ基板１
００を完成する。
【００６３】
【発明の効果】本発明の請求項１の液晶表示装置は、ゲ
ート絶縁膜の上にデータ配線と同じ導電膜にて形成され
た第１の電極と、前記ゲート絶縁膜の上に形成された上
層絶縁膜の上に透明電極と同じ透明導電膜にて形成され
た第２の電極と、前記上層絶縁膜とにより容量部が形成
されたものであるので、少なくとも容量部には金属膜が
露出せず、後工程における不具合が防止される。また上
層絶縁膜を選択することによって容易に大きい静電容量
の容量部が得られ、画素領域の開口率を向上させること
ができる。本発明の請求項６の液晶表示装置は、アドレ
ス配線が画素領域において幅が一定であり、かつ容量部
の全体が前記アドレス配線に重畳するように設けられて
いるので、実質的に容量部の全体がブラックマトリクス
内に収容され、開口率を最大にすると共に、透過型液晶
表示装置にあっては容量部によって光透過率が低下する
こともない。本発明の請求項７の液晶表示装置は、薄膜
トランジスタ部およびデータ配線の全部が上層絶縁膜ま
たは透明導電膜で覆われているので、ＴＦＴアレイ基板
の画像形成部の表面全体が上層絶縁膜または透明導電膜
で覆われ、ポリイミド塗布、配向処理を含む後工程や保
管過程での種々の不具合が回避できる。本発明の請求項
１０の液晶表示装置は、窒化ケイ素膜、酸化ケイ素膜、
および金属酸化膜の少なくとも１種類からなるものであ
るので、薄膜トランジスタのパッシベーション膜などと
して一般的に用いられている素材と工程によって大きい
静電容量の容量部が得られる。本発明の請求項１２の液
晶表示装置は、第１の電極とアドレス配線、または第１
の電極と補助容量共通配線とが少なくとも２点で接続さ
れているので、一方の接点に接続不良が生じたり、アド
レス配線または補助容量共通配線に障害が発生しても導
通が確保され、生産工程における歩留りと信頼性が向上
する。また、アドレス配線または補助容量共通配線の配
線抵抗を低減でき信号の遅延を防止することができる。
本発明の請求項１３の液晶表示装置は、容量部が、アド
レス配線の一部と第１の電極とで形成された第１の容量
成分と、第１の電極と第２の電極とで形成された第２の
容量成分との並列接続にて形成されているので、第１の
電極の両面に静電容量を蓄積することができ、表面に金
属膜を露出させることなく容量部における面積当たりの
静電容量を大幅に増大させることができる。
ート絶縁膜の上にデータ配線と同じ導電膜にて形成され
た第１の電極と、前記ゲート絶縁膜の上に形成された上
層絶縁膜の上に透明電極と同じ透明導電膜にて形成され
た第２の電極と、前記上層絶縁膜とにより容量部が形成
されたものであるので、少なくとも容量部には金属膜が
露出せず、後工程における不具合が防止される。また上
層絶縁膜を選択することによって容易に大きい静電容量
の容量部が得られ、画素領域の開口率を向上させること
ができる。本発明の請求項６の液晶表示装置は、アドレ
ス配線が画素領域において幅が一定であり、かつ容量部
の全体が前記アドレス配線に重畳するように設けられて
いるので、実質的に容量部の全体がブラックマトリクス
内に収容され、開口率を最大にすると共に、透過型液晶
表示装置にあっては容量部によって光透過率が低下する
こともない。本発明の請求項７の液晶表示装置は、薄膜
トランジスタ部およびデータ配線の全部が上層絶縁膜ま
たは透明導電膜で覆われているので、ＴＦＴアレイ基板
の画像形成部の表面全体が上層絶縁膜または透明導電膜
で覆われ、ポリイミド塗布、配向処理を含む後工程や保
管過程での種々の不具合が回避できる。本発明の請求項
１０の液晶表示装置は、窒化ケイ素膜、酸化ケイ素膜、
および金属酸化膜の少なくとも１種類からなるものであ
るので、薄膜トランジスタのパッシベーション膜などと
して一般的に用いられている素材と工程によって大きい
静電容量の容量部が得られる。本発明の請求項１２の液
晶表示装置は、第１の電極とアドレス配線、または第１
の電極と補助容量共通配線とが少なくとも２点で接続さ
れているので、一方の接点に接続不良が生じたり、アド
レス配線または補助容量共通配線に障害が発生しても導
通が確保され、生産工程における歩留りと信頼性が向上
する。また、アドレス配線または補助容量共通配線の配
線抵抗を低減でき信号の遅延を防止することができる。
本発明の請求項１３の液晶表示装置は、容量部が、アド
レス配線の一部と第１の電極とで形成された第１の容量
成分と、第１の電極と第２の電極とで形成された第２の
容量成分との並列接続にて形成されているので、第１の
電極の両面に静電容量を蓄積することができ、表面に金
属膜を露出させることなく容量部における面積当たりの
静電容量を大幅に増大させることができる。
【図１】 本発明の一実施例における画素領域を示す平
面図
面図
【図２】 図１の線Ａ−Ｂで切った断面図
【図３】 図１の実施例の一製造ステップを示す断面図
【図４】 図１の実施例の一製造ステップを示す断面図
【図５】 図１の実施例の一製造ステップを示す断面図
【図６】 図１の実施例の一製造ステップを示す断面図
【図７】 図１の実施例の一製造ステップを示す断面図
【図８】 本発明の他の一実施例における画素領域を示
す断面図
す断面図
【図９】 本発明の更に他の一実施例における画素領域
を示す断面図
を示す断面図
【図１０】 本発明の更に他の一実施例における画素領
域の一部分を示す平面図
域の一部分を示す平面図
【図１１】 図１０の線Ｃ−Ｃ’で切った断面図
【図１２】 本発明の更に他の一実施例における画素領
域の一部分を示す平面図
域の一部分を示す平面図
【図１３】 本発明の更に他の一実施例における画素領
域の一部分を示す平面図
域の一部分を示す平面図
【図１４】 本発明の更に他の一実施例における画素領
域を示す平面図
域を示す平面図
【図１５】 図１４の線Ｄ−Ｅで切った断面図
【図１６】 本発明の更に他の一実施例における画素領
域を示す平面図
域を示す平面図
【図１７】 図１６の線Ｆ−Ｇで切った断面図
【図１８】 図１６の実施例の一製造ステップを示す断
面図
面図
【図１９】 図１６の実施例の一製造ステップを示す断
面図
面図
【図２０】 図１６の実施例の一製造ステップを示す断
面図
面図
【図２１】 図１６の実施例の一製造ステップを示す断
面図
面図
【図２２】 図１６の実施例の一製造ステップを示す断
面図
面図
【図２３】 （ａ）は本発明の更に他の一実施例におけ
る画素領域の一部分を示す平面図、（ｂ）はその線Ｈ−
Ｈ’で切った断面図
る画素領域の一部分を示す平面図、（ｂ）はその線Ｈ−
Ｈ’で切った断面図
【図２４】 図２３の実施例の一製造ステップを示す断
面図
面図
【図２５】 図２３の実施例の一製造ステップを示す断
面図
面図
【図２６】 図２３の実施例の一製造ステップを示す断
面図
面図
【図２７】 図２３の実施例の一製造ステップを示す断
面図
面図
【図２８】 図２３の実施例の一製造ステップを示す断
面図
面図
【図２９】 図２３の実施例の一製造ステップを示す断
面図
面図
【図３０】 （ａ）は一従来例における画素領域を示す
平面図、（ｂ）はその線Ｉ−Ｉ’で切った断面図
平面図、（ｂ）はその線Ｉ−Ｉ’で切った断面図
【図３１】 他の一従来例における画素領域を示す断面
図
図
【図３２】 更に他の一従来例における画素領域を示す
平面図
平面図
【図３３】 図３２の線Ｊ−Ｋで切った断面図
【図３４】 液晶表示装置の一例を示す等価回路図
２：チャネル層 ３：ドレイン電極 ４：ソース電極 ４ａ：リード部 ５：ゲート絶縁膜 ５ａ，５ｂ：スルーホール ６：透明電極 ７：コンタクト層 ８：上層絶縁膜 ８ａ，８ｃ：スルーホール １０：第１の電極 １１：アドレス配線 １１ａ：ゲート １２：データ配線 １３，１３Ａ，１３Ｂ：接続層 １４：接続層 ２０：第３の電極 ２４：補助容量共通配線 ２５：第２の電極 ８１：窒化ケイ素膜 ８２：酸化ケイ素膜 ８３：金属酸化膜 １００：ＴＦＴアレイ基板 １０１：絶縁性基板 １０２：画素領域 １０３：薄膜トランジスタ部 １０４：画像部 １０５：容量部
フロントページの続き Ｆターム(参考） 2H092 JA26 JA29 JA46 JB64 JB66 JB68 JB69 KA05 KA12 KA22 KB04 KB13 MA12 MA37 NA07 NA18 NA28 PA02 PA09 5C094 AA07 AA42 BA03 BA43 DA15 EA05 5F110 CC07 DD02 EE04 FF02 FF03 FF09 GG02 GG15 HK03 HK04 HK06 HK09 HK16 HK21 NN03 NN04 NN22 NN23 NN24 NN34 NN35 NN72
Claims (20)
- 【請求項１】 絶縁性基板上に形成された複数のアドレ
ス配線と、この上に形成されたゲート絶縁膜と、この上
に前記アドレス配線と交差するように形成された複数の
データ配線と、この上に形成された上層絶縁膜と、この
上に形成され、前記アドレス配線とデータ配線とで囲ま
れたそれぞれの画素領域に配設された透明導電膜からな
る透明電極と、それぞれの画素領域に配置され前記アド
レス配線に接続されたゲートにより前記データ配線と前
記透明電極とを選択的に接続する薄膜トランジスタ部と
を備えると共に、それぞれの画素領域に、 前記ゲート絶縁膜の上に前記データ配線と同じ導電膜に
て形成された第１の電極と、前記上層絶縁膜の上に前記
透明電極と同じ透明導電膜にて形成された第２の電極
と、前記上層絶縁膜とにより形成された容量部を備えた
ことを特徴とする液晶表示装置。 - 【請求項２】 前記第２の電極は、前記透明電極が延在
されて形成されたことを特徴とする請求項１記載の液晶
表示装置。 - 【請求項３】 前記第１の電極は、前記透明電極と同じ
透明導電膜にて前記アドレス配線に接続されたことを特
徴とする請求項１記載の液晶表示装置。 - 【請求項４】 前記第１の電極は、前記データ配線と同
じ導電膜にて前記アドレス配線に接続されたことを特徴
とする請求項１記載の液晶表示装置。 - 【請求項５】 前記容量部の少なくとも一部は、前記ア
ドレス配線の上に前記ゲート絶縁膜を介して重畳するよ
うに設けられたことを特徴とする請求項１記載の液晶表
示装置。 - 【請求項６】 前記アドレス配線は、前記画素領域にお
いて幅が一定であり、前記容量部の全体が前記アドレス
配線に前記ゲート絶縁膜を介して重畳するように設けら
れたことを特徴とする請求項１記載の液晶表示装置。 - 【請求項７】 前記薄膜トランジスタ部およびデータ配
線は、その全部が前記上層絶縁膜または前記透明導電膜
にて覆われていることを特徴とする請求項１記載の液晶
表示装置。 - 【請求項８】 前記上層絶縁膜は、前記ゲート絶縁膜よ
りも膜厚が薄いか、または誘電率が大きいことを特徴と
する請求項１記載の液晶表示装置。 - 【請求項９】 前記上層絶縁膜が複数の絶縁膜の複合膜
からなることを特徴とする請求項１記載の液晶表示装
置。 - 【請求項１０】 前記上層絶縁膜は、窒化ケイ素膜、酸
化ケイ素膜、および金属酸化膜の少なくとも１種類から
なることを特徴とする請求項１記載の液晶表示装置。 - 【請求項１１】 前記アドレス配線と並行に補助容量共
通配線が設けられ、前記容量部は前記補助容量共通配線
上に一部または全部が重畳するように設けられたことを
特徴とする請求項１記載の液晶表示装置。 - 【請求項１２】 前記第１の電極と前記アドレス配線、
または前記第１の電極と前記補助容量共通配線とが少な
くとも２点で接続されたことを特徴とする請求項１、ま
たは請求項１１記載の液晶表示装置。 - 【請求項１３】 前記容量部は、前記アドレス配線の一
部と前記第１の電極とそれらの間に挟まれた前記ゲート
絶縁膜とで形成された第１の容量成分と、前記第１の電
極と前記第２の電極とそれらの間に挟まれた前記上層絶
縁膜とにより形成された第２の容量成分との並列接続に
て形成されたことを特徴とする請求項１記載の液晶表示
装置。 - 【請求項１４】 請求項１記載の液晶表示装置を製造す
るに際して、 絶縁性基板上に複数のアドレス配線を形成し、この上に
ゲート絶縁膜を形成し、このゲート絶縁膜の上に前記ア
ドレス配線と交差するように複数のデータ配線を形成す
ると共に前記アドレス配線とデータ配線とで囲まれたそ
れぞれの画素領域に、前記アドレス配線に接続されたゲ
ートにより前記データ配線とそれぞれの画素領域に配置
された前記透明電極とを選択的に接続する薄膜トランジ
スタを形成し、かつ前記データ配線と同じ導電膜にて前
記第１の電極を形成し、少なくともこの第１の電極の上
に前記の上層絶縁膜を形成し、更にこの上に前記透明電
極と同じ透明導電膜にて第２の電極を形成し、前記第１
の電極と前記第２の電極と前記上層絶縁膜とにより前記
容量部を形成することを特徴とする液晶表示装置の製造
方法。 - 【請求項１５】 前記において、前記第２の電極は、前
記透明電極を前記容量部に延在させて形成することを特
徴とする請求項１４記載の液晶表示装置の製造方法。 - 【請求項１６】 前記において、前記透明電極と同じ透
明導電膜を用いて前記第１の電極を前記アドレス配線に
接続することを特徴とする請求項１４記載の液晶表示装
置の製造方法。 - 【請求項１７】 前記において、前記データ配線と同じ
導電膜を用いて前記第１の電極を前記アドレス配線に接
続することを特徴とする請求項１４記載の液晶表示装置
の製造方法。 - 【請求項１８】 請求項１１記載の液晶表示装置を製造
するに際して、 絶縁性基板上に複数のアドレス配線を形成すると共にこ
のアドレス配線と並行に複数の補助容量共通配線を形成
し、この上にゲート絶縁膜を形成し、このゲート絶縁膜
の上に前記アドレス配線と交差するように複数のデータ
配線を形成すると共に前記アドレス配線とデータ配線と
で囲まれたそれぞれの画素領域に、前記アドレス配線に
接続されたゲートにより前記データ配線とそれぞれの画
素領域に配置された前記透明電極とを選択的に接続する
薄膜トランジスタを形成し、かつ前記データ配線と同じ
導電膜にて前記第１の電極を形成し、少なくともこの第
１の電極の上に前記の上層絶縁膜を形成し、更にこの上
に前記透明電極と同じ透明導電膜にて第２の電極を形成
し、前記第１の電極と前記第２の電極と前記上層絶縁膜
とにより前記容量部を形成し、この容量部の一部または
全部が前記補助容量共通配線上に重畳するように配置す
ることを特徴とする液晶表示装置の製造方法。 - 【請求項１９】 請求項１３記載の液晶表示装置を製造
するに際して、 前記第１の電極と前記透明電極とを接続し、前記第２の
電極と前記アドレス配線とを接続し、かつ前記容量部を
前記アドレス配線の一部と重畳するように配置すること
を特徴とする請求項１４記載の液晶表示装置の製造方
法。 - 【請求項２０】 請求項４記載の液晶表示装置を製造す
るに際して、 絶縁性基板上に複数のアドレス配線を形成し、この上に
ゲート絶縁膜を形成し、前記容量部において前記ゲート
絶縁膜に前記アドレス配線に達するスルーホールを形成
し、このゲート絶縁膜の上に前記アドレス配線と交差す
るように複数のデータ配線を形成すると共に前記アドレ
ス配線とデータ配線とで囲まれたそれぞれの画素領域
に、前記アドレス配線に接続されたゲートにより前記デ
ータ配線とそれぞれの画素領域に配置された前記透明電
極とを選択的に接続する薄膜トランジスタを形成し、か
つ前記データ配線と同じ導電膜にて前記第１の電極を形
成し、この第１の電極を前記ゲート絶縁膜に形成したス
ルーホールを通して前記アドレス配線に接続し、少なく
ともこの第１の電極の上に前記の上層絶縁膜を形成し、
更にこの上に前記透明電極と同じ透明導電膜にて第２の
電極を形成し、前記第１の電極と前記第２の電極と前記
上層絶縁膜とにより前記容量部を形成することを特徴と
する液晶表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11029367A JP3134866B2 (ja) | 1999-02-05 | 1999-02-05 | 液晶表示装置とその製造方法 |
| US09/498,064 US6894734B1 (en) | 1999-02-05 | 2000-02-04 | Liquid-crystal display device and method for production thereof |
| KR1020000005559A KR100358871B1 (ko) | 1999-02-05 | 2000-02-07 | 액정 표시 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11029367A JP3134866B2 (ja) | 1999-02-05 | 1999-02-05 | 液晶表示装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000227611A true JP2000227611A (ja) | 2000-08-15 |
| JP3134866B2 JP3134866B2 (ja) | 2001-02-13 |
Family
ID=12274202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11029367A Expired - Fee Related JP3134866B2 (ja) | 1999-02-05 | 1999-02-05 | 液晶表示装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6894734B1 (ja) |
| JP (1) | JP3134866B2 (ja) |
| KR (1) | KR100358871B1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278728A (ja) * | 2005-03-29 | 2006-10-12 | Sony Corp | 導電膜修正方法、積層構造物及び薄膜トランジスタ |
| JP2007052269A (ja) * | 2005-08-18 | 2007-03-01 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置及びその製造方法 |
| CN1333295C (zh) * | 2005-04-14 | 2007-08-22 | 友达光电股份有限公司 | 适用于广视角液晶显示器的像素结构 |
| US7369109B2 (en) | 2003-05-15 | 2008-05-06 | Sharp Kabushiki Kaisha | Liquid crystal display device and driving method thereof |
| WO2008152830A1 (ja) * | 2007-06-14 | 2008-12-18 | Sharp Kabushiki Kaisha | 表示パネルおよび表示装置ならびに表示パネルの製造方法 |
| JP2009145908A (ja) * | 2001-09-26 | 2009-07-02 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
| WO2010058621A1 (ja) * | 2008-11-21 | 2010-05-27 | シャープ株式会社 | 液晶表示装置 |
| JP2012083738A (ja) * | 2010-09-15 | 2012-04-26 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US8223307B2 (en) | 2007-02-20 | 2012-07-17 | Samsung Electronics Co., Ltd. | Thin film transistor substrate and liquid crystal display device having the same |
| JP2013008957A (ja) * | 2011-05-24 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8390548B2 (en) | 2003-05-15 | 2013-03-05 | Sharp Kabushiki Kaisha | Liquid crystal display device and driving method thereof |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100632216B1 (ko) * | 1999-12-16 | 2006-10-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR100831294B1 (ko) * | 2001-03-10 | 2008-05-22 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100456137B1 (ko) * | 2001-07-07 | 2004-11-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 어레이 기판 및 그의 제조방법 |
| CN1711633A (zh) * | 2002-11-08 | 2005-12-21 | 皇家飞利浦电子股份有限公司 | 柔性装置及其制造方法 |
| JP3835403B2 (ja) * | 2002-11-26 | 2006-10-18 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| TWI282541B (en) * | 2004-03-11 | 2007-06-11 | Au Optronics Corp | Liquid crystal array and liquid crystal panel |
| TW200535777A (en) * | 2004-04-29 | 2005-11-01 | Au Optronics Corp | Thin film transistor array |
| KR20060019099A (ko) * | 2004-08-26 | 2006-03-03 | 삼성전자주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| TWI264590B (en) * | 2004-10-28 | 2006-10-21 | Au Optronics Corp | Thin film transistor array and repairing method thereof |
| TWI284758B (en) * | 2004-11-11 | 2007-08-01 | Au Optronics Corp | Pixel structure having storage capacitor and thin film transistor array and repairing method thereof |
| US7675582B2 (en) * | 2004-12-03 | 2010-03-09 | Au Optronics Corporation | Stacked storage capacitor structure for a thin film transistor liquid crystal display |
| KR101308454B1 (ko) | 2007-02-21 | 2013-09-16 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| KR101448001B1 (ko) * | 2008-01-29 | 2014-10-13 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US8536611B2 (en) * | 2008-06-17 | 2013-09-17 | Hitachi, Ltd. | Organic light-emitting element, method for manufacturing the organic light-emitting element, apparatus for manufacturing the organic light-emitting element, and organic light-emitting device using the organic light-emitting element |
| US8692756B2 (en) * | 2009-09-08 | 2014-04-08 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for manufacturing same |
| CN102236222B (zh) * | 2010-04-23 | 2013-07-10 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
| JP5917127B2 (ja) * | 2011-12-19 | 2016-05-11 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140129A (ja) * | 1987-11-27 | 1989-06-01 | Hitachi Ltd | 液晶表示装置およびその駆動方法 |
| JPH03294824A (ja) * | 1990-04-13 | 1991-12-26 | Nec Corp | アクティブマトリックス型液晶表示素子アレイ |
| JPH04288529A (ja) * | 1991-03-12 | 1992-10-13 | Mitsubishi Electric Corp | マトリックス型表示装置の製造方法 |
| JPH04326329A (ja) * | 1991-04-26 | 1992-11-16 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JPH04335617A (ja) * | 1991-05-13 | 1992-11-24 | Sharp Corp | アクティブマトリクス基板 |
| JPH05297410A (ja) * | 1992-04-23 | 1993-11-12 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
| JPH0618922A (ja) * | 1992-06-30 | 1994-01-28 | Mitsubishi Electric Corp | 液晶表示装置 |
| JPH06160900A (ja) * | 1992-11-20 | 1994-06-07 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH10123567A (ja) * | 1996-10-17 | 1998-05-15 | Sony Corp | 液晶表示素子用薄膜トランジスタアレイ |
| JPH10177163A (ja) * | 1990-04-11 | 1998-06-30 | Seiko Epson Corp | 液晶表示パネル及びその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04174822A (ja) | 1990-11-08 | 1992-06-23 | Fujitsu Ltd | アクティブマトリクス型液晶表示パネル |
| JPH052189A (ja) | 1991-06-26 | 1993-01-08 | Toshiba Corp | 液晶表示装置 |
| JPH06160896A (ja) * | 1992-11-16 | 1994-06-07 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JPH07325321A (ja) * | 1994-05-31 | 1995-12-12 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
| US5917563A (en) * | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| KR100192370B1 (ko) * | 1996-01-10 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 |
| US5815226A (en) * | 1996-02-29 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of fabricating same |
| JPH1048664A (ja) | 1996-07-19 | 1998-02-20 | Lg Electron Inc | 液晶表示装置及びその製造方法 |
| KR100247493B1 (ko) * | 1996-10-18 | 2000-03-15 | 구본준, 론 위라하디락사 | 액티브매트릭스기판의 구조 |
| JP3468645B2 (ja) | 1996-11-28 | 2003-11-17 | シャープ株式会社 | 液晶表示装置 |
| JP3935246B2 (ja) * | 1997-08-18 | 2007-06-20 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置 |
| US6011274A (en) * | 1997-10-20 | 2000-01-04 | Ois Optical Imaging Systems, Inc. | X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween |
-
1999
- 1999-02-05 JP JP11029367A patent/JP3134866B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-04 US US09/498,064 patent/US6894734B1/en not_active Expired - Lifetime
- 2000-02-07 KR KR1020000005559A patent/KR100358871B1/ko active IP Right Grant
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140129A (ja) * | 1987-11-27 | 1989-06-01 | Hitachi Ltd | 液晶表示装置およびその駆動方法 |
| JPH10177163A (ja) * | 1990-04-11 | 1998-06-30 | Seiko Epson Corp | 液晶表示パネル及びその製造方法 |
| JPH03294824A (ja) * | 1990-04-13 | 1991-12-26 | Nec Corp | アクティブマトリックス型液晶表示素子アレイ |
| JPH04288529A (ja) * | 1991-03-12 | 1992-10-13 | Mitsubishi Electric Corp | マトリックス型表示装置の製造方法 |
| JPH04326329A (ja) * | 1991-04-26 | 1992-11-16 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JPH04335617A (ja) * | 1991-05-13 | 1992-11-24 | Sharp Corp | アクティブマトリクス基板 |
| JPH05297410A (ja) * | 1992-04-23 | 1993-11-12 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
| JPH0618922A (ja) * | 1992-06-30 | 1994-01-28 | Mitsubishi Electric Corp | 液晶表示装置 |
| JPH06160900A (ja) * | 1992-11-20 | 1994-06-07 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH10123567A (ja) * | 1996-10-17 | 1998-05-15 | Sony Corp | 液晶表示素子用薄膜トランジスタアレイ |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009145908A (ja) * | 2001-09-26 | 2009-07-02 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
| JP2012113327A (ja) * | 2001-09-26 | 2012-06-14 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
| US8390548B2 (en) | 2003-05-15 | 2013-03-05 | Sharp Kabushiki Kaisha | Liquid crystal display device and driving method thereof |
| US7369109B2 (en) | 2003-05-15 | 2008-05-06 | Sharp Kabushiki Kaisha | Liquid crystal display device and driving method thereof |
| JP2006278728A (ja) * | 2005-03-29 | 2006-10-12 | Sony Corp | 導電膜修正方法、積層構造物及び薄膜トランジスタ |
| CN1333295C (zh) * | 2005-04-14 | 2007-08-22 | 友达光电股份有限公司 | 适用于广视角液晶显示器的像素结构 |
| JP2007052269A (ja) * | 2005-08-18 | 2007-03-01 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置及びその製造方法 |
| US8223307B2 (en) | 2007-02-20 | 2012-07-17 | Samsung Electronics Co., Ltd. | Thin film transistor substrate and liquid crystal display device having the same |
| US8570454B2 (en) | 2007-02-20 | 2013-10-29 | Samsung Display Co., Ltd. | Thin film transistor substrate and liquid crystal display device having the same |
| US8300167B2 (en) | 2007-06-14 | 2012-10-30 | Sharp Kabushiki Kaisha | Display panel, display device, and method for manufacturing display panel |
| WO2008152830A1 (ja) * | 2007-06-14 | 2008-12-18 | Sharp Kabushiki Kaisha | 表示パネルおよび表示装置ならびに表示パネルの製造方法 |
| WO2010058621A1 (ja) * | 2008-11-21 | 2010-05-27 | シャープ株式会社 | 液晶表示装置 |
| US8482689B2 (en) | 2008-11-21 | 2013-07-09 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2012083738A (ja) * | 2010-09-15 | 2012-04-26 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US9230994B2 (en) | 2010-09-15 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2013008957A (ja) * | 2011-05-24 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3134866B2 (ja) | 2001-02-13 |
| US6894734B1 (en) | 2005-05-17 |
| KR100358871B1 (ko) | 2002-10-31 |
| KR20000057935A (ko) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US4759610A (en) | Active matrix display with capacitive light shield | |
| JP3307181B2 (ja) | 透過型表示装置 | |
| US10978529B2 (en) | Active matrix substrate and method for manufacturing the same | |
| JP3307144B2 (ja) | 表示装置 | |
| JP5063933B2 (ja) | 薄膜トランジスタアレイ基板 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2001343670A (ja) | 液晶表示装置 | |
| US6049365A (en) | Liquid crystal displaying apparatus with a converter not exposed to liquid crystal | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
| US6855955B2 (en) | Thin film transistor array panel | |
| JP3796072B2 (ja) | 透過型液晶表示装置 | |
| JPH10142630A (ja) | 液晶ディスプレイ装置及びその製造方法 | |
| JPH1048663A (ja) | 液晶表示装置 | |
| JP3586674B2 (ja) | 液晶表示装置 | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JP3924384B2 (ja) | 薄膜トランジスタ | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| JPH1070277A (ja) | 薄膜トランジスタ | |
| JP3367821B2 (ja) | アクティブマトリクス基板 | |
| JP2000206562A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001031 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3134866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |