JP2000223969A - 高速サンプルホ―ルド回路用の低電圧バッファ増幅器 - Google Patents
高速サンプルホ―ルド回路用の低電圧バッファ増幅器Info
- Publication number
- JP2000223969A JP2000223969A JP11150324A JP15032499A JP2000223969A JP 2000223969 A JP2000223969 A JP 2000223969A JP 11150324 A JP11150324 A JP 11150324A JP 15032499 A JP15032499 A JP 15032499A JP 2000223969 A JP2000223969 A JP 2000223969A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pair
- voltage
- buffer amplifier
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45634—Indexing scheme relating to differential amplifiers the LC comprising one or more switched capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高速サンプルホールド回路に用いられる増幅
器の供給電圧が低い場合に起こる問題を解決する改善方
法を提供する。 【解決手段】 従来の増幅器に、入力電圧（Ｖｉｎ）で
制御される追加トランジスタ（Ｍ９）を増幅器の第２段
（Ｍ５、Ｍ６）に直列に接続し、また容量レベルシフタ
（Ｃ１）を前記増幅器の第１段の出力（Ｍ２とＭ３の接
続点）とソースホロワ・トランジスタＭ７のゲート端子
の間に追加する。このコンデンサＣ１を充電すると、第
１段とソースホロワ段の間の信号の直流電圧が上昇し
て、ソースホロワ・トランジスタＭ７の静止ゲート電圧
は供給電圧に近く（むしろ高く）なり、また第１段の出
力（Ｍ２とＭ３の接続点）の静止電圧は十分低くなって
トランジスタＭ２とＭ３は飽和領域で動作することがで
きる。
器の供給電圧が低い場合に起こる問題を解決する改善方
法を提供する。 【解決手段】 従来の増幅器に、入力電圧（Ｖｉｎ）で
制御される追加トランジスタ（Ｍ９）を増幅器の第２段
（Ｍ５、Ｍ６）に直列に接続し、また容量レベルシフタ
（Ｃ１）を前記増幅器の第１段の出力（Ｍ２とＭ３の接
続点）とソースホロワ・トランジスタＭ７のゲート端子
の間に追加する。このコンデンサＣ１を充電すると、第
１段とソースホロワ段の間の信号の直流電圧が上昇し
て、ソースホロワ・トランジスタＭ７の静止ゲート電圧
は供給電圧に近く（むしろ高く）なり、また第１段の出
力（Ｍ２とＭ３の接続点）の静止電圧は十分低くなって
トランジスタＭ２とＭ３は飽和領域で動作することがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、主として高速サン
プルホールド（Ｓ／Ｈ）回路に用いられる低電圧バッフ
ァ増幅器に関する。
プルホールド（Ｓ／Ｈ）回路に用いられる低電圧バッフ
ァ増幅器に関する。
【０００２】
【従来の技術】サンプルホールド回路は、通常、高速フ
ラッシュ・アンド・ホールド・アナログ／ディジタル
（Ａ／Ｄ）変換器のフロントエンドに用いられる。この
ようなＡ／Ｄ変換器は、最近の通信およびデータ記憶集
積回路に広く用いられている。この応用では、サンプル
ホールド（Ｓ／Ｈ）（サンプルホールドまたはトラック
ホールド）回路は比較器の大きなアレイを駆動しなけれ
ばならない。これは大きな負荷容量であり、Ｓ／Ｈ回路
の出力に高速バッファ増幅器が必要である。
ラッシュ・アンド・ホールド・アナログ／ディジタル
（Ａ／Ｄ）変換器のフロントエンドに用いられる。この
ようなＡ／Ｄ変換器は、最近の通信およびデータ記憶集
積回路に広く用いられている。この応用では、サンプル
ホールド（Ｓ／Ｈ）（サンプルホールドまたはトラック
ホールド）回路は比較器の大きなアレイを駆動しなけれ
ばならない。これは大きな負荷容量であり、Ｓ／Ｈ回路
の出力に高速バッファ増幅器が必要である。
【０００３】
【発明が解決しようとする課題】高速応用に適した従来
のバッファ増幅器の回路の略図を図１に示す。図２に示
す差動Ｓ／Ｈ回路では一般にこのバッファを２個用い
る。１個のバッファは入力の正端子（Ｖinp）用であ
り、１個は入力の負端子（Ｖinn）用である。図１に示
すバッファ増幅器は、簡単な差動増幅器Ｍ１とＭ２とこ
れに接続するソースホロワ（トランジスタＭ７）を含
む。入力Ｖbは全増幅器のバイアス電流を与える。この
回路は簡単なので動作は高速である。しかし供給電圧が
低い場合はこの回路には２つの問題が生じる。１）ソー
スホロワ・トランジスタＭ７の動作に必要な上方余裕(h
eadroom)（供給電圧より低い電圧）が不十分である、
２）入力信号が全幅に振れたときにテール電流源（トラ
ンジスタＭ４を流れる電流）を飽和領域まで十分深くす
ることが困難である。このためテール電流が変調して高
調波ひずみを生じる。
のバッファ増幅器の回路の略図を図１に示す。図２に示
す差動Ｓ／Ｈ回路では一般にこのバッファを２個用い
る。１個のバッファは入力の正端子（Ｖinp）用であ
り、１個は入力の負端子（Ｖinn）用である。図１に示
すバッファ増幅器は、簡単な差動増幅器Ｍ１とＭ２とこ
れに接続するソースホロワ（トランジスタＭ７）を含
む。入力Ｖbは全増幅器のバイアス電流を与える。この
回路は簡単なので動作は高速である。しかし供給電圧が
低い場合はこの回路には２つの問題が生じる。１）ソー
スホロワ・トランジスタＭ７の動作に必要な上方余裕(h
eadroom)（供給電圧より低い電圧）が不十分である、
２）入力信号が全幅に振れたときにテール電流源（トラ
ンジスタＭ４を流れる電流）を飽和領域まで十分深くす
ることが困難である。このためテール電流が変調して高
調波ひずみを生じる。
【０００４】したがって、従来の回路に固有の上述の問
題に対処してこれを最小にする、高速Ｓ／Ｈ回路用のバ
ッファ増幅器回路が必要である。
題に対処してこれを最小にする、高速Ｓ／Ｈ回路用のバ
ッファ増幅器回路が必要である。
【０００５】
【課題を解決するための手段】本発明は、データ通信や
データ記憶やその他の高速応用に用いて上に述べた所望
の結果を得ることのできる新しい低電圧バッファ増幅器
を提供する。
データ記憶やその他の高速応用に用いて上に述べた所望
の結果を得ることのできる新しい低電圧バッファ増幅器
を提供する。
【０００６】簡単に述べると上記の目的は、図１に示す
従来の増幅器に、入力電圧（Ｖｉｎ）で制御されるトラ
ンジスタ（Ｍ９）を増幅器の第２段（Ｍ５、Ｍ６）に直
列に追加し、また容量レベルシフタ（Ｃ１）を増幅器の
第１段の出力（Ｍ２とＭ３の接続点）とソースホロワ・
トランジスタＭ７のゲート端子の間に追加することによ
り達成される。このコンデンサＣ１を充電すると、第１
段とソースホロワ段の間の信号の直流電圧が上昇して、
ソースホロワ・トランジスタＭ７の静止ゲート電圧は供
給電圧に近く（むしろより高く）なり、また第１段の出
力（Ｍ２とＭ３の接続点）の静止電圧は十分低くなって
トランジスタＭ２とＭ３は飽和領域で動作することがで
きる。
従来の増幅器に、入力電圧（Ｖｉｎ）で制御されるトラ
ンジスタ（Ｍ９）を増幅器の第２段（Ｍ５、Ｍ６）に直
列に追加し、また容量レベルシフタ（Ｃ１）を増幅器の
第１段の出力（Ｍ２とＭ３の接続点）とソースホロワ・
トランジスタＭ７のゲート端子の間に追加することによ
り達成される。このコンデンサＣ１を充電すると、第１
段とソースホロワ段の間の信号の直流電圧が上昇して、
ソースホロワ・トランジスタＭ７の静止ゲート電圧は供
給電圧に近く（むしろより高く）なり、また第１段の出
力（Ｍ２とＭ３の接続点）の静止電圧は十分低くなって
トランジスタＭ２とＭ３は飽和領域で動作することがで
きる。
【０００７】
【実施例】図３は、本発明の原理を示すバッファ増幅器
回路の一例を示す。図１の回路にトランジスタＭ９を追
加して、そのドレン端子とトランジスタＭ５のドレン端
子を結合し、そのソース端子とトランジスタＭ６のドレ
ン端子を結合する。トランジスタＭ９の入力はトランジ
スタＭ１の入力と同じＶｉｎである。また、第１段のト
ランジスタＭ２とＭ３のドレン端子の接続点とソースホ
ロワ・トランジスタＭ７のゲートとを接続する線に直列
にコンデンサＣ１を設ける。プルアップトランジスタＭ
３のバイアス電圧は、トランジスタＭ９とＭ６とＭ５で
構成する分岐回路（これは入力トランジスタ対Ｍ１およ
びＭ２とそのテール電流トランジスタＭ４と同じ構成で
ある）から得る。トランジスタＭ１とＭ２は差動電流を
生成し、この電流は負荷であるＭ３（抵抗器と同じ働き
をする）を流れる。したがって、入力信号により入力テ
ール電流に起こる変調はトランジスタＭ３のドレン電流
に反映される。これにより、テール電流の変調による歪
みは打ち消される。入力をサンプルしてホールドするの
で、入力からトランジスタＭ３のドレン電流までの遅れ
が加わってもこの打消しに影響しない。
回路の一例を示す。図１の回路にトランジスタＭ９を追
加して、そのドレン端子とトランジスタＭ５のドレン端
子を結合し、そのソース端子とトランジスタＭ６のドレ
ン端子を結合する。トランジスタＭ９の入力はトランジ
スタＭ１の入力と同じＶｉｎである。また、第１段のト
ランジスタＭ２とＭ３のドレン端子の接続点とソースホ
ロワ・トランジスタＭ７のゲートとを接続する線に直列
にコンデンサＣ１を設ける。プルアップトランジスタＭ
３のバイアス電圧は、トランジスタＭ９とＭ６とＭ５で
構成する分岐回路（これは入力トランジスタ対Ｍ１およ
びＭ２とそのテール電流トランジスタＭ４と同じ構成で
ある）から得る。トランジスタＭ１とＭ２は差動電流を
生成し、この電流は負荷であるＭ３（抵抗器と同じ働き
をする）を流れる。したがって、入力信号により入力テ
ール電流に起こる変調はトランジスタＭ３のドレン電流
に反映される。これにより、テール電流の変調による歪
みは打ち消される。入力をサンプルしてホールドするの
で、入力からトランジスタＭ３のドレン電流までの遅れ
が加わってもこの打消しに影響しない。
【０００８】図３の増幅器の別の特徴は、第１段で増幅
された出力（トランジスタＭ２とＭ３の接続点）とソー
スホロワ・トランジスタＭ７のゲート端子の間に接続す
る容量レベルシフタＣ１である。このコンデンサＣ１を
充電すると、第１段からソースホロワへの信号の、第１
段からソースホロワ段への直流電圧が上昇する。出力Ｖ
oは、トランジスタＭ２とＭ３の接続点からレベルシフ
ト・バッファトランジスタを経由した出力である。した
がって、ソースホロワＭ７の静止ゲート電圧は供給電圧
に近く（むしろ高く）なり、また第１段の出力（トラン
ジスタＭ２とＭ３のドレン端子の接続点）の静止電圧は
十分低くなって、Ｍ２とＭ３は飽和領域で動作すること
ができる。このため、ソースホロワトランジスタＭ７の
上方余裕は改善される。
された出力（トランジスタＭ２とＭ３の接続点）とソー
スホロワ・トランジスタＭ７のゲート端子の間に接続す
る容量レベルシフタＣ１である。このコンデンサＣ１を
充電すると、第１段からソースホロワへの信号の、第１
段からソースホロワ段への直流電圧が上昇する。出力Ｖ
oは、トランジスタＭ２とＭ３の接続点からレベルシフ
ト・バッファトランジスタを経由した出力である。した
がって、ソースホロワＭ７の静止ゲート電圧は供給電圧
に近く（むしろ高く）なり、また第１段の出力（トラン
ジスタＭ２とＭ３のドレン端子の接続点）の静止電圧は
十分低くなって、Ｍ２とＭ３は飽和領域で動作すること
ができる。このため、ソースホロワトランジスタＭ７の
上方余裕は改善される。
【０００９】コンデンサＣ１を適当な電圧まで充電する
方法は２つある。第１の方法は、図４に示すように、最
初にコンデンサＣ１に適当な電圧を直接印可して必要な
電圧まで充電することである。信号ＡＺが高い間に電圧
Ｖb1とＶb2をコンデンサＣ１の両端に与える。これらの
電圧は、図４に示す信号ＡＺに応じてスイッチＡＺが閉
じたときに、ダイオードに接続するトランジスタＭ１１
とＭ１２を用いて与える。この方法ではコンデンサＣ１
にかかる電圧はトランジスタＭ１２の電圧降下Ｖgsに等
しい。
方法は２つある。第１の方法は、図４に示すように、最
初にコンデンサＣ１に適当な電圧を直接印可して必要な
電圧まで充電することである。信号ＡＺが高い間に電圧
Ｖb1とＶb2をコンデンサＣ１の両端に与える。これらの
電圧は、図４に示す信号ＡＺに応じてスイッチＡＺが閉
じたときに、ダイオードに接続するトランジスタＭ１１
とＭ１２を用いて与える。この方法ではコンデンサＣ１
にかかる電圧はトランジスタＭ１２の電圧降下Ｖgsに等
しい。
【００１０】入力信号ＡＺが高レベルのときは増幅器の
第１段（トランジスタＭ２とＭ３）は高インピーダンス
状態になり、電圧Ｖb1の電源は電流を受けたり与えたり
しない。スイッチは高速動作での性能に影響を与えるの
で、このようにしてスイッチをコンデンサＣ１に直列に
用いることを避ける。充電が終わると、次のパルスが入
力ＡＺに発生してスイッチＡＺを一時的に閉じてコンデ
ンサＣ１を再充電するまで、コンデンサＣ１は数クロッ
クサイクルにわたって単なる電池として動作する。必要
な再充電の頻度は漏れ電流に従って決まる。ハードディ
スクドライブの読取りチャンネルに用いる場合は、Ａ／
Ｄ変換器がデータを処理しない、サーボウエッジの開始
か終了のときにこの再充電を行う。
第１段（トランジスタＭ２とＭ３）は高インピーダンス
状態になり、電圧Ｖb1の電源は電流を受けたり与えたり
しない。スイッチは高速動作での性能に影響を与えるの
で、このようにしてスイッチをコンデンサＣ１に直列に
用いることを避ける。充電が終わると、次のパルスが入
力ＡＺに発生してスイッチＡＺを一時的に閉じてコンデ
ンサＣ１を再充電するまで、コンデンサＣ１は数クロッ
クサイクルにわたって単なる電池として動作する。必要
な再充電の頻度は漏れ電流に従って決まる。ハードディ
スクドライブの読取りチャンネルに用いる場合は、Ａ／
Ｄ変換器がデータを処理しない、サーボウエッジの開始
か終了のときにこの再充電を行う。
【００１１】コンデンサＣ１を再充電する第２の方法を
図５に示す。この回路は、Ａ／Ｄ変換器を連続的に使用
する応用に適している。この場合は、スイッチ付きコン
デンサＣ２によりコンデンサＣ１を必要な電圧まで少し
ずつ絶えず充電する。各クロックサイクルの位相ｐｈ１
の間はスイッチｐｈ１を閉じてスイッチｐｈ２を開き、
コンデンサＣ２を必要なバイアス電圧Ｖb2−Ｖb1まで充
電する。位相ｐｈ２の間はスイッチｐｈ２を閉じてスイ
ッチｐｈ１を開き、コンデンサＣ２をコンデンサＣ１に
並列に接続する。これによりコンデンサＣ１を常に必要
な電圧まで充電する。コンデンサＣ２はコンデンサＣ１
からの漏れを補うためだけに必要なので、コンデンサＣ
２の容量も関連するスイッチｐｈ１、ｐｈ２の寸法も非
常に小さくてよい。これにより、再充電のための充電時
間(feedthrough)の影響は最小になる。また、Ｓ／Ｈ回
路の疑似差動構造を用いて充電時間の影響を打ち消すこ
ともできる。
図５に示す。この回路は、Ａ／Ｄ変換器を連続的に使用
する応用に適している。この場合は、スイッチ付きコン
デンサＣ２によりコンデンサＣ１を必要な電圧まで少し
ずつ絶えず充電する。各クロックサイクルの位相ｐｈ１
の間はスイッチｐｈ１を閉じてスイッチｐｈ２を開き、
コンデンサＣ２を必要なバイアス電圧Ｖb2−Ｖb1まで充
電する。位相ｐｈ２の間はスイッチｐｈ２を閉じてスイ
ッチｐｈ１を開き、コンデンサＣ２をコンデンサＣ１に
並列に接続する。これによりコンデンサＣ１を常に必要
な電圧まで充電する。コンデンサＣ２はコンデンサＣ１
からの漏れを補うためだけに必要なので、コンデンサＣ
２の容量も関連するスイッチｐｈ１、ｐｈ２の寸法も非
常に小さくてよい。これにより、再充電のための充電時
間(feedthrough)の影響は最小になる。また、Ｓ／Ｈ回
路の疑似差動構造を用いて充電時間の影響を打ち消すこ
ともできる。
【００１２】本発明の増幅器は、例えば、同時継続出願
の米国仮出願番号第60/087,182号、「極性シフトフラッ
シュＡ／Ｄ変換器と方法」、本出願と同日出願、に述べ
られているＳ／Ｈ回路に用いることができる。この文献
を引例として挙げる。
の米国仮出願番号第60/087,182号、「極性シフトフラッ
シュＡ／Ｄ変換器と方法」、本出願と同日出願、に述べ
られているＳ／Ｈ回路に用いることができる。この文献
を引例として挙げる。
【００１３】本発明に関して特定の好ましい実施の形態
を参照して説明したが、種々の変形や修正は当業者に容
易に明らかである。したがって、本発明の特許請求の範
囲に述べられている内容は、従来の技術に照らしてこれ
らの変形や修正を可能な限り広く含むものとする。
を参照して説明したが、種々の変形や修正は当業者に容
易に明らかである。したがって、本発明の特許請求の範
囲に述べられている内容は、従来の技術に照らしてこれ
らの変形や修正を可能な限り広く含むものとする。
【００１４】以上の説明に関して更に以下の項を開示す
る。 （１） バッファ増幅器であって、（ａ） 第１の結合
された差動対であって、前記第１の対の一方への入力と
前記対の結合位置に結合するバイアス回路を有する差動
対と、（ｂ） 前記第１の対の他方に結合する負荷と、
（ｃ） 出力回路と、（ｄ） 前記出力回路と、前記負
荷と前記第１の対の他方と、を結合するレベルシフタ
と、を備えるバッファ増幅器。
る。 （１） バッファ増幅器であって、（ａ） 第１の結合
された差動対であって、前記第１の対の一方への入力と
前記対の結合位置に結合するバイアス回路を有する差動
対と、（ｂ） 前記第１の対の他方に結合する負荷と、
（ｃ） 出力回路と、（ｄ） 前記出力回路と、前記負
荷と前記第１の対の他方と、を結合するレベルシフタ
と、を備えるバッファ増幅器。
【００１５】（２） 前記出力回路はソースホロワと出
力端子を含み、前記ソースホロワは前記レベルシフタと
前記出力端子の間に結合する、請求項１に記載のバッフ
ァ増幅器。 （３） 前記レベルシフタはコンデンサである、請求項
１に記載のバッファ増幅器。 （４） 前記レベルシフタはコンデンサである、請求項
２に記載のバッファ増幅器。 （５） 前記第１の差動対の結合部に結合するバイアス
回路を更に含む、請求項１に記載のバッファ増幅器。
力端子を含み、前記ソースホロワは前記レベルシフタと
前記出力端子の間に結合する、請求項１に記載のバッフ
ァ増幅器。 （３） 前記レベルシフタはコンデンサである、請求項
１に記載のバッファ増幅器。 （４） 前記レベルシフタはコンデンサである、請求項
２に記載のバッファ増幅器。 （５） 前記第１の差動対の結合部に結合するバイアス
回路を更に含む、請求項１に記載のバッファ増幅器。
【００１６】（６） 前記第１の差動対の結合部に結合
するバイアス回路を更に含む、請求項２に記載のバッフ
ァ増幅器。 （７） 前記第１の差動対の結合部に結合するバイアス
回路を更に含む、請求項３に記載のバッファ増幅器。 （８） 前記第１の差動対の結合部に結合するバイアス
回路を更に含む、請求項４に記載のバッファ増幅器。
するバイアス回路を更に含む、請求項２に記載のバッフ
ァ増幅器。 （７） 前記第１の差動対の結合部に結合するバイアス
回路を更に含む、請求項３に記載のバッファ増幅器。 （８） 前記第１の差動対の結合部に結合するバイアス
回路を更に含む、請求項４に記載のバッファ増幅器。
【００１７】（９） 前記第１の対の前記他方と電圧源
の間に結合する第１のプルアップトランジスタと、前記
第１の結合された差動対および前記第１のプルアップト
ランジスタと同じ構成であって第２の差動対と第２のプ
ルアップトランジスタを含む回路と、を更に含み、前記
第１および第２のプルアップトランジスタの制御端子は
互いにまた前記入力に結合する前記第２の差動対の一方
に結合する、請求項１に記載のバッファ増幅器。 （１０） 前記第１の対の前記他方と電圧源の間に結合
する第１のプルアップトランジスタと、前記第１の結合
された差動対および前記第１のプルアップトランジスタ
と同じ構成であって第２の差動対と第２のプルアップト
ランジスタを含む回路と、を更に含み、前記第１および
第２のプルアップトランジスタの制御端子は互いにまた
前記入力に結合する前記第２の差動対の一方に結合す
る、請求項２に記載のバッファ増幅器。
の間に結合する第１のプルアップトランジスタと、前記
第１の結合された差動対および前記第１のプルアップト
ランジスタと同じ構成であって第２の差動対と第２のプ
ルアップトランジスタを含む回路と、を更に含み、前記
第１および第２のプルアップトランジスタの制御端子は
互いにまた前記入力に結合する前記第２の差動対の一方
に結合する、請求項１に記載のバッファ増幅器。 （１０） 前記第１の対の前記他方と電圧源の間に結合
する第１のプルアップトランジスタと、前記第１の結合
された差動対および前記第１のプルアップトランジスタ
と同じ構成であって第２の差動対と第２のプルアップト
ランジスタを含む回路と、を更に含み、前記第１および
第２のプルアップトランジスタの制御端子は互いにまた
前記入力に結合する前記第２の差動対の一方に結合す
る、請求項２に記載のバッファ増幅器。
【００１８】（１１） 前記第１の対の前記他方と電圧
源の間に結合する第１のプルアップトランジスタと、前
記第１の結合された差動対および前記第１のプルアップ
トランジスタと同じ構成であって第２の差動対と第２の
プルアップトランジスタを含む回路と、を更に含み、前
記第１および第２のプルアップトランジスタの制御端子
は互いにまた前記入力に結合する前記第２の差動対の一
方に結合する、請求項３に記載のバッファ増幅器。 （１２） 前記第１の対の前記他方と電圧源の間に結合
する第１のプルアップトランジスタと、前記第１の結合
された差動対および前記第１のプルアップトランジスタ
と同じ構成であって第２の差動対と第２のプルアップト
ランジスタを含む回路と、を更に含み、前記第１および
第２のプルアップトランジスタの制御端子は互いにまた
前記入力に結合する前記第２の差動対の一方に結合す
る、請求項４に記載のバッファ増幅器。
源の間に結合する第１のプルアップトランジスタと、前
記第１の結合された差動対および前記第１のプルアップ
トランジスタと同じ構成であって第２の差動対と第２の
プルアップトランジスタを含む回路と、を更に含み、前
記第１および第２のプルアップトランジスタの制御端子
は互いにまた前記入力に結合する前記第２の差動対の一
方に結合する、請求項３に記載のバッファ増幅器。 （１２） 前記第１の対の前記他方と電圧源の間に結合
する第１のプルアップトランジスタと、前記第１の結合
された差動対および前記第１のプルアップトランジスタ
と同じ構成であって第２の差動対と第２のプルアップト
ランジスタを含む回路と、を更に含み、前記第１および
第２のプルアップトランジスタの制御端子は互いにまた
前記入力に結合する前記第２の差動対の一方に結合す
る、請求項４に記載のバッファ増幅器。
【００１９】（１３） 前記第１の対の前記他方と電圧
源の間に結合する第１のプルアップトランジスタと、前
記第１の結合された差動対および前記第１のプルアップ
トランジスタと同じ構成であって第２の差動対と第２の
プルアップトランジスタを含む回路と、を更に含み、前
記第１および第２のプルアップトランジスタの制御端子
は互いにまた前記入力に結合する前記第２の差動対の一
方に結合する、請求項５に記載のバッファ増幅器。 （１４） 前記第１の対の前記他方と電圧源の間に結合
する第１のプルアップトランジスタと、前記第１の結合
された差動対および前記第１のプルアップトランジスタ
と同じ構成であって第２の差動対と第２のプルアップト
ランジスタを含む回路と、を更に含み、前記第１および
第２のプルアップトランジスタの制御端子は互いにまた
前記入力に結合する前記第２の差動対の一方に結合す
る、請求項６に記載のバッファ増幅器。
源の間に結合する第１のプルアップトランジスタと、前
記第１の結合された差動対および前記第１のプルアップ
トランジスタと同じ構成であって第２の差動対と第２の
プルアップトランジスタを含む回路と、を更に含み、前
記第１および第２のプルアップトランジスタの制御端子
は互いにまた前記入力に結合する前記第２の差動対の一
方に結合する、請求項５に記載のバッファ増幅器。 （１４） 前記第１の対の前記他方と電圧源の間に結合
する第１のプルアップトランジスタと、前記第１の結合
された差動対および前記第１のプルアップトランジスタ
と同じ構成であって第２の差動対と第２のプルアップト
ランジスタを含む回路と、を更に含み、前記第１および
第２のプルアップトランジスタの制御端子は互いにまた
前記入力に結合する前記第２の差動対の一方に結合す
る、請求項６に記載のバッファ増幅器。
【００２０】（１５） 前記第１の対の前記他方と電圧
源の間に結合する第１のプルアップトランジスタと、前
記第１の結合された差動対および前記第１のプルアップ
トランジスタと同じ構成であって第２の差動対と第２の
プルアップトランジスタを含む回路と、を更に含み、前
記第１および第２のプルアップトランジスタの制御端子
は互いにまた前記入力に結合する前記第２の差動対の一
方に結合する、請求項７に記載のバッファ増幅器。 （１６） 前記第１の対の前記他方と電圧源の間に結合
する第１のプルアップトランジスタと、前記第１の結合
された差動対および前記第１のプルアップトランジスタ
と同じ構成であって第２の差動対と第２のプルアップト
ランジスタを含む回路と、を更に含み、前記第１および
第２のプルアップトランジスタの制御端子は互いにまた
前記入力に結合する前記第２の差動対の一方に結合す
る、請求項８に記載のバッファ増幅器。
源の間に結合する第１のプルアップトランジスタと、前
記第１の結合された差動対および前記第１のプルアップ
トランジスタと同じ構成であって第２の差動対と第２の
プルアップトランジスタを含む回路と、を更に含み、前
記第１および第２のプルアップトランジスタの制御端子
は互いにまた前記入力に結合する前記第２の差動対の一
方に結合する、請求項７に記載のバッファ増幅器。 （１６） 前記第１の対の前記他方と電圧源の間に結合
する第１のプルアップトランジスタと、前記第１の結合
された差動対および前記第１のプルアップトランジスタ
と同じ構成であって第２の差動対と第２のプルアップト
ランジスタを含む回路と、を更に含み、前記第１および
第２のプルアップトランジスタの制御端子は互いにまた
前記入力に結合する前記第２の差動対の一方に結合す
る、請求項８に記載のバッファ増幅器。
【００２１】（１７） 従来の増幅器に、入力電圧（Ｖ
ｉｎ）で制御される追加トランジスタ（Ｍ９）を増幅器
の第２段（Ｍ５、Ｍ６）に直列に接続し、また容量レベ
ルシフタ（Ｃ１）を前記増幅器の第１段の出力（Ｍ２と
Ｍ３の接続点）とソースホロワ・トランジスタＭ７のゲ
ート端子の間に追加する。このコンデンサＣ１を充電す
ると、第１段とソースホロワ段の間の信号の直流電圧が
上昇して、ソースホロワ・トランジスタＭ７の静止ゲー
ト電圧は供給電圧に近く（むしろ高く）なり、また第１
段の出力（Ｍ２とＭ３の接続点）の静止電圧は十分低く
なってトランジスタＭ２とＭ３は飽和領域で動作するこ
とができる。
ｉｎ）で制御される追加トランジスタ（Ｍ９）を増幅器
の第２段（Ｍ５、Ｍ６）に直列に接続し、また容量レベ
ルシフタ（Ｃ１）を前記増幅器の第１段の出力（Ｍ２と
Ｍ３の接続点）とソースホロワ・トランジスタＭ７のゲ
ート端子の間に追加する。このコンデンサＣ１を充電す
ると、第１段とソースホロワ段の間の信号の直流電圧が
上昇して、ソースホロワ・トランジスタＭ７の静止ゲー
ト電圧は供給電圧に近く（むしろ高く）なり、また第１
段の出力（Ｍ２とＭ３の接続点）の静止電圧は十分低く
なってトランジスタＭ２とＭ３は飽和領域で動作するこ
とができる。
【００２２】以前の出願の相互参照 本出願は、仮出願番号第６０／０８７，１９９号、「高
速Ｓ／Ｈ応用のための低電圧バッファ増幅器」に基づい
て、３５ Ｕ．Ｓ．Ｃ．１１９（ｅ）の下で優先権を主
張する。前記文献の内容を引例として挙げる。
速Ｓ／Ｈ応用のための低電圧バッファ増幅器」に基づい
て、３５ Ｕ．Ｓ．Ｃ．１１９（ｅ）の下で優先権を主
張する。前記文献の内容を引例として挙げる。
本発明の実施の形態は例示と説明のために選択したもの
であって、次の添付の図面を参照して説明する。
であって、次の添付の図面を参照して説明する。
【図１】高速応用に適した従来のバッファ増幅器の略
図。
図。
【図２】従来の差動サンプルホールド（Ｓ／Ｈ）回路の
簡単な略図。
簡単な略図。
【図３】本発明の原理に従うバッファ増幅器の略図。
【図４】容量レベルシフタを再充電するための本発明の
一例。
一例。
【図５】容量レベルシフタを再充電するための本発明の
別の例。全図面において、同じまたは同様な要素は同じ
番号で示す。
別の例。全図面において、同じまたは同様な要素は同じ
番号で示す。
Ｍ１，Ｍ２ 増幅器の第１段を形成するトランジスタ Ｍ４，Ｍ５ 増幅器の第２段を形成するトランジスタ Ｍ７ ソースホロワ・トランジスタ Ｍ９ 追加するトランジスタ Ｃ１ 追加する容量レベルシフタ
Claims (1)
- 【請求項１】 バッファ増幅器であって、 （ａ） 第１の結合された差動対であって、前記第１の
対の一方への入力と前記対の結合位置に結合するバイア
ス回路を有する差動対と、 （ｂ） 前記第１の対の他方に結合する負荷と、 （ｃ） 出力回路と、 （ｄ） 前記出力回路と、前記負荷と前記第１の対の他
方と、を結合するレベルシフタと、を備えるバッファ増
幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US087199 | 1987-08-20 | ||
| US8719998P | 1998-05-29 | 1998-05-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223969A true JP2000223969A (ja) | 2000-08-11 |
Family
ID=22203680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11150324A Abandoned JP2000223969A (ja) | 1998-05-29 | 1999-05-28 | 高速サンプルホ―ルド回路用の低電圧バッファ増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6259316B1 (ja) |
| EP (1) | EP0961401A1 (ja) |
| JP (1) | JP2000223969A (ja) |
| KR (1) | KR19990088624A (ja) |
| TW (1) | TW435002B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111411A (ja) * | 2000-09-27 | 2002-04-12 | Denso Corp | 演算増幅器 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3773689B2 (ja) * | 1999-03-17 | 2006-05-10 | 株式会社日本コンラックス | コイン検査方法及び装置 |
| DE10023524C2 (de) * | 2000-05-13 | 2002-07-11 | Micronas Gmbh | Zweistufiger Verstärker |
| US6756842B2 (en) * | 2002-05-08 | 2004-06-29 | Analog Devices, Inc. | AC coupled multistage high gain operational amplifier |
| US8305247B2 (en) * | 2004-09-20 | 2012-11-06 | The Trustees Of Columbia University In The City Of New York | Low voltage digital to analog converter, comparator and sigma-delta modulator circuits |
| JP2011514859A (ja) * | 2008-02-13 | 2011-05-12 | グツドウイン・ヤング・エル・エル・シー | ハイブリッド電気車両およびその製造方法 |
| US8278893B2 (en) | 2008-07-16 | 2012-10-02 | Infineon Technologies Ag | System including an offset voltage adjusted to compensate for variations in a transistor |
| CN104702268B (zh) * | 2015-02-04 | 2017-08-08 | 芯原微电子(上海)有限公司 | 电压缓冲电路及具有其的驱动负载随时序切换的电路 |
| CN108021169A (zh) * | 2016-11-02 | 2018-05-11 | 中国科学院沈阳自动化研究所 | 一种ldo电路 |
| KR20200099423A (ko) | 2019-02-14 | 2020-08-24 | 삼성전자주식회사 | 이미지 센서 및 이미지 센서의 동작 방법 |
| CN114489213B (zh) * | 2022-02-09 | 2023-03-10 | 广芯电子技术（上海）股份有限公司 | 线性稳压电路 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4335355A (en) * | 1979-09-28 | 1982-06-15 | American Microsystems, Inc. | CMOS Operational amplifier with reduced power dissipation |
| JPS59196613A (ja) * | 1983-04-21 | 1984-11-08 | Toshiba Corp | 演算増幅回路 |
| US4658157A (en) * | 1985-05-31 | 1987-04-14 | Rca Corporation | IGFET comparator circuit having greater control of intended offset voltage |
| JP2543872B2 (ja) * | 1986-08-13 | 1996-10-16 | 株式会社東芝 | 増幅回路 |
| JP2594585B2 (ja) * | 1987-11-25 | 1997-03-26 | 富士通株式会社 | 演算増幅回路 |
| US5113146A (en) | 1990-03-21 | 1992-05-12 | U.S. Philips Corp. | Amplifier arrangement |
| JPH04310006A (ja) * | 1991-04-08 | 1992-11-02 | Nippon Telegr & Teleph Corp <Ntt> | 演算増幅回路 |
| JP3113024B2 (ja) * | 1991-12-24 | 2000-11-27 | 株式会社東芝 | 演算増幅器 |
| JPH05226948A (ja) * | 1992-02-10 | 1993-09-03 | Matsushita Electric Works Ltd | マルチ出力アンプ |
| US5352937A (en) * | 1992-11-16 | 1994-10-04 | Rca Thomson Licensing Corporation | Differential comparator circuit |
| JPH07115334A (ja) * | 1993-10-20 | 1995-05-02 | Sony Corp | ボルテージフォロア回路 |
| JPH08274551A (ja) * | 1995-03-30 | 1996-10-18 | Oki Electric Ind Co Ltd | 演算増幅器 |
| JPH08288761A (ja) * | 1995-04-10 | 1996-11-01 | Fujitsu Ltd | 差動増幅＆出力オフセット回路及びこれを備えた半導体集積回路並びにノイズ除去方法 |
| JPH09232883A (ja) * | 1996-02-23 | 1997-09-05 | Oki Micro Design Miyazaki:Kk | 演算増幅回路 |
| US6049253A (en) * | 1998-01-29 | 2000-04-11 | Matsushita Electric Industrial Co., Ltd. | Operational amplifier |
| JP3875392B2 (ja) * | 1998-02-23 | 2007-01-31 | 株式会社東芝 | 演算増幅器 |
-
1999
- 1999-05-12 US US09/310,619 patent/US6259316B1/en not_active Expired - Lifetime
- 1999-05-17 TW TW088107943A patent/TW435002B/zh not_active IP Right Cessation
- 1999-05-28 EP EP99201704A patent/EP0961401A1/en not_active Withdrawn
- 1999-05-28 KR KR1019990019367A patent/KR19990088624A/ko not_active Application Discontinuation
- 1999-05-28 JP JP11150324A patent/JP2000223969A/ja not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111411A (ja) * | 2000-09-27 | 2002-04-12 | Denso Corp | 演算増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0961401A1 (en) | 1999-12-01 |
| KR19990088624A (ko) | 1999-12-27 |
| TW435002B (en) | 2001-05-16 |
| US6259316B1 (en) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5703589A (en) | Switched capacitor input sampling circuit and method for delta sigma modulator | |
| US6636084B2 (en) | Sample and hold circuit | |
| US5028815A (en) | Clocked comparator with offset reduction | |
| WO2007103966A2 (en) | Multiple sampling sample and hold architectures | |
| US5847601A (en) | Switched capacitor common mode feedback circuit for differential operational amplifier and method | |
| JPH08130422A (ja) | 最大電圧スイングを有する交換演算増幅器を使用する低電圧交換キャパシタンス回路 | |
| EP0509585A1 (en) | Clocked comparator with offset-voltage compensation | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| JP2000223969A (ja) | 高速サンプルホ―ルド回路用の低電圧バッファ増幅器 | |
| JP3222276B2 (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| US6518901B2 (en) | Boosted switch device for a sampler of an analog/digital converter, and operating method thereof | |
| US3851260A (en) | Signal sampling circuits | |
| KR19980032782A (ko) | 신호 입력 회로 | |
| US4628274A (en) | Amplifier with input drift voltage compensation | |
| US5291074A (en) | BiCMOS track and hold amplifier | |
| JP3424549B2 (ja) | スイッチトキャパシタ回路 | |
| JP2707471B2 (ja) | 集積回路用のサンプルホールド増幅器 | |
| US5767708A (en) | Current integrator circuit with conversion of an input current into a capacitive charging current | |
| JPH0685562A (ja) | オフセットキャンセル回路付き比較器 | |
| EP0433383B1 (en) | Sample-hold amplifier circuit | |
| JP2000132989A (ja) | トラックホールド回路 | |
| US6265910B1 (en) | Waveform track-and-hold circuit | |
| JPH10190364A (ja) | 増幅器用の低雑音配置 | |
| US4644291A (en) | Operational amplifier | |
| JP3626069B2 (ja) | コンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060529 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070725 |