JP2000200948A - 並列回路の配線構造 - Google Patents
並列回路の配線構造Info
- Publication number
- JP2000200948A JP2000200948A JP11002076A JP207699A JP2000200948A JP 2000200948 A JP2000200948 A JP 2000200948A JP 11002076 A JP11002076 A JP 11002076A JP 207699 A JP207699 A JP 207699A JP 2000200948 A JP2000200948 A JP 2000200948A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- parallel
- wiring structure
- parallel circuit
- branch portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 並列接続した導体に対し、磁性体コアを配置
することにより、電流のアンバランスを抑制することが
できるが、大電流を流すような場合には、飽和しやすく
なる。 【解決手段】 素子を並列接続する並列回路の配線構造
において、第１の導体１と第２の導体２と第３の導体３
が負の相互インダクタンスを持ち、且つ並列分岐部分の
自己／相互インダクタンスによる電圧降下が等しくなる
ように配置することにより、第２の導体２と第３の導体
３の間に接続された各素子４に流れる電流を均等にする
ことができる。
することにより、電流のアンバランスを抑制することが
できるが、大電流を流すような場合には、飽和しやすく
なる。 【解決手段】 素子を並列接続する並列回路の配線構造
において、第１の導体１と第２の導体２と第３の導体３
が負の相互インダクタンスを持ち、且つ並列分岐部分の
自己／相互インダクタンスによる電圧降下が等しくなる
ように配置することにより、第２の導体２と第３の導体
３の間に接続された各素子４に流れる電流を均等にする
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、能動素子或いは受
動素子（以下、単に素子と称す）を並列接続する並列回
路の配線構造に関する。
動素子（以下、単に素子と称す）を並列接続する並列回
路の配線構造に関する。
【０００２】
【従来の説明】一般に、素子を並列接続する場合、各素
子を流れる電流が不均一になるため、素子の耐量か並列
数に冗長度が必要となる。しかしこのような構成では、
不経済であるため、各々の素子を流れる電流を均一にす
るため、並列に接続された導体に対して、磁性体コアを
配置することで、電流アンバランスを抑制する方法があ
る。
子を流れる電流が不均一になるため、素子の耐量か並列
数に冗長度が必要となる。しかしこのような構成では、
不経済であるため、各々の素子を流れる電流を均一にす
るため、並列に接続された導体に対して、磁性体コアを
配置することで、電流アンバランスを抑制する方法があ
る。
【０００３】その一例として、特開平９−１１７１２５
号公報に記載された方法が挙げられる。この方法では、
上記公報の図１に示されるように、母線１から分岐した
並列回路配線２ａ，２ｂ，２ｃ，２ｄには、それぞれ半
導体素子４が接続され、各半導体素子４を流れる電流は
母線５で合流して流出する。このとき、並列回路配線２
ａ，２ｄには、並列回路配線２ａ，２ｄとがそれぞれ貫
通する磁性体３が設けられている。
号公報に記載された方法が挙げられる。この方法では、
上記公報の図１に示されるように、母線１から分岐した
並列回路配線２ａ，２ｂ，２ｃ，２ｄには、それぞれ半
導体素子４が接続され、各半導体素子４を流れる電流は
母線５で合流して流出する。このとき、並列回路配線２
ａ，２ｄには、並列回路配線２ａ，２ｄとがそれぞれ貫
通する磁性体３が設けられている。
【０００４】磁性体３が設けられていない場合には、母
線１および並列回路配線２ａ，２ｂ，２ｃ，２ｄに流れ
る交流電流により発生する磁界は、両外側の並列回路配
線２ａ，２ｄに比べ内側の並列回路配線２ｂ，２ｃに対
してより大きく影響する。この結果、内側の並列回路配
線２ｂ，２ｃには上記影響による反抗起電力が生じ、こ
れによるループ電流が流れるが、内側の並列回路配線２
ｂ，２ｃとに流れる反抗起電力によるループ電流は互い
に方向が逆方向であるため相殺される。これに対し、外
側の並列回路配線２ａ，２ｄでは、他の並列回路配線を
流れる交流電流による磁界の影響によるループ電流の方
向が母線１から流れ込む電流の方向と同一であることか
ら、並列回路配線２ａ，２ｄに多くの電流が流れ、電流
のアンバランスが生じる。
線１および並列回路配線２ａ，２ｂ，２ｃ，２ｄに流れ
る交流電流により発生する磁界は、両外側の並列回路配
線２ａ，２ｄに比べ内側の並列回路配線２ｂ，２ｃに対
してより大きく影響する。この結果、内側の並列回路配
線２ｂ，２ｃには上記影響による反抗起電力が生じ、こ
れによるループ電流が流れるが、内側の並列回路配線２
ｂ，２ｃとに流れる反抗起電力によるループ電流は互い
に方向が逆方向であるため相殺される。これに対し、外
側の並列回路配線２ａ，２ｄでは、他の並列回路配線を
流れる交流電流による磁界の影響によるループ電流の方
向が母線１から流れ込む電流の方向と同一であることか
ら、並列回路配線２ａ，２ｄに多くの電流が流れ、電流
のアンバランスが生じる。
【０００５】これに対し、磁性体３を設けた構成では、
磁性体３を適当な断面積及び周長に選ぶことにより、並
列回路配線２ａ，２ｄの自己インダクタンスは増加し、
並列回路配線２ａ，２ｄのインダクタンス成分が増加
し、並列回路配線２ａ，２ｄのインピーダンスが大きく
なり、並列回路配線２ａ，２ｄにおける交流電流の増加
を抑制し、各並列回路配線の電流アンバランスを防ぐこ
とができる。
磁性体３を適当な断面積及び周長に選ぶことにより、並
列回路配線２ａ，２ｄの自己インダクタンスは増加し、
並列回路配線２ａ，２ｄのインダクタンス成分が増加
し、並列回路配線２ａ，２ｄのインピーダンスが大きく
なり、並列回路配線２ａ，２ｄにおける交流電流の増加
を抑制し、各並列回路配線の電流アンバランスを防ぐこ
とができる。
【０００６】
【発明が解決しようとする課題】上記のように、並列接
続した導体に対し、磁性体コアを配置することにより、
電流のアンバランスを抑制することができるが、大電流
を流すような場合には、飽和しやすくなるという問題が
あり、また、磁性体コアによる配線インダクタンスの増
加も大きくなる。
続した導体に対し、磁性体コアを配置することにより、
電流のアンバランスを抑制することができるが、大電流
を流すような場合には、飽和しやすくなるという問題が
あり、また、磁性体コアによる配線インダクタンスの増
加も大きくなる。
【０００７】よって、本発明は、配線インダクタンスを
増加させることなく、並列接続された各々の素子の電流
が均等となる並列回路の配線構造を提供することを目的
とする。
増加させることなく、並列接続された各々の素子の電流
が均等となる並列回路の配線構造を提供することを目的
とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係る並列回路の配線構造では、
第１の導体と第２の導体と第３の導体が負の相互インダ
クタンスを持ち、且つ並列分岐部分の自己／相互インダ
クタンスによる電圧降下が等しくなるように配置するこ
とにより、第２の導体と第３の導体の間に接続された各
素子に流れる電流を均等にすることができる。
に、本発明の請求項１に係る並列回路の配線構造では、
第１の導体と第２の導体と第３の導体が負の相互インダ
クタンスを持ち、且つ並列分岐部分の自己／相互インダ
クタンスによる電圧降下が等しくなるように配置するこ
とにより、第２の導体と第３の導体の間に接続された各
素子に流れる電流を均等にすることができる。
【０００９】本発明の請求項２に係る並列回路の配線構
造では、第１の導体と第２の導体とを、給電側と受電側
の反対側で接続することにより、第１の導体と第２の導
体と第３の導体が負の相互インダクタンスを持つことが
できる。
造では、第１の導体と第２の導体とを、給電側と受電側
の反対側で接続することにより、第１の導体と第２の導
体と第３の導体が負の相互インダクタンスを持つことが
できる。
【００１０】本発明の請求項３に係る並列回路の配線構
造では、第２の導体と第３の導体の導体幅を、各々の並
列分岐部分で異ならせることにより、自己／相互インダ
クタンス及び抵抗による電圧降下を等しくなるように調
整することができる。
造では、第２の導体と第３の導体の導体幅を、各々の並
列分岐部分で異ならせることにより、自己／相互インダ
クタンス及び抵抗による電圧降下を等しくなるように調
整することができる。
【００１１】本発明の請求項４に係る並列回路の配線構
造では、第１の導体と第２の導体と第３の導体の導体間
隔を、各々の並列分岐部分で異ならせることにより、自
己／相互インダクタンス及び抵抗による電圧降下を等し
くなるように調整することができる。
造では、第１の導体と第２の導体と第３の導体の導体間
隔を、各々の並列分岐部分で異ならせることにより、自
己／相互インダクタンス及び抵抗による電圧降下を等し
くなるように調整することができる。
【００１２】本発明の請求項５に係る並列回路の配線構
造では、第２の導体と第３の導体の導体経路長を、各々
の並列分岐部分で異ならせることにより、自己／相互イ
ンダクタンス及び抵抗による電圧降下を等しくなるよう
に調整することができる。
造では、第２の導体と第３の導体の導体経路長を、各々
の並列分岐部分で異ならせることにより、自己／相互イ
ンダクタンス及び抵抗による電圧降下を等しくなるよう
に調整することができる。
【００１３】本発明の請求項６に係る並列回路の配線構
造では、第２の導体と第３の導体の導体厚を、各々の並
列分岐部分で異ならせることにより、抵抗による電圧降
下を等しくなるように調整することができる。
造では、第２の導体と第３の導体の導体厚を、各々の並
列分岐部分で異ならせることにより、抵抗による電圧降
下を等しくなるように調整することができる。
【００１４】本発明の請求項７に係る並列回路の配線構
造では、第１の導体と第２の導体と第３の導体の導体隙
間に、磁性体を備えることにより、自己／相互インダク
タンスによる電圧降下を等しくなるように調整すること
ができる。
造では、第１の導体と第２の導体と第３の導体の導体隙
間に、磁性体を備えることにより、自己／相互インダク
タンスによる電圧降下を等しくなるように調整すること
ができる。
【００１５】本発明の請求項８に係る並列回路の配線構
造では、第１の導体と第２の導体と第３の導体の導体隙
間に、絶縁体を備えることにより、負の相互インダクタ
ンスを増加させ、給電側から受電側までのインダクタン
スを減少させることができる。
造では、第１の導体と第２の導体と第３の導体の導体隙
間に、絶縁体を備えることにより、負の相互インダクタ
ンスを増加させ、給電側から受電側までのインダクタン
スを減少させることができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の第１の実
施の形態の模式斜視図であり、図２は、その模式回路図
である。
て図面を参照して説明する。図１は、本発明の第１の実
施の形態の模式斜視図であり、図２は、その模式回路図
である。
【００１７】図１、図２は、例えばＩＧＢＴやダイオー
ドなどの半導体チップや、ＩＧＢＴモジュールやダイオ
ードモジュールなどの半導体モジュールや、コンデンサ
や抵抗などの２個の素子を並列接続するものであり、第
１の導体１と、並列分岐部分の第２、第３の導体２、３
が、負の相互インダクタンスを持ち、且つ並列分岐部分
の自己／相互インダクタンスによる電圧降下を等しくな
るように配置して構成される。
ドなどの半導体チップや、ＩＧＢＴモジュールやダイオ
ードモジュールなどの半導体モジュールや、コンデンサ
や抵抗などの２個の素子を並列接続するものであり、第
１の導体１と、並列分岐部分の第２、第３の導体２、３
が、負の相互インダクタンスを持ち、且つ並列分岐部分
の自己／相互インダクタンスによる電圧降下を等しくな
るように配置して構成される。
【００１８】第１の導体１の一端には、給電端子６が設
けられており、第１の導体１の他端には接続導体５が接
続され、第２の導体２との接続を行っている。第２の導
体２は、第１の導体１に対して平行に配置され、第１の
導体１の反対側に配置された第３の導体３に素子４を介
して接続される。第３の導体３は、第１の導体１に対し
て平行に配置され、第１の導体１の給電端子６と同じ側
に受電端子７が設けられる。
けられており、第１の導体１の他端には接続導体５が接
続され、第２の導体２との接続を行っている。第２の導
体２は、第１の導体１に対して平行に配置され、第１の
導体１の反対側に配置された第３の導体３に素子４を介
して接続される。第３の導体３は、第１の導体１に対し
て平行に配置され、第１の導体１の給電端子６と同じ側
に受電端子７が設けられる。
【００１９】この構成において電流は、給電端子６、第
１の導体１、接続導体５、第２の導体２、素子４、第３
の導体３、受電端子７を流れる。このとき、第１の導体
１を流れる電流をＩ１、そのインダクタンスをＬ１、抵
抗をＲ１とし、第２の導体２を流れる電流をＩ２、その
インダクタンスをＬ２、抵抗をＲ２とし、第３の導体３
を流れる電流をＩ３、そのインダクタンスをＬ３、抵抗
をＲ３とし、相互インダクタンスＭ１２（＜０）、Ｍ１
３（＜０）、Ｍ２３（＞０）とすると、次式を満たすよ
うに、第１の導体と第２の導体２と第３の導体３の配置
を決定する。
１の導体１、接続導体５、第２の導体２、素子４、第３
の導体３、受電端子７を流れる。このとき、第１の導体
１を流れる電流をＩ１、そのインダクタンスをＬ１、抵
抗をＲ１とし、第２の導体２を流れる電流をＩ２、その
インダクタンスをＬ２、抵抗をＲ２とし、第３の導体３
を流れる電流をＩ３、そのインダクタンスをＬ３、抵抗
をＲ３とし、相互インダクタンスＭ１２（＜０）、Ｍ１
３（＜０）、Ｍ２３（＞０）とすると、次式を満たすよ
うに、第１の導体と第２の導体２と第３の導体３の配置
を決定する。
【００２０】
【数１】
【００２１】つまり、大きな電流変化のある場合、並列
分岐部分の自己／相互インダクタンスによる電圧降下を
等しくすることによって、各々の素子４を流れる電流を
均等にできる。
分岐部分の自己／相互インダクタンスによる電圧降下を
等しくすることによって、各々の素子４を流れる電流を
均等にできる。
【００２２】電流変化のない場合、並列分岐部分の自己
抵抗による電圧降下を等しくすることによって、各々の
素子４を流れる電流を均等にできる。このとき接続導体
５は、給電端子６と受電端子７の反対側にすることによ
って、第１１の導体１と第２の導体２と第３の導体３が
負の相互インダクタンスを持つことができる。
抵抗による電圧降下を等しくすることによって、各々の
素子４を流れる電流を均等にできる。このとき接続導体
５は、給電端子６と受電端子７の反対側にすることによ
って、第１１の導体１と第２の導体２と第３の導体３が
負の相互インダクタンスを持つことができる。
【００２３】図３は、本発明の第２の実施の形態の模式
斜視図であり、図４は、その模式回路図である。図３、
図４は、例えばＩＧＢＴやダイオードなどの半導体チッ
プや、ＩＧＢＴモジュールやダイオードモジュールなど
の半導体モジュールや、コンデンサや抵抗などの３個の
素子を並列接続するものであり、第１の導体１と、並列
分岐部分の第２、第３の導体２、３が、負の相互インダ
クタンスを持ち、且つ並列分岐部分の自己／相互インダ
クタンスによる電圧降下を等しくなるように配置して構
成される。
斜視図であり、図４は、その模式回路図である。図３、
図４は、例えばＩＧＢＴやダイオードなどの半導体チッ
プや、ＩＧＢＴモジュールやダイオードモジュールなど
の半導体モジュールや、コンデンサや抵抗などの３個の
素子を並列接続するものであり、第１の導体１と、並列
分岐部分の第２、第３の導体２、３が、負の相互インダ
クタンスを持ち、且つ並列分岐部分の自己／相互インダ
クタンスによる電圧降下を等しくなるように配置して構
成される。
【００２４】第１の導体１の一端には、給電端子６が設
けられており、第１の導体１の他端には接続導体５が接
続され、第２の導体２との接続を行っている。第２の導
体２は、第１の導体１に対して平行に配置され、第１の
導体１の反対側に配置された第３の導体３に素子４を介
して接続される。第３の導体３は、第１の導体１に対し
て平行に配置され、第１の導体１の給電端子６と同じ側
に受電端子７が設けられる。
けられており、第１の導体１の他端には接続導体５が接
続され、第２の導体２との接続を行っている。第２の導
体２は、第１の導体１に対して平行に配置され、第１の
導体１の反対側に配置された第３の導体３に素子４を介
して接続される。第３の導体３は、第１の導体１に対し
て平行に配置され、第１の導体１の給電端子６と同じ側
に受電端子７が設けられる。
【００２５】この構成において電流は、給電端子６、第
１の導体１、接続導体５、第２の導体２、素子４、第３
の導体３、受電端子７を流れる。このとき、第１の導体
１を流れる電流をＩ１ａ，Ｉ１ｂ、そのインダクタンス
をＬ１ａ，Ｌ１ｂ、抵抗をＲ１ａ，Ｒ１ｂとし、第２の
導体２を流れる電流をＩ２ａ，Ｉ２ｂ、そのインダクタ
ンスをＬ２ａ，Ｌ２ｂ、抵抗をＲ２ａ，Ｒ２ｂとし、第
３の導体３を流れる電流をＩ３ａ，Ｉ３ｂ、そのインダ
クタンスをＬ３ａ，Ｌ３ｂ、抵抗をＲ３ａ，Ｒ３ｂと
し、相互インダクタンスＭ１２ａ，Ｍ１２ｂ（＜０）、
Ｍ１３ａ，Ｍ１３ｂ（＜０）、Ｍ２３ａ，Ｍ２３ｂ（＞
０）とすると、次式を満たすように、第１の導体と第２
の導体２と第３の導体３の配置を決定する。
１の導体１、接続導体５、第２の導体２、素子４、第３
の導体３、受電端子７を流れる。このとき、第１の導体
１を流れる電流をＩ１ａ，Ｉ１ｂ、そのインダクタンス
をＬ１ａ，Ｌ１ｂ、抵抗をＲ１ａ，Ｒ１ｂとし、第２の
導体２を流れる電流をＩ２ａ，Ｉ２ｂ、そのインダクタ
ンスをＬ２ａ，Ｌ２ｂ、抵抗をＲ２ａ，Ｒ２ｂとし、第
３の導体３を流れる電流をＩ３ａ，Ｉ３ｂ、そのインダ
クタンスをＬ３ａ，Ｌ３ｂ、抵抗をＲ３ａ，Ｒ３ｂと
し、相互インダクタンスＭ１２ａ，Ｍ１２ｂ（＜０）、
Ｍ１３ａ，Ｍ１３ｂ（＜０）、Ｍ２３ａ，Ｍ２３ｂ（＞
０）とすると、次式を満たすように、第１の導体と第２
の導体２と第３の導体３の配置を決定する。
【００２６】
【数２】
【００２７】つまり、大きな電流変化のある場合、並列
分岐部分の自己／相互インダクタンスによる電圧降下を
等しくすることによって、各々の素子４を流れる電流を
均等にできる。
分岐部分の自己／相互インダクタンスによる電圧降下を
等しくすることによって、各々の素子４を流れる電流を
均等にできる。
【００２８】電流変化のない場合、並列分岐部分の自己
抵抗による電圧降下を等しくすることによって、各々の
素子４を流れる電流を均等にできる。このとき接続導体
５は、給電端子６と受電端子７の反対側にすることによ
って、第１１の導体１と第２の導体２と第３の導体３が
負の相互インダクタンスを持つことができる。
抵抗による電圧降下を等しくすることによって、各々の
素子４を流れる電流を均等にできる。このとき接続導体
５は、給電端子６と受電端子７の反対側にすることによ
って、第１１の導体１と第２の導体２と第３の導体３が
負の相互インダクタンスを持つことができる。
【００２９】これらは、３個以上の素子を並列接続した
場合でも同様である。図５は、本発明の第３の実施の形
態の模式斜視図であり、ここでは、図３と異なる点につ
いてのみ説明する。
場合でも同様である。図５は、本発明の第３の実施の形
態の模式斜視図であり、ここでは、図３と異なる点につ
いてのみ説明する。
【００３０】本実施の形態では、第２の導体２と第３の
導体３の導体幅を、各々の並列分岐部分で異ならせるこ
とによって、自己／相互インダクタンスによる電圧降下
及び抵抗による電圧降下を等しくなるように調整してい
る。
導体３の導体幅を、各々の並列分岐部分で異ならせるこ
とによって、自己／相互インダクタンスによる電圧降下
及び抵抗による電圧降下を等しくなるように調整してい
る。
【００３１】このとき、導体幅と導体間隔（導体隙間）
の比が、約２：１以上であれば、各々の並列分岐部分の
導体幅を、その場所を流れる電流に比例させることによ
って、自己／相互インダクタンス及び抵抗による電圧降
下をおおよそ等しくすることができる。尚、約２０：１
以上であれば、ほぼ完全に比例させることができる。例
えば、３並列の場合は、２：１で、５並列の場合は、
４：３：２：１などになる。
の比が、約２：１以上であれば、各々の並列分岐部分の
導体幅を、その場所を流れる電流に比例させることによ
って、自己／相互インダクタンス及び抵抗による電圧降
下をおおよそ等しくすることができる。尚、約２０：１
以上であれば、ほぼ完全に比例させることができる。例
えば、３並列の場合は、２：１で、５並列の場合は、
４：３：２：１などになる。
【００３２】これは、導体単体では、導体幅が２倍にな
っても自己インダクタンスは１／２にはならないが、往
復線路導体では、導体幅と導体間隔（導体隙間）の比
が、約２：１以上であれば、導体幅と自己／相互インダ
クタンスがほぼ反比例の関係になることを利用してい
る。つまり、導体幅が２倍になれば、抵抗、自己／相互
インダクタンスが共にほぼ１／２になる。
っても自己インダクタンスは１／２にはならないが、往
復線路導体では、導体幅と導体間隔（導体隙間）の比
が、約２：１以上であれば、導体幅と自己／相互インダ
クタンスがほぼ反比例の関係になることを利用してい
る。つまり、導体幅が２倍になれば、抵抗、自己／相互
インダクタンスが共にほぼ１／２になる。
【００３３】図６は、２種類の従来の配線構造と本発明
の配線構造の計算結果であり、それぞれ３並列の素子に
流れる電流値を示したものである。結果から明らかなよ
うに、（ａ）のように給電端子と受電端子が同一方向に
ある構成では、給電端子と受電端子がある側の素子に大
きな電流が流れ、給電端子と受電端子と反対側の素子に
はあまり電流が流れない。（ｂ）のように給電端子と受
電端子が別方向にある構成では、給電端子に近い素子と
受電端子に近い素子に多く電流が流れる。（ｃ）の本発
明の構成では、ほぼ理想的な電流バランスとなってい
る。
の配線構造の計算結果であり、それぞれ３並列の素子に
流れる電流値を示したものである。結果から明らかなよ
うに、（ａ）のように給電端子と受電端子が同一方向に
ある構成では、給電端子と受電端子がある側の素子に大
きな電流が流れ、給電端子と受電端子と反対側の素子に
はあまり電流が流れない。（ｂ）のように給電端子と受
電端子が別方向にある構成では、給電端子に近い素子と
受電端子に近い素子に多く電流が流れる。（ｃ）の本発
明の構成では、ほぼ理想的な電流バランスとなってい
る。
【００３４】図７は、本発明の第４の実施の形態の模式
斜視図であり、ここでは、図３と異なる点についてのみ
説明する。本実施の形態では、第１の導体１と第２の導
体２と第３の導体３の導体間隔を、各々の並列分岐部分
で異ならせることによって、自己／相互インダクタンス
による電圧降下及び抵抗による電圧降下を等しくなるよ
うに調整している。
斜視図であり、ここでは、図３と異なる点についてのみ
説明する。本実施の形態では、第１の導体１と第２の導
体２と第３の導体３の導体間隔を、各々の並列分岐部分
で異ならせることによって、自己／相互インダクタンス
による電圧降下及び抵抗による電圧降下を等しくなるよ
うに調整している。
【００３５】ここでは、第２の導体２と第３の導体３の
導体形状を変更したが、第１の導体１の導体形状を変更
しても同様の効果を得ることができる。図８は、本発明
の第５の実施の形態の模式斜視図であり、ここでは、図
３と異なる点についてのみ説明する。
導体形状を変更したが、第１の導体１の導体形状を変更
しても同様の効果を得ることができる。図８は、本発明
の第５の実施の形態の模式斜視図であり、ここでは、図
３と異なる点についてのみ説明する。
【００３６】本実施の形態では、第２の導体２と第３の
導体３の導体経路長を、導体経路を蛇行させることで各
々の並列分岐部分で異ならせることによって、自己／相
互インダクタンスによる電圧降下及び抵抗による電圧降
下を等しくなるように調整している。
導体３の導体経路長を、導体経路を蛇行させることで各
々の並列分岐部分で異ならせることによって、自己／相
互インダクタンスによる電圧降下及び抵抗による電圧降
下を等しくなるように調整している。
【００３７】図９は、本発明の第６の実施の形態の模式
斜視図であり、ここでは、図３と異なる点についてのみ
説明する。本実施の形態では、第２の導体２と第３の導
体３の導体厚を、各々の並列分岐部分で異ならせること
によって、抵抗による電圧降下を等しくなるように調整
している。
斜視図であり、ここでは、図３と異なる点についてのみ
説明する。本実施の形態では、第２の導体２と第３の導
体３の導体厚を、各々の並列分岐部分で異ならせること
によって、抵抗による電圧降下を等しくなるように調整
している。
【００３８】図１０は、本発明の第７の実施の形態の模
式斜視図であり、ここでは、図３と異なる点についての
み説明する。本実施の形態では、第１の導体１と第２の
導体２と第３の導体３の導体隙間に、異形状の磁性体８
を存在させることによって、自己／相互インダクタンス
による電圧降下を等しくなるように調整している。
式斜視図であり、ここでは、図３と異なる点についての
み説明する。本実施の形態では、第１の導体１と第２の
導体２と第３の導体３の導体隙間に、異形状の磁性体８
を存在させることによって、自己／相互インダクタンス
による電圧降下を等しくなるように調整している。
【００３９】図１１は、本発明の第８の実施の形態の模
式斜視図であり、ここでは、図３と異なる点についての
み説明する。本実施の形態では、第１の導体１と第３の
導体３の導体隙間に、絶縁体９を存在させることによっ
て、負の相互インダクタンスを増加させ、給電端子６か
ら受電端子７までのインダクタンスが低減している。
式斜視図であり、ここでは、図３と異なる点についての
み説明する。本実施の形態では、第１の導体１と第３の
導体３の導体隙間に、絶縁体９を存在させることによっ
て、負の相互インダクタンスを増加させ、給電端子６か
ら受電端子７までのインダクタンスが低減している。
【００４０】図１２は、本発明の第９の実施の形態の模
式斜視図である。図１２は、３個の半導体素子１０を並
列接続する電力変換装置において、第１の導体１と並列
分岐部分の第２の導体２、第３の導体３が、負の相互イ
ンダクタンスを持ち、且つ並列分岐部分の自己／相互イ
ンダクタンスによる電圧降下を等しくなるように配置し
て構成される電力変換装置である。
式斜視図である。図１２は、３個の半導体素子１０を並
列接続する電力変換装置において、第１の導体１と並列
分岐部分の第２の導体２、第３の導体３が、負の相互イ
ンダクタンスを持ち、且つ並列分岐部分の自己／相互イ
ンダクタンスによる電圧降下を等しくなるように配置し
て構成される電力変換装置である。
【００４１】このように、重要なことは、負の相互イン
ダクタンスを持つこと、並列分岐部分の自己／相互イン
ダクタンス、抵抗による電圧降下を等しくすることであ
るから、導体配置はできるだけ平行・近接配置が望まし
いが、各々の導体の位置関係は比較的自由である。
ダクタンスを持つこと、並列分岐部分の自己／相互イン
ダクタンス、抵抗による電圧降下を等しくすることであ
るから、導体配置はできるだけ平行・近接配置が望まし
いが、各々の導体の位置関係は比較的自由である。
【００４２】図１３は、本発明の第１０の実施の形態の
構成図であり、図１４は、そこで使用される導体の構成
図である。図１３は、３個の半導体素子１０を並列接続
する電力変換装置において、第１の導体１と並列分岐部
分の第２の導体２、第３の導体３が、負の相互インダク
タンスを持ち、且つ並列分岐部分の自己／相互インダク
タンスによる電圧降下を等しくなるように配置して構成
される電力変換装置である。
構成図であり、図１４は、そこで使用される導体の構成
図である。図１３は、３個の半導体素子１０を並列接続
する電力変換装置において、第１の導体１と並列分岐部
分の第２の導体２、第３の導体３が、負の相互インダク
タンスを持ち、且つ並列分岐部分の自己／相互インダク
タンスによる電圧降下を等しくなるように配置して構成
される電力変換装置である。
【００４３】このように、重要なことは、負の相互イン
ダクタンスを持つこと、並列分岐部分の自己／相互イン
ダクタンス、抵抗による電圧降下を等しくすることであ
るから、導体配置はできるだけ平行・近接配置が望まし
いが、各々の導体の位置関係は比較的自由である。
ダクタンスを持つこと、並列分岐部分の自己／相互イン
ダクタンス、抵抗による電圧降下を等しくすることであ
るから、導体配置はできるだけ平行・近接配置が望まし
いが、各々の導体の位置関係は比較的自由である。
【００４４】図１５は、本発明の第１１の実施の形態の
構成図であり、図１６は、そこで使用される導体の構成
図である。図１５は、３×４個のコンデンサ１１を並列
接続するコンデンサバンクにおいて、第１の導体１と並
列分岐部分の第２の導体２、第３の導体３が、負の相互
インダクタンスを持ち、且つ並列分岐部分の自己／相互
インダクタンスによる電圧降下を等しくなるように配置
して構成されるコンデンサバンクである。
構成図であり、図１６は、そこで使用される導体の構成
図である。図１５は、３×４個のコンデンサ１１を並列
接続するコンデンサバンクにおいて、第１の導体１と並
列分岐部分の第２の導体２、第３の導体３が、負の相互
インダクタンスを持ち、且つ並列分岐部分の自己／相互
インダクタンスによる電圧降下を等しくなるように配置
して構成されるコンデンサバンクである。
【００４５】ここでは、縦４個のコンデンサに適用した
ものであるが、横３列にも適用することで、１２個のコ
ンデンサの並列分岐部分の自己／相互インダクタンスに
よる電圧降下を等しくすることもできる。
ものであるが、横３列にも適用することで、１２個のコ
ンデンサの並列分岐部分の自己／相互インダクタンスに
よる電圧降下を等しくすることもできる。
【００４６】
【発明の効果】以上詳述したように、本発明の並列回路
の配線構造によれば、配線インダクタンスを増加させる
ことなく、並列接続された各々の素子の電流を均等にで
きるため、素子の冗長度を減少でき、装置の小型、低コ
スト化に貢献できる。
の配線構造によれば、配線インダクタンスを増加させる
ことなく、並列接続された各々の素子の電流を均等にで
きるため、素子の冗長度を減少でき、装置の小型、低コ
スト化に貢献できる。
【図１】 本発明の第１の実施の形態の模式斜視図。
【図２】 本発明の第１の実施の形態の模式回路図。
【図３】 本発明の第２の実施の形態の模式斜視図。
【図４】 本発明の第２の実施の形態の模式回路図。
【図５】 本発明の第３の実施の形態の模式斜視図。
【図６】 従来の配線構造と本発明の配線構造の素子に
流れる電流値の計算結果。
流れる電流値の計算結果。
【図７】 本発明の第４の実施の形態の模式斜視図。
【図８】 本発明の第５の実施の形態の模式斜視図。
【図９】 本発明の第６の実施の形態の模式斜視図。
【図１０】 本発明の第７の実施の形態の模式斜視図。
【図１１】 本発明の第８の実施の形態の模式斜視図。
【図１２】 本発明の第９の実施の形態の模式斜視図。
【図１３】 本発明の第１０の実施の形態の構成図。
【図１４】 第１０の実施の形態に用いられる導体の構
成図。
成図。
【図１５】 本発明の第１１の実施の形態の構成図。
【図１６】 第１１の実施の形態に用いられる導体の構
成図。
成図。
１・・・第１の導体 ２・・・第２の導体 ３・・・第３の導体 ４・・・素子 ５・・・接続導体 ６・・・給電端子 ７・・・受電端子 ８・・・磁性体 ９・・・絶縁体 １０・・・半導体素子 １１・・・コンデンサ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E338 AA03 BB75 CC04 CC05 CC06 CD02 CD08 CD13 CD14 CD22 EE13 5H740 BA11 BB02 MM18 PP03 PP04
Claims (8)
- 【請求項１】 素子を並列接続する並列回路の配線構造
において、給電側に接続される第１の導体と、並列分岐
部分の第２の導体と、並列分岐部分で受電側に接続され
る第３の導体とを具備し、第１の導体と第２の導体と第
３の導体が負の相互インダクタンスを持ち、且つ並列分
岐部分の自己／相互インダクタンスによる電圧降下が等
しくなるように配置したことを特徴とする並列回路の配
線構造。 - 【請求項２】 第１の導体と第２の導体とは、給電側と
受電側の反対側で接続されたことを特徴とする請求項１
記載の並列回路の配線構造。 - 【請求項３】 第２の導体と第３の導体の導体幅が、各
々の並列分岐部分で異なることを特徴とする請求項１記
載の並列回路の配線構造。 - 【請求項４】 第１の導体と第２の導体と第３の導体の
導体間隔が、各々の並列分岐部分で異なることを特徴と
する請求項１記載の並列回路の配線構造。 - 【請求項５】 第２の導体と第３の導体の導体経路長
が、各々の並列分岐部分で異なることを特徴とする請求
項１記載の並列回路の配線構造。 - 【請求項６】 第２の導体と第３の導体の導体厚が、各
々の並列分岐部分で異なることを特徴とする請求項１記
載の並列回路の配線構造。 - 【請求項７】 第１の導体と第２の導体と第３の導体の
導体隙間に、磁性体を備えたことを特徴とする請求項１
記載の並列回路の配線構造。 - 【請求項８】 第１の導体と第２の導体と第３の導体の
導体隙間に、絶縁体を備えたことを特徴とする請求項１
記載の並列回路の配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11002076A JP2000200948A (ja) | 1999-01-07 | 1999-01-07 | 並列回路の配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11002076A JP2000200948A (ja) | 1999-01-07 | 1999-01-07 | 並列回路の配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200948A true JP2000200948A (ja) | 2000-07-18 |
Family
ID=11519264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11002076A Pending JP2000200948A (ja) | 1999-01-07 | 1999-01-07 | 並列回路の配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200948A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002015651A2 (en) * | 2000-08-11 | 2002-02-21 | American Superconductor Corporation | Low inductance transistor module with distributed bus |
| WO2002028155A1 (en) * | 2000-09-29 | 2002-04-04 | American Superconductor Corporation | Low-inductance connector for printed-circuit board |
| JP2003088142A (ja) * | 2001-09-10 | 2003-03-20 | Toshiba Corp | 周波数変換装置 |
| JP2010062530A (ja) * | 2008-08-07 | 2010-03-18 | Canon Inc | プリント配線板およびプリント回路板 |
-
1999
- 1999-01-07 JP JP11002076A patent/JP2000200948A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002015651A2 (en) * | 2000-08-11 | 2002-02-21 | American Superconductor Corporation | Low inductance transistor module with distributed bus |
| WO2002015651A3 (en) * | 2000-08-11 | 2002-08-29 | American Superconductor Corp | Low inductance transistor module with distributed bus |
| US6459605B1 (en) | 2000-08-11 | 2002-10-01 | American Superconductor Corp. | Low inductance transistor module with distributed bus |
| WO2002028155A1 (en) * | 2000-09-29 | 2002-04-04 | American Superconductor Corporation | Low-inductance connector for printed-circuit board |
| US6472613B1 (en) | 2000-09-29 | 2002-10-29 | American Superconductor Corporation | Low-inductance connector for printed-circuit board |
| JP2003088142A (ja) * | 2001-09-10 | 2003-03-20 | Toshiba Corp | 周波数変換装置 |
| JP2010062530A (ja) * | 2008-08-07 | 2010-03-18 | Canon Inc | プリント配線板およびプリント回路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436648B2 (en) | Multilayer capacitor and mounted structure thereof | |
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| US20030026059A1 (en) | Multilayer ceramic electronic device | |
| US8168895B2 (en) | Printed wiring board | |
| US20030102502A1 (en) | Multilayer capacitor | |
| JPH05218285A (ja) | 集積回路チップ・パッケージ | |
| JP4292652B2 (ja) | パワー半導体モジュール | |
| US8710674B2 (en) | Internal wiring structure of semiconductor device | |
| JP2009105454A (ja) | パワー半導体モジュール | |
| JP2004165309A (ja) | コンデンサユニット及びこのコンデンサユニットを有する半導体電力変換装置 | |
| JP2008028281A (ja) | 半導体装置 | |
| JP2000200948A (ja) | 並列回路の配線構造 | |
| JPH0870090A (ja) | 半導体集積回路 | |
| JPH09260180A (ja) | 低インダクタンスコンデンサ | |
| US20210311096A1 (en) | Shunt resistor and shunt resistor mount structure | |
| JPS5972757A (ja) | 半導体装置 | |
| JP2005012053A (ja) | 電力用半導体装置 | |
| JP2782647B2 (ja) | 半導体装置 | |
| JP2755239B2 (ja) | 半導体装置用パッケージ | |
| JPH0828557B2 (ja) | 基板の電源配線構造 | |
| JP2021036551A (ja) | ケースレスフィルムコンデンサ | |
| JP3591806B2 (ja) | インダクタ | |
| JPH0438810A (ja) | ４端子型コンデンサ | |
| JP2895327B2 (ja) | トランジスタ | |
| JPS601968A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050517 |