[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2000294897A - Circuit board, display device using the same and electronics - Google Patents

Circuit board, display device using the same and electronics

Info

Publication number
JP2000294897A
JP2000294897A JP11335855A JP33585599A JP2000294897A JP 2000294897 A JP2000294897 A JP 2000294897A JP 11335855 A JP11335855 A JP 11335855A JP 33585599 A JP33585599 A JP 33585599A JP 2000294897 A JP2000294897 A JP 2000294897A
Authority
JP
Japan
Prior art keywords
circuit board
wiring layer
substrate
dummy wiring
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11335855A
Other languages
Japanese (ja)
Inventor
Hideya Saito
秀哉 斉藤
Katsuma Endo
甲午 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11335855A priority Critical patent/JP2000294897A/en
Publication of JP2000294897A publication Critical patent/JP2000294897A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the adhesive power of adhesion resin agasint a base board and to improve the electric connection reliability of a semiconductor chip and a wiring board in the circuit board of structure where the semiconductor chip is mounted on the base board through the use of adhesion resin. SOLUTION: In a circuit board, an input wiring 420a, an output wiring 420b and a dummy wiring layer 422 are formed on the IC chip mounting area of a base film 410 having insulating property and flexibility and an IC chip 450 is mounted and formed through an anisotropic conduction film where conductive particles 21 are dispersed in adhesion resin 19. The dummy wiring layer 422 is insulated from the input wiring 420a, the output wiring 420b and the electrodes 450a and 450b of the IC chip, and several opening parts 422a are installed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップをベ
ース基板上にフリップチップ実装し形成された回路基板
ならびにこの回路基板を用いた表示装置および電子機器
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board formed by mounting a semiconductor chip on a base substrate by flip-chip mounting, and a display device and an electronic apparatus using the circuit board.

【0002】[0002]

【背景技術および発明が解決しようとする課題】近年、
基板の小型薄型軽量化や、折り曲げ可能な構造への適
応、ロール・トゥー・ロールによる高生産性の実現など
の理由から、FPC(Flexible Printed Circuit)基板
にICチップなどの電子部品を直接実装する技術が用い
られるようになってきた。しかも、この技術では、TA
B(Tape Automated Bonding)技術のようにインナーリ
ードを必要としないので、銅箔が薄くて済み、配線の微
細ピッチ化が容易である。
BACKGROUND OF THE INVENTION In recent years,
Electronic components, such as IC chips, are directly mounted on FPC (Flexible Printed Circuit) substrates because of their small size, thinness and lightness, adaptability to bendable structures, and realization of high productivity by roll-to-roll. Technology has come to be used. Moreover, with this technology, TA
Unlike the B (Tape Automated Bonding) technology, the inner lead is not required, so that the copper foil can be made thin, and the fine pitch of the wiring can be easily achieved.

【0003】図16は、FPC基板に電子部品が実装さ
れた場合の従来構造を示す断面図である。この図に示さ
れるように、ICチップ450の入力電極450aとベ
ースフィルム410に予め形成された入力配線420a
とは接着用樹脂19中に分散する導電性粒子21を介し
て電気的に接合され、同様に、ICチップ450の出力
電極450bとベースフィルム410に予め形成された
出力配線420bとは接着用樹脂19中に分散する導電
性粒子21を介して電気的に接合されている。
FIG. 16 is a cross-sectional view showing a conventional structure when electronic components are mounted on an FPC board. As shown in this figure, the input electrode 450a of the IC chip 450 and the input wiring 420a formed in advance on the base film 410
Is electrically connected via the conductive particles 21 dispersed in the bonding resin 19, and similarly, the output electrode 450 b of the IC chip 450 and the output wiring 420 b formed in advance on the base film 410 are connected to the bonding resin. 19 are electrically connected to each other via conductive particles 21 dispersed therein.

【0004】しかしながら、FPC基板の基材であるベ
ースフィルム410には、一般的に水分が浸透しやすい
PI(ポリイミド)などの有機系フィルムが用いられる
ため、実装面の反対側(図において下側)からベースフ
ィルム410を浸透してきた湿気がICチップ450の
配線形成面に到達し、これにより当該ICチップの信頼
性が低下したり、あるいは、ベースフィルム410を透
過してきた光による光リークにより、ICチップの性能
が低下する、という欠点があった。そして、この欠点
は、ベースフィルム410を薄くすると、より顕著とな
る。
However, since the base film 410, which is the base material of the FPC board, is generally made of an organic film such as PI (polyimide) through which moisture easily penetrates, the base film 410 is opposite to the mounting surface (the lower side in the drawing). ), The moisture that has permeated the base film 410 reaches the wiring forming surface of the IC chip 450, thereby reducing the reliability of the IC chip or causing light leakage due to light transmitted through the base film 410. There is a disadvantage that the performance of the IC chip is reduced. This drawback becomes more prominent when the base film 410 is made thinner.

【0005】また、FPC基板の基材であるベースフィ
ルム410には、表面濡れ性の低いポリイミドなどが用
いられることが一般的であるため、接着用樹脂の接合強
度が極めて弱い。
[0005] Further, since polyimide or the like having low surface wettability is generally used for the base film 410 as the base material of the FPC board, the bonding strength of the adhesive resin is extremely low.

【0006】さらに、ベースフィルム410、ICチッ
プ450、および接着用樹脂19の各材料の熱膨張係数
の違い等の影響で、経時的に接着界面に応力が集中し更
に接着力が低下し、ICチップ410の電極とFPC基
板の配線との間の接続不良が発生し易いという問題があ
った。特に、ベースフィルムがポリイミド等の可撓性を
有する薄い材料の場合には、ベースフィルム側より湿度
の浸入があり、より接着力の低下が生じ、ICチップ4
10の電極とFPC基板の配線との接続不良が発生し易
いという問題がより一層顕著であった。
Further, due to the effects of differences in the thermal expansion coefficients of the base film 410, the IC chip 450, and the bonding resin 19, stress concentrates on the bonding interface over time, and the bonding strength further decreases. There is a problem that a connection failure between the electrode of the chip 410 and the wiring of the FPC board is likely to occur. In particular, when the base film is made of a flexible thin material such as polyimide, the infiltration of moisture from the base film side causes a further decrease in the adhesive strength, and the IC chip 4
The problem that connection failure between the electrode of No. 10 and the wiring of the FPC board easily occurs was even more remarkable.

【0007】本発明は、上記のような点に鑑みてなされ
たものであって、その目的は、接着用樹脂を用いて半導
体チップをベース基板上に実装した構造の回路基板にお
いて、少なくとも下記のいずれかの課題を解決すること
ができる回路基板ならびにそれを用いた表示装置および
電子機器を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and an object of the present invention is to provide a circuit board having a structure in which a semiconductor chip is mounted on a base board by using an adhesive resin. An object of the present invention is to provide a circuit board that can solve any of the problems, and a display device and an electronic device using the same.

【0008】1) ベース基板に対する接着用樹脂の接
着力を向上させる。
1) Improve the adhesive strength of the adhesive resin to the base substrate.

【0009】2) 半導体チップと配線基板との電気的
な接続信頼性を向上させる。
2) The reliability of electrical connection between the semiconductor chip and the wiring board is improved.

【0010】3) 半導体チップの性能や信頼性の低下
を防止する。
3) To prevent the performance and reliability of the semiconductor chip from deteriorating.

【0011】4) ベース基板側から接着領域への湿気
の侵入を低減する。
4) It is possible to reduce the penetration of moisture from the base substrate side to the bonding area.

【0012】[0012]

【課題を解決するための手段】(1) 本発明に係る回
路基板は、絶縁性を有する基材、および、前記基材上に
設けられた複数の基板側端子を有する配線基板と、複数
の半導体側端子を備え、前記半導体側端子が前記基板側
端子に電気的に接続され、前記配線基板に実装された半
導体チップと、を有し、前記配線基板は、前記半導体チ
ップが実装される領域内であって前記基板側端子より内
側の領域に、前記基板側端子および前記半導体側端子と
は絶縁されたダミー配線層を備えている。
(1) A circuit board according to the present invention comprises: a base material having an insulating property; a wiring board having a plurality of board-side terminals provided on the base material; A semiconductor chip mounted on the wiring substrate, the semiconductor substrate being electrically connected to the substrate-side terminal, wherein the wiring substrate has an area where the semiconductor chip is mounted. And a dummy wiring layer insulated from the substrate-side terminals and the semiconductor-side terminals in a region inside the substrate-side terminals.

【0013】本発明によれば、半導体チップの実装面と
は反対側の面から、基材を通して浸透する湿気の少なく
とも一部がダミー配線層によって阻止される。したがっ
て、配線基板に半導体チップが実装された領域の基板側
端子や半導体側端子などが、湿気によって信頼性の低下
を起こす可能性が低減される。半導体チップを配線基板
に実装する場合、その実装領域においては、基板側端
子、半導体側端子、および配線パターンが狭いピッチに
なっていることが多く、湿気などの影響を受けてショー
トや疑似ショートの発生が起きがちである。本発明の回
路基板においては、そのような問題の発生を低減するこ
とができる。
According to the present invention, at least a part of the moisture permeating through the base material is blocked by the dummy wiring layer from the surface opposite to the mounting surface of the semiconductor chip. Therefore, the possibility that the reliability of the substrate-side terminal or the semiconductor-side terminal in the region where the semiconductor chip is mounted on the wiring substrate is reduced by moisture is reduced. When a semiconductor chip is mounted on a wiring board, the board-side terminals, the semiconductor-side terminals, and the wiring pattern often have a narrow pitch in the mounting area. Outbreaks are prone to happen. In the circuit board of the present invention, occurrence of such a problem can be reduced.

【0014】また、半導体チップにおいては、光の侵入
によって電流リークが発生し得る。しかしながら、ダミ
ー配線層によって、基材を通して侵入する光量が削減さ
れるので、そのような電流リークに伴う半導体チップの
性能低下を抑制することができる。
Further, in a semiconductor chip, current leakage may occur due to light penetration. However, the dummy wiring layer reduces the amount of light penetrating through the base material, so that a decrease in the performance of the semiconductor chip due to such a current leak can be suppressed.

【0015】(2) 本発明に係る回路基板は、前記半
導体側端子と前記基板側端子とが電気的に接続された部
分を封止し、前記半導体チップを前記配線基板に接合す
る、樹脂封止部をさらに有する。
(2) A circuit board according to the present invention is a resin-sealed board for sealing a portion where the semiconductor-side terminal and the board-side terminal are electrically connected and joining the semiconductor chip to the wiring board. It further has a stop.

【0016】本発明によれば、基材の表面のうち半導体
チップが実装される領域内であって、基板側端子よりも
内側部分に、ダミー配線層を設けることで配線基板に対
する樹脂封止部の接着面積を大きくでき、それによって
接着力を向上させることができる。その結果、配線基板
に対する樹脂封止部の接着力が高くなり、半導体側端子
と基板側端子との接続信頼性を向上することができる。
さらに、ダミー配線層がベース基板側からの湿度の浸入
を防ぐため、経時変化による樹脂封止部の接着力の低下
を抑えることができる。さらにそのダミー配線層は樹脂
封止部に対する接着性が基材よりも高い材料によって形
成できるため、配線基板に対する樹脂封止部の接着力を
高めることができる。
According to the present invention, the resin sealing portion for the wiring board is provided by providing the dummy wiring layer in the area of the surface of the base material where the semiconductor chip is mounted and inside the terminal on the substrate side. Can increase the bonding area, thereby improving the bonding strength. As a result, the adhesive strength of the resin sealing portion to the wiring board increases, and the connection reliability between the semiconductor-side terminal and the board-side terminal can be improved.
Further, since the dummy wiring layer prevents the intrusion of humidity from the base substrate side, it is possible to suppress a decrease in the adhesive force of the resin sealing portion due to a change with time. Further, since the dummy wiring layer can be formed of a material having higher adhesiveness to the resin sealing portion than the base material, the adhesive strength of the resin sealing portion to the wiring board can be increased.

【0017】(3) 本発明に係る回路基板は、前記樹
脂封止部が、樹脂に導電性粒子が分散して混入された異
方性導電膜により形成され、前記半導体側端子と前記基
板側端子とは、前記導電性粒子によって電気的に接続さ
れる。
(3) In the circuit board according to the present invention, the resin sealing portion is formed of an anisotropic conductive film in which conductive particles are dispersed and mixed in a resin. The terminals are electrically connected by the conductive particles.

【0018】このように異方性導電膜によって半導体チ
ップと配線基板とを接合すると、TAB(Tape Automat
ed Bonding)実装における接合工程とモールド工程との
2つの工程に相当する工程を、1つの工程として行うこ
とができ、製造工程を短縮できる利点がある。
When the semiconductor chip and the wiring board are joined by the anisotropic conductive film as described above, TAB (Tape Automat) is used.
ed Bonding) The steps corresponding to the two steps of the bonding step and the molding step in mounting can be performed as one step, and there is an advantage that the manufacturing steps can be shortened.

【0019】(4) 本発明に係る回路基板は、前記ダ
ミー配線層が前記基板側端子と同じ材料によって形成さ
れている。
(4) In the circuit board according to the present invention, the dummy wiring layer is formed of the same material as the substrate-side terminal.

【0020】例えば、基板側端子がCu(銅)を用いて
形成される場合には、その基板側端子と同時にダミー配
線層をCuによって形成する。また、基板側端子が、C
uの表面にNiメッキや、Auメッキ等を施して形成さ
れる場合には、ダミー配線層もCuの表面に同じメッキ
処理を施して形成する。
For example, when the substrate side terminal is formed using Cu (copper), a dummy wiring layer is formed of Cu simultaneously with the substrate side terminal. Also, if the board side terminal is C
When the surface of u is formed by applying Ni plating, Au plating, or the like, the dummy wiring layer is also formed by performing the same plating process on the surface of Cu.

【0021】これによって、ダミー配線層と基板側端子
とを同時に形成することが可能となり、回路基板の製造
工程を単純化できる。
As a result, the dummy wiring layer and the substrate-side terminal can be formed simultaneously, and the manufacturing process of the circuit board can be simplified.

【0022】(5) 本発明に係る回路基板は、前記基
材が可撓性を有する材料によって形成されている。
(5) In the circuit board according to the present invention, the base material is formed of a flexible material.

【0023】例えば、基材を、ポリイミド等のように可
撓性を有する材料によって形成する。可撓性を有する薄
い材料によって基材を形成する場合には、基材が外部応
力によって変形し易い。そのため、樹脂封止部によって
半導体チップを配線基板に接合した場合には、基材と樹
脂封止部の接着界面に局部的に応力が集中して接着力が
低下し、半導体側端子と基板側端子との接続不良が発生
し易い。また、基材がポリイミド等の薄い材料である場
合には、基材側からの湿気の浸入によって、接着力の低
下が生じ、時間が経過するにしたがって電極端子間の接
続不良が発生し易い。したがって、このような可撓性を
有する基材を用いた配線回路に接合剤を用いて半導体チ
ップを実装した回路基板において、本発明のように基材
の表面のうち半導体チップが実装される領域内であって
基板側端子よりも内側部分にダミー配線層を設ければ、
基材に対する樹脂封止部の接着力が向上し、半導体側端
子と基板側端子との接続信頼性を高めることができる。
For example, the base material is formed of a flexible material such as polyimide. When the base material is formed from a thin flexible material, the base material is easily deformed by external stress. Therefore, when the semiconductor chip is joined to the wiring board by the resin sealing portion, stress is locally concentrated on the bonding interface between the base material and the resin sealing portion, and the adhesive strength is reduced, and the semiconductor side terminal and the substrate side Poor connection with terminals is likely to occur. Further, when the base material is a thin material such as polyimide, the infiltration of moisture from the base material side causes a decrease in the adhesive force, and connection failure between the electrode terminals is likely to occur as time passes. Therefore, in a circuit board in which a semiconductor chip is mounted on a wiring circuit using such a flexible base material using a bonding agent, a region of the surface of the base material where the semiconductor chip is mounted as in the present invention. If a dummy wiring layer is provided inside and inside the board side terminal,
The adhesive strength of the resin sealing portion to the base material is improved, and the connection reliability between the semiconductor side terminal and the substrate side terminal can be improved.

【0024】(6) 本発明に係る回路基板は、前記基
材と、前記ダミー配線層および前記基板側端子とが、接
着層を介さずに直接接合されている。
(6) In the circuit board according to the present invention, the base material, the dummy wiring layer and the substrate-side terminal are directly joined without interposing an adhesive layer.

【0025】このように接着層を介さないで、基材に直
接、ダミー配線層および基板側端子を形成すると、接着
剤による電流リークの減少や、接着剤の膨潤防止、配線
基板の可撓性向上などを図ることが可能となる。
When the dummy wiring layer and the substrate-side terminals are formed directly on the base material without using the adhesive layer, the current leakage due to the adhesive is reduced, the swelling of the adhesive is prevented, and the flexibility of the wiring substrate is reduced. Improvement can be achieved.

【0026】(7) 本発明に係る回路基板は、平面視
において前記ダミー配線層に接し、基材が露出した領域
であり、周囲の基材が露出した領域に連続する開放部を
さらに有し、前記ダミー配線層が、平面視において前記
開放部のみに接する。
(7) The circuit board according to the present invention further has an open portion that is in contact with the dummy wiring layer in plan view, is an area where the base material is exposed, and is continuous with an area where the surrounding base material is exposed. The dummy wiring layer contacts only the opening in plan view.

【0027】本発明によれば、樹脂封止部となる接着用
樹脂を間に挟んで半導体チップを配線基板へ押し付ける
とき、接着用樹脂は開放部を通して外側部分へ押しやら
れるので、樹脂封止部に残留応力が生じることを低減で
き、また、樹脂封止部の厚さを均一にすることができ
る。それによって、基材の歪みも無くなりその残留応力
も低減できるため、接続信頼性が向上する。
According to the present invention, when the semiconductor chip is pressed against the wiring board with the bonding resin serving as the resin sealing portion interposed therebetween, the bonding resin is pushed to the outer portion through the open portion. Can be reduced, and the thickness of the resin sealing portion can be made uniform. Thereby, the distortion of the base material is eliminated and the residual stress can be reduced, so that the connection reliability is improved.

【0028】(8) 本発明に係る回路基板は、前記ダ
ミー配線層が、1つの連続した領域として形成されてい
る。
(8) In the circuit board according to the present invention, the dummy wiring layer is formed as one continuous region.

【0029】(9) 本発明に係る回路基板は、(8)
において、前記ダミー配線層は、蛇行形状の領域として
形成されている。
(9) The circuit board according to the present invention provides (8)
, The dummy wiring layer is formed as a meandering region.

【0030】(10) 本発明に係る回路基板は、
(8)において、前記ダミー配線層が、互いに並行する
複数の第1線分領域と、前記第1線分領域を横切って延
びる第2線分領域とを組み合わせた形状の領域として形
成されている。
(10) The circuit board according to the present invention comprises:
In (8), the dummy wiring layer is formed as a region formed by combining a plurality of first line segment regions parallel to each other and a second line segment region extending across the first line segment region. .

【0031】(11) 本発明に係る回路基板は、
(1)ないし(6)のいずれかにおいて、前記ダミー配
線層が、少なくとも1つの開口部を有する。
(11) The circuit board according to the present invention comprises:
In any one of (1) to (6), the dummy wiring layer has at least one opening.

【0032】本発明によれば、半導体チップが実装され
る領域において、穴のあいたダミー配線層が基材の表面
に形成されている。したがって、樹脂封止部によって半
導体チップを配線基板に接合した場合には、配線基板と
樹脂封止部の接合界面が凹凸状となり、樹脂封止部と配
線基板の接合力に機械的噛み合いによる強度向上が加わ
るため、接合の信頼性が大幅に改善される。
According to the present invention, in the region where the semiconductor chip is mounted, the perforated dummy wiring layer is formed on the surface of the base material. Therefore, when the semiconductor chip is bonded to the wiring board by the resin sealing portion, the bonding interface between the wiring substrate and the resin sealing portion becomes uneven, and the bonding strength between the resin sealing portion and the wiring substrate is increased by mechanical engagement. The added reliability greatly improves the reliability of the joint.

【0033】(12) 本発明に係る回路基板は、
(1)ないし(6)のいずれかにおいて、前記ダミー配
線層が、基材が露出した領域によって隔てられた複数の
ダミー配線領域として形成されている。
(12) The circuit board according to the present invention comprises:
In any one of (1) to (6), the dummy wiring layer is formed as a plurality of dummy wiring regions separated by regions where the base material is exposed.

【0034】本発明によれば、樹脂封止部によって半導
体チップを配線基板に接合した場合には、配線基板と樹
脂封止部の接合界面が凹凸状となり、樹脂封止部と配線
基板の接合力に機械的噛み合いによる強度向上が加わる
ため、接合の信頼性が大幅に改善される。
According to the present invention, when the semiconductor chip is bonded to the wiring board by the resin sealing portion, the bonding interface between the wiring substrate and the resin sealing portion becomes uneven, and the bonding between the resin sealing portion and the wiring board becomes uneven. Since the strength is increased by the mechanical engagement of the force, the reliability of the joint is greatly improved.

【0035】(13) 本発明に係る回路基板は、(1
2)において、前記複数のダミー配線領域が、部分的に
連結されている。これにより、樹脂封止部によって半導
体チップを配線基板に接合した場合における、樹脂封止
部との配線基板との密着性を向上させることが可能とな
る。
(13) The circuit board according to the present invention comprises (1)
In 2), the plurality of dummy wiring regions are partially connected. This makes it possible to improve the adhesion between the resin sealing portion and the wiring board when the semiconductor chip is joined to the wiring substrate by the resin sealing portion.

【0036】(14) 本発明に係る回路基板は、
(1)ないし(6)のいずれかにおいて、前記ダミー配
線層が、該ダミー配線層の他の領域より配線層の厚さが
薄い凹部を少なくとも1つ有する。
(14) The circuit board according to the present invention comprises:
In any one of (1) to (6), the dummy wiring layer has at least one recess having a wiring layer thinner than other regions of the dummy wiring layer.

【0037】本発明によれば、樹脂封止部によって半導
体チップを配線基板に接合した場合には、配線基板と樹
脂封止部の接合界面が凹凸状となり、樹脂封止部と配線
基板の接合力に機械的噛み合いによる強度向上が加わる
ため、接合の信頼性が改善される。
According to the present invention, when the semiconductor chip is bonded to the wiring board by the resin sealing portion, the bonding interface between the wiring substrate and the resin sealing portion becomes uneven, and the bonding between the resin sealing portion and the wiring substrate is performed. Since the strength is increased by the mechanical engagement to the force, the reliability of the joint is improved.

【0038】(15) 本発明に係る表示装置は、
(1)ないし(14)のいずれかに記載の回路基板と、
前記回路基板が電気的に接続された接続端子を備える平
面パネルと、を有する。
(15) The display device according to the present invention comprises:
A circuit board according to any one of (1) to (14),
A flat panel having connection terminals to which the circuit board is electrically connected.

【0039】(16) 本発明に係る表示装置は、(1
5)において、前記平面パネルが、対向する一対の基板
と、前記一対の基板の間に封入された液晶と、を有する
液晶パネルであり、前記接続端子は前記一対の基板の少
なくとも一方に形成されている。
(16) The display device according to the present invention comprises:
In 5), the flat panel is a liquid crystal panel including a pair of opposed substrates and a liquid crystal sealed between the pair of substrates, and the connection terminal is formed on at least one of the pair of substrates. ing.

【0040】(17) 本発明に係る電子機器は、(1
5)または(16)に記載の表示装置を表示手段として
有する。
(17) The electronic device according to the present invention has the following features.
5) or the display device according to (16) is provided as display means.

【0041】[0041]

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて、図面を参照しながら、さらに具体的に説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below more specifically with reference to the drawings.

【0042】1. <第1実施形態> 1.1 回路基板 まず、本発明の第1実施形態にかかる回路基板における
実装構造について説明する。図1は、この回路基板の一
部を示す平面図であり、図2は、図1に描いたA−A線
に沿った位置における断面図である。これらの図におい
て、配線基板としてのFPC(Flexible Printed Circu
it)基板400は、第1に、絶縁性および可撓性を有す
る基材としてのベースフィルム410の両面にスパッタ
や蒸着などによって銅薄膜を形成し、第2に、この銅薄
膜を、既知のフォトリソグラフィ技術やエッチングなど
によって、所定の形状にパターニングし、第3に、パタ
ーニングした銅薄膜の上に銅メッキをほどこしたもので
ある。また、FPC基板400として、銅箔にポリイミ
ドの前駆体であるポリアミック酸を塗布した後、これを
加熱重合してポリイミド化し、このポリイミドをベース
フィルム410として配線基板を形成したものを用いて
も良い。
1. First Embodiment 1.1 Circuit Board First, a mounting structure on a circuit board according to a first embodiment of the present invention will be described. FIG. 1 is a plan view showing a part of the circuit board, and FIG. 2 is a cross-sectional view taken along a line AA shown in FIG. In these figures, an FPC (Flexible Printed Circuit) is used as a wiring board.
it) The substrate 400 firstly forms a copper thin film on both sides of a base film 410 as a base material having insulation and flexibility by sputtering or vapor deposition. Third, it is patterned into a predetermined shape by a photolithography technique, etching, or the like, and thirdly, copper plating is applied on the patterned copper thin film. Further, as the FPC substrate 400, a substrate obtained by applying a polyamic acid, which is a precursor of a polyimide, to a copper foil, heating and polymerizing the polyamic acid to form a polyimide, and using the polyimide as a base film 410 to form a wiring substrate may be used. .

【0043】なお、FPC基板400としては、ベース
フィルム410の両面に銅箔を接着剤によってラミネー
トし、この後、所定の形状にパターニングしたものを用
いても良いが、上述のように、ベースフィルム410に
配線パターンを直接形成したものの方が、隣接する配線
パターンにおいて接着剤による電流リークがなくなる点
や、接着剤の膨潤が発生しない点、さらにはFPC基板
400の可撓性が向上する点などにおいて有利である。
The FPC board 400 may be formed by laminating copper foil on both sides of a base film 410 with an adhesive and then patterning it into a predetermined shape, as described above. When the wiring pattern is directly formed on 410, the current leak due to the adhesive in the adjacent wiring pattern, the swelling of the adhesive does not occur, and the flexibility of the FPC board 400 is improved. Is advantageous.

【0044】また、基材であるベースフィルム410と
しては、ポリイミドのほかに、例えば、ポリエチレンテ
レフタレートやポリエステルなどの他の有機系フィルム
を用いても良い。一方、FPC基板400に形成される
配線パターンには、入力配線420aや、出力配線42
0b、ダミー配線層422などが含まれる。
As the base film 410 as a base material, other organic films such as polyethylene terephthalate and polyester may be used in addition to polyimide. On the other hand, the wiring patterns formed on the FPC board 400 include the input wiring 420a and the output wiring 42.
0b, a dummy wiring layer 422, and the like.

【0045】一方、直方体形状のICチップ450(半
導体チップ)は、その一面の周縁部分に、半導体側端子
としての、入力電極450aおよび出力電極450bを
複数備えるとともに、入力電極450aおよび出力電極
450bが形成された面を下側にしてFPC基板400
に実装される。各入力電極450aおよび各出力電極4
50bは、例えばAuなどからなるバンプ(突起電極)
を予め備えて形成されている。このICチップ450と
FPC基板400への接合においては、まず、ICチッ
プ450がFPC基板400の所定位置に、エポキシ等
の接着用樹脂19に導電性粒子21を均一に分散させた
フィルム状の異方性導電膜(Anisotropic Conductive F
ilm: ACF)を挟んで載置される。その後、ICチッ
プ450は加熱された状態でFPC基板400に押し付
けられ、加圧、加熱された異方性導電膜を介してFPC
基板400に接合される。このようにして、配線基板と
してのFPC基板400に、半導体チップとしてのIC
チップ450が実装された回路基板が形成される。
On the other hand, the rectangular parallelepiped IC chip 450 (semiconductor chip) has a plurality of input electrodes 450a and output electrodes 450b as semiconductor-side terminals on one peripheral portion thereof, and the input electrodes 450a and the output electrodes 450b are provided on the periphery. FPC board 400 with the formed surface facing down
Implemented in Each input electrode 450a and each output electrode 4
50b is a bump (protruding electrode) made of, for example, Au or the like.
Is formed in advance. In bonding the IC chip 450 to the FPC board 400, first, the IC chip 450 is placed at a predetermined position on the FPC board 400 in the form of a film in which the conductive particles 21 are uniformly dispersed in the adhesive resin 19 such as epoxy. Anisotropic Conductive F
ilm: ACF) is placed. After that, the IC chip 450 is pressed against the FPC substrate 400 in a heated state, and is pressed through the anisotropic conductive film that has been pressed and heated.
It is joined to the substrate 400. Thus, the IC as the semiconductor chip is mounted on the FPC board 400 as the wiring board.
A circuit board on which the chip 450 is mounted is formed.

【0046】この実装においては、図2に示されるよう
に、入力電極450aは入力配線420a(基板側端
子)に、出力電極450bは出力配線420b(基板側
端子)に、それぞれ、エポキシ樹脂や光硬化性樹脂等の
接着用樹脂19中に適切な割合で分散させた導電性粒子
21を介して電気的に接続されることとなる。ここで、
接着用樹脂19は、ICチップ450において入力電極
450aおよび出力電極450bが形成された面を、湿
気や、汚染、応力などから保護し、ICチップ450を
FPC基板400に接合する、樹脂封止部を兼ねてい
る。
In this mounting, as shown in FIG. 2, the input electrode 450a is connected to the input wiring 420a (terminal on the substrate), and the output electrode 450b is connected to the output wiring 420b (terminal on the substrate). Electrical connection is achieved via conductive particles 21 dispersed in an appropriate ratio in an adhesive resin 19 such as a curable resin. here,
The bonding resin 19 protects the surface of the IC chip 450 on which the input electrode 450a and the output electrode 450b are formed from moisture, contamination, stress, and the like, and joins the IC chip 450 to the FPC board 400. Also serves as.

【0047】このように異方性導電膜によってICチッ
プ450とFPC基板400とを接合すると、従来のT
AB実装における、接合工程とモールド工程とを、1つ
の工程として行うことができ、製造工程を短縮できる利
点がある。
When the IC chip 450 and the FPC board 400 are joined by the anisotropic conductive film, the conventional T
In the AB mounting, the joining step and the molding step can be performed as one step, and there is an advantage that the manufacturing step can be shortened.

【0048】ところで、本実施形態におけるダミー配線
層422は、基板側端子である、入力配線420aおよ
び出力配線420bのいずれにも接触しないように、I
Cチップ450が実装される領域において形成され、図
1および図2に示すように、複数の開口部422aを備
えて形成されている。このため、ICチップ450が実
装されている領域においては、表面が平滑なベースフィ
ルム410が露出している面積が低減し、開口部422
aが複数存在するダミー配線層422が存在する。した
がって、ベースフィルム410と接着用樹脂19の接着
強度に加えて、ドット状のダミー配線層422による機
械的噛み合い構造による強度の向上がもたらされること
によって、接着用樹脂19と配線基板400との接合強
度は、格段に向上している。
Incidentally, the dummy wiring layer 422 in the present embodiment is provided so that the dummy wiring layer 422 does not contact any of the input wiring 420a and the output wiring 420b, which are the substrate-side terminals.
It is formed in a region where the C chip 450 is mounted, and has a plurality of openings 422a as shown in FIGS. Therefore, in the area where the IC chip 450 is mounted, the area where the base film 410 having a smooth surface is exposed is reduced, and the opening 422 is formed.
There is a dummy wiring layer 422 having a plurality of “a”. Therefore, in addition to the bonding strength between the base film 410 and the bonding resin 19, the mechanical strength of the dot-shaped dummy wiring layer 422 improves the mechanical engagement structure, and thus the bonding between the bonding resin 19 and the wiring board 400. The strength has improved significantly.

【0049】また、ダミー配線層422の存在によっ
て、ICチップ450が実装される領域において、銅箔
が存在しないことによってベースフィルム410が露出
している面積が最小限となる。したがって、図2におい
てベースフィルム410の下側から浸透する湿気は、ダ
ミー配線層422によって阻止されて、樹脂封止部であ
る接着用樹脂19にまでほとんど浸透しない。それによ
って、ICチップ450の信頼性低下が防止される。ま
た、湿気と同様に、図においてベースフィルム410の
下側から侵入する光も、ダミー配線層422によってほ
とんど遮断されて、ICチップ450の電極形成面(配
線形成面)に侵入しないので、光電流リークによるIC
チップ450の性能低下も防止される。
Also, due to the presence of the dummy wiring layer 422, the area where the base film 410 is exposed due to the absence of the copper foil is minimized in the region where the IC chip 450 is mounted. Therefore, in FIG. 2, moisture penetrating from below the base film 410 is blocked by the dummy wiring layer 422 and hardly penetrates into the bonding resin 19 which is a resin sealing portion. This prevents the reliability of the IC chip 450 from being reduced. Similarly to moisture, light that enters from below the base film 410 in the drawing is almost blocked by the dummy wiring layer 422 and does not enter the electrode forming surface (wiring forming surface) of the IC chip 450. IC by leak
A decrease in the performance of the chip 450 is also prevented.

【0050】なお、上記実施形態において、入力電極4
50aと入力配線420aとの接合、および、出力電極
450bと出力配線420bとの接合は、それぞれ接着
用樹脂19中に分散する導電性粒子21、すなわち異方
性導電膜を介して行うこととしたが、他の接合形態でも
良い。例えば、入力配線420aおよび出力配線420
bを形成する銅箔にAuメッキを施して、入力電極45
0aおよび出力電極450bのAuバンプとの間でAu
−Au接合としても良い。また、入力配線420aおよ
び出力配線420bを形成する銅箔に錫メッキをほどこ
し、これとICチップ450の入力電極450aおよび
出力電極450bのAuバンプとを接触加熱することに
より、Au-Sn共晶結合してもよい。さらに、入力配
線420aおよび出力配線420bを形成する銅箔を半
田接合が可能なパターンとするとともに、ICチップ4
50の入力電極450aおよび出力電極450bにおけ
るバンプの材質を半田として、半田−半田接合としても
良い。このような接合においては、樹脂封止部としての
封止材を用いてICチップ450をモールドすることに
なる。
In the above embodiment, the input electrode 4
The bonding between the input wiring 420a and the input wiring 420a and the bonding between the output electrode 450b and the output wiring 420b are performed via the conductive particles 21 dispersed in the bonding resin 19, that is, the anisotropic conductive film. However, other joining forms may be used. For example, the input wiring 420a and the output wiring 420
Au plating is applied to the copper foil forming
Au and the Au bump of the output electrode 450b.
-Au junction may be used. Further, the copper foil forming the input wiring 420a and the output wiring 420b is plated with tin, and this is heated in contact with the Au bumps of the input electrode 450a and the output electrode 450b of the IC chip 450, so that Au-Sn eutectic bonding is achieved. May be. Further, the copper foil forming the input wiring 420a and the output wiring 420b is formed into a solderable pattern, and the IC chip 4
The material of the bumps in the 50 input electrodes 450a and the output electrodes 450b may be solder-solder-bonded. In such bonding, the IC chip 450 is molded using a sealing material as a resin sealing portion.

【0051】また、FPC基板400に実装されるのは
ICチップ450に限られない。例えば、FPC基板4
00に実装された場合に、ベースフィルム410を通し
て浸透してくる湿気や光による影響を受ける可能性のあ
る素子であれば、他の能動素子や非能動素子でも良い。
Further, what is mounted on the FPC board 400 is not limited to the IC chip 450. For example, FPC board 4
Other active elements and non-active elements may be used as long as they are likely to be affected by moisture or light penetrating through the base film 410 when mounted on the base film 410.

【0052】さらに、導電性粒子21を分散させた接着
用樹脂19を、ICチップ450の入力電極450aお
よび出力電極450bに集中させて、入力電極450a
と入力配線420a、および、出力電極450bと出力
配線420bをそれぞれ接合した後、これらの接合部分
を樹脂封止部としての封止材によりモールドするように
しても良い。
Further, the adhesive resin 19 in which the conductive particles 21 are dispersed is concentrated on the input electrode 450a and the output electrode 450b of the IC chip 450, and the input electrode 450a
And the input wiring 420a, and the output electrode 450b and the output wiring 420b, respectively, and then these joints may be molded with a sealing material as a resin sealing portion.

【0053】くわえて、上記ダミー配線層422は、配
線としては用いられていないため、その電位が定まって
いないと、容量成分が発生して好ましくない。このた
め、実際には、接地レベルの配線に接続するのが望まし
い。
In addition, since the dummy wiring layer 422 is not used as a wiring, if the potential is not determined, a capacitance component is generated, which is not preferable. For this reason, it is actually desirable to connect to the wiring of the ground level.

【0054】1.2 表示装置 上述のように、FPC基板400にICチップ450を
実装すると、その工程に要する時間は、ワイヤボンディ
ングと比較して、ICチップ450の接続電極の個数に
よらずに一定となる。このため、ICチップ450の電
極個数が極めて多数である場合に、その生産性が著しく
向上する。ここで、電極個数が極めて多数であるICチ
ップとしては、例えば、表示装置におけるデータ線また
は走査線を駆動する駆動回路(ドライバ)が挙げられ
る。そこで、このような実装構造の応用例として、この
ようなドライバが実装されたFPC基板を用いた液晶装
置について説明することとする。
1.2 Display Device As described above, when the IC chip 450 is mounted on the FPC board 400, the time required for the process is longer regardless of the number of connection electrodes of the IC chip 450 as compared with wire bonding. It will be constant. Therefore, when the number of electrodes of the IC chip 450 is extremely large, the productivity is significantly improved. Here, as an IC chip having an extremely large number of electrodes, for example, a driving circuit (driver) for driving a data line or a scanning line in a display device is given. Therefore, as an application example of such a mounting structure, a liquid crystal device using an FPC board on which such a driver is mounted will be described.

【0055】図3に示されるように、この液晶装置1
は、おもに、液晶パネル100と、この液晶パネル10
0に接合される2枚のFPC基板400X、400Y
と、これらのFPC基板400X、400Yに接続され
る制御回路基板(図示せず)を含んで構成される。この
うち、液晶パネル100は、複数のデータ線等が形成さ
れた素子基板200と、複数の走査線等が形成された対
向基板300とを、各端子領域216,316を外部に
突出させ、かつ、互いに電極形成面を対向させた状態で
貼り合わせた構造となっている。
As shown in FIG. 3, the liquid crystal device 1
Is mainly composed of a liquid crystal panel 100 and the liquid crystal panel 10.
0 FPC boards 400X, 400Y joined to
And a control circuit board (not shown) connected to these FPC boards 400X and 400Y. Among them, the liquid crystal panel 100 is configured such that the element substrate 200 on which a plurality of data lines and the like are formed, and the counter substrate 300 on which a plurality of scanning lines and the like are formed, with the respective terminal regions 216 and 316 protruding outside, and In this case, the electrodes are bonded together with their electrode forming surfaces facing each other.

【0056】詳細には、図4に示されるように、素子基
板200のうち、対向基板300との対向面には、マト
リクス状に配置された複数の画素電極234と、列方向
に延在するデータ線(信号線)212とがそれぞれ形成
されるとともに、1列分の画素電極234の各々が、1
本のデータ線212にそれぞれTFD(Thin Film Diod
e)素子220を介して接続されている。ここで、TF
D素子220は、基板側からみると、第1金属膜222
と、この第1金属膜222を陽極酸化した酸化膜224
と、第2金属膜226とから構成されて、金属/絶縁体
/金属のサンドイッチ構造となっている。このため、T
FD素子220は、正負双方向のダイオードとしてのス
イッチング特性を有することになる。
More specifically, as shown in FIG. 4, a plurality of pixel electrodes 234 arranged in a matrix and extending in the column direction on the surface of the element substrate 200 facing the opposite substrate 300. A data line (signal line) 212 is formed, and each column of pixel electrodes 234 is
Each of the data lines 212 has a TFD (Thin Film Diod).
e) connected via element 220; Where TF
The D element 220 includes a first metal film 222 as viewed from the substrate side.
And an oxide film 224 obtained by anodizing the first metal film 222
And a second metal film 226 to form a metal / insulator / metal sandwich structure. Therefore, T
The FD element 220 has a switching characteristic as a diode in both positive and negative directions.

【0057】一方、対向基板300のうち、素子基板2
00との対向面には、走査線312が、データ線212
とは直交する行方向に延在し、かつ、画素電極234の
対向電極となるように配列し、また、カラーフィルタ
は、図示が省略されているが、各画素電極234に対応
して設けられている。このため、1つの画素に対応する
液晶セルは、画素電極234と、対向電極である走査線
312と、これら両基板の間に充填された液晶を含んで
構成されることとなる。
On the other hand, of the opposing substrate 300, the element substrate 2
The scanning line 312 is provided on the surface facing
Are arranged in such a manner as to extend in a row direction perpendicular to the pixel electrodes 234, and are arranged so as to be opposed to the pixel electrodes 234. Further, although not shown, a color filter is provided corresponding to each pixel electrode 234. ing. Therefore, the liquid crystal cell corresponding to one pixel is configured to include the pixel electrode 234, the scanning line 312 which is an opposite electrode, and the liquid crystal filled between these two substrates.

【0058】そして、素子基板200と対向基板300
とは、基板周辺に沿って塗布されるシール材と、適切に
散布されたスペーサとによって、一定のギャップ(間
隙)を保っており、この閉空間に、例えば、TN(Twis
ted Nematic)型の液晶が封入されている。くわえて、
素子基板200および対向基板300の対向面には、そ
れぞれ所定の方向にラビング処理された配向膜などが設
けられる一方、その各背面には配向方向に応じた偏光板
がそれぞれ設けられる(いずれも図示省略)。ただし、
高分子中に液晶を微小粒として分散させた高分子分散型
液晶を用いれば、前述の配向膜、偏光板等が不要とな
る。また高分子分散型液晶を用いると、光利用効率が高
まるので、高輝度化や低消費電力化などの点において有
利である。
Then, the element substrate 200 and the opposing substrate 300
Is that a certain gap (gap) is maintained by a sealing material applied along the periphery of the substrate and spacers appropriately dispersed, and for example, TN (Twis
ted Nematic) type liquid crystal is enclosed. In addition,
On the opposing surfaces of the element substrate 200 and the opposing substrate 300, an alignment film or the like rubbed in a predetermined direction is provided, and on the back surface, a polarizing plate corresponding to the alignment direction is provided. Omitted). However,
If a polymer-dispersed liquid crystal in which a liquid crystal is dispersed as fine particles in a polymer is used, the above-described alignment film, polarizing plate, and the like become unnecessary. The use of a polymer-dispersed liquid crystal enhances light use efficiency, which is advantageous in terms of high luminance and low power consumption.

【0059】このような構成にあっては、データ線21
2と走査線312とは、その交差部分において、電気的
に、液晶層とTFD素子220との直列接続を介して結
合した状態となる。このため、走査線312に印加され
る走査信号とデータ線212に印加されるデータ信号と
によって、TFD素子220にしきい値以上の電圧が印
加されると、当該素子がオン状態となって当該素子に接
続された液晶層に所定の電荷が蓄積される。そして、電
荷蓄積後、当該素子がオフ状態になっても、液晶層の抵
抗が十分に高ければ、当該液晶層における電荷の蓄積が
維持される。このようにTFD素子220をオンオフ駆
動して、蓄積させる電荷の量を制御すると、画素毎に液
晶の配向状態が変化して、所定の情報を表示することが
可能となる。この際、各液晶層毎に電荷を蓄積させるの
は、一部の期間で良いため、各走査線312を時分割に
選択することにより、データ線212および走査線31
2を複数の画素について共通化した時分割マルチプレッ
クス駆動が可能となっている。なお、走査線およびデー
タ線の形成を逆にして、走査線を素子基板200に、デ
ータ線を対向基板に形成しても良い。
In such a configuration, the data line 21
2 and the scanning line 312 are electrically coupled to each other at the intersection thereof via a series connection of the liquid crystal layer and the TFD element 220. Therefore, when a voltage equal to or higher than the threshold value is applied to the TFD element 220 by the scanning signal applied to the scanning line 312 and the data signal applied to the data line 212, the element is turned on and the element is turned on. A predetermined charge is stored in a liquid crystal layer connected to the liquid crystal layer. Then, even after the element is turned off after charge accumulation, if the resistance of the liquid crystal layer is sufficiently high, accumulation of charge in the liquid crystal layer is maintained. When the amount of charge to be stored is controlled by driving the TFD element 220 on and off in this manner, the alignment state of the liquid crystal changes for each pixel, and predetermined information can be displayed. At this time, since it is sufficient to accumulate electric charges in each liquid crystal layer during a part of the period, by selecting each scanning line 312 in a time-division manner, the data line 212 and the scanning line 31 are selected.
Time-division multiplex driving in which 2 is common to a plurality of pixels is possible. Note that the formation of the scanning lines and the data lines may be reversed, and the scanning lines may be formed on the element substrate 200 and the data lines may be formed on the opposite substrate.

【0060】さて、図3には示されないが、素子基板2
00の端子領域216には、各データ線を外部に引き出
すための接続端子であるデータ線端子が設けられている
一方、対向基板300の端子領域316には各走査線を
外部に引き出すための接続端子である走査線端子が基板
の下側に設けられている。
Now, although not shown in FIG.
A data line terminal which is a connection terminal for leading each data line to the outside is provided in the terminal region 216 of 00, while a connection region for leading each scanning line to the outside is provided in the terminal region 316 of the counter substrate 300. A scanning line terminal, which is a terminal, is provided below the substrate.

【0061】また、FPC基板400X、400Yは、
例えば、FPC基板400とICチップ450とダミー
配線層422とを含んで構成された前述の回路基板の構
造を有するものである。このうち、FPC基板400X
では、各データ線を駆動するドライバ450XがICチ
ップとして、図2とは上下を反転して実装される。この
ため、FPC基板400Xにおけるダミー配線層422
Xは、図3において上側に設けられることになる。一
方、FPC基板400Yでは、各走査線を駆動するドラ
イバ450YがICチップとして、図2の上下と同方向
にして実装される。このため、FPC基板400Yにお
けるダミー配線層422Yは、図3において下側に設け
られることになる。
The FPC boards 400X and 400Y are
For example, it has the structure of the above-described circuit board including the FPC board 400, the IC chip 450, and the dummy wiring layer 422. Among them, FPC board 400X
In this case, the driver 450X for driving each data line is mounted as an IC chip in an upside down manner in FIG. Therefore, the dummy wiring layer 422 in the FPC board 400X
X will be provided on the upper side in FIG. On the other hand, on the FPC board 400Y, a driver 450Y for driving each scanning line is mounted as an IC chip in the same direction as the top and bottom in FIG. Therefore, the dummy wiring layer 422Y in the FPC board 400Y is provided on the lower side in FIG.

【0062】ここで、FPC基板400Xにあっては、
その一端に位置し、かつ、入力配線をそれぞれ延長した
端子が制御回路基板に接合される一方、その他端に位置
し、かつ、出力配線をそれぞれ延長した端子が、素子基
板200の端子領域216に形成された接続端子である
データ線端子に接合される。同様に、FPC基板400
Yにあっては、その一端に位置し、かつ、入力配線をそ
れぞれ延長した端子が制御回路基板に接合される一方、
その他端に位置し、かつ、出力配線をそれぞれ延長した
端子が、対向基板300の端子領域316に形成された
接続端子である走査線端子に接合される。
Here, for the FPC board 400X,
A terminal located at one end thereof and extending the input wiring is joined to the control circuit board, while a terminal located at the other end and extending the output wiring is provided in the terminal region 216 of the element substrate 200. It is joined to the formed data line terminal which is a connection terminal. Similarly, the FPC board 400
In the case of Y, while terminals located at one end thereof and extending input wirings are joined to the control circuit board,
Terminals located at the other end and extending output wirings are joined to scanning line terminals, which are connection terminals formed in the terminal region 316 of the counter substrate 300.

【0063】このような構成により、ドライバ450Y
は、制御回路基板から供給される制御信号にしたがっ
て、走査信号を生成して、素子基板200の各走査線に
供給する。一方、ドライバ450Xは、制御回路基板か
ら供給される制御信号にしたがったデータ信号を対向基
板300の各データ線に供給する。この際、FPC基板
400X、400Yのそれぞれに実装されたドライバ4
50X、450Yでは、実装領域に対応して設けられた
ダミー配線層422X,422Yによって、信頼性や性
能の低下が防止されるのは、上述した通りである。
With such a configuration, the driver 450Y
Generates a scanning signal according to a control signal supplied from the control circuit board, and supplies the scanning signal to each scanning line of the element substrate 200. On the other hand, the driver 450X supplies a data signal according to a control signal supplied from the control circuit board to each data line of the counter substrate 300. At this time, the driver 4 mounted on each of the FPC boards 400X and 400Y
As described above, in the 50X and 450Y, the reduction in reliability and performance is prevented by the dummy wiring layers 422X and 422Y provided corresponding to the mounting area.

【0064】また、液晶パネルとしては、このほかに、
TFD素子を有しないパッシブマトリクス方式や、素子
基板に走査線とデータ線とが設けられるとともに、その
交差部分に、TFT(Thin Film Transistor)素子を介
して画素電極が接続される液晶パネルでも適用可能であ
る。
In addition, as a liquid crystal panel,
Applicable to passive matrix method without TFD element or liquid crystal panel where scanning lines and data lines are provided on the element substrate and pixel electrodes are connected to their intersections via TFT (Thin Film Transistor) elements It is.

【0065】1.3 電子機器 1.3.1 プロジェクタ 次に、上述した液晶装置1を電子機器の表示部に用いた
例について説明する。図5は、この液晶パネルをライト
バルブとして用いたプロジェクタの構成例を示す平面図
である。
1.3 Electronic Equipment 1.3.1 Projector Next, an example in which the above-described liquid crystal device 1 is used for a display unit of an electronic equipment will be described. FIG. 5 is a plan view showing a configuration example of a projector using the liquid crystal panel as a light valve.

【0066】この図に示されるように、プロジェクタ1
100内部には、ハロゲンランプ等の白色光源からなる
ランプユニット1102が設けられている。このランプ
ユニット1102から射出された投射光は、ライトガイ
ド1104内に配置された4枚のミラー1106および
2枚のダイクロイックミラー1108によってRGBの
3原色に分離され、各原色に対応するライトバルブとし
ての液晶パネル1110R、1110Bおよび1110
Gに入射される。
As shown in this figure, the projector 1
Inside 100, a lamp unit 1102 composed of a white light source such as a halogen lamp is provided. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and is used as a light valve corresponding to each primary color. Liquid crystal panels 1110R, 1110B and 1110
G is incident.

【0067】液晶パネル1110R、1110Bおよび
1110Gは、上述した液晶パネルであり、画像信号処
理回路(図示省略)から、FPC基板400X、400
Yを介して供給されるR、G、Bの原色信号でそれぞれ
駆動されるものである。これらの液晶パネルによって変
調された光は、ダイクロイックプリズム1112に3方
向から入射される。このダイクロイックプリズム111
2においては、RおよびBの光が90度に屈折する一
方、Gの光が直進する。したがって、各色の画像が合成
される結果、投射レンズ1114を介して、スクリーン
等にカラー画像が投写されることとなる。
The liquid crystal panels 1110R, 1110B and 1110G are the above-mentioned liquid crystal panels, and are supplied from the image signal processing circuit (not shown) to the FPC boards 400X and 400X.
It is driven by R, G, and B primary color signals supplied via Y, respectively. Light modulated by these liquid crystal panels enters a dichroic prism 1112 from three directions. This dichroic prism 111
In 2, the R and B lights are refracted at 90 degrees, while the G light goes straight. Therefore, as a result of combining the images of each color, a color image is projected on a screen or the like via the projection lens 1114.

【0068】ここで、液晶パネル1110R、1110
Bおよび1110Gには、ダイクロイックミラー110
8によって、R、G、Bの各原色に対応する光が入射す
るので、対向基板300にカラーフィルタを設ける必要
はない。
Here, the liquid crystal panels 1110R, 1110
B and 1110G have dichroic mirror 110
8, light corresponding to each of the primary colors of R, G, and B enters, so that it is not necessary to provide a color filter on the counter substrate 300.

【0069】1.3.2 携帯電話機 図6は、上述した液晶装置1を電子機器の表示部に用い
た他の例である携帯電話機30を示している。この携帯
電話機30は、アンテナ31、スピーカ32、液晶装置
1、キースイッチ33、マイクロホン34等といった各
種構成要素を、筐体としての外装ケース36に格納する
ことによって構成される。また、外装ケース36の内部
には、上記の各構成要素の動作を制御するための制御回
路を搭載した制御回路基板37が設けられる。液晶装置
1は図3に示した液晶装置1によって構成される。
1.3.2 Mobile Phone FIG. 6 shows a mobile phone 30 which is another example in which the above-described liquid crystal device 1 is used for a display section of an electronic apparatus. The mobile phone 30 is configured by storing various components such as an antenna 31, a speaker 32, a liquid crystal device 1, a key switch 33, and a microphone 34 in an outer case 36 as a housing. Further, inside the outer case 36, a control circuit board 37 on which a control circuit for controlling the operation of each of the above-described components is mounted is provided. The liquid crystal device 1 is constituted by the liquid crystal device 1 shown in FIG.

【0070】この携帯電話機30では、キースイッチ3
3及びマイクロホン34を通して入力される信号や、ア
ンテナ31によって受信した受信データ等が制御回路基
板37上の制御回路へ入力される。そしてその制御回路
は、入力した各種データに基づいて液晶装置1の表示面
内に数字、文字、絵柄等といった像を表示し、さらに、
アンテナ31から送信データを送信する。
In this portable telephone 30, the key switch 3
Signals input through the microphone 3 and the microphone 34, received data received by the antenna 31, and the like are input to the control circuit on the control circuit board 37. Then, the control circuit displays images such as numbers, characters, and patterns on the display surface of the liquid crystal device 1 based on the input various data.
The transmission data is transmitted from the antenna 31.

【0071】2. <第2実施形態> 第2実施形態は、ダミー配線層の形状が第1実施形態と
は異なる。それ以外については、第1実施形態と同様に
構成されており、その説明を省略する。また、図面にお
いて、第1実施形態と同様な各部には、第1実施形態と
同一の符号を付す。
2. Second Embodiment The second embodiment is different from the first embodiment in the shape of the dummy wiring layer. Otherwise, the configuration is the same as in the first embodiment, and a description thereof will be omitted. Further, in the drawings, the same components as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment.

【0072】図7は、本実施形態の配線基板における実
装構造を示す平面図であり、図8は、図7に描いたA−
A線に沿った位置における断面図である。これらの図に
示されるように、第2実施形態におけるFPC基板40
2に設けられたダミー配線層424には、銅箔が除去さ
れて形成された複数の開口部としてのスリット424a
が、ICチップ450の長手方向に設けられている。こ
のため、ダミー配線層424が設けられた領域は、IC
チップ450からみて凹凸形状となるので、接着用樹脂
19によるICチップ450の密着性が、第1実施形態
と同様に、向上することとなる。
FIG. 7 is a plan view showing a mounting structure of the wiring board of the present embodiment, and FIG.
It is sectional drawing in the position along the A line. As shown in these figures, the FPC board 40 in the second embodiment
2 are provided with slits 424a as a plurality of openings formed by removing the copper foil.
Are provided in the longitudinal direction of the IC chip 450. Therefore, the area where the dummy wiring layer 424 is provided is
Since the projections and depressions have an uneven shape when viewed from the chip 450, the adhesion of the IC chip 450 to the adhesive resin 19 is improved as in the first embodiment.

【0073】なお、この第2実施形態にあっては、ダミ
ー配線層424に設けられるスリット424aをICチ
ップ450の長手方向としたが、短手方向でも良いし、
また、長手および短手方向を合わせた十字状としても良
いし、さらには、斜方向でも良い。
In the second embodiment, the slit 424a provided in the dummy wiring layer 424 is set in the longitudinal direction of the IC chip 450, but may be in the short direction.
Further, the shape may be a cross shape in which the longitudinal and transverse directions are combined, or may be an oblique direction.

【0074】3. <第3実施形態> 第3実施形態は、ダミー配線層の形状が第1実施形態と
は異なる。それ以外については、第1実施形態と同様に
構成されており、その説明を省略する。また、図面にお
いて、第1実施形態と同様な各部には、第1実施形態と
同一の符号を付す。
3. Third Embodiment The third embodiment differs from the first embodiment in the shape of the dummy wiring layer. Otherwise, the configuration is the same as in the first embodiment, and a description thereof will be omitted. Further, in the drawings, the same components as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment.

【0075】上述した第2実施形態では、ICチップ4
50の密着性は向上する反面、スリット424aの存在
によって、ICチップ450が実装されている領域にお
いてベースフィルム410が露出する面積は増加する。
このため、ベースフィルム410を浸透する湿気や光量
が増加する結果、第1実施形態と比べると、ICチップ
450の信頼性や性能が低下する可能性があるという欠
点がある。
In the second embodiment, the IC chip 4
Although the adhesiveness of 50 is improved, the area where base film 410 is exposed in the area where IC chip 450 is mounted increases due to the presence of slit 424a.
For this reason, there is a disadvantage that the reliability and performance of the IC chip 450 may be reduced as compared with the first embodiment as a result of an increase in moisture and light amount penetrating the base film 410.

【0076】そこで、ICチップ450の信頼性や性能
などを、第1実施形態と同様なレベルに確保した上で、
ICチップ450の密着性を向上させた第3実施形態の
回路基板における実装構造について説明する。図9は、
この回路基板における実装構造を示す平面図であり、図
10は、図9に描いたA−A線に沿った位置における断
面図である。これらの図に示されるように、第3実施形
態におけるFPC基板404に設けられたダミー配線層
426には、第2実施形態と同様に、複数のスリット4
26aが設けられているが、第2実施形態とは異なり、
スリット426aにおいて銅箔は除去されていない。す
なわち、図10から明らかなように、スリット426a
において胴箔の厚さは薄くなっているが、除去はされて
いない。このため、ICチップ450が実装されている
領域においてベースフィルム410が露出している面積
は最小限となるので、ベースフィルム410を浸透する
湿気や光は、ダミー配線層426によって、ほとんど阻
止される。その結果、第1実施形態と同様に、ICチッ
プ450の信頼性や性能の低下が防止される。さらに、
ダミー配線層426が設けられた領域は、ICチップ4
50からみて凹凸形状となるので、接着用樹脂19によ
るICチップ450の密着性が、第1実施形態と同様
に、向上することとなる。
Therefore, after ensuring the reliability and performance of the IC chip 450 at the same level as in the first embodiment,
A description will be given of a mounting structure of the circuit board of the third embodiment in which the adhesion of the IC chip 450 is improved. FIG.
FIG. 10 is a plan view showing a mounting structure of the circuit board, and FIG. 10 is a cross-sectional view taken along a line AA shown in FIG. As shown in these drawings, the dummy wiring layer 426 provided on the FPC board 404 in the third embodiment has a plurality of slits 4 similar to the second embodiment.
26a is provided, but unlike the second embodiment,
The copper foil is not removed in the slit 426a. That is, as is apparent from FIG.
In the above, the thickness of the body foil was reduced, but not removed. Therefore, the area where the base film 410 is exposed in the region where the IC chip 450 is mounted is minimized, so that the moisture and light penetrating the base film 410 are substantially blocked by the dummy wiring layer 426. . As a result, similarly to the first embodiment, a decrease in the reliability and performance of the IC chip 450 is prevented. further,
The area where the dummy wiring layer 426 is provided is the IC chip 4
Since it has an uneven shape as viewed from 50, the adhesiveness of the IC chip 450 to the adhesive resin 19 is improved as in the first embodiment.

【0077】なお、このようなダミー配線層426は、
次のような方法によって形成可能である。例えば、図9
においてダミー配線層426の領域とスリット426a
の領域とを加えた平面形状を持つ胴箔のパターンを形成
した後に、スリット426aに相当する部分についてラ
イトエッチングする方法や、逆に、図9においてダミー
配線層426の領域とスリット426aの領域とを加え
た平面形状を持つ胴箔のパターンを形成した後に、スリ
ット426aに相当する部分以外について、メッキによ
って銅を厚付けする方法などによって形成可能である。
Note that such a dummy wiring layer 426 is
It can be formed by the following method. For example, FIG.
In the area of the dummy wiring layer 426 and the slit 426a
After forming the pattern of the body foil having a planar shape in which the region of FIG. 9 is added, light etching is performed on a portion corresponding to the slit 426a, and conversely, in FIG. 9, the region of the dummy wiring layer 426 and the region of the slit 426a After the pattern of the body foil having a planar shape with the addition of is added, the portion other than the portion corresponding to the slit 426a can be formed by a method of thickening copper by plating or the like.

【0078】4. <第4実施形態> 第4実施形態
は、ダミー配線層の形状、半導体側端子および基板側端
子の配列、および回路基板が接続される液晶パネルが、
第1実施形態とは異なる。それ以外については、第1実
施形態と同様に構成されており、その説明を省略する。
また、図面において、第1実施形態と同様な各部には、
第1実施形態と同一の符号を付す。
4. Fourth Embodiment In a fourth embodiment, the shape of the dummy wiring layer, the arrangement of the semiconductor side terminals and the substrate side terminals, and the liquid crystal panel to which the circuit board is connected are:
This is different from the first embodiment. Otherwise, the configuration is the same as in the first embodiment, and a description thereof will be omitted.
Further, in the drawings, each part similar to the first embodiment includes:
The same reference numerals as in the first embodiment are used.

【0079】図11は、本実施形態に係る液晶装置1を
示す分解斜視図である。この液晶装置1は、液晶パネル
2に回路基板3を接続することによって形成される。ま
た、必要に応じて、バックライト等といった照明装置、
その他の付帯機器が液晶パネル2に付設される。
FIG. 11 is an exploded perspective view showing the liquid crystal device 1 according to the present embodiment. The liquid crystal device 1 is formed by connecting a circuit board 3 to a liquid crystal panel 2. If necessary, a lighting device such as a backlight,
Other accessory devices are attached to the liquid crystal panel 2.

【0080】液晶パネル2は、シール材4によって接着
された一対の基板6a及び6bを有し、それらの基板間
に形成される間隙、いわゆるセルギャップに、例えばS
TN(Super Twisted Nematic)型の液晶が封入されて
形成されている。基板6a及び6bは一般には透光性材
料、例えばガラス、合成樹脂等によって形成される。基
板6a及び6bの外側表面には偏光板8が貼着されてい
る。
The liquid crystal panel 2 has a pair of substrates 6a and 6b adhered by the sealing material 4, and a gap formed between the substrates, that is, a cell gap,
TN (Super Twisted Nematic) type liquid crystal is sealed and formed. The substrates 6a and 6b are generally formed of a translucent material, for example, glass, synthetic resin, or the like. A polarizing plate 8 is adhered to the outer surfaces of the substrates 6a and 6b.

【0081】一方の基板6aの内側表面には電極7aが
形成され、他方の基板6bの内側表面には電極7bが形
成される。これらの電極はストライプ状または文字、数
字、その他の適宜のパターン状に形成される。また、こ
れらの電極7a及び7bは、例えば、ITO(Indium T
in Oxide:インジウムスズ酸化物)等といった透光性導
電材料によって形成される。
An electrode 7a is formed on the inner surface of one substrate 6a, and an electrode 7b is formed on the inner surface of the other substrate 6b. These electrodes are formed in stripes, letters, numbers, or other appropriate patterns. These electrodes 7a and 7b are made of, for example, ITO (Indium T
It is formed of a translucent conductive material such as in Oxide (indium tin oxide).

【0082】一方の基板6aは他方の基板6bから張り
出す張出し部を有し、その張出し部に複数の接続端子9
が形成されている。これらの接続端子9は、基板6a上
に電極7aを形成するときにそれと同時に形成され、例
えばITOによって形成される。これらの接続端子9に
は、電極7aから一体に延びるもの及び導通材(図示せ
ず)を介して電極7bに接続されたものが含まれる。
One substrate 6a has an overhang extending from the other substrate 6b, and a plurality of connection terminals 9 are provided on the overhang.
Are formed. These connection terminals 9 are formed simultaneously with the formation of the electrodes 7a on the substrate 6a, and are formed, for example, of ITO. These connection terminals 9 include those extending integrally from the electrode 7a and those connected to the electrode 7b via a conductive material (not shown).

【0083】なお、電極7a,7b及び接続端子9は、
実際には極めて狭い間隔で多数本が基板6a上及び基板
6b上に形成されるが、図11では、構造を分かり易く
示すためにそれらの間隔を拡大して模式的に示し、さら
にそれらのうちの数本を図示することにして他の部分を
省略してある。また、接続端子9と電極7aとのつなが
り状態及び接続端子9と電極7bとのつながり状態も図
11では省略してある。
The electrodes 7a and 7b and the connection terminal 9 are
Actually, many are formed on the substrate 6a and the substrate 6b at extremely narrow intervals. However, in FIG. 11, in order to show the structure in an easily understandable manner, the intervals are schematically shown enlarged. Are shown, and other parts are omitted. The connection between the connection terminal 9 and the electrode 7a and the connection between the connection terminal 9 and the electrode 7b are also omitted in FIG.

【0084】回路基板3は、配線基板13上の所定位置
に半導体チップとしての液晶駆動用ICチップ11を実
装し、さらに配線基板13上の他の所定位置にチップ部
品18を実装することによって形成される。配線基板1
3は、例えばポリイミド等といった可撓性の基材として
のベース基板15の上にCu等によって配線パターン1
6を形成することによって作製される。
The circuit board 3 is formed by mounting the liquid crystal driving IC chip 11 as a semiconductor chip at a predetermined position on the wiring board 13 and mounting a chip component 18 at another predetermined position on the wiring board 13. Is done. Wiring board 1
3 is a wiring pattern 1 made of Cu or the like on a base substrate 15 as a flexible base material such as polyimide.
6 is formed.

【0085】この配線パターン16は、接着剤層によっ
てベース基板15の上に固着しても良いし、スッパタリ
ング法、ロールコート法等といった成膜法を用いてベー
ス基板15の上に直接に固着しても良い。なお、配線基
板13は、エポキシ基板のように比較的硬質で厚さの厚
い基板の上にCu等によって配線パターン16を形成す
ることによっても作製できる。
The wiring pattern 16 may be fixed on the base substrate 15 by an adhesive layer, or may be fixed directly on the base substrate 15 by a film forming method such as a sputtering method or a roll coating method. You may. The wiring board 13 can also be manufactured by forming a wiring pattern 16 of Cu or the like on a relatively hard and thick board such as an epoxy board.

【0086】配線基板13として可撓性の基材(ベース
基板15)を用いた配線基板13の上に実装部品を実装
すればCOF(Chip On Film)方式の回路基板が構成さ
れる。他方、配線基板13として硬質の基材(ベース基
板)を用いた配線基板の上に実装部品を実装すればCO
B(Chip On Board)方式の回路基板が構成される。
When a mounting component is mounted on the wiring board 13 using a flexible base material (base board 15) as the wiring board 13, a circuit board of a COF (Chip On Film) system is formed. On the other hand, if mounting components are mounted on a wiring board using a hard base material (base board) as the wiring board 13, CO
A circuit board of a B (Chip On Board) system is configured.

【0087】図11において、配線パターン16には、
回路基板3の1側辺部に形成される出力用端子16a及
びそれに対向する側辺部に形成される入力用端子16b
が含まれる。また、配線パターン16のうち液晶駆動用
ICチップ11を装着するための領域にある部分は基板
側端子17を構成する。
In FIG. 11, the wiring pattern 16 includes
An output terminal 16a formed on one side of the circuit board 3 and an input terminal 16b formed on a side opposite to the output terminal 16a
Is included. Further, a portion of the wiring pattern 16 in a region for mounting the liquid crystal driving IC chip 11 constitutes a substrate-side terminal 17.

【0088】液晶駆動用ICチップ11は、その接合面
すなわち能動面に、半導体側端子としての複数のバンプ
14を有する。この液晶駆動用ICチップ11は接合剤
としての異方性導電膜12によってベース基板15上の
所定位置に実装される。そして、チップ部品18は半田
付けによってベース基板15上の他の所定位置に実装さ
れる。ここで、チップ部品18としては、コンデンサ、
抵抗等といった受動部品や、コネクタ等といった電子要
素が考えられる。
The liquid crystal driving IC chip 11 has a plurality of bumps 14 as semiconductor-side terminals on the bonding surface, that is, the active surface. The liquid crystal driving IC chip 11 is mounted at a predetermined position on the base substrate 15 by an anisotropic conductive film 12 as a bonding agent. Then, the chip component 18 is mounted at another predetermined position on the base substrate 15 by soldering. Here, as the chip component 18, a capacitor,
Passive components such as resistors and electronic elements such as connectors are conceivable.

【0089】異方性導電膜12は、図12に示すよう
に、接着用樹脂19の中に複数の導電性粒子21を混合
することによって形成される。液晶駆動用ICチップ1
1は異方性導電膜12内の接着用樹脂19によってベー
ス基板15に固着され、また、液晶駆動用ICチップ1
1のバンプ14が異方性導電膜12内の導電性粒子21
によって配線パターン16の基板側端子17に導電接続
される。
As shown in FIG. 12, the anisotropic conductive film 12 is formed by mixing a plurality of conductive particles 21 in an adhesive resin 19. Liquid crystal driving IC chip 1
Reference numeral 1 denotes a liquid crystal driving IC chip 1 which is fixed to the base substrate 15 by an adhesive resin 19 in the anisotropic conductive film 12.
One bump 14 is formed of conductive particles 21 in anisotropic conductive film 12.
Thus, it is conductively connected to the substrate side terminal 17 of the wiring pattern 16.

【0090】図12に示す回路基板3を作製する際に
は、まず、ベース基板15の上に所定パターンの配線パ
ターン16を形成して配線基板13を作製し、次に異方
性導電膜12を間に挟んで液晶駆動用ICチップ11を
配線基板13の所定位置に載せた状態でその液晶駆動用
ICチップ11を加熱圧着して異方性導電膜12中の接
着用樹脂19を溶融状態として、これにより、液晶駆動
用ICチップ11を配線基板13上に実装する。
When manufacturing the circuit board 3 shown in FIG. 12, first, a wiring pattern 16 having a predetermined pattern is formed on a base substrate 15 to manufacture a wiring board 13, and then the anisotropic conductive film 12 is formed. The liquid crystal driving IC chip 11 is placed at a predetermined position on the wiring board 13 with the liquid crystal driving IC chip 11 interposed therebetween, and the liquid crystal driving IC chip 11 is heated and pressed to melt the bonding resin 19 in the anisotropic conductive film 12. Thus, the liquid crystal driving IC chip 11 is mounted on the wiring board 13.

【0091】その後、配線基板13上においてチップ部
品18(図11参照)を実装する位置に、印刷、ディス
ペンス等によって半田をパターニングし、さらにその半
田パターンの上にチップ部品18を載せ、そしてその状
態の配線基板13を200℃〜250℃に加熱した高温
炉の炉内へ短時間挿入して加熱し、さらにその炉から出
して冷却する。
Thereafter, solder is patterned by printing, dispensing, or the like at a position on the wiring board 13 where the chip component 18 (see FIG. 11) is to be mounted, and the chip component 18 is placed on the solder pattern. The wiring board 13 is inserted into a furnace of a high-temperature furnace heated to 200 ° C. to 250 ° C. for a short time, heated, and then taken out of the furnace and cooled.

【0092】このときの挿入時間は、半田を溶融させる
のに十分な、できるだけ短い時間である。半田に関する
以上の一連の処理、いわゆる半田リフロー処理が終了す
ると、既に液晶駆動用ICチップ11が実装されている
配線基板13上の所定位置にチップ部品18が半田付け
によって実装された状態となる。
The insertion time at this time is as short as possible and sufficient to melt the solder. When the above-described series of soldering processes, that is, the so-called solder reflow process, is completed, the chip component 18 is mounted at a predetermined position on the wiring board 13 on which the liquid crystal driving IC chip 11 is already mounted by soldering.

【0093】ここで、ICチップ11を配線基板13に実
装する工程と、チップ部品を配線基板13に実装する工
程とは、順番が逆になってもよい。すなわち、チップ部
品18を配線基板13に実装した後に、ICチップ11を
配線基板13に実装するようにしてもよい。
Here, the order of mounting the IC chip 11 on the wiring board 13 and the step of mounting the chip components on the wiring board 13 may be reversed. That is, after mounting the chip component 18 on the wiring board 13, the IC chip 11 may be mounted on the wiring board 13.

【0094】以上のようにして構成された回路基板3
は、図12において、異方性導電膜22によって液晶パ
ネル2の基板6aの張出し部に接続される。異方性導電
膜22は、異方性導電膜12と同様に接着用樹脂及びそ
れに混入された導電性粒子によって形成されており、図
12に示すように、その接着用樹脂によって回路基板3
と基板6aとが固着され、そして、導電性粒子によって
回路基板側の出力用端子16aと基板側の接続端子9と
が導電接続される。
The circuit board 3 configured as described above
Is connected to the overhang of the substrate 6a of the liquid crystal panel 2 by the anisotropic conductive film 22 in FIG. The anisotropic conductive film 22 is formed of an adhesive resin and conductive particles mixed therein similarly to the anisotropic conductive film 12, and as shown in FIG.
And the substrate 6a are fixed, and the output terminals 16a on the circuit board side and the connection terminals 9 on the board side are conductively connected by the conductive particles.

【0095】さらに、回路基板3においては、ベース基
板15の表面のうち液晶駆動用ICチップ11が実装さ
れる領域内であって基板側端子17よりも内側部分にダ
ミー配線層23Aが設けられている。これらのダミー配
線層23Aは、図13に示すように、左右の一方向に沿
って互いに平行に並べられた独立した複数の線分パター
ン(ICチップ11の短辺に平行な複数の線分パターン)
によって形成されている。これらの線分パターンの間に
は外側へ向けて開放された開放部24が形成されてい
る。
Further, in the circuit board 3, a dummy wiring layer 23 A is provided in a region of the surface of the base substrate 15 where the liquid crystal driving IC chip 11 is mounted and inside the substrate side terminal 17. I have. As shown in FIG. 13, these dummy wiring layers 23A include a plurality of independent line segment patterns (a plurality of line segment patterns parallel to the short side of the IC chip 11) arranged in parallel with each other in one direction. )
Is formed by An open portion 24 that is open outward is formed between these line segment patterns.

【0096】このダミー配線層23Aは、専用の工程を
経て独自に形成することもできるが、本実施形態では、
基板側端子17や配線パターン16を周知のパターニン
グ法、例えばフォトリソグラフィ−法によって形成する
際に、同じ材料、例えばCu等によって同時に形成す
る。また、Cu等によって形成される基板側端子17の
表面にはNiメッキ、Auメッキ、Snメッキ、ハンダ
メッキ等が施されることがあるが、その場合には、ダミ
ー配線層23Aの表面にも同じメッキが付けられる。
The dummy wiring layer 23A can be formed independently through a dedicated process, but in this embodiment,
When the substrate-side terminals 17 and the wiring patterns 16 are formed by a known patterning method, for example, a photolithography method, they are simultaneously formed of the same material, for example, Cu or the like. In addition, the surface of the substrate-side terminal 17 formed of Cu or the like may be subjected to Ni plating, Au plating, Sn plating, solder plating, or the like. In this case, the surface of the dummy wiring layer 23A is also provided. The same plating is applied.

【0097】なお、上記のメッキ処理に際し、本実施形
態のダミー配線層23Aは互いに電気的に絶縁された線
分パターンによって形成されているので、電解メッキ処
理を用いることは難しく、よってダミー配線層23Aに
対するメッキ処理は無電解メッキ処理によって行うこと
が望ましい。
Since the dummy wiring layer 23A of this embodiment is formed by line patterns that are electrically insulated from each other during the plating process, it is difficult to use the electrolytic plating process. It is desirable that the plating process on 23A be performed by an electroless plating process.

【0098】ダミー配線層23AはCu等の金属をベー
スとしてその表面にNiメッキ、Auメッキ等といった
メッキが付けられた構造なので、ポリイミド等によって
形成されるベース基板15に比べて異方性導電膜12内
の接着用樹脂に対する接着性が高い。また、ダミー配線
層を設けたことでベース基板側の接合剤の接着面積が大
きくなったことによっても接着力が向上する。それに加
えて、ダミー配線層はベース基板側からの湿度の浸入を
防ぎ、経時変化による接合剤の接着力の低下を抑えるこ
とができる。したがって、ベース基板15のうち液晶駆
動用ICチップ11が実装される領域内にダミー配線層
23Aを設ければ、異方性導電膜12とベース基板15
との間の接着力、すなわち液晶駆動用ICチップ11と
ベース基板15との間の接着力が強くなり、その結果、
ベース基板15に対する液晶駆動用ICチップ11の接
続信頼性が向上する。
The dummy wiring layer 23A has a structure in which a metal such as Cu is used as a base and its surface is plated with Ni plating, Au plating or the like. 12 has high adhesiveness to the adhesive resin. In addition, the provision of the dummy wiring layer increases the bonding area of the bonding agent on the base substrate side, thereby improving the bonding strength. In addition, the dummy wiring layer can prevent intrusion of humidity from the base substrate side, and can suppress a decrease in adhesive strength of the bonding agent due to a change with time. Therefore, if the dummy wiring layer 23A is provided in a region of the base substrate 15 where the liquid crystal driving IC chip 11 is mounted, the anisotropic conductive film 12 and the base substrate 15
, That is, the adhesive force between the liquid crystal driving IC chip 11 and the base substrate 15 is increased, and as a result,
The connection reliability of the liquid crystal driving IC chip 11 to the base substrate 15 is improved.

【0099】また、ダミー配線層23Aには開放部24
が形成されるので、異方性導電膜12をベース基板15
へ加熱圧着したとき、押し付けられた異方性導電膜12
の一部はそれらの開放部24を通して外側へ流れ出る。
これにより、異方性導電膜12に残留応力が生じること
を低減でき、また、異方性導電膜12の厚さを均一にす
ることができる。その結果、ベース基板15の歪みも無
くなりその残留応力も低減できる。
The dummy wiring layer 23A has an open portion 24.
Is formed, the anisotropic conductive film 12 is
Anisotropic conductive film 12 pressed when heated and pressed to
Some of them flow out through their openings 24.
Thereby, generation of residual stress in the anisotropic conductive film 12 can be reduced, and the thickness of the anisotropic conductive film 12 can be made uniform. As a result, the distortion of the base substrate 15 is eliminated, and the residual stress can be reduced.

【0100】5. <第5実施形態> 第5実施形態は、ダミー配線層の形状が第4実施形態と
は異なる。それ以外については、第4実施形態と同様に
構成されており、その説明を省略する。また、図面にお
いて、第4実施形態と同様な各部には、第1実施形態と
同一の符号を付す。
5. Fifth Embodiment The fifth embodiment is different from the fourth embodiment in the shape of the dummy wiring layer. Otherwise, the configuration is the same as in the fourth embodiment, and a description thereof will be omitted. In the drawings, the same components as those of the fourth embodiment are denoted by the same reference numerals as those of the first embodiment.

【0101】図14は、本実施形態の回路基板を液晶駆
動用のICチップ11が実装される前の状態として示す
部分平面図である。本実施形態のダミー配線層23B
は、蛇行しながら一方向(すなわち、図の左右方向)へ
延びる1本の連続パターンによって形成される。このダ
ミー配線層23Bも、外側へ向けて開放される開放部2
4を有する。このダミー配線層23Bは1本のつながっ
たパターンであるので、この表面にメッキを付ける場合
は、電解メッキ処理を利用することができる。
FIG. 14 is a partial plan view showing the circuit board of this embodiment in a state before the liquid crystal driving IC chip 11 is mounted. Dummy wiring layer 23B of the present embodiment
Are formed by one continuous pattern extending in one direction (i.e., the horizontal direction in the figure) while meandering. This dummy wiring layer 23B also has an open portion 2 that is opened outward.
4 Since the dummy wiring layer 23B has a single continuous pattern, when plating is performed on this surface, an electrolytic plating process can be used.

【0102】このダミー配線層23Bによっても、異方
性導電膜12とベース基板15との間の接着力、すなわ
ち液晶駆動用ICチップ11とベース基板15との間の
接着力が強くなり、その結果、ベース基板15に対する
液晶駆動用ICチップ11の接続信頼性が向上する。
The dummy wiring layer 23B also increases the adhesive force between the anisotropic conductive film 12 and the base substrate 15, that is, the adhesive force between the liquid crystal driving IC chip 11 and the base substrate 15. As a result, the connection reliability of the liquid crystal driving IC chip 11 to the base substrate 15 is improved.

【0103】また、ダミー配線層23Bにも開放部24
が形成されるので、異方性導電膜12をベース基板15
へ加熱圧着したとき、押し付けられた異方性導電膜12
は外側へ流れ出て異方性導電膜12に残留応力が生じる
ことを低減でき、また、異方性導電膜12の厚さを均一
にすることができる。その結果、ベース基板15の歪み
も無くなりその残留応力も低減できる。
The open portion 24 is also provided in the dummy wiring layer 23B.
Is formed, the anisotropic conductive film 12 is
Anisotropic conductive film 12 pressed when heated and pressed to
Can reduce the occurrence of residual stress in the anisotropic conductive film 12 flowing out, and can make the thickness of the anisotropic conductive film 12 uniform. As a result, the distortion of the base substrate 15 is eliminated, and the residual stress can be reduced.

【0104】6. <第6実施形態> 第6実施形態は、ダミー配線層の形状が第4実施形態と
は異なる。それ以外については、第4実施形態と同様に
構成されており、その説明を省略する。また、図面にお
いて、第4実施形態と同様な各部には、第1実施形態と
同一の符号を付す。
6. Sixth Embodiment A sixth embodiment is different from the fourth embodiment in the shape of the dummy wiring layer. Otherwise, the configuration is the same as in the fourth embodiment, and a description thereof will be omitted. In the drawings, the same components as those of the fourth embodiment are denoted by the same reference numerals as those of the first embodiment.

【0105】図15は、本実施形態の回路基板を液晶駆
動用のICチップ11が実装される前の状態として示す
部分平面図である。本実施形態のダミー配線層23C
は、一方向(すなわち、図の左右方向)に沿って互いに
平行に並べられた複数の線分パターン26(第1線分領
域)と、それらの線分パターン26を横切ってその一方
向へ延びる直線パターン27(第2線分領域)との組み
合わせによる連続パターンとして形成される。このダミ
ー配線層23Cも、外側へ向けて開放する開放部24を
有する。このダミー配線層23Cも1本のつながったパ
ターンであるので、この表面にメッキを付ける場合は、
電解メッキ処理を利用することができる。
FIG. 15 is a partial plan view showing the circuit board of this embodiment in a state before the IC chip 11 for driving liquid crystal is mounted. Dummy wiring layer 23C of the present embodiment
Is a plurality of line segment patterns 26 (first line segment regions) arranged parallel to each other along one direction (that is, the left-right direction in the drawing), and extends in one direction across the line segment patterns 26. It is formed as a continuous pattern in combination with the linear pattern 27 (second line segment area). This dummy wiring layer 23C also has an opening 24 that is opened outward. Since this dummy wiring layer 23C is also a single continuous pattern, when plating this surface,
An electrolytic plating process can be used.

【0106】このダミー配線層23Cによっても、異方
性導電膜12とベース基板15との間の接着力、すなわ
ち液晶駆動用ICチップ11とベース基板15との間の
接着力が強くなり、その結果、ベース基板15に対する
液晶駆動用ICチップ11の接続信頼性が向上する。
The adhesive force between the anisotropic conductive film 12 and the base substrate 15, that is, the adhesive force between the liquid crystal driving IC chip 11 and the base substrate 15 is also increased by the dummy wiring layer 23C. As a result, the connection reliability of the liquid crystal driving IC chip 11 to the base substrate 15 is improved.

【0107】また、ダミー配線層23Cにも開放部24
が形成されるので、異方性導電膜12をベース基板15
へ加熱圧着したとき、押し付けられた異方性導電膜12
は外側へ流れ出て異方性導電膜12に残留応力が生じる
ことを低減でき、また、異方性導電膜12の厚さを均一
にすることができる。その結果、ベース基板15の歪み
も無くなりその残留応力も低減できる。
The open portion 24 is also provided in the dummy wiring layer 23C.
Is formed, the anisotropic conductive film 12 is
Anisotropic conductive film 12 pressed when heated and pressed to
Can reduce the occurrence of residual stress in the anisotropic conductive film 12 flowing out, and can make the thickness of the anisotropic conductive film 12 uniform. As a result, the distortion of the base substrate 15 is eliminated, and the residual stress can be reduced.

【0108】7. <変形例> ここで、前述した実施形態に適用可能な変形例について
説明する。下記の各変形例においては前述した各実施形
態と異なる点のみ記載して説明する。
7. <Modification> Here, a modification applicable to the above-described embodiment will be described. In each of the following modifications, only points different from the above-described embodiments will be described and described.

【0109】7.1 前述した実施形態においては、液
晶パネルとして、二端子型スイッチング素子であるTF
D(Thin Film Diode)を用いたアクティブマトリクス
型の駆動方式を用い電気光学特性がTN型の液晶を封入
した液晶パネル、および、単純マトリクス駆動を用い電
気光学特性がSTN(Super Twisted Nematic)型の液
晶を封入した液晶パネルを示した。しかしながら、液晶
パネルとしては、これに限らず、駆動方式で言えば、ス
タティック駆動型の液晶パネル、また、三端子型スイッ
チング素子例えばTFT(Thin Film Transistor)ある
いは二端子型スイッチング素子例えばMIM(Metal-In
sulator-Metal)を用いたアクティブマトリックス型の
液晶パネル、電気光学特性で言えば、ゲストホスト型、
相転移型、強誘電型、メモリ性を有する双安定性のネマ
ティック液晶を用いたBTN型など、種々のタイプの液
晶パネルを用いることができる。
7.1 In the above-described embodiment, the TF which is a two-terminal switching element is used as the liquid crystal panel.
A liquid crystal panel in which TN type liquid crystal is filled with electro-optical characteristics using an active matrix type driving method using D (Thin Film Diode), and an STN (Super Twisted Nematic) type with electro-optical characteristics using simple matrix driving. The liquid crystal panel in which liquid crystal was sealed was shown. However, the liquid crystal panel is not limited to this. In terms of the driving method, a static drive type liquid crystal panel, a three-terminal switching element such as a TFT (Thin Film Transistor) or a two-terminal switching element such as an MIM (Metal- In
active-matrix type liquid crystal panel using sulator-metal), in terms of electro-optical characteristics, guest-host type,
Various types of liquid crystal panels can be used, such as a phase transition type, a ferroelectric type, and a BTN type using a bistable nematic liquid crystal having memory properties.

【0110】7.2 さらに、本発明に用いられる平面
表示パネルは液晶パネルに限らず、他の平面表示パネ
ル、例えば、EL(Electro-Luminescence)表示パネル
や、PDP(Plasma Display Panel)表示パネル、FE
D(Field Emission Display)パネルなどであってもよ
い。
7.2 Further, the flat display panel used in the present invention is not limited to a liquid crystal panel, but may be another flat display panel, for example, an EL (Electro-Luminescence) display panel, a PDP (Plasma Display Panel) display panel, FE
It may be a D (Field Emission Display) panel or the like.

【0111】7.3 また、前記各実施形態において
は、回路基板に駆動回路としての半導体装置が実装さ
れ、その回路基板が平面表示パネルに接続された例を示
した。しかしながら、平面表示パネルに接続される本発
明の回路基板には、駆動回路の半導体装置、画像信号処
理回路の半導体装置、または他の回路の半導体装置など
の少なくともいずれかが実装された回路基板であっても
よい。
7.3 In each of the above embodiments, an example has been described in which a semiconductor device as a drive circuit is mounted on a circuit board, and the circuit board is connected to a flat display panel. However, a circuit board of the present invention connected to the flat display panel includes a circuit board on which at least one of a semiconductor device of a driving circuit, a semiconductor device of an image signal processing circuit, and a semiconductor device of another circuit is mounted. There may be.

【0112】7.4 さらに、前記各実施形態において
は、本発明に係る回路基板を液晶装置の構成要素として
用いる場合を示したが、本発明に係る回路基板は液晶装
置以外の任意の機器の構成要素として用いることができ
る。
7.4 Further, in each of the above embodiments, the case where the circuit board according to the present invention is used as a component of the liquid crystal device has been described, but the circuit board according to the present invention may be used for any device other than the liquid crystal device. It can be used as a component.

【0113】7.5 そして、上記各実施形態において
は、本発明に係る回路基板を用いた表示装置を組み込ん
だ電子機器の例として、プロジェクタおよび携帯電話機
を示した。しかしながら、本発明に係る回路基板を用い
た表示装置を組み込んだ電子機器としては、それらの他
に、液晶テレビや、ビューファインダ型・モニタ直視型
のビデオテープレコーダ、カーナビゲーション装置、電
子手帳、電卓、ワードプロセッサ、ワークステーショ
ン、携帯電話、ページャ、テレビ電話、POS(Point of
Sales)端末、タッチパネルを備えた装置等などが挙げ
られる。
7.5 In each of the above embodiments, a projector and a mobile phone have been described as examples of electronic equipment incorporating a display device using a circuit board according to the present invention. However, electronic devices incorporating a display device using the circuit board according to the present invention include, in addition to them, a liquid crystal television, a viewfinder type / monitor direct-view type video tape recorder, a car navigation device, an electronic notebook, and a calculator. , Word processors, workstations, mobile phones, pagers, video phones, POS (Point of
Sales) devices, devices with touch panels, and the like.

【0114】7.6 本発明は前述した各実施形態に限
定されるものではなく、本発明の要旨の範囲内または特
許請求の範囲の均等範囲内で各種の変形実施が可能であ
る。
7.6 The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention or within the equivalent scope of the claims.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る回路基板を示す平
面図である。
FIG. 1 is a plan view showing a circuit board according to a first embodiment of the present invention.

【図2】図1に描いたA−A線に沿った位置における断
面図である。
FIG. 2 is a cross-sectional view taken along a line AA shown in FIG.

【図3】 図1および図2に示した構造を持つ2枚のF
PC基板と、液晶パネルとを示す分解斜視図である。
FIG. 3 shows two Fs having the structure shown in FIGS. 1 and 2;
FIG. 2 is an exploded perspective view showing a PC board and a liquid crystal panel.

【図4】 第1実施形態に係る液晶パネルの構成を示す
部分破断斜視図である。
FIG. 4 is a partially cutaway perspective view showing the configuration of the liquid crystal panel according to the first embodiment.

【図5】 第1実施形態に係る液晶装置を適用した電子
機器の一例である液晶プロジェクタの構成を示す断面図
である。
FIG. 5 is a cross-sectional view illustrating a configuration of a liquid crystal projector as an example of an electronic apparatus to which the liquid crystal device according to the first embodiment is applied.

【図6】 第1実施形態に係る液晶装置を適用した電子
機器の他の一例である携帯電話機を示す外観図である。
FIG. 6 is an external view illustrating a mobile phone as another example of the electronic apparatus to which the liquid crystal device according to the first embodiment is applied.

【図7】第2実施形態に係る回路基板を示す平面図であ
る。
FIG. 7 is a plan view showing a circuit board according to a second embodiment.

【図8】図7に描いたA−A線に沿った位置における断
面図である。
FIG. 8 is a cross-sectional view taken along a line AA shown in FIG. 7;

【図9】第3実施形態に係る回路基板を示す平面図であ
る。
FIG. 9 is a plan view showing a circuit board according to a third embodiment.

【図10】図9に描いたA−A線に沿った位置における
断面図である。
FIG. 10 is a cross-sectional view at a position along the line AA depicted in FIG. 9;

【図11】第4実施形態に係る液晶装置を示す分解斜視
図である。
FIG. 11 is an exploded perspective view showing a liquid crystal device according to a fourth embodiment.

【図12】第4実施形態に係る液晶装置を示す部分断面
図である。
FIG. 12 is a partial cross-sectional view illustrating a liquid crystal device according to a fourth embodiment.

【図13】第4実施形態の回路基板をICチップ11が
実装される前の状態として示す部分平面図である。
FIG. 13 is a partial plan view showing the circuit board of the fourth embodiment in a state before the IC chip 11 is mounted.

【図14】第5実施形態の回路基板をICチップ11が
実装される前の状態として示す部分平面図である。
FIG. 14 is a partial plan view showing the circuit board according to the fifth embodiment before the IC chip 11 is mounted.

【図15】第6実施形態の回路基板をICチップ11が
実装される前の状態として示す部分平面図である。
FIG. 15 is a partial plan view showing a circuit board according to a sixth embodiment in a state before an IC chip 11 is mounted.

【図16】 従来の回路基板を示す断面図である。FIG. 16 is a sectional view showing a conventional circuit board.

【符号の説明】[Explanation of symbols]

1 液晶装置 2,100 液晶パネル 3 回路基板 6a,6b 基板 9 接続端子 10 液晶装置 11 液晶駆動用ICチップ(半導体
チップ) 12 異方性導電膜 13 配線基板 14 バンプ(半導体側端子) 15 ベース基板(基材) 17 基板側端子 19 接着用樹脂(樹脂封止部) 21 導電性粒子 23A,23B,23C,422、424 ダミー配線
層 24 開放部 26 線分パターン(第1線分領域) 27 直線パターン(第2線分領域) 30 携帯電話機(電子機器) 200 素子基板 206 端子(接続端子) 300 対向基板 400 FPC基板(配線基板) 410 ベースフィルム(基材) 420a 入力配線(基板側端子) 420b 出力配線(基板側端子) 450 ICチップ(半導体チップ) 1100 プロジェクタ(電子機器)
Reference Signs List 1 liquid crystal device 2,100 liquid crystal panel 3 circuit board 6a, 6b substrate 9 connection terminal 10 liquid crystal device 11 liquid crystal driving IC chip (semiconductor chip) 12 anisotropic conductive film 13 wiring substrate 14 bump (semiconductor side terminal) 15 base substrate (Base material) 17 Board-side terminal 19 Adhesive resin (resin sealing portion) 21 Conductive particles 23A, 23B, 23C, 422, 424 Dummy wiring layer 24 Opening portion 26 Line segment pattern (first line segment region) 27 Straight line Pattern (second line segment area) 30 Cellular phone (electronic device) 200 Element substrate 206 Terminal (connection terminal) 300 Counter substrate 400 FPC substrate (wiring substrate) 410 Base film (base material) 420a Input wiring (substrate side terminal) 420b Output wiring (board side terminal) 450 IC chip (semiconductor chip) 1100 Projector (electronic equipment)

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性を有する基材、および、前記基材
上に設けられた複数の基板側端子を有する配線基板と、 複数の半導体側端子を備え、前記半導体側端子が前記基
板側端子に電気的に接続され、前記配線基板に実装され
た半導体チップと、 を有し、 前記配線基板は、前記半導体チップが実装される領域内
であって前記基板側端子より内側の領域に、前記基板側
端子および前記半導体側端子とは絶縁されたダミー配線
層を備えている回路基板。
1. A substrate having an insulating property, a wiring board having a plurality of substrate-side terminals provided on the substrate, and a plurality of semiconductor-side terminals, wherein the semiconductor-side terminals are the substrate-side terminals And a semiconductor chip mounted on the wiring board, wherein the wiring board is in a region where the semiconductor chip is mounted and in a region inside the substrate-side terminal, A circuit board comprising a dummy wiring layer insulated from a board side terminal and the semiconductor side terminal.
【請求項2】 請求項1において、 前記半導体側端子と前記基板側端子とが電気的に接続さ
れた部分を封止し、前記半導体チップを前記配線基板に
接合する、樹脂封止部をさらに有する回路基板。
2. The resin sealing part according to claim 1, further comprising: sealing a portion where the semiconductor-side terminal and the substrate-side terminal are electrically connected, and joining the semiconductor chip to the wiring board. Having a circuit board.
【請求項3】 請求項2において、 前記樹脂封止部は、樹脂に導電性粒子が分散して混入さ
れた異方性導電膜により形成され、 前記半導体側端子と前記基板側端子とは前記導電性粒子
によって電気的に接続される回路基板。
3. The resin-sealed portion according to claim 2, wherein the resin-sealed portion is formed of an anisotropic conductive film in which conductive particles are dispersed and mixed in a resin. A circuit board electrically connected by conductive particles.
【請求項4】 請求項1ないし請求項3のいずれかにお
いて、 前記ダミー配線層は、前記基板側端子と同じ材料によっ
て形成されている回路基板。
4. The circuit board according to claim 1, wherein the dummy wiring layer is formed of the same material as the substrate-side terminal.
【請求項5】 請求項2ないし請求項4のいずれかにお
いて、 前記基材は可撓性を有する材料によって形成された回路
基板。
5. The circuit board according to claim 2, wherein the base material is formed of a flexible material.
【請求項6】 請求項1ないし請求項5のいずれかにお
いて、 前記基材と、前記ダミー配線層および前記基板側端子と
は、接着層を介さずに直接接合されている回路基板。
6. The circuit board according to claim 1, wherein the base material, the dummy wiring layer, and the substrate-side terminal are directly joined without using an adhesive layer.
【請求項7】 請求項1ないし請求項6のいずれかにお
いて、 平面視において前記ダミー配線層に接し、基材が露出し
た領域であり、周囲の基材が露出した領域に連続する開
放部をさらに有し、 前記ダミー配線層は、平面視において前記開放部のみに
接する回路基板。
7. The opening according to claim 1, wherein the opening is in contact with the dummy wiring layer in a plan view and is an area where the base material is exposed, and is continuous with a surrounding area where the base material is exposed. Further, the circuit board, wherein the dummy wiring layer is in contact with only the opening in plan view.
【請求項8】 請求項1ないし請求項7のいずれかにお
いて、 前記ダミー配線層は、1つの連続した領域として形成さ
れている回路基板。
8. The circuit board according to claim 1, wherein the dummy wiring layer is formed as one continuous region.
【請求項9】 請求項8において、 前記ダミー配線層は、蛇行形状の領域として形成されて
いる回路基板。
9. The circuit board according to claim 8, wherein the dummy wiring layer is formed as a meandering region.
【請求項10】 請求項8において、 前記ダミー配線層は、互いに並行する複数の第1線分領
域と、前記第1線分領域を横切って延びる第2線分領域
とを組み合わせた形状の領域として形成されている回路
基板。
10. The region according to claim 8, wherein the dummy wiring layer has a shape formed by combining a plurality of first line segment regions parallel to each other and a second line segment region extending across the first line segment region. Circuit board formed as a.
【請求項11】 請求項1ないし請求項6のいずれかに
おいて、 前記ダミー配線層は、少なくとも1つの開口部を有する
回路基板。
11. The circuit board according to claim 1, wherein the dummy wiring layer has at least one opening.
【請求項12】 請求項1ないし請求項6のいずれかに
おいて、 前記ダミー配線層は、基材が露出した領域によって隔て
られた複数のダミー配線領域として形成されている回路
基板。
12. The circuit board according to claim 1, wherein the dummy wiring layer is formed as a plurality of dummy wiring regions separated by a region where the base material is exposed.
【請求項13】 請求項12において、 前記複数のダミー配線領域は、部分的に連結されている
回路基板。
13. The circuit board according to claim 12, wherein the plurality of dummy wiring regions are partially connected.
【請求項14】 請求項1ないし請求項6のいずれかに
おいて、 前記ダミー配線層は、該ダミー配線層の他の領域より配
線層の厚さが薄い凹部を少なくとも1つ有する回路基
板。
14. The circuit board according to claim 1, wherein the dummy wiring layer has at least one concave portion whose wiring layer is thinner than other regions of the dummy wiring layer.
【請求項15】 請求項1ないし請求項14のいずれか
に記載の回路基板と、 前記回路基板が電気的に接続された接続端子を備える平
面パネルと、 を有する表示装置。
15. A display device, comprising: the circuit board according to claim 1; and a flat panel including a connection terminal to which the circuit board is electrically connected.
【請求項16】 請求項15において、 前記平面パネルは、対向する一対の基板と、前記一対の
基板の間に封入された液晶と、を有する液晶パネルであ
り、 前記接続端子は前記一対の基板の少なくとも一方に形成
されている表示装置。
16. The liquid crystal panel according to claim 15, wherein the flat panel is a liquid crystal panel having a pair of substrates facing each other and a liquid crystal sealed between the pair of substrates. The display device formed in at least one of the above.
【請求項17】 請求項15または請求項16に記載の
表示装置を表示手段として有する電子機器。
17. An electronic apparatus comprising the display device according to claim 15 as display means.
JP11335855A 1998-12-21 1999-11-26 Circuit board, display device using the same and electronics Withdrawn JP2000294897A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11335855A JP2000294897A (en) 1998-12-21 1999-11-26 Circuit board, display device using the same and electronics

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP10-362586 1998-12-21
JP36258698 1998-12-21
JP11-25012 1999-02-02
JP2501299 1999-02-02
JP11335855A JP2000294897A (en) 1998-12-21 1999-11-26 Circuit board, display device using the same and electronics

Publications (1)

Publication Number Publication Date
JP2000294897A true JP2000294897A (en) 2000-10-20

Family

ID=27284869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11335855A Withdrawn JP2000294897A (en) 1998-12-21 1999-11-26 Circuit board, display device using the same and electronics

Country Status (1)

Country Link
JP (1) JP2000294897A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313847A (en) * 2001-03-30 2002-10-25 Samsung Electronics Co Ltd Chip-on-film package having test pad for electrical characteristic evaluation and method for forming the same
JP2003133653A (en) * 2001-10-25 2003-05-09 Hitachi Ltd Wiring board and semiconductor device mounting structure using the same
US6853430B2 (en) * 2001-02-13 2005-02-08 Sharp Kabushiki Kaisha Display element driving apparatus and display using the same
JP2006053338A (en) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd Liquid crystal display device
US7148427B2 (en) 2000-10-25 2006-12-12 Seiko Epson Corporation Wiring substrate, display device, semiconductor chip, and electronic equipment
JP2007123618A (en) * 2005-10-28 2007-05-17 Alps Electric Co Ltd Circuit board
CN100339966C (en) * 2004-05-11 2007-09-26 友达光电股份有限公司 Two-dimensional display
CN100416353C (en) * 2004-12-27 2008-09-03 东芝松下显示技术有限公司 Display device
JP2012243947A (en) * 2011-05-19 2012-12-10 Powertech Technology Inc Structure and method of non-array bump flip chip mold
JP2016092400A (en) * 2014-11-04 2016-05-23 株式会社リコー Holding structure of wiring member, liquid discharge head and liquid discharge device
JP2016221979A (en) * 2016-09-23 2016-12-28 ブラザー工業株式会社 Liquid discharge device and device
JP2017138377A (en) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ Display device
JP2020016818A (en) * 2018-07-27 2020-01-30 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and mounting structure
JP2022027427A (en) * 2020-07-31 2022-02-10 ▲き▼邦科技股▲分▼有限公司 Wiring structure of flexible circuit board
JP2023024935A (en) * 2021-08-09 2023-02-21 ▲き▼邦科技股▲分▼有限公司 Wiring structure of flexible circuit board

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148427B2 (en) 2000-10-25 2006-12-12 Seiko Epson Corporation Wiring substrate, display device, semiconductor chip, and electronic equipment
US6853430B2 (en) * 2001-02-13 2005-02-08 Sharp Kabushiki Kaisha Display element driving apparatus and display using the same
US7442968B2 (en) 2001-03-30 2008-10-28 Samsung Electronics Co., Ltd. Chip on film (COF) package having test pad for testing electrical function of chip and method for manufacturing same
JP4611600B2 (en) * 2001-03-30 2011-01-12 三星電子株式会社 Chip-on-film package having test pads for electrical property evaluation and chip-on-film package forming method
JP2002313847A (en) * 2001-03-30 2002-10-25 Samsung Electronics Co Ltd Chip-on-film package having test pad for electrical characteristic evaluation and method for forming the same
JP2003133653A (en) * 2001-10-25 2003-05-09 Hitachi Ltd Wiring board and semiconductor device mounting structure using the same
CN100339966C (en) * 2004-05-11 2007-09-26 友达光电股份有限公司 Two-dimensional display
JP2006053338A (en) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd Liquid crystal display device
CN100416353C (en) * 2004-12-27 2008-09-03 东芝松下显示技术有限公司 Display device
JP4564441B2 (en) * 2005-10-28 2010-10-20 アルプス電気株式会社 Circuit board
JP2007123618A (en) * 2005-10-28 2007-05-17 Alps Electric Co Ltd Circuit board
JP2012243947A (en) * 2011-05-19 2012-12-10 Powertech Technology Inc Structure and method of non-array bump flip chip mold
JP2016092400A (en) * 2014-11-04 2016-05-23 株式会社リコー Holding structure of wiring member, liquid discharge head and liquid discharge device
JP2017138377A (en) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ Display device
JP2016221979A (en) * 2016-09-23 2016-12-28 ブラザー工業株式会社 Liquid discharge device and device
JP2020016818A (en) * 2018-07-27 2020-01-30 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and mounting structure
JP2022027427A (en) * 2020-07-31 2022-02-10 ▲き▼邦科技股▲分▼有限公司 Wiring structure of flexible circuit board
JP2023024935A (en) * 2021-08-09 2023-02-21 ▲き▼邦科技股▲分▼有限公司 Wiring structure of flexible circuit board

Similar Documents

Publication Publication Date Title
JP3613098B2 (en) Circuit board and display device and electronic device using the same
US6542374B1 (en) Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
KR100457900B1 (en) Manufacturing method for manufacturing electro-optical device, and electro-optical device
JP3952125B2 (en) Composite flexible wiring board, electro-optical device, electronic equipment
US20090044967A1 (en) Circuit board, electronic circuit device, and display device
JP2000294897A (en) Circuit board, display device using the same and electronics
JP2000276068A (en) Display device and electronic equipment
JP2000275673A (en) Connecting use wiring board for electro-optical panel, electro-optical device, and electronic equipment
JP2002244577A (en) Flexible substrate, electrooptical device and electronic appliance
JP2003273476A (en) Mounting structure and method of manufacturing the same, electro-optical device and electronic device
JP2000294895A (en) Circuit board, its manufacture, display device using the same board and electronics
US7936570B2 (en) Liquid crystal display device
US6741315B1 (en) Liquid crystal device and electronic apparatus
JP2004096046A (en) Method and structure for mounting ic chip, thermocompression bonding device, method of manufacturing electrooptical device, electrooptical device and electronic equipment
JP2004087940A (en) Electronic component mounted board, electro-optical device, method of manufacturing the same, and electronic apparatus
KR100498848B1 (en) Circuit Board, And Display Device Using The Same And Electronic Equipment
JP2002032030A (en) Method for manufacturing electro-optic device, method for connecting terminal, electro-optic device and electronic apparatus
JP2003273486A (en) Packaging structure body and manufacturing method thereof, electro-optic device, and electronic equipment
JP2002323865A (en) Electro-optical device and electronic equipment
JP2000124575A (en) Wiring board, liquid crystal device and electronic equipment
JP2006210809A (en) Wiring board and mounting structure, and electro-optical device and electronic equipment
JP2000111939A (en) Liquid crystal display device
JP3675185B2 (en) Wiring board, liquid crystal device and electronic device
JP3674424B2 (en) Mounting structure, electro-optical device, and electronic apparatus
JP2002232098A (en) Wiring board, optoelectric device, and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206