JP2000293135A - Driving device for plasma display panel - Google Patents
Driving device for plasma display panelInfo
- Publication number
- JP2000293135A JP2000293135A JP9523199A JP9523199A JP2000293135A JP 2000293135 A JP2000293135 A JP 2000293135A JP 9523199 A JP9523199 A JP 9523199A JP 9523199 A JP9523199 A JP 9523199A JP 2000293135 A JP2000293135 A JP 2000293135A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- driver
- electrode
- sustain
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、マトリクス方式のプラ
ズマディスプレイパネル(PDP)の駆動装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix type plasma display panel (PDP) driving apparatus.
【0002】[0002]
【従来の技術】図5は、マトリクス表示方式のPDP1
を含むPDP駆動装置の構成を示す図である。図5にお
いて、PDP1にはX及びYの一対にて表示ラインに対
応した行電極対をなす行電極Y1〜Yn及び行電極X1〜
Xnが形成されている。更に、図示せぬ誘電体層及び放
電空間を挟んで行電極対と直交しかつ各交差部にて放電
セルを形成する列電極D1〜Dmが形成されている。アド
レスドライバ2は、映像信号に基づく各放電セル毎の画
素データに基づいて各放電セルに対し選択的に壁電荷を
形成せしめて発光放電セル又は非発光放電セルの設定を
する画素データパルスを発生し、これを1表示ライン毎
に列電極D1〜Dmに印加する。2. Description of the Related Art FIG. 5 shows a matrix display type PDP1.
FIG. 2 is a diagram illustrating a configuration of a PDP driving device including the above. In FIG. 5, row electrodes Y 1 to Y n and row electrodes X 1 to X n forming a row electrode pair corresponding to a display line are provided on the PDP 1 in a pair of X and Y.
X n are formed. Furthermore, the column electrodes D 1 to D m to form a orthogonal to the row electrode pairs across the dielectric layer and a discharge space (not shown) and a discharge cell at each intersection is formed. The address driver 2 selectively generates wall charges for each discharge cell based on pixel data for each discharge cell based on a video signal, and generates a pixel data pulse for setting a light emitting discharge cell or a non-light emitting discharge cell. and is applied to the column electrodes D 1 to D m in one display line by line it.
【0003】X行電極ドライバ3は、リセットパルス発
生部、維持放電パルスを発生するサスティンドライバ部
を備え、各放電セルの残留壁電荷量を初期化するための
リセットパルス、発光放電セルの放電発光を維持させる
ための維持放電パルスを発生し、これを上記行電極X1
〜Xnに印加する。Y行電極ドライバ4は、リセットパ
ルス発生部、維持放電パルスを発生するサスティンドラ
イバ部及び走査パルスを発生するスキャンドライバ部を
備え、各放電セルの残留壁電荷量を初期化するためのリ
セットパルス、発光放電セルの放電発光を維持させるた
めの維持放電パルス、発光放電セル又は非発光放電セル
の設定をするための走査パルスを発生し、これを上記行
電極Y1〜Ynに印加する。The X-row electrode driver 3 includes a reset pulse generating section and a sustain driver section for generating a sustain discharge pulse. A reset pulse for initializing the amount of residual wall charge of each discharge cell, discharge light emission of a light emitting discharge cell. , A sustaining discharge pulse is generated for maintaining the above-mentioned row electrode X 1.
~ Xn . The Y row electrode driver 4 includes a reset pulse generator, a sustain driver that generates a sustain discharge pulse, and a scan driver that generates a scan pulse. A reset pulse for initializing the residual wall charge of each discharge cell, sustain pulse for sustaining a discharge light emission of the light-emitting discharge cell, and generates a scan pulse to the set of light-emitting discharge cell or non-light emitting discharge cell, and applies to the row electrodes Y 1 to Y n.
【0004】上述のスキャンドライバ部は、2つのスイ
ッチング素子を直列接続しその接続点を行電極対(維持
電極対)の一方に接続する構成となっており、維持放電
期間にサスティンドライバ部による維持パルスの印加時
の駆動電流をスキャンドライバ部の上述スイッチング素
子とは別個に設けたスイッチング素子を介して行電極対
の一方(Y電極)に供給するように構成されており、回
路規模が大きく、コスト高になるという問題があった。The above-described scan driver section has a configuration in which two switching elements are connected in series and the connection point is connected to one of a pair of row electrodes (a pair of sustain electrodes), and is maintained by a sustain driver section during a sustain discharge period. The driving current at the time of application of the pulse is supplied to one of the row electrode pairs (Y electrodes) via a switching element provided separately from the switching element of the scan driver unit, so that the circuit scale is large. There was a problem that the cost was high.
【0005】[0005]
【発明が解決しようとする課題】本発明は、上述の問題
を解決するためになされたものであり、回路構成を簡略
化した低コストなサスティンドライバ部及びスキャンド
ライバ部を備えたプラズマディスプレイパネルの駆動装
置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and has been developed for a plasma display panel having a low-cost sustain driver and scan driver which has a simplified circuit configuration. It is an object to provide a driving device.
【0006】[0006]
【課題を解決するための手段】請求項1に記載の発明に
係るプラズマディスプレイパネルは、複数の行電極対と
行電極対に交差して配列され各交差部にて放電セルを形
成する複数の列電極と、発光セルのみを発光維持するた
めに行電極対の一方に維持放電パルスを供給するサステ
ィンドライバと、発光セル及び非発光セルを選択するた
めに走査パルスを行電極対の一方に供給するスキャンド
ライバとを備えたプラズマディスプレイパネルの駆動装
置であって、スキャンドライバ内においてサスティンド
ライバによる駆動電流が充電時と放電時に同一の経路を
流れるように構成する。According to a first aspect of the present invention, there is provided a plasma display panel comprising a plurality of row electrode pairs and a plurality of row electrode pairs intersecting the row electrode pairs and forming discharge cells at each intersection. A column electrode, a sustain driver that supplies a sustain discharge pulse to one of the row electrode pairs to maintain light emission only in the light emitting cells, and a scan pulse to one of the row electrode pairs to select light emitting cells and non-light emitting cells And a driving driver for driving the plasma display panel, the driving current of the sustain driver in the scan driver flowing through the same path during charging and discharging.
【0007】請求項2に記載の発明に係るプラズマディ
スプレイパネルは、請求項1に記載のプラズマディスプ
レイパネルであって、スキャンドライバは、行電極対の
他方に各々の一端が共通接続された2つのスイッチング
素子を有し、スキャンドライバの作動時には2つのスイ
ッチング素子の内の一方の他端に第1電位が印加され、
2つのスイッチング素子の内の他方の他端に第1電位よ
り低く走査パルスの電位に等しい第2電位が印加され、
サスティンドライバの作動時にサスティンドライバの出
力が一方又は他方のスイッチング素子の他端に電気的に
接続されることを特徴とする。A plasma display panel according to a second aspect of the present invention is the plasma display panel according to the first aspect, wherein the scan driver includes two row electrodes each having one end commonly connected to the other end of the row electrode pair. A switching element, a first potential is applied to the other end of one of the two switching elements when the scan driver operates,
A second potential lower than the first potential and equal to the potential of the scan pulse is applied to the other end of the two switching elements,
When the sustain driver operates, an output of the sustain driver is electrically connected to the other end of one or the other switching element.
【0008】請求項3に記載の発明に係るプラズマディ
スプレイパネルは、請求項2に記載のプラズマディスプ
レイパネルであって、駆動電流の経路は、2つのスイッ
チング素子の一方とそれに並列に接続されたダイオード
又は2つのスイッチング素子の他方とそれに並列に接続
されたダイオードからなることを特徴とする。According to a third aspect of the present invention, there is provided the plasma display panel according to the second aspect, wherein the path of the driving current is one of the two switching elements and a diode connected in parallel to one of the two switching elements. Alternatively, it is characterized by comprising the other of the two switching elements and a diode connected in parallel thereto.
【0009】本発明のプラズマディスプレイパネルにお
いて、スキャンドライバは、行電極対の他方に各々の一
端が共通接続された2つのスイッチング素子が設けら
れ、2つのスイッチング素子の内の一方の他端に第1電
位が印加され、2つのスイッチング素子の内の他方の他
端に第1電位より低く走査パルスの電位に等しい第2電
位が印加され、サスティンドライバの作動時にサスティ
ンドライバの出力が一方又は他方のスイッチング素子の
他端に電気的に接続されるように構成することにより、
スキャンドライバ内においてサスティンドライバによる
駆動電流が充電時と放電時に同一の経路を流れるように
作用する。In the plasma display panel according to the present invention, the scan driver is provided with two switching elements each having one end commonly connected to the other of the row electrode pairs, and a scan driver at the other end of one of the two switching elements. One potential is applied, a second potential lower than the first potential and equal to the potential of the scan pulse is applied to the other end of the two switching elements, and when the sustain driver operates, the output of the sustain driver becomes one or the other. By being configured to be electrically connected to the other end of the switching element,
In the scan driver, the drive current by the sustain driver acts so as to flow on the same path during charging and discharging.
【0010】[0010]
【発明の実施の形態】図1は、本発明の第1実施形態に
かかるPDP1の駆動装置の構成を示す図である。図1
において、行電極Xjは、行電極X1〜Xnの内の第j行
(第j表示ラインを構成する一方の電極)であり、行電
極Yjは、行電極Y1〜Ynの内の第j行(第j表示ライ
ンを構成する他方の電極)である。対をなす行電極Xj
とYjとの間はコンデンサC0として作用する。X行電極
ドライバ3は、電源B1、スイッチング素子S1〜S
4、ダイオードD1及びD2、コイルL1及びL2、コ
ンデンサC1からなる第1サスティンドライバと、抵抗
R1、スイッチング素子S8及び電源B2からなるリセ
ットパルス発生部とで構成されている。FIG. 1 is a diagram showing a configuration of a driving device of a PDP 1 according to a first embodiment of the present invention. FIG.
, The row electrode X j is the j-th row (one electrode constituting the j-th display line) among the row electrodes X 1 to X n , and the row electrode Y j is the row electrode Y 1 to Y n And j-th row (the other electrode forming the j-th display line). Paired row electrodes X j
And between the Y j acts as a capacitor C 0. The X row electrode driver 3 includes a power supply B1, switching elements S1 to S
4, a first sustain driver including diodes D1 and D2, coils L1 and L2, and a capacitor C1, and a reset pulse generating unit including a resistor R1, a switching element S8, and a power supply B2.
【0011】電源B1は電圧Vs1(例えば、170V)
を出力し、電源B2は電圧Vr1(例えば、−190V)
を出力する。電源B1の正側端子はスイッチング素子S
3を介して電極Xjへの接続ライン11に接続され、負
側端子はアースに接続されている。接続ライン11とア
ースとの間にはスイッチング素子S4が接続され、更に
接続ライン11とアースとの間にはスイッチング素子S
1、ダイオードD1及びコイルL1からなる直列回路
と、コイルL2、ダイオードD2及びスイッチング素子
S2からなる直列回路とがコンデンサC1を介して共通
にアース側に接続されている。尚、ダイオードD1はコ
ンデンサC1側をアノード、ダイオードD2はコンデン
サC1側をカソードとして接続されている。また、電源
B2の負側端子はスイッチング素子S8及び抵抗R1を
介して接続ライン11に接続され、電源B2の正側端子
はアース接続されている。The power supply B1 has a voltage V s1 (for example, 170 V).
And the power supply B2 outputs the voltage V r1 (for example, -190 V).
Is output. The positive terminal of the power supply B1 is a switching element S
3 is connected to the connection line 11 to the electrode Xj , and the negative terminal is connected to the ground. A switching element S4 is connected between the connection line 11 and the ground, and a switching element S4 is connected between the connection line 11 and the ground.
1, a series circuit including a diode D1 and a coil L1, and a series circuit including a coil L2, a diode D2, and a switching element S2 are commonly connected to the ground via a capacitor C1. The diode D1 is connected with the capacitor C1 side as an anode, and the diode D2 is connected with the capacitor C1 side as a cathode. The negative terminal of the power supply B2 is connected to the connection line 11 via the switching element S8 and the resistor R1, and the positive terminal of the power supply B2 is grounded.
【0012】Y電極ドライバ4は、電源B3、スイッチ
ング素子S11〜S14、ダイオードD3及びD4、コ
イルL3及びL4、コンデンサC2からなる第2サステ
ィンドライバと、抵抗R2、スイッチング素子S16及
び電源B4からなるリセットパルス発生部、電源B6、
スイッチング素子S21及びS22、ダイオードD5及
びD6からなるスキャンドライバとで構成されている。The Y electrode driver 4 includes a second sustain driver including a power supply B3, switching elements S11 to S14, diodes D3 and D4, coils L3 and L4, and a capacitor C2, and a reset including a resistor R2, a switching element S16, and a power supply B4. Pulse generator, power supply B6,
The scan driver includes switching elements S21 and S22 and diodes D5 and D6.
【0013】電源B3はVs1(例えば、170V)を出
力し、電源B4は電圧Vr1(例えば、−190V)を出
力し、電源B6は電圧Vh(例えば、10〜20V)を
出力する。電源B3の正側端子はスイッチング素子S1
3を介してスイッチング素子15への接続ライン12に
接続され、負側端子はアースに接続されている。接続ラ
イン12とアースとの間にはスイッチング素子S14が
接続され、更に接続ライン12とアースとの間にはスイ
ッチング素子S11、ダイオードD3及びコイルL3か
らなる直列回路と、コイルL4、ダイオードD4及びス
イッチング素子S12からなる直列回路とがコンデンサ
C2を介して共通にアース側に接続されている。尚、ダ
イオードD3はコンデンサC2側をアノード、ダイオー
ドD4はコンデンサC1側をカソードとして接続されて
いる。The power supply B3 outputs V s1 (for example, 170V), the power supply B4 outputs a voltage V r1 (for example, -190V), and the power supply B6 outputs a voltage V h (for example, 10 to 20V). The positive terminal of the power supply B3 is a switching element S1
3 is connected to the connection line 12 to the switching element 15, and the negative terminal is connected to the ground. A switching element S14 is connected between the connection line 12 and the ground, and a series circuit including the switching element S11, the diode D3 and the coil L3, a coil L4, a diode D4, and a switching circuit are connected between the connection line 12 and the ground. The series circuit including the element S12 is commonly connected to the ground via a capacitor C2. The diode D3 is connected to the capacitor C2 side as an anode, and the diode D4 is connected to the capacitor C1 side as a cathode.
【0014】接続ライン12は、スイッチング素子S1
5を介して電源B6の正側端子への接続ライン13に接
続されている。電源B4の負側端子はアース接続され、
正側端子はスイッチング素子S16及び抵抗R2を介し
て接続ライン13に接続されている。接続ライン13
(電源B6の正側端子)はスイッチング素子S21を介
して接続ライン14に接続され、電源B6の負側端子は
スイッチング素子S22を介して接続ライン14に接続
されている。また、スイッチング素子S21と並列にダ
イオードD5が接続され、スイッチング素子S22と並
列にダイオードD6が接続されている。尚、ダイオード
D5は接続ライン14側をアノード、ダイオードD6は
接続ライン14側をカソードとして接続されている。上
述のスイッチング素子S1〜S4、S8、S11〜S1
4、S16、S21、S22のオン、オフは、図示しな
い制御回路からの制御信号によって制御される。図1の
各スイッチング素子の矢印が制御回路からの制御信号入
力端子である。The connection line 12 is connected to the switching element S1
5 is connected to the connection line 13 to the positive terminal of the power supply B6. The negative terminal of the power supply B4 is grounded,
The positive terminal is connected to the connection line 13 via the switching element S16 and the resistor R2. Connection line 13
The (positive terminal of the power supply B6) is connected to the connection line 14 via the switching element S21, and the negative terminal of the power supply B6 is connected to the connection line 14 via the switching element S22. Further, a diode D5 is connected in parallel with the switching element S21, and a diode D6 is connected in parallel with the switching element S22. The diode D5 is connected with the connection line 14 side as an anode, and the diode D6 is connected with the connection line 14 side as a cathode. The above-described switching elements S1 to S4, S8, S11 to S1
4, ON and OFF of S16, S21 and S22 are controlled by a control signal from a control circuit (not shown). The arrow of each switching element in FIG. 1 is a control signal input terminal from the control circuit.
【0015】次にかかる構成のPDP1の駆動装置の動
作について図2のタイミングチャートを参照しつつ説明
する。PDP1の駆動シーケンスは、リセット期間、ア
ドレス期間及びサスティン期間を1サイクルとしてい
る。Next, the operation of the driving device for the PDP 1 having such a configuration will be described with reference to the timing chart of FIG. The drive sequence of the PDP 1 includes a reset period, an address period, and a sustain period as one cycle.
【0016】先ず、リセット期間になると、Y行電極ド
ライバ4のスイッチング素子21がオンとなり、同時に
X行電極ドライバ3のスイッチング素子8及びY行電極
ドライバ4のスイッチング素子16がオンとなる。その
他のスイッチング素子は、リセット期間中オフとなって
いる。スイッチング素子S8のオンにより電極Xjから
抵抗R1、スイッチング素子8を介して電源B2の負側
端子に電流が流れ、また、スイッチング素子S16のオ
ンにより電源B4の正側端子からスイッチング素子S1
6、抵抗R2、スイッチング素子S21を介して電極Y
jに電流が流れ込む。電極Xjの電位はコンデンサC0と
抵抗R1との時定数により徐々に低下してリセットパル
スRPxとなり、電極Yjの電位はコンデンサC0と抵抗
R1との時定数により徐々に上昇してリセットパルスR
Pyとなる。このリセットパルスRPxは全ての行電極X
1〜Xnに同時に印加され、また、リセットパルスRPy
も全ての行電極Y1〜Ynに同時に印加される。First, in the reset period, the switching element 21 of the Y row electrode driver 4 turns on, and at the same time, the switching element 8 of the X row electrode driver 3 and the switching element 16 of the Y row electrode driver 4 turn on. Other switching elements are off during the reset period. When the switching element S8 is turned on, a current flows from the electrode Xj to the negative terminal of the power supply B2 via the resistor R1 and the switching element 8, and when the switching element S16 is turned on, the current flows from the positive terminal of the power supply B4 to the switching element S1.
6, the electrode Y via the resistor R2 and the switching element S21.
Current flows into j . Gradually decreased to a reset pulse RP x becomes the time constant of the potential of the electrode X j and the capacitor C 0 and the resistor R1, the potential of the electrode Y j is gradually increased by the time constant of the capacitor C 0 and the resistor R1 Reset pulse R
The P y. This reset pulse RP x is applied to all the row electrodes X
It is applied simultaneously to the 1 to X n, The reset pulse RP y
It is also simultaneously applied to all the row electrodes Y 1 to Y n.
【0017】これらリセットパルスRPx及びRPyの同
時印加により、PDP1の全ての放電セルが一斉に放電
励起して荷電粒子が発生し、この放電の終息後、全ての
放電セルの誘電体層上には所定量の壁電荷が蓄積され、
発光放電セル状態となる。スイッチング素子S8及びス
イッチング素子S16は、所定時間経過し、リセットパ
ルスRPx及びRPyが飽和した後、オフとなる。また、
この時点にスイッチング素子S4、S14及びS15が
オンとなり、電極Xj及びYjは共にアースされる。これ
によりリセットパルスRPx及びRPyが終了する。[0017] The simultaneous application of these reset pulses RP x and RP y, and discharge-excited simultaneously all the discharge cells of PDP1 charged particles are generated, after termination of the discharge, all the discharge cells dielectric layer Accumulates a predetermined amount of wall charges,
It becomes a light emitting discharge cell state. Switching elements S8 and the switching element S16, and the lapse of a predetermined time after the reset pulse RP x and RP y is saturated turned off. Also,
At this time, the switching elements S4, S14 and S15 are turned on, and the electrodes Xj and Yj are both grounded. Thus the reset pulse RP x and RP y is finished.
【0018】次に、アドレス期間が始まり、アドレスド
ライバ2は、映像信号に基づいて各放電セルに対し選択
的に壁電荷を形成せしめて発光放電セル又は非発光放電
セルの設定をする画素データパルスDP1〜DPmを発生
し、これを1表示ライン毎に列電極D1〜Dmに印加す
る。図2に示すように電極Yj、Yj+1に対しては画素デ
ータパルスDPj、Dpj+1が印加される。Y電極ドライ
バ4は、上記画素データパルス群DP1〜DPm各々のタ
イミングに同期させて負電圧の走査パルスSPを行電極
Y1〜Ynに順次印加して行く。Next, the address period starts, and the address driver 2 selectively forms a wall charge for each discharge cell based on a video signal to set a light emitting discharge cell or a non-light emitting discharge cell. generates a DP 1 to DP m, is applied to the column electrodes D 1 to D m in one display line by line it. As shown in FIG. 2, pixel data pulses DP j and Dp j + 1 are applied to the electrodes Y j and Y j + 1 . The Y electrode driver 4 sequentially applies negative voltage scanning pulses SP to the row electrodes Y 1 to Y n in synchronization with the timings of the pixel data pulse groups DP 1 to DP m .
【0019】電極Yjについて説明すると、アドレスド
ライバ2からの画素データパルスDPjの印加に同期し
てスイッチング素子S21がオフとなり、スイッチング
素子S22がオンとなる。これにより、電源B6の負側
端子の電圧Vhを示す負電位が電極Yjに走査パルスSP
として印加される。そして、アドレスドライバ2からの
画素データパルスDPjの終了に同期してスイッチング
素子S21がオンとなり、スイッチング素子S22がオ
フとなり、電極Yjがアースされる。その後、電極Yj+1
についても図2に示すように、電極Yjと同様にアドレ
スドライバ2からの画素データパルスDPj+1の印加に同
期して走査パルスSPが印加される。[0019] For electrode Y j will be described, switching element S21 is turned off in synchronization with the application of the pixel data pulse DP j from the address driver 2, the switching element S22 is turned on. Thus, the negative side negative potential electrode Y j in the scanning pulse SP showing the voltage V h of the terminal of the power source B6
Is applied. Then, switching element S21 is turned on in synchronization with the completion of the pixel data pulse DP j from the address driver 2, the switching element S22 is turned off, the electrode Y j is grounded. Then, the electrode Y j + 1
2, the scanning pulse SP is applied in synchronization with the application of the pixel data pulse DP j + 1 from the address driver 2 as in the case of the electrode Yj .
【0020】走査パルスが印加された行電極に属する放
電セルの内では、正電圧の画素データパルスが同時に印
加された放電セルにおいてのみ放電が生じ、その壁電荷
が消去される。一方、走査パルスが印加されるものの正
電圧の画素データパルスが同時に印加されなかった放電
セルでは放電が生じないため、壁電荷が残留したままと
なる。この際、壁電荷が残留したままとなった放電セル
は、発光放電セルとなり、壁電荷が消去された放電セル
は非発光放電セルとなる。In the discharge cells belonging to the row electrodes to which the scan pulse is applied, discharge occurs only in the discharge cells to which the positive voltage pixel data pulse is simultaneously applied, and the wall charges are erased. On the other hand, no discharge occurs in a discharge cell to which a scanning pulse is applied but a positive voltage pixel data pulse is not applied at the same time, so that wall charges remain. At this time, the discharge cells in which the wall charges remain remain become light emitting discharge cells, and the discharge cells in which the wall charges have been erased become non-light emitting discharge cells.
【0021】次に、サスティン期間が始まり、スイッチ
ング素子S4をオフとし、スイッチング素子S1をオン
とすることにより、コンデンサC1に蓄えられている電
荷に基づいて、コイルL1、ダイオードD1、そしてス
イッチング素子S1を介して電流が電極Xjに流れコン
デンサC0が充電される。このとき、コイルL1及びコ
ンデンサC0の時定数により電極Xjの電位は図2に示す
ように徐々に上昇する。コイルL1及びコンデンサC0
による共振周期の半周期が経過した時点で、スイッチン
グ素子S1をオフとし、スイッチング素子S3をオンと
する。これにより、電極Xjの電位が電源B1の正側端
子の電位Vs1にクランプされる。Next, a sustain period starts, the switching element S4 is turned off, and the switching element S1 is turned on. Based on the electric charge stored in the capacitor C1, the coil L1, the diode D1, and the switching element S1 are turned on. flows capacitor C 0 current to the electrode X j through a charged. At this time, the potential of the electrode X j by the time constant of the coil L1 and the capacitor C 0 is increased gradually as shown in FIG. Coil L1 and capacitor C 0
When a half cycle of the resonance cycle has elapsed, the switching element S1 is turned off and the switching element S3 is turned on. Thereby, the potential of the electrode Xj is clamped to the potential Vs1 of the positive terminal of the power supply B1.
【0022】それから所定時間経過後、スイッチング素
子S3をオフとし、スイッチング素子S2をオンとする
ことにより、コンデンサC0に蓄えられている電荷に基
づいて、コイルL2、ダイオードD2、そしてスイッチ
ング素子S2を介して電流がコンデンサC1に流れ、コ
ンデンサC1が充電される。このとき、コイルL2及び
コンデンサC0の時定数により電極Xjの電位は図2に示
すように徐々に低下する。コイルL2及びコンデンサC
0による共振周期の半周期が経過した時点(電極Xjの電
位が0Vに達した時点)でスイッチング素子S2をオフ
とし、スイッチング素子S4をオンとする。[0022] Then after a predetermined time has elapsed, the switching element S3 is turned OFF, by turning on the switching element S2, based on the charge stored in the capacitor C 0, the coil L2, the diode D2 and switching element S2, A current flows through the capacitor C1 through the capacitor C1, and the capacitor C1 is charged. At this time, the potential of the electrode X j by the time constant of the coil L2 and the capacitor C 0 decreases gradually as shown in FIG. Coil L2 and capacitor C
When a half cycle of the resonance cycle due to 0 has elapsed (when the potential of the electrode Xj reaches 0 V), the switching element S2 is turned off and the switching element S4 is turned on.
【0023】かかる動作により、X行電極ドライバ3
は、図2に示すような正電圧の維持放電パルスIPxを
電極Xjに印加する。維持放電パルスIPxを消滅させる
スイッチング素子S4のオンと同時に、Y行電極ドライ
バ4では、スイッチング素子S11をオンとし、スイッ
チング素子S14をオフとする。スイッチング素子S1
4がオンであったときには電極Yjの電位は0Vのアー
ス電位となっているがスイッチング素子S11がオンに
なり、スイッチング素子S14がオフになると、コンデ
ンサC2に蓄えられている電荷に基づいて、コイルL
3、ダイオードD3、スイッチング素子S11、スイッ
チング素子S15、スイッチング素子S21を介して電
流が電極Yjに流れコンデンサC0が充電される。このと
き、コイルL3及びコンデンサC0の時定数により電極
Yjの電位は図2に示すように徐々に上昇する。With this operation, the X-row electrode driver 3
Applies a sustain discharge pulse IPx having a positive voltage as shown in FIG. 2 to the electrode Xj . Sustain discharge pulse IP x simultaneously with the ON of the switching element S4 to annihilate, the Y row electrode driver 4, the switching element S11 is turned on, and turns off the switching element S14. Switching element S1
4 is on, the potential of the electrode Yj is at the ground potential of 0 V, but when the switching element S11 is turned on and the switching element S14 is turned off, based on the electric charge stored in the capacitor C2, Coil L
3, the diode D3, the switching element S11, switching element S15, the current through the switching element S21 is flowing capacitor C 0 is charged to the electrode Y j. At this time, the potential of the electrode Y j by the time constant of the coil L3 and the capacitor C 0 is increased gradually as shown in FIG.
【0024】コイルL3及びコンデンサC0による共振
周期の半周期が経過した時点で、スイッチング素子S1
1をオフとし、スイッチング素子S13をオンとする。
これにより、電極Yjの電位が電源B3の正側端子の電
位Vs1にクランプされる。それから所定時間経過後、ス
イッチング素子S13をオフとし、スイッチング素子S
12をオンとすることにより、コンデンサC0に蓄えら
れている電荷に基づいて、ダイオードD5、スイッチン
グ素子S15、コイルL4、ダイオードD4、そしてス
イッチング素子S12を介して電流がコンデンサC2に
流れ、コンデンサC2が充電される。このとき、コイル
L4及びコンデンサC0の時定数により電極Xjの電位は
図2に示すように徐々に低下する。コイルL4及びコン
デンサC0による共振周期の半周期が経過した時点(電
極Yjの電位が0Vに達した時点)でスイッチング素子
S12をオフとし、スイッチング素子S14をオンとす
る。[0024] When the half cycle of the resonant period by the coil L3 and the capacitor C 0 has elapsed, the switching element S1
1 is turned off, and the switching element S13 is turned on.
Thus, the potential of the electrode Y j is clamped to the potential V s1 of the positive terminal of the power source B3. After a lapse of a predetermined time, the switching element S13 is turned off, and the switching element S13 is turned off.
By turning on the 12, based on the charge stored in the capacitor C 0, the diode D5, flows to the switching element S15, the coil L4, the diode D4, and the capacitor C2 current through the switching element S12, capacitor C2 Is charged. At this time, the potential of the electrode X j by the time constant of the coil L4 and the capacitor C 0 decreases gradually as shown in FIG. The switching element S12 is turned off when the half period of the resonance cycle by the coil L4 and the capacitor C 0 has elapsed (when the potential of the electrode Y j reaches 0V), and turns on the switching element S14.
【0025】かかる動作により、Y電極ドライバ4は、
図2に示すような正電圧の維持放電パルスIPyを電極
Yjに印加する。このように、サスティン期間において
は、維持放電パルスIPxと維持放電パルスIPyとが交
互に生成され、行電極X1〜Xnと行電極Y1〜Ynとに交
互に印加される。その結果、上述の壁電荷が残留したま
まの発光放電セルでは、放電発光を繰り返し、その発光
状態が維持される。With this operation, the Y electrode driver 4
The sustain discharge pulse IP y positive voltage as shown in FIG. 2 is applied to the electrode Y j. Thus, in the sustain period, the sustain discharge pulse IP x and sustain discharge pulse IP y are alternately generated and alternately applied to the row electrodes X 1 to X n and row electrodes Y 1 to Y n. As a result, in the light emitting discharge cells in which the wall charges remain, the discharge light emission is repeated and the light emitting state is maintained.
【0026】上述のスキャンドライバは、スイッチング
素子S21としてPMOS−FET又はNMOS−FE
Tを用い、スイッチング素子S22としてNMOS−F
ETを用いて、それらの直列接続によりその接続点を行
電極Yjへの出力とする構成となっている。また、第2
サスティンドライバによる駆動電流は、スキャンドライ
バ内の並列接続されたスイッチング素子21とダイオー
ドD5からなる経路を充電時と放電時に流れるように構
成されている。The above-described scan driver uses a PMOS-FET or NMOS-FE as the switching element S21.
T, and NMOS-F as the switching element S22.
The connection points are output to the row electrodes Yj by connecting them in series using ET. Also, the second
The driving current of the sustain driver is configured to flow through a path including the switching element 21 and the diode D5 connected in parallel in the scan driver during charging and discharging.
【0027】尚、ダイオードD5は、スイッチング素子
21をMOS−FETで構成した場合、MOS−FET
内部の寄生ダイオードで構成するようにしても良い。上
述の第1実施形態においては、第2サスティンドライバ
の出力をスキャンドライバの電源B6の正側端子(スイ
ッチング素子21の他端)に接続する構成を示したが、
第2サスティンドライバの出力をスキャンドライバの電
源の負側側端子(スイッチング素子22の他端)に接続
するように構成しても良い。When the switching element 21 is composed of a MOS-FET, the diode D5 is
It may be configured by an internal parasitic diode. In the above-described first embodiment, the configuration has been described in which the output of the second sustain driver is connected to the positive terminal (the other end of the switching element 21) of the power supply B6 of the scan driver.
The output of the second sustain driver may be connected to the negative terminal (the other end of the switching element 22) of the power supply of the scan driver.
【0028】図3はかかる構成を有するPDP1の駆動
装置(第2実施形態)を示しており、図1及び図5と同
一部分は同一の符号を用いて示している。この図3のP
DP1の駆動装置では、スイッチング素子S15に接続
されている接続ライン13には電源B6の負側端子が接
続されている。電源B6はスイッチング素子S21を介
して電極Yjへの接続ライン14に接続され、接続ライ
ン13と接続された電源B6の負側端子はスイッチング
素子S22を介して電極Y jへの接続ライン14に接続
されている。スイッチング素子S21にはダイオードD
5が並列に接続され、また、スイッチング素子S22に
はダイオードD6が並列に接続されている。尚、ダイオ
ードD5は接続ライン14側をアノード、ダイオードD
6は接続ライン14側をカソードとして接続されてい
る。FIG. 3 shows the driving of the PDP 1 having such a configuration.
FIG. 6 shows an apparatus (second embodiment), which is the same as FIG. 1 and FIG.
Portions are indicated using the same reference numerals. P in FIG.
Connected to switching element S15 in DP1 drive
The connection line 13 is connected to the negative terminal of the power supply B6.
Has been continued. Power supply B6 is connected via switching element S21.
Electrode YjTo the connection line 14
The negative terminal of the power supply B6 connected to the
The electrode Y via the element S22 jConnect to connection line 14
Have been. The switching element S21 has a diode D
5 are connected in parallel, and the switching element S22
Has a diode D6 connected in parallel. In addition, Daio
The diode D5 has an anode on the connection line 14 side and a diode D
6 is connected with the connection line 14 side as a cathode.
You.
【0029】また、電源B5の正側端子がアース接続さ
れ、その負側端子がスイッチング素子S17及び抵抗R
3を介して接続ライン13に接続されている。電源B6
は電圧Voff(例えば、10〜20V)を発生し、電源
B6は電圧Vh(例えば、140V)を発生する。その
他の構成は、図1及び図5に示した装置と同一であるの
で、説明を省略する。The positive terminal of the power supply B5 is connected to ground, and the negative terminal thereof is connected to the switching element S17 and the resistor R.
3 to a connection line 13. Power supply B6
Generates a voltage V off (for example, 10 to 20 V), and the power supply B6 generates a voltage V h (for example, 140 V). The other configuration is the same as that of the apparatus shown in FIGS. 1 and 5, and the description is omitted.
【0030】次にかかる構成のPDP1の駆動装置の動
作について図4のタイミングチャートを参照しつつ説明
する。このPDP1の駆動シーケンスが、リセット期
間、アドレス期間及びサスティン期間を1サイクルとし
ていることは図2の駆動装置と同様である。Next, the operation of the driving device of the PDP 1 having such a configuration will be described with reference to the timing chart of FIG. The drive sequence of the PDP 1 is similar to the drive device of FIG. 2 in that the reset period, the address period, and the sustain period are one cycle.
【0031】先ず、リセット期間になると、X電極ドラ
イバ3のスイッチング素子S8がオンとなり、同時にY
電極ドライバ4のスイッチング素子S16及びS22が
オンとなる。その他のスイッチング素子は、オフとなっ
ている。スイッチング素子S8のオンにより電極Xjか
ら抵抗R1、スイッチング素子8を介して電源B2の負
側端子に電流が流れ、また、スイッチング素子S16の
オンにより電源B4の正側端子からスイッチング素子S
16、抵抗R2、スイッチング素子S22を介して電極
Yjに電流が流れ込む。電極Xjの電位はコンデンサC0
と抵抗R1との時定数により徐々に低下してリセットパ
ルスRPxとなり、電極Yjの電位はコンデンサC0と抵
抗R1との時定数により徐々に上昇してリセットパルス
RPyとなる。リセットパルスRPxの電位は飽和して−
Vr1電圧となり、リセットパルスRPyの電位は飽和し
てVr1電圧となる。このリセットパルスRPxは全ての
行電極X1〜Xnに同時に印加され、また、リセットパル
スRPyも全ての行電極Y1〜Ynに同時に印加される。First, in the reset period, the switching element S8 of the X electrode driver 3 is turned on, and
The switching elements S16 and S22 of the electrode driver 4 are turned on. Other switching elements are off. When the switching element S8 is turned on, a current flows from the electrode Xj to the negative terminal of the power supply B2 via the resistor R1 and the switching element 8, and when the switching element S16 is turned on, the current flows from the positive terminal of the power supply B4 to the switching element S2.
16, a current flows into the electrode Yj via the resistor R2 and the switching element S22. The potential of the electrode Xj is equal to the potential of the capacitor C 0.
Gradually decreased to a reset pulse RP x becomes the time constant of the resistor R1, the potential of the electrode Y j is the reset pulse RP y rises gradually by the time constant of the capacitor C 0 and the resistor R1. Potential of the reset pulse RP x is saturated -
Becomes V r1 voltage, the potential of the reset pulse RP y is the V r1 voltage is saturated. The reset pulse RP x is simultaneously applied to all the row electrodes X 1 to X n, the same time is applied to the reset pulse RP y also all the row electrodes Y 1 to Y n.
【0032】これらリセットパルスRPx及びRPyの同
時印加により、PDP1の全ての放電セルが一斉に放電
励起して荷電粒子が発生し、この放電の終息後、全ての
放電セルの誘電体層上には所定量の壁電荷が蓄積され、
発光放電セル状態となる。スイッチング素子S8及びス
イッチング素子S16は、所定時間経過し、リセットパ
ルスRPx及びRPyが飽和した後、リセット期間終了前
にオフとなる。また、この時点にスイッチング素子S
4,S14及びS15がオンとなり、電極X j及びYjは
共にアースされる。これによりリセットパルスRPx及
びRPyが終了する。These reset pulses RPxAnd RPySame
All discharge cells of PDP1 are discharged at once
When excited, charged particles are generated.
A predetermined amount of wall charge is accumulated on the dielectric layer of the discharge cell,
It becomes a light emitting discharge cell state. Switching element S8 and switch
After a predetermined time has passed, the switching element S16 is reset.
Luz RPxAnd RPyAfter the saturation, before the end of the reset period
Off. At this time, the switching element S
4, S14 and S15 are turned on, and the electrode X jAnd YjIs
Both are grounded. Thereby, the reset pulse RPxPassing
And RPyEnds.
【0033】次に、アドレス期間が開始されと、スイッ
チング素子S14及びS15がオフとなり、スイッチン
グ素子S17及びS21がオンとなり、同時にスイッチ
ング素子S22がオフとなる。スイッチング素子S17
及びS21のオンにより、正電位(Vh−Voff)が電極
Yjに印加される。アドレス期間において、アドレスド
ライバ2は、映像信号に基づいて各放電セルに対し選択
的に壁電荷を形成せしめて発光放電セル又は非発光放電
セルの設定をする画素データパルスDP1〜DPmを発生
し、これを1表示ライン毎に列電極D1〜Dmに印加す
る。図4に示すように電極Yj、Yj+1に対しては画素デ
ータパルスDPj、Dpj+1が印加される。Next, when the address period starts, the switching elements S14 and S15 are turned off, the switching elements S17 and S21 are turned on, and at the same time, the switching element S22 is turned off. Switching element S17
And by turning on the S21, the positive potential (V h -V off) is applied to the electrode Y j. In the address period, the address driver 2 generates pixel data pulses DP 1 to DP m for selectively forming a light emitting discharge cell or a non-light emitting discharge cell by selectively forming wall charges for each discharge cell based on a video signal. and is applied to the column electrodes D 1 to D m in one display line by line it. As shown in FIG. 4, pixel data pulses DP j and Dp j + 1 are applied to the electrodes Y j and Y j + 1 .
【0034】アドレスドライバ2からの画素データパル
スDPjの印加に同期してスイッチング素子S21がオ
フとなり、スイッチング素子S22がオンとなる。これ
により、電源B5の負側端子の−Voff電圧を示す負電
位がスイッチング素子S22を介して電極Yjに走査パ
ルスSPとして印加される。そして、アドレスドライバ
2からの画素データパルスDPjの終了に同期してスイ
ッチング素子S21がオンとなり、スイッチング素子S
22がオフとなり、電極Yjに所定の正電位(Vh−V
off)が印加される。その後、電極Yj+1についても図4
に示すように、電極Yjと同様にアドレスドライバ2か
らの画素データパルスDPj+1の印加に同期して走査パル
スSPが印加される。The switching element S21 is turned off in synchronization with the application of the pixel data pulse DP j from the address driver 2, the switching element S22 is turned on. As a result, a negative potential indicating the -V off voltage of the negative terminal of the power supply B5 is applied as the scan pulse SP to the electrode Yj via the switching element S22. Then, switching element S21 is turned on in synchronization with the completion of the pixel data pulse DP j from the address driver 2, the switching element S
22 is turned off, the predetermined positive potential to the electrode Y j (V h -V
off ) is applied. Thereafter, 4 also electrode Y j + 1
As shown in ( 1) , the scanning pulse SP is applied in synchronization with the application of the pixel data pulse DP j + 1 from the address driver 2 similarly to the electrode Yj .
【0035】走査パルスが印加された行電極に属する放
電セルの内では、正電圧の画素データパルスが同時に印
加された放電セルにおいてのみ放電が生じ、その壁電荷
が消去される。一方、走査パルスが印加されるものの正
電圧の画素データパルスが同時に印加されなかった放電
セルでは放電が生じないため、壁電荷が残留したままと
なる。この際、壁電荷が残留したままとなった放電セル
は、発光放電セルとなり、壁電荷が消去された放電セル
は非発光放電セルとなる。アドレス期間からサスティン
期間に切り換わる際、スイッチング素子S17及びS2
1はオフとなり、同時にスイッチング素子S14、S1
5及びS22がオンとなる。尚、スイッチング素子S4
はオン状態を継続する。In the discharge cells belonging to the row electrodes to which the scan pulse is applied, discharge occurs only in the discharge cells to which the positive voltage pixel data pulse is simultaneously applied, and the wall charges are erased. On the other hand, no discharge occurs in a discharge cell to which a scanning pulse is applied but a positive voltage pixel data pulse is not applied at the same time, so that wall charges remain. At this time, the discharge cells in which the wall charges remain remain become light emitting discharge cells, and the discharge cells in which the wall charges have been erased become non-light emitting discharge cells. When switching from the address period to the sustain period, the switching elements S17 and S2
1 is turned off, and at the same time, the switching elements S14, S1
5 and S22 are turned on. The switching element S4
Remains on.
【0036】サスティン期間におけるX行電極ドライバ
3の動作は、図1及び図2に示す第1実施形態の場合と
同様であるため、動作説明を省略するが、X行電極ドラ
イバ3は図4に示すように正電圧の維持放電パルスIPx
を電極Xjに印加する。Y行電極ドライバ4では、維持
放電パルスIPxを消滅させるスイッチング素子S4の
オンと同時に、スイッチング素子S11をオンとし、ス
イッチング素子S14をオフとする。スイッチング素子
S14がオンであったときには電極Yjの電位は0Vの
アース電位となっているがスイッチング素子S11がオ
ンになり、スイッチング素子S14がオフになると、コ
ンデンサC2に蓄えられている電荷に基づいて、コイル
L3、ダイオードD3、スイッチング素子S11、スイ
ッチング素子S15、ダイオードD6を介して電流が電
極Yjに流れコンデンサC0が充電される。このとき、コ
イルL3及びコンデンサC0の時定数により電極Yjの電
位は図4に示すように徐々に上昇する。The operation of the X-row electrode driver 3 during the sustain period is the same as that of the first embodiment shown in FIGS. 1 and 2, and the description of the operation is omitted. As shown, the positive voltage sustain discharge pulse IP x
Is applied to the electrode Xj . In the Y-row electrode driver 4, simultaneously with the ON of the switching element S4 to extinguish the sustain pulses IP x, the switching element S11 is turned on, and turns off the switching element S14. When the switching element S14 is on, the potential of the electrode Yj is at the ground potential of 0 V. However, when the switching element S11 is turned on and the switching element S14 is turned off, based on the electric charge stored in the capacitor C2. Te, the coil L3, diode D3, the switching element S11, switching element S15, the current through the diode D6 is to flow the capacitor C 0 to the electrode Y j is charged. At this time, the potential of the electrode Y j by the time constant of the coil L3 and the capacitor C 0 is increased gradually as shown in FIG.
【0037】コイルL3及びコンデンサC0による共振
周期の半周期が経過した時点で、スイッチング素子S1
1をオフとし、スイッチング素子S13をオンとする。
これにより、電極Yjの電位が電源B3の正側端子の電
位Vs1にクランプされる。それから所定時間経過後、ス
イッチング素子S13をオフとし、スイッチング素子S
12をオンとすることにより、コンデンサC0に蓄えら
れている電荷に基づいて、スイッチング素子S22、ス
イッチング素子S15、コイルL4、ダイオードD4、
そしてスイッチング素子S12を介して電流がコンデン
サC2に流れ、コンデンサC2が充電される。[0037] When the half cycle of the resonant period by the coil L3 and the capacitor C 0 has elapsed, the switching element S1
1 is turned off, and the switching element S13 is turned on.
Thus, the potential of the electrode Y j is clamped to the potential V s1 of the positive terminal of the power source B3. After a lapse of a predetermined time, the switching element S13 is turned off, and the switching element S13 is turned off.
By turning on the 12, based on the charge stored in the capacitor C 0, the switching element S22, switching element S15, the coil L4, the diode D4,
Then, a current flows to the capacitor C2 via the switching element S12, and the capacitor C2 is charged.
【0038】このとき、コイルL4及びコンデンサC0
の時定数により電極Xjの電位は図4に示すように徐々
に低下する。コイルL4及びコンデンサC0による共振
周期の半周期が経過した時点(電極Yjの電位が0Vに
達した時点)でスイッチング素子S12をオフとし、ス
イッチング素子S14をオンとする。かかる動作によ
り、Y行電極ドライバ4は、図4に示すような正電圧の
維持放電パルスIPyを電極Yjに印加する。このよう
に、サスティン期間においては、維持放電パルスIPx
と維持放電パルスIPyとが交互に生成され、行電極X1
〜Xnと行電極Y1〜Ynとに交互に印加される。その結
果、上述の壁電荷が残留したままの発光放電セルでは、
放電発光を繰り返し、その発光状態が維持される。At this time, the coil L4 and the capacitor C 0
Due to the time constant, the potential of the electrode Xj gradually decreases as shown in FIG. The switching element S12 is turned off when the half period of the resonance cycle by the coil L4 and the capacitor C 0 has elapsed (when the potential of the electrode Y j reaches 0V), and turns on the switching element S14. With such an operation, Y-row electrode driver 4 applies the sustain discharge pulse IP y positive voltage as shown in FIG. 4 to the electrode Y j. Thus, in the sustain period, the sustain discharge pulse IP x
And sustain discharge pulse IP y are alternately generated, the row electrodes X 1
Alternately applied to the to X n and row electrodes Y 1 to Y n. As a result, in the light emitting discharge cell in which the wall charges remain,
The discharge light emission is repeated, and the light emission state is maintained.
【0039】上述のスキャンドライバは、スイッチング
素子S21としてPMOS−FET又はNMOS−FE
Tを用い、スイッチング素子S22としてNMOS−F
ETを用いて、それらの直列接続によりその接続点を行
電極Yjへの出力とする構成となっている。また、第2
サスティンドライバによる駆動電流は、スキャンドライ
バ内の並列接続されたスイッチング素子22とダイオー
ドD6からなる経路を充電時と放電時に流れるように構
成されている。尚、ダイオードD6は、スイッチング素
子22をMOS−FETで構成した場合、MOS−FE
T内部の寄生ダイオードで構成するようにしても良い。The above-described scan driver uses a PMOS-FET or NMOS-FE as the switching element S21.
T, and NMOS-F as the switching element S22.
The connection points are output to the row electrodes Yj by connecting them in series using ET. Also, the second
The drive current of the sustain driver is configured to flow through a path including the switching element 22 and the diode D6 connected in parallel in the scan driver during charging and discharging. When the switching element 22 is formed of a MOS-FET, the diode D6 is a MOS-FE.
It may be constituted by a parasitic diode inside T.
【0040】[0040]
【発明の効果】以上ように、本発明によれば、スキャン
ドライバ内においてサスティンドライバによる駆動電流
が充電時と放電時に同一の経路を流れるように構成して
いるので、回路構成を簡略化し、コストの増大を防止す
ることができる。As described above, according to the present invention, since the drive current of the sustain driver in the scan driver flows through the same path during charging and discharging, the circuit configuration is simplified and the cost is reduced. Can be prevented from increasing.
【図1】本発明の第1実施形態にかかるPDPの駆動装
置の構成を示す図。FIG. 1 is a view showing a configuration of a PDP driving device according to a first embodiment of the present invention.
【図2】本発明の第1実施形態にかかるPDPの駆動装
置の動作を示すタイミングチャート。FIG. 2 is a timing chart showing the operation of the PDP driving device according to the first embodiment of the present invention.
【図3】本発明の第2実施形態にかかるPDPの駆動装
置の構成を示す図FIG. 3 is a diagram showing a configuration of a driving device of a PDP according to a second embodiment of the present invention.
【図4】本発明の第2実施形態にかかるPDPの駆動装
置の動作を示すタイミングチャート。FIG. 4 is a timing chart showing an operation of a PDP driving device according to a second embodiment of the present invention.
【図5】従来例におけるマトリクス表示方式のPDPを
含むPDP駆動装置の構成を示す図。FIG. 5 is a diagram showing a configuration of a PDP driving device including a matrix display type PDP in a conventional example.
1・・・プラズマディスプレイパネル 2・・・アドレスドライバ 3・・・X行電極ドライバ 4・・・Y行電極ドライバ DESCRIPTION OF SYMBOLS 1 ... Plasma display panel 2 ... Address driver 3 ... X row electrode driver 4 ... Y row electrode driver
Claims (3)
て配列され各交差部にて放電セルを形成する複数の列電
極と、前記発光セルのみを発光維持するために前記行電
極対の一方に維持放電パルスを供給するサスティンドラ
イバと、発光セル及び非発光セルを選択するために走査
パルスを前記行電極対の一方に供給するスキャンドライ
バとを備えたプラズマディスプレイパネルの駆動装置で
あって、 前記スキャンドライバ内において前記サスティンドライ
バによる駆動電流が充電時と放電時に同一の経路を流れ
るように構成したことを特徴とするプラズマディスプレ
イパネルの駆動装置。1. A plurality of row electrode pairs, a plurality of column electrodes arranged to intersect with the row electrode pairs, and a plurality of column electrodes forming a discharge cell at each intersection, and the row electrode for maintaining light emission only in the light emitting cells. A driving apparatus for a plasma display panel, comprising: a sustain driver that supplies a sustain discharge pulse to one of the pair; and a scan driver that supplies a scan pulse to one of the row electrode pairs to select a light emitting cell and a non-light emitting cell. A driving apparatus for a plasma display panel, wherein a driving current of the sustain driver in the scan driver flows through the same path during charging and discharging.
の他方に各々の一端が共通接続された2つのスイッチン
グ素子を有し、前記スキャンドライバの作動時には前記
2つのスイッチング素子の内の一方の他端に第1電位が
印加され、前記2つのスイッチング素子の内の他方の他
端に第1電位より低く前記走査パルスの電位に等しい第
2電位が印加され、 前記サスティンドライバの作動時に前記サスティンドラ
イバの出力が前記一方又は他方のスイッチング素子の他
端に電気的に接続されることを特徴とする請求項1記載
のプラズマディスプレイパネルの駆動装置。2. The scan driver has two switching elements each having one end commonly connected to the other of the row electrode pairs, and when the scan driver is operating, the other of the two switching elements is used. A first potential is applied to one end, and a second potential lower than the first potential and equal to the potential of the scan pulse is applied to the other end of the two switching elements, and the sustain driver operates when the sustain driver operates. 2. The driving device for a plasma display panel according to claim 1, wherein an output of said switching element is electrically connected to the other end of said one or other switching element.
ッチング素子の一方とそれに並列に接続されたダイオー
ド又は前記2つのスイッチング素子の他方とそれに並列
に接続されたダイオードからなることを特徴とする請求
項2記載のプラズマディスプレイパネルの駆動装置。3. The path of the driving current includes one of the two switching elements and a diode connected in parallel thereto, or a diode of the other of the two switching elements and a diode connected in parallel thereto. A driving device for a plasma display panel according to claim 2.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9523199A JP2000293135A (en) | 1999-04-01 | 1999-04-01 | Driving device for plasma display panel |
US09/441,202 US6567059B1 (en) | 1998-11-20 | 1999-11-16 | Plasma display panel driving apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9523199A JP2000293135A (en) | 1999-04-01 | 1999-04-01 | Driving device for plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000293135A true JP2000293135A (en) | 2000-10-20 |
Family
ID=14131997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9523199A Pending JP2000293135A (en) | 1998-11-20 | 1999-04-01 | Driving device for plasma display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000293135A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030002997A (en) * | 2001-06-29 | 2003-01-09 | 파이오니아 가부시키가이샤 | Drive circuit of plasma display panel unit |
KR100416092B1 (en) * | 2001-02-01 | 2004-01-24 | 삼성에스디아이 주식회사 | Apparatus for driving plasma display panel |
KR100429638B1 (en) * | 2001-12-21 | 2004-05-03 | 엘지전자 주식회사 | Plasma Display Panel Operating System and Operating Method for the Same |
KR100458567B1 (en) * | 2001-11-15 | 2004-12-03 | 삼성에스디아이 주식회사 | A plasma display panel driving apparatus which produces a multi-level driving voltage and the driving method thereof |
KR100600711B1 (en) * | 2001-12-21 | 2006-07-14 | 엘지전자 주식회사 | Plasma Display Panel Operating Circuit Device and Operating Method for the Same |
US7420528B2 (en) | 2003-11-24 | 2008-09-02 | Samsung Sdi Co., Ltd. | Driving a plasma display panel (PDP) |
US7471264B2 (en) | 2004-04-15 | 2008-12-30 | Panasonic Corporation | Plasma display panel driver and plasma display |
US7528803B2 (en) | 2003-08-25 | 2009-05-05 | Samsung Sdi Co., Ltd. | Plasma display panel driver and plasma display device |
US7817112B2 (en) | 2001-05-15 | 2010-10-19 | Lg Electronics Inc. | Method of driving plasma display panel and apparatus thereof |
US7915832B2 (en) | 2005-05-23 | 2011-03-29 | Panasonic Corporation | Plasma display panel drive circuit and plasma display apparatus |
-
1999
- 1999-04-01 JP JP9523199A patent/JP2000293135A/en active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100416092B1 (en) * | 2001-02-01 | 2004-01-24 | 삼성에스디아이 주식회사 | Apparatus for driving plasma display panel |
US7817112B2 (en) | 2001-05-15 | 2010-10-19 | Lg Electronics Inc. | Method of driving plasma display panel and apparatus thereof |
US7920105B2 (en) | 2001-05-15 | 2011-04-05 | Lg Electronics Inc. | Method of driving plasma display panel and apparatus thereof |
US7920106B2 (en) | 2001-05-15 | 2011-04-05 | Lg Electronics Inc. | Method of driving plasma display panel and apparatus thereof |
US7911415B2 (en) | 2001-05-15 | 2011-03-22 | Lg Electronics Inc. | Method of driving plasma display panel and apparatus thereof |
US7852291B2 (en) | 2001-05-15 | 2010-12-14 | Lg Electronics Inc. | Method of driving plasma display panel and apparatus thereof |
US7839360B2 (en) | 2001-05-15 | 2010-11-23 | Lg Electronics Inc. | Method of driving plasma display panel and apparatus thereof |
KR20030002997A (en) * | 2001-06-29 | 2003-01-09 | 파이오니아 가부시키가이샤 | Drive circuit of plasma display panel unit |
KR100458567B1 (en) * | 2001-11-15 | 2004-12-03 | 삼성에스디아이 주식회사 | A plasma display panel driving apparatus which produces a multi-level driving voltage and the driving method thereof |
KR100600711B1 (en) * | 2001-12-21 | 2006-07-14 | 엘지전자 주식회사 | Plasma Display Panel Operating Circuit Device and Operating Method for the Same |
KR100429638B1 (en) * | 2001-12-21 | 2004-05-03 | 엘지전자 주식회사 | Plasma Display Panel Operating System and Operating Method for the Same |
US7528803B2 (en) | 2003-08-25 | 2009-05-05 | Samsung Sdi Co., Ltd. | Plasma display panel driver and plasma display device |
US7420528B2 (en) | 2003-11-24 | 2008-09-02 | Samsung Sdi Co., Ltd. | Driving a plasma display panel (PDP) |
US7471264B2 (en) | 2004-04-15 | 2008-12-30 | Panasonic Corporation | Plasma display panel driver and plasma display |
US7915832B2 (en) | 2005-05-23 | 2011-03-29 | Panasonic Corporation | Plasma display panel drive circuit and plasma display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6680581B2 (en) | Apparatus and method for driving plasma display panel | |
US7023139B2 (en) | Apparatus and method for driving plasma display panel | |
JP2003177706A (en) | Plasma display panel, and apparatus and method for driving the same | |
JP3568098B2 (en) | Display panel drive | |
JP4660020B2 (en) | Display panel drive device | |
JP2000293135A (en) | Driving device for plasma display panel | |
US7324100B2 (en) | Plasma display panel with energy recovery circuit and driving method thereof | |
JP4434642B2 (en) | Display panel drive device | |
JP3556108B2 (en) | Driving method of PDP | |
JP3591766B2 (en) | PDP drive | |
US7719490B2 (en) | Plasma display apparatus | |
US6567059B1 (en) | Plasma display panel driving apparatus | |
KR20030002997A (en) | Drive circuit of plasma display panel unit | |
JP2006525541A (en) | Energy recovery device for plasma display panel | |
US6480189B1 (en) | Display panel driving apparatus | |
US20040207616A1 (en) | Display panel driving method | |
KR20070062366A (en) | Plasma display apparatus | |
JP4399190B2 (en) | Display panel drive device | |
JP2005043413A (en) | Driving method of display panel | |
KR100502906B1 (en) | Driving method of plasma display panel | |
KR100870331B1 (en) | Plasma display device and driving method thereof | |
KR100658344B1 (en) | Energy recovery apparatus of plasma display panel | |
JP4619165B2 (en) | Display panel driving apparatus and method | |
JP4984699B2 (en) | Driving method of plasma display panel | |
KR100502934B1 (en) | A plasma display panel, a driving apparatus and a method of the plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20040621 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20040713 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |