JP2000275607A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2000275607A JP2000275607A JP11076169A JP7616999A JP2000275607A JP 2000275607 A JP2000275607 A JP 2000275607A JP 11076169 A JP11076169 A JP 11076169A JP 7616999 A JP7616999 A JP 7616999A JP 2000275607 A JP2000275607 A JP 2000275607A
- Authority
- JP
- Japan
- Prior art keywords
- common
- substrate
- common potential
- liquid crystal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、液晶表示装置に
関するもので、特にTFT基板と共通基板の導通を目的
として設けられるトランスファー打点の配置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to an arrangement of transfer dots provided for the purpose of conducting a TFT substrate and a common substrate.
【0002】[0002]
【従来の技術】図7は、従来のアクティブマトリックス
型液晶表示装置の等価回路を示す図である。図におい
て、1は薄膜トランジスタ(以下TFTという)、2は
TFT1のゲート電極、3はゲート電極2が接続される
走査線、4はTFT1のソース電極、5はソース電極4
が接続され、映像信号が供給される信号線、6はTFT
1のドレイン電極が接続される画素電極、7は対向コモ
ン電極で、画素電極6との間に液晶容量8を形成する。
9はCs電極で、画素電極6との間に補助容量10を形
成する。1、6〜10は一画素を形成し、この画素をマ
トリックス状に配置して表示部である画素アレイを形成
する。ここで、1〜6は第一の基板であるTFT基板上
に形成され、対向コモン電極7は第二の基板である対向
基板に形成されている。また、画素アレイはドット反転
駆動される。2. Description of the Related Art FIG. 7 is a diagram showing an equivalent circuit of a conventional active matrix type liquid crystal display device. In the figure, 1 is a thin film transistor (hereinafter referred to as TFT), 2 is a gate electrode of the TFT 1, 3 is a scanning line to which the gate electrode 2 is connected, 4 is a source electrode of the TFT 1, and 5 is a source electrode.
Is connected and a signal line to which a video signal is supplied, and 6 is a TFT
A pixel electrode 7 to which one drain electrode is connected, 7 is a counter common electrode, and a liquid crystal capacitor 8 is formed between the pixel electrode 6 and the common electrode.
Reference numeral 9 denotes a Cs electrode which forms an auxiliary capacitor 10 between the pixel electrode 6 and the Cs electrode. 1, 6 to 10 form one pixel, and the pixels are arranged in a matrix to form a pixel array as a display unit. Here, 1 to 6 are formed on a TFT substrate which is a first substrate, and the common electrode 7 is formed on a counter substrate which is a second substrate. The pixel array is driven by dot inversion.
【0003】このように構成された従来のアクティブマ
トリックス型液晶表示装置においては、走査線3にTF
T1を選択的にON状態とするための選択パルス信号V
gが入力され、信号線5に映像信号Vsが入力されて、
対向コモン電極7、Cs電極9にはそれぞれ対向コモン
電位Vcom、補助電位Vcsが入力されて、液晶表示
が行われる。従来技術においては、TFT基板と対向基
板の導通をとるトランスファー打点を均等に、しかもな
るべく多く配置することにより、対向コモン電位Vco
mの遅延をできるだけ抑え、パネル内の任意の場所にお
いて、主にソース−コモン間カップリングにより歪んだ
対向コモン電位を水平走査周期以内に所定の電位に回復
させていた。対向コモン電極は一般にITO(Indium T
in Oxide)で形成されており、シート抵抗は約20Ω程
度である。また、対向コモン電極は液晶を介してTFT
基板と容量を形成しており、パネル全体での容量は約1
00n〔F〕程度である。In the conventional active matrix type liquid crystal display device configured as described above, the scanning line 3 is provided with a TF.
Selection pulse signal V for selectively turning on T1
g is input, the video signal Vs is input to the signal line 5,
The opposing common potential Vcom and the auxiliary potential Vcs are input to the opposing common electrode 7 and the Cs electrode 9, respectively, and liquid crystal display is performed. In the prior art, the transfer common points for conducting the TFT substrate and the opposing substrate are arranged uniformly and as much as possible so that the opposing common potential Vco
m, the opposing common potential, which is mainly distorted by source-common coupling, is restored to a predetermined potential within a horizontal scanning cycle at an arbitrary location in the panel. The opposite common electrode is generally made of ITO (Indium T
in Oxide), and the sheet resistance is about 20Ω. In addition, the counter common electrode is a TFT via a liquid crystal.
A capacitance is formed with the substrate, and the capacitance of the entire panel is about 1
00n [F].
【0004】[0004]
【発明が解決しようとする課題】この場合、パネル内に
おいて最適コモン電位は、ゲート電位の遅延の大きさに
比例して、ゲート始端部から終端部にかけて増大するた
め、パネル内のあるポイントでのみしか最適コモン電位
と対向コモン電位Vcomとが合わなかった。その結
果、パネル内において最適コモン電位と合わない領域で
は、フリッカーやヤキツキが顕著に視認された。これは
特に、パネルが高精細化、大型化し、ゲート電位の遅延
の分布が大きくなるに従い大きな問題となる。In this case, the optimum common potential in the panel increases from the start to the end of the gate in proportion to the delay of the gate potential. Only the optimum common potential and the opposing common potential Vcom did not match. As a result, in a region of the panel that did not match the optimum common potential, flicker and crackling were remarkably recognized. This becomes a serious problem particularly as the definition and size of the panel are increased and the distribution of the delay of the gate potential is increased.
【0005】この発明は、上述のような課題を解決する
ためになされたものであり、ソース−コモン間カップリ
ングにより歪んだ対向コモン電位が、水平走査周期内に
回復する電位が最適コモン電位と近づくようにし、フリ
ッカー、ヤキツキ等の表示不良を防止することを第一の
目的としている。また、トランスファー打点数を低減す
ることにより、トランスファー打点材料のコストの低
減、トランスファー打点工程におけるタクトの向上につ
なげることを第二の目的としている。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and the opposite common potential which is distorted by the source-common coupling is changed to the optimum common potential which is recovered within a horizontal scanning cycle. A first object is to make the display approach closer and to prevent display defects such as flicker and crackling. A second object of the present invention is to reduce the number of transfer hitting points, thereby reducing the cost of the transfer hitting material and improving the tact time in the transfer hitting step.
【0006】[0006]
【課題を解決するための手段】この発明に係わる液晶表
示装置においては、第一の基板に設けられ、ゲート端子
から走査信号が供給される走査線と、この走査線に交差
するように配置され、映像信号が供給される信号線と、
走査線にゲート電極が接続されると共に信号線にソース
電極が接続された薄膜トランジスタをそれぞれ含む多数
の画素によって形成される表示部と、この表示部のゲー
ト端子側にのみ配置され、第一の基板と第二の基板を導
通するように形成されたトランスファー打点と、このト
ランスファー打点によってコモン電位が供給され画素を
構成するコモン電極と、トランスファー打点にコモン電
位を供給するコモン電源を備え、コモン電源は、ゲート
端子側のコモン電極に供給するコモン電位を、ソース電
極−コモン電極間カップリングによる歪みから水平走査
周期内に回復したときのコモン電位が最適コモン電位に
なるように供給するものである。In a liquid crystal display device according to the present invention, a scanning line provided on a first substrate and supplied with a scanning signal from a gate terminal is disposed so as to intersect the scanning line. A signal line to which a video signal is supplied,
A display portion formed by a plurality of pixels each including a thin film transistor in which a gate electrode is connected to a scanning line and a source electrode is connected to a signal line; and a first substrate which is arranged only on a gate terminal side of the display portion. And a transfer electrode formed so as to conduct the second substrate, a common electrode that supplies a common potential to form a pixel, and a common power supply that supplies a common potential to the transfer dot. The common potential supplied to the common electrode on the gate terminal side is supplied so that the common potential when the common potential is recovered within the horizontal scanning cycle from the distortion due to the coupling between the source electrode and the common electrode becomes the optimum common potential.
【0007】また、第一の基板に設けられ、ゲート端子
から走査信号が供給される走査線と、この走査線に交差
するように配置され、映像信号が供給される信号線と、
走査線にゲート電極が接続されると共に信号線にソース
電極が接続された薄膜トランジスタをそれぞれ含む多数
の画素によって形成される表示部と、この表示部のゲー
ト端子の反対側にのみ配置され、第一の基板と第二の基
板を導通するように形成されたトランスファー打点と、
このトランスファー打点によってコモン電位が供給され
画素を構成するコモン電極と、トランスファー打点にコ
モン電位を供給するコモン電源を備え、コモン電源は、
ゲート端子の反対側のコモン電極に供給するコモン電位
を、ソース電極−コモン電極間カップリングによる歪み
から水平走査周期内に回復したときのコモン電位が最適
コモン電位になるように供給するものである。また、コ
モン電源とトランスファー打点の間には、可変抵抗が接
続されているものである。A scanning line provided on the first substrate and supplied with a scanning signal from a gate terminal; a signal line arranged to cross the scanning line and supplied with a video signal;
A display portion formed by a number of pixels each including a thin film transistor in which a gate electrode is connected to a scanning line and a source electrode is connected to a signal line; and a first portion is disposed only on a side opposite to a gate terminal of the display portion. A transfer hit point formed to conduct the substrate and the second substrate,
A common potential is supplied by the transfer point, and a common electrode that constitutes a pixel and a common power supply that supplies a common potential to the transfer point are provided.
The common potential supplied to the common electrode on the opposite side of the gate terminal is supplied so that the common potential when recovered within the horizontal scanning cycle from the distortion due to the coupling between the source electrode and the common electrode becomes the optimum common potential. . A variable resistor is connected between the common power supply and the transfer point.
【0008】さらに、第一の基板に設けられ、ゲート端
子から走査信号が供給される走査線と、この走査線に交
差するように配置され、映像信号が供給される信号線
と、走査線にゲート電極が接続されると共に信号線にソ
ース電極が接続された薄膜トランジスタをそれぞれ含む
多数の画素によって形成される表示部と、この表示部の
ゲート端子側及びその反対側にのみ配置され、第一の基
板と第二の基板を導通するように形成されたトランスフ
ァー打点と、このトランスファー打点によってコモン電
位が供給され画素を構成するコモン電極と、トランスフ
ァー打点毎にそれぞれ可変抵抗を介してコモン電位を供
給するコモン電源を備え、可変抵抗は、ソース電極−コ
モン電極間カップリングによる歪みから水平走査周期内
に回復するコモン電位の分布を最適コモン電位の分布に
近付けるように調整されるものである。Further, a scanning line provided on the first substrate and supplied with a scanning signal from a gate terminal, a signal line arranged to intersect the scanning line and supplied with a video signal, A display portion formed by a number of pixels each including a thin film transistor having a gate electrode connected thereto and a source electrode connected to a signal line, and disposed only on the gate terminal side and the opposite side of the display portion, the first A transfer hit point formed so as to conduct the substrate and the second substrate, a common electrode which is supplied with a common potential by the transfer hit point and constitutes a pixel, and a common potential is supplied via a variable resistor for each transfer hit point A common power supply is provided, and the variable resistor is connected to a common power supply that recovers within the horizontal scanning period from distortion caused by coupling between the source electrode and the common electrode. It is intended to be adjusted to approximate the distribution to the distribution of the optimum common potential.
【0009】[0009]
【発明の実施の形態】実施の形態1.図1は、この発明
の実施の形態1によるアクティブマトリックス型液晶表
示装置の等価回路を示す図である。図において、12は
表示部である画素アレイ、13は画素アレイ1のゲート
端子が設けられているゲート端子側、14は画素アレイ
12のソース端子が設けられているソース端子側、15
はTFT基板と対向基板の導通をとるよう設けられ、対
向コモン電位を供給するトランスファー打点、16はト
ランスファー打点15に対向コモン電位を供給するコモ
ン電源である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a diagram showing an equivalent circuit of an active matrix type liquid crystal display device according to Embodiment 1 of the present invention. In the figure, reference numeral 12 denotes a pixel array serving as a display unit; 13, a gate terminal side of the pixel array 1 where the gate terminal is provided; 14, a source terminal side of the pixel array 12 where the source terminal is provided;
Reference numeral denotes a transfer hit point which is provided so as to establish conduction between the TFT substrate and the opposing substrate and supplies a counter common potential. Reference numeral 16 denotes a common power supply which supplies the transfer hit point 15 with an opposing common potential.
【0010】図2は、この発明の実施の形態1によるア
クティブマトリックス型液晶表示装置の最適コモン電位
と対向コモン電位を示す図である。なお、実施の形態1
の一画素の構成は、図7に示すものと同じである。この
ように構成された液晶表示装置では、トランスファー打
点15は、ゲート端子側13に設けられており、コモン
電源16から供給されるコモン電位がトランスファー打
点15を介して対向基板に供給される。実施の形態1
は、ソース−コモン間カップリングによる対向コモン電
位の歪みが正方向である場合に適用される。コモン電源
16が出力するコモン電位Vcom1は、ゲート始端部
での最適コモン電位値と一致させるようにする。トラン
スファー打点数、位置については最適コモン電位分布と
一致するよう最適化が必要である。FIG. 2 is a diagram showing an optimum common potential and an opposite common potential of the active matrix type liquid crystal display device according to the first embodiment of the present invention. Embodiment 1
The configuration of one pixel is the same as that shown in FIG. In the liquid crystal display device thus configured, the transfer hit point 15 is provided on the gate terminal side 13, and the common potential supplied from the common power supply 16 is supplied to the opposite substrate via the transfer hit point 15. Embodiment 1
Is applied when the distortion of the opposite common potential due to the source-common coupling is in the positive direction. The common potential Vcom1 output from the common power supply 16 is made to match the optimum common potential value at the gate start end. The number and positions of transfer hit points need to be optimized so as to match the optimum common potential distribution.
【0011】実施の形態1は、トランスファー打点15
をゲート端子側13に設置することで、図2に示すよう
にトランスファー打点配置側(ゲート始端部側)から非
打点配置側(ゲート終端部側)に向けてコモン電位の遅
延を大きくし、ソース−コモン間カップリングにより正
の方向に歪んだ対向コモン電位が水平走査周期TH内に
回復する電位が、最適コモン電位に近づくようにする。
これによりフリッカー、ヤキツキ等の表示不良を防止
し、さらに非打点配置部を形成してトランスファー打点
数を低減することにより、トランスファー打点材料のコ
ストの低減、トランスファー打点工程におけるタクトの
向上を図ることができる。In the first embodiment, the transfer hit point 15
2, the delay of the common potential is increased from the transfer hitting point arrangement side (gate start end side) to the non-hitting point arrangement side (gate end side) as shown in FIG. -The potential at which the opposite common potential distorted in the positive direction due to the coupling between the commons recovers within the horizontal scanning period TH approaches the optimum common potential.
This prevents display defects such as flicker and cracking, and further reduces the number of transfer dots by forming a non-dot arrangement portion, thereby reducing the cost of the transfer dot material and improving the tact time in the transfer dot process. it can.
【0012】実施の形態2.図3は、この発明の実施の
形態2によるアクティブマトリックス型液晶表示装置の
等価回路を示す図であり、ゲート端子側の反対側にトラ
ンスファー打点が設けられている。図において、12〜
16は図1におけるものと同一のものである。図4は、
この発明の実施の形態2によるアクティブマトリックス
型液晶表示装置の最適コモン電位と対向コモン電位を示
す図である。Embodiment 2 FIG. FIG. 3 is a diagram showing an equivalent circuit of an active matrix type liquid crystal display device according to a second embodiment of the present invention, in which transfer dots are provided on the side opposite to the gate terminal side. In the figure, 12-
16 is the same as that in FIG. FIG.
FIG. 9 is a diagram showing an optimum common potential and a counter common potential of an active matrix type liquid crystal display device according to a second embodiment of the present invention.
【0013】実施の形態2は、ソース−コモン間カップ
リングによる対向コモン電位の歪みが負方向である場合
に適用される。コモン電源16が出力するコモン電位V
com2は、ゲート終端部での最適コモン電位値と一致
させる。トランスファー打点数、位置については最適コ
モン電位分布と一致するよう最適化が必要である。実施
の形態2は、トランスファー打点15をゲート端子側1
3の反対側に設置することで、図4に示すようにトラン
スファーゲート始端部からゲート終端部に向けてコモン
電位の遅延を大きくし、ソース−コモン間カップリング
により歪んだ対向コモン電位が水平走査周期TH内に回
復する電位が、最適コモン電位と近づくようにする。こ
れによりフリッカー、ヤキツキ等の表示不良を防止し、
さらに非打点配置部を形成しトランスファー打点数を低
減することにより、トランスファー打点材料のコストの
低減、トランスファー打点工程におけるタクトの向上に
つながる。The second embodiment is applied to a case where the distortion of the opposite common potential due to the source-common coupling is in the negative direction. Common potential V output by common power supply 16
com2 is made to coincide with the optimum common potential value at the gate terminal. The number and positions of transfer hit points need to be optimized so as to match the optimum common potential distribution. In the second embodiment, the transfer point 15 is set to the gate terminal side 1
3, the delay of the common potential is increased from the start end of the transfer gate to the end of the gate as shown in FIG. 4, and the opposite common potential distorted by the coupling between the source and the common is scanned horizontally. The potential recovered within the period TH is made to approach the optimum common potential. This prevents display defects such as flicker and crackling,
Further, the formation of the non-stripping point portion to reduce the number of transfer striking points leads to a reduction in the cost of the transfer striking material and an improvement in tact in the transfer striking step.
【0014】実施の形態3.図5は、この発明の実施の
形態3によるアクティブマトリックス型液晶表示装置の
等価回路を示す図である。図において、12〜16は図
1におけるものと同一のものである。17はコモン電源
16とトランスファー打点15との間に直列に挿入され
た可変抵抗である。トランスファー打点15はゲート端
子側13に設けられている。実施の形態3は、ソース−
コモン間カップリングによる対向コモン電位の歪みが正
方向であるときに、コモン電位の遅延の分布を調節する
必要がある場合に適用される。コモン電源16が出力す
るコモン電位は、ゲート始端部での最適コモン電位値と
一致させる。トランスファー打点配置のみで、対向コモ
ン電位が最適コモン電位の分布に近づかない場合、可変
抵抗値を調節し、パネルへの入力コモン電位の遅延を変
えることにより、対向コモン電位を最適コモン電位の分
布に近づける。なお、トランスファー打点15を、ゲー
ト端子側13の反対側に設けた場合にもこの構成は適用
可能である。Embodiment 3 FIG. 5 is a diagram showing an equivalent circuit of an active matrix type liquid crystal display device according to Embodiment 3 of the present invention. In the figure, reference numerals 12 to 16 are the same as those in FIG. Reference numeral 17 denotes a variable resistor inserted in series between the common power supply 16 and the transfer point 15. The transfer hit point 15 is provided on the gate terminal side 13. In the third embodiment, the source
This is applied when it is necessary to adjust the distribution of the delay of the common potential when the distortion of the opposite common potential due to the coupling between the commons is in the positive direction. The common potential output from the common power supply 16 is matched with the optimum common potential value at the gate start end. If the common common potential does not approach the optimum common potential distribution only by the transfer hit point arrangement, adjust the variable resistance value and change the delay of the input common potential to the panel to change the common common potential to the optimum common potential distribution. Get closer. This configuration is also applicable when the transfer point 15 is provided on the side opposite to the gate terminal side 13.
【0015】実施の形態4.図6は、この発明の実施の
形態4によるアクティブマトリックス型液晶表示装置の
等価回路を示す図である。図において、12〜17は図
5におけるものと同一のものである。図6では、コモン
電源16と各トランスファー打点15との間にそれぞれ
直列に可変抵抗17を挿入している。トランスファー打
点15は、ゲート端子側13及びその反対側に設けられ
ている。実施の形態4は、ソース−コモン間カップリン
グによる対向コモン電位の歪みが正の場合、負の場合ど
ちらについても適用可能である。例えば、対向コモン電
位の歪みが正の場合は、可変抵抗値R1、R2<R3、
R4としゲート端子側13と反対側への電荷の供給を止
めることで、実施の形態1と同様の効果が期待される。Embodiment 4 FIG. 6 is a diagram showing an equivalent circuit of an active matrix type liquid crystal display device according to Embodiment 4 of the present invention. In the figure, reference numerals 12 to 17 are the same as those in FIG. In FIG. 6, variable resistors 17 are inserted in series between the common power supply 16 and each transfer point 15. The transfer hit points 15 are provided on the gate terminal side 13 and the opposite side. Embodiment 4 can be applied to both cases where the distortion of the opposing common potential due to source-common coupling is positive and negative. For example, when the distortion of the opposite common potential is positive, the variable resistance values R1, R2 <R3,
By stopping the supply of charges to the side opposite to the gate terminal side 13 as R4, the same effect as in the first embodiment can be expected.
【0016】[0016]
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。第一の
基板に設けられ、ゲート端子から走査信号が供給される
走査線と、この走査線に交差するように配置され、映像
信号が供給される信号線と、走査線にゲート電極が接続
されると共に信号線にソース電極が接続された薄膜トラ
ンジスタをそれぞれ含む多数の画素によって形成される
表示部と、この表示部のゲート端子側にのみ配置され、
第一の基板と第二の基板を導通するように形成されたト
ランスファー打点と、このトランスファー打点によって
コモン電位が供給され画素を構成するコモン電極と、ト
ランスファー打点にコモン電位を供給するコモン電源を
備え、コモン電源は、ゲート端子側のコモン電極に供給
するコモン電位を、ソース電極−コモン電極間カップリ
ングによる歪みから水平走査周期内に回復したときのコ
モン電位が最適コモン電位になるように供給するので、
正方向の歪みを持つコモン電位の分布を最適コモン電位
の分布に近付けることができると共に、トランスファー
打点数を低減してコスト削減ができる。Since the present invention is configured as described above, it has the following effects. A scanning line provided on the first substrate and supplied with a scanning signal from a gate terminal, a signal line arranged to intersect the scanning line, and supplied with a video signal, and a gate electrode connected to the scanning line A display portion formed by a number of pixels each including a thin film transistor having a source electrode connected to a signal line, and a display portion formed only on the gate terminal side of the display portion,
A transfer hit point formed so as to conduct the first substrate and the second substrate, a common electrode which is supplied with a common potential by this transfer hit point and forms a pixel, and a common power supply which supplies a common potential to the transfer hit point The common power supply supplies the common potential supplied to the common electrode on the gate terminal side such that the common potential when the common potential is recovered within the horizontal scanning period from the distortion due to the coupling between the source electrode and the common electrode becomes the optimum common potential. So
The distribution of the common potential having the distortion in the positive direction can be approximated to the distribution of the optimum common potential, and the number of transfer points can be reduced to reduce the cost.
【0017】また、第一の基板に設けられ、ゲート端子
から走査信号が供給される走査線と、この走査線に交差
するように配置され、映像信号が供給される信号線と、
走査線にゲート電極が接続されると共に信号線にソース
電極が接続された薄膜トランジスタをそれぞれ含む多数
の画素によって形成される表示部と、この表示部のゲー
ト端子の反対側にのみ配置され、第一の基板と第二の基
板を導通するように形成されたトランスファー打点と、
このトランスファー打点によってコモン電位が供給され
画素を構成するコモン電極と、トランスファー打点にコ
モン電位を供給するコモン電源を備え、コモン電源は、
ゲート端子の反対側のコモン電極に供給するコモン電位
を、ソース電極−コモン電極間カップリングによる歪み
から水平走査周期内に回復したときのコモン電位が最適
コモン電位になるように供給するので、負方向の歪みを
持つコモン電位の分布を最適コモン電位の分布に近付け
ることができると共に、トランスファー打点数を低減し
てコスト削減ができる。A scanning line provided on the first substrate and supplied with a scanning signal from a gate terminal; a signal line arranged to intersect the scanning line and supplied with a video signal;
A display portion formed by a number of pixels each including a thin film transistor in which a gate electrode is connected to a scanning line and a source electrode is connected to a signal line; and a first portion is disposed only on a side opposite to a gate terminal of the display portion. A transfer hit point formed to conduct the substrate and the second substrate,
A common potential is supplied by the transfer point, and a common electrode that constitutes a pixel and a common power supply that supplies a common potential to the transfer point are provided.
Since the common potential supplied to the common electrode on the opposite side of the gate terminal is supplied so that the common potential at the time of recovery within the horizontal scanning period from the distortion due to the coupling between the source electrode and the common electrode becomes the optimum common potential, The distribution of the common potential having directional distortion can be made closer to the optimum common potential distribution, and the number of transfer points can be reduced to reduce costs.
【0018】また、コモン電源とトランスファー打点の
間には、可変抵抗が接続されているので、コモン電源の
供給するコモン電位の分布をよりよく、最適コモン電位
の分布に近付けることができる。Further, since a variable resistor is connected between the common power supply and the transfer hit point, the distribution of the common potential supplied by the common power supply can be better and approximated to the optimum common potential distribution.
【0019】さらに、第一の基板に設けられ、ゲート端
子から走査信号が供給される走査線と、この走査線に交
差するように配置され、映像信号が供給される信号線
と、走査線にゲート電極が接続されると共に信号線にソ
ース電極が接続された薄膜トランジスタをそれぞれ含む
多数の画素によって形成される表示部と、この表示部の
ゲート端子側及びその反対側にのみ配置され、第一の基
板と第二の基板を導通するように形成されたトランスフ
ァー打点と、このトランスファー打点によってコモン電
位が供給され画素を構成するコモン電極と、トランスフ
ァー打点毎にそれぞれ可変抵抗を介してコモン電位を供
給するコモン電源を備え、可変抵抗は、ソース電極−コ
モン電極間カップリングによる歪みから水平走査周期内
に回復するコモン電位の分布を最適コモン電位の分布に
近付けるように調整されるので、正方向及び負方向の歪
みを持つコモン電位に対応することができる。Further, a scanning line provided on the first substrate and supplied with a scanning signal from a gate terminal, a signal line arranged to intersect with the scanning line and supplied with a video signal, A display portion formed by a number of pixels each including a thin film transistor having a gate electrode connected thereto and a source electrode connected to a signal line, and disposed only on the gate terminal side and the opposite side of the display portion, the first A transfer hit point formed so as to conduct the substrate and the second substrate, a common electrode which is supplied with a common potential by the transfer hit point and constitutes a pixel, and a common potential is supplied via a variable resistor for each transfer hit point A common power supply is provided, and the variable resistor is connected to a common power supply that recovers within the horizontal scanning period from distortion caused by coupling between the source electrode and the common electrode. Since is adjusted so as to approach the distribution to the distribution of the optimum common potential may correspond to the common potential with the distortion of the positive and negative directions.
【図1】 この発明の実施の形態1によるアクティブマ
トリックス型液晶表示装置の等価回路を示す図である。FIG. 1 is a diagram showing an equivalent circuit of an active matrix liquid crystal display device according to a first embodiment of the present invention.
【図2】 この発明の実施の形態1によるアクティブマ
トリックス型液晶表示装置の最適コモン電位と対向コモ
ン電位を示す図である。FIG. 2 is a diagram showing an optimum common potential and an opposite common potential of the active matrix type liquid crystal display device according to the first embodiment of the present invention.
【図3】 この発明の実施の形態2によるアクティブマ
トリックス型液晶表示装置の等価回路を示す図である。FIG. 3 is a diagram showing an equivalent circuit of an active matrix liquid crystal display device according to a second embodiment of the present invention.
【図4】 この発明の実施の形態2によるアクティブマ
トリックス型液晶表示装置の最適コモン電位と対向コモ
ン電位を示す図である。FIG. 4 is a diagram showing an optimum common potential and an opposite common potential of an active matrix liquid crystal display device according to a second embodiment of the present invention.
【図5】 この発明の実施の形態3によるアクティブマ
トリックス型液晶表示装置の等価回路を示す図である。FIG. 5 is a diagram showing an equivalent circuit of an active matrix liquid crystal display device according to a third embodiment of the present invention.
【図6】 この発明の実施の形態4によるアクティブマ
トリックス型液晶表示装置の等価回路を示す図である。FIG. 6 is a diagram showing an equivalent circuit of an active matrix liquid crystal display device according to a fourth embodiment of the present invention.
【図7】 従来のアクティブマトリックス型液晶表示装
置の等価回路を示す図である。FIG. 7 is a diagram showing an equivalent circuit of a conventional active matrix type liquid crystal display device.
1 薄膜トランジスタ、 2 ゲート電極、 3 走査
線、4 ソース電極、 5 信号線、 6 画素電極、
7 対向コモン電極、8 液晶容量、9 Cs電極、
10 補助容量、 12 画素アレイ、13 ゲート
端子側、 14 ソース端子側、 15 トランスファ
ー打点、16 コモン電源、 17 可変抵抗。1 thin film transistor, 2 gate electrode, 3 scanning line, 4 source electrode, 5 signal line, 6 pixel electrode,
7 counter common electrode, 8 liquid crystal capacitor, 9 Cs electrode,
10 auxiliary capacitance, 12 pixel array, 13 gate terminal side, 14 source terminal side, 15 transfer hit point, 16 common power supply, 17 variable resistance.
Claims (4)
配置された第二の基板の間に液晶を挟持して構成される
液晶表示装置において、第一の基板に設けられ、ゲート
端子から走査信号が供給される走査線、この走査線に交
差するように配置され、映像信号が供給される信号線、
上記走査線にゲート電極が接続されると共に上記信号線
にソース電極が接続された薄膜トランジスタをそれぞれ
含む多数の画素によって形成される表示部、この表示部
のゲート端子側にのみ配置され、第一の基板と第二の基
板を導通するように形成されたトランスファー打点、こ
のトランスファー打点によってコモン電位が供給され画
素を構成するコモン電極、上記トランスファー打点にコ
モン電位を供給するコモン電源を備え、上記コモン電源
は、ゲート端子側のコモン電極に供給するコモン電位
を、ソース電極−コモン電極間カップリングによる歪み
から水平走査周期内に回復したときのコモン電位が最適
コモン電位になるように供給することを特徴とする液晶
表示装置。1. A liquid crystal display device having a liquid crystal sandwiched between a first substrate and a second substrate disposed opposite to the first substrate, wherein the liquid crystal display device is provided on the first substrate, A scanning line to which a scanning signal is supplied from a gate terminal, a signal line which is arranged to intersect the scanning line and is supplied with a video signal,
A display portion formed by a plurality of pixels each including a thin film transistor having a gate electrode connected to the scanning line and a source electrode connected to the signal line, and arranged only on the gate terminal side of the display portion; A transfer hit point formed so as to conduct the substrate and the second substrate, a common electrode which is supplied with a common potential by the transfer hit point and constitutes a pixel, and a common power supply which supplies a common potential to the transfer hit point. Is characterized in that the common potential supplied to the common electrode on the gate terminal side is supplied so that the common potential when recovered within the horizontal scanning cycle from the distortion due to the coupling between the source electrode and the common electrode becomes the optimum common potential. Liquid crystal display device.
配置された第二の基板の間に液晶を挟持して構成される
液晶表示装置において、第一の基板に設けられ、ゲート
端子から走査信号が供給される走査線、この走査線に交
差するように配置され、映像信号が供給される信号線、
上記走査線にゲート電極が接続されると共に上記信号線
にソース電極が接続された薄膜トランジスタをそれぞれ
含む多数の画素によって形成される表示部、この表示部
のゲート端子の反対側にのみ配置され、第一の基板と第
二の基板を導通するように形成されたトランスファー打
点、このトランスファー打点によってコモン電位が供給
され画素を構成するコモン電極、上記トランスファー打
点にコモン電位を供給するコモン電源を備え、上記コモ
ン電源は、ゲート端子の反対側のコモン電極に供給する
コモン電位を、ソース電極−コモン電極間カップリング
による歪みから水平走査周期内に回復したときのコモン
電位が最適コモン電位になるように供給することを特徴
とする液晶表示装置。2. A liquid crystal display device having a liquid crystal sandwiched between a first substrate and a second substrate disposed to face the first substrate, wherein the liquid crystal display device is provided on the first substrate. A scanning line to which a scanning signal is supplied from a gate terminal, a signal line which is arranged to intersect the scanning line and is supplied with a video signal,
A display portion formed by a number of pixels each including a thin film transistor having a gate electrode connected to the scanning line and a source electrode connected to the signal line, and arranged only on the opposite side of the gate terminal of the display portion, A transfer hit point formed so as to conduct the first substrate and the second substrate, a common electrode which is supplied with a common potential by the transfer hit point and constitutes a pixel, and a common power supply which supplies a common potential to the transfer hit point. The common power supply supplies the common potential supplied to the common electrode on the opposite side of the gate terminal so that the common potential at the time of recovery within the horizontal scanning cycle from the distortion due to the coupling between the source electrode and the common electrode becomes the optimum common potential A liquid crystal display device comprising:
は、可変抵抗が接続されていることを特徴とする請求項
1または請求項2記載の液晶表示装置。3. The liquid crystal display device according to claim 1, wherein a variable resistor is connected between the common power supply and the transfer hit point.
配置された第二の基板の間に液晶を挟持して構成される
液晶表示装置において、第一の基板に設けられ、ゲート
端子から走査信号が供給される走査線、この走査線に交
差するように配置され、映像信号が供給される信号線、
上記走査線にゲート電極が接続されると共に上記信号線
にソース電極が接続された薄膜トランジスタをそれぞれ
含む多数の画素によって形成される表示部、この表示部
のゲート端子側及びその反対側にのみ配置され、第一の
基板と第二の基板を導通するように形成されたトランス
ファー打点、このトランスファー打点によってコモン電
位が供給され画素を構成するコモン電極、上記トランス
ファー打点毎にそれぞれ可変抵抗を介してコモン電位を
供給するコモン電源を備え、上記可変抵抗は、ソース電
極−コモン電極間カップリングによる歪みから水平走査
周期内に回復するコモン電位の分布を最適コモン電位の
分布に近付けるように調整されることを特徴とする液晶
表示装置。4. A liquid crystal display device having a liquid crystal sandwiched between a first substrate and a second substrate disposed opposite to the first substrate, wherein the liquid crystal display device is provided on the first substrate. A scanning line to which a scanning signal is supplied from a gate terminal, a signal line which is arranged to intersect the scanning line and is supplied with a video signal,
A display portion formed by a number of pixels each including a thin film transistor having a gate electrode connected to the scanning line and a source electrode connected to the signal line, and arranged only on the gate terminal side of the display portion and on the opposite side thereof. A transfer hit point formed so as to conduct the first substrate and the second substrate, a common electrode supplied with a common potential by the transfer hit point and constituting a pixel, and a common potential via a variable resistor for each transfer hit point. And the variable resistor is adjusted so that the distribution of the common potential recovered within the horizontal scanning period from the distortion due to the coupling between the source electrode and the common electrode approaches the optimum common potential distribution. Characteristic liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11076169A JP2000275607A (en) | 1999-03-19 | 1999-03-19 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11076169A JP2000275607A (en) | 1999-03-19 | 1999-03-19 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000275607A true JP2000275607A (en) | 2000-10-06 |
Family
ID=13597596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11076169A Pending JP2000275607A (en) | 1999-03-19 | 1999-03-19 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000275607A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483495B2 (en) | 2000-06-19 | 2002-11-19 | Sharp Kabushiki Kaisha | Liquid crystal display device |
KR100832155B1 (en) * | 2001-09-05 | 2008-05-23 | 비오이 하이디스 테크놀로지 주식회사 | Apparatus for liquid crystal display |
CN100412667C (en) * | 2005-05-16 | 2008-08-20 | Nec液晶技术株式会社 | Liquid crystal display device |
JP2009282333A (en) * | 2008-05-22 | 2009-12-03 | Sharp Corp | Liquid crystal display |
KR100999112B1 (en) * | 2003-12-01 | 2010-12-07 | 삼성전자주식회사 | Liquid crystal display device |
-
1999
- 1999-03-19 JP JP11076169A patent/JP2000275607A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483495B2 (en) | 2000-06-19 | 2002-11-19 | Sharp Kabushiki Kaisha | Liquid crystal display device |
KR100832155B1 (en) * | 2001-09-05 | 2008-05-23 | 비오이 하이디스 테크놀로지 주식회사 | Apparatus for liquid crystal display |
KR100999112B1 (en) * | 2003-12-01 | 2010-12-07 | 삼성전자주식회사 | Liquid crystal display device |
CN100412667C (en) * | 2005-05-16 | 2008-08-20 | Nec液晶技术株式会社 | Liquid crystal display device |
JP2009282333A (en) * | 2008-05-22 | 2009-12-03 | Sharp Corp | Liquid crystal display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4790926B2 (en) | Liquid crystal display device having gate signal delay compensation function, liquid crystal display panel, gate signal delay compensation circuit and method thereof | |
JP3428550B2 (en) | Liquid crystal display | |
US6778162B2 (en) | Display apparatus having digital memory cell in pixel and method of driving the same | |
US6771247B2 (en) | Display and method of driving display | |
CN101763808B (en) | Active type matrix display as well as temperature sensing control circuit and method thereof | |
KR100864420B1 (en) | Display driver and method of driving a lcd/lcos dispaly | |
EP0767449A3 (en) | Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage | |
JP2003015106A (en) | Liquid crystal display device and driving method therefor | |
CN107665692A (en) | Liquid crystal display pixel drive circuit and image element driving method | |
TWI356377B (en) | Liquid crystal display device and driving circuit | |
JP4480821B2 (en) | Liquid crystal display | |
JP2001051643A (en) | Display device and driving method | |
JP2000275607A (en) | Liquid crystal display device | |
US20040075632A1 (en) | Liquid crystal display panel and driving method thereof | |
WO2020097986A1 (en) | Display control apparatus and display device | |
CN101446722A (en) | Liquid crystal display (LCD) panel and LCD device | |
US6229512B1 (en) | Flat panel display unit and display method of the same | |
WO2020097987A1 (en) | Display control apparatus and display device | |
CN114360465A (en) | Liquid crystal display device and driving method thereof | |
JP3617896B2 (en) | Liquid crystal display device and driving method | |
US9030396B2 (en) | Liquid display panel driving method | |
JPH04142513A (en) | Liquid crystal display device | |
JP4726291B2 (en) | Flat panel display | |
JPH06138439A (en) | Liquid crystal display device | |
JPH0612030A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070412 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |