[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2000183287A - 誘電体薄膜のエッチング方法及び半導体装置 - Google Patents

誘電体薄膜のエッチング方法及び半導体装置

Info

Publication number
JP2000183287A
JP2000183287A JP10358171A JP35817198A JP2000183287A JP 2000183287 A JP2000183287 A JP 2000183287A JP 10358171 A JP10358171 A JP 10358171A JP 35817198 A JP35817198 A JP 35817198A JP 2000183287 A JP2000183287 A JP 2000183287A
Authority
JP
Japan
Prior art keywords
etching
thin film
dielectric thin
gas
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10358171A
Other languages
English (en)
Inventor
Hitoshi Urashima
仁 浦島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10358171A priority Critical patent/JP2000183287A/ja
Publication of JP2000183287A publication Critical patent/JP2000183287A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 下部電極上に形成された誘電体薄膜のエッチ
ングにおいて、エッチング面及びマスク側壁へ付着する
残渣を効果的に除去することを課題とする。 【解決手段】 下部電極上に形成された誘電体薄膜を不
活性ガスを含むエッチングガスにより当初の膜厚の10
〜50%残存するようにエッチングする第1エッチング
工程、不活性ガスを含まないエッチングガスにより残存
する誘電体薄膜をエッチングすると共に下部電極をオー
バーエッチングする第2エッチング工程、剥離剤での洗
浄工程からなることを特徴とする誘電体薄膜のエッチン
グ方法により上記課題を解決する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、誘電体薄膜のエッ
チング方法及び半導体装置に関する。更に詳しくは、本
発明は、誘電体薄膜を構成要素とする不揮発性メモリー
素子やDRAM用キャパシター等の半導体装置における
誘電体薄膜を微細加工する際のエッチング方法及びその
方法でパターニングされた誘電体薄膜を含む半導体装置
に関する。本発明は、特に下部電極上に積層された誘電
体薄膜に適用される。
【0002】
【従来の技術】現在、誘電体の一種である強誘電体の自
発分極特性を利用した誘電体メモリやDRAM等の半導
体装置の開発が盛んに行われている。これらの半導体装
置の開発では、誘電体薄膜を用いた微小キャパシタを高
精度に再現性よく製造する微細加工技術の確立が不可欠
である。
【0003】上記微細加工技術として、ドライエッチン
グ方法がある。このドライエッチング方法としては、A
rのような不活性ガスを用いたイオンミリングやスパッ
タエッチングのような物理エッチング、塩素やフッ素等
のハロゲン元素を含むガスにを用いた化学(反応性)エ
ッチング、またそれらのガスを混合することにより両方
のエッチング効果を利用したエッチングがある。例え
ば、SBT(SrBi2Ta2 9 )膜を、レジストマ
スクを用いてBCl3 とArとの混合ガスでエッチング
する方法(第44回応用物理学関係連合講演会予稿集
(1997年春季)30p−ZF−2)や、PZT(P
b(Zr,Ti)O3 )膜を、SOG製マスクを用いて
Cl2 とArとの混合ガスでエッチングする方法(Jp
n.J.Appl.Phys.,Vol.34,767
−770(1995)が報告されている。
【0004】これらの技術を用いて、従来では例えば次
のような方法により誘電体薄膜がエッチングされてい
る。すなわち、SiO2 /TaSiN/Ir/SBTが
下からこの順に積層されてなる基板においてSBT層
(誘電体薄膜)をエッチングする際には、先ず、誘電体
薄膜上にレジストからなるマスクを形成し、マスクに被
覆されていない部分をECR(Electron Cyclotron Res
onance)エッチング装置でエッチングする。エッチング
に使用するガスには、例えばAr及びC2 6 が使用さ
れ、それぞれの流量が40/40SCCMとなるように
調整される。エッチング条件は、一般に、トータル圧力
が0.18〜0.27Pa、マイクロ波パワーが100
0W、RFパワーが100〜150Wとされる。
【0005】上記エッチングにおいて、エッチング速度
はエッチング対象の面内で多少の違いがあるため、SB
T層のエッチング残りが無いように、通常、下部電極が
その当初の膜厚の30%程度オーバーエッチングされ
る。エッチング終了後、エッチング面やマスク側壁に付
着した残渣を取り除くために、約3.5重量%の塩酸水
溶液に5分間浸漬処理し、続いて水洗する。更に、マス
クをアッシング及び除去液により除去する。
【0006】
【発明が解決しようとする課題】しかしながら、以上の
従来のエッチングプロセスにおいて、次のような問題が
報告されている。すなわち、エッチングの際に被エッチ
ング材料の構成元素とエッチングガスとの反応によって
生じた生成物が、エッチング面やマスク側壁に残渣とし
て再付着してしまうことである。
【0007】この残渣は、特に下部電極をオーバーエッ
チングしたときに顕著に生じる。すなわち、不活性ガス
を含むエッチングガスと下部電極の構成元素とが反応し
て生じたエッチング面やマスク側壁に付着した残渣は、
非常に強固に付着しており、剥離剤による除去処理が困
難であった。その結果、エッチングによる微細加工が高
精度にできないという深刻な問題が発生していた。本発
明は、このような問題に鑑みてなされたものであり、エ
ッチングの際のエッチング面及びマスク側壁に付着する
残渣の低減及びそれを効果的に除去することが可能とな
るエッチング方法を提供することを目的としている。
【0008】
【課題を解決するための手段】本発明の発明者等は、検
討の結果、特定の2種類のエッチングガスを用いて誘電
体薄膜のエッチングを2段階で行うことにより、エッチ
ングから生じる残渣を低減し、その残渣が剥離剤で容易
に除去することができることを見い出し本発明に至っ
た。
【0009】かくして本発明によれば、下部電極上に形
成された誘電体薄膜を不活性ガスを含むエッチングガス
により当初の膜厚の10〜50%残存するようにエッチ
ングする第1エッチング工程、不活性ガスを含まないエ
ッチングガスにより残存する誘電体薄膜をエッチングす
ると共に下部電極をオーバーエッチングする第2エッチ
ング工程、剥離剤での洗浄工程からなることを特徴とす
る誘電体薄膜のエッチング方法が提供される。また、本
発明によれば、基板、下部電極、誘電体薄膜及び上部電
極とから構成され、誘電体薄膜が上記エッチング方法に
よりパターニングされている半導体装置が提供される。
【0010】
【発明の実施の形態】本発明では、下部電極上の誘電体
薄膜が、不活性ガスを含むエッチングガスによりエッチ
ングする第1エッチング工程、不活性ガスを含まないエ
ッチングガスによりエッチングする第2エッチング工程
により所望の形状にエッチングされる。ここで、2段階
でエッチングされているのは、次の理由による。まず、
誘電体薄膜をエッチングする場合、そのエッチングを完
全に行うために、通常下部電極がオーバーエッチングさ
れる。ここで、第1エッチング工程で使用されるエッチ
ングガスのみを使用した場合、オーバーエッチング時に
生じる下部電極由来の残渣を、除去剤で取り除くことが
困難である。
【0011】次に、第2エッチング工程で使用されるエ
ッチングガスのみを使用した場合、誘電体薄膜由来の残
渣が多量に発生し、これを除去剤で取り除くことも困難
である。しかしながら、このエッチングガスを用いて下
部電極をエッチングした際に生じる残渣は、除去剤で取
り除くことができる。このような観点から、2種類のエ
ッチングガスを組合わせることにより、誘電体薄膜を容
易にエッチングすることができることを見い出した。
【0012】以下、本発明を具体的に説明する。まず、
本発明に用いられる下部電極は、特に限定されず、公知
の材料からなる電極をいずれも使用することができる。
特に、後述する誘電体薄膜及び上部電極等の形成工程に
おける熱処理に耐える金属であることが好ましい。具体
的にはAu、Pt、Pd、Ir、Rh又はRu等の貴金
属やそれらの酸化物が用いられる。また、下部電極は、
2層構造や3層構造の多層構造を有していてもよい。多
層構造を有する場合、その最上層は、Pt、Ir、Ru
及びRhからなる群より選ばれた金属もしくはそれらの
合金又はそれらの酸化物であることが特に好ましい。
【0013】下部電極の膜厚としては、素子の大きさ、
用途、形成方法に応じて適宜調整することができるが、
例えば100〜300nmとすることが好ましい。上記
下部電極は、印刷法、スピンコート法、ゾルゲル法等の
塗布焼成法、CVD法、真空蒸着法、スパッタリング
法、レーザーアブレーション法等により基板上に形成さ
れる。
【0014】下部電極上には誘電体薄膜が形成される。
誘電体薄膜を構成する誘電体としては、通常使用される
ものであれば特に限定されない。この内、強誘電体が好
ましい。また、強誘電体としては、通常使用されるもの
であればよく、特に、PZT(Pb(Zr,Ti)
3 )をはじめとするPb系のペロブスカイト構造化合
物や、SBT(SrBi2 Ta2 9 )をはじめとした
Bi系の層状ペロブスカイト構造化合物が好ましい。B
i系の層状ペロブスカイト構造化合物としては、例え
ば、 Bi2m-1m3m+3 (AはNa,K,Pb,Ca,Sr,Ba及びBi;B
はFe,Ti,Nb,Ta,W及びMoから選択された
ものであり、mは自然数である)で示される強誘電体が
挙げられる。
【0015】具体的には、Bi4Ti312、SrBi2
Ta29、SrBi2Nb29、Bi 2Nb29、BaB
2Ta29、PbBi2Nb29、PbBi2Ta
29、PbBi4Ti415、SrBi4Ti415、Ba
Bi4Ti415、PbBi415、Sr2Bi4Ti
518、Pb2Bi4Ti518、Na0.5Bi4.15、K0.5
Bi4.5Ti415等が挙げられる。中でもSrBi2
29(SBT)は、分極反転に伴う特性劣化(膜疲
労)が少なく、低電圧で分極反転が可能なため、長寿命
で低電圧駆動が可能なデバイスに適用できるものとして
特に好ましい。
【0016】なお、これらの誘電体はその多くが酸化物
であり、その結晶化には、一般に600℃以上の高温下
で酸化ガス雰囲気中での熱処理が行われる。誘電体薄膜
の膜厚としては、素子の大きさ、用途、形成方法等に応
じて適宜調整することができるが、例えば100〜30
0nmとすることが好ましい。上記誘電体薄膜は、印刷
法、スピンコート法、ゾルゲル法等の塗布焼成法、CV
D法、真空蒸着法、スパッタリング法、レーザーアブレ
ーション法等の方法で下部電極上に形成することができ
る。
【0017】次に、誘電体薄膜をエッチングする前に、
所望の領域のみをエッチングするために、マスクを形成
してもよい。マスクに使用することができる材料とし
て、公知の材料をいずれも使用することができる、例え
ば、金属、酸化シリコン等が挙げられる。中でもフォト
レジストからなるマスクが好ましい。誘電体薄膜は、不
活性ガスを含むエッチングガスにより、誘電体薄膜を当
初の膜厚の10〜50%残存するようにエッチングする
第1エッチング工程に付される。第1エッチング(及び
以下で説明する第2エッチング)は、例えば、ECRエ
ッチング法を採用することができるが、この方法に限定
されない。
【0018】具体的には、第1エッチング工程で残存す
る誘電体薄膜の膜厚は、当初の膜厚が100nmである
場合、10〜50nmであることが好ましい。当初の膜
厚の10%より薄くなった場合は、エッチングは通常完
全に均一に行うことができないため、部分的に下部電極
がエッチングされる恐れがあり、剥離剤で除去できない
誘電体薄膜の残渣が発生する恐れがあるので好ましくな
い。また、膜厚が当初の膜厚の50%を超えると、第2
エッチング工程に使用されるエッチングガスにより生じ
る残渣を剥離剤により、除去することが困難となり好ま
しくない。
【0019】本発明の方法に用いられる不活性ガスを含
むエッチングガスとしては、誘電体薄膜のエッチングに
通常使用されるものであれば特に限定されない。例え
ば、Arのような不活性ガス単独、不活性ガスと、C2
6 、SF6 、CF4 、CHF 3 、Cl2 ………………
等のハロゲン元素を含むガスとの混合ガスが挙げられ
る。更に、CH4 のような炭化水素ガスを含んでいても
よい。中でもエッチングにより生じる残渣がより少ない
点で、ハロゲン元素を含むガスと不活性ガスとの混合ガ
スを使用することが好ましい。
【0020】また、これらのエッチングガスは、一般に
誘電体薄膜の材質によって選択される。例えば、誘電体
薄膜がPZTの場合、Cl2 、Ar及びCH4 からなる
混合ガスを使用することが好ましい。第1エッチング工
程の条件は、ECRエッチング法の場合、圧力は0.1
3〜0.26Pa、マイクロ波(2.45GHz)パワ
ーは1000〜2000W、RF(13.56MHz)
パワーは60〜200W、エッチング時間は2〜8分と
することが好ましい。更に、エッチングガスとして、ハ
ロゲン元素を含むガスと不活性ガスとの混合ガスを使用
する場合、前者は5〜90SCCM、後者は5〜90S
CCMの流量であることが好ましい。
【0021】次に、不活性ガスを含まないエッチングガ
スにより、残りの誘電体薄膜をエッチングする第2エッ
チング工程に付される。なお、この際、下部電極はエッ
チング(いわゆるオーバーエッチング)される。なお、
オーバーエッチングは、誘電体薄膜のエッチング残りを
なくするために行われるので、残渣をより低減する観点
から、できるだけオーバーエッチングされる下部電極を
少なくすることが好ましい。具体的には、オーバーエッ
チングされる下部電極の膜厚は、20nm以下であるの
が好ましい。
【0022】第2エッチング工程に用いられる不活性ガ
スを含まないエッチングガスとしては、例えば、C
2 、C2 6 、SF6 、CF4 、CHF3 等のハロゲ
ン元素を含むガス及びハロゲン元素を含むガスとCH4
のような炭化水素ガスとを含む混合ガスが挙げられる。
中でもエッチングにより生じる残渣が少ない、ハロゲン
元素を含むガスと炭化水素ガスとを含む混合ガスを使用
することが好ましい。ここで、レジストからなるマスク
を使用した場合は、エッチングガスにはCH 4ガスを含
むことが好ましい。CH4ガスは、マスク側壁にポリマ
ー状の保護膜を形成し、マスク側面がエッチングされて
パターン幅が減少するのを抑える作用をする。但し、こ
の保護膜は、残渣として残ることがあるため、エッチン
グガス中の割合を大きくすることは望ましくない。従っ
て、CH4ガスは、全ガス流量に対して1〜5%である
ことが好ましい。
【0023】第2エッチング工程の条件は、ECRエッ
チング法の場合、圧力は0.13〜0.26Pa、マイ
クロ波(2.45GHz)パワーは500〜2000
W、RF(13.56MHz)パワーは60〜200
W、エッチング時間は20〜120秒とすることが好ま
しい。更に、エッチングガスとして、ハロゲン元素を含
むガスと炭化水素ガスとの混合ガスを使用する場合、前
者は30〜100SCCM、後者は1〜10SCCMの
流量であることが好ましい。
【0024】次いで、第1及び第2エッチング工程によ
り発生した残渣を剥離剤によって除去する。この剥離剤
としては、誘導体薄膜をエッチングした際に生じる残渣
を除去するために通常使用されるものをいずれも使用す
ることができる。具体的には、水、酸(例えば塩酸)、
アルカリ(例えばヒドロキシルアミン)又は有機剥離剤
(例えばヒドロキシルアミン)を使用することができ
る。これらの剥離剤の中でも、水又は塩酸水溶液が好ま
しい。なお、この剥離剤による除去は、第2エッチング
工程の後にのみ行われればよいが、第1エッチング工程
の後にも行ってもよい。剥離剤による除去が行われた
後、任意に水による洗浄及び乾燥を行ってもよい。
【0025】また、マスクを使用した場合、マスクはア
ッシングや除去液等の通常の方法により除去することが
できる。更に、本発明によれば、基板、下部電極、誘電
体薄膜及び上部電極とから構成され、誘電体薄膜が上記
エッチング方法によりパターニングされている半導体装
置が提供される。上記基板としては特に限定されるもの
ではなく、SiやGaAs等からなる半導体基板等を用
いることができる。また、これらの基板には、その表面
にSiN、SiO2 等の絶縁膜、所望の回路を構成する
素子やこれらを被覆する層間絶縁層、又はこれらが組み
合わされて形成されていてもよい。
【0026】上部電極は、下部電極と同様、通常電極と
して使用することができる材料から構成される。具体的
にはAu、Pt、Pd、Ir、Rh又はRu等の金属や
それらの酸化物が用いられる。上部電極の形成法は、金
属ペーストを用いる印刷法、スピンコート法、ゾルゲル
法等の塗布焼成法が挙げられる。本発明の方法によりエ
ッチングされた誘電体薄膜は、エッチングによる残渣が
低減し、残渣も剥離剤により効果的に除去されるので、
加工寸法のシフトや精度劣化等を大幅に改善することが
できる。従って、半導体装置をより高集積化することが
できる。
【0027】
【実施例】以下、実施例により本発明をさらに詳細に説
明するが、これにより本発明は限定されるものではな
い。先ず、本発明者は、誘電体薄膜エッチングにおけ
る、エッチングガスの違いによる残渣の量及びその除去
の可否について詳細な実験を行った。その実験結果の概
要を以下に示す。
【0028】実験例(1) 膜厚200nmのSBT層(誘電体薄膜)をレジストマ
スクを使用してエッチングすると共に下部電極をオーバ
ーエッチングするに際して、ArとCl2との混合ガス
のみを用いた場合、厚さ約50〜100nmの残渣がエ
ッチング面及びマスク側壁に付着した。そしてこの残渣
は酸やアルカリ等の剥離剤への浸漬によって溶解除去で
きなかった。
【0029】実験例(2) 膜厚200nmのSBT層(誘電体薄膜)をレジストマ
スクを使用してエッチングすると共に下部電極をオーバ
ーエッチングするに際して、Cl2、C26及びCH4
混合ガスのみを用いた場合に生じる残渣は、剥離剤によ
る除去が困難であった。一方、同じエッチングガスによ
り膜厚50nm以下の誘電体薄膜をエッチングすると共
に下部電極をオーバーエッチングした場合、エッチング
面及びマスク側壁に残渣が確認されたが、その残渣は剥
離剤により除去可能であることが分かった。
【0030】実験例(3) 膜厚200nmのSBT層(誘電体薄膜)のみをエッチ
ングするに際して、ArとC26との混合ガスを用いた
場合、残渣の厚さは約10nm以下と薄く、この残渣
は、約3.5重量%の塩酸水溶液に5分間浸漬し、水洗
することにより除去可能であった。またこの実験例
(3)と同様の効果は、エッチング混合ガスの内の1つ
であるC26の代わりにSF6、CF4又はCHF3を用
いても得られた。
【0031】しかしながら、実験例(3)のエッチング
ガス(ArとC26との混合ガス)を用いて、下部電極
をエッチングした場合に生じる残渣は剥離剤により除去
するのが困難であった。以上の結果から、実験例(1)
及び(2)のエッチングガスと、実験例(3)のエッチ
ングガスとを組合わせることが好ましいことが判った。
【0032】実験例( 4) Irの下部電極上に成膜したSBTの誘電体薄膜上にレ
ジストからなるマスクを形成し、マスクに覆われない部
分をAr及びC2 6 からなるエッチングガスでエッチ
ングし、塩酸により浸漬処理した後、マスクを除去し
た。この基板の表面形状を観察すると面内に残渣が付着
していることが認められる。これは、下部電極に用いた
Irの反応性が低いが為に、スパッタされた原子が側壁
に再付着したためと考えられる。
【0033】一方、エッチングガスとして、Cl2、C2
6及びCH4の混合ガスを用いて、膜厚50nm以下の
SBTをエッチングした場合に、約3.5重量%の塩酸
水溶液に5分間浸漬し、水洗した後にレジストパターン
を除去し、塩酸により残渣を剥離した。この基板の表面
形状を観察すると残渣は確認されず、除去されているこ
とが分かった。これらの事項から誘電体薄膜のエッチン
グを行う際、不活性ガスを含むエッチングガスにより当
初の膜厚の10〜50%残存するように誘電体薄膜をエ
ッチングし、次いで、不活性ガスを含まないエッチング
ガスを用いて、残存する誘電体薄膜をエッチングすると
共に下部電極をオーバーエッチングした場合は、残渣を
低減し、その残渣も剥離剤により除去できることが分か
った。
【0034】実施例1 本実施例に用いたエッチング対象物の膜構造を図1に示
す。シリコン基板1の表面に、熱酸化法により膜厚60
0nmの酸化シリコン層2を形成し、その上部に、下か
ら順にTaSiN3/Ir4を備えた下部電極をスパッ
タ法により膜厚100/150nmに形成した。さら
に、ゾルーゲル法により膜厚120nmのSBT層を積
層し誘電体薄膜5とした。誘電体薄膜5の上に、フォト
レジストのマスク6を形成した〔図2(a)〕。マスク
に覆われない誘電体薄膜5をエッチングするのに、EC
R(Electron Cyclotron Resonance)エッチング装置を
用いた。
【0035】先ず、不活性ガスを含むエッチングガスを
用いた第1エッチング工程では、エッチングガスとして
Ar及びC26の混合ガスを使用した。この混合ガス
は、流量をそれぞれ40/40SCCMとなるようにエ
ッチング室内に導入し、エッチング室内の圧力を0.1
8〜0.27Pa、マイクロ波(2.45GHz)のパ
ワーを1000W、RF(13.56MHz)のパワー
を100〜150W、エッチング時間を195秒とし
た。この条件での誘電体薄膜5のエッチング速度は18
〜25nm/分であった。これにより、誘電体薄膜5の
エッチングを、そのエッチング部分の膜厚が30nmに
なるまで行った〔図2(b)〕。
【0036】続いて、このエッチングで発生した残渣7
を、約3.5重量%の塩酸水溶液に5分間浸漬し、水洗
・乾燥を行うことにより除去した〔図2(c)〕。次
に、不活性ガスを含まないエッチングガスを用いた第2
エッチング工程では、エッチングガスとしてCl2及び
26の混合ガスを使用した。エッチングガスは、流量
をそれぞれ20/46SCCMとなるようにエッチング
室内に導入し、エッチング室内の圧力を0.18〜0.
27Pa、マイクロ波のパワーを1000W、RFのパ
ワーを200W、エッチング時間を60秒とした。この
条件で、誘電体薄膜5の残膜が完全に除去されるよう、
誘電体薄膜5をエッチングすると共に下部電極をオーバ
ーエッチングした〔図2(d)〕。
【0037】このときのエッチング速度はおよそ60n
m/分であった。このエッチングでは、Irの下部電極
がオーバーエッチされるため、誘電体薄膜5及びレジス
トマスク6の側壁に残渣7が発生した。この残渣7を、
約3.5%の塩酸水溶液に5分間浸漬し、水洗・乾燥し
た。そして、レジストマスク6をアッシングおよび除去
液を用いて除去した〔図2(e)〕。
【0038】以上のように行われた誘電体薄膜のエッチ
ングでは、エッチング面及びレジストパターン側壁に残
渣を残さず、誘電体薄膜を効果的にエッチングすること
ができた。このウェハーの断面構造を〔図2(d)〕に
示す。
【0039】実施例2 以下の条件以外は、実施例1と同様の条件で、誘電体薄
膜をエッチングし、次いでエッチングにより生じた残渣
を剥離剤により除去した。不活性ガスを含まないエッチ
ングガスによる第2エッチング工程では、エッチングガ
スとしてCl2、C26及びCH4の混合ガスを使用し、
エッチングガスの流量をそれぞれ20/46/1.4S
CCMとなるように導入し、トータル圧力を0.18〜
0.27Paとし、マイクロ波のパワーを1000W、
RFのパワーを100〜200W、エッチング時間を2
10秒とした。
【0040】このエッチングによれば、エッチング面及
びレジストパターン側壁に残渣を残さず、誘電体薄膜5
を効果的にエッチングすることができた。そしてさらに
下部電極4がオーバーエッチングされた。このウェハー
の断面構造を〔図2(d)〕に示す。
【0041】実施例3 実施例1及び2によりエッチングされた誘電体薄膜5上
に、上部電極を積層した。次いで、上部電極を所望の形
状にパターニングしてキャパシタ(半導体装置)を形成
した。更に、トランジスタ等からなる回路と組み合わせ
ることにより、高集積の不揮発性半導体記憶装置を製造
することができた。
【0042】
【発明の効果】本発明のエッチング方法を用いること
で、従来の単一工程のエッチングでは極めて困難であっ
たエッチング面及びマスク側壁に付着する残渣の低減及
び剥離剤による除去が効果的に行える。従って、これら
の残渣に起因する加工寸法のシフトや精度劣化等が大幅
に改善できるため、強誘電体メモリデバイスなどの高集
積化が可能となる。また、上記実施例の場合、マスクと
してレジストを使用することが可能であり、従来のメタ
ルマスクやSiO2製マスクを形成するために必要なマ
スク工程を省略することも可能となった。
【図面の簡単な説明】
【図1】本発明のエッチング対象物の断面構造を示す概
略図である。
【図2】本発明のエッチングの工程を示す、エッチング
対象物の断面図である。
【符号の説明】
1 シリコン基板 2 酸化シリコン 3 下部電極バリア層(TaSiN) 4 下部電極(Ir) 5 誘電体薄膜(SBT) 6 レジストマスク 7 残渣
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8242 21/8247 29/788 29/792 Fターム(参考) 5F001 AA17 AG10 5F004 AA09 BA14 BB11 BB13 BB14 CA01 DA00 DA01 DA02 DA04 DA11 DA16 DA18 DA22 DA23 DA25 DB00 DB13 EA10 EA13 EA28 EA29 EB08 5F038 AC05 AC15 AC17 AC18 EZ14 EZ15 EZ20 5F083 AD21 FR01 GA27 JA14 JA17 JA38 JA43 PR03

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 下部電極上に形成された誘電体薄膜を不
    活性ガスを含むエッチングガスにより当初の膜厚の10
    〜50%残存するようにエッチングする第1エッチング
    工程、不活性ガスを含まないエッチングガスにより残存
    する誘電体薄膜をエッチングすると共に下部電極をオー
    バーエッチングする第2エッチング工程、剥離剤での洗
    浄工程からなることを特徴とする誘電体薄膜のエッチン
    グ方法。
  2. 【請求項2】 誘電体薄膜が、Bi系の層状ペロブスカ
    イト構造化合物からなる請求項1に記載のエッチング方
    法。
  3. 【請求項3】 Bi系の層状ペロブスカイト構造化合物
    が、SrBi2 Ta 2 9 である請求項2に記載のエッ
    チング方法。
  4. 【請求項4】 下部電極が多層構造をなし、その最上層
    がPt、Ir、Ru及びRhからなる群より選ばれた金
    属もしくはそれらの合金又はそれらの酸化物からなる請
    求項1〜3のいずれか1つに記載のエッチング方法。
  5. 【請求項5】 第1エッチング工程に使用されるエッチ
    ングガスが、更にハロゲン元素を含むガスを含む請求項
    1〜4のいずれか1つに記載のエッチング方法。
  6. 【請求項6】 第2エッチング工程に使用されるエッチ
    ングガスが、ハロゲン元素を含むガスと炭化水素ガスと
    を含む請求項1〜5のいずれか1つに記載のエッチング
    方法。
  7. 【請求項7】 ハロゲン元素を含むガスが、Cl2 、C
    2 6 、SF6 、CF4 又はCHF3 である請求項5又
    は6に記載のエッチング方法。
  8. 【請求項8】 剥離剤が、水又は塩酸水溶液である請求
    項1〜7のいずれか1つに記載のエッチング方法。
  9. 【請求項9】 基板、下部電極、誘電体薄膜及び上部電
    極とから構成され、誘電体薄膜が請求項1〜8のいずれ
    か1つに記載のエッチング方法によりパターニングされ
    ている半導体装置。
JP10358171A 1998-12-16 1998-12-16 誘電体薄膜のエッチング方法及び半導体装置 Pending JP2000183287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10358171A JP2000183287A (ja) 1998-12-16 1998-12-16 誘電体薄膜のエッチング方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10358171A JP2000183287A (ja) 1998-12-16 1998-12-16 誘電体薄膜のエッチング方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2000183287A true JP2000183287A (ja) 2000-06-30

Family

ID=18457916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10358171A Pending JP2000183287A (ja) 1998-12-16 1998-12-16 誘電体薄膜のエッチング方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP2000183287A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270087A (ja) * 2001-03-14 2002-09-20 Sony Corp 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法
US8053955B2 (en) 2008-03-21 2011-11-08 Fujifilm Corporation Piezoelectric device and method of production thereof
JP2014060210A (ja) * 2012-09-14 2014-04-03 Fujifilm Corp ドライエッチング方法および圧電デバイスの製造方法
JP2015159222A (ja) * 2014-02-25 2015-09-03 株式会社日本マイクロニクス 二次電池搭載回路チップ及びその製造方法
CN107068849A (zh) * 2015-11-30 2017-08-18 精工爱普生株式会社 压电元件、压电元件的形成方法及超声波装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270087A (ja) * 2001-03-14 2002-09-20 Sony Corp 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法
US8053955B2 (en) 2008-03-21 2011-11-08 Fujifilm Corporation Piezoelectric device and method of production thereof
JP2014060210A (ja) * 2012-09-14 2014-04-03 Fujifilm Corp ドライエッチング方法および圧電デバイスの製造方法
JP2015159222A (ja) * 2014-02-25 2015-09-03 株式会社日本マイクロニクス 二次電池搭載回路チップ及びその製造方法
CN107068849A (zh) * 2015-11-30 2017-08-18 精工爱普生株式会社 压电元件、压电元件的形成方法及超声波装置
US10396271B2 (en) 2015-11-30 2019-08-27 Seiko Epson Corporation Piezoelectric element, method of forming piezoelectric element, and ultrasonic device
CN107068849B (zh) * 2015-11-30 2021-08-24 精工爱普生株式会社 压电元件、压电元件的形成方法及超声波装置

Similar Documents

Publication Publication Date Title
US5515984A (en) Method for etching PT film
US6162738A (en) Cleaning compositions for high dielectric structures and methods of using same
US6368517B1 (en) Method for preventing corrosion of a dielectric material
US5792672A (en) Photoresist strip method
US6054391A (en) Method for etching a platinum layer in a semiconductor device
JP4562482B2 (ja) 強誘電体キャパシタ構造およびその作製方法
JPH08321544A (ja) 配線形成法
JPH11126779A (ja) 構造化方法
KR100629021B1 (ko) 반도체기판에서의층구조화방법
JPH11126778A (ja) 構造化方法
KR100464305B1 (ko) 에챈트를이용한pzt박막의청소방법
JP2001060672A (ja) エッチング方法およびエッチングマスク
JP3159257B2 (ja) 半導体装置の製造方法
JP2000183287A (ja) 誘電体薄膜のエッチング方法及び半導体装置
US20030047532A1 (en) Method of etching ferroelectric layers
JP3367600B2 (ja) 誘電体薄膜素子の製造方法
JP2003338608A (ja) 強誘電体キャパシタ及びその製造方法
KR100190055B1 (ko) 반도체 장치의 백금전극 제조방법
JP3390340B2 (ja) 誘電体素子の形成方法
JP2000196032A (ja) キャパシタの製造方法及びキャパシタ
JP2001210648A (ja) 電子デバイスの製造方法
JP3570903B2 (ja) 半導体装置の製造方法
JP4861627B2 (ja) 強誘電体キャパシタの製造方法
JP2008159924A (ja) 半導体装置の製造方法
JP3403031B2 (ja) 半導体装置の製造方法