JP2000174186A - Semiconductor device and method for mounting the same - Google Patents
Semiconductor device and method for mounting the sameInfo
- Publication number
- JP2000174186A JP2000174186A JP34814698A JP34814698A JP2000174186A JP 2000174186 A JP2000174186 A JP 2000174186A JP 34814698 A JP34814698 A JP 34814698A JP 34814698 A JP34814698 A JP 34814698A JP 2000174186 A JP2000174186 A JP 2000174186A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- heat
- mounting
- radiator
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の実装
技術、特に、パッケージの放熱技術に関し、例えば、ボ
ール・グリッド・アレイパッケージ(以下、BGAとい
う。)を備えた大規模半導体集積回路装置(以下、LS
Iという。)の製造技術に利用して有効なものに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device mounting technology, and more particularly to a package heat radiation technology. Hereinafter, LS
It is called I. )) That are effective for the manufacturing technology.
【0002】[0002]
【従来の技術】汎用コンピュータやスーパーコンピュー
タの実装技術においては、実装遅延を可及的に小さくす
るために、I/O数を増加させつつ実装遅延を可及的に
小さくする必要がある。このため、エリア接続が可能な
フリップ・チップ(flip chip)接続を利用し
たパッケージが開発されている。2. Description of the Related Art In the mounting technology of general-purpose computers and supercomputers, it is necessary to reduce the mounting delay as much as possible while increasing the number of I / Os in order to reduce the mounting delay as much as possible. For this reason, a package using a flip chip connection capable of area connection has been developed.
【0003】従来のこの種のパッケージとして、BGA
がある。すなわち、BGAは半導体素子を含む集積回路
が作り込まれた半導体チップ(以下、チップという。)
が、配線基板にコントロールド・コラップス・ボンディ
ング(controlledcollapse bon
ding。以下、CCBという。)によってフリップ・
チップ接続されているパッケージである。BGAのI/
O数は多く設定されていることが一般的であるため、B
GAを備えたLSI(以下、BGA・LSIという。)
の発熱量はきわめて大きくなる。A conventional package of this type is a BGA
There is. That is, the BGA is a semiconductor chip (hereinafter, referred to as a chip) in which an integrated circuit including a semiconductor element is built.
To control collapsed bonding on the wiring board
ding. Hereinafter, it is called CCB. Flip by
This is a package connected to a chip. BGA I /
Since the number of Os is generally set to be large, B
LSI with GA (hereinafter referred to as BGA LSI)
The calorific value becomes extremely large.
【0004】そこで、放熱性能を高めるために、BGA
・LSIがコンピュータのマザーボード等の実装基板
(以下、ボードという。)に実装された実装構造体にお
いては、チップに放熱フィンが熱伝導性グリースやAg
ペースト等の熱伝導性を有した熱伝導材によって接着さ
れている。すなわち、ボードにCCBによって実装され
たBGA・LSIのチップの上面に熱伝導材が塗布され
た後に、放熱フィンがBGA・LSIに被せられるとと
もに、放熱フィンの脚部がボートに開設された取付孔に
挿通されて固定される。この状態で、BGA・LSIの
チップの上面と放熱フィンの下面の間に熱伝導材が充填
されることにより、チップの発熱は熱伝導性の良好な熱
伝導材層を通して放熱フィンに熱伝導されるため、実装
構造体としての放熱性能はきわめて高くなる。In order to improve the heat radiation performance, a BGA
In a mounting structure in which the LSI is mounted on a mounting board (hereinafter, referred to as a board) such as a motherboard of a computer, a heat radiating fin is formed on a chip by heat conductive grease or Ag.
It is bonded by a heat conductive material having heat conductivity such as a paste. That is, after a heat conductive material is applied to the upper surface of the BGA / LSI chip mounted on the board by CCB, the radiating fins are covered on the BGA / LSI, and the legs of the radiating fins are provided in the mounting holes formed in the boat. And is fixed. In this state, the space between the upper surface of the BGA / LSI chip and the lower surface of the heat radiation fin is filled with a heat conductive material, so that the heat generated from the chip is thermally conducted to the heat radiation fin through the heat conductive material layer having good heat conductivity. Therefore, the heat radiation performance of the mounting structure is extremely high.
【0005】なお、BGAを述べてある例としては、1
993年5月31日株式会社日経BP社発行「実践講座
VLSIパッケージング技術(下)」P173〜P17
4、がある。[0005] As an example describing BGA, 1
May 31, 993 Published by Nikkei BP Co., Ltd. "Practical Course VLSI Packaging Technology (2)" P173-P17
There are four.
【0006】[0006]
【発明が解決しようとする課題】前記したBGA・LS
Iの実装構造体においては、次のような問題点がある。
第一は、ボードの厚さやBGA・LSIのボードへのC
CBに際しての半田バンプの沈み込み量のばらつきによ
って熱伝導材層の厚さがばらつくため、熱伝導材層の熱
伝導性能が不安定になる点である。第二は、放熱フィン
がボードに開設された取付孔に固定されるため、作業性
が低下するばかりでなくボードの配線密度が低下する点
である。SUMMARY OF THE INVENTION The aforementioned BGA LS
There are the following problems in the mounting structure of I.
The first is the thickness of the board and the C
The point is that the thickness of the heat conductive material layer varies due to the variation in the amount of sinking of the solder bump during CB, so that the heat conductive performance of the heat conductive material layer becomes unstable. Secondly, since the radiation fins are fixed to the mounting holes formed in the board, not only the workability is reduced but also the wiring density of the board is reduced.
【0007】本発明の目的は、実装作業性の低下や実装
基板の配線密度の低下を回避しつつ所期の放熱性能を確
保することができる半導体装置およびその実装方法を提
供することにある。An object of the present invention is to provide a semiconductor device and a method of mounting the same, which can secure a desired heat radiation performance while avoiding a reduction in mounting workability and a reduction in wiring density of a mounting substrate.
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【0009】[0009]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。The outline of a typical invention among the inventions disclosed in the present application is as follows.
【0010】すなわち、半導体装置は、半導体チップが
機械的かつ電気的に接続されている配線基板と、この配
線基板に被せられている放熱体と、この放熱体と前記半
導体チップとの間に形成されている熱伝導性を有した熱
伝導材層と、前記放熱体の下面に突設されて前記配線基
板の上面に当接されているストッパと、前記放熱体と前
記配線基板とを連結する連結手段とを備えている。That is, the semiconductor device comprises a wiring board to which the semiconductor chip is mechanically and electrically connected, a radiator covered by the wiring board, and a radiator formed between the radiator and the semiconductor chip. A heat conductive material layer having thermal conductivity, a stopper protruding from a lower surface of the heat radiator and abutting against an upper surface of the wiring board, and connecting the heat radiator to the wiring board. Connection means.
【0011】また、半導体装置の実装方法は、半導体チ
ップが機械的かつ電気的に接続されている配線基板を実
装基板に半田バンプによって機械的かつ電気的に接続
し、前記半導体チップの上面に熱伝導性を有した熱伝導
材を塗布し、前記配線基板に放熱体を被せて前記放熱体
の下面に突設されたストッパを前記配線基板の上面に当
接させ、前記放熱体と前記配線基板とを連結手段によっ
て連結することを特徴とする。In a semiconductor device mounting method, a wiring board to which a semiconductor chip is mechanically and electrically connected is mechanically and electrically connected to a mounting board by solder bumps, and a heat is applied to an upper surface of the semiconductor chip. A heat conductive material having conductivity is applied, a radiator is placed on the wiring board, and a stopper protruding from a lower surface of the radiator is brought into contact with an upper surface of the wiring board. Are connected by connecting means.
【0012】前記した第一の手段によれば、放熱体は配
線基板にストッパによって位置決めされた状態になって
いるため、熱伝導材層の厚さは常に一定に維持される。
したがって、熱伝導材層の熱伝導性能は安定するため、
所期の放熱性能が常に確保されることになる。According to the first means, since the radiator is positioned on the wiring board by the stopper, the thickness of the heat conductive material layer is always kept constant.
Therefore, since the heat conduction performance of the heat conduction material layer is stable,
The expected heat dissipation performance is always ensured.
【0013】前記した第二の手段によれば、放熱体は配
線基板に連結手段によって連結されるため、実装基板に
孔明け加工を施さなくて済む。したがって、実装作業性
の低下や実装基板の配線密度の低下を回避することがで
きる。According to the second means, since the heat radiator is connected to the wiring board by the connecting means, the mounting board does not need to be perforated. Therefore, a reduction in mounting workability and a reduction in wiring density of the mounting board can be avoided.
【0014】[0014]
【発明の実施の形態】図1は本発明の一実施形態である
BGA・LSIの実装構造体を示す正面断面図である。
図2はBGA・LSIの拡大部分断面図である。図3は
チップを示しており、(a)は底面図、(b)は(a)
のb−b線に沿う拡大断面図である。図4は配線基板を
示しており、(a)は左半分が平面図で右半分が底面
図、(b)は(a)のb−b線に沿う拡大断面図であ
る。図5は放熱フィンを示しており、(a)は正面断面
図、(b)は底面図である。FIG. 1 is a front sectional view showing a BGA / LSI mounting structure according to an embodiment of the present invention.
FIG. 2 is an enlarged partial cross-sectional view of the BGA LSI. 3A and 3B show a chip, wherein FIG. 3A is a bottom view and FIG.
It is an expanded sectional view which follows a bb line. 4A and 4B show a wiring board, wherein FIG. 4A is a plan view of the left half, a bottom view of the right half, and FIG. 4B is an enlarged cross-sectional view taken along line bb of FIG. 5A and 5B show a radiation fin, wherein FIG. 5A is a front sectional view and FIG. 5B is a bottom view.
【0015】本実施形態において、本発明に係る半導体
装置は、汎用コンピュータやスーパーコンピュータ(以
下、コンピュータという。)に使用されるBGA・LS
Iとして構成されており、機能的には高い放熱性能が要
求されるLSIとして構成されている。そして、図1に
示されているように、BGA・LSI1はコンピュータ
のマザーボード(以下、ボードという。)40に実装さ
れている。In the present embodiment, the semiconductor device according to the present invention is a BGA / LS used in a general-purpose computer or a supercomputer (hereinafter, referred to as a computer).
It is configured as an LSI which functionally requires high heat radiation performance. Then, as shown in FIG. 1, the BGA LSI 1 is mounted on a motherboard (hereinafter, referred to as a board) 40 of the computer.
【0016】BGA・LSI1は半導体集積回路が作り
込まれた半導体チップ(以下、チップという。)10を
備えている。チップ10はシリコンウエハが用いられて
図3(a)に示されているように正方形の薄板形状の小
片に形成されたサブストレート11を備えており、サブ
ストレート11のアクティブエリアには大規模集積回路
(以下、集積回路という。)が作り込まれている。集積
回路が作り込まれたアクティブエリアはサブストレート
11の一主面側に配置されており、そのアクティブエリ
ア側の主面(以下、第一主面ということがある。)には
集積回路を外部に電気的に引き出すための電極パッド1
2が複数個、互いに間隔を置かれてマトリックス形状に
配列されている。The BGA LSI 1 includes a semiconductor chip (hereinafter, referred to as a chip) 10 in which a semiconductor integrated circuit is built. As shown in FIG. 3A, the chip 10 includes a substrate 11 formed of a square thin plate-shaped piece using a silicon wafer, and a large-scale integration is performed in an active area of the substrate 11. A circuit (hereinafter, referred to as an integrated circuit) is built. The active area in which the integrated circuit is built is arranged on one main surface side of the substrate 11, and the integrated circuit is externally mounted on the main surface on the active area side (hereinafter, sometimes referred to as a first main surface). Electrode pad 1 for electrically pulling out
2 are arranged in a matrix at a distance from each other.
【0017】図3(b)に示されているように、サブス
トレート11の第一主面上にはパッシベーション膜13
が被着されており、パッシベーション膜13における各
電極パッド12に対応する位置にはスルーホール14が
開設されている。各スルーホール14にはバリアメタル
膜15が選択的に被着されている。各電極パッド12に
は接続端子17を形成するための半田バンプ16がバリ
アメタル膜15を介してそれぞれ突設されている。As shown in FIG. 3B, a passivation film 13 is formed on the first main surface of the substrate 11.
Is formed, and a through hole 14 is formed at a position corresponding to each electrode pad 12 in the passivation film 13. In each of the through holes 14, a barrier metal film 15 is selectively deposited. Each electrode pad 12 is provided with a solder bump 16 for forming a connection terminal 17 via a barrier metal film 15.
【0018】BGA・LSI1は配線基板20を備えて
いる。配線基板20の本体21はアルミナ・セラミック
やBT(bismaleimide‐triazin
e)レジンまたはガラス含浸エポキシ樹脂等の絶縁材料
が用いられて、図4(a)に示されているように、チッ
プ10よりも充分に大きな正方形の平板形状にされてい
る。本体21の一主面(以下、上面とする。)には複数
個のCCB用パッド22が、チップ10に突設された各
半田バンプ16にそれぞれ対応するように配列されて形
成されている。本体21の上面にはソルダレジスト膜2
3が被着されており、ソルダレジスト膜23の各CCB
用パッド22に対応する位置にはスルーホールが開設さ
れている。各スルーホールにはバリアメタル膜24が選
択的に被着されている。The BGA LSI 1 has a wiring board 20. The main body 21 of the wiring board 20 is made of alumina ceramic or BT (Bismaleimide-triazin).
e) An insulating material such as a resin or a glass-impregnated epoxy resin is used, and as shown in FIG. A plurality of CCB pads 22 are arranged on one main surface (hereinafter, referred to as an upper surface) of the main body 21 so as to correspond to the respective solder bumps 16 protruding from the chip 10. The solder resist film 2 is formed on the upper surface of the main body 21.
3 is attached, and each CCB of the solder resist film 23 is
A through hole is opened at a position corresponding to the pad 22 for use. A barrier metal film 24 is selectively applied to each through hole.
【0019】配線基板20の本体21の下面にはCCB
用パッド22と電気配線29にて接続している外部端子
25が、本体21の周辺部において複数列の環状枠形状
もしくは全面格子状に配列されている。本体21の上面
にはソルダレジスト膜26が被着されており、ソルダレ
ジスト膜26の各外部端子25に対応する位置にはスル
ーホールが開設されている。各スルーホールにはバリア
メタル膜27が選択的に被着されており、バリアメタル
膜27には実装用バンプ28が略半球形状に突設されて
いる。実装用バンプ28の半田材料の融点は、前記した
チップ10の半田バンプ16の半田材料の融点よりも低
くなるように設定されている。各外部端子25は各CC
B用パッド22に互いに電気的に独立するように各電気
配線29を介して接続されている。The lower surface of the main body 21 of the wiring board 20 has a CCB
External terminals 25 connected to the pads 22 via the electric wiring 29 are arranged in a plurality of rows in an annular frame shape or a grid pattern on the entire periphery of the main body 21. A solder resist film 26 is adhered to the upper surface of the main body 21, and through holes are opened at positions of the solder resist film 26 corresponding to the external terminals 25. A barrier metal film 27 is selectively applied to each through hole, and a mounting bump 28 is provided on the barrier metal film 27 so as to project in a substantially hemispherical shape. The melting point of the solder material of the mounting bumps 28 is set to be lower than the melting point of the solder material of the solder bumps 16 of the chip 10 described above. Each external terminal 25 is connected to each CC
The B pads 22 are connected to each other via respective electric wirings 29 so as to be electrically independent from each other.
【0020】BGA・LSI1は放熱体としての図5に
示された放熱フィン30を備えている。放熱フィン30
の本体31は窒化アルミニウム(AlN)等の熱伝導性
の良好な材料が使用されて、内径が配線基板20の本体
21の外径と等しい略正方形の皿形状に形成されてい
る。本体31の穴部32における四隅にはストッパ33
がそれぞれ垂直方向下向きに突設されており、各ストッ
パ33の高さSは図2に示されているように設定されて
いる。すなわち、チップ10と配線基板20とを接続す
る接続端子17の高さがf、配線基板20の厚さがt、
熱伝導材層19の厚さがhとすると、ストッパ33の高
さSは、S=f+t+h、を満足するように設定されて
いる。The BGA LSI 1 has a radiating fin 30 shown in FIG. 5 as a radiator. Radiation fin 30
The main body 31 is made of a material having good thermal conductivity such as aluminum nitride (AlN) and is formed in a substantially square dish shape having an inner diameter equal to the outer diameter of the main body 21 of the wiring board 20. Stoppers 33 are provided at four corners of the hole 32 of the main body 31.
Are respectively projected downward in the vertical direction, and the height S of each stopper 33 is set as shown in FIG. That is, the height of the connection terminal 17 for connecting the chip 10 and the wiring board 20 is f, the thickness of the wiring board 20 is t,
Assuming that the thickness of the heat conductive material layer 19 is h, the height S of the stopper 33 is set so as to satisfy S = f + t + h.
【0021】図5に示されているように、放熱フィン3
0の穴部32における一側壁の内面には取付部34が形
成されており、取付部34には連結手段としてのリーフ
スプリング35が自然状態において径方向内向きに突出
するように弓なりに取り付けられている。放熱フィン3
0の本体31の上面にはフィン部36が放熱効果を高め
るように一体的に突設されている。As shown in FIG.
A mounting portion 34 is formed on the inner surface of one side wall of the 0 hole 32, and a leaf spring 35 as a connecting means is mounted on the mounting portion 34 in a bow shape so as to protrude radially inward in a natural state. ing. Radiation fins 3
A fin portion 36 is integrally formed on the upper surface of the main body 31 so as to protrude so as to enhance the heat radiation effect.
【0022】図1に示されているように、実装基板とし
てのボード40は本体41を備えており、本体41はア
ルミナ・セラミックやBTレジンまたはガラス含浸エポ
キシ樹脂等の絶縁材料が使用されてBGA・LSI1よ
りも充分に大きな平板形状に形成されている。本体41
の一主面(以下、上面という。)には複数個の実装用パ
ッド42が配列されている。本体41の上面にはソルダ
レジスト膜43が被着されており、ソルダレジスト膜4
3の各実装用パッド42に対応する位置にはスルーホー
ルが開設されている。各スルーホールにはバリアメタル
膜44がそれぞれ選択的に形成されている。As shown in FIG. 1, a board 40 as a mounting substrate has a main body 41, and the main body 41 is made of an insulating material such as alumina ceramic, BT resin or glass impregnated epoxy resin, and is made of BGA. -It is formed in a plate shape sufficiently larger than the LSI 1. Body 41
A plurality of mounting pads 42 are arranged on one principal surface (hereinafter, referred to as an upper surface). On the upper surface of the main body 41, a solder resist film 43 is adhered.
A through-hole is formed at a position corresponding to each mounting pad 42 of No. 3. A barrier metal film 44 is selectively formed in each through hole.
【0023】次に、本発明の一実施形態であるBGA・
LSIの実装方法を、前記構成に係るチップ10、配線
基板20、放熱フィン30およびボード40を使用した
場合について説明する。Next, one embodiment of the BGA
An LSI mounting method using the chip 10, the wiring board 20, the heat radiation fins 30, and the board 40 according to the above configuration will be described.
【0024】チップ10は配線基板20にCCBによっ
て機械的かつ電気的に接続される。すなわち、図3
(b)に想像線で示されているように、チップ10の各
半田バンプ16が配線基板20の各CCB用パッド22
にそれぞれ整合するフェイスダウン状態にて、チップ1
0は配線基板20に位置合わせされるとともに、フラッ
クスまたは半田クリーム(図示せず)によって仮接着さ
れる。この後、不活性ガス(例えば、窒素ガス)雰囲気
の加熱炉等によるリフロー処理が実施されることによっ
て、各半田バンプ16は予め設定された温度で同時に溶
融される。このリフロー処理によって、各半田バンプ1
6による各接続端子17が図2に示されているように形
成される。The chip 10 is mechanically and electrically connected to the wiring board 20 by CCB. That is, FIG.
As shown by imaginary lines in FIG. 2B, each solder bump 16 of the chip 10 is connected to each CCB pad 22 of the wiring board 20.
In the face-down state that matches the
The reference numeral 0 is aligned with the wiring board 20 and temporarily bonded with a flux or a solder cream (not shown). Thereafter, by performing a reflow process using a heating furnace or the like in an inert gas (eg, nitrogen gas) atmosphere, each solder bump 16 is simultaneously melted at a preset temperature. By this reflow process, each solder bump 1
Each connection terminal 17 according to 6 is formed as shown in FIG.
【0025】接続端子17群が形成されると、チップ1
0は配線基板20に接続端子17群によって機械的に接
続された状態になるとともに、集積回路が配線基板20
の各外部端子25に各電極パッド12、接続端子17、
CCB用パッド22および電気配線29を介して電気的
に接続された状態になる。When the connection terminals 17 are formed, the chip 1
0 indicates a state in which the integrated circuit is mechanically connected to the wiring board 20 by the group of connection terminals 17 and the integrated circuit is connected to the wiring board 20.
Of each electrode pad 12, connection terminal 17,
It is in a state of being electrically connected via the CCB pad 22 and the electric wiring 29.
【0026】接続端子17群によって機械的かつ電気的
に接続されたチップ10と配線基板20との間には、接
続端子17の高さ分の隙間が形成された状態になる。こ
の隙間にはアンダーフィル18が充填される。このアン
ダーフィル18によって接続端子17群が樹脂封止され
た状態になるとともに、チップ10は配線基板20に機
械的に固定された状態になる。A gap corresponding to the height of the connection terminal 17 is formed between the chip 10 and the wiring board 20 which are mechanically and electrically connected by the connection terminal 17 group. This gap is filled with an underfill 18. The connection terminals 17 are sealed by the underfill 18 with resin, and the chip 10 is mechanically fixed to the wiring board 20.
【0027】配線基板20はボード40に接続端子45
によって機械的かつ電気的に接続される。すなわち、配
線基板20の各実装用バンプ28がボード40の各実装
用パッド42にそれぞれ整合するフェイスダウン状態に
て、配線基板20はボード40に位置合わせされるとと
もに、フラックスまたは半田クリーム(図示せず)によ
って仮接着される。この後、不活性ガス(例えば、窒素
ガス)雰囲気の加熱炉等によるリフロー処理が実施され
ることによって、各実装用バンプ28は予め設定された
温度で同時に溶融される。このリフロー処理によって、
各実装用バンプ28による各接続端子45が図1に示さ
れているように形成される。The wiring board 20 is connected to the board 40 by connecting terminals 45.
Connected mechanically and electrically. That is, in a face-down state in which the mounting bumps 28 of the wiring board 20 are aligned with the mounting pads 42 of the board 40, the wiring board 20 is aligned with the board 40, and the flux or solder cream (not shown) is used. Are temporarily bonded together. Thereafter, the mounting bumps 28 are simultaneously melted at a preset temperature by performing a reflow process using a heating furnace or the like in an inert gas (eg, nitrogen gas) atmosphere. By this reflow process,
Each connection terminal 45 by each mounting bump 28 is formed as shown in FIG.
【0028】そして、チップ10の上面に導電性グリー
スやAgペースト等の熱伝導材が塗布された後に、図1
および図2に示されているように、放熱フィン30が配
線基板20の上に穴部32の開口側を下向きにした状態
で同心的に被せられる。この際、放熱フィン30のリー
フスプリング35が配線基板20の本体21の側面によ
って径方向外側に押された状態で、配線基板20が放熱
フィン30の穴部32に挿入され、配線基板20の上面
が穴部32の四隅のストッパ33に当接される。これに
より、チップ10と放熱フィン30との対向面間には、
ストッパ33群の高さSによって規定された厚さhの熱
伝導材層19が図2に示されているように形成された状
態になる。この熱伝導材層19の厚さhはストッパ33
によって規定され、また、チップ10の厚さtおよび接
続端子17群の厚さfが殆ど一定であるため、常に一定
に維持されることになる。After a heat conductive material such as conductive grease or Ag paste is applied to the upper surface of the chip 10, FIG.
As shown in FIG. 2, the radiation fin 30 is concentrically placed on the wiring board 20 with the opening side of the hole 32 facing downward. At this time, the wiring board 20 is inserted into the hole 32 of the radiating fin 30 while the leaf spring 35 of the radiating fin 30 is pushed radially outward by the side surface of the main body 21 of the wiring board 20, and the upper surface of the wiring board 20 is Are in contact with the stoppers 33 at the four corners of the hole 32. Thereby, between the opposing surfaces of the chip 10 and the radiation fin 30,
The heat conductive material layer 19 having the thickness h defined by the height S of the group of the stoppers 33 is formed as shown in FIG. The thickness h of the heat conductive material layer 19 is
Further, since the thickness t of the chip 10 and the thickness f of the connection terminal group 17 are almost constant, the thickness is always kept constant.
【0029】以上のようにしてボード40に実装された
BGA・LSI1は、ボード40に実装用バンプ28に
よって形成された接続端子45を介して機械的かつ電気
的に接続された状態になる。この状態において、BGA
・LSI1には放熱フィン30が熱伝導材層19によっ
て熱的に接続された状態になっているため、BGA・L
SI1はきわめて効果的に冷却されることになる。The BGA LSI 1 mounted on the board 40 as described above is in a state of being mechanically and electrically connected to the board 40 via the connection terminals 45 formed by the mounting bumps 28. In this state, the BGA
Since the heat radiation fins 30 are thermally connected to the LSI 1 by the heat conductive material layer 19, the BGA · L
SI1 will be cooled very effectively.
【0030】前記実施の形態によれば、次の効果が得ら
れる。According to the above embodiment, the following effects can be obtained.
【0031】1) BGA・LSIに放熱フィンを被せ付
けることより、チップの発熱を放熱フィンによって効率
的に放熱させることができるため、BGA・LSIは所
期の性能を発揮することができる。1) By covering the heat radiation fins on the BGA LSI, the heat generated from the chip can be efficiently dissipated by the heat radiation fins, so that the BGA LSI can exhibit the expected performance.
【0032】2) BGA・LSIに放熱フィンを熱的に
接続する熱伝導材層の厚さをストッパによって規定する
ことにより、熱伝導材層の熱伝導性能をBGA・LSI
の実装構造体の相互間において常に一定に維持すること
ができるため、BGA・LSIの実装構造体のそれぞれ
は所期の性能を安定的に発揮することができる。2) By defining the thickness of the heat conductive material layer for thermally connecting the radiating fins to the BGA LSI by the stopper, the heat conductive performance of the heat conductive material layer is reduced by the BGA LSI.
Of the BGA / LSI mounting structures can be constantly maintained at a constant level between the mounting structures.
【0033】3) 放熱フィンを配線基板にリーフスプリ
ングによって連結させることにより、ボードに孔明け加
工を施さなくて済むため、実装作業性の低下やボードの
配線密度の低下を回避することができる。3) By connecting the radiating fins to the wiring board by leaf springs, it is not necessary to make a hole in the board, so that a reduction in mounting workability and a reduction in the wiring density of the board can be avoided.
【0034】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々の変更が可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiment, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say, there is.
【0035】例えば、放熱フィン30を配線基板20に
連結させるための連結手段は、図6および図7に示され
ているように構成してもよい。For example, the connecting means for connecting the radiation fins 30 to the wiring board 20 may be configured as shown in FIGS.
【0036】図6において、放熱フィン30の下端部に
は連結手段としての係合爪37が径方向内向きに突設さ
れており、放熱フィン30が配線基板20に被せ付けら
れた状態において、係合爪37は配線基板20の下端面
に係合されている。In FIG. 6, at the lower end of the radiating fin 30, an engaging claw 37 as a connecting means is provided so as to protrude radially inward, and when the radiating fin 30 is covered on the wiring board 20, The engaging claw 37 is engaged with the lower end surface of the wiring board 20.
【0037】図7において、放熱フィン30の下端部に
おける一つの側壁には連結手段としての雄ねじ部材38
がねじ込まれており、放熱フィン30が配線基板20に
被せ付けられた状態において、雄ねじ部材38は配線基
板20の側面に突合されている。In FIG. 7, one side wall at the lower end of the radiation fin 30 is provided with a male screw member 38 as a connecting means.
Are screwed, and the male screw member 38 is abutted on the side surface of the wiring board 20 in a state where the radiation fin 30 is put on the wiring board 20.
【0038】放熱体はフィン部を有する放熱フィンに限
らず、図8に示されているように、本体31にファン部
39が取り付けられるように構成してもよい。The heat radiator is not limited to the heat radiating fin having the fin portion, but may be configured such that the fan portion 39 is attached to the main body 31 as shown in FIG.
【0039】また、図9および図10に示されているよ
うに、放熱フィン30はBGA・LSI1がボード40
に実装される前に、配線基板20に被せ付けてもよい。
すなわち、図9に示されているように、チップ10がC
CBされた配線基板20に放熱フィン30が被せ付けら
れてBGA・LSI1が製造される。その後、図10に
示されているように、BGA・LSI1がボード40に
実装される。As shown in FIGS. 9 and 10, the radiating fins 30 are BGA / LSI 1 on the board 40.
Before being mounted on the wiring board 20.
That is, as shown in FIG.
The radiating fins 30 are put on the CB wiring board 20, and the BGA LSI 1 is manufactured. Thereafter, the BGA LSI 1 is mounted on the board 40 as shown in FIG.
【0040】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるコンピ
ュータに使用される半導体装置に適用した場合について
説明したが、それに限定されるものではなく、通信機器
やその他の電気製品等の半導体装置全般に適用すること
ができる。特に、本発明は、高い放熱性能が要求される
半導体装置に利用して優れた効果が得られる。In the above description, the case where the invention made by the present inventor is mainly applied to a semiconductor device used for a computer, which is a background of application, has been described. However, the present invention is not limited to this. The present invention can be applied to general semiconductor devices such as equipment and other electric products. In particular, the present invention can provide excellent effects when used in semiconductor devices that require high heat dissipation performance.
【0041】[0041]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
【0042】半導体チップに放熱体を一定厚さの熱伝導
材層を介して取り付けることより、半導体チップの発熱
を放熱体に常に一定の熱伝導性能をもって熱伝導させる
ことができるため、常に所期の放熱性能を発揮させるこ
とができる。By attaching the heat radiator to the semiconductor chip via the heat conductive material layer having a constant thickness, the heat generated by the semiconductor chip can be always conducted to the heat radiator with a constant heat conduction performance. Can exhibit the heat radiation performance.
【図1】本発明の一実施形態であるBGA・LSIの実
装構造体を示した正面断面図である。FIG. 1 is a front sectional view showing a mounting structure of a BGA / LSI according to an embodiment of the present invention.
【図2】BGA・LSIの拡大部分断面図である。FIG. 2 is an enlarged partial cross-sectional view of a BGA LSI.
【図3】チップを示しており、(a)は底面図、(b)
は(a)のb−b線に沿う拡大断面図である。FIG. 3 shows a chip, (a) is a bottom view, (b)
FIG. 4 is an enlarged cross-sectional view taken along line bb in FIG.
【図4】配線基板を示しており、(a)は左半分が平面
図で右半分が底面図、(b)は(a)のb−b線に沿う
拡大断面図である。FIGS. 4A and 4B show a wiring board, wherein FIG. 4A is a plan view of the left half, a bottom view of the right half, and FIG. 4B is an enlarged sectional view taken along line bb of FIG.
【図5】放熱フィンを示しており、(a)は正面断面
図、(b)は底面図である。5A and 5B show a radiation fin, in which FIG. 5A is a front sectional view and FIG. 5B is a bottom view.
【図6】本発明の実施形態2であるBGA・LSIの実
装構造体を示した正面断面図である。FIG. 6 is a front sectional view showing a BGA / LSI mounting structure according to a second embodiment of the present invention;
【図7】本発明の実施形態3であるBGA・LSIの実
装構造体を示した正面断面図である。FIG. 7 is a front sectional view showing a BGA / LSI mounting structure according to a third embodiment of the present invention.
【図8】本発明の実施形態4であるBGA・LSIの実
装構造体を示した正面断面図である。FIG. 8 is a front sectional view showing a BGA / LSI mounting structure according to a fourth embodiment of the present invention.
【図9】本発明の実施形態5であるBGA・LSIの実
装構造体を示した正面断面図である。FIG. 9 is a front sectional view showing a BGA / LSI mounting structure according to a fifth embodiment of the present invention.
【図10】そのBGA・LSIの実装構造体を示した正
面断面図である。FIG. 10 is a front sectional view showing the mounting structure of the BGA / LSI.
1…BGA・LSI(半導体装置)、10…チップ(半
導体チップ)、11…サブストレート、12…電極パッ
ド、13…パッシベーション膜、14…スルーホール、
15…バリアメタル膜、16…半田バンプ、17…接続
端子、18…アンダーフィル、19…熱伝導材層、20
…配線基板、21…本体、22…CCB用パッド(パッ
ド)、23…ソルダレジスト膜、24…バリアメタル
膜、25……外部端子、26…ソルダレジスト膜、27
…バリアメタル膜、28…実装用バンプ、29…電気配
線、30…放熱フィン(放熱体)31…本体、32…穴
部、33…ストッパ、34…取付部、35…リーフスプ
リング(連結手段)、36…フィン部、37…係合爪
(連結手段)、38…雄ねじ部材(連結手段)、39…
ファン部、40…ボード(実装基板)、41…本体、4
2…実装用パッド、43…ソルダレジスト膜、44…バ
リアメタル膜、45…接続端子。1 BGA LSI (semiconductor device), 10 chip (semiconductor chip), 11 substrate, 12 electrode pad, 13 passivation film, 14 through hole,
Reference numeral 15: barrier metal film, 16: solder bump, 17: connection terminal, 18: underfill, 19: thermal conductive material layer, 20
... Wiring board, 21 body, 22 CCB pad (pad), 23 solder resist film, 24 barrier metal film, 25 external terminal, 26 solder resist film, 27
... Barrier metal film, 28 ... Bump for mounting, 29 ... Electrical wiring, 30 ... Heat radiating fin (heat radiator) 31 ... Main body, 32 ... Hole, 33 ... Stopper, 34 ... Mounting part, 35 ... Leaf spring (connection means) , 36 fins, 37 engaging pawls (connecting means), 38 male screw members (connecting means), 39
Fan unit, 40: board (mounting board), 41: body, 4
2. Mounting pads 43 Solder resist film 44 Barrier metal film 45 Connection terminals
Claims (11)
されている配線基板と、この配線基板に被せられている
放熱体と、この放熱体と前記半導体チップとの間に形成
されている熱伝導性を有した熱伝導材層と、前記放熱体
の下面に突設されて前記配線基板の上面に当接されてい
るストッパと、前記放熱体と前記配線基板とを連結する
連結手段とを備えていることを特徴とする半導体装置。1. A wiring board to which a semiconductor chip is mechanically and electrically connected, a radiator covered by the wiring board, and a heat formed between the radiator and the semiconductor chip. A heat conductive material layer having conductivity, a stopper protruding from a lower surface of the heat radiator and abutting on an upper surface of the wiring board, and a connecting means for connecting the heat radiator to the wiring board. A semiconductor device, comprising:
板との間に挟み込まれるスプリングであることを特徴と
する請求項1に記載の半導体装置。2. The semiconductor device according to claim 1, wherein said connecting means is a spring sandwiched between said heat radiator and said wiring board.
方向内向きに突設されて前記配線基板の下端面に係合さ
れる係合爪であることを特徴とする請求項1に記載の半
導体装置。3. The connector according to claim 1, wherein said connecting means is an engaging claw projecting radially inward from a lower end portion of said heat radiator and engaged with a lower end surface of said wiring board. 13. The semiconductor device according to claim 1.
て前記配線基板に突合される雄ねじ部材であることを特
徴とする請求項1に記載の半導体装置。4. The semiconductor device according to claim 1, wherein said connecting means is a male screw member screwed into said heat radiator and abutting against said wiring board.
徴とする請求項1、2、3または4に記載の半導体装
置。5. The semiconductor device according to claim 1, wherein the radiator has a fin.
ることを特徴とする請求項1、2、3または4に記載の
半導体装置。6. The semiconductor device according to claim 1, wherein a fan is attached to the radiator.
に半田バンプによって機械的かつ電気的に接続すること
を特徴とする半導体装置の実装方法。7. A method for mounting a semiconductor device, wherein the semiconductor device according to claim 1 is mechanically and electrically connected to a mounting substrate by solder bumps.
されている配線基板を実装基板に半田バンプによって機
械的かつ電気的に接続し、前記半導体チップの上面に熱
伝導性を有した熱伝導材を塗布し、前記配線基板に放熱
体を被せて前記放熱体の下面に突設されたストッパを前
記配線基板の上面に当接させ、前記放熱体と前記配線基
板とを連結手段によって連結することを特徴とする半導
体装置の実装方法。8. A heat conductive board having a heat conductive property, wherein a wiring board to which a semiconductor chip is mechanically and electrically connected is mechanically and electrically connected to a mounting board by solder bumps, and an upper surface of the semiconductor chip has thermal conductivity. A material is applied, a radiator is placed on the wiring board, and a stopper protruding from a lower surface of the radiator is brought into contact with an upper surface of the wiring board, and the radiator and the wiring board are connected by connecting means. A method for mounting a semiconductor device, comprising:
し、このスプリングを強制的に変形させた状態で前記配
線基板に放熱体を被せることを特徴とする請求項7また
は8に記載の半導体装置の実装方法。9. The mounting of the semiconductor device according to claim 7, wherein the connecting means is constituted by a spring, and the radiator is placed on the wiring board in a state where the spring is forcibly deformed. Method.
径方向内向きに突設させた係合爪によって構成し、前記
配線基板に放熱体を被せた後にこの係合爪を前記配線基
板の下端面に係合させることを特徴とする請求項7また
は8に記載の半導体装置の実装方法。10. The connecting means is constituted by an engagement claw projecting radially inward from a lower end of the heat radiator, and after the heat radiator is put on the wiring board, the engagement claw is attached to the wiring board. The method according to claim 7, wherein the lower surface of the semiconductor device is engaged with the lower surface of the semiconductor device.
れる雄ねじ部材によって構成し、前記配線基板に前記放
熱体を被せた後にこの雄ねじ部材を前記配線基板に突合
させることを特徴とする請求項7または8に記載の半導
体装置の実装方法。11. The connecting means is constituted by a male screw member screwed into the radiator, and the male screw member is abutted on the wiring board after the radiator is put on the wiring board. Or the mounting method of the semiconductor device according to 8.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34814698A JP2000174186A (en) | 1998-12-08 | 1998-12-08 | Semiconductor device and method for mounting the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34814698A JP2000174186A (en) | 1998-12-08 | 1998-12-08 | Semiconductor device and method for mounting the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000174186A true JP2000174186A (en) | 2000-06-23 |
Family
ID=18395066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34814698A Pending JP2000174186A (en) | 1998-12-08 | 1998-12-08 | Semiconductor device and method for mounting the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000174186A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6943443B2 (en) * | 2001-01-17 | 2005-09-13 | Matsushita Electric Industrial Co., Ltd. | Electronic circuit device including metallic member having installation members |
KR100701380B1 (en) | 2002-12-30 | 2007-03-28 | 동부일렉트로닉스 주식회사 | Heat spreading type package structure |
CN100356508C (en) * | 2003-08-19 | 2007-12-19 | 株式会社东芝 | LSI package, heat radiator and interface module for installation of heat radiator |
EP1873828A2 (en) * | 2006-06-30 | 2008-01-02 | Fanuc Ltd | Heat sink for electronic component |
CN100446242C (en) * | 2004-08-17 | 2008-12-24 | 株式会社东芝 | Lsi package with interface module, transmission line package, and ribbon optical transmission line |
CN113347805A (en) * | 2020-05-29 | 2021-09-03 | 谷歌有限责任公司 | Method and heat distribution device for thermal management of chip assemblies |
-
1998
- 1998-12-08 JP JP34814698A patent/JP2000174186A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6943443B2 (en) * | 2001-01-17 | 2005-09-13 | Matsushita Electric Industrial Co., Ltd. | Electronic circuit device including metallic member having installation members |
US7208833B2 (en) | 2001-01-17 | 2007-04-24 | Matsushita Electric Industrial Co., Ltd. | Electronic circuit device having circuit board electrically connected to semiconductor element via metallic plate |
KR100701380B1 (en) | 2002-12-30 | 2007-03-28 | 동부일렉트로닉스 주식회사 | Heat spreading type package structure |
CN100356508C (en) * | 2003-08-19 | 2007-12-19 | 株式会社东芝 | LSI package, heat radiator and interface module for installation of heat radiator |
CN100446242C (en) * | 2004-08-17 | 2008-12-24 | 株式会社东芝 | Lsi package with interface module, transmission line package, and ribbon optical transmission line |
EP1873828A2 (en) * | 2006-06-30 | 2008-01-02 | Fanuc Ltd | Heat sink for electronic component |
EP1873828A3 (en) * | 2006-06-30 | 2008-10-22 | Fanuc Ltd | Heat sink for electronic component |
CN113347805A (en) * | 2020-05-29 | 2021-09-03 | 谷歌有限责任公司 | Method and heat distribution device for thermal management of chip assemblies |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6229216B1 (en) | Silicon interposer and multi-chip-module (MCM) with through substrate vias | |
JP4493121B2 (en) | Semiconductor device and semiconductor chip packaging method | |
KR100312236B1 (en) | Integral design features for heatsink attach for electronic packages | |
US6963141B2 (en) | Semiconductor package for efficient heat spreading | |
US7112882B2 (en) | Structures and methods for heat dissipation of semiconductor integrated circuits | |
US6111313A (en) | Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit | |
JPH07106477A (en) | Heat sink assembly with heat conduction board | |
US8304922B2 (en) | Semiconductor package system with thermal die bonding | |
JPH0777247B2 (en) | Method for manufacturing semiconductor device | |
US20060060952A1 (en) | Heat spreader for non-uniform power dissipation | |
JP2005217405A (en) | Thermal dissipation type semiconductor package and manufacturing method of same | |
JP2004327951A (en) | Semiconductor device | |
JP4334542B2 (en) | Package structure | |
TWI286832B (en) | Thermal enhance semiconductor package | |
TW578282B (en) | Thermal- enhance MCM package | |
JP2000174186A (en) | Semiconductor device and method for mounting the same | |
TW587325B (en) | Semiconductor chip package and method for manufacturing the same | |
JP2008004688A (en) | Semiconductor package | |
TWI475651B (en) | Semiconductor device and associated method | |
KR20240137605A (en) | Method of applying a cooling solution to one or more integrated circuit components and assembling the integrated circuit for cooling | |
JPH09213847A (en) | Semiconductor integrated circuit device, manufacture thereof, and electronic device equipped therewith | |
JPH08264688A (en) | Ceramic package for semiconductor | |
JP5120320B2 (en) | Package structure, printed circuit board on which the package structure is mounted, and electronic apparatus having the printed circuit board | |
JPH0878616A (en) | Multi-chip module | |
JP3265544B2 (en) | Semiconductor chip mounting structure |