JP2000151291A - 演算増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 出力におけるオーバーシュートまたはアンダ
ーシュートの発生を防止し、安定した増幅出力を得るこ
とができる演算増幅器を提供すること。 【解決手段】 レベルシフト回路１２によって、出力回
路１４の位相補償コンデンサＣ１における充放電電流を
差動アンプ１１の入力端子ＩＮ＋およびＩＮ−に入力さ
れる信号に対して定電流となるように制御し、なおかつ
電流補正回路１３によって、位相補償コンデンサＣ２に
おける充放電電流が、レベルシフト回路１２によって制
御された定電流、すなわち位相補償コンデンサＣ１にお
ける充放電電流と等しくなるように補正する。これによ
り、急速な立ち上がり／立ち下がり信号が差動アンプ１
１に入力された場合にも、ＭＯＳトランジスタＭＰ１１
またはＭＮ１１がオフセット状態になることがなく、出
力端子ＯＵＴにオーバーシュート／アンダーシュートの
発生が防止される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＯＳ集積回路内
で使用される演算増幅器に関し、特に出力におけるオー
バーシュート／アンダーシュートの発生を防止する演算
増幅器に関するものである。

【０００２】

【従来の技術】図３は、従来の演算増幅器の回路構成を
示す説明図である。図３において、従来の演算増幅器１
００は、差動増幅回路１０１と、レベルシフト回路１０
２と、出力回路１０３とから構成されており、出力端子
ＯＵＴは、差動増幅回路１０１の一方の入力端子ＩＮ−
に接続されることにより負帰還ループを形成している。

【０００３】差動増幅回路１０１は、バイアス電圧ＶＢ
の入力により以下に説明する差動トランジスタ対に一定
の電流を供給するＰチャネル型のＭＯＳトランジスタＭ
Ｐ１０１と、差動トランジスタ対を構成するＰチャネル
型のＭＯＳトランジスタＭＰ１０２およびＰチャネル型
のＭＯＳトランジスタＭＰ１０３と、増幅器の能動負荷
として機能するカレントミラー回路を構成するＮチャネ
ル型のＭＯＳトランジスタＭＮ１０１およびＮチャネル
型のＭＯＳトランジスタＭＮ１０２と、により構成され
ている。

【０００４】差動増幅回路１０１において、ＭＯＳトラ
ンジスタＭＰ１０１は、ソースが電源電圧ＶＤＤ（高レ
ベル電圧）を供給する電源ラインに接続され、ゲートが
バイアス電圧ＶＢを供給する端子に接続される。また、
ＭＯＳトランジスタＭＰ１０２とＭＯＳトランジスタＭ
Ｐ１０３は、ソースが互いに接続されて、差動トランジ
スタ対を形成する。さらに、ＭＯＳトランジスタＭＰ１
０２とＭＯＳトランジスタＭＰ１０３のソースは、ＭＯ
ＳトランジスタＭＰ１０１のドレインに接続され、これ
により、ＭＯＳトランジスタＭＰ１０１を介して供給さ
れる電流が、上述したＭＯＳトランジスタＭＰ１０２お
よびＭＯＳトランジスタＭＰ１０３からなる差動トラン
ジスタ対に供給される。

【０００５】ＭＯＳトランジスタＭＰ１０２のゲート
は、差動増幅回路１０１の一方の入力端子（反転端子）
ＩＮ−に接続されるが、この入力端子ＩＮ−は、演算増
幅器１００の出力端子ＯＵＴに接続されており、負帰還
ループを形成して利得の安定化を図っている。また、Ｍ
ＯＳトランジスタＭＰ１０３のゲートは、差動増幅回路
１０１の他方の入力端子ＩＮ＋（非反転端子）に接続さ
れており、信号源１１０からの入力信号が入力される。

【０００６】ＭＯＳトランジスタＭＮ１０１とＭＯＳト
ランジスタＭＮ１０２は、ゲートを互いに接続し、ＭＯ
ＳトランジスタＭＮ１０１のゲートとドレインとを互い
に接続することによりカレントミラー回路を形成してい
る。また、ＭＯＳトランジスタＭＮ１０１とＭＯＳトラ
ンジスタＭＮ１０２のソースは、ともに接地電圧ＶＳＳ
（低レベル電圧）のラインに接続される。

【０００７】この差動増幅回路１０１によって、信号源
１１０からの信号が増幅されて、ＭＯＳトランジスタＭ
Ｐ１０３のドレインから出力される。そして、差動増幅
回路１０１の出力、すなわちＭＯＳトランジスタＭＰ１
０３のドレインは、次段のレベルシフト回路１０２およ
び出力回路１０３に入力される。

【０００８】出力回路１０３は、Ｐチャネル型のＭＯＳ
トランジスタＭＰ１０４と、Ｎチャネル型のＭＯＳトラ
ンジスタＭＮ１０３と、これらＭＯＳトランジスタＭＰ
１０４、ＭＮ１０３のそれぞれにおいて発振防止のため
の位相補償コンデンサＣ１およびＣ２とから構成され
る。ＭＯＳトランジスタＭＰ１０４とＭＯＳトランジス
タＭＮ１０３は、ドレインが互いに接続されており、そ
の接続点を出力端子ＯＵＴに接続している。

【０００９】また、ＭＯＳトランジスタＭＰ１０４は、
ソースが電源電圧ＶＤＤのラインに接続され、ゲートに
はレベルシフト回路１０２の出力が入力されている。よ
って、ＭＯＳトランジスタＭＰ１０４は、レベルシフト
回路１０２によって駆動される。一方、ＭＯＳトランジ
スタＭＮ１０３は、ソースが接地電圧ＶＳＳのラインに
接続され、ゲートには差動増幅回路１０１の出力が入力
されている。よって、ＭＯＳトランジスタＭＮ１０３
は、差動増幅回路１０１の出力により、直接に駆動され
る。

【００１０】位相補償コンデンサＣ１は、ＭＯＳトラン
ジスタＭＰ１０４のゲートとドレイン間に接続され、位
相補償コンデンサＣ２は、ＭＯＳトランジスタＭＮ１０
３のゲートとドレイン間に接続されている。また、出力
端子ＯＵＴと接地電圧ＶＳＳのライン間には、負荷容量
Ｃｏが接続されている。

【００１１】図４は、従来の演算増幅器の詳細な回路構
成を示す説明図である。ここで、図４に示す演算増幅器
２００は、動作の説明を明確にするため、図３の演算増
幅器１００において、差動増幅回路１０１を駆動するバ
イアス回路１０４を追加し、レベルシフト回路１０２に
おいてはその回路構成を示している。なお、図３と共通
する部分には同一符号を付して、その説明を省略する。

【００１２】バイアス回路１０４は、定電流源１１１
と、Ｐチャネル型のＭＯＳトランジスタＭＰ１０５と、
カレントミラー回路を構成するＮチャネル型のＭＯＳト
ランジスタＭＮ１０４およびＮチャネル型のＭＯＳトラ
ンジスタＭＮ１０５と、を含む構成である。バイアス回
路１０４において、ＭＯＳトランジスタＭＰ１０５は、
ソースを電源電圧ＶＤＤのラインに接続し、ゲートとド
レインを互いに接続している。

【００１３】また、ＭＯＳトランジスタＭＰ１０５のゲ
ートは、差動増幅回路１０１のＭＯＳトランジスタＭＰ
１０１のゲートに接続されており、ＭＯＳトランジスタ
ＭＰ１０５とＭＯＳトランジスタＭＰ１０１によりカレ
ントミラー回路が形成される。このカレントミラー回路
により、ＭＯＳトランジスタＭＰ１０１は、安定した電
流を上述した差動トランジスタ対に供給することができ
る。すなわち、ＭＯＳトランジスタＭＰ１０５は、図３
におけるバイアス電圧ＶＢを供給する。

【００１４】ＭＯＳトランジスタＭＮ１０４のゲートは
また、レベルシフト回路１０２のＭＯＳトランジスタＭ
Ｎ１０７のゲートに接続されており、ＭＯＳトランジス
タＭＮ１０４とＭＯＳトランジスタＭＮ１０７によりカ
レントミラー回路が形成される。このカレントミラー回
路により、ＭＯＳトランジスタＭＮ１０７に、一定の電
流を流すことができる。

【００１５】レベルシフト回路１０２は、カレントミラ
ー回路を構成するＰチャネル型のＭＯＳトランジスタＭ
Ｐ１０６およびＰチャネル型のＭＯＳトランジスタＭＰ
１０７と、Ｐチャネル型のＭＯＳトランジスタＭＰ１０
８と、Ｎチャネル型のＭＯＳトランジスタＭＮ１０６
と、Ｎチャネル型のＭＯＳトランジスタＭＮ１０７と、
により構成されている。

【００１６】レベルシフト回路１０２において、ＭＯＳ
トランジスタＭＰ１０６とＭＯＳトランジスタＭＰ１０
７は、ゲートを互いに接続し、ＭＯＳトランジスタＭＰ
１０６のゲートとドレインとを互いに接続することによ
りカレントミラー回路を形成している。また、ＭＯＳト
ランジスタＭＰ１０６とＭＯＳトランジスタＭＰ１０７
のソースは、ともに電源電圧ＶＤＤのラインに接続され
ている。

【００１７】ＭＯＳトランジスタＭＰ１０８は、ソース
が電源電圧ＶＤＤのラインに接続され、ゲートとドレイ
ンが互いに接続されている。また、ＭＯＳトランジスタ
ＭＰ１０８のゲートは、出力回路１０３のＭＯＳトラン
ジスタＭＰ１０４のゲートに接続されており、ＭＯＳト
ランジスタＭＰ１０８とＭＯＳトランジスタＭＰ１０４
との対によりカレントミラー回路を形成している。

【００１８】ＭＯＳトランジスタＭＮ１０６は、ドレイ
ンがＭＯＳトランジスタＭＰ１０６のドレインに接続さ
れ、ソースが接地電圧ＶＳＳのラインに接続されてい
る。そして、ＭＯＳトランジスタＭＮ１０６のゲート
は、差動増幅回路１０１の出力、すなわちＭＯＳトラン
ジスタＭＰ１０３のドレインと接続されている。

【００１９】また、ＭＯＳトランジスタＭＮ１０７は、
ドレインがＭＯＳトランジスタＭＰ１０８のドレインに
接続され、ソースが接地電圧ＶＳＳのラインに接続され
ている。そして、ＭＯＳトランジスタＭＮ１０７のゲー
トは、バイアス回路１０４のＭＯＳトランジスタＭＮ１
０４とＭＯＳトランジスタＭＮ１０７とカレントミラー
回路を形成すべく、ＭＯＳトランジスタＭＮ１０４のゲ
ートに接続されている。

【００２０】つぎに、図４に示す演算増幅器２００の動
作について、電流の流れを中心に説明する。まず、信号
源１１０から立ち上がり信号が入力されて、負荷容量Ｃ
ｏを充電する場合、すなわち出力端子ＯＵＴから出力さ
れる電圧（以下、ＶＯＵＴと称する）と入力端子ＩＮ＋
に入力される電圧（以下、ＶＩＮと称する）との関係が
ＶＩＮ＞ＶＯＵＴである過渡的な状態について考える。
この場合、ＭＯＳトランジスタＭＰ１０３のドレインに
おける電位は、ほぼ接地電圧ＶＳＳのレベル（０Ｖ）と
なり、ＭＯＳトランジスタＭＮ１０６およびＭＯＳトラ
ンジスタＭＮ１０３はカットオフする。

【００２１】そして、ＭＯＳトランジスタＭＰ１０６の
ドレインにおける電位は、電源電圧ＶＤＤのレベルに近
づき、ＭＯＳトランジスタＭＰ１０６に流れるドレイン
電流Ｉｐ１０６はほとんど０となる。ＭＯＳトランジス
タＭＰ１０６とＭＯＳトランジスタＭＰ１０７は、カレ
ントミラー回路を構成しているため、ＭＯＳトランジス
タＭＰ１０７に流れるドレイン電流Ｉｐ１０７は、ＭＯ
ＳトランジスタＭＰ１０６とＭＯＳトランジスタＭＰ１
０７とのトランジスタサイズの比に比例して、Ｉｐ１０
７＝｛（Ｗｐ１０７／Ｌｐ１０７）／（Ｗｐ１０６／Ｌ
ｐ１０６）｝・Ｉｐ１０６の式によって与えられる。

【００２２】ここで、Ｗｐ１０６、Ｗｐ１０７は、それ
ぞれＭＯＳトランジスタＭＰ１０６、ＭＯＳトランジス
タＭＰ１０７のチャネル幅を示し、Ｌｐ１０６、Ｌｐ１
０７は、それぞれＭＯＳトランジスタＭＰ１０６、ＭＯ
ＳトランジスタＭＰ１０７のチャネル長を示す。しか
し、ここでは、上述したようにドレイン電流Ｉｐ１０６
がほとんど０となることから、ドレイン電流Ｉｐ１０７
もまたほぼ０となる。

【００２３】そして、ＭＯＳトランジスタＭＮ１０７の
ドレインに流れるドレイン電流Ｉｎ１０７は、ＭＯＳト
ランジスタＭＮ１０７とＭＯＳトランジスタＭＮ１０４
とカレントミラー回路を構成していることから、ＭＯＳ
トランジスタＭＮ１０４に流れる電流、すなわち定電流
源１１１が供給する電流Ｉ０と等しい一定の電流が流れ
る。ただし、ＭＯＳトランジスタＭＮ１０４とＭＯＳト
ランジスタＭＮ１０７とのトランジスタサイズは同じで
あるとする。

【００２４】ドレイン電流Ｉｎ１０７は、ＭＯＳトラン
ジスタＭＰ１０７のドレインに流れるドレイン電流Ｉｐ
１０７とＭＯＳトランジスタＭＰ１０８のドレイン電流
Ｉｐ１０８との和で表されるが、上述したようにドレイ
ン電流Ｉｐ１０７はほぼ０であることから、Ｉｎ１０７
＝Ｉｐ１０８となり、ドレイン電流Ｉｐ１０８は、ほぼ
ドレイン電流Ｉｎ１０７として、すなわち定電流Ｉ０に
等しい大きさの電流としてＭＯＳトランジスタＭＮ１０
７に流れる。

【００２５】さらに、ＭＯＳトランジスタＭＰ１０８と
ＭＯＳトランジスタＭＰ１０４とカレントミラー回路を
構成していることから、ＭＯＳトランジスタＭＰ１０４
に流れるドレイン電流Ｉｐ１０４は、ＭＯＳトランジス
タＭＰ１０８とＭＯＳトランジスタＭＰ１０４とのトラ
ンジスタサイズの比に比例して、Ｉｐ１０４＝｛（Ｗｐ
１０４／Ｌｐ１０４）／（Ｗｐ１０８／Ｌｐ１０８）｝
・Ｉｐ１０８の式のように与えられる。

【００２６】ここで、Ｗｐ１０４、Ｗｐ１０８は、それ
ぞれＭＯＳトランジスタＭＰ１０４、ＭＯＳトランジス
タＭＰ１０８のチャネル幅を示し、Ｌｐ１０４、Ｌｐ１
０８は、それぞれＭＯＳトランジスタＭＰ１０４、ＭＯ
ＳトランジスタＭＰ１０８のチャネル長を示す。ここで
は、｛（Ｗｐ１０４／Ｌｐ１０４）／（Ｗｐ１０８／Ｌ
ｐ１０８）｝＝ｎとして、ドレイン電流Ｉｐ１０４がド
レイン電流Ｉｐ１０８のｎ倍の大きさを示すように、Ｍ
ＯＳトランジスタＭＰ１０４とＭＯＳトランジスタＭＰ
１０８のトランジスタサイズが設定されているものとす
る。また、ＭＯＳトランジスタＭＮ１０３は、ＭＯＳト
ランジスタＭＰ１０４と同じトランジスタサイズとして
いる。

【００２７】このとき、ＭＯＳトランジスタＭＮ１０３
のドレイン電流Ｉｎ１０３は、上述したようにＭＯＳト
ランジスタＭＮ１０３のゲートへの低レベル電圧の入力
により、ほぼ０であるため、ほとんどドレイン電流Ｉｐ
１０４に等しい大きさの電流が、出力端子ＯＵＴに流れ
る（以下、ＩＯＵＴと称する）。すなわち、ＩＯＵＴ＝
Ｉｐ１０４＝ｎ・Ｉｐ１０８＝ｎ・Ｉｎ１０７＝ｎ・Ｉ
０の関係式が導かれ、この電流ＩＯＵＴにより、容量負
荷Ｃｏへの充電が達成される。

【００２８】つぎに、信号源１１０から立ち下がり信号
が入力されて、負荷容量Ｃｏを放電する場合、すなわち
出力電圧ＶＯＵＴと入力電圧ＶＩＮとの関係がＶＩＮ＜
ＶＯＵＴである場合について考える。この場合、接地電
圧ＶＳＳに近い低レベルの入力電圧ＶＩＮがＭＯＳトラ
ンジスタＭＰ１０３のゲートに入力されることから、Ｍ
ＯＳトランジスタＭＮ１０２のドレインにおける電位
は、ＭＯＳトランジスタＭＮ１０６とＭＯＳトランジス
タＭＮ１０３のしきい値電圧より高くなり、ＭＯＳトラ
ンジスタＭＮ１０６のドレイン電流Ｉｎ１０６とＭＯＳ
トランジスタＭＮ１０３のドレイン電流Ｉｎ１０３は増
加する。

【００２９】そして、ＭＯＳトランジスタＭＰ１０６の
ドレイン電流Ｉｐ１０６は、ドレイン電流Ｉｎ１０６に
ほぼ等しい大きさとして流れ、ＭＯＳトランジスタＭＰ
１０７のドレイン電流Ｉｐ１０７もまた、カレントミラ
ー回路の構成によりドレイン電流Ｉｐ１０６と等しい大
きさを示す。

【００３０】ここで、ＭＯＳトランジスタＭＮ１０７の
ドレイン電流Ｉｎ１０７は、ドレイン電流Ｉｐ１０７と
ドレイン電流Ｉｐ１０８の和として表すことができる
が、ドレイン電流Ｉｎ１０７は、ＭＯＳトランジスタＭ
Ｎ１０４とＭＯＳトランジスタＭＮ１０７とからなるカ
レントミラー回路の構成により定電流Ｉ０を示すことか
ら、ドレイン電流Ｉｎ１０６（＝ドレイン電流Ｉｐ１０
６）の増加にともなうドレイン電流Ｉｐ１０７の増加に
対して、ドレイン電流Ｉｐ１０８は減少する。

【００３１】ＭＯＳトランジスタＭＰ１０８のドレイン
電流Ｉｐ１０８の減少は、カレントミラー回路の構成に
より、ＭＯＳトランジスタＭＰ１０４のドレイン電流Ｉ
ｐ１０４の減少を意味する。これにより、十分小さくな
ったドレイン電流Ｉｐ１０４は、アイドリング電流とし
てＭＯＳトランジスタＭＰ１０４を流れ、ＭＯＳトラン
ジスタＭＮ１０３に流れるドレイン電流Ｉｎ１０３から
ドレイン電流Ｉｐ１０４を減算した大きさの電流（Ｉｎ
１０３−Ｉｐ１０４）が、出力端子ＯＵＴからの吸い込
み電流として、出力負荷Ｃｏから放電される。

【００３２】つぎに、出力負荷Ｃｏに対する充放電がお
こなわれない定常状態の場合、すなわち出力電圧ＶＯＵ
Ｔと入力電圧ＶＩＮとの関係がＶＩＮ＝ＶＯＵＴである
場合について考える。この場合、出力端子ＯＵＴへの電
流の入出力はなくなり、ＭＯＳトランジスタＭＰ１０４
とＭＯＳトランジスタＭＮ１０３におけるそれぞれのド
レイン電流の関係は、Ｉｐ１０４＝Ｉｎ１０３となる。
この定常状態において初めて、信号源１１０から差動増
幅回路１０１に入力される電圧が１倍に増幅されて出力
端子ＯＵＴに正確に出力される。

【００３３】よって、以上に説明した演算増幅器２００
は、出力を一方の入力端子に入力して負帰還ループを形
成し、レベルシフト回路１０２によって出力回路１０３
のＭＯＳトランジスタＭＰ１０４のゲート電圧を制御す
ることによって、ＶＩＮ＜ＶＯＵＴ、ＶＩＮ＞ＶＯＵＴ
のような過渡状態およびＶＩＮ＝ＶＯＵＴの定常状態に
おいて、ともに安定した利得による信号増幅を実現して
いる。

【００３４】ここで、図４に示す演算増幅器２００のよ
うに、従来の演算増幅器においては、高周波の入力信号
に対する発振や入力信号の過渡的な応答に対して生じる
振動等の不具合を回避するために、一般に、その出力回
路に位相補償コンデンサＣ１およびＣ２が設けられてい
る。

【００３５】

【発明が解決しようとする課題】しかしながら、図４に
示す演算増幅器２００において、位相補償コンデンサＣ
１が設けられたＭＯＳトランジスタＭＰ１０４のゲート
には、レベルシフト回路１０２の出力が入力されている
のに対して、位相補償コンデンサＣ２が設けられたＭＯ
ＳトランジスタＭＰ１０３のゲートには、レベルシフト
回路１０２を介さずに差動増幅回路１０１の出力が直接
に入力されている。

【００３６】そのため、信号源１１０からの入力信号に
対する過渡応答、特に入力信号の急速な立ち上がり／立
ち下がりに対して、位相補償コンデンサＣ１とＣ２にお
ける充放電電流に差異が生じてしまい、これによりＭＯ
ＳトランジスタＭＮ１０３またはＭＯＳトランジスタＭ
Ｐ１０４においてカットオフ状態が生じ、出力にオーバ
ーシュート／アンダーシュートが発生するという問題が
あった。

【００３７】図５は、従来の演算増幅器においてオーバ
ーシュートの発生を説明するための詳細な回路構成を示
す説明図である。また、図６は、従来の演算増幅器にお
いてオーバーシュートが発生する際の動作を示すタイミ
ングチャートである。図５は、特に入力端子ＩＮ＋に急
速な立ち上がりを示す信号が入力された場合の位相補償
コンデンサＣ１およびＣ２の放電電流の流れを示してい
る。

【００３８】図５において、まず、ＭＯＳトランジスタ
ＭＰ１０３のゲートに、立ち上がり速度の速い入力信号
が入力されると、すなわち図６に示すようなステップ入
力ＳＰが印加されると、出力の立ち上がり時間との差に
より、ＭＯＳトランジスタＭＰ１０２がオン状態を示し
たままで、ＭＯＳトランジスタＭＰ１０３のみがカット
オフ状態となる期間が生じる。

【００３９】バイアス回路１０４においては、上述した
ようにＭＯＳトランジスタＭＮ１０４とＭＯＳトランジ
スタＭＮ１０５からなるカレントミラー回路とＭＯＳト
ランジスタＭＰ１０５によって、差動増幅回路１０１の
ＭＯＳトランジスタＭＰ１０１には、ドレイン電流とし
て電流源１１１から供給される定電流Ｉ０が流れる。こ
の定電流Ｉ０は、ＭＯＳトランジスタＭＰ１０２とＭＯ
ＳトランジスタＭＰ１０３からなる差動トランジスタ対
に供給されるが、ＭＯＳトランジスタＭＰ１０３はオフ
状態であるため、オン状態であるＭＯＳトランジスタＭ
Ｐ１０２を介してＭＯＳトランジスタＭＮ１０１に流れ
る。

【００４０】ＭＯＳトランジスタＭＮ１０１に定電流Ｉ
０が流れると、カレントミラー回路の作用によりＭＯＳ
トランジスタＭＮ１０２にも、ドレイン電流として定電
流Ｉ０が流れる必要がある。ここで、ＭＯＳトランジス
タＭＰ１０３はカットオフ状態であるため、ＭＯＳトラ
ンジスタＭＮ１０２のドレイン電流Ｉ０は、ＭＯＳトラ
ンジスタＭＮ１０２のドレインに接続された出力回路１
０３の位相補償コンデンサＣ２から取り出される。すな
わち、位相補償コンデンサＣ２に充電された電荷から定
電流Ｉ０が駆動される。

【００４１】一方、バイアス回路１０４のＭＯＳトラン
ジスタＭＮ１０４とレベルシフト回路１０２のＭＯＳト
ランジスタＭＮ１０７とカレントミラー回路を構成して
いることから、ＭＯＳトランジスタＭＮ１０７において
もドレイン電流として定電流Ｉ０が流れる必要がある。
ＭＯＳトランジスタＭＮ１０７のドレイン電流は、ＭＯ
ＳトランジスタＭＰ１０８のドレイン電流Ｉｐ１０８と
位相補償コンデンサＣ１から取り出される電流との和と
して表される。すなわち、位相補償コンデンサＣ１に充
電された電荷から電流Ｉ１＝（Ｉ０−Ｉｐ１０８）が駆
動される。

【００４２】ここで、位相補償コンデンサＣ１とＣ２の
容量は等しいとし、図６に示すように、Ｉ０＞Ｉ１の場
合に、入力信号の急速な立ち上がり時に、ＭＯＳトラン
ジスタＭＮ１０３がオフとなる期間ＨＺが生じ、ＭＯＳ
トランジスタＭＮ１０３が再びオンとなるまでの間、オ
ーバーシュートＯＳが発生してしまう。

【００４３】一方、位相補償コンデンサＣ１とＣ２の容
量は等しいとし、Ｉ０＜Ｉ１の場合には、入力信号の急
速な立ち下がり時に、ＭＯＳトランジスタＭＰ１０４が
カットオフ状態となる期間が生じ、ＭＯＳトランジスタ
ＭＰ１０４が再びオンとなるまでの間、アンダーシュー
トが発生してしまう。

【００４４】これらオーバーシュートまたはアンダーシ
ュートの値、すなわち定常の出力電圧に対してはみ出し
た最大の出力誤差電圧の成分が大きくなると、定常出力
電圧に落ち着くまでに時間が長くかかり過ぎてしまい、
安定した増幅出力を高速に得ることができないという問
題が生じてしまう。

【００４５】この位相補償コンデンサＣ１とＣ２とに対
する駆動電流の差異、すなわち時定数の差異が生じる問
題は、レベルシフト回路１０２の駆動能力Ｉ１と、差動
トランジスタ対の駆動能力Ｉ０を等しくすることにより
回避可能ではあるが、負荷容量Ｃｏの容量値が大きな場
合には効果がなかった。

【００４６】すなわち、一般に、負荷容量Ｃｏの時定数
と位相補償コンデンサＣ１の時定数は等しく設定される
ことから、Ｃ１・ＶＯＵＴ／（Ｉ０−Ｉｐ１０８）＝Ｃ
ｏ・ＶＯＵＴ／ｎ・Ｉｐ１０８となり、電流Ｉｐ１０８
はＩｐ１０８＝Ｃｏ・Ｉ０／（Ｃｏ＋Ｃ１・ｎ）とな
る。したがって、Ｃｏが大きくなると、電流Ｉｐ１０８
が無視できなくなり、Ｉ０＞Ｉ１となって、位相補償コ
ンデンサＣ１およびＣ２の時定数に差異が生じてしま
う。

【００４７】本発明は、上述問題点に鑑みてなされたも
のであって、出力におけるオーバーシュートまたはアン
ダーシュートの発生を防止し、安定した増幅出力を得る
ことができる演算増幅器を提供することを目的とする。

【００４８】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、請求項１の発明にかかる演算増
幅器にあっては、第１および第２の入力信号に対して差
動増幅をおこない、第１および第２の出力信号を出力す
る差動増幅手段と、前記差動増幅手段により出力された
第１および第２の出力信号を増幅して出力する出力手段
と、を備えた演算増幅器において、前記差動増幅手段に
より出力された第１の出力信号の電流を制御する電流制
御手段と、前記差動増幅手段により出力された第２の出
力信号の電流を、前記電流制御手段により制御される前
記第１の出力信号の電流と等しくなるように補正する電
流補正手段と、を備えたことを特徴とする。

【００４９】この請求項１の発明によれば、電流制御手
段が前記差動増幅手段により出力された第１の出力信号
の電流を制御し、電流補正手段が前記差動増幅手段によ
り出力された第２の出力信号の電流を前記電流制御手段
により制御される前記第１の出力信号の電流と等しくな
るように補正するので、出力におけるオーバーシュート
／アンダーシュートの発生を回避することができる。

【００５０】また、請求項２の発明にかかる演算増幅器
にあっては、第１および第２の入力信号に対して差動増
幅をおこない、第１および第２の出力信号を出力する差
動増幅回路と、相補回路を構成する第１および第２のＭ
ＯＳトランジスタと、前記第１のＭＯＳトランジスタに
おいて位相補償をおこなう第１の位相補償コンデンサ
と、前記第２のＭＯＳトランジスタにおいて位相補償を
おこなう第２の位相補償コンデンサとからなり、前記差
動増幅回路の出力信号を増幅して出力する出力回路と、
を備えた演算増幅器において、前記第１のＭＯＳトラン
ジスタのゲートに前記差動増幅回路の前記第１の出力信
号に応じた電位レベルを与え、前記第１の位相補償コン
デンサの充放電電流を制御するレベルシフト回路と、前
記第２のＭＯＳトランジスタのゲートに前記差動増幅回
路の前記第２の出力信号に応じた電位レベルを与え、前
記第２の位相補償コンデンサの充放電電流が前記第１の
位相補償コンデンサの充放電電流と等しくなるように補
正する電流補正回路と、を備えたことを特徴とする。

【００５１】この請求項２の発明によれば、出力回路に
おいて、演算増幅器の出力電圧レベルを決定する第１の
ＭＯＳトランジスタをレベルシフト回路を用いて制御
し、第１のＭＯＳトランジスタに対して相補的に動作す
る第２のＭＯＳトランジスタを電流補正回路を用いて制
御し、なおかつ電流補正回路は、第２のＭＯＳトランジ
スタに接続された第２の位相補償コンデンサにおける充
放電電流が、第１のＭＯＳトランジスタに接続された第
１の位相補償コンデンサにおける充放電電流と等しくな
るように、第２の位相補償コンデンサを駆動する電流を
補正しているので、第１および第２の位相補償コンデン
サの充放電時において互いの充放電時間に差異が現れ
ず、時定数が互いに等しくなるため、急速な立ち上がり
／立ち下がりを示すステップ信号が入力信号として入力
された場合の過渡状態においても、第１または第２のＭ
ＯＳトランジスタの一方のみがオフセット状態となるこ
とがなくなり、この第１または第２のＭＯＳトランジス
タの一方のみのオフセット状態に起因して出力に生じる
オーバーシュート／アンダーシュートの発生を回避する
ことができる。

【００５２】また、請求項３の発明にかかる演算増幅器
にあっては、請求項２の発明において、前記差動増幅回
路が、差動トランジスタ対を構成する第３および第４の
ＭＯＳトランジスタと、前記第３のＭＯＳトランジスタ
に直列に接続され、ゲートとドレインとが互いに接続さ
れて、そのゲートを出力端子として前記第１の出力信号
を出力する第５のＭＯＳトランジスタと、前記第４のＭ
ＯＳトランジスタに直列に接続され、ゲートとドレイン
とが互いに接続されて、そのゲートを出力端子として前
記第２の出力信号を出力する第６のＭＯＳトランジスタ
と、を備え、前記第３のＭＯＳトランジスタのゲートに
前記第１の入力信号が入力され、前記第４のＭＯＳトラ
ンジスタのゲートに前記第２の入力信号が入力されるこ
とを特徴とする。

【００５３】この請求項３の発明によれば、差動増幅回
路を構成する差動トランジスタ対に接続される能動負荷
として、第３のＭＯＳトランジスタ、第４のＭＯＳトラ
ンジスタにそれぞれ個別に直列に、第５のＭＯＳトラン
ジスタ、第６のＭＯＳトランジスタが接続されているの
で、これら第６または第６のＭＯＳトランジスタとカレ
ントミラー回路を構成する外部のＭＯＳトランジスタに
対して、差動トランジスタ対に入力される入力信号に応
じた定電流を与えることができ、レベルシフト回路や電
流補正回路の外部回路に対して、この定電流による安定
した駆動を実現させることができ、演算増幅器の出力に
発生するオーバーシュート／アンダーシュートを確実に
回避することができる。

【００５４】また、請求項４の発明にかかる演算増幅器
にあっては、請求項２または３の発明において、前記レ
ベルシフト回路が、カレントミラー回路を構成する第７
および第８のＭＯＳトランジスタと、前記第７のＭＯＳ
トランジスタに直列に接続され、前記第５のＭＯＳトラ
ンジスタとともにカレントミラー回路を構成する第９の
ＭＯＳトランジスタと、前記第８のＭＯＳトランジスタ
に直列に接続され、前記第６のＭＯＳトランジスタとと
もにカレントミラー回路を構成する第１０のＭＯＳトラ
ンジスタと、を備え、前記第８のＭＯＳトランジスタと
前記第１０のＭＯＳトランジスタの接続点を前記第１の
ＭＯＳトランジスタのゲートに接続したことを特徴とす
る。

【００５５】この請求項４の発明によれば、レベルシフ
ト回路が、カレントミラー回路と、このカレントミラー
回路を構成する第７のＭＯＳトランジスタおよび第８の
ＭＯＳトランジスタのそれぞれに直列に接続された第９
のＭＯＳトランジスタと第１０のＭＯＳトランジスタを
備え、なおかつ、第９のＭＯＳトランジスタは、差動増
幅回路の能動負荷である第５のＭＯＳトランジスタとカ
レントミラー回路を構成し、また、第１０のＭＯＳトラ
ンジスタは、同じく差動増幅回路の能動負荷である第６
のＭＯＳトランジスタとカレントミラー回路を構成する
ので、差動増幅回路の差動トランジスタ対を構成する第
５のＭＯＳトランジスタと第６のＭＯＳトランジスタに
それぞれ流れるドレイン電流に応じて、第８のＭＯＳト
ランジスタと第１０のＭＯＳトランジスタの接続点にお
ける電圧レベルを制御することができる。すなわち、第
５のＭＯＳトランジスタと第６のＭＯＳトランジスタに
流れる各ドレイン電流により、第８のＭＯＳトランジス
タと第１０のＭＯＳトランジスタの接続点に接続された
第１のＭＯＳトランジスタを駆動するだけでなく、第１
の位相補償コンデンサにおける充放電電流を一定にする
ことができる。

【００５６】また、請求項５の発明にかかる演算増幅器
にあっては、請求項２〜４のいずれか一つの発明におい
て、前記電流補正回路が、カレントミラー回路を構成す
る第１１および第１２のＭＯＳトランジスタと、カレン
トミラー回路を構成する第１３および第１４のＭＯＳト
ランジスタと、前記第１１のＭＯＳトランジスタに直列
に接続され、前記第５のＭＯＳトランジスタとともにカ
レントミラー回路を構成する第１５のＭＯＳトランジス
タと、前記第１３のＭＯＳトランジスタに直列に接続さ
れ、前記第６のＭＯＳトランジスタとともにカレントミ
ラー回路を構成する第１６のＭＯＳトランジスタと、前
記第１４のＭＯＳトランジスタに直列に接続された第１
７のＭＯＳトランジスタと、前記第１２のＭＯＳトラン
ジスタに直列に接続された第１８のＭＯＳトランジスタ
と、を備え、前記第１７のＭＯＳトランジスタと前記第
１８のＭＯＳトランジスタとでカレントミラー回路を構
成し、前記第１２のＭＯＳトランジスタと前記第１８の
ＭＯＳトランジスタの接続点を前記第２のＭＯＳトラン
ジスタのゲートに接続したことを特徴とする。

【００５７】この請求項５の発明によれば、電流補正回
路が、３つのカレントミラー回路と、これらカレントミ
ラー回路を構成するＭＯＳトランジスタのうち、第１１
のＭＯＳトランジスタと直列に接続された第１５のＭＯ
Ｓトランジスタと、第１３のＭＯＳトランジスタと直列
に接続された第１６のＭＯＳトランジスタとを備え、な
おかつ、第１５のＭＯＳトランジスタは、差動増幅回路
の能動負荷である第５のＭＯＳトランジスタとカレント
ミラー回路を構成し、また、第１６のＭＯＳトランジス
タは、同じく差動増幅回路の能動負荷である第６のＭＯ
Ｓトランジスタとカレントミラー回路を構成するので、
差動増幅回路の差動トランジスタ対を構成する第５のＭ
ＯＳトランジスタと第６のＭＯＳトランジスタにそれぞ
れ流れるドレイン電流に応じて、第１２のＭＯＳトラン
ジスタと第１８のＭＯＳトランジスタの接続点における
電圧レベルを制御することができる。すなわち、第５の
ＭＯＳトランジスタと第６のＭＯＳトランジスタに流れ
る各ドレイン電流により、第１２のＭＯＳトランジスタ
と第１８のＭＯＳトランジスタの接続点に接続された第
２のＭＯＳトランジスタを駆動するだけでなく、第２の
位相補償コンデンサにおける充放電電流を一定にするこ
とができる。特に、この一定の充放電電流は、カレント
ミラー回路を利用することで、第５のＭＯＳトランジス
タと第６のＭＯＳトランジスタに流れる各ドレイン電流
によって同様に定まる第１の位相補償コンデンサにおけ
る充放電電流と等しくなり、演算増幅器の出力における
オーバーシュート／アンダーシュートの発生の回避がよ
り確実におこなうことができる。

【００５８】

【発明の実施の形態】以下に添付図面を参照して、この
発明にかかる演算増幅器の好適な実施の形態を詳細に説
明する。なお、この実施の形態によりこの発明が限定さ
れるものではない。

【００５９】図１は、実施の形態にかかる演算増幅器の
回路構成を示す説明図である。図１において、実施の形
態にかかる演算増幅器１０は、差動アンプ１１と、レベ
ルシフト回路１２と、電流補正回路１３と、出力回路１
４とから構成されており、２つの入力端子ＩＮ−（反転
端子）とＩＮ＋（非反転端子）に入力される信号との差
分を増幅してＯＵＴ端子から出力する。

【００６０】出力回路１４は、Ｐチャネル型のＭＯＳト
ランジスタＭＰ１１と、Ｎチャネル型のＭＯＳトランジ
スタＭＮ１１と、これらＭＯＳトランジスタＭＰ１１、
ＭＮ１１のそれぞれにおいて発振防止のための位相補償
コンデンサＣ１およびＣ２とから構成される。ＭＯＳト
ランジスタＭＰ１１とＭＯＳトランジスタＭＮ１１は、
ドレインが互いに接続されており、その接続点を出力端
子ＯＵＴに接続した相補回路を構成している。

【００６１】また、ＭＯＳトランジスタＭＰ１１は、ソ
ースが電源電圧ＶＤＤのラインに接続され、ゲートには
レベルシフト回路１２の出力が入力されている。よっ
て、ＭＯＳトランジスタＭＰ１１は、レベルシフト回路
１２によって駆動される。一方、ＭＯＳトランジスタＭ
Ｎ１１は、ソースが接地電圧ＶＳＳのラインに接続さ
れ、ゲートには電流補正回路１３の出力が入力されてい
る。よって、ＭＯＳトランジスタＭＮ１１は、電流補正
回路１３によって駆動される。

【００６２】位相補償コンデンサＣ１は、ＭＯＳトラン
ジスタＭＰ１１のゲートとドレイン間に接続され、位相
補償コンデンサＣ２は、ＭＯＳトランジスタＭＮ１１の
ゲートとドレイン間に接続されている。なお、位相補償
コンデンサＣ１およびＣ２は、容量が等しいものとする
（Ｃ１＝Ｃ２）。

【００６３】図２は、実施の形態にかかる演算増幅器の
詳細な回路構成を示す説明図である。なお、図２に示す
演算増幅器２０は、動作の説明を明確にするため、図１
の演算増幅器１０において、差動アンプ１１、レベルシ
フト回路１２、電流補正回路１３の回路構成を示し、出
力端子ＯＵＴと接地電圧ＶＳＳのライン間に負荷容量Ｃ
ｏを追加している。なお、図１と共通する部分には同一
符号を付して、その説明を省略する。

【００６４】差動アンプ１１は、入力端子ＩＮ＋および
ＩＮ−に入力される信号間の差分を出力する差動増幅回
路１５と、差動増幅回路１５にバイアス電圧を与えるバ
イアス回路１６とから構成される。差動増幅回路１５
は、バイアス回路１６から出力されるバイアス電圧によ
り以下に説明する差動トランジスタ対に一定の電流を供
給するＰチャネル型のＭＯＳトランジスタＭＰ１３と、
差動トランジスタ対を構成するＰチャネル型のＭＯＳト
ランジスタＭＰ１４およびＰチャネル型のＭＯＳトラン
ジスタＭＰ１５と、能動負荷として機能するＮチャネル
型のＭＯＳトランジスタＭＮ１４およびＮチャネル型の
ＭＯＳトランジスタＭＮ１５と、により構成されてい
る。

【００６５】差動増幅回路１５において、ＭＯＳトラン
ジスタＭＰ１３は、ソースが電源電圧ＶＤＤ（高レベル
電圧）を供給する電源ラインに接続され、ゲートがバイ
アス電圧を供給する端子に接続される。また、ＭＯＳト
ランジスタＭＰ１４とＭＯＳトランジスタＭＰ１５は、
ソースが互いに接続されて、差動トランジスタ対を形成
する。さらに、ＭＯＳトランジスタＭＰ１４とＭＯＳト
ランジスタＭＰ１５のソースは、ＭＯＳトランジスタＭ
Ｐ１３のドレインに接続され、これにより、ＭＯＳトラ
ンジスタＭＰ１３を介して供給される電流が、上述した
ＭＯＳトランジスタＭＰ１４およびＭＯＳトランジスタ
ＭＰ１５からなる差動トランジスタ対に供給される。

【００６６】ＭＯＳトランジスタＭＰ１４のゲートは、
差動増幅回路１５の一方の入力端子ＩＮ＋に接続されて
おり、信号源１１０からの入力信号を入力する。また、
ＭＯＳトランジスタＭＰ１５のゲートは、差動増幅回路
１５の他方の入力端子ＩＮ−に接続されるが、この入力
端子ＩＮ−は、演算増幅器２０の出力端子ＯＵＴに接続
されており、負帰還ループを形成して利得の安定化を図
っている。

【００６７】ＭＯＳトランジスタＭＮ１４は、ドレイン
がＭＯＳトランジスタＭＰ１４のドレインに接続され、
ソースが接地電圧ＶＳＳ（低レベル電圧）のラインに接
続されており、また、ゲートとドレインが互いに接続さ
れている。ＭＯＳトランジスタＭＮ１５は、ドレインが
ＭＯＳトランジスタＭＰ１５のドレインに接続され、ソ
ースが接地電圧ＶＳＳのラインに接続されており、ま
た、ゲートとドレインが互いに接続されている。

【００６８】バイアス回路１６は、定電流源２１と、Ｐ
チャネル型のＭＯＳトランジスタＭＰ１２と、カレント
ミラー回路を構成するＮチャネル型のＭＯＳトランジス
タＭＮ１２およびＮチャネル型のＭＯＳトランジスタＭ
Ｎ１３と、により構成される。バイアス回路１６におい
て、ＭＯＳトランジスタＭＰ１２は、ソースを電源電圧
ＶＤＤのラインに接続し、ゲートとドレインを互いに接
続している。

【００６９】また、ＭＯＳトランジスタＭＰ１２のゲー
トは、差動増幅回路１５のＭＯＳトランジスタＭＰ１３
のゲートに接続されており、ＭＯＳトランジスタＭＰ１
２とＭＯＳトランジスタＭＰ１３によりカレントミラー
回路が形成される。このカレントミラー回路により、Ｍ
ＯＳトランジスタＭＰ１３は、安定した電流を上述した
差動トランジスタ対に供給することができる。

【００７０】レベルシフト回路１２は、カレントミラー
回路を構成するＰチャネル型のＭＯＳトランジスタＭＰ
１６およびＰチャネル型のＭＯＳトランジスタＭＰ１７
と、Ｎチャネル型のＭＯＳトランジスタＭＮ１６と、Ｎ
チャネル型のＭＯＳトランジスタＭＮ１７と、により構
成される。

【００７１】レベルシフト回路１２において、ＭＯＳト
ランジスタＭＰ１６とＭＯＳトランジスタＭＰ１７は、
ゲート同士が互いに接続され、ＭＯＳトランジスタＭＰ
１６のゲートとドレインとが互いに接続されることによ
りカレントミラー回路を形成する。また、ＭＯＳトラン
ジスタＭＰ１６とＭＯＳトランジスタＭＰ１７のソース
は、ともに電源電圧ＶＤＤのラインに接続される。

【００７２】ＭＯＳトランジスタＭＮ１６は、ドレイン
がＭＯＳトランジスタＭＰ１６のドレインに接続され、
ソースが接地電圧ＶＳＳのラインに接続される。そし
て、ＭＯＳトランジスタＭＮ１６のゲートは、差動増幅
回路１５のＭＯＳトランジスタＭＮ１４のゲートと接続
される。

【００７３】よって、ＭＯＳトランジスタＭＮ１４とＭ
ＯＳトランジスタＭＰ１６とによりカレントミラー回路
を構成し、ＭＯＳトランジスタＭＰ１６にはＭＯＳトラ
ンジスタＭＮ１４に流れる電流に比例したドレイン電流
が流れる。ここでは、ＭＯＳトランジスタＭＰ１６とＭ
ＯＳトランジスタＭＮ１４のトランジスタサイズを同一
にして、ともに等しいドレイン電流が流れるものとす
る。

【００７４】また、ＭＯＳトランジスタＭＮ１７は、ド
レインがＭＯＳトランジスタＭＰ１７のドレインに接続
され、ソースが接地電圧ＶＳＳのラインに接続される。
そして、ＭＯＳトランジスタＭＮ１７のゲートは、差動
増幅回路１５のＭＯＳトランジスタＭＮ１５のゲートと
接続される。よって、ＭＯＳトランジスタＭＮ１５とＭ
ＯＳトランジスタＭＰ１７とによりカレントミラー回路
を構成し、ＭＯＳトランジスタＭＰ１７にはＭＯＳトラ
ンジスタＭＮ１５に流れる電流に比例したドレイン電流
が流れる。ここでは、ＭＯＳトランジスタＭＰ１７とＭ
ＯＳトランジスタＭＮ１５のトランジスタサイズを同一
にして、ともに等しいドレイン電流が流れるものとす
る。

【００７５】電流補正回路１３は、カレントミラー回路
を構成するＰチャネル型のＭＯＳトランジスタＭＰ１８
およびＰチャネル型のＭＯＳトランジスタＭＰ１９と、
カレントミラー回路を構成するＰチャネル型のＭＯＳト
ランジスタＭＰ２０およびＰチャネル型のＭＯＳトラン
ジスタＭＰ２１と、Ｎチャネル型のＭＯＳトランジスタ
ＭＮ１８と、Ｎチャネル型のＭＯＳトランジスタＭＮ１
９と、カレントミラー回路を構成するＮチャネル型のＭ
ＯＳトランジスタＭＰ２０およびＮチャネル型のＭＯＳ
トランジスタＭＮ２１と、により構成される。

【００７６】電流補正回路１３において、ＭＯＳトラン
ジスタＭＰ１８とＭＯＳトランジスタＭＰ１９は、ゲー
ト同士が互いに接続され、ＭＯＳトランジスタＭＰ１８
のゲートとドレインとが互いに接続されることによりカ
レントミラー回路を構成する。また、ＭＯＳトランジス
タＭＰ１８とＭＯＳトランジスタＭＰ１９のソースは、
ともに電源電圧ＶＤＤのラインに接続される。

【００７７】ＭＯＳトランジスタＭＰ２０とＭＯＳトラ
ンジスタＭＰ２１もまた、ゲート同士が互いに接続さ
れ、ＭＯＳトランジスタＭＰ２０のゲートとドレインと
が互いに接続されることによりカレントミラー回路を構
成する。また、ＭＯＳトランジスタＭＰ２０とＭＯＳト
ランジスタＭＰ２１のソースは、ともに電源電圧ＶＤＤ
のラインに接続される。

【００７８】ＭＯＳトランジスタＭＮ１８は、ドレイン
がＭＯＳトランジスタＭＰ１８のドレインに接続され、
ソースが接地電圧ＶＳＳのラインに接続される。そし
て、ＭＯＳトランジスタＭＮ１８のゲートは、差動増幅
回路１５のＭＯＳトランジスタＭＮ１４のゲートと接続
される。よって、ＭＯＳトランジスタＭＮ１４とＭＯＳ
トランジスタＭＰ１８とによりカレントミラー回路を構
成し、ＭＯＳトランジスタＭＰ１８にはＭＯＳトランジ
スタＭＮ１４に流れる電流に比例したドレイン電流が流
れる。ここでもまた、ＭＯＳトランジスタＭＰ１８とＭ
ＯＳトランジスタＭＮ１４のトランジスタサイズを同一
にして、ともに等しいドレイン電流が流れるものとす
る。

【００７９】また、ＭＯＳトランジスタＭＮ１９は、ド
レインがＭＯＳトランジスタＭＰ２０のドレインに接続
され、ソースが接地電圧ＶＳＳのラインに接続される。
そして、ＭＯＳトランジスタＭＮ１９のゲートは、差動
増幅回路１５のＭＯＳトランジスタＭＮ１５のゲートと
接続される。よって、ＭＯＳトランジスタＭＮ１５とＭ
ＯＳトランジスタＭＰ１９とによりカレントミラー回路
を構成し、ＭＯＳトランジスタＭＰ１９にはＭＯＳトラ
ンジスタＭＮ１５に流れる電流に比例したドレイン電流
が流れる。ここでも、ＭＯＳトランジスタＭＰ１９とＭ
ＯＳトランジスタＭＮ１５のトランジスタサイズを同一
にして、ともに等しいドレイン電流が流れるものとす
る。

【００８０】ＭＯＳトランジスタＭＮ２０とＭＯＳトラ
ンジスタＭＮ２１は、ゲート同士が互いに接続され、Ｍ
ＯＳトランジスタＭＮ２０のゲートとドレインとが互い
に接続されることによりカレントミラー回路を構成す
る。また、ＭＯＳトランジスタＭＮ２０とＭＯＳトラン
ジスタＭＮ２１のソースは、ともに接地電圧ＶＳＳのラ
インに接続される。

【００８１】そして、出力回路１４のＭＯＳトランジス
タＭＰ１１のゲートは、レベルシフト回路１２のＭＯＳ
トランジスタＭＰ１７のドレインに接続される。これに
より、出力回路１４のＭＯＳトランジスタＭＰ１１は、
レベルシフト回路１２によって駆動される。また、出力
回路１４のＭＯＳトランジスタＭＮ１１のゲートは、電
流補正回路１３のＭＯＳトランジスタＭＰ１９のドレイ
ンに接続される。これにより、出力回路１４のＭＯＳト
ランジスタＭＮ１１は、電流補正回路１３によって駆動
される。

【００８２】なお、演算増幅器２０を構成するＭＯＳト
ランジスタにおいて、ＭＯＳトランジスタＭＰ１１およ
びＭＯＳトランジスタＭＮ１１を除くＭＯＳトランジス
タのトランジスタサイズは同一であるとし、ＭＯＳトラ
ンジスタＭＰ１１およびＭＯＳトランジスタＭＮ１１
は、ゲートに入力された信号に対してｎ倍に増幅した信
号が出力できるものとする。

【００８３】つぎに、図２に示す演算増幅器２０の動作
について、電流の流れを中心に説明する。まず、バイア
ス回路１６において、ＭＯＳトランジスタＭＮ１２は、
電流源２１により、ドレイン電流として定電流Ｉ０が流
れる。また、ＭＯＳトランジスタＭＮ１３は、ＭＯＳト
ランジスタＭＮ１２とカレントミラー回路を構成するこ
とから、同じくドレイン電流として定電流Ｉ０が流れ、
このＭＯＳトランジスタＭＮ１３と直列に接続されてい
るＭＯＳトランジスタＭＰ１２においても、ドレイン電
流Ｉｐ１２として定電流Ｉ０が流れる。

【００８４】差動増幅回路１５のＭＯＳトランジスタＭ
Ｐ１３は、ＭＯＳトランジスタＭＰ１２とカレントミラ
ー回路を構成することから、ドレイン電流Ｉｐ１３とし
て定電流Ｉ０が流れ、ＭＯＳトランジスタＭＰ１４およ
びＭＯＳトランジスタＭＰ１５からなる差動トランジス
タ対にドレイン電流Ｉｐ１３（＝定電流Ｉ０）を供給す
る。

【００８５】ここで、信号源１９から入力信号としてＩ
Ｎ＋端子に急速に立ち上がるステップ信号、特に電圧レ
ベルの高い信号が入力される場合について考える。これ
は、結果的に出力回路のＭＯＳトランジスタＭＮ１１の
ゲート電圧が下がり、負荷容量Ｃｏを充電する状態であ
り、出力端子ＯＵＴから出力される電圧（以下、ＶＯＵ
Ｔと称する）と入力端子ＩＮ＋に入力される電圧（以
下、ＶＩＮと称する）との関係がＶＩＮ＞ＶＯＵＴとな
る場合である。

【００８６】ＭＯＳトランジスタＭＰ１４のゲートに上
述した立ち上がりのステップ信号が入力されると、ＭＯ
ＳトランジスタＭＰ１４におけるドレイン電流Ｉｐ１４
はほとんど０を示し、これにともなって、ＭＯＳトラン
ジスタＭＰ１４とカレントミラー回路を構成するＭＯＳ
トランジスタＭＮ１８もまたドレイン電流がほぼ０とな
る。

【００８７】これにより、ＭＯＳトランジスタＭＮ１８
と直列に接続されたＭＯＳトランジスタＭＰ１８におい
ても、ドレイン電流Ｉｐ１８がほぼ０を示し、このＭＯ
ＳトランジスタＭＰ１８とカレントミラー回路を構成す
るＭＯＳトランジスタＭＰ１９のドレイン電流Ｉｐ１９
もまた０を示す。

【００８８】一方、出力電圧ＶＯＵＴ、すなわち入力端
子ＩＮ−に入力される電圧は、入力電圧ＶＩＮの急速な
立ち上がりに追従できないため、ほぼ接地電圧ＶＳＳの
レベルに近い状態であることと、ＭＯＳトランジスタＭ
Ｐ１４のドレイン電流Ｉｐ１４がほとんど０を示すこと
から、ＭＯＳトランジスタＭＰ１５に流れるドレイン電
流Ｉｐ１５は、ほとんどＭＯＳトランジスタＭＰ１３が
供給する電流Ｉｐ１３、すなわち定電流Ｉ０と等しいド
レイン電流Ｉｐ１５を流す。

【００８９】ドレイン電流Ｉｐ１５は、ＭＯＳトランジ
スタＭＮ１５のドレイン電流となり、ＭＯＳトランジス
タＭＮ１５とカレントミラー回路を構成するＭＯＳトラ
ンジスタＭＮ１９においても同じくドレイン電流として
定電流Ｉ０が流れる。ＭＯＳトランジスタＭＰ２０は、
ＭＯＳトランジスタＭＮ１９と直列に接続されているた
め、ドレイン電流Ｉｐ２０として定電流Ｉ０を流すこと
になる。

【００９０】ＭＯＳトランジスタＭＰ２０とカレントミ
ラー回路を構成するＭＯＳトランジスタＭＰ２１におい
てもドレイン電流Ｉｐ２１は定電流Ｉ０を示す。この定
電流Ｉ０はまた、ＭＯＳトランジスタＭＰ２１と直列に
接続されたＭＯＳトランジスタＭＮ２０のドレイン電流
となる。ＭＯＳトランジスタＭＮ２１は、ＭＯＳトラン
ジスタＭＮ２０とカレントミラー回路を構成しているの
で、ドレイン電流Ｉｎ２１としてやはり定電流Ｉ０を流
す。

【００９１】ここで、ＭＯＳトランジスタＭＮ２１は、
ＭＯＳトランジスタＭＰ１９と直列に接続されている
が、上述したようにＭＯＳトランジスタＭＰ１９のドレ
イン電流Ｉｐ１９はほぼ０を示すため、ＭＯＳトランジ
スタＭＮ２１にドレイン電流Ｉｐ２１として定電流Ｉ０
を流すためには、ＭＯＳトランジスタＭＮ２１のドレイ
ンに接続された位相補償コンデンサＣ２から引き込み電
流Ｉｃ２を取り出す必要がある。すなわち、位相補償コ
ンデンサＣ２は定電流Ｉ０に等しくなる引き込み電流Ｉ
ｃ２で駆動される。

【００９２】また、上述したようにＭＯＳトランジスタ
ＭＮ１４のドレイン電流がほぼ０を示すことから、ＭＯ
ＳトランジスタＭＮ１４とカレントミラー回路を構成す
るＭＯＳトランジスタＭＮ１６のドレイン電流Ｉｎ１６
もまた０を示す。ＭＯＳトランジスタＭＰ１６は、ＭＯ
ＳトランジスタＭＮ１６と直列に接続されているため、
やはりドレイン電流Ｉｐ１６は０を示し、このＭＯＳト
ランジスタＭＰ１６とカレントミラー回路を構成するＭ
ＯＳトランジスタＭＰ１７のドレイン電流Ｉｐ１７もま
た０を示す。

【００９３】ＭＯＳトランジスタＭＮ１７は、ＭＯＳト
ランジスタＭＮ１５とカレントミラー回路を構成するた
め、ドレイン電流Ｉｎ１７としてＭＯＳトランジスタＭ
Ｎ１５のドレイン電流Ｉｐ１５、すなわち定電流Ｉ０が
流れる。

【００９４】ここで、ＭＯＳトランジスタＭＮ１７は、
ＭＯＳトランジスタＭＰ１７と直列に接続されている
が、上述したようにＭＯＳトランジスタＭＰ１７のドレ
イン電流Ｉｐ１７はほぼ０を示すため、ＭＯＳトランジ
スタＭＮ１７にドレイン電流Ｉｐ１７として定電流Ｉ０
を流すためには、ＭＯＳトランジスタＭＮ１７のドレイ
ンに接続された位相補償コンデンサＣ１から引き込み電
流Ｉｃ１を取り出す必要がある。すなわち、位相補償コ
ンデンサＣ１は定電流Ｉ０に等しくなる引き込み電流Ｉ
ｃ１で駆動される。

【００９５】よって、位相補償コンデンサＣ１とＣ２
は、ともに定電流Ｉ０で駆動されるために位相補償コン
デンサＣ１とＣ２の間で時定数の差異が生じず、位相補
償コンデンサＣ２が位相補償コンデンサＣ１に対して先
に放電を完了することによるＭＯＳトランジスタＭＮ１
１のカットオフ状態が発生することを防止することがで
きる。すなわち、ＭＯＳトランジスタＭＮ１１のカット
オフ状態により、ＭＯＳトランジスタＭＰ１１のドレイ
ン電流Ｉｐ１１によって出力電圧ＶＯＵＴが入力電圧Ｖ
ＩＮ以上に出力されるオーバーシュートの発生を回避で
きる。

【００９６】つぎに、ＩＮ＋端子に急速に立ち下がるス
テップ信号、特に電圧レベルがほぼ接地電圧ＶＳＳに近
い信号が入力される場合について考える。これは、結果
的に出力回路のＭＯＳトランジスタＭＮ１１のゲート電
圧が上がり、負荷容量Ｃｏを放電する状態であり、出力
端子ＯＵＴからの出力電圧ＶＯＵＴと入力端子ＩＮ＋へ
の入力電圧ＶＩＮとの関係がＶＩＮ＜ＶＯＵＴとなる場
合である。

【００９７】ＭＯＳトランジスタＭＰ１４のゲートに上
述した立ち下がりのステップ信号が入力されると、出力
電圧ＶＯＵＴ、すなわち入力端子ＩＮ−に入力される電
圧は、入力電圧ＶＩＮの急速な立ち下がりに追従できな
いため、十分に高い電圧レベルにあり、ＭＯＳトランジ
スタＭＰ１５に流れるドレイン電流Ｉｐ１５は、ほとん
ど０を示す。よって、ＭＯＳトランジスタＭＰ１４は、
ほとんどＭＯＳトランジスタＭＰ１３が供給する電流Ｉ
ｐ１３、すなわち定電流Ｉ０と等しいドレイン電流Ｉｐ
１４を流す。

【００９８】ＭＯＳトランジスタＭＮ１４は、ＭＯＳト
ランジスタＭＰ１４と直列に接続されているため、ＭＯ
ＳトランジスタＭＰ１４のドレイン電流Ｉｐ１４、すな
わち定電流Ｉ０と等しいドレイン電流を流す。このＭＯ
ＳトランジスタＭＮ１４とカレントミラー回路を構成す
るＭＯＳトランジスタＭＮ１８もまた、ドレイン電流と
して定電流Ｉ０を流す。

【００９９】ＭＯＳトランジスタＭＰ１８は、ＭＯＳト
ランジスタＭＮ１８と直列に接続されているため、ドレ
イン電流Ｉｐ１８としてやはり定電流Ｉ０を流す。そし
て、このＭＯＳトランジスタＭＰ１８とカレントミラー
回路を構成するＭＯＳトランジスタＭＰ１９もまた、定
電流Ｉ０に等しいドレイン電流Ｉｐ１９を流す。

【０１００】一方、ＭＯＳトランジスタＭＰ１５のドレ
イン電流Ｉｐ１５がほぼ０を示すことから、ＭＯＳトラ
ンジスタＭＰ１５と直列に接続されたＭＯＳトランジス
タＭＮ１５のドレイン電流もまたほぼ０を示す。これに
より、ＭＯＳトランジスタＭＮ１５とカレントミラー回
路を構成するＭＯＳトランジスタＭＮ１９のドレイン電
流も０を示し、ＭＯＳトランジスタＭＮ１９と直列に接
続されたＭＯＳトランジスタＭＰ２０のドレイン電流Ｉ
ｐ２０もまた０を示す。そして、 ＭＯＳトランジスタ
ＭＰ２０とカレントミラー回路を構成するＭＯＳトラン
ジスタＭＰ２１においても同様に、ドレイン電流Ｉｐ２
１もほぼ０を示す。

【０１０１】ここで、ＭＯＳトランジスタＭＮ２１は、
ＭＯＳトランジスタＭＰ１９と直列に接続されている
が、上述したようにＭＯＳトランジスタＭＰ１９におい
て、定電流Ｉ０に等しいドレイン電流Ｉｐ１９を流す必
要がある。このドレイン電流Ｉｐ１９は、ＭＯＳトラン
ジスタＭＮ２１のドレインに接続された位相補償コンデ
ンサＣ２への電流Ｉｃ２’として流れる。すなわち、位
相補償コンデンサＣ２は定電流Ｉ０に等しい電流Ｉｃ
２’で駆動される。

【０１０２】また、上述したようにＭＯＳトランジスタ
ＭＮ１４のドレイン電流が定電流Ｉ０を示すことから、
ＭＯＳトランジスタＭＮ１４とカレントミラー回路を構
成するＭＯＳトランジスタＭＮ１６のドレイン電流Ｉｎ
１６もまた定電流Ｉ０と等しくなる。ＭＯＳトランジス
タＭＰ１６は、ＭＯＳトランジスタＭＮ１６と直列に接
続されているため、やはりドレイン電流Ｉｐ１６は定電
流Ｉ０と等しくなり、このＭＯＳトランジスタＭＰ１６
とカレントミラー回路を構成するＭＯＳトランジスタＭ
Ｐ１７のドレイン電流Ｉｐ１７もまた定電流Ｉ０と等し
くなる。

【０１０３】ＭＯＳトランジスタＭＮ１７は、ＭＯＳト
ランジスタＭＮ１５とカレントミラー回路を構成するた
め、ドレイン電流Ｉｎ１７は、ＭＯＳトランジスタＭＮ
１５のドレイン電流Ｉｐ１５、すなわち０を示す。

【０１０４】ここで、ＭＯＳトランジスタＭＰ１７は、
ＭＯＳトランジスタＭＮ１７と直列に接続されている
が、上述したようにＭＯＳトランジスタＭＮ１７のドレ
イン電流Ｉｎ１７はほぼ０を示すため、ＭＯＳトランジ
スタＭＰ１７にドレイン電流Ｉｐ１７として定電流Ｉ０
を流すためには、ＭＯＳトランジスタＭＰ１７のドレイ
ンに接続された位相補償コンデンサＣ１へ電流Ｉｃ１’
を流す必要がある。すなわち、位相補償コンデンサＣ１
は定電流Ｉ０に等しい電流Ｉｃ１’で駆動される。

【０１０５】よって、位相補償コンデンサＣ１とＣ２
は、ともに定電流Ｉ０で駆動されるために位相補償コン
デンサＣ１とＣ２の間で時定数の差異が生じず、位相補
償コンデンサＣ１が位相補償コンデンサＣ２に対して先
に充電を完了することによるＭＯＳトランジスタＭＰ１
１のカットオフ状態が発生することを防止することがで
きる。すなわち、ＭＯＳトランジスタＭＰ１１のカット
オフ状態により、ＭＯＳトランジスタＭＮ１１のドレイ
ン電流Ｉｎ１１によって出力電圧ＶＯＵＴが入力電圧Ｖ
ＩＮ以下に出力されるアンダーシュートの発生を回避で
きる。

【０１０６】つぎに、出力負荷Ｃｏに対する充放電がお
こなわれない定常状態の場合、すなわち出力電圧ＶＯＵ
Ｔと入力電圧ＶＩＮとの関係がＶＩＮ＝ＶＯＵＴである
場合について考える。この場合、従来の演算増幅器と同
様に、出力端子ＯＵＴへの電流の入出力はなくなり、Ｍ
ＯＳトランジスタＭＰ１１とＭＯＳトランジスタＭＮ１
１におけるそれぞれのドレイン電流の関係は、Ｉｐ１１
＝Ｉｎ１１となる。これにより、信号源１９から差動増
幅回路１５に入力される電圧が正確に１倍に増幅されて
出力端子ＯＵＴに出力される。

【０１０７】よって、以上に説明した実施の形態によれ
ば、レベルシフト回路１２によって、出力回路１４の相
補回路を構成する一方のＭＯＳトランジスタＭＰ１１
は、位相補償コンデンサＣ１への充放電電流が定電流Ｉ
０となるように駆動され、また、電流補正回路１３によ
って、他方のＭＯＳトランジスタＭＮ１１は、位相補償
コンデンサＣ２への充放電電流が位相補償コンデンサＣ
１への充放電電流と等しい定電流Ｉ０となるように駆動
されるので、位相補償コンデンサＣ１と位相補償コンデ
ンサＣ２との間で充放電電流を流すのに費やす時間、す
なわち時定数に差異が生じることがなくなり、入力端子
ＩＮ＋へのステップ信号の入力に対して、出力端子ＯＵ
Ｔにオーバーシュート／アンダーシュートが発生するこ
とを防止することができる。これにより、安定した利得
による信号増幅、特に利得を１とした場合のボルテージ
フォロワとして機能する演算増幅器を提供することがで
きる。

【０１０８】また、レベルシフト回路１２および電流補
正回路１３が、差動増幅回路１５の差動トランジスタ対
を構成するＭＯＳトランジスタＭＮ１４およびＭＯＳト
ランジスタＭＮ１５に流れる各ドレイン電流に基づいた
一定の電流を供給するカレントミラー回路によって駆動
されるため、安定した電流または電位を、出力回路１４
のＭＯＳトランジスタＭＰ１１およびＭＮ１１に与える
ことができる。さらに、電流補正回路１３は、このカレ
ントミラー回路の構成により、位相補償コンデンサＣ２
を駆動する電流を、レベルシフト回路１２が位相補償コ
ンデンサＣ１を駆動する電流と等しくなるように補正し
ているので、より確実に位相補償コンデンサＣ１とＣ２
との時定数を一致させることができる。

【０１０９】

【発明の効果】以上、説明したとおり、請求項１の発明
によれば、この請求項１の発明によれば、電流制御手段
が前記差動増幅手段により出力された第１の出力信号の
電流を制御し、電流補正手段が前記差動増幅手段により
出力された第２の出力信号の電流を前記電流制御手段に
より制御される前記第１の出力信号の電流と等しくなる
ように補正するので、出力におけるオーバーシュート／
アンダーシュートの発生を回避することが可能な演算増
幅器が得られるという効果を奏する。

【０１１０】また、請求項２の発明によれば、出力回路
の演算増幅器の出力電圧レベルを決定する第１のＭＯＳ
トランジスタを制御するレベルシフト回路と、第１のＭ
ＯＳトランジスタに対して相補的に動作する第２のＭＯ
Ｓトランジスタを制御する電流補正回路と、を備え、な
おかつ電流補正回路は、第２のＭＯＳトランジスタに接
続された第２の位相補償コンデンサにおける充放電電流
が、第１のＭＯＳトランジスタに接続された第１の位相
補償コンデンサにおける充放電電流と等しくなるよう
に、第２の位相補償コンデンサを駆動する電流を補正す
るので、出力回路の第１および第２の位相補償コンデン
サの充放電時において互いの充放電時間に差異が現れ
ず、時定数が互いに等しくなるため、急速な立ち上がり
／立ち下がりを示すステップ信号が入力信号として入力
された場合の過渡状態においても、第１または第２のＭ
ＯＳトランジスタの一方のみがオフセット状態となるこ
とがなくなり、この第１または第２のＭＯＳトランジス
タの一方のみのオフセット状態に起因して出力に生じる
オーバーシュート／アンダーシュートの発生を回避する
ことが可能な演算増幅器が得られるという効果を奏す
る。

【０１１１】また、請求項３の発明によれば、差動増幅
回路において、第３のＭＯＳトランジスタおよび第４の
ＭＯＳトランジスタからなる差動トランジスタ対に接続
される能動負荷として、第３のＭＯＳトランジスタ、第
４のＭＯＳトランジスタにそれぞれ個別に直列に、第５
のＭＯＳトランジスタ、第６のＭＯＳトランジスタが接
続されているので、これら第６または第６のＭＯＳトラ
ンジスタとカレントミラー回路を構成する外部のＭＯＳ
トランジスタに対して、差動トランジスタ対に入力され
る入力信号に応じた定電流を与えることができ、レベル
シフト回路や電流補正回路の外部回路に対して、この定
電流による安定した駆動を実現させることができ、演算
増幅器の出力に発生するオーバーシュート／アンダーシ
ュートを確実に回避することが可能な演算増幅器が得ら
れるという効果を奏する。

【０１１２】また、請求項４の発明によれば、レベルシ
フト回路が、カレントミラー回路と、このカレントミラ
ー回路を構成する第７のＭＯＳトランジスタおよび第８
のＭＯＳトランジスタのそれぞれに直列に接続された第
９のＭＯＳトランジスタと第１０のＭＯＳトランジスタ
を備え、なおかつ、第９のＭＯＳトランジスタは、差動
増幅回路の能動負荷である第５のＭＯＳトランジスタと
カレントミラー回路を構成し、また、第１０のＭＯＳト
ランジスタは、同じく差動増幅回路の能動負荷である第
６のＭＯＳトランジスタとカレントミラー回路を構成す
るので、差動増幅回路の差動トランジスタ対を構成する
第５のＭＯＳトランジスタと第６のＭＯＳトランジスタ
にそれぞれ流れるドレイン電流に応じて、第８のＭＯＳ
トランジスタと第１０のＭＯＳトランジスタの接続点に
おける電圧レベルを制御することができる。すなわち、
第５のＭＯＳトランジスタと第６のＭＯＳトランジスタ
に流れる各ドレイン電流により、第８のＭＯＳトランジ
スタと第１０のＭＯＳトランジスタの接続点に接続され
た第１のＭＯＳトランジスタを駆動するだけでなく、第
１の位相補償コンデンサにおける充放電電流を一定にす
ることが可能な演算増幅器が得られるという効果を奏す
る。

【０１１３】また、請求項５の発明によれば、電流補正
回路が、３つのカレントミラー回路と、これらカレント
ミラー回路を構成するＭＯＳトランジスタのうち、第１
１のＭＯＳトランジスタと直列に接続された第１５のＭ
ＯＳトランジスタと、第１３のＭＯＳトランジスタと直
列に接続された第１６のＭＯＳトランジスタとを備え、
なおかつ、第１５のＭＯＳトランジスタは、差動増幅回
路の能動負荷である第５のＭＯＳトランジスタとカレン
トミラー回路を構成し、また、第１６のＭＯＳトランジ
スタは、同じく差動増幅回路の能動負荷である第６のＭ
ＯＳトランジスタとカレントミラー回路を構成するの
で、第５のＭＯＳトランジスタと第６のＭＯＳトランジ
スタに流れる各ドレイン電流によって、第１２のＭＯＳ
トランジスタと第１８のＭＯＳトランジスタの接続点に
接続された第２のＭＯＳトランジスタを駆動するだけで
なく、第２の位相補償コンデンサにおける充放電電流を
一定にすることができ、特に、この一定の充放電電流
は、カレントミラー回路を利用することで、第５のＭＯ
Ｓトランジスタと第６のＭＯＳトランジスタに流れる各
ドレイン電流によって同様に定まる第１の位相補償コン
デンサにおける充放電電流と等しくなり、出力における
オーバーシュート／アンダーシュートの発生の回避をよ
り確実におこなうことが可能な演算増幅器が得られると
いう効果を奏する。

【図面の簡単な説明】

【図１】本実施の形態にかかる演算増幅器の回路構成を
示す説明図である。

【図２】本実施の形態にかかる演算増幅器の詳細な回路
構成を示す説明図である。

【図３】従来の演算増幅器の回路構成を示す説明図であ
る。

【図４】従来の演算増幅器の詳細な回路構成を示す説明
図である。

【図５】従来の演算増幅器においてオーバーシュートの
発生を説明するための詳細な回路構成を示す説明図であ
る。

【図６】従来の演算増幅器においてオーバーシュートが
発生する際の動作を示すタイミングチャートである。

【符号の説明】

１１ 差動アンプ １２ レベルシフト回路 １３ 電流補正回路 １４ 出力回路 １５ 差動増幅回路 １６ バイアス回路 １９ 信号源 １０，２０ 演算増幅器 ２１ 定電流源 ＭＰ１１〜ＭＰ２１ Ｐチャネル型のＭＯＳトランジス
タ ＭＮ１１〜ＭＮ２１ Ｎチャネル型のＭＯＳトランジス
タ Ｃ１，Ｃ２ 位相補償コンデンサ Ｃｏ 負荷容量

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 秀信 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 中川 慎一 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5J090 AA01 AA17 AA47 CA23 CA41 FA05 GN01 HA10 HA17 HA29 KA00 KA02 KA05 KA09 KA12 KA18 MA13 MA21 MN01 TA06 5J091 AA01 AA17 AA47 CA23 CA41 FA05 HA10 HA17 HA29 KA00 KA02 KA05 KA09 KA12 KA18 MA13 MA21 TA06 UW09

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１および第２の入力信号に対して差動
   増幅をおこない、第１および第２の出力信号を出力する
   差動増幅手段と、前記差動増幅手段により出力された第
   １および第２の出力信号を増幅して出力する出力手段
   と、を備えた演算増幅器において、 前記差動増幅手段により出力された第１の出力信号の電
   流を制御する電流制御手段と、 前記差動増幅手段により出力された第２の出力信号の電
   流を、前記電流制御手段により制御される前記第１の出
   力信号の電流と等しくなるように補正する電流補正手段
   と、 を備えたことを特徴とする演算増幅器。
2. 【請求項２】 第１および第２の入力信号に対して差動
   増幅をおこない、第１および第２の出力信号を出力する
   差動増幅回路と、 相補回路を構成する第１および第２のＭＯＳトランジス
   タと、前記第１のＭＯＳトランジスタにおいて位相補償
   をおこなう第１の位相補償コンデンサと、前記第２のＭ
   ＯＳトランジスタにおいて位相補償をおこなう第２の位
   相補償コンデンサとからなり、前記差動増幅回路の出力
   信号を増幅して出力する出力回路と、を備えた演算増幅
   器において、 前記第１のＭＯＳトランジスタのゲートに前記差動増幅
   回路の前記第１の出力信号に応じた電位レベルを与え、
   前記第１の位相補償コンデンサの充放電電流を制御する
   レベルシフト回路と、 前記第２のＭＯＳトランジスタのゲートに前記差動増幅
   回路の前記第２の出力信号に応じた電位レベルを与え、
   前記第２の位相補償コンデンサの充放電電流が前記第１
   の位相補償コンデンサの充放電電流と等しくなるように
   補正する電流補正回路と、 を備えたことを特徴とする演算増幅器。
3. 【請求項３】 前記差動増幅回路は、 差動トランジスタ対を構成する第３および第４のＭＯＳ
   トランジスタと、 前記第３のＭＯＳトランジスタに直列に接続され、ゲー
   トとドレインとが互いに接続されて、そのゲートを出力
   端子として前記第１の出力信号を出力する第５のＭＯＳ
   トランジスタと、 前記第４のＭＯＳトランジスタに直列に接続され、ゲー
   トとドレインとが互いに接続されて、そのゲートを出力
   端子として前記第２の出力信号を出力する第６のＭＯＳ
   トランジスタと、 を備え、 前記第３のＭＯＳトランジスタのゲートに前記第１の入
   力信号が入力され、前記第４のＭＯＳトランジスタのゲ
   ートに前記第２の入力信号が入力されることを特徴とす
   る請求項１に記載の演算増幅器。
4. 【請求項４】 前記レベルシフト回路は、 カレントミラー回路を構成する第７および第８のＭＯＳ
   トランジスタと、 前記第７のＭＯＳトランジスタに直列に接続され、前記
   第５のＭＯＳトランジスタとともにカレントミラー回路
   を構成する第９のＭＯＳトランジスタと、 前記第８のＭＯＳトランジスタに直列に接続され、前記
   第６のＭＯＳトランジスタとともにカレントミラー回路
   を構成する第１０のＭＯＳトランジスタと、 を備え、 前記第８のＭＯＳトランジスタと前記第１０のＭＯＳト
   ランジスタの接続点を前記第１のＭＯＳトランジスタの
   ゲートに接続したことを特徴とする請求項１または２に
   記載の演算増幅器。
5. 【請求項５】 前記電流補正回路は、 カレントミラー回路を構成する第１１および第１２のＭ
   ＯＳトランジスタと、 カレントミラー回路を構成する第１３および第１４のＭ
   ＯＳトランジスタと、 前記第１１のＭＯＳトランジスタに直列に接続され、前
   記第５のＭＯＳトランジスタとともにカレントミラー回
   路を構成する第１５のＭＯＳトランジスタと、 前記第１３のＭＯＳトランジスタに直列に接続され、前
   記第６のＭＯＳトランジスタとともにカレントミラー回
   路を構成する第１６のＭＯＳトランジスタと、 前記第１４のＭＯＳトランジスタに直列に接続された第
   １７のＭＯＳトランジスタと、 前記第１２のＭＯＳトランジスタに直列に接続された第
   １８のＭＯＳトランジスタと、 を備え、 前記第１７のＭＯＳトランジスタと前記第１８のＭＯＳ
   トランジスタとでカレントミラー回路を構成し、 前記第１２のＭＯＳトランジスタと前記第１８のＭＯＳ
   トランジスタの接続点を前記第２のＭＯＳトランジスタ
   のゲートに接続したことを特徴とする請求項１〜３のい
   ずれか一つに記載の演算増幅器。