[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2000028871A - 光半導体モジュールの実装形態 - Google Patents

光半導体モジュールの実装形態

Info

Publication number
JP2000028871A
JP2000028871A JP20003198A JP20003198A JP2000028871A JP 2000028871 A JP2000028871 A JP 2000028871A JP 20003198 A JP20003198 A JP 20003198A JP 20003198 A JP20003198 A JP 20003198A JP 2000028871 A JP2000028871 A JP 2000028871A
Authority
JP
Japan
Prior art keywords
optical
optical semiconductor
semiconductor module
terminal
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20003198A
Other languages
English (en)
Inventor
Yuzo Ishii
雄三 石井
Shinji Koike
真司 小池
Yoshimitsu Arai
芳光 新井
Yasuhiro Ando
泰博 安東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20003198A priority Critical patent/JP2000028871A/ja
Publication of JP2000028871A publication Critical patent/JP2000028871A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Optical Couplings Of Light Guides (AREA)

Abstract

(57)【要約】 【課題】 実装基板上の実装可能な面積を有効に利用
し、電気端子及び光端子の多端子化に対応できる光半導
体モジュールの実装形態を提供する。 【解決手段】 光半導体モジュールは、面発光型半導体
素子１１ａや面受光型半導体素子１１ｂ等の光半導体素
子と、それを搭載するモジュール基板１２と、半導体モ
ジュールの光入出力部分を構成する光端子１３と、光半
導体モジュールの電気入出力部分を構成する電気端子１
４を含む。光端子１３と電気端子１４はともに光半導体
モジュールを搭載するための基板搭載面１８に配置し、
光入出力と電気入出力を基板搭載面１８に対して同一方
向にし、かつ、基板搭載面１８に垂直にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は光通信等に使用され
る光半導体モジュールの実装形態に関する。
【０００２】
【従来の技術】光通信に用いられる光半導体素子は通
常、レンズや電子部品、ヒートシンク等とともに基板に
実装されモジュール化される。このような光半導体モジ
ュールのパッケージング構造としては、ハーメチックシ
ールを施したＣＡＮタイプや、数十センチ程度の短尺の
光ファイバを予め組み込んだピッグテールタイプや、ア
ダプタハウジングを組み込んで脱着可能としたレセプタ
クルタイプが一般的である。これらのパッケージング構
造は、その電気端子の形状や配列によってＤＩＰ(Dual
Inline Packageing)型、バタフライ型等、多岐にわたる
形状を持ち、用途に応じて使い分けられている。
【０００３】図８に従来の一般的な光半導体モジュール
の一例として、ＤＩＰ型半導体レーザダイードモジュー
ルの構造を示す。図８において、６１は端面発光型レー
ザダイオード、６２ａはモジュール基板、６２ｂはヒー
トシンクを兼ねたサブモジュール基板、６３は集束性レ
ンズ、６４は電気端子、６５はモニタ用フォトディテク
タ、６６は伝送用光ファイバ、９２はプリント基板、９
４はプリント基板９２側電気端子である。
【０００４】図８に示すように、モジュール基板６２ａ
上に搭載された端面発光型レーザダイオード６１からの
出射光は、モジュール基板６２ａの素子搭載面と平行方
向に伝搬し、レーザダイオード６１と同様にモジュール
基板６２ａ上に搭載された集束性レンズ６３と光結合さ
れる。
【０００５】図８に示す光半導体モジュールは、光半導
体モジュールがプリント基板９２等の実装基板の上に実
装された後においても、モジュール基板６２ａがプリン
ト基板９２と平行方向であるため、光半導体モジュール
の光入出力方向もプリント基板９２の搭載面と平行方向
であることが特徴である。光半導体モジュールの電気端
子６４はプリント基板９２側の電気端子９４と接続され
る。
【０００６】一方、半導体チップの集積度の向上と大規
模チップの製造技術の向上に伴い、複数の光半導体素子
をアレイ化した並列光半導体モジュールが提案されてい
る。そのような並列光半導体モジュールでは、光入出力
部の多チャンネル化にともなう多端子化と小型化をうま
く両立する実装構造が必要である。
【０００７】図９は並列光半導体モジュールの構造の一
例を示す。図９において、７１は光半導体素子アレイ、
７２はモジュール基板、７３はモジュール内において光
半導体素子アレイ７１の入出力光を伝搬する光ファイバ
アレイ、７４は光半導体モジュールの電気端子、７５は
光半導体モジュールパッケージ、７６は光半導体素子の
駆動用ＩＣ等の電子部品類、７７は電気配線、７８は光
コネクタ、７９は伝送用光ファイバアレイ、９２はプリ
ント基板、９４はプリント基板９２側電気端子、９５は
プリント基板９２側電気配線である。
【０００８】図９に示す並列光半導体モジュールでは、
光ファイバアレイ７３をモジュール基板７２上に形成し
たＶ溝によって高精度に整列させることが可能である。
【０００９】光半導体素子アレイ７１の入出力光はピッ
チを合わせて配置した光ファイバアレイ７３とそれぞれ
結合され、光半導体モジュールパッケージ側面に形成し
た光コネクタ７８を介して伝送用光ファイバアレイ７９
と接続される。電気端子７４は図示のようなＦＰ(Flat
Package)構造とすることで、プリント基板９２等の実装
基板上に表面実装することが可能であり、プリント基板
９２側電気端子９４と接続される。
【００１０】従って、並列光半導体モジュールの光入出
力方向は、図８に示した単一チャンネルの光半導体モジ
ュールと同じく、並列光半導体モジュールパッケージ側
面に形成した光コネクタ７８を介して、プリント基板９
２の実装面と平行方向に向いていることになる。
【００１１】なお、並列光半導体モジュールの光出力部
には、光コネクタ７８構造の他にも、光ファイバアレイ
７３を直接モジュール外へ取り出すピッグテール型や、
雌雄嵌合を行なうレセプタクル型等が提案されている
が、いずれにしてもプリント基板９２の実装面と平行方
向に入出力光が向いていることは同じである。
【００１２】そして、従来、光半導体モジュールをプリ
ント基板上へ実装する工程は次のようであった。 (1) まず、表面実装技術によって電子部品類をプリント
基板上に搭載する。 (2) 次に、光半導体モジュールをプリント基板上に搭載
する。
【００１３】ただし、光ファイバの被覆部分の耐熱性が
低いために、ピッグテールタイプの光半導体モジュール
をはんだリフローによって実装することはできない。従
って、光半導体モジュールをプリント基板上に表面実装
するには、例えば電子情報通信学会、信学技報ＥＭＤ97
-58(山内賢治他「表面実装型モジュール」）において報
告されているように、光半導体モジュールからピッグテ
ールコードを分離しておき、部品類をプリント基板上に
はんだリフローによって実装したのち、最後にピッグテ
ールコードをメカニカルに接続し、樹脂で固定するとい
う方式が提案されている。
【００１４】
【発明が解決しようとする課題】しかしながら、上記従
来の技術においては、単一チャネルと多チャンネル（並
列）を問わず、光半導体モジュールの光端子が光半導体
モジュールパッケージ側面に装備されているため、プリ
ント基板上における光端子部の占有面積が大きくなって
しまう。従って、その領域に数多くの電子部品等を搭載
することができず、プリント基板上への実装可能面積が
減少されることとなる。特に、多チャンネルの並列光半
導体モジュールでは、光ファイバを整列させる方向にパ
ッケージの一辺が長くなるため、光半導体モジュールの
小型化、高密度化が難しくなってしまう。更に、そのよ
うな長尺な光半導体モジュールパッケージでは、光半導
体モジュールの高速化も難しくなってしまう。仮に光端
子が光半導体モジュールパッケージの全側面に装備され
たとしても、光半導体モジュールに占める光端子部の領
域が大きくなり、パッケージの小型化は困難なままであ
る。
【００１５】また、上記従来の技術においては、光半導
体モジュールのプリント基板上への実装にはんだリフロ
ーを用いることができなかったため、光端子部にコネク
タ構造を設けたパッケージにおいても、光ファイバ部を
一旦取り外して実装し、その後に光ファイバ部を組み立
てることとなり、組立・実装に大いに手間がかかり、量
産化、低コスト化への大きな障害となっていた。つま
り、量産性を向上させ、より低コストな光半導体モジュ
ールを実現するためには、一括はんだリフローに対応で
きることが必要となる。
【００１６】本発明の目的は、単一あるいは複数の光半
導体素子を含む光半導体モジュールをプリント基板等の
実装基板に実装するにあたり、実装基板上における実装
可能な面積を有効に利用し、電気端子及び光端子の多端
子化に対応することが可能な光半導体モジュールの実装
形態を提供することにある。
【００１７】更に、本発明の目的は、一括はんだリフロ
ーを用いる表面実装技術を適用することができ、量産
化、低コスト化が可能な光半導体モジュールの実装形態
を提供することにある。
【００１８】
【課題を解決するための手段】請求項１に係る発明は上
記課題を解決する光半導体モジュールの実装形態であ
り、光半導体素子を有する光半導体モジュールの実装形
態において、該光半導体モジュールは、該光半導体素子
と、それを搭載するモジュール基板と、該光半導体モジ
ュールの光入出力部分を構成する光学部品（以下、光端
子と呼ぶ）と、該光半導体モジュールの電気入出力部分
を構成する電気端子を含み、該光端子と電気端子はとも
に該光半導体モジュールを搭載するための基板搭載面に
配置されており、該光半導体モジュールが搭載される基
板搭載面に対して、光入出力と電気入出力が同一方向で
あり、かつ、前記基板搭載面に垂直であることを特徴と
するものである。
【００１９】請求項２に係る発明は、請求項１に係る発
明の光半導体モジュールの実装形態において、前記光半
導体素子は、面発光型及び面受光型の光半導体素子から
なる１次元光アレイ素子と２次元光アレイ素子の少なく
とも一方であることを特徴とするものである。
【００２０】請求項３に係る発明は、請求項１または２
に係る発明の光半導体モジュールの実装形態において、
前記光半導体モジュールの光端子と電気端子は、それぞ
れ同一形状の光学部品がコア材として構成され、該光半
導体モジュール内において光半導体素子と光結合される
前記光学部品を光端子とし、電気端子は前記光学部品の
外周部の少なくとも一部をメタライズすることにより電
気端子化することを特徴とするものである。
【００２１】請求項４に係る発明は、請求項１または２
に係る発明の光半導体モジュールの実装形態において、
光学部品がコア材として形成された光端子と、該光学部
品をコア材とせずに導電性材料にて形成された電気端子
をともに有することを特徴とするものである。
【００２２】請求項５に係る発明は、請求項１または２
に係る発明の光半導体モジュールの実装形態において、
前記光学部品は、該光学部品の光伝送部分を除いて外周
部の少なくとも一部をメタライズすることにより、一つ
の光学部品で電気端子と光端子の両方の機能を兼ねるこ
とを特徴とするものである。
【００２３】請求項６に係る発明は、請求項３または４
または５に係る発明の光半導体モジュールの実装形態に
おいて、前記光学部品として、略（π/2)(ａg/2Δ)1/2
なる長さＬを有するグレーデッドインデックス型光ファ
イバを用いることを特徴とするものである。但し、ａは
該グレーデッドインデックス型光ファイバのコア径、ｇ
は該グレーデッドインデックス型光ファイバの屈折率分
布指数、Δは該グレーデッドインデックス型光ファイバ
のコアとクラッドの比屈折率差を表す。
【００２４】請求項７に係る発明は、請求項３または４
または５に係る発明の光半導体モジュールの実装形態に
おいて、前記光学部品は、集束性のマイクロレンズであ
ることを特徴とするものである。
【００２５】請求項８に係る発明は、請求項３または４
または５に係る発明の光半導体モジュールの実装形態に
おいて、前記光学部品は、球レンズであることを特徴と
するものである。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態例を図
１〜図７及び図１０に基づいて説明する。
【００２７】（第１実施例）図１及び図２を参照して、
本発明の第１実施例に係る光半導体モジュールの実装形
態を説明する。図１は光半導体モジュールパッケージ裏
面の斜視図、図２は図１のII-II'断面の一部を簡略化し
て表した図である。但し、図２は図１とは上下が逆にな
っている。図１及び図２において、１１ａは面発光型光
半導体素子、１１ｂは面受光型光半導体素子、１２はモ
ジュール基板、１３は光端子、１４は電気端子、１５は
半導体モジュールパッケージ、１６は電子部品類、１７
は放熱フィン、１８は光半導体モジュールの基板搭載
面、９２は実装基板としてのプリント基板、９３は入出
力光、９６ははんだバンプを示している。
【００２８】面発光型半導体素子１１ａ及び面受光型半
導体素子１１ｂはそれぞれが多数２次元アレイ状になっ
てモジュール基板１２に実装されている。
【００２９】光端子１３はコリメート光を形成するよう
に０．２５ピッチ長に調節したグレーデッドインデック
ス型光ファイバを２次元アレイ状に配置してなる光端子
であり、プリント基板９２に設けたバイアホールに向い
て、基板搭載面１８に垂直に、モジュール基板１２に設
けられている。
【００３０】電気端子１４は光端子１３とは独立してい
るが、光端子１３と同一構成の２次元光ファイバアレイ
（コリメート光を形成するように０．２５ピッチ長に調
節したグレーデッドインデックス型光ファイバを２次元
アレイ状に配置したもの）の外周部をメタライズしてな
る電気端子であり、基板搭載面１８に垂直に、モジュー
ル基板１２に設けられている。メタライズにははんだを
用いている。各電気端子１４はプリント基板９２側のは
んだバンプ９６に接続される。なお、図２では電気端子
１４として光端子１３と同一構成の２次元光ファイバア
レイの全外周をメタライズしているが、電気的接続が取
れる限り外周部の一部のみにメタライズを施しても良
い。
【００３１】基板搭載面１８は、光半導体モジュールを
プリント基板９２に搭載する際に、プリント基板９２側
に向く面である。
【００３２】図１及び図２に示す光半導体モジュール
は、面発光型半導体素子１１ａと、面受光型半導体素子
１１ｂと、これら面発光型半導体素子１１ａ及び面受光
型半導体素子１１ｂを実装するモジュール基板１２と、
光半導体モジュールの光入出力部分を構成する光端子１
３と、光半導体モジュールの電気入出力部分を構成する
電気端子１４を含んでいる。光端子１３と電気端子１４
はともに光半導体モジュールの基板搭載面１８に配置さ
れており、光入出力と電気入出力は光半導体モジュール
が搭載される基板搭載面１８に対して同一方向であり、
かつ、基板搭載面１８に垂直である。
【００３３】以下の説明では、面発光型半導体素子１１
ａと、面受光型半導体素子１１ｂを総称する場合は、簡
単のため、光半導体素子１１と呼ぶ。
【００３４】図１及び図２に示す上記構成の光半導体モ
ジュールにおいては、面発光型半導体素子アレイ１１ａ
からの出射光は対応する光端子１３と結合され、光端子
１３からの出射光はグレーデッドインデックス型光ファ
イバのレンズ効果によりコリメート光となる。このた
め、プリント基板９２に設けたバイアホールを通して空
間伝搬するとができる。逆に、外部からの光は光端子１
３に入射され、光端子１３からの出射光は面受光型半導
体素子１１ｂと結合される。
【００３５】一方、光半導体素子１１の電極はモジュー
ル基板１２上の電気配線を介して、上記光ファイバの外
周部の少なくとも一部をメタライズしてなる電気端子１
４に接続される。
【００３６】図１及び図２に示した光半導体モジュール
では、光端子１３及び電気端子１４がともに、プリント
基板９２と対向する光半導体モジュールの基板搭載面１
８に２次元アレイ状に配置できるため、多チャンネルの
光入出力を持つ光半導体モジュールを小型かつ高密度に
実現することができる。
【００３７】また、電気端子１４のメタライズにはんだ
を用いることで、はんだのセルフアライメント効果を利
用した高精度な位置決めが可能となり、表面実装技術を
適用することが可能となる。更に、光端子１３にはピッ
グテールコードのような光ファイバの被覆部分がないの
で、耐熱性が高く、プリント基板９２上にはんだリフロ
ーによって光半導体モジュールを実装することができ
る。
【００３８】ここで、グレーデッドインデックス型光フ
ァイバはコア中の屈折率を中心軸から外周面に向かって
放物線状に分布させることで、モード分散の影響を補償
すべく開発された光ファイバであるが、入射光がコア中
の屈折率分布によって曲がりながら伝搬するため、適当
長のグレーデッドインデックス型光ファイバは曲面レン
ズと等価なレンズ性能を持つ。片方の端面中心から入射
した光を他端においてコリメート光として得るために
は、 （２ｎ＋１）×（π／２）（ａg／２Δ）1/2 の長さＬ
（ｎは１、２、・・・） とすれば良い。ここで、ａは該グレーデッドインデック
ス型光ファイバのコア径、ｇはグレーデッドインデック
ス型光ファイバの屈折率分布指数、Δはグレーデッドイ
ンデックス型光ファイバのコアとクラッドの比屈折率差
を表している。
【００３９】ところで、通常の光通信用グレーデッドイ
ンデックス型光ファイバはモード分散の影響を低減する
ために、上述の通り放物線分布、即ちｇ＝２の値を取
り、ａ＝５０、Δ＝１．２パーセント（％）である。そ
のため、常に長さＬは固定された値となり、光半導体モ
ジュールパッケージの高さ制限の要因となる。しかし、
光半導体モジュールパッケージの高さ許容値に応じて光
端子１３の構造パラメータであるａ、ｇ、Δを変化させ
ることによって、モジュールパッケージ高さを自由に設
定することが可能となる。そして、非常に短い距離の伝
送である場合には、光端子１３におけるモード分散の影
響は無視できるため、本実施例では比屈折率差Δ及び屈
折率分布指数ｇを変えることによる問題は生じない。
【００４０】図１０に、光端子１３の長さＬを２ｍｍと
する場合にΔ及びｇの満たす関係を表す例を示す。図１
０では、光端子１３として使用するグレーデッドインデ
ックス型光ファイバのコア径として0.2 、0.4 、0.6 、
0.8 (mm)を例に示したが、このようなａ＝５０よりも大
口径のグレーデッドインデックス型光ファイバを用いる
ことにより、光半導体モジュールのプリント基板９２へ
の実装における光軸ずれ方向のトレランスを拡大するこ
とができる。このようにすれば、光端子１３間の光結合
を重視することなく、電気端子１４間を接続するだけで
光半導体モジュールの実装が可能となることにより、電
気端子１４と光端子１３の多端子化に容易に対応でき、
かつ、小型で高密度な光半導体モジュールを提供するこ
とが可能となる。また、大口径光ファイバとして、ポリ
マー光ファイバを用いることで、低コスト化を進めるこ
とができる。
【００４１】（第２実施例）次に、図３を参照して、本
発明の第２実施例に係る光半導体モジュールの実装形態
を説明する。図３は光半導体モジュールの光半導体素子
付近の断面図である。図３において、１１は光半導体素
子（図では面発光型半導体素子）、１２はモジュール基
板、２３ａは光端子となるマイクロレンズ、２３ｂは電
気端子用のマイクロレンズ、２４はマイクロレンズ２３
ｂをメタライズした電気端子、２５は電気配線、９３は
入出力光、９６ははんだバンプを示している。
【００４２】マイクロレンズ２３ａと２３ｂはモジュー
ル基板１２上に２次元アレイ状に配設されている。マイ
クロレンズ２３ａは光端子となる。電気端子２４はマイ
クロレンズ２３ｂをメタライズしたものである。マイク
ロレンズ２３ｂの外周部のうちモジュール基板１２上に
形成された電気配線２５と接続可能な側面は予めメタラ
イズされており、モジュール基板１２上に形成された電
気配線２５により、モジュール基板１２上のはんだバン
プ９６に接続されている。そして。マイクロレンズ２３
ｂの外周部のうち実装基板側のはんだバンプ等の電極と
接続可能な下端面をメタライズすることにより、電気端
子２４が得られる。光半導体素子１１はモジュール基板
１２に実装され、そのとき電極がはんだバンプ９６に接
続される。なお、図３では電気端子２４として、光端子
となるマイクロレンズ２３ａと同一構成のマイクロレン
ズ２３ｂの上端面を除く外周を全てメタライズしている
が、電気的接続が取れる限り側面の一部のみ、あるいは
側面の一部のみと下端面の一部のみにメタライズを施し
ても良い。または、上端面を含め外周部全てをメタライ
ズしても良い。
【００４３】図３に示す光半導体モジュールは、光半導
体素子１１と、光半導体素子１１を実装するモジュール
基板１２と、光半導体モジュールの光入出力部分を構成
するマイクロレンズ（以下、光端子と呼ぶ）２３ａと、
光半導体モジュールの電気入出力部分を構成する電気端
子２４を含んでいる。光端子２３ａと電気端子２４はと
もに光半導体モジュールの基板搭載面１８に配置されて
おり、光入出力と電気入出力は光半導体モジュールが搭
載される基板搭載面１８に対して同一方向であり、か
つ、基板搭載面１８に垂直である。
【００４４】図３に示す光半導体モジュールにおいて
は、光半導体素子１１からの出射光は光端子２３ａとな
るマイクロレンズに入射する。この光端子２３ａからの
出射光はコリメート光となり、光半導体モジュールから
光出力される。光半導体素子１１が面受光型半導体素子
の場合は、外部から光端子２３ａに光が入射し、光端子
２３ａからの出射光が光半導体素子１１に入射する。
【００４５】一方、光半導体素子１１の電極ははんだバ
ンプ９６に接続されることにより、モジュール基板１２
上に形成された電気配線２５、マイクロレンズ２３ｂの
側面に予め形成されたメタライズ層に順に接続される。
そして、モジュール基板１２内に２次元アレイ状に配置
されたマイクロレンズの中で、所望のマイクロレンズ２
３ｂの下端面の少なくとも一部をメタライズすることに
よって電気端子２４が形成される。なお、光半導体素子
１１から電気端子２４への電気接続では、マイクロレン
ズ２３ｂを用いてそれをメタライズする代わりに、モジ
ュール基板１２にバイアホールを設け、その内壁をメタ
ライズすることでも電気接続を実現することが可能であ
る。
【００４６】本例でも、電気端子２４のメタライズに
は、はんだのセルフアライメント効果を利用した高精度
な位置決めを可能として表面実装技術を適用することを
可能とするため、はんだを用いている。また、光端子２
３ａにはピッグテールコードのような光ファイバの被覆
部分がないので、耐熱性が高く、実装基板上にはんだリ
フローによって光半導体モジュールを実装することがで
きる。
【００４７】（第３実施例）次に、図４を参照して、本
発明の第３実施例に係る光半導体モジュールの実装形態
を説明する。図４は光半導体モジュールの光半導体素子
付近の断面図である。図４において、１１は光半導体素
子（図では面発光型半導体素子）、１２はモジュール基
板、３３ａは光端子となる球レンズ、３３ｂは電気端子
用の球レンズ、３４は球レンズ３３ｂをメタライズした
電気端子、３５は電気配線、９３は入出力光、９６はは
んだバンプを示している。
【００４８】球レンズ３３ａ、３３ｂはモジュール基板
１２上に２次元アレイ状に配設されている。球レンズ３
３ａは光端子となる。電気端子３４は球レンズ３３ｂを
メタライズしたものである。球レンズ３３ｂの外周部の
うちモジュール基板１２上に形成された電気配線３５と
接続可能な面は予めメタライズされており、モジュール
基板１２上に形成された電気配線３５により、モジュー
ル基板１２上のはんだバンプ９６に接続されている。そ
して、球レンズ３３ｂの外周部のうち実装基板側のはん
だバンプ等の電極と接続可能な下面をメタライズするこ
とにより、電気端子３４が得られる。光半導体素子１１
はモジュール基板１２に実装され、そのとき電極がはん
だバンプ９６に接続される。なお、図４では電気端子３
４として、光端子となる球レンズ２３ａと同一構成の球
レンズ２３ｂの略上半分の外周部を全てメタライズして
いるが、電気的接続が取れる限り下半分の外周部の一部
のみ、あるいは下半分の外周部の一部のみと上半分の外
周部の一部のみにメタライズを施しても良い。または、
上半分を含め全外周部をメタライズしても良い。
【００４９】図４に示す光半導体モジュールは、光半導
体素子１１と、光半導体素子１１を実装するモジュール
基板１２と、光半導体モジュールの光入出力部分を構成
する球レンズ（以下、光端子と呼ぶ）３３ａと、光半導
体モジュールの電気入出力部分を構成する電気端子３４
を含んでいる。光端子３３ａと電気端子３４はともに光
半導体モジュールの基板搭載面１８に配置されており、
光入出力と電気入出力は光半導体モジュールが搭載され
る基板搭載面１８に対して同一方向であり、かつ、基板
搭載面１８に垂直である。
【００５０】図４に示す光半導体モジュールにおいて
は、光半導体素子１１からの出射光は光端子３３ａとな
る球レンズに入射する。この光端子３３ａからの出射光
はコリメート光となり、光半導体モジュールから光出力
される。光半導体素子１１が面受光型半導体素子の場合
は、外部から光端子３３ａに光が入射し、光端子３３ａ
からの出射光が光半体導素子１１に入射する。
【００５１】一方、光半導体素子１１の電極ははんだバ
ンプ９６に接続されることにより、モジュール基板１２
上に形成された電気配線３５、球レンズ３３ｂの外周部
の一部に予め形成されたメタライズ層に順に接続され
る。そして、モジュール基板１２内に２次元アレイ状に
配置された球レンズの中で、所望の球レンズ３３ｂの下
面の少なくとも一部をメタライズすることによって電気
端子３４を形成する。球レンズ（光端子）３３ａは光半
導体素子１１の入出力光を集束する効果を持ち、光半導
体モジュールの入出力光の広がりを抑えることができ
る。
【００５２】本例でも、電気端子３４のメタライズに
は、はんだのセルフアライメント効果を利用した高精度
な位置決めを可能として表面実装技術を適用することを
可能とするため、はんだを用いている。また、光端子３
３ａにはピッグテールコードのような光ファイバの被覆
部分がないので、耐熱性が高く、実装基板上にはんだリ
フローによって光半導体モジュールを実装することがで
きる。なお、光半導体素子１１から電気端子３４への電
気接続においても、球レンズ３３ｂを用いてそれをメタ
ライズする代わりに、モジュール基板１２にバイアホー
ルを設け、その内壁をメタライズすることで電気接続を
実現することが可能である。
【００５３】（第４実施例）次に、図５を参照して、本
発明の第４実施例に係る光半導体モジュールの実装形態
を説明する。図５は光半導体モジュールの光半導体素子
付近の断面図である。図５において、１１は光半導体素
子（図では面発光型半導体素子）、１２はモジュール基
板、４３は側面のみメタライスしたグレーデッドインデ
ックス型光ファイバ（光端子と電気端子共用）、４５は
電気配線、９３は入出力光、９６ははんだバンプを示し
ている。
【００５４】グレーデッドインデックス型光ファイバ４
３はコリメート光を形成するように０．２５ピッチ長に
調節され、２次元アレイ状にモジュール基板１２に配置
されている。また、光ファイバ４３の側面は予めメタラ
イズされており、モジュール基板１２上に形成された電
気配線４５により、モジュール基板１２上のはんだバン
プ９６に接続されている。光半導体素子１１はモジュー
ル基板１２に実装され、そのとき電極がはんだバンプ９
６に接続される。なお、図５では電気端子と光端子に共
用される光ファイバ４３の全側面をメタライズしている
が、電気的接続が取れる限り全側面の一部に、あるい
は、光入出力の妨げとならない範囲で外周部に部分的に
メタライズを施しても良い。
【００５５】かくして、図５に示す光半導体モジュール
は、光半導体素子１１と、光半導体素子１１を実装する
モジュール基板１２と、光半導体モジュールの光入出力
部分及び電気入出力部分を共通に構成する光ファイバ４
３を含んでいる。光ファイバ４３は光半導体モジュール
の基板搭載面１８に配置されており、光入出力と電気入
出力は光半導体モジュールが搭載される基板搭載面１８
に対して同一方向であり、かつ、基板搭載面１８に垂直
である。
【００５６】図５に示す光半導体モジュールにおいて
は、光半導体素子１１からの出射光は光ファイバ４３に
入射する。この光ファイバ４３からの出射光はコリメー
ト光となり、光半導体モジュールから光出力される。光
半導体素子１１が面受光型半導体素子の場合は、外部か
ら光ファイバ４３に光が入射し、光ファイバ４３からの
出射光が光半体導素子１１に入射する。
【００５７】一方、光半導体素子１１の電極ははんだバ
ンプ９６に接続されることにより、モジュール基板１２
上に形成された電気配線４５を経由して、光ファイバ４
３の側面に予め形成されたメタライズ層に順に接続され
る。
【００５８】従って、この光ファイバ４３は光端子であ
ると同時に電気端子としての役割を担うことが可能であ
る。例えば、光ファイバ４３の側面のみをメタライズし
上下両端面をメタライズしないようにすることにより内
部は光端子として機能し、側面は電気端子として機能す
るので、一つの光ファイバ４３で光端子と電気端子をそ
れぞれ１チャンネル分だけ兼ねることが可能となる。
【００５９】このような光ファイバ４３による光端子と
電気端子の兼用により、光半導体モジュールの端子数を
減らすことが可能となり、光入出力部の多チャンネル化
に伴う多端子化に対して、光半導体モジュールパッケー
ジを小型化できる効果を有する。
【００６０】本例でも、光ファイバ４３のメタライズに
は、はんだのセルフアライメント効果を利用した高精度
な位置決めを可能として表面実装技術を適用することを
可能とするため、はんだを用いている。また、光端子及
び電気端子を兼用する光ファイバ４３にはピッグテール
コードのような光ファイバの被覆部分がないので、耐熱
性が高く、実装基板上にはんだリフローによって光半導
体モジュールを実装することができる。なお、光半導体
素子１１から光ファイバ４３のメタライズ部分への電気
接続においても、モジュール基板１２にバイアホールを
設け、その内壁をメタライズすることで電気接続を実現
することが可能である。
【００６１】（第５実施例）次に、図６及び図７を参照
して、本発明の第５実施例に係る光半導体モジュールの
実装形態を説明する。図６は光半導体モジュールパッケ
ージ裏面の斜視図、図７は図１のVII-VII'断面の一部を
簡略化して表した図である。但し、図７は図６とは上下
が逆になっている。図６及び図７において、１１は光半
導体素子（例えば面発光型光半導体素子及び面受光型光
半導体素子）、１２はモジュール基板、１５は半導体モ
ジュールパッケージ、１６は電子部品類、１７は放熱フ
ィン、１８は光半導体モジュールの基板搭載面、５２ａ
は光端子基板、５２ｂは電気端子基板、５３は光端子、
５４は電気端子、９３は入出力光を示している。
【００６２】面発光型半導体素子及び面受光型半導体素
子といった光半導体素子１１は多数２次元アレイ状にな
ってモジュール基板１２に実装されている。
【００６３】光端子５３は２次元アレイ状に配置して光
端子基板５２ａに固定されており、基板搭載面１８に垂
直になっている。光端子５３は例えば、グレーデッドイ
ンデックス型光ファイバ、マイクロレンズ、球レンズで
ある。
【００６４】電気端子５４は２次元アレイ状に配置して
電気端子基板５２ｂに固定されており、基板搭載面１８
に垂直になっている。電気端子５４は例えば、微小金属
ボールである。電気端子２４として、第１実施例で説明
したグレーデッドインデックス型光ファイバをメタライ
ズした電気端子１４、あるいは、第２実施例で説明した
マイクロレンズ２３ｂをメタライズした電気端子２４、
あるいは、第３実施例で説明した球レンズ３３ｂをメタ
ライズした電気端子３４を採用することも可能である。
【００６５】光端子基板５２ａと電気端子基板５２ｂ
は、２次元アレイ状に配置した光端子５３の周辺部に２
次元アレイ状の電気端子５４が同一面で配置するように
形成されている。
【００６６】本例では、光端子基板５２ａと電気端子基
板５２ｂを一体に作製してある。
【００６７】基板搭載面１８は、光半導体モジュールを
プリント基板等の実装基板に搭載する際に、実装基板側
に向く面である。
【００６８】図６及び図７に示す光半導体モジュール
は、光半導体素子１１と、光半導体素子１１を２次元ア
レイ状に実装するモジュール基板１２と、光半導体モジ
ュールの光入出力部分を構成する光端子５３と、光半導
体モジュールの電気入出力部分を構成する電気端子５４
を含んでいる。光端子５３と電気端子５４はともに光半
導体モジュールの基板搭載面１８に配置されており、光
入出力と電気入出力は光半導体モジュールが搭載される
基板搭載面１８に対して同一方向であり、かつ、基板搭
載面１８に垂直である。
【００６９】図６及び図７に示す光半導体モジュールに
おいては、光半導体素子１１が面受光型半導体素子の場
合は、外部から光端子５３に光が入射し、光端子５３か
らの出射光が光半導体素子１１に入射する。光半導体素
子１１が面発光型半導体素子の場合は、光半導体素子１
１からの出射光は光端子５３に入射し、この光端子５３
からの出射光は例えばコリメート光となり、光半導体モ
ジュールから光出力される。
【００７０】一方、光半導体素子１１の電極はモジュー
ル基板１２上の電気配線を介して、電気端子５４に接続
される。この電気端子５４は、図示しないが、実装基板
のはんだバンプ等に接続される。
【００７１】図６及び図７に示した光半導体モジュール
では、光端子基板５２ａと電気端子基板５２ｂとの組み
合わせにより、光端子５３のアレイと電気端子５４のア
レイを、光半導体モジュールの同一面内に任意にレイア
ウトして配置できるため、光半導体モジュールパッケー
ジにおける光半導体素子１１や電子部品類１６のレイア
ウトに柔軟に対応して自由度の高い光端子５３及び電気
端子５４のレイアウトが可能となる。また、光端子５３
にはピッグテールコードのような光ファイバの被覆部分
がないので、耐熱性が高く、実装基板上にはんだリフロ
ーによって光半導体モジュールを実装することができ
る。
【００７２】なお、図６及び図７では光端子５３を中央
部に集め、電気端子５４をその周辺部に配置している例
を示したが、電気端子５４をＢＧＡ（Ball Grid Array)
構造やＰＧＡ（Pin Grid Array)構造とし、光端子基板
５２ａを別途作製できるようにすることで、従来の電気
端子形成技術を利用して電気端子基板５２ｂを低コスト
に作製することが可能となり、また、光端子基板５２ａ
の清掃や交換が可能かつ容易となる。
【００７３】上記第１〜第５の各実施例において、光半
導体素子１１は面発光型半導体素子あるいは面受光型半
導体素子に限定されるものではない。また、光半導体素
子１１は、単一の素子であっても、面発光型半導体素子
あるいは面受光型半導体素子等、適宜な光半導体素子の
１次元アレイ素子であっても２次元アレイ素子であって
も良い。
【００７４】また、上記第１〜第５の各実施例において
は、光入出力と電気入出力が光半導体モジュールが搭載
される基板搭載面１８に対して、同一方向であり、か
つ、基板搭載面１８に垂直であると説明したが、これ
は、完全に同一方向かつ完全に垂直であることを意味す
るものではなく、実質的に同一方向かつ垂直であれば良
い。特に、電気入出力は基板搭載面１８に殆ど垂直にな
ることが多いが、光入出力は反射による悪影響を除くた
めに基板搭載面１８に対し故意に垂直から幾分傾斜させ
ることがある。このような場合も、この発明でいう光入
出力と電気入出力が基板搭載面１８に対して同一方向で
あり且つ基板搭載面１８に垂直であるという技術的思想
に含まれる。要は、光端子と電気端子はともに光半導体
モジュールを搭載するための基板搭載面１８に配置さ
れ、光入出力と電気入出力が実質的に基板搭載面１８に
向いていれば良い。
【００７５】更に、上記第５実施例においては、グレー
デッドインデックス型光ファイバ以外でも、例えばマイ
クロレンズ及び球レンズ等の光学部品において、これら
光学部品の光伝送部分を除いてメタライズすることによ
り、例えばマイクロレンズあるいは球レンズの外周部の
一部を除いてメタライズすることにより、１つの光学部
品で電気端子と光端子の両方の機能を兼ね備えるように
することが可能である。
【００７６】
【発明の効果】以上の説明で明らかなように、本発明に
よる光半導体モジュールの実装形態は、光端子と電気端
子を任意にレイアウトでき、また、２次元アレイでプリ
ント基板等の実装基板と接続することができ、更に、光
半導体モジュールははんだリフローによって実装するこ
とが可能となる。従って、従来はプリント基板と平行方
向にしか取り出せなかったために光入出力数の増大に応
じてパッケージを小型化することが困難であったこと、
及び、ピッグテール型のモジュールでははんだリフロー
に対応することが困難であったことを解決することがで
きる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る光半導体モジュール
のパッケージ裏面の斜視図。
【図２】図１のII-II'断面の一部を簡略化して表した断
面図。
【図３】本発明の第２実施例に係る光半導体モジュール
の光半導体素子付近の断面図。
【図４】本発明の第３実施例に係る光半導体モジュール
の光半導体素子付近の断面図。
【図５】本発明の第４実施例に係る光半導体モジュール
の光半導体素子付近の断面図。
【図６】本発明の第５実施例に係る光半導体モジュール
のパッケージ裏面の斜視図。
【図７】図６のVII-VII'断面の一部を簡略化して表した
断面図。
【図８】従来の光半導体モジュールを示す斜視図。
【図９】従来の並列光半導体モジュールを示す斜視図。
【図１０】光端子の長さＬを２ｍｍとするために、比屈
折率差Δと屈折率分布係数ｇが満たす関係を示す図。
【符号の説明】
１１ａ 面発光型半導体素子路型光アンプ １１ｂ 面受光型半導体素子 １１ 光半導体素子 １２ モジュール基板 １３ 光端子（0.25ピッチのグレーデッドインデックス
型光ファイバ） １４ 電気端子 １５ 光半導体モジュールパッケージ １６ 電子部品類 １７ 放熱フィン １８ 光半導体モジュールの基板搭載面 ２３ａ マイクロレンズ（光端子） ２３ｂ 電気端子用マイクロレンズ ２４ マイクロレンズをメタライズした電気端子 ２５ 電気配線 ３３ａ 球レンズ（光端子） ３３ｂ 電気端子用球レンズ ３４ 球レンズをメタライズした電気端子 ３５ 電気配線 ４３ 側面のみをメタライズした光ファイバ（光・電気
共通端子） ４５ 電気配線 ５２ａ 光端子基板 ５２ｂ 電気端子基板 ５３ 光端子 ５４ 電気端子 ６１ 端面発光型レーザダイオード ６２ａ モジュール基板 ６２ｂ サブモジュール基板 ６３ 集束性レンズ ６４ 電気端子 ６５ モニタ用フォトディテクタ ６６ 伝送用光ファイバ ７１ 光半導体アレイ ７２ Ｖ溝加工モジュール基板 ７３ 光ファイバアレイ ７４ 電気端子 ７５ 光半導体モジュールパッケージ ７６ 電子部品類 ７７ 電気配線 ７８ 光コネクタ ７９ 伝送用光ファイバ ９２ プリント基板 ９３ 入出力光 ９４ プリント基板側電気端子 ９５プリント基板側電気配線 ９６ はんだバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新井 芳光 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 安東 泰博 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 Ｆターム(参考） 2H037 AA01 BA05 BA14 CA00

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 光半導体素子を有する光半導体モジュー
    ルの実装形態において、該光半導体モジュールは、該光
    半導体素子と、それを搭載するモジュール基板と、該光
    半導体モジュールの光入出力部分を構成する光学部品
    （以下、光端子と呼ぶ）と、該光半導体モジュールの電
    気入出力部分を構成する電気端子を含み、該光端子と電
    気端子はともに該光半導体モジュールを搭載するための
    基板搭載面に配置されており、該光半導体モジュールが
    搭載される基板搭載面に対して、光入出力と電気入出力
    が同一方向であり、かつ、前記基板搭載面に垂直である
    ことを特徴とする光半導体モジュールの実装形態。
  2. 【請求項２】 前記光半導体素子は、面発光型及び面受
    光型の光半導体素子からなる１次元光アレイ素子と２次
    元光アレイ素子の少なくとも一方であることを特徴とす
    る請求項１に記載の光半導体モジュールの実装形態。
  3. 【請求項３】 前記光半導体モジュールの光端子と電気
    端子は、それぞれ同一形状の光学部品がコア材として構
    成され、該光半導体モジュール内において光半導体素子
    と光結合される前記光学部品を光端子とし、電気端子は
    前記光学部品の外周部の少なくとも一部をメタライズす
    ることにより電気端子化することを特徴とする請求項１
    または２に記載の光半導体モジュールの実装形態。
  4. 【請求項４】 前記光半導体モジュールにおいて、光学
    部品がコア材として形成された光端子と、該光学部品を
    コア材とせずに導電性材料にて形成された電気端子をと
    もに有することを特徴とする請求項１または２に記載の
    光半導体モジュールの実装形態。
  5. 【請求項５】 前記光学部品は、該光学部品の光伝送部
    分を除いて外周部の少なくとも一部をメタライズするこ
    とにより、一つの光学部品で電気端子と光端子の両方の
    機能を兼ねることを特徴とする請求項１または２に記載
    の光半導体モジュールの実装形態。
  6. 【請求項６】 前記光学部品として、略（π/2)(ａg/2
    Δ)1/2 なる長さＬを有するグレーデッドインデックス
    型光ファイバを用いることを特徴とする請求項３または
    ４または５に記載の光半導体モジュールの実装形態。但
    し、ａは該グレーデッドインデックス型光ファイバのコ
    ア径、ｇは該グレーデッドインデックス型光ファイバの
    屈折率分布指数、Δは該グレーデッドインデックス型光
    ファイバのコアとクラッドの比屈折率差を表す。
  7. 【請求項７】 前記光学部品は、集束性のマイクロレン
    ズであることを特徴とする請求項３または４または５に
    記載の光半導体モジュールの実装形態。
  8. 【請求項８】 前記光学部品は、球レンズであることを
    特徴とする請求項３または４または５に記載の光半導体
    モジュールの実装形態。
JP20003198A 1998-07-15 1998-07-15 光半導体モジュールの実装形態 Pending JP2000028871A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20003198A JP2000028871A (ja) 1998-07-15 1998-07-15 光半導体モジュールの実装形態

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20003198A JP2000028871A (ja) 1998-07-15 1998-07-15 光半導体モジュールの実装形態

Publications (1)

Publication Number Publication Date
JP2000028871A true JP2000028871A (ja) 2000-01-28

Family

ID=16417679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20003198A Pending JP2000028871A (ja) 1998-07-15 1998-07-15 光半導体モジュールの実装形態

Country Status (1)

Country Link
JP (1) JP2000028871A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100785A (ja) * 2000-07-18 2002-04-05 Infineon Technologies Ag 表面実装可能なオプトエレクトロニクスモジュールおよび該オプトエレクトロニクスモジュールを有するオプトエレクトロニクス結合ユニット
JP2005202382A (ja) * 2003-12-18 2005-07-28 Sumitomo Bakelite Co Ltd 光プリント回路基板、面実装型半導体パッケージ、及びマザーボード
JP2005340285A (ja) * 2004-05-24 2005-12-08 Shinko Electric Ind Co Ltd 光ファイバ側面へのパターン形成方法
JP2009080204A (ja) * 2007-09-25 2009-04-16 Ngk Spark Plug Co Ltd 光電気混載パッケージ、光電気混載モジュール
WO2013046501A1 (ja) * 2011-09-27 2013-04-04 日本電気株式会社 光モジュール及び光伝送装置
CN111090038A (zh) * 2018-10-24 2020-05-01 三星电子株式会社 探测装置及包括探测装置的测试装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100785A (ja) * 2000-07-18 2002-04-05 Infineon Technologies Ag 表面実装可能なオプトエレクトロニクスモジュールおよび該オプトエレクトロニクスモジュールを有するオプトエレクトロニクス結合ユニット
JP2005202382A (ja) * 2003-12-18 2005-07-28 Sumitomo Bakelite Co Ltd 光プリント回路基板、面実装型半導体パッケージ、及びマザーボード
JP2005340285A (ja) * 2004-05-24 2005-12-08 Shinko Electric Ind Co Ltd 光ファイバ側面へのパターン形成方法
JP4683859B2 (ja) * 2004-05-24 2011-05-18 新光電気工業株式会社 光ファイバ側面へのパターン形成方法
JP2009080204A (ja) * 2007-09-25 2009-04-16 Ngk Spark Plug Co Ltd 光電気混載パッケージ、光電気混載モジュール
WO2013046501A1 (ja) * 2011-09-27 2013-04-04 日本電気株式会社 光モジュール及び光伝送装置
CN111090038A (zh) * 2018-10-24 2020-05-01 三星电子株式会社 探测装置及包括探测装置的测试装置

Similar Documents

Publication Publication Date Title
US6583902B1 (en) Modular fiber-optic transceiver
US6635866B2 (en) Multi-functional fiber optic coupler
US6739766B2 (en) Lens array for use in parallel optics modules for fiber optics communications
US20030138219A1 (en) Optoelectric module for multi-fiber arrays
WO2021164669A1 (zh) 光学收发模块及光纤缆线模块
US20090148096A1 (en) Optical interconnection device
US20030026081A1 (en) Ceramic optical sub-assembly for optoelectronic modules
JP2008518250A (ja) Ｖｃｓｅｌ及びフォトダイオードアレイ用表面実装（ｓｍｔ）コネクタ
KR20110127522A (ko) 광모듈 및 이의 제조 방법
CN113841075B (zh) 连接器插头及利用其的有源光缆组装体
US6793407B2 (en) Manufacturable optical connection assemblies
WO2014141451A1 (ja) 光コネクタ装置、光ケーブル装置、及び光インターコネクト装置
US8940563B2 (en) Method for manufacturing optoelectronic module
CN114035286A (zh) 一种光模块
CN114488438B (zh) 一种光模块
CN114488439B (zh) 一种光模块
CN216772051U (zh) 一种光模块
JPH09186348A (ja) 半導体モジュール
JP2000028871A (ja) 光半導体モジュールの実装形態
JP2012013726A (ja) 光インターコネクションモジュールおよびそれを用いた光電気混載回路ボード
CA2359002C (en) Optoelectric module for multi-fiber arrays
US20030085452A1 (en) Packaging architecture for a multiple array transceiver using a continuous flexible circuit
US20060140534A1 (en) Ceramic optical sub-assembly for optoelectronic modules
CN214278493U (zh) 一种光模块
US20070164297A1 (en) Optical-element integrated semiconductor integrated circuit and fabrication method thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030218