JP2000023063A - 映像再生装置及び再生方法 - Google Patents
映像再生装置及び再生方法Info
- Publication number
- JP2000023063A JP2000023063A JP18092698A JP18092698A JP2000023063A JP 2000023063 A JP2000023063 A JP 2000023063A JP 18092698 A JP18092698 A JP 18092698A JP 18092698 A JP18092698 A JP 18092698A JP 2000023063 A JP2000023063 A JP 2000023063A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- frame frequency
- circuit
- frame
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/587—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal sub-sampling or interpolation, e.g. decimation or subsequent interpolation of pictures in a video sequence
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】 ＭＰＥＧ２の復号を行う際に、フレーム周波
数の僅かに異なる複数の映像信号に対して同一のクロッ
クで画像を出力できるようにする。 【解決手段】 フレーム周波数が異なる複数のディジタ
ル映像信号に対して、フレーム周波数の違いを画素数の
違いに置き換え、フレーム周波数が異なる複数ディジタ
ル映像信号を共通のクロック周波数で処理できるよう
に、画素数の変換を行なう画素数変換回路９を設ける。
フレーム周波数値デコーダ１１によりフレーム周波数を
検出し、このフレーム周波数に応じて、画素数変換回路
９の水平方向の画素数を適宜設定する。このように、フ
レーム周波数の違いを、画素数の違いに置き換えるよう
にし、フレーム周波数が同一で画素数が異なる画像に変
換すれば、同一のフレーム周波数となり、同一のクロッ
クで処理できる。
数の僅かに異なる複数の映像信号に対して同一のクロッ
クで画像を出力できるようにする。 【解決手段】 フレーム周波数が異なる複数のディジタ
ル映像信号に対して、フレーム周波数の違いを画素数の
違いに置き換え、フレーム周波数が異なる複数ディジタ
ル映像信号を共通のクロック周波数で処理できるよう
に、画素数の変換を行なう画素数変換回路９を設ける。
フレーム周波数値デコーダ１１によりフレーム周波数を
検出し、このフレーム周波数に応じて、画素数変換回路
９の水平方向の画素数を適宜設定する。このように、フ
レーム周波数の違いを、画素数の違いに置き換えるよう
にし、フレーム周波数が同一で画素数が異なる画像に変
換すれば、同一のフレーム周波数となり、同一のクロッ
クで処理できる。
Description
【０００１】
【発明の属する技術分野】この発明は、特に、ディジタ
ルテレビジョン放送のように、ＭＰＥＧ（MovingPictur
e Experts Group）２で符号化された画像データを受信
して再生する映像再生装置及び再生方法に関するもの
で、特に、フレーム周波数の僅かに異なる複数の映像信
号に対応できるようにしたものに係わる。
ルテレビジョン放送のように、ＭＰＥＧ（MovingPictur
e Experts Group）２で符号化された画像データを受信
して再生する映像再生装置及び再生方法に関するもの
で、特に、フレーム周波数の僅かに異なる複数の映像信
号に対応できるようにしたものに係わる。
【０００２】
【従来の技術】衛星を使ってディジタル映像信号を放送
する衛星ディジタルテレビジョン放送が開始されてい
る。また、地上波を使ってディジタル映像信号を放送す
る地上波ディジタルテレビジョン放送の開発が進められ
ている。ディジタルテレビジョン放送では、高品位テレ
ビジョン放送や多チャンネル放送、マルチメディア放送
等、種々のサービスを行なうことが期待されている。
する衛星ディジタルテレビジョン放送が開始されてい
る。また、地上波を使ってディジタル映像信号を放送す
る地上波ディジタルテレビジョン放送の開発が進められ
ている。ディジタルテレビジョン放送では、高品位テレ
ビジョン放送や多チャンネル放送、マルチメディア放送
等、種々のサービスを行なうことが期待されている。
【０００３】ディジタルテレビジョン放送では、画像圧
縮方式として、例えば、ＭＰＥＧ２が用いられる。ＭＰ
ＥＧ２方式は、動き補償予測符号化とＤＣＴ（Discrete
Cosine Transform ）とにより映像信号を圧縮符号化す
るもので、ＭＰＥＧ２方式では、Ｉ（Intra ）ピクチャ
と、Ｐ（Predicti）ピクチャと、Ｂ（Bidirectionally
Predictive）ピクチャと呼ばれる３種類の画面が送られ
る。Ｉピクチャでは、同一のフレームの画素を使ってＤ
ＣＴ符号化が行なわれる。Ｐピクチャでは、既に符号化
されたＩピクチャ又はＰピクチャを参照して、動き補償
予測を用いたＤＣＴ符号化が行なわれる。Ｂピクチャで
は、その前後のＩピクチャ又はＰピクチャを参照して、
動き予測を用いたＤＣＴ符号化が行なわれる。
縮方式として、例えば、ＭＰＥＧ２が用いられる。ＭＰ
ＥＧ２方式は、動き補償予測符号化とＤＣＴ（Discrete
Cosine Transform ）とにより映像信号を圧縮符号化す
るもので、ＭＰＥＧ２方式では、Ｉ（Intra ）ピクチャ
と、Ｐ（Predicti）ピクチャと、Ｂ（Bidirectionally
Predictive）ピクチャと呼ばれる３種類の画面が送られ
る。Ｉピクチャでは、同一のフレームの画素を使ってＤ
ＣＴ符号化が行なわれる。Ｐピクチャでは、既に符号化
されたＩピクチャ又はＰピクチャを参照して、動き補償
予測を用いたＤＣＴ符号化が行なわれる。Ｂピクチャで
は、その前後のＩピクチャ又はＰピクチャを参照して、
動き予測を用いたＤＣＴ符号化が行なわれる。
【０００４】このようなＭＰＥＧ２方式を用いて伝送さ
れてくるディジタルテレビジョン放送を受信するための
ディジタルテレビジョン受像機には、ＭＰＥＧ２のデコ
ード回路が備えられている。ＭＰＥＧ２のデコード回路
は、例えば、図３に示すようにして構成できる。
れてくるディジタルテレビジョン放送を受信するための
ディジタルテレビジョン受像機には、ＭＰＥＧ２のデコ
ード回路が備えられている。ＭＰＥＧ２のデコード回路
は、例えば、図３に示すようにして構成できる。
【０００５】図３において、入力端子１０１に、ＭＰＥ
Ｇ２のビットストリームが供給される。このビットスト
リームは、バッファメモリ１０２に一旦蓄えられる。
Ｇ２のビットストリームが供給される。このビットスト
リームは、バッファメモリ１０２に一旦蓄えられる。
【０００６】バッファメモリ１０２の出力が可変長復号
化回路１０３に供給される。可変長復号化回路１０３
で、マクロブロック単位の復号が行なわれる。可変長復
号化回路１０３からは、ＤＣＴの係数データと、動きベ
クトルが出力される。更に、可変長復号化回路１０３か
らは、映像信号のフレーム周波数を示す各種コントロー
ルデータや、予測モード、量子化スケール等のデータが
出力される。
化回路１０３に供給される。可変長復号化回路１０３
で、マクロブロック単位の復号が行なわれる。可変長復
号化回路１０３からは、ＤＣＴの係数データと、動きベ
クトルが出力される。更に、可変長復号化回路１０３か
らは、映像信号のフレーム周波数を示す各種コントロー
ルデータや、予測モード、量子化スケール等のデータが
出力される。
【０００７】（８×８）画素からなるＤＣＴ係数データ
は、逆量子化回路１０４に供給される。逆量子化回路１
０４の量子化スケールは、可変長復号化回路１０３から
の量子化スケール情報に応じて設定される。動きベクト
ル情報及び予測モード情報は、動き補償回路１０７に供
給される。
は、逆量子化回路１０４に供給される。逆量子化回路１
０４の量子化スケールは、可変長復号化回路１０３から
の量子化スケール情報に応じて設定される。動きベクト
ル情報及び予測モード情報は、動き補償回路１０７に供
給される。
【０００８】逆量子化回路１０４により、ＤＣＴ係数デ
ータが逆量子化される。この逆量子化回路１０４の出力
がＩＤＣＴ回路１０５に供給される。ＩＤＣＴ回路１０
５の出力が加算回路１０６に供給される。加算回路１０
６には、動き補償回路１０７の出力が供給される。
ータが逆量子化される。この逆量子化回路１０４の出力
がＩＤＣＴ回路１０５に供給される。ＩＤＣＴ回路１０
５の出力が加算回路１０６に供給される。加算回路１０
６には、動き補償回路１０７の出力が供給される。
【０００９】Ｉピクチャでは、同一のフレームの画素を
使ってＤＣＴ符号化が行なわれるため、Ｉピクチャの場
合には、ＩＤＣＴ回路１０５からは、１フレームの画面
の画像データが得られる。この画像データが加算回路１
０６、バッファメモリ１１０を介して、出力端子１１１
から出力される。そして、このときの画像データは、参
照画面のデータとして、画像メモリ１０８に蓄えられ
る。
使ってＤＣＴ符号化が行なわれるため、Ｉピクチャの場
合には、ＩＤＣＴ回路１０５からは、１フレームの画面
の画像データが得られる。この画像データが加算回路１
０６、バッファメモリ１１０を介して、出力端子１１１
から出力される。そして、このときの画像データは、参
照画面のデータとして、画像メモリ１０８に蓄えられ
る。
【００１０】Ｐピクチャでは、Ｉピクチャ又はＰピクチ
ャを参照して、動き補償予測を用いたＤＣＴ符号化が行
なわれる。このため、ＩＤＣＴ回路１０５からは、参照
画面との差分データが出力される。参照画面のデータ
は、画像メモリ１０８に蓄えられている。また、動き補
償回路１０７には、可変長復号化回路１０３から動きベ
クトルが供給されている。Ｐピクチャを復号する場合に
は、画像メモリ１０８からの参照フレームの画像は、動
き補償回路１０７で動き補償され、加算回路１０６に供
給される。加算回路１０６で、動き補償された参照画像
のデータと、ＩＤＣＴ回路１０５からの差分データとが
加算される。これにより、１フレームの画面のデータが
得られる。この画像データがバッファメモリ１１０を介
して出力端子１１１から出力される。そして、このとき
の画像データは、参照画面のデータとして、画像メモリ
１０８に蓄えられる。
ャを参照して、動き補償予測を用いたＤＣＴ符号化が行
なわれる。このため、ＩＤＣＴ回路１０５からは、参照
画面との差分データが出力される。参照画面のデータ
は、画像メモリ１０８に蓄えられている。また、動き補
償回路１０７には、可変長復号化回路１０３から動きベ
クトルが供給されている。Ｐピクチャを復号する場合に
は、画像メモリ１０８からの参照フレームの画像は、動
き補償回路１０７で動き補償され、加算回路１０６に供
給される。加算回路１０６で、動き補償された参照画像
のデータと、ＩＤＣＴ回路１０５からの差分データとが
加算される。これにより、１フレームの画面のデータが
得られる。この画像データがバッファメモリ１１０を介
して出力端子１１１から出力される。そして、このとき
の画像データは、参照画面のデータとして、画像メモリ
１０８に蓄えられる。
【００１１】Ｂピクチャでは、その前後のＩピクチャ又
はＰピクチャを参照して、動き予測を用いたＤＣＴ符号
化が行なわれている。このため、ＩＤＣＴ回路１０５か
らは、前後の参照画面との差分が出力される。この前後
の参照画面のデータは、画像メモリ１０８に蓄えられて
いる。Ｂピクチャを復号する場合には、画像メモリ１０
８からの前後の参照フレームの画像は、動き補償回路１
０７で動き補償され、加算回路１０６に供給される。加
算回路１０６で、動き補償された前後の参照画像のデー
タと、ＩＤＣＴ回路１０５からの差分データとが加算さ
れる。これにより、１フレームの画面のデータが得られ
る。この画像データがバッファメモリ１１０を介して出
力端子１１１から出力される。
はＰピクチャを参照して、動き予測を用いたＤＣＴ符号
化が行なわれている。このため、ＩＤＣＴ回路１０５か
らは、前後の参照画面との差分が出力される。この前後
の参照画面のデータは、画像メモリ１０８に蓄えられて
いる。Ｂピクチャを復号する場合には、画像メモリ１０
８からの前後の参照フレームの画像は、動き補償回路１
０７で動き補償され、加算回路１０６に供給される。加
算回路１０６で、動き補償された前後の参照画像のデー
タと、ＩＤＣＴ回路１０５からの差分データとが加算さ
れる。これにより、１フレームの画面のデータが得られ
る。この画像データがバッファメモリ１１０を介して出
力端子１１１から出力される。
【００１２】このように、ＭＰＥＧ２方式のディジタル
映像信号は、可変長符号回路１０３、逆量子化回路１０
４、ＩＤＣＴ回路１０５によりデコードされ、バッファ
メモリ１１０を介して、出力端子１１１から出力され
る。
映像信号は、可変長符号回路１０３、逆量子化回路１０
４、ＩＤＣＴ回路１０５によりデコードされ、バッファ
メモリ１１０を介して、出力端子１１１から出力され
る。
【００１３】ところで、ＭＰＥＧ２方式のディジタルテ
レビジョン放送では、フレーム周波数が若干異なる複数
の規格の信号が送られてくる可能性がある。このため、
従来では、バッファメモリ１１０に対して２つのクロッ
ク発生回路１２１、１２２を用意し、受信しているテレ
ビジョン放送のフレーム周波数に応じて、この２つのク
ロック発生回路１２１、１２２を切り換える必要があ
る。
レビジョン放送では、フレーム周波数が若干異なる複数
の規格の信号が送られてくる可能性がある。このため、
従来では、バッファメモリ１１０に対して２つのクロッ
ク発生回路１２１、１２２を用意し、受信しているテレ
ビジョン放送のフレーム周波数に応じて、この２つのク
ロック発生回路１２１、１２２を切り換える必要があ
る。
【００１４】すなわち、現行のＮＴＳＣ方式をディジタ
ル化する規格として主に用いられている方式には、映像
信号の水平画素数を８５８画素、１フレーム内の走査線
数を５２５本とし、クロック周波数を１３．５ＭＨｚと
した規格がある。この場合、フレーム周波数は、 １３．５ＭＨｚ／（８５８×５２５） より求められ、その値は２９．９７Ｈｚとなる。
ル化する規格として主に用いられている方式には、映像
信号の水平画素数を８５８画素、１フレーム内の走査線
数を５２５本とし、クロック周波数を１３．５ＭＨｚと
した規格がある。この場合、フレーム周波数は、 １３．５ＭＨｚ／（８５８×５２５） より求められ、その値は２９．９７Ｈｚとなる。
【００１５】これに対して、今後新たに規格化される予
定のディジタルＮＴＳＣ方式の規格として、映像信号の
水平周波数を８２５画素、１フレーム内の走査線数を５
２５本、クロック周波数を１３．５ＭＨｚとした規格が
ある。この規格では、フレーム周波数は、丁度、３０Ｈ
ｚとなる。
定のディジタルＮＴＳＣ方式の規格として、映像信号の
水平周波数を８２５画素、１フレーム内の走査線数を５
２５本、クロック周波数を１３．５ＭＨｚとした規格が
ある。この規格では、フレーム周波数は、丁度、３０Ｈ
ｚとなる。
【００１６】このように、ＭＰＥＧ２方式のディジタル
テレビジョン放送では、フレーム周波数が２９．９７Ｈ
ｚの規格と、３０Ｈｚの規格とがある。したがって、フ
レーム周波数が２９．９７Ｈｚのディジタルテレビジョ
ン放送を受信している場合には、フレーム周波数が２
９．９７Ｈｚとなるように、バッファメモリ１１０から
の読み出しを制御し、フレーム周波数が３０Ｈｚのディ
ジタルテレビジョン放送を受信している場合には、フレ
ーム周波数が３０Ｈｚでバッファメモリ１１０からの読
み出しを制御する必要がある。
テレビジョン放送では、フレーム周波数が２９．９７Ｈ
ｚの規格と、３０Ｈｚの規格とがある。したがって、フ
レーム周波数が２９．９７Ｈｚのディジタルテレビジョ
ン放送を受信している場合には、フレーム周波数が２
９．９７Ｈｚとなるように、バッファメモリ１１０から
の読み出しを制御し、フレーム周波数が３０Ｈｚのディ
ジタルテレビジョン放送を受信している場合には、フレ
ーム周波数が３０Ｈｚでバッファメモリ１１０からの読
み出しを制御する必要がある。
【００１７】そこで、従来、２つのクロック発生回路１
２１及び１２２を設け、この２つのクロック発生回路１
２１、１２２を、受信された映像信号のフレーム周波数
に応じて切り換えるようにしている。
２１及び１２２を設け、この２つのクロック発生回路１
２１、１２２を、受信された映像信号のフレーム周波数
に応じて切り換えるようにしている。
【００１８】つまり、図３において、クロック発生回路
１２１の出力がスイッチ回路１２３の端子１２３Ａに供
給される。クロック発生回路１２２の出力がスイッチ回
路１２３の端子１２３Ｂに供給される。クロック発生回
路１２１は、フレーム周波数２９．９７Ｈｚで映像デー
タが読み出されるように、バッファメモリ１１０にクロ
ックを与えるためのものである。クロック発生回路１２
２は、フレーム周波数３０Ｈｚで映像データが読み出さ
れるように、バッファメモリ１１０にクロックを与える
ためのものである。これらのクロック発生回路１２１、
１２２は、システムクロック発生回路１２０からのシス
テムクロックを基に生成される。スイッチ回路１２３の
出力がバッファ回路１１０に供給される。
１２１の出力がスイッチ回路１２３の端子１２３Ａに供
給される。クロック発生回路１２２の出力がスイッチ回
路１２３の端子１２３Ｂに供給される。クロック発生回
路１２１は、フレーム周波数２９．９７Ｈｚで映像デー
タが読み出されるように、バッファメモリ１１０にクロ
ックを与えるためのものである。クロック発生回路１２
２は、フレーム周波数３０Ｈｚで映像データが読み出さ
れるように、バッファメモリ１１０にクロックを与える
ためのものである。これらのクロック発生回路１２１、
１２２は、システムクロック発生回路１２０からのシス
テムクロックを基に生成される。スイッチ回路１２３の
出力がバッファ回路１１０に供給される。
【００１９】可変長復号化回路１０３の出力中には、映
像信号のフレーム周波数を示す各種コントロールデータ
が含まれている。このコントロールデータがフレーム周
波数デコーダ１２３に供給される。フレーム周波数デコ
ーダ１２３で、受信している映像信号のフレーム周波数
が判断され、このフレーム周波数に応じて、フレーム周
波数デコーダ１２３からスイッチ切り換え信号が発生さ
れる。
像信号のフレーム周波数を示す各種コントロールデータ
が含まれている。このコントロールデータがフレーム周
波数デコーダ１２３に供給される。フレーム周波数デコ
ーダ１２３で、受信している映像信号のフレーム周波数
が判断され、このフレーム周波数に応じて、フレーム周
波数デコーダ１２３からスイッチ切り換え信号が発生さ
れる。
【００２０】受信している映像信号がフレーム周波数２
９．９７Ｈｚのときには、スイッチ回路１２３が端子１
２３Ａ側に設定される。このため、バッファメモリ１１
０からは、フレーム周波数２９．９７Ｈｚで映像データ
が読み出される。
９．９７Ｈｚのときには、スイッチ回路１２３が端子１
２３Ａ側に設定される。このため、バッファメモリ１１
０からは、フレーム周波数２９．９７Ｈｚで映像データ
が読み出される。
【００２１】受信している映像信号がフレーム周波数３
０Ｈｚのときには、スイッチ回路１２３が端子１２３Ｂ
に設定される。このため、バッファメモリ１１０から
は、フレーム周波数３０Ｈｚで映像データが読み出され
る。
０Ｈｚのときには、スイッチ回路１２３が端子１２３Ｂ
に設定される。このため、バッファメモリ１１０から
は、フレーム周波数３０Ｈｚで映像データが読み出され
る。
【００２２】
【発明が解決しようとする課題】上述のように、ディジ
タルテレビジョン放送では、フレーム周波数の僅かに異
なる複数の映像信号が送られてくる可能性があるため、
従来では、このフレーム周波数の夫々に対応した複数の
クロック発生回路１２１、１２２を用意する必要があ
る。
タルテレビジョン放送では、フレーム周波数の僅かに異
なる複数の映像信号が送られてくる可能性があるため、
従来では、このフレーム周波数の夫々に対応した複数の
クロック発生回路１２１、１２２を用意する必要があ
る。
【００２３】なお、１つの発振回路から、例えば２つの
フレーム周波数のクロックを発生させるようにすること
も考えられるが、上述のように、必要とされるフレーム
周波数は、２９．９７Ｈｚと３０Ｈｚというように、非
常に近接した周波数であり、そして、これら２つの周波
数の比は（１０００／１００１）であり、１つの発振回
路から２つの周波数に対応するようなクロックを安定し
て発生させることは非常に困難である。
フレーム周波数のクロックを発生させるようにすること
も考えられるが、上述のように、必要とされるフレーム
周波数は、２９．９７Ｈｚと３０Ｈｚというように、非
常に近接した周波数であり、そして、これら２つの周波
数の比は（１０００／１００１）であり、１つの発振回
路から２つの周波数に対応するようなクロックを安定し
て発生させることは非常に困難である。
【００２４】このように、受信する映像信号のフレーム
周波数に応じて複数のクロック発生回路を用意すると、
回路規模が増大し、コストアップになるという問題が生
じる。特に、ディジタルテレビジョン受像機を集積回路
化した場合には、発振回路を含むクロック発生回路はデ
コード回路と同一のチップ上に配設しにくい。このた
め、複数のクロック発生回路が設けられると、回路規模
の増大や、コストアップを招く。
周波数に応じて複数のクロック発生回路を用意すると、
回路規模が増大し、コストアップになるという問題が生
じる。特に、ディジタルテレビジョン受像機を集積回路
化した場合には、発振回路を含むクロック発生回路はデ
コード回路と同一のチップ上に配設しにくい。このた
め、複数のクロック発生回路が設けられると、回路規模
の増大や、コストアップを招く。
【００２５】したがって、この発明の目的は、フレーム
周波数の僅かに異なる複数の映像信号に対して同一のク
ロックで画像を出力できる映像再生装置及び再生方法を
提供することにある。
周波数の僅かに異なる複数の映像信号に対して同一のク
ロックで画像を出力できる映像再生装置及び再生方法を
提供することにある。
【００２６】
【課題を解決するための手段】この発明は、フレーム周
波数の異なる複数のディジタル映像信号を再生する映像
再生装置において、入力されたディジタル映像信号のフ
レーム周波数を識別するフレーム周波数識別手段と、フ
レーム周波数が異なる複数のディジタル映像信号に対し
て、フレーム周波数の違いを画素数の違いに置き換え、
フレーム周波数が異なる複数ディジタル映像信号を共通
のクロック周波数で処理できるように、画素数の変換を
行なう画素数変換手段と、画素数変換手段に対して共通
のクロック周波数を与えるクロック発生手段とを備え、
フレーム周波数識別手段の出力に応じて画素数変換手段
の水平方向の画素数を適宜設定するようにしたことを特
徴とする映像再生装置である。
波数の異なる複数のディジタル映像信号を再生する映像
再生装置において、入力されたディジタル映像信号のフ
レーム周波数を識別するフレーム周波数識別手段と、フ
レーム周波数が異なる複数のディジタル映像信号に対し
て、フレーム周波数の違いを画素数の違いに置き換え、
フレーム周波数が異なる複数ディジタル映像信号を共通
のクロック周波数で処理できるように、画素数の変換を
行なう画素数変換手段と、画素数変換手段に対して共通
のクロック周波数を与えるクロック発生手段とを備え、
フレーム周波数識別手段の出力に応じて画素数変換手段
の水平方向の画素数を適宜設定するようにしたことを特
徴とする映像再生装置である。
【００２７】この発明は、フレーム周波数の異なる複数
のディジタル映像信号を再生する映像再生方法におい
て、ディジタル映像信号のフレーム周波数を識別し、フ
レーム周波数が異なる複数のディジタル映像信号に対し
て、フレーム周波数の違いを画素数の違いに置き換え、
フレーム周波数が異なる複数ディジタル映像信号を共通
のクロック周波数で処理できるように、画素数の変換を
行ない、識別されたフレーム周波数に応じて水平方向の
画素数を適宜設定するようにしたことを特徴とする映像
再生方法である。
のディジタル映像信号を再生する映像再生方法におい
て、ディジタル映像信号のフレーム周波数を識別し、フ
レーム周波数が異なる複数のディジタル映像信号に対し
て、フレーム周波数の違いを画素数の違いに置き換え、
フレーム周波数が異なる複数ディジタル映像信号を共通
のクロック周波数で処理できるように、画素数の変換を
行ない、識別されたフレーム周波数に応じて水平方向の
画素数を適宜設定するようにしたことを特徴とする映像
再生方法である。
【００２８】現行ＮＴＳＣ方式の映像信号をディジタル
化する規格としては、フレーム周波数が２９．９７Ｈｚ
のものと、フレーム周波数が３０Ｈｚのものがある。こ
の２種類の画像の構成画素数は、どちらも同一の画素数
であり、水平８５８画素、垂直５２５本となっている。
このように、画素数が同一でフレーム周波数が異なって
いた２種類の画像を、フレーム周波数の違いを、画素数
の違いに置き換えるようにし、フレーム周波数が同一で
画素数が異なる画像に変換すれば、同一のフレーム周波
数となり、同一のクロックで処理できる。フレーム周波
数の僅かに異なる複数の映像信号に対して同一のクロッ
クで画像を出力できるので、複数のクロック発生回路が
不要となり、回路規模の縮小と、コストダウンが図れ
る。
化する規格としては、フレーム周波数が２９．９７Ｈｚ
のものと、フレーム周波数が３０Ｈｚのものがある。こ
の２種類の画像の構成画素数は、どちらも同一の画素数
であり、水平８５８画素、垂直５２５本となっている。
このように、画素数が同一でフレーム周波数が異なって
いた２種類の画像を、フレーム周波数の違いを、画素数
の違いに置き換えるようにし、フレーム周波数が同一で
画素数が異なる画像に変換すれば、同一のフレーム周波
数となり、同一のクロックで処理できる。フレーム周波
数の僅かに異なる複数の映像信号に対して同一のクロッ
クで画像を出力できるので、複数のクロック発生回路が
不要となり、回路規模の縮小と、コストダウンが図れ
る。
【００２９】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、この発明が適用
されたＭＰＥＧ２のデコード回路の一例を示すものであ
る。図１において、入力端子１に、ＭＰＥＧ２のビット
ストリームが供給される。このビットストリームは、バ
ッファメモリ２に一旦蓄えられる。
いて図面を参照して説明する。図１は、この発明が適用
されたＭＰＥＧ２のデコード回路の一例を示すものであ
る。図１において、入力端子１に、ＭＰＥＧ２のビット
ストリームが供給される。このビットストリームは、バ
ッファメモリ２に一旦蓄えられる。
【００３０】ＭＰＥＧ２方式では、Ｉピクチャと、Ｐピ
クチャと、Ｂピクチャと呼ばれる３種類の画面が送られ
る。Ｉピクチャでは、同一のフレームの画素を使ってＤ
ＣＴ符号化が行なわれる。Ｐピクチャでは、既に符号化
されたＩピクチャ又はＰピクチャを参照して、動き補償
予測を用いたＤＣＴ符号化が行なわれる。Ｂピクチャで
は、その前後のＩピクチャ又はＰピクチャを参照して、
動き予測を用いたＤＣＴ符号化が行なわれる。
クチャと、Ｂピクチャと呼ばれる３種類の画面が送られ
る。Ｉピクチャでは、同一のフレームの画素を使ってＤ
ＣＴ符号化が行なわれる。Ｐピクチャでは、既に符号化
されたＩピクチャ又はＰピクチャを参照して、動き補償
予測を用いたＤＣＴ符号化が行なわれる。Ｂピクチャで
は、その前後のＩピクチャ又はＰピクチャを参照して、
動き予測を用いたＤＣＴ符号化が行なわれる。
【００３１】バッファメモリ２の出力が可変長復号化回
路３に供給される。可変長復号化回路３で、マクロブロ
ックの符号化情報が復号される。
路３に供給される。可変長復号化回路３で、マクロブロ
ックの符号化情報が復号される。
【００３２】可変長復号化回路３からは、ＤＣＴの係数
データと、動きベクトルや、予測モード、量子化スケー
ル等のデータが出力される。また、可変長復号化回路３
からは、映像信号のフレーム周波数を示す各種コントロ
ールデータが出力される。
データと、動きベクトルや、予測モード、量子化スケー
ル等のデータが出力される。また、可変長復号化回路３
からは、映像信号のフレーム周波数を示す各種コントロ
ールデータが出力される。
【００３３】可変長復号化回路３からの（８×８）画素
のＤＣＴ係数データは、逆量子化回路４に供給される。
逆量子化回路４の量子化スケールは、可変長復号化回路
３からの量子化スケール情報に応じて設定される。動き
ベクトル情報及び予測モード情報は、動き補償回路７に
供給される。
のＤＣＴ係数データは、逆量子化回路４に供給される。
逆量子化回路４の量子化スケールは、可変長復号化回路
３からの量子化スケール情報に応じて設定される。動き
ベクトル情報及び予測モード情報は、動き補償回路７に
供給される。
【００３４】可変長復号化回路３からのフレーム周波数
のデータは、フレーム周波数値デコーダ１１で検出され
る。このフレーム周波数情報が画素数変換回路９に供給
される。可変長復号化回路３からの表示画素数情報は、
表示画素数デコーダ１２で検出される。この表示画素数
データが表示クロック発生回路１３に供給される。クロ
ック発生回路１３は、システムクロック発生回路１０か
らのシステムクロックを基に、クロックを生成する。
のデータは、フレーム周波数値デコーダ１１で検出され
る。このフレーム周波数情報が画素数変換回路９に供給
される。可変長復号化回路３からの表示画素数情報は、
表示画素数デコーダ１２で検出される。この表示画素数
データが表示クロック発生回路１３に供給される。クロ
ック発生回路１３は、システムクロック発生回路１０か
らのシステムクロックを基に、クロックを生成する。
【００３５】逆量子化回路４により、ＤＣＴ係数データ
が逆量子化される。この逆量子化回路４の出力がＩＤＣ
Ｔ回路５に供給される。ＩＤＣＴ回路５の出力が加算回
路６に供給される。加算回路６には、動き補償回路７の
出力が供給される。
が逆量子化される。この逆量子化回路４の出力がＩＤＣ
Ｔ回路５に供給される。ＩＤＣＴ回路５の出力が加算回
路６に供給される。加算回路６には、動き補償回路７の
出力が供給される。
【００３６】Ｉピクチャでは、同一のフレームの画素を
使ってＤＣＴ符号化が行なわれる。このため、Ｉピクチ
ャの場合には、ＩＤＣＴ回路５からは、１フレームの画
面のデータが得られる。この画像データが加算回路６を
介して、画素数変換回９に供給される。また、このとき
の画像データは、参照画面のデータとして、画像メモリ
８に蓄えられる。
使ってＤＣＴ符号化が行なわれる。このため、Ｉピクチ
ャの場合には、ＩＤＣＴ回路５からは、１フレームの画
面のデータが得られる。この画像データが加算回路６を
介して、画素数変換回９に供給される。また、このとき
の画像データは、参照画面のデータとして、画像メモリ
８に蓄えられる。
【００３７】Ｐピクチャでは、Ｉピクチャ又はＰピクチ
ャを参照して、動き補償予測を用いたＤＣＴ符号化が行
なわれる。このため、ＩＤＣＴ回路５からは、参照画面
との差分データが出力される。参照画面のデータは、画
像メモリ８に蓄えられている。また、動き補償回路７に
は、可変長復号化回路３から動きベクトルが供給されて
いる。
ャを参照して、動き補償予測を用いたＤＣＴ符号化が行
なわれる。このため、ＩＤＣＴ回路５からは、参照画面
との差分データが出力される。参照画面のデータは、画
像メモリ８に蓄えられている。また、動き補償回路７に
は、可変長復号化回路３から動きベクトルが供給されて
いる。
【００３８】Ｐピクチャを復号する場合には、画像メモ
リ８からの参照フレームの画像は、動き補償回路７で動
き補償され、加算回路６に供給される。加算回路６で、
動き補償された参照画像のデータと、ＩＤＣＴ回路５か
らの差分データとが加算される。これにより、１フレー
ムの画面のデータが得られる。この画像データは、画素
数変換回路９に供給される。また、このときの画像デー
タは、参照画面のデータとして、画像メモリ８に蓄えら
れる。
リ８からの参照フレームの画像は、動き補償回路７で動
き補償され、加算回路６に供給される。加算回路６で、
動き補償された参照画像のデータと、ＩＤＣＴ回路５か
らの差分データとが加算される。これにより、１フレー
ムの画面のデータが得られる。この画像データは、画素
数変換回路９に供給される。また、このときの画像デー
タは、参照画面のデータとして、画像メモリ８に蓄えら
れる。
【００３９】Ｂピクチャでは、その前後のＩピクチャ又
はＰピクチャを参照して、動き予測を用いたＤＣＴ符号
化が行なわれている。このため、ＩＤＣＴ回路５から
は、前後の参照画面との差分データが出力される。前後
の参照画面のデータは、画像メモリ８に蓄えられてい
る。
はＰピクチャを参照して、動き予測を用いたＤＣＴ符号
化が行なわれている。このため、ＩＤＣＴ回路５から
は、前後の参照画面との差分データが出力される。前後
の参照画面のデータは、画像メモリ８に蓄えられてい
る。
【００４０】Ｂピクチャを復号する場合には、画像メモ
リ８からの前後の参照フレームの画像は、動き補償回路
７で動き補償され、加算回路６に供給される。加算回路
６で、動き補償された前後の参照画像のデータと、ＩＤ
ＣＴ回路５からの差分データとが加算される。これによ
り、１フレームの画面のデータが得られる。この画像デ
ータは、画素数変換回路９に供給される。
リ８からの前後の参照フレームの画像は、動き補償回路
７で動き補償され、加算回路６に供給される。加算回路
６で、動き補償された前後の参照画像のデータと、ＩＤ
ＣＴ回路５からの差分データとが加算される。これによ
り、１フレームの画面のデータが得られる。この画像デ
ータは、画素数変換回路９に供給される。
【００４１】画素数変換回路９は、画素数が共通でフレ
ーム周波数が異なる複数の画像の映像信号を、フレーム
周波数の違いを水平画素数の違いに置き換えることによ
り同一のクロックで扱えるようにするためのものであ
る。画素数変換回路９には、フレーム周波数値デコーダ
１１からのフレーム周波数値情報と、表示画素デコーダ
１２からの表示画素数情報と、表示クロック発生回路１
３からの表示クロックが供給される。表示クロック発生
回路１３は、表示画素数デコーダ１２からの表示画素数
データに応じて、クロックを生成する。システムクロッ
ク発生回路１０は、各部にクロックを供給している。
ーム周波数が異なる複数の画像の映像信号を、フレーム
周波数の違いを水平画素数の違いに置き換えることによ
り同一のクロックで扱えるようにするためのものであ
る。画素数変換回路９には、フレーム周波数値デコーダ
１１からのフレーム周波数値情報と、表示画素デコーダ
１２からの表示画素数情報と、表示クロック発生回路１
３からの表示クロックが供給される。表示クロック発生
回路１３は、表示画素数デコーダ１２からの表示画素数
データに応じて、クロックを生成する。システムクロッ
ク発生回路１０は、各部にクロックを供給している。
【００４２】画素数変換回路９からは、ＭＰＥＧ２のデ
ィジタル映像データをデコードしたディジタル映像信号
が出力される。このディジタル映像信号が出力端子１５
から出力される。
ィジタル映像データをデコードしたディジタル映像信号
が出力される。このディジタル映像信号が出力端子１５
から出力される。
【００４３】上述のように、この発明が適用されたＭＰ
ＥＧ２デコーダでは、画素数変換回路９で、画素数が共
通でフレーム周波数が異なる複数の画像の映像信号を、
フレーム周波数の違いを水平画素数の違いに置き換える
ことにより、同一のクロックで扱えるようにしている。
このことについて、更に詳述する。
ＥＧ２デコーダでは、画素数変換回路９で、画素数が共
通でフレーム周波数が異なる複数の画像の映像信号を、
フレーム周波数の違いを水平画素数の違いに置き換える
ことにより、同一のクロックで扱えるようにしている。
このことについて、更に詳述する。
【００４４】現行ＮＴＳＣ方式の映像信号をディジタル
化する規格（以下、ＳＤと称する）としては、フレーム
周波数が２９．９７Ｈｚのものと、フレーム周波数が３
０Ｈｚのものがある。この２種類の画像の構成画素数
は、どちらも同一の画素数であり、水平８５８画素、垂
直５２５本となっている。
化する規格（以下、ＳＤと称する）としては、フレーム
周波数が２９．９７Ｈｚのものと、フレーム周波数が３
０Ｈｚのものがある。この２種類の画像の構成画素数
は、どちらも同一の画素数であり、水平８５８画素、垂
直５２５本となっている。
【００４５】このように、画素数が同一でフレーム周波
数が異なっている２種類の画像を、フレーム周波数の違
いを、画素数の違いに置き換えるようにし、フレーム周
波数が同一で画素数が異なる画像に変換すれば、同一の
クロックで処理できる。
数が異なっている２種類の画像を、フレーム周波数の違
いを、画素数の違いに置き換えるようにし、フレーム周
波数が同一で画素数が異なる画像に変換すれば、同一の
クロックで処理できる。
【００４６】つまり、２種類のフレーム周波数の比は、
（１０００／１００１）である。したがって、フレーム
周波数が２９．９７Ｈｚの画像の画素数を１００１画素
の整数倍に変換し、フレーム周波数が３０Ｈｚの画像の
画素数を１０００画素の整数倍に変換する操作を行なう
とすると、同一のクロックで処理できる。
（１０００／１００１）である。したがって、フレーム
周波数が２９．９７Ｈｚの画像の画素数を１００１画素
の整数倍に変換し、フレーム周波数が３０Ｈｚの画像の
画素数を１０００画素の整数倍に変換する操作を行なう
とすると、同一のクロックで処理できる。
【００４７】例えば、フレーム周波数が２９．９７Ｈｚ
の場合には、画素数を８５８画素から１００１画素に変
換すると、クロック周波数は、 ３０×（１０００／１００１）Ｈｚ×１００１画素×５
２５ライン＝１５．７ＭＨｚ となる。また、フレーム周波数が３０Ｈｚの場合の動作
クロック周波数は、画素数を８５８画素から１０００画
素に変換すると、クロック周波数は、 ３０Ｈｚ×１０００画素×５２５ライン＝１５．７５Ｍ
Ｈｚ となる。このように、フレーム周波数が２９．９７Ｈｚ
の画像の画素数を１００１画素に変換し、フレーム周波
数が３０Ｈｚの画像の画素数を１０００画素に変換する
と、同一のクロック周波数（１５．７５ＭＨｚ）で処理
できるようになる。
の場合には、画素数を８５８画素から１００１画素に変
換すると、クロック周波数は、 ３０×（１０００／１００１）Ｈｚ×１００１画素×５
２５ライン＝１５．７ＭＨｚ となる。また、フレーム周波数が３０Ｈｚの場合の動作
クロック周波数は、画素数を８５８画素から１０００画
素に変換すると、クロック周波数は、 ３０Ｈｚ×１０００画素×５２５ライン＝１５．７５Ｍ
Ｈｚ となる。このように、フレーム周波数が２９．９７Ｈｚ
の画像の画素数を１００１画素に変換し、フレーム周波
数が３０Ｈｚの画像の画素数を１０００画素に変換する
と、同一のクロック周波数（１５．７５ＭＨｚ）で処理
できるようになる。
【００４８】また、例えば、フレーム周波数が２９．９
７Ｈｚの場合には、画素数を４００４画素に変換する
と、クロック周波数は、 ３０×（１０００／１００１）Ｈｚ×４００４画素×５
２５ライン＝６３ＭＨｚ となる。フレーム周波数が３０Ｈｚの場合には画素数を
４０００画素に変換すると、クロック周波数は、 ３０Ｈｚ×４０００画素×５２５ライン＝６３ＭＨｚ となる。このように、フレーム周波数が２９．９７Ｈｚ
の画像の画素数を４００４（＝１００１×４）画素に変
換し、フレーム周波数が３０Ｈｚの画像の画素数を４０
００（＝１０００×４）画素に変換すると、同一のクロ
ック周波数（１５．７５ＭＨｚ）で処理できるようにな
る。
７Ｈｚの場合には、画素数を４００４画素に変換する
と、クロック周波数は、 ３０×（１０００／１００１）Ｈｚ×４００４画素×５
２５ライン＝６３ＭＨｚ となる。フレーム周波数が３０Ｈｚの場合には画素数を
４０００画素に変換すると、クロック周波数は、 ３０Ｈｚ×４０００画素×５２５ライン＝６３ＭＨｚ となる。このように、フレーム周波数が２９．９７Ｈｚ
の画像の画素数を４００４（＝１００１×４）画素に変
換し、フレーム周波数が３０Ｈｚの画像の画素数を４０
００（＝１０００×４）画素に変換すると、同一のクロ
ック周波数（１５．７５ＭＨｚ）で処理できるようにな
る。
【００４９】なお、上述の例では、ＳＤ画像について説
明したが、高品位テレビジョン方式（以下、ＨＤと称す
る）画像の場合も同様に処理できる。
明したが、高品位テレビジョン方式（以下、ＨＤと称す
る）画像の場合も同様に処理できる。
【００５０】ＨＤの場合には、フレーム周波数が２９．
９７Ｈｚのものと、フレーム周波数が３０Ｈｚのものが
ある。この２種類の画像の構成画素数は、どちらも同一
の画素数であり、水平２２００画素、垂直１１２５本と
なっている。
９７Ｈｚのものと、フレーム周波数が３０Ｈｚのものが
ある。この２種類の画像の構成画素数は、どちらも同一
の画素数であり、水平２２００画素、垂直１１２５本と
なっている。
【００５１】２種類のフレーム周波数の比は、（１００
０／１００１）である。したがって、フレーム周波数が
２９．９７Ｈｚの場合には画素数を１００１画素の整数
倍に変換し、フレーム周波数が３０Ｈｚの場合には画素
数を１０００画素の整数倍に変換する操作をすると、同
一のクロックで処理できる。
０／１００１）である。したがって、フレーム周波数が
２９．９７Ｈｚの場合には画素数を１００１画素の整数
倍に変換し、フレーム周波数が３０Ｈｚの場合には画素
数を１０００画素の整数倍に変換する操作をすると、同
一のクロックで処理できる。
【００５２】例えば、フレーム周波数が２９．９７Ｈｚ
の場合には、画素数を２００２画素に変換すると、クロ
ック周波数は、 ３０×（１０００／１００１）Ｈｚ×２００２画素×１
１２５ライン＝６７．５ＭＨｚ となる。また、フレーム周波数が３０Ｈｚの場合には画
素数を２０００画素に変換すると、クロック周波数は、 ３０Ｈｚ×２０００画素×１１２５ライン＝６７．５Ｍ
Ｈｚ となる。このように、フレーム周波数が２９．９７Ｈｚ
の画像の画素数を２００２画素に変換し、フレーム周波
数が３０Ｈｚの画像の画素数を２０００画素に変換する
と、同一のクロック周波数（６７．５ＭＨｚ）で処理で
きるようになる。
の場合には、画素数を２００２画素に変換すると、クロ
ック周波数は、 ３０×（１０００／１００１）Ｈｚ×２００２画素×１
１２５ライン＝６７．５ＭＨｚ となる。また、フレーム周波数が３０Ｈｚの場合には画
素数を２０００画素に変換すると、クロック周波数は、 ３０Ｈｚ×２０００画素×１１２５ライン＝６７．５Ｍ
Ｈｚ となる。このように、フレーム周波数が２９．９７Ｈｚ
の画像の画素数を２００２画素に変換し、フレーム周波
数が３０Ｈｚの画像の画素数を２０００画素に変換する
と、同一のクロック周波数（６７．５ＭＨｚ）で処理で
きるようになる。
【００５３】上述のように、ＳＤでは、例えば、フレー
ム周波数が２９．９７Ｈｚの場合には画素数を４００４
画素に変換し、フレーム周波数が３０Ｈｚの場合には画
素数を４０００画素に変換すると、共通のクロック周波
数６３ＭＨｚで処理できる。また、ＨＤでは、例えば、
フレーム周波数が２９．９７Ｈｚの場合には画素数を２
００２画素に変換し、フレーム周波数が３０Ｈｚの場合
には画素数を２０００画素に変換すると、共通のクロッ
ク周波数６７．５ＭＨｚで処理できる。この場合、ＳＤ
を処理するためのクロック周波数である６３ＭＨｚとＨ
Ｄを処理するためのクロック周波数である６７．５ＭＨ
ｚとが近接する。このように、ＳＤを処理するときのク
ロック周波数と、ＨＤを処理するときのクロック周波数
が近接すると、後段の処理を行なう際に好都合である。
ム周波数が２９．９７Ｈｚの場合には画素数を４００４
画素に変換し、フレーム周波数が３０Ｈｚの場合には画
素数を４０００画素に変換すると、共通のクロック周波
数６３ＭＨｚで処理できる。また、ＨＤでは、例えば、
フレーム周波数が２９．９７Ｈｚの場合には画素数を２
００２画素に変換し、フレーム周波数が３０Ｈｚの場合
には画素数を２０００画素に変換すると、共通のクロッ
ク周波数６７．５ＭＨｚで処理できる。この場合、ＳＤ
を処理するためのクロック周波数である６３ＭＨｚとＨ
Ｄを処理するためのクロック周波数である６７．５ＭＨ
ｚとが近接する。このように、ＳＤを処理するときのク
ロック周波数と、ＨＤを処理するときのクロック周波数
が近接すると、後段の処理を行なう際に好都合である。
【００５４】つまり、図１に示したようにしてデコード
されたディジタル映像信号は、最終的には、アナログ映
像信号に変換されて出力される。このため、出力端子１
５の後段には、Ａ／Ｄコンバータと、ローパスフィルタ
とが配設される。クロック周波数が近接していると、こ
のときのローパスフィルタの特性を、ＳＤ場合とＨＤの
場合とで同様に設定することができる。
されたディジタル映像信号は、最終的には、アナログ映
像信号に変換されて出力される。このため、出力端子１
５の後段には、Ａ／Ｄコンバータと、ローパスフィルタ
とが配設される。クロック周波数が近接していると、こ
のときのローパスフィルタの特性を、ＳＤ場合とＨＤの
場合とで同様に設定することができる。
【００５５】図２は、画素数変換回路９の構成の一例を
示すものである。図２において、入力端子２１に、デコ
ードされたディジタル映像信号が供給される。クロック
入力端子２２に、例えば、６３ＭＨｚ又は６７．５ＭＨ
ｚのクロックが供給される。情報入力端子２３に、例え
ば、ＳＤであるか又はＨＤであるかの情報が供給され
る。情報入力端子２４には、フレーム周波数が２９．９
７Ｈｚであるか又は３０Ｈｚであるかの情報が供給され
る。
示すものである。図２において、入力端子２１に、デコ
ードされたディジタル映像信号が供給される。クロック
入力端子２２に、例えば、６３ＭＨｚ又は６７．５ＭＨ
ｚのクロックが供給される。情報入力端子２３に、例え
ば、ＳＤであるか又はＨＤであるかの情報が供給され
る。情報入力端子２４には、フレーム周波数が２９．９
７Ｈｚであるか又は３０Ｈｚであるかの情報が供給され
る。
【００５６】入力端子２１からのディジタル映像信号
は、遅延回路３１、３２、３３の縦続接続に供給され
る。入力端子２１及び遅延回路３１、３２、３３の段間
の出力は、乗算回路３４、３５、３６、３７に夫々供給
される。乗算回路３４及び３５の出力は加算回路３８に
供給され、乗算回路３６の出力及び加算回路３８の出力
は加算回路３９に供給され、加算回路３９の出力及び乗
算回路３７の出力が加算回路４０に供給される。乗算回
路３４〜３７には、係数発生回路３０から表示画素数に
応じた係数が発生される。遅延回路３１〜３３、乗算回
路３４〜３７、加算回路３８〜４０は、ディジタルフィ
ルタを構成している。
は、遅延回路３１、３２、３３の縦続接続に供給され
る。入力端子２１及び遅延回路３１、３２、３３の段間
の出力は、乗算回路３４、３５、３６、３７に夫々供給
される。乗算回路３４及び３５の出力は加算回路３８に
供給され、乗算回路３６の出力及び加算回路３８の出力
は加算回路３９に供給され、加算回路３９の出力及び乗
算回路３７の出力が加算回路４０に供給される。乗算回
路３４〜３７には、係数発生回路３０から表示画素数に
応じた係数が発生される。遅延回路３１〜３３、乗算回
路３４〜３７、加算回路３８〜４０は、ディジタルフィ
ルタを構成している。
【００５７】加算回路４０の出力がレジスタ４１に供給
される。レジスタ４１には、端子２２から、フレーム周
波数が異なる複数の映像信号に対して共通のクロック、
例えば周波数６３ＭＨｚ又は６７．５ＭＨｚのクロック
が供給される。レジスタ４１で、遅延回路３１〜３３、
乗算回路３４〜３７、加算回路３８〜４０からなるディ
ジタルフィルタを介されたディジタル映像信号のクロッ
クが、入力端子２２からのクロックに乗せ換えられる。
される。レジスタ４１には、端子２２から、フレーム周
波数が異なる複数の映像信号に対して共通のクロック、
例えば周波数６３ＭＨｚ又は６７．５ＭＨｚのクロック
が供給される。レジスタ４１で、遅延回路３１〜３３、
乗算回路３４〜３７、加算回路３８〜４０からなるディ
ジタルフィルタを介されたディジタル映像信号のクロッ
クが、入力端子２２からのクロックに乗せ換えられる。
【００５８】レジスタ４１の出力は、ブランク付加回路
４２に供給される。ブランク付加回路４２には、表示画
素入力端子２３からの画素数と、フレーム周波数値入力
端子２４からのフレーム周波数の値が供給される。ブラ
ンク付加回路４２は、ディジタル映像信号に対して、フ
レーム周波数が２９．９７Ｈｚの場合には水平画素数が
１００１の整数倍となるように、フレーム周波数が３０
Ｈｚの場合には水平画素数を１０００画素の整数倍とな
るように、ブランクデータを付加するものである。
４２に供給される。ブランク付加回路４２には、表示画
素入力端子２３からの画素数と、フレーム周波数値入力
端子２４からのフレーム周波数の値が供給される。ブラ
ンク付加回路４２は、ディジタル映像信号に対して、フ
レーム周波数が２９．９７Ｈｚの場合には水平画素数が
１００１の整数倍となるように、フレーム周波数が３０
Ｈｚの場合には水平画素数を１０００画素の整数倍とな
るように、ブランクデータを付加するものである。
【００５９】ブランク付加回路４２により、例えば、Ｓ
Ｄでは、フレーム周波数が２９．９７Ｈｚの場合には画
素数を４００４画素となるように、フレーム周波数が３
０Ｈｚの場合には画素数が４０００画素となるように、
ブランクデータが付加される。また、ＨＤフォーマット
では、例えば、フレーム周波数が２９．９７Ｈｚの場合
には画素数が２００２画素となるように、フレーム周波
数が３０Ｈｚの場合には画素数が２０００画素となるよ
うに、ブランクデータが付加される。
Ｄでは、フレーム周波数が２９．９７Ｈｚの場合には画
素数を４００４画素となるように、フレーム周波数が３
０Ｈｚの場合には画素数が４０００画素となるように、
ブランクデータが付加される。また、ＨＤフォーマット
では、例えば、フレーム周波数が２９．９７Ｈｚの場合
には画素数が２００２画素となるように、フレーム周波
数が３０Ｈｚの場合には画素数が２０００画素となるよ
うに、ブランクデータが付加される。
【００６０】このようにして、画素数変換回路９から
は、フレーム周波数に応じて水平画素数が適当に変更さ
れ、クロックが一定の映像信号が出力される。これによ
り、フレーム周波数が２９．９７Ｈｚと３０Ｈｚとで異
なる場合にも、同一のクロック周波数のクロックで処理
することができるようになる。
は、フレーム周波数に応じて水平画素数が適当に変更さ
れ、クロックが一定の映像信号が出力される。これによ
り、フレーム周波数が２９．９７Ｈｚと３０Ｈｚとで異
なる場合にも、同一のクロック周波数のクロックで処理
することができるようになる。
【００６１】
【発明の効果】この発明によれば、例えば、画素数が同
一でフレーム周波数が異なっている複数の画像を、フレ
ーム周波数の違いを画素数の違いに置き換えるようにし
ている。これにより、同一のクロックで処理できる。こ
のように、フレーム周波数の僅かに異なる複数の映像信
号に対して同一のクロックで画像を出力できるので、複
数のクロック発生回路が不要となり、回路規模の縮小
と、コストダウンが図れる。
一でフレーム周波数が異なっている複数の画像を、フレ
ーム周波数の違いを画素数の違いに置き換えるようにし
ている。これにより、同一のクロックで処理できる。こ
のように、フレーム周波数の僅かに異なる複数の映像信
号に対して同一のクロックで画像を出力できるので、複
数のクロック発生回路が不要となり、回路規模の縮小
と、コストダウンが図れる。
【図１】この発明が適用されたエンコーダ回路の一例の
ブロック図である。
ブロック図である。
【図２】この発明が適用されたエンコーダ回路における
画素数変換回路の一例のブロック図である。
画素数変換回路の一例のブロック図である。
【図３】従来のエンコーダ回路の一例のブロック図であ
る。
る。
３・・・可変長復号化回路，４・・・逆量子化回路，５
・・・ＩＤＣＴ回路，９・・・画素数変換回路，１１・
・・フレーム周波数値デコーダ，１２・・・表示画素数
デコーダ，１３・・・クロック発生回路
・・・ＩＤＣＴ回路，９・・・画素数変換回路，１１・
・・フレーム周波数値デコーダ，１２・・・表示画素数
デコーダ，１３・・・クロック発生回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C025 BA05 BA13 BA14 BA27 DA01 5C053 GB22 GB37 KA03 KA18 5C059 KK07 KK41 LB05 MA00 MA23 SS02 TA05 UA05 UA09 UA38 5C082 BA41 CA32 CA84 DA26 MM04 MM06 MM07
Claims (6)
- 【請求項１】 フレーム周波数の異なる複数のディジタ
ル映像信号を再生する映像再生装置において、 入力されたディジタル映像信号のフレーム周波数を識別
するフレーム周波数識別手段と、 上記フレーム周波数が異なる複数のディジタル映像信号
に対して、上記フレーム周波数の違いを画素数の違いに
置き換え、上記フレーム周波数が異なる複数ディジタル
映像信号を共通のクロック周波数で処理できるように、
画素数の変換を行なう画素数変換手段と、 上記画素数変換手段に対して上記共通のクロック周波数
を与えるクロック発生手段とを備え、 上記フレーム周波数識別手段の出力に応じて上記画素数
変換手段の水平方向の画素数を適宜設定するようにした
ことを特徴とする映像再生装置。 - 【請求項２】 上記画素数変換手段は、上記複数のディ
ジタル映像信号に対する水平方向の画素数の比率が上記
複数のディジタル映像信号に対するフレーム周波数の比
率の逆数となるように、画素数を変換するようにしたこ
とを特徴とする請求項１に記載の映像再生装置。 - 【請求項３】 上記ディジタル映像信号は、上記映像信
号と共に送られてくるコントロールデータを受信してフ
レーム周波数を識別するようにした請求項１に記載の映
像再生装置。 - 【請求項４】 フレーム周波数の異なる複数のディジタ
ル映像信号を再生する映像再生方法において、 上記ディジタル映像信号のフレーム周波数を識別し、 上記フレーム周波数が異なる複数のディジタル映像信号
に対して、上記フレーム周波数の違いを画素数の違いに
置き換え、上記フレーム周波数が異なる複数ディジタル
映像信号を共通のクロック周波数で処理できるように、
画素数の変換を行ない、 上記識別されたフレーム周波数に応じて水平方向の画素
数を適宜設定するようにしたことを特徴とする映像再生
方法。 - 【請求項５】 上記複数のディジタル映像信号に対する
水平方向の画素数の比率が上記複数のディジタル映像信
号に対するフレーム周波数の比率の逆数がなるように、
画素数を変換するようにしたことを特徴とする請求項４
に記載の映像再生方法。 - 【請求項６】 上記映像信号と共に送られてくるコント
ロールデータを受信してフレーム周波数を識別するよう
にした請求項４に記載の映像再生方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18092698A JP2000023063A (ja) | 1998-06-26 | 1998-06-26 | 映像再生装置及び再生方法 |
| US09/338,154 US6898371B1 (en) | 1998-06-26 | 1999-06-23 | Video reproducing apparatus and reproducing method |
| EP19990304969 EP0967798A3 (en) | 1998-06-26 | 1999-06-24 | Video reproducing apparatus and reproducing method |
| KR19990024165A KR100714660B1 (ko) | 1998-06-26 | 1999-06-25 | 비디오 신호 재생 장치 및 재생 방법 |
| US11/075,600 US7454124B2 (en) | 1998-06-26 | 2005-03-09 | Video reproducing apparatus and reproducing method |
| US11/079,937 US7280744B2 (en) | 1998-06-26 | 2005-03-14 | Video reproducing apparatus and reproducing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18092698A JP2000023063A (ja) | 1998-06-26 | 1998-06-26 | 映像再生装置及び再生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000023063A true JP2000023063A (ja) | 2000-01-21 |
Family
ID=16091706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18092698A Pending JP2000023063A (ja) | 1998-06-26 | 1998-06-26 | 映像再生装置及び再生方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US6898371B1 (ja) |
| EP (1) | EP0967798A3 (ja) |
| JP (1) | JP2000023063A (ja) |
| KR (1) | KR100714660B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006023667A (ja) * | 2004-07-09 | 2006-01-26 | Sony Corp | 映像信号伝送方法及び映像信号伝送装置 |
| US8102386B2 (en) | 2007-01-04 | 2012-01-24 | Samsung Electronics Co., Ltd. | Driving apparatus of display device and method for driving display device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2001210800A1 (en) * | 2000-10-11 | 2002-04-22 | Sony Electronics Inc. | Adaptive clocking mechanism for digital video decoder |
| US8451208B2 (en) * | 2008-03-03 | 2013-05-28 | Samsung Display Co., Ltd. | Organic light emitting display device and method of driving the same |
| KR200492293Y1 (ko) | 2018-03-26 | 2020-09-21 | 이형훈 | 체인지코어 장착유닛 |
| KR200489681Y1 (ko) | 2018-03-26 | 2019-07-22 | 이형훈 | 체인지코어 장착유닛 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1515584A (en) | 1976-01-28 | 1978-06-28 | Quantel Ltd | Time base corrector |
| US4109276A (en) | 1976-03-19 | 1978-08-22 | Rca Corporation | Memory read/write organization for a television signal processor |
| US4169659A (en) * | 1977-05-30 | 1979-10-02 | Rca Corporation | Multiple standard television sync generator |
| US4605962A (en) | 1984-11-30 | 1986-08-12 | Rca Corporation | Progressive scan television system with video compression exceeding display line rate |
| US4688081A (en) | 1985-01-25 | 1987-08-18 | Hitachi, Ltd. | Apparatus for correcting time base error of video signal |
| US4611225A (en) | 1985-02-14 | 1986-09-09 | Rca Corporation | Progressive scan HDTV system |
| JPH0817008B2 (ja) | 1985-05-24 | 1996-02-21 | 日本放送協会 | 映像信号時間軸補正装置 |
| WO1990008988A1 (en) * | 1989-01-25 | 1990-08-09 | Hitachi, Ltd. | Method and apparatus for automatically generating control program for computer controlled systems |
| JPH02228888A (ja) | 1989-03-02 | 1990-09-11 | Canon Inc | ビデオ・メモリ装置 |
| US5070395A (en) * | 1989-03-31 | 1991-12-03 | Victor Company Of Japan, Ltd. | Television signal system conversion apparatus |
| US5223931A (en) | 1990-03-26 | 1993-06-29 | Thomson Consumer Electronics, Inc. | Synchronized scanning at horizontal frequency |
| US5329367A (en) | 1990-03-26 | 1994-07-12 | Thomson Consumer Electronics, Inc. | Horizontal blanking |
| JPH0411318A (ja) * | 1990-04-27 | 1992-01-16 | Matsushita Electric Ind Co Ltd | 磁気記録再生方法 |
| JP2585957B2 (ja) | 1992-08-18 | 1997-02-26 | 富士通株式会社 | ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 |
| US5583575A (en) | 1993-07-08 | 1996-12-10 | Mitsubishi Denki Kabushiki Kaisha | Image reproduction apparatus performing interfield or interframe interpolation |
| US5812210A (en) | 1994-02-01 | 1998-09-22 | Hitachi, Ltd. | Display apparatus |
| US5677981A (en) | 1994-06-14 | 1997-10-14 | Matsushita Electric Industrial Co., Ltd. | Video signal recording apparatus which receives a digital progressive scan TV signal and switches the progressive signal frame by frame alternately |
| US5978041A (en) | 1994-10-24 | 1999-11-02 | Hitachi, Ltd. | Image display system |
| US5999570A (en) | 1995-11-21 | 1999-12-07 | Sony Corporation | Transmission apparatus, sending apparatus, and receiving apparatus, and transmission method |
| JP3823420B2 (ja) | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
| DE69723601T2 (de) | 1996-03-06 | 2004-02-19 | Matsushita Electric Industrial Co., Ltd., Kadoma | Bildelementumwandlungsgerät |
| US5808233A (en) * | 1996-03-11 | 1998-09-15 | Temple University-Of The Commonwealth System Of Higher Education | Amorphous-crystalline thermocouple and methods of its manufacture |
| US5805233A (en) | 1996-03-13 | 1998-09-08 | In Focus Systems, Inc. | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion |
| KR0172904B1 (ko) * | 1996-06-03 | 1999-03-20 | 구자홍 | 에이치디티브이의 범용클럭발생장치 |
| JPH09326958A (ja) | 1996-06-05 | 1997-12-16 | Sony Corp | 画像処理装置および処理方法 |
| GB2319139B (en) | 1996-06-06 | 2000-07-19 | Sony Corp | Video tape recorder |
| US6380979B1 (en) | 1996-07-02 | 2002-04-30 | Matsushita Electric Industrial Co., Ltd. | Scanning line converting circuit and interpolation coefficient generating circuit |
| US5790096A (en) | 1996-09-03 | 1998-08-04 | Allus Technology Corporation | Automated flat panel display control system for accomodating broad range of video types and formats |
| KR100225072B1 (ko) | 1996-12-18 | 1999-10-15 | 윤종용 | 포멧 콘버터 |
| JPH10257526A (ja) * | 1997-03-10 | 1998-09-25 | Sanyo Electric Co Ltd | ディジタル放送受信機 |
| US5929924A (en) | 1997-03-10 | 1999-07-27 | Neomagic Corp. | Portable PC simultaneously displaying on a flat-panel display and on an external NTSC/PAL TV using line buffer with variable horizontal-line rate during vertical blanking period |
| JP4146528B2 (ja) | 1997-05-09 | 2008-09-10 | セイコーエプソン株式会社 | 画像処理装置 |
| JPH118839A (ja) | 1997-06-19 | 1999-01-12 | Matsushita Electric Ind Co Ltd | 映像信号変換装置 |
| US6549577B2 (en) * | 1997-09-26 | 2003-04-15 | Sarnoff Corporation | Computational resource allocation in an information stream decoder |
| US6118486A (en) * | 1997-09-26 | 2000-09-12 | Sarnoff Corporation | Synchronized multiple format video processing method and apparatus |
| JP2000041224A (ja) | 1998-07-23 | 2000-02-08 | Nec Corp | 補間機能付きスキャン変換回路 |
| JP2000059735A (ja) | 1998-08-04 | 2000-02-25 | Sony Corp | 画像処理装置および方法、並びに提供媒体 |
| JP3270406B2 (ja) | 1998-12-08 | 2002-04-02 | エヌイーシーマイクロシステム株式会社 | ポジション制御回路 |
| US6633288B2 (en) | 1999-09-15 | 2003-10-14 | Sage, Inc. | Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display |
| US6313813B1 (en) | 1999-10-21 | 2001-11-06 | Sony Corporation | Single horizontal scan range CRT monitor |
-
1998
- 1998-06-26 JP JP18092698A patent/JP2000023063A/ja active Pending
-
1999
- 1999-06-23 US US09/338,154 patent/US6898371B1/en not_active Expired - Fee Related
- 1999-06-24 EP EP19990304969 patent/EP0967798A3/en not_active Withdrawn
- 1999-06-25 KR KR19990024165A patent/KR100714660B1/ko not_active IP Right Cessation
-
2005
- 2005-03-09 US US11/075,600 patent/US7454124B2/en not_active Expired - Fee Related
- 2005-03-14 US US11/079,937 patent/US7280744B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006023667A (ja) * | 2004-07-09 | 2006-01-26 | Sony Corp | 映像信号伝送方法及び映像信号伝送装置 |
| JP4595414B2 (ja) * | 2004-07-09 | 2010-12-08 | ソニー株式会社 | 映像信号伝送方法及び映像信号伝送装置 |
| US8102386B2 (en) | 2007-01-04 | 2012-01-24 | Samsung Electronics Co., Ltd. | Driving apparatus of display device and method for driving display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100714660B1 (ko) | 2007-05-07 |
| KR20000006455A (ko) | 2000-01-25 |
| US20050152687A1 (en) | 2005-07-14 |
| EP0967798A3 (en) | 2002-01-09 |
| US20050158019A1 (en) | 2005-07-21 |
| US7280744B2 (en) | 2007-10-09 |
| US6898371B1 (en) | 2005-05-24 |
| US7454124B2 (en) | 2008-11-18 |
| EP0967798A2 (en) | 1999-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6014178A (en) | Receiver having analog and digital video modes and receiving method thereof | |
| JP4138056B2 (ja) | マルチスタンダード脱圧縮及び／又は圧縮装置 | |
| KR980007746A (ko) | 영상 정보 처리 시스템 | |
| JPH09182084A (ja) | 動画像符号化装置および動画像復号化装置 | |
| US20080031357A1 (en) | Decoding device, information reproducing apparatus and electronic apparatus | |
| JPH08116539A (ja) | 動画像符号化装置と動画像符号化方法 | |
| EP1574051A1 (en) | Television display unit | |
| KR100714660B1 (ko) | 비디오 신호 재생 장치 및 재생 방법 | |
| US7167520B2 (en) | Transcoder | |
| WO2000001157A1 (en) | Decoder and decoding method | |
| JP2820630B2 (ja) | 画像復号装置 | |
| US20060093037A1 (en) | Device and method for decoding and digital broadcast receiving apparatus | |
| JP2002171530A (ja) | スーパーインポーズ機能を備えた再符号化装置および方法 | |
| JPH07107464A (ja) | 画像符号化装置および復号化装置 | |
| JP4184223B2 (ja) | トランスコーダ | |
| KR980013375A (ko) | 아날로그와 디지털 비디오 모드를 갖는 수신기와 그 수신방법(Receiver having analog and digital video moed and receiving method thereof) | |
| KR20070030825A (ko) | 부호화 장치 및 부호화 방법, 복호 장치 및 복호 방법,프로그램 및 프로그램 기록 매체, 데이터 기록 매체 및데이터 구조, 및 재생 장치 | |
| JP2002016924A (ja) | トランスコーダ装置およびトランスコード方法 | |
| KR100258956B1 (ko) | 다수 채널신호를 동시에 수신하기 위한 디지털 수신기와 그 처리방법 | |
| JPH06334985A (ja) | 画像符号化装置 | |
| JP2001238220A (ja) | 動画像符号化装置および動画像符号化方法 | |
| JPH10112857A (ja) | 画像信号の符号化・復号化方法および装置 | |
| JPH0759092A (ja) | 画像信号の伝送装置 | |
| JPH05167999A (ja) | コンパチブル符号器および復号器 | |
| JPH1093977A (ja) | 画像信号処理装置とその方法 |