JP2000012732A - Ｂｇａ型半導体装置の構造 - Google Patents
Ｂｇａ型半導体装置の構造Info
- Publication number
- JP2000012732A JP2000012732A JP10177631A JP17763198A JP2000012732A JP 2000012732 A JP2000012732 A JP 2000012732A JP 10177631 A JP10177631 A JP 10177631A JP 17763198 A JP17763198 A JP 17763198A JP 2000012732 A JP2000012732 A JP 2000012732A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- type semiconductor
- solder balls
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡ型半導体装置において、同ＢＧＡ型半
導体装置の基板のソリによりクラックが発生し、また、
同ＢＧＡ型半導体装置をリフローにより実装基板に実装
する際、装着かつ導通用の半田ボールどうしのショート
が発生する。 【解決手段】 ＢＧＡ型半導体装置における半田ボール
を装着する基板面において、各半田ボール間の間隙に位
置する部分に溝を形成する。
導体装置の基板のソリによりクラックが発生し、また、
同ＢＧＡ型半導体装置をリフローにより実装基板に実装
する際、装着かつ導通用の半田ボールどうしのショート
が発生する。 【解決手段】 ＢＧＡ型半導体装置における半田ボール
を装着する基板面において、各半田ボール間の間隙に位
置する部分に溝を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ型半導体装
置の構造に関する。
置の構造に関する。
【０００２】
【従来の技術】従来、図８に示すように、ＢＧＡ型半導
体装置100 は、基板110 と、モールド部120 と、多数の
半田ボール130 とにより構成される。
体装置100 は、基板110 と、モールド部120 と、多数の
半田ボール130 とにより構成される。
【０００３】モールド部120 は、基板110 に着接された
半導体チップと基板110 との間をワイヤーボンディング
等により電気的に接続した後、モールド樹脂によりモー
ルド封止されて形成される。
半導体チップと基板110 との間をワイヤーボンディング
等により電気的に接続した後、モールド樹脂によりモー
ルド封止されて形成される。
【０００４】半田ボール130 は、リフローにより前記Ｂ
ＧＡ型半導体装置100 を実装基板200 へ装着、かつ、電
気的に接続するために使用される。
ＧＡ型半導体装置100 を実装基板200 へ装着、かつ、電
気的に接続するために使用される。
【０００５】一般的に、半田ボール130 の配設は、基板
110 の各外辺と平行に、縦方向、横方向とも一定で、整
順した位置で配設される。
110 の各外辺と平行に、縦方向、横方向とも一定で、整
順した位置で配設される。
【０００６】
【発明が解決しようとする課題】ところが、昨今の市場
要求により、このようなＢＧＡ型半導体装置は、接続端
子が増加する傾向にあり、これに伴い、同ＢＧＡ型半導
体装置は、外辺寸法の拡大化、及びまたは半田ボールに
よる接続端子の狭ピッチ化が求められている。
要求により、このようなＢＧＡ型半導体装置は、接続端
子が増加する傾向にあり、これに伴い、同ＢＧＡ型半導
体装置は、外辺寸法の拡大化、及びまたは半田ボールに
よる接続端子の狭ピッチ化が求められている。
【０００７】そのため、この外辺寸法の拡大化により、
ＢＧＡ型半導体装置にはソリが生じやすくなり、同ＢＧ
Ａ型半導体装置にはクラックが発生するという問題があ
った。
ＢＧＡ型半導体装置にはソリが生じやすくなり、同ＢＧ
Ａ型半導体装置にはクラックが発生するという問題があ
った。
【０００８】また、同ＢＧＡ型半導体装置は、半田ボー
ルを装着する基板面が平面状となっているため、半田ボ
ールの接続端子が狭ピッチ化されると、リフローによる
実装時、図８に示すように、溶融された半田が隣の半田
と接合し、シヨート300 が発生するという問題があっ
た。
ルを装着する基板面が平面状となっているため、半田ボ
ールの接続端子が狭ピッチ化されると、リフローによる
実装時、図８に示すように、溶融された半田が隣の半田
と接合し、シヨート300 が発生するという問題があっ
た。
【０００９】
【課題を解決するための手段】そこで、本発明では、Ｂ
ＧＡ型半導体装置において、半田ボールを装着する基板
面に、各半田ボール間の間隙に位置するように溝を形成
したことを特徴とするＢＧＡ型半導体装置を提供せんと
するものである。
ＧＡ型半導体装置において、半田ボールを装着する基板
面に、各半田ボール間の間隙に位置するように溝を形成
したことを特徴とするＢＧＡ型半導体装置を提供せんと
するものである。
【００１０】
【発明の実施の形態】通常、ＢＧＡ型半導体装置の基板
は、半田ボールを装着する面が平面状の面となってい
る。
は、半田ボールを装着する面が平面状の面となってい
る。
【００１１】しかし、本発明のＢＧＡ型半導体装置の基
板は、半田ボールを装着する面において、各半田ボール
間の間隙となる位置にそれぞれ溝が形成される。
板は、半田ボールを装着する面において、各半田ボール
間の間隙となる位置にそれぞれ溝が形成される。
【００１２】従って、ＢＧＡ型半導体装置は、その基板
外辺寸法が大きくなっても、前記溝によりソリが緩和さ
れ、ＢＧＡ型半導体装置にクラックが生起されることは
ない。
外辺寸法が大きくなっても、前記溝によりソリが緩和さ
れ、ＢＧＡ型半導体装置にクラックが生起されることは
ない。
【００１３】また、同溝の形成により、リフローによる
実装時、溶融された半田が側方に溶け拡がろうとして
も、前記溝の凹状部壁面が過剰な半田を保持することに
より、隣設されている溶融半田どうしがショートするこ
とはない。
実装時、溶融された半田が側方に溶け拡がろうとして
も、前記溝の凹状部壁面が過剰な半田を保持することに
より、隣設されている溶融半田どうしがショートするこ
とはない。
【００１４】従って、半田ボールのピッチはさらに狭く
することができ、しかもそれにより、ＢＧＡ型半導体装
置の外辺寸法を小さくすることができるので、同ＢＧＡ
型半導体装置のソリがより緩和され、同ＢＧＡ型半導体
装置に生起されるクラックは、より抑制されることにな
る。
することができ、しかもそれにより、ＢＧＡ型半導体装
置の外辺寸法を小さくすることができるので、同ＢＧＡ
型半導体装置のソリがより緩和され、同ＢＧＡ型半導体
装置に生起されるクラックは、より抑制されることにな
る。
【００１５】
【実施例】この発明の実施例を図面に基づき説明する。
【００１６】図１に示すように、ＢＧＡ型半導体装置Ａ
は、基板１と、モールド部２と、多数の半田ボール３と
により構成される。
は、基板１と、モールド部２と、多数の半田ボール３と
により構成される。
【００１７】モールド部２は、基板１に着接された半導
体チップと基板１との間がワイヤーボンディング等によ
り電気的に接続され、モールド樹脂によりモールド封止
されて形成される。
体チップと基板１との間がワイヤーボンディング等によ
り電気的に接続され、モールド樹脂によりモールド封止
されて形成される。
【００１８】半田ボール３は、リフローにより前記ＢＧ
Ａ型半導体装置Ａを実装基板Ｂへ装着、かつ、電気的に
接続するために使用される。
Ａ型半導体装置Ａを実装基板Ｂへ装着、かつ、電気的に
接続するために使用される。
【００１９】基板１の半田ボール３が装着された面に
は、溝４が形成されており、図２に示すように、溝４の
配設位置は基板１の中央から外側方向で隣設する各半田
ボール３間の間隙で、かつ、基板１の中央部を中心とす
る同心方形の各辺に位置する部分である。
は、溝４が形成されており、図２に示すように、溝４の
配設位置は基板１の中央から外側方向で隣設する各半田
ボール３間の間隙で、かつ、基板１の中央部を中心とす
る同心方形の各辺に位置する部分である。
【００２０】この溝４の配設については、図３または図
４に示すように、隣り合う半田ボール３間すべてに溝４
を配設した斜め格子状または正方格子状のものでもよ
く、基板１に生起されるソリを緩和させる配設とすれば
よい。
４に示すように、隣り合う半田ボール３間すべてに溝４
を配設した斜め格子状または正方格子状のものでもよ
く、基板１に生起されるソリを緩和させる配設とすれば
よい。
【００２１】また、溝４の断面形状は、図１のような台
形型切込み形状だけでなく、図５に示すような三角型切
込み形状、あるいは図示していないが半円型切込み形状
等でもよく、リフローの際の過剰な溶融半田を保持する
凹状部が形成されていればよい。
形型切込み形状だけでなく、図５に示すような三角型切
込み形状、あるいは図示していないが半円型切込み形状
等でもよく、リフローの際の過剰な溶融半田を保持する
凹状部が形成されていればよい。
【００２２】このような溝４を配設することにより、基
板１のソリが緩和され、基板１に生起されるクラックが
防止できるとともに、リフローにより半田ボール３が溶
融された際に、溝４の凹状部が過剰な溶融半田を保持
し、隣設している溶融半田間でのショートが防止され
る。
板１のソリが緩和され、基板１に生起されるクラックが
防止できるとともに、リフローにより半田ボール３が溶
融された際に、溝４の凹状部が過剰な溶融半田を保持
し、隣設している溶融半田間でのショートが防止され
る。
【００２３】さらに、溝４の形成により通気性が高めら
れ、ＢＧＡ型半導体装置Ａが発する熱の放熱性を向上さ
せることができる。
れ、ＢＧＡ型半導体装置Ａが発する熱の放熱性を向上さ
せることができる。
【００２４】さらに、本発明の効果をより高めるため
に、図６及び図７に示すように、実装基板Ｂ上にも溝Ｄ
を設けてもよい。
に、図６及び図７に示すように、実装基板Ｂ上にも溝Ｄ
を設けてもよい。
【００２５】同溝Ｄは、実装基板Ｂに配設されている半
田ボール３との接続端子部Ｃの間隙に設けられており、
リフローにより半田ボール３を溶融し、ＢＧＡ型半導体
装置Ａを実装基板Ｂに装着した際、前記溝Ｄの凹状部壁
面が過剰な半田を保持し、実装基板Ｂ側での溶融半田に
よるショートを防止することができる。
田ボール３との接続端子部Ｃの間隙に設けられており、
リフローにより半田ボール３を溶融し、ＢＧＡ型半導体
装置Ａを実装基板Ｂに装着した際、前記溝Ｄの凹状部壁
面が過剰な半田を保持し、実装基板Ｂ側での溶融半田に
よるショートを防止することができる。
【００２６】従って、各半田ボール３の配設間隔Ｅは、
さらに狭ピッチ形状とすることができるので、ＢＧＡ型
半導体装置Ａの外辺寸法をより小さくすることができ
る。
さらに狭ピッチ形状とすることができるので、ＢＧＡ型
半導体装置Ａの外辺寸法をより小さくすることができ
る。
【００２７】また、溝Ｄの配設位置を溝４と同じ配設と
することにより、半田ボール３間の通気性がさらに高ま
り、ＢＧＡ型半導体装置Ａが発する熱をより効率的に放
熱するころができる。
することにより、半田ボール３間の通気性がさらに高ま
り、ＢＧＡ型半導体装置Ａが発する熱をより効率的に放
熱するころができる。
【００２８】
【発明の効果】本発明によれば、ＢＧＡ型半導体装置に
おいて、半田ボールを装着する基板面に、各半田ボール
間の間隙に位置するように溝を形成したことにより、同
半導体装置の外辺寸法が大きくなっても、同半導体装置
のソリが同溝により緩和されることにより、クラックが
同半導体装置に生起することを防止することができる。
おいて、半田ボールを装着する基板面に、各半田ボール
間の間隙に位置するように溝を形成したことにより、同
半導体装置の外辺寸法が大きくなっても、同半導体装置
のソリが同溝により緩和されることにより、クラックが
同半導体装置に生起することを防止することができる。
【００２９】また、各半田ボール間の間隙部分に溝が形
成されていることにより、リフローによる実装時、溶融
された半田のうちの過剰な半田が側方に溶け拡がろうと
しても、前記溝の凹部壁面が同過剰な半田を保持し、隣
設する半田どうしがショートすることを防止することが
できる。
成されていることにより、リフローによる実装時、溶融
された半田のうちの過剰な半田が側方に溶け拡がろうと
しても、前記溝の凹部壁面が同過剰な半田を保持し、隣
設する半田どうしがショートすることを防止することが
できる。
【００３０】さらに、前記溝により隣設する半田ボール
どうしのショートが防止されることにより、半田ボール
の配設間隔をさらに狭くすることができ、ＢＧＡ型半導
体装置の外辺寸法を小さくすることができる。
どうしのショートが防止されることにより、半田ボール
の配設間隔をさらに狭くすることができ、ＢＧＡ型半導
体装置の外辺寸法を小さくすることができる。
【００３１】従って、ＢＧＡ型半導体装置のソリはさら
に緩和されるため、同ＢＧＡ型半導体装置に生起される
クラックの発生をさらに抑制することができる。
に緩和されるため、同ＢＧＡ型半導体装置に生起される
クラックの発生をさらに抑制することができる。
【図１】本発明に係るＢＧＡ型半導体装置の側面図であ
る。
る。
【図２】本発明に係るＢＧＡ型半導体装置の底面図であ
る。
る。
【図３】他の実施例のＢＧＡ型半導体装置の底面図であ
る。
る。
【図４】他の実施例のＢＧＡ型半導体装置の底面図であ
る。
る。
【図５】他の実施例のＢＧＡ型半導体装置の側面図であ
る。
る。
【図６】他の実施例の説明図である。
【図７】他の実施例の説明図である。
【図８】従来技術の説明図である。
Ａ ＢＧＡ型半導体装置 １ 基板 ２ モールド部 ３ 半田ボール ４ 溝
Claims (1)
- 【請求項１】 ＢＧＡ型半導体装置において、半田ボー
ル（３）を装着する基板（１）面に、各半田ボール
（３）間の間隙に位置するように溝（４）を形成したこ
とを特徴とするＢＧＡ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10177631A JP2000012732A (ja) | 1998-06-24 | 1998-06-24 | Ｂｇａ型半導体装置の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10177631A JP2000012732A (ja) | 1998-06-24 | 1998-06-24 | Ｂｇａ型半導体装置の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012732A true JP2000012732A (ja) | 2000-01-14 |
Family
ID=16034387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10177631A Pending JP2000012732A (ja) | 1998-06-24 | 1998-06-24 | Ｂｇａ型半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012732A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289979A (ja) * | 2001-03-26 | 2002-10-04 | Towa Corp | 電子部品及びその製造装置 |
| JP2003051568A (ja) * | 2001-08-08 | 2003-02-21 | Nec Corp | 半導体装置 |
| EP1334647A1 (en) * | 2000-10-20 | 2003-08-13 | Silverbrook Research Pty. Limited | An integrated circuit carrier |
| EP1410700A1 (en) * | 2000-10-20 | 2004-04-21 | Silverbrook Research Pty. Limited | Integrated circuit carrier with recesses |
| US7107674B2 (en) | 2000-10-20 | 2006-09-19 | Silverbrook Research Pty Ltd | Method for manufacturing a chip carrier |
| JP2006339278A (ja) * | 2005-05-31 | 2006-12-14 | Fujifilm Holdings Corp | 樹脂配線基板及びその接合方法 |
| JP2007242890A (ja) * | 2006-03-08 | 2007-09-20 | Nec Electronics Corp | テープ状配線基板及び半導体装置 |
| JP2007294584A (ja) * | 2006-04-24 | 2007-11-08 | Nec Electronics Corp | 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 |
| WO2010036623A1 (en) * | 2008-09-24 | 2010-04-01 | Maxim Integrated Products, Inc. | High-electrical-current wafer level packaging, high-electrical-current wlp electronic devices, and methods of manufacture thereof |
| US8785248B2 (en) | 2011-10-10 | 2014-07-22 | Maxim Integrated Products, Inc. | Wafer level packaging using a lead-frame |
| US8785244B2 (en) | 2011-10-10 | 2014-07-22 | Maxim Integrated Products, Inc. | Wafer level packaging using a lead-frame |
| JP2022533441A (ja) * | 2019-06-24 | 2022-07-22 | 維沃移動通信有限公司 | プリント回路基板アセンブリ及び端末 |
-
1998
- 1998-06-24 JP JP10177631A patent/JP2000012732A/ja active Pending
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7919872B2 (en) | 2000-10-20 | 2011-04-05 | Silverbrook Research Pty Ltd | Integrated circuit (IC) carrier assembly with first and second suspension means |
| EP1334647A4 (en) * | 2000-10-20 | 2006-05-03 | Silverbrook Res Pty Ltd | CARRIER FOR INTEGRATED CIRCUITS |
| US7402894B2 (en) | 2000-10-20 | 2008-07-22 | Silverbrook Research Pty Ltd | Integrated circuit carrier |
| EP1410700A1 (en) * | 2000-10-20 | 2004-04-21 | Silverbrook Research Pty. Limited | Integrated circuit carrier with recesses |
| US7402896B2 (en) | 2000-10-20 | 2008-07-22 | Silverbrook Research Pty Ltd | Integrated circuit (IC) carrier assembly incorporating serpentine suspension |
| EP1410700A4 (en) * | 2000-10-20 | 2006-05-03 | Silverbrook Res Pty Ltd | CARRIER FOR INTEGRATED CIRCUITS WITH SAVINGS |
| US7107674B2 (en) | 2000-10-20 | 2006-09-19 | Silverbrook Research Pty Ltd | Method for manufacturing a chip carrier |
| US7974102B2 (en) | 2000-10-20 | 2011-07-05 | Silverbrook Research Pty Ltd | Integrated circuit carrier assembly |
| US7187086B2 (en) | 2000-10-20 | 2007-03-06 | Silverbrook Research Pty Ltd | Integrated circuit arrangement |
| US7221043B1 (en) | 2000-10-20 | 2007-05-22 | Silverbrook Research Pty Ltd | Integrated circuit carrier with recesses |
| US7247941B2 (en) | 2000-10-20 | 2007-07-24 | Silverbrook Research Pty Ltd | Printed circuit board assembly with strain-alleviating structures |
| US7470995B2 (en) | 2000-10-20 | 2008-12-30 | Silverbrook Research Pty Ltd | Integrated circuit (IC) carrier assembly with suspension means |
| US7936063B2 (en) | 2000-10-20 | 2011-05-03 | Silverbrook Research Pty Ltd | Carrier assembly for an integrated circuit |
| US7307354B2 (en) | 2000-10-20 | 2007-12-11 | Silverbrook Research Pty Ltd | Integrated circuit (IC) carrier assembly incorporating an integrated circuit (IC) retainer |
| EP1334647A1 (en) * | 2000-10-20 | 2003-08-13 | Silverbrook Research Pty. Limited | An integrated circuit carrier |
| US7767912B2 (en) | 2000-10-20 | 2010-08-03 | Silverbrook Research Pty Ltd | Integrated circuit carrier arrangement with electrical connection islands |
| US7705452B2 (en) | 2000-10-20 | 2010-04-27 | Silverbrook Research Pty Ltd | Carrier assembly for an integrated circuit |
| US7479697B2 (en) | 2000-10-20 | 2009-01-20 | Silverbrook Research Pty Ltd | Resilient carrier assembly for an integrated circuit |
| JP2002289979A (ja) * | 2001-03-26 | 2002-10-04 | Towa Corp | 電子部品及びその製造装置 |
| JP2003051568A (ja) * | 2001-08-08 | 2003-02-21 | Nec Corp | 半導体装置 |
| JP4678241B2 (ja) * | 2005-05-31 | 2011-04-27 | 富士フイルム株式会社 | 樹脂配線基板 |
| JP2006339278A (ja) * | 2005-05-31 | 2006-12-14 | Fujifilm Holdings Corp | 樹脂配線基板及びその接合方法 |
| JP2007242890A (ja) * | 2006-03-08 | 2007-09-20 | Nec Electronics Corp | テープ状配線基板及び半導体装置 |
| JP2007294584A (ja) * | 2006-04-24 | 2007-11-08 | Nec Electronics Corp | 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 |
| WO2010036623A1 (en) * | 2008-09-24 | 2010-04-01 | Maxim Integrated Products, Inc. | High-electrical-current wafer level packaging, high-electrical-current wlp electronic devices, and methods of manufacture thereof |
| US8785248B2 (en) | 2011-10-10 | 2014-07-22 | Maxim Integrated Products, Inc. | Wafer level packaging using a lead-frame |
| US8785244B2 (en) | 2011-10-10 | 2014-07-22 | Maxim Integrated Products, Inc. | Wafer level packaging using a lead-frame |
| JP2022533441A (ja) * | 2019-06-24 | 2022-07-22 | 維沃移動通信有限公司 | プリント回路基板アセンブリ及び端末 |
| US11778744B2 (en) | 2019-06-24 | 2023-10-03 | Vivo Mobile Communication Co., Ltd. | Printed circuit board assembly and terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7820486B2 (en) | Method of fabricating a semiconductor device having a heat sink with an exposed surface | |
| US6469393B2 (en) | Semiconductor package and mount board | |
| US20120086111A1 (en) | Semiconductor device | |
| JP5853525B2 (ja) | 半導体チップの位置決め治具及び半導体装置の製造方法 | |
| US5444304A (en) | Semiconductor device having a radiating part | |
| US8524531B2 (en) | System and method for improving solder joint reliability in an integrated circuit package | |
| JP2000012732A (ja) | Ｂｇａ型半導体装置の構造 | |
| US8098496B2 (en) | Wiring board for semiconductor device | |
| JPH11111771A (ja) | 配線基板の接続方法、キャリア基板および配線基板 | |
| JPH08288658A (ja) | Ｂｇａパッケージ搭載用印刷配線基板 | |
| JPH1167947A (ja) | ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体 | |
| JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
| JP4214880B2 (ja) | 半導体装置 | |
| JP2002246512A (ja) | Ｂｇａパッケージの構造及び実装基板の構造 | |
| JP2006339595A (ja) | 半導体装置 | |
| JP2004140079A (ja) | エリアアレイ型半導体装置とそれを用いた電子回路基板 | |
| CN113284856B (zh) | 封装结构及其形成方法 | |
| JP2004221415A (ja) | 半導体パッケージの実装構造 | |
| WO2020095474A1 (ja) | 回路基板 | |
| JP2002359336A (ja) | 半導体装置 | |
| JP2007103681A (ja) | 半導体装置およびその製造方法 | |
| JP3164084B2 (ja) | 半導体装置のフレーム | |
| JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
| JPH10112514A (ja) | 半導体装置及びその製造方法 | |
| JPH1187601A (ja) | 半導体装置及び半導体装置ユニット及び半導体装置ユニットの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050902 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060113 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060303 |