JP2000077990A - デジタル位相比較器 - Google Patents

Abstract

(57)【要約】 【課題】 低コストで高性能な全デジタル回路で構成の
位相比較器を提供する。 【解決手段】 Ｄフリップフロップ１０，１２でラッチ
された信号は、排他的論理和ゲート２２で、排他的論理
和をとることにより位相差量が検出される。また、Ｄフ
リッブフロップ１６，１８の前後信号の排他的論理和を
とることにより、２つの波形のエッジが抽出される。こ
れらをＲＳフリップフロップ２６に供給することによっ
て、位相差の符号（進み位相か遅れ位相か）が検出され
る。位相差量及び位相差符号は、カウンタ３０に供給さ
れ、ここで位相差が検出される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２つの論理値信号
の位相差を比較し、比較結果をデジタル信号として出力
する場合に好適なデジタル位相比較器に関するものであ
る。

【０００２】

【従来の技術】２つの論理値信号の位相差を比較する位
相比較器としては、各種のものが知られている。例え
ば、代表的なものとして図４のような回路がある。同図
において、論理値信号Ａ，Ｂの位相を比較する比較回路
１００は、図示のように多数のＮＡＮＤゲート及びイン
バータによって構成されており、入力信号Ａ，Ｂの位相
がデジタル的に比較される。比較結果は、チャージポン
プ回路１０２に供給される。このチャージポンプ回路１
０２は、複数のＭＯＳトランジスタによって構成されて
おり、これによってアナログ信号の形で比較結果である
位相エラー信号が出力される。

【０００３】

【発明が解決しようとする課題】しかしながら、以上の
ような従来技術では、デジタルの比較回路１００の出力
段にアナログのチャージポンプ回路１０２が使用されて
いる。このため、これら全体をまとめてＬＳＩ化するこ
とが困難であるとともに、出力信号をデジタル信号とし
て扱うためには、Ａ／Ｄコンバータなどが必要になる。
また、位相比較器の特性を動的に変更することは、アナ
ログ回路を持つ関係上難かしい。更に、デジタル信号の
立ち上がりと立ち下がりの両方のエッジの位相差を検出
するには、図４のような回路が２組必要になり、回路が
複雑化してコストが上がってしまう。

【０００４】本発明は、以上の点に着目したもので、低
コストで高性能なデジタル位相比較器を提供すること
を、その目的とするものである。

【０００５】

【課題を解決するための手段】前記目的を達成するた
め、この発明は、２つの論理値信号の位相差を検出する
デジタル位相比較器において、前記２つの論理値信号の
位相差量を検出する位相差量検出手段(10，12，22，2
8)；前記２つの論理値信号の位相差の符号を検出する位
相差符号検出手段(16，18，20，24，26)；前記位相差量
検出手段によって検出された位相差信号を、前記位相差
符号検出手段によって検出された位相差の符号を利用し
て、デジタル信号に変換するビット列変換手段(30)；こ
れによって変換された位相差信号に対して所定の帯城の
フィルタリングを行うフィルタ手段(38)；を備えたこと
を特徴とする。

【０００６】主要な形態によれば、前記位相差量検出手
段及び位相差符号検出手段が、前記２つの論理値信号を
それぞれ順次ラッチする複数のラッチ手段と、これらラ
ッチ手段によってラッチされた論理値信号に対して排他
的論理和の演算を行う複数の演算手段とによって構成す
るとともに、前記ビット列変換手段が、前記位相差符号
に基づいて決定されたカウント方向に、前記位相差信号
をカウントするカウンタ手段によって構成される。

【０００７】更に他の形態によれば、前記ラッチ手段の
動作の基準となるクロック，前記フィルタ手段及びカウ
ンタ手段のラッチクロック，前記フィルタ手段の特性を
変更する制御手段が設けられる。

【０００８】

【発明の実施の形態】以下、図１及び図２を参照しなが
ら本発明の実施の形態について詳細に説明する。図１
は、本発明の実施形態の構成を示すブロック図である。
図２は、図１に対応するタイミングチャートである。

【０００９】図１において、Ｄフリップフロップ１０の
Ｑ出力側（非反転出力側）は、Ｄフリップフロップ１
６，排他的論理和ゲート２０及び排他的論理和ゲート２
２にそれぞれ接続されている。Ｄフリップフロップ１６
のＱ出力側は、排他的論理和ゲート２０に接続されてい
る。排他的論理和ゲート２０の出力側は、ＲＳフリップ
フロップ２６のＳ端子に接続されている。

【００１０】一方、Ｄフリップフロップ１２のＱ出力側
は、Ｄフリップフロップ１８，排他的論理和ゲート２４
及び排他的論理和ゲート２２にそれぞれ接続されてい
る。Ｄフリップフロップ１８のＱ出力側は、排他的論理
和ゲート２４に接続されている。排他的論理和ゲート２
４の出力側は、ＲＳフリップフロップ２６のＲ端子に接
続されている。排他的論理和ゲート２２の出力側は、Ｄ
フリップフロップ２８のＤ端子に接続されている。Ｄフ
リップフロップ２８のＱ出力側は、カウンタ３０のＥＮ
ＡＢＬＥ端子に接続されている。

【００１１】ＲＳフリップフロップ２６のＱ出力側は、
カウンタ３０のＵＰ／ＤＯＷＮ端子に接続されている。
カウンタ３０の出力側は、デジタルフィルタ３８に接続
されている。

【００１２】コントローラ３６の出力側は、クロック１
４，１／Ｎ分周器３２及びデジタルフィルタ３８にそれ
ぞれ接続されている。クロック１４の出力側は、Ｄフリ
ップフロップ１０，１２，１６，１８，２８，ＲＳフリ
ップフロップ２６，カウンタ３０の各ＣＬＫ端子及び１
／Ｎ分周器３２のＩＮ端子にそれぞれ接続されている。
１／Ｎ分周器３２の出力側は、ラッチクロック生成器３
４に接続されている。ラッチクロック生成器３４の出力
側は、カウンタ３０のＲＥＳＥＴ端子及びデジタルフィ
ルタ３８に接続されている。

【００１３】次に、以上の各部の動作を説明する。Ｄフ
リップフロップ１０，１２には、それぞれ図２に示す論
理値信号Ａ及びＢが入力され、Ｄフリップフロップ１０
及び１２で図２に示すクロック信号ＣＬＯＣＫの立ち上
がりタイミングでラッチされる。ラッチされた信号波形
は、図２にＬＡＣＨＡ及びＬＡＣＨＢで示されている。
排他的論理和ゲート２２では、ラッチされた２つのビッ
ト列の対応するビットが異なるとき１になる論理演算を
行う。従って、排他的論理和ゲート２２では、ラッチさ
れた信号の排他的論理和がとられることにより位相差量
が検出される。

【００１４】Ｄフリッブフロップ１６及び排他的論理和
ゲート２０では、Ｄフリッブフロップ１０の前後のラッ
チ信号の排他的論理和をとることにより、信号波形Ａの
エッジが抽出される（図２のＸＯＲ１）。抽出されたエ
ッジ信号は、ＲＳフリップフロップ２６のＳ端子に入力
される。Ｄフリッブフロップ１８及び排他的論理和ゲー
ト２４では、Ｄフリッブフロップ１２の前後のラッチ信
号の排他的論理和をとることにより、信号波形Ｂのエッ
ジが抽出される（図２のＸＯＲ２）。抽出されたエッジ
信号は、ＲＳフリップフロップ２６のＲ端子に入力され
る。

【００１５】ＲＳフリップフロップ２６では、Ｓ及びＲ
の各端子にそれぞれ入力された信号により位相差の符
号，すなわち進み位相か遅れ位相かが検出される（図２
のＵＰ／ＤＯＷＮ）。検出された位相差の符号信号は、
カウンタ３０のＵＰ／ＤＯＷＮ端子に入力される。位相
差量と位相差の符号信号のタイミングを合わせるため、
排他的論理和ゲート２２から検出された位相差量信号
は、Ｄフリップフロップ２８を介してカウンタ３０のＥ
ＮＡＢＬＥ端子に入力される。

【００１６】カウンタ３０では、検出された位相差量信
号が適当なクロックでカウントされて、デジタル信号と
して出力される。すなわち、カウンタ３０では、ＲＳフ
リップフロップ２６で検出された位相差の符号信号に基
づいてカウントアップ，カウントダウンのいずれかが決
定される。例えば、位相差の符号信号が論理値の「１」
の進み位相の状態ではアップカウンタ、論理値の「０」
の遅れ位相の状態ではダウンカウンタという具合であ
る。そして、ＥＮＡＢＬＥ端子が論理値の「１」のと
き、すなわち位相差量信号が位相差があることを示す論
理値の「１」の状態のとき、カウント動作が行われる。
カウンタ３０のカウント値である出力信号は、１／Ｎ分
周器３２によって生成されたタッチクロックによってデ
ジタルフィルタ３８に送られるとともに、カウンタ３０
の値がリセットされる。デジタルフィルタ３８では、適
切な帯域のフィルタリングが行われる。これによって、
位相のデジタル信号が得られる。

【００１７】図３は、前記形態のデジタル位相比較器
を、光ディスクのトラッキングエラー検出に適用した実
施例である。図３において、４分割のフォトディテクタ
５０の各分割出力は、トラッキングエラーに応じた位相
差を含んだ信号である。これらの分割信号は、Ｉ−Ｖア
ンプ５２〜５８を介して、位相差補正用のディレイ回路
６０〜６６にそれぞれ供給される。そして、フォトディ
テクタ５０のうちの対角に位置するものの信号が加算さ
れる。すなわち、ディレイ回路６０，６４の出力が加算
器６８で加算され、ディレイ回路６２，６６の出力が加
算器７０で加算される。加算信号は、コンパレータ７
２，７４でそれぞれ２値化（デジタル化）される。そし
て、デジタル化された２つのデジタル信号Ａ，Ｂが、上
述したデジタル位相比較器８０に供給される。デジタル
位相比較器８０では、上述したようにして信号Ａ，Ｂの
位相比較が行われ、それらの位相差信号，すなわちデジ
タルのトラッキングエラー信号が得られる。

【００１８】更に、以上の動作において、コントローラ
３６は、クロック１４の周波数（例えば１００ＭＨ
ｚ），１／Ｎ分周器３２の分周数Ｎ（例えばＮ＝５１
２）及びデジタルフィルタ３８の帯域を制御する。クロ
ック１４は、Ｄフリップフロップ１０，１２，１６，１
８，２８，ＲＳフリップフロップ２６及びカウンタ３０
のクロック信号（図２のＣＬＯＣＫ）を提供する。１／
Ｎ分周器３２及びラッチクロック生成器３４によってリ
セット信号が生成され、カウンタ３０及びデジタルフィ
ルタ３８に提供される。カウンタ３０は、このリセット
信号に基づいてラッチと同時にリセットされる。これら
により、クロック，デジタル変換，デジタルフィルタリ
ングの特性が適時変更される。

【００１９】

【発明の効果】以上説明したように、本発明によれば、
次のような効果が得られる。 （１） 位相比較器のすべての回路がクロックに同期し
たデジタル回路で構成されており、全体をＬＳＩ化する
ことができる。 （２） 論理値信号の立ち上がりと立ち下がりの両方の
位相差を１つの回路で比較でき、回路の簡単化，低コス
ト化が可能である。 （３） すべてデジタル回路で構成可能なので、位相比
較器の特性を簡単に適宜変更することができる。 （４） 入力信号より十分高い周波数の動作クロックを
用いることにより、精度も十分確保することができる。 （５） 普通のトラッキング時とサーチなどの特殊処理
時という具合に、位相比較器の性能をそれぞれの特性に
応じた最適な状態にすることが可能である。

【図面の簡単な説明】

【図１】本発明の実施形態の構成を示すブロック図であ
る。

【図２】図１に対応するタイミングチャートである。

【図３】前記形態を、光ディスクのトラッキングエラー
検出に適用した実施例を示すブロック図である。

【図４】従来の位相比較器の構成を示す図である。

【符号の説明】

１０，１２，１６，１８，２８…Ｄフリップフロップ １４…クロック ２０，２２，２４…排他的論理和ゲート ２６…ＲＳフリップフロップ ３０…カウンタ ３２…１／Ｎ分周器 ３４…ラッチクロック生成器 ３６…コントローラ ３８…デジタルフィルタ ５０…フォトディテクタ ５２〜５８…アンプ ６０〜６６…ディレイ回路 ６８，７０…加算器 ７２，７４…コンパレータ ８０…デジタル位相比較器 １００…比較回路 １０２…チャージポンプ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ２つの論理値信号の位相差を検出するデ
   ジタル位相比較器において、 前記２つの論理値信号の位相差量を検出する位相差量検
   出手段；前記２つの論理値信号の位相差の符号を検出す
   る位相差符号検出手段；前記位相差量検出手段によって
   検出された位相差信号を、前記位相差符号検出手段によ
   って検出された位相差の符号を利用して、デジタル信号
   に変換するビット列変換手段；これによって変換された
   位相差信号に対して所定の帯城のフィルタリングを行う
   フィルタ手段；を備えたことを特徴とするデジタル位相
   比較器。
2. 【請求項２】 前記位相差量検出手段及び位相差符号検
   出手段を、前記２つの論理値信号をそれぞれ順次ラッチ
   する複数のラッチ手段と、これらラッチ手段によってラ
   ッチされた論理値信号に対して排他的論理和の演算を行
   う複数の演算手段とによって構成するとともに、 前記ビット列変換手段を、前記位相差符号に基づいて決
   定されたカウント方向に、前記位相差信号をカウントす
   るカウンタ手段によって構成したことを特徴とする請求
   項１記載のデジタル位相比較器。
3. 【請求項３】 前記ラッチ手段の動作の基準となるクロ
   ック，前記フィルタ手段及びカウンタ手段のラッチクロ
   ック，前記フィルタ手段の特性を変更する制御手段を備
   えたことを特徴とする請求項２記載のデジタル位相比較
   器。