JP2000066368A - Photomask, phase-shift mask and their production - Google Patents
Photomask, phase-shift mask and their productionInfo
- Publication number
- JP2000066368A JP2000066368A JP23882498A JP23882498A JP2000066368A JP 2000066368 A JP2000066368 A JP 2000066368A JP 23882498 A JP23882498 A JP 23882498A JP 23882498 A JP23882498 A JP 23882498A JP 2000066368 A JP2000066368 A JP 2000066368A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- shielding film
- light
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、フォトマスク等に
関するもので、より具体的には、半導体集積回路や半導
体デバイス、ＳＡＷデバイス等の電子部品の作製に使用
される位相シフトマスクに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photomask and the like, and more particularly, to a phase shift mask used for manufacturing electronic components such as semiconductor integrated circuits, semiconductor devices, and SAW devices. .
【０００２】[0002]
【従来の技術】半導体集積回路やＳＡＷデバイス等の電
子部品は、デバイスを形成する基板上に塗布されたレジ
ストに所望のパターンを露光した後、エッチング等を行
う、フォトリソグラフィー工程を繰り返すことによって
製造されている。このようなフォトリソグラフィー工程
に使用されるフォトマスクは、半導体集積回路等の高性
能化、高集積化に伴いますます高精度なものが要求され
る傾向にある。そこで、開発されてきたのが位相シフト
マスクである。その中でも代表的な基板エッチング型レ
ベンソン方式位相シフトマスクは、マスク上に隣接する
開口部の基板が交互にエッチングされた構造をしてい
る。具体的には図９に示すように、隣り合う開口部２
５，２６の一方の基板１８がエッチングされており、該
開口部を通過する光の位相が１８０°変化する。したが
って、開口部２５，２６を通過する光は互いに逆位相と
なるため、光の干渉が避けられることとなり、通常のフ
ォトマスクにおける光学的な解像限界を超えた解像を可
能とする。2. Description of the Related Art Electronic components such as semiconductor integrated circuits and SAW devices are manufactured by repeating a photolithography process in which a resist applied on a substrate for forming a device is exposed to a desired pattern and then etched. Have been. A photomask used in such a photolithography process tends to be required to be more and more accurate as the performance and integration of a semiconductor integrated circuit and the like are increased. Therefore, a phase shift mask has been developed. Among them, a typical substrate-etching type Levenson type phase shift mask has a structure in which substrates at openings adjacent to each other on the mask are alternately etched. Specifically, as shown in FIG.
One of the substrates 18 is etched, and the phase of light passing through the opening changes by 180 °. Therefore, the lights passing through the openings 25 and 26 have phases opposite to each other, so that light interference can be avoided, and resolution exceeding the optical resolution limit of a normal photomask can be achieved.
【０００３】この基板エッチング型レベンソン方式位相
シフトマスクを作製する方法を図６および図７を用いて
説明する。図６は、図７のＷ−Ｗ線における断面図を、
位相シフトマスク作製の工程にしたがって示したもので
ある。まず、図６（ａ）に示すように、透明な絶縁基板
１１上に導電性を有するＣｒ系遮光膜１２をスパッタリ
ング法で形成する。続いて、図６（ｂ）、図７に示すよ
うに、遮光膜１２をフォトリソグラフィー技術を用いて
エッチングし、所望の遮光膜パターン１３を形成する。
次いで、図６（ｃ）に示すように、遮光膜パターン１３
を含む基板１１上にレジスト１４を塗布した後、図６
（ｄ）に示すように、電子線描画装置を用いてレジスト
１４をエッチングする。次いで、図６（ｅ）に示すよう
に、このレジスト１４および遮光膜パターン１３をマス
クとして基板１１をエッチングした後、最後に、図６
（ｆ）に示すようにレジスト１４を除去すると、基板エ
ッチング型レベンソン方式位相シフトマスクが完成す
る。A method of fabricating the substrate-etching type Levenson type phase shift mask will be described with reference to FIGS. FIG. 6 is a sectional view taken along line WW in FIG.
This is shown according to the steps of manufacturing the phase shift mask. First, as shown in FIG. 6A, a conductive Cr-based light-shielding film 12 is formed on a transparent insulating substrate 11 by a sputtering method. Subsequently, as shown in FIGS. 6B and 7, the light-shielding film 12 is etched using a photolithography technique to form a desired light-shielding film pattern 13.
Next, as shown in FIG.
After applying the resist 14 on the substrate 11 including
As shown in (d), the resist 14 is etched using an electron beam lithography apparatus. Next, as shown in FIG. 6E, the substrate 11 is etched using the resist 14 and the light-shielding film pattern 13 as a mask.
When the resist 14 is removed as shown in (f), a substrate-etched Levenson type phase shift mask is completed.
【０００４】以上のようなプロセスを経て完成された位
相シフトマスクを使って、１／５縮小転写ｉ線ステッパ
ーで、デバイスを形成する基板上にフォトリソグラフィ
ーを行うことによって、基板上のレジストのパターニン
グを行う。Using a phase shift mask completed through the above process, photolithography is performed on a substrate on which a device is to be formed by a 1/5 reduction transfer i-line stepper, thereby patterning a resist on the substrate. I do.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、図６、
および、図７に示すような従来の位相シフトマスク作製
方法では、導電性を有する遮光膜パターン１３は絶縁基
板１１上で電気的に孤立し、絶縁されている。したがっ
て、図６（ｃ）、（ｄ）の工程において、電子線を照射
してレジストにパターニングを行うと、レジストがチャ
ージアップして電子線が曲げられ、レジストパターニン
グ精度が劣化する。そのため、所望の位相シフトマスク
が作製できないという問題があった。However, FIG.
Further, in the conventional phase shift mask manufacturing method as shown in FIG. 7, the light-shielding film pattern 13 having conductivity is electrically isolated and insulated on the insulating substrate 11. Therefore, in the steps of FIGS. 6C and 6D, if the resist is patterned by irradiating an electron beam, the resist is charged up and the electron beam is bent, thereby deteriorating the resist patterning accuracy. Therefore, there is a problem that a desired phase shift mask cannot be manufactured.
【０００６】そこで、レジストのチャージアップを防ぐ
ため、図８に示すように、透明な絶縁基板１５上にＩＴ
ＯやＳｎＯ2等からなる透明導電膜１６を形成した上に
遮光膜１７をパターニングする方法が提案されている。
しかし、 ＩＴＯやＳｎＯ2等からなる透明導電膜１６は
エッチング除去することが非常に難しいため、基板エッ
チング型レベンソン方式位相シフトマスクを作製する際
には、透明導電膜１６の存在により基板のエッチングが
妨げられる、という新たな問題が生じる。Therefore, in order to prevent charge-up of the resist, as shown in FIG.
A method has been proposed in which a light-shielding film 17 is patterned after a transparent conductive film 16 made of O, SnO 2 or the like is formed.
However, since the transparent conductive film 16 made of ITO, SnO 2 or the like is very difficult to remove by etching, when the substrate-etching type Levenson type phase shift mask is manufactured, the substrate is etched by the presence of the transparent conductive film 16. A new problem arises:
【０００７】従って、本発明の目的は、基板エッチング
型レベンソン方式位相シフトマスクの作製に適用でき
る、レジストのチャージアップを防ぎレジストパターニ
ングの精度の高い位相シフトマスクの作製方法を提供す
ることにある。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method of manufacturing a phase shift mask which can be applied to the manufacture of a substrate-etching type Levenson type phase shift mask and which prevents resist charge-up and has high resist patterning accuracy.
【０００８】[0008]
【課題を解決するための手段】この発明は、フォトマス
ク、位相シフトマスク、およびその作製方法に向けられ
るものであって、上述した技術的課題を解決するため、
次のような構成を備えることを特徴としている。SUMMARY OF THE INVENTION The present invention is directed to a photomask, a phase shift mask, and a method of manufacturing the same.
It is characterized by having the following configuration.
【０００９】すなわち、この発明は、基板上に遮光膜パ
ターンであるデバイス用パターンと接地用パターンとを
形成する工程と、前記基板をレジスト膜で被覆する工程
と、電子線を用いて前記レジスト膜をパターニングし、
レジストパターンを形成する工程と、前記レジストパタ
ーンをマスクとして前記基板をエッチングする工程と、
を有する位相シフトマスク作製方法において、前記デバ
イス用パターンと前記接地用パターンとは解像限界線幅
よりも細い線幅の接続用遮光膜パターンによって接続さ
れており、前記レジスト膜のパターニング時に、前記接
地用パターンが接地されていることを特徴とする。That is, the present invention provides a process for forming a device pattern and a grounding pattern as a light shielding film pattern on a substrate, a process for covering the substrate with a resist film, and a process for forming the resist film using an electron beam. Patterning,
Forming a resist pattern, and etching the substrate using the resist pattern as a mask,
Wherein the device pattern and the grounding pattern are connected by a connection light-shielding film pattern having a line width smaller than a resolution limit line width, and when patterning the resist film, The ground pattern is grounded.
【００１０】このように、絶縁基板上に孤立している遮
光膜パターンを接地することによって、レジストのパタ
ーニングに際して、レジストのチャージアップを防ぐこ
とができる。これによって、レジストパターニングの精
度を高めることができる。As described above, by grounding the light-shielding film pattern isolated on the insulating substrate, it is possible to prevent charge-up of the resist when patterning the resist. Thereby, the accuracy of resist patterning can be improved.
【００１１】また、絶縁基板上に孤立している遮光膜パ
ターンは、使用する露光装置の解像限界線幅よりも細い
線幅の接続用遮光膜パターンを介して接地されている。
このため、この位相シフトマスクを使って、デバイスを
形成する基板上にフォトリソグラフィーを行っても、該
接続用遮光膜パターンは転写されないため、必要な遮光
膜パターンのみが得られることとなる。The light-shielding film pattern isolated on the insulating substrate is grounded via a connection light-shielding film pattern having a line width smaller than the resolution limit line width of the exposure apparatus to be used.
For this reason, even if photolithography is performed on a substrate on which a device is formed using this phase shift mask, the connection light-shielding film pattern is not transferred, so that only a necessary light-shielding film pattern can be obtained.
【００１２】[0012]
【発明の実施の形態】本発明の実施形態の一例を図１か
ら図５を用いて説明する。図１は、本発明の一実施形態
における位相シフトマスクの作製工程を示した断面図で
あり、図２は、図１（ｂ）の工程を示す平面図、図３
は、図１（ｂ）の工程の別の実施形態を示す平面図、図
４は、図１（ｃ）の工程を示す平面図、図５は、図１
（ｄ）の工程を示す平面図である。なお、図１（ｂ）、
図１（ｃ）、図１（ｄ）は、それぞれ、図２のＸ−Ｘ
線、図４のＹ−Ｙ線、図５のＺ−Ｚ線における断面図を
示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing a step of manufacturing a phase shift mask according to an embodiment of the present invention. FIG. 2 is a plan view showing the step of FIG.
Is a plan view showing another embodiment of the step of FIG. 1B, FIG. 4 is a plan view showing the step of FIG. 1C, and FIG.
It is a top view showing a process of (d). In addition, FIG.
FIGS. 1C and 1D respectively show XX of FIG.
FIG. 6 is a cross-sectional view taken along line YY in FIG. 4 and line ZZ in FIG. 5.
【００１３】まず、図１（ａ）に示すように、透明な絶
縁基板１上に遮光膜２を形成する。具体的には、基板材
料には、ＡｒＦエキシマレーザー光（波長１９３ｎｍ）
より長い波長の光に対して光透過率が６０％以上である
もの、例えば、石英、ＣａＦ、水晶、Ａｌ2Ｏ3等を用い
る。また、遮光膜材料には、ＡｒＦエキシマレーザー光
（波長１９３ｎｍ）よりも長い波長の光に対して光透過
率が２０％以下であるものを用い、例えば、Ｃｒ系遮光
膜である上層Ｃｒ2Ｏ3（膜厚３０ｎｍ）／下層Ｃｒ（膜
厚７０ｎｍ）薄膜をスパッタリング法により形成する。
また、遮光膜材料には、 Ｃｒ系遮光膜以外に、Ｗ、Ｃ
ｕ、Ａｌ、Ｔｉ、Ｔａなどを用いてもよい。First, a light-shielding film 2 is formed on a transparent insulating substrate 1 as shown in FIG. Specifically, the substrate material is ArF excimer laser light (wavelength 193 nm).
A material having a light transmittance of 60% or more for light having a longer wavelength, for example, quartz, CaF, quartz, Al 2 O 3 or the like is used. Further, the light-shielding film material, ArF excimer used as light transmittance is 20% or less with respect to the laser beam having a wavelength longer than (wavelength 193 nm) light, for example, the upper layer Cr 2 O is a Cr-based light-shielding film 3 (thickness: 30 nm) / lower Cr (thickness: 70 nm) thin film is formed by a sputtering method.
The light-shielding film materials include W, C, in addition to the Cr-based light-shielding film.
u, Al, Ti, Ta or the like may be used.
【００１４】つづいて、 図１（ｂ）に示すように、遮
光膜２をフォトリソグラフィー技術を用いたエッチング
によりパターニングする。具体的には、図２に示すよう
に、デバイス用パターン４と接地用パターン５とを形成
し、その間を例えば線幅０．５μｍの接続用遮光膜パタ
ーン６で電気的に接続する。このように遮光膜パターン
８は、デバイス用パターン４と接地用パターン５と接続
用遮光膜パターン６との３つの部分よりなる。接地用パ
ターン５は、基板上のデバイス特性に影響を与えない部
分に形成すればよい。したがって、例えば図３に示すよ
うに、基板上の素子となる部分を囲むように接地用パタ
ーン７を形成してもよい。なお、１／５縮小ステッパー
を用いる場合では、接続用遮光膜パターンの線幅（Ｗ）
は、フォトリソグラフィの露光波長（λ（μｍ））と転
写縮小率（α）を含む次式によりもとまる値以下とす
る。Subsequently, as shown in FIG. 1B, the light-shielding film 2 is patterned by etching using a photolithography technique. Specifically, as shown in FIG. 2, a device pattern 4 and a ground pattern 5 are formed, and the space between them is electrically connected by a connection light-shielding film pattern 6 having a line width of, for example, 0.5 μm. As described above, the light-shielding film pattern 8 is composed of three parts: the device pattern 4, the ground pattern 5, and the connection light-shielding film pattern 6. The ground pattern 5 may be formed on a portion of the substrate that does not affect device characteristics. Therefore, for example, as shown in FIG. 3, the ground pattern 7 may be formed so as to surround a portion to be an element on the substrate. When a 1/5 reduction stepper is used, the line width (W) of the connection light-shielding film pattern is used.
Is set to be equal to or less than a value obtained by the following equation including the exposure wavelength (λ (μm)) of photolithography and the transfer reduction ratio (α).
【００１５】Ｗ＜λ×（１／α） 具体的には、ｉ線露光の場合は１．８２５μｍ以下、Ｋ
ｒＦエキシマレーザ露光の場合は１．２４μｍ以下、Ａ
ｒＦエキシマレーザ露光の場合は０．９６５μｍ以下で
あればよい。W <λ × (1 / α) Specifically, in the case of i-line exposure, it is 1.825 μm or less, and K
1.24 μm or less for rF excimer laser exposure
In the case of rF excimer laser exposure, it may be 0.965 μm or less.
【００１６】次いで、図１（ｃ）、図４に示すように、
遮光膜パターン８を含む基板１上にレジスト３を塗布す
る。レジスト３には、例えば、ネガ型ＥＢ（電子線）レ
ジストを用いる。続いて、接地用パターン５（あるいは
７）にアースピン（図示せず）を接触させ、接地を行
う。但し、図３に示すような接地用パターンを用いる場
合、十分な接地面積が確保できるため、接地は必ずしも
アースピンの接触によって行う必要はない。Next, as shown in FIGS. 1 (c) and 4,
A resist 3 is applied on the substrate 1 including the light shielding film pattern 8. As the resist 3, for example, a negative EB (electron beam) resist is used. Subsequently, an earth pin (not shown) is brought into contact with the ground pattern 5 (or 7) to perform grounding. However, when a grounding pattern as shown in FIG. 3 is used, a sufficient grounding area can be ensured, so that grounding does not necessarily have to be performed by contacting a ground pin.
【００１７】次いで、図１（ｄ）、図５に示すように、
レジスト３を電子線描画装置を用いてパターニングす
る。パターニングは、例えば、現像液で未露光部のレジ
ストを溶解除去することにより行う。この際、遮光膜用
パターンは接地されているため、電子線を照射してパタ
ーニングをしても、レジストがチャージアップせず電子
線が曲げられることはない。Next, as shown in FIGS. 1 (d) and 5,
The resist 3 is patterned using an electron beam lithography apparatus. The patterning is performed, for example, by dissolving and removing the unexposed portion of the resist with a developer. At this time, since the pattern for the light shielding film is grounded, the resist is not charged up and the electron beam is not bent even if patterning is performed by irradiating the electron beam.
【００１８】次いで、図１（ｅ）に示すように、このレ
ジストパターン３および遮光膜パターン８をマスクとし
て、基板１をエッチングする。この際、基板１と遮光膜
パターン８はエッチングの選択性が高いため、レジスト
パターン３だけでなく遮光膜パターン８もエッチングの
マスクとしての機能を果たす。エッチングは、例えば、
フッ酸を用いたウエットエッチングやフッ素系プラズマ
を用いた反応性イオンエッチングによって行う。Next, as shown in FIG. 1E, the substrate 1 is etched using the resist pattern 3 and the light-shielding film pattern 8 as a mask. At this time, since the substrate 1 and the light shielding film pattern 8 have high etching selectivity, not only the resist pattern 3 but also the light shielding film pattern 8 functions as an etching mask. Etching, for example,
This is performed by wet etching using hydrofluoric acid or reactive ion etching using fluorine-based plasma.
【００１９】最後に、図１（ｆ）に示すように、レジス
ト３を剥離することによって、基板エッチング型レベン
ソン方式位相シフトマスクが得られる。Finally, as shown in FIG. 1 (f), by removing the resist 3, a substrate-etching type Levenson type phase shift mask is obtained.
【００２０】以上の工程を経て完成された位相シフトマ
スクを用いて、例えば、１／５縮小転写ｉ線ステッパー
で、デバイスを形成する基板上にフォトリソグラフィー
を行い、レジストのパターニングを行う。Using the phase shift mask completed through the above steps, photolithography is performed on a substrate on which a device is to be formed by, for example, a 1/5 reduced transfer i-line stepper to pattern a resist.
【００２１】[0021]
【発明の効果】このように、絶縁基板上に孤立している
デバイス用パターンを使用する露光装置の解像限界線幅
よりも細い線幅の接続用遮光膜パターンを介して接地す
ることによって、電子線を用いたレジストのパターニン
グに際して、レジストのチャージアップを防ぐことがで
き、レジストパターニングの精度を高めることができ
る。As described above, by grounding via the connection light-shielding film pattern having a line width narrower than the resolution limit line width of the exposure apparatus using the device pattern isolated on the insulating substrate, When patterning a resist using an electron beam, charge-up of the resist can be prevented, and the accuracy of resist patterning can be increased.
【００２２】また、絶縁基板上に孤立しているデバイス
用パターンは、使用する露光装置の解像限界線幅よりも
細い線幅の接続用遮光膜パターンによって、接地用パタ
ーンと接続されている。このため、この位相シフトマス
クを使って、デバイスを形成する基板上にフォトリソグ
ラフィーを行うと、該接続用遮光膜パターンは転写され
ないため、必要な遮光膜パターンのみが得られることと
なり、デバイスへの影響もない。The device pattern isolated on the insulating substrate is connected to the ground pattern by a connection light-shielding film pattern having a line width smaller than the resolution limit line width of the exposure apparatus to be used. Therefore, if photolithography is performed on a substrate on which a device is formed using this phase shift mask, the connection light-shielding film pattern will not be transferred, so that only the necessary light-shielding film pattern will be obtained, and the device will not be used. No effect.
【００２３】以上のように、本発明によれば、基板エッ
チング型レベンソン方式位相シフトマスクの作製に際し
て、レジストのチャージアップを防ぎレジストパターニ
ングの精度の高い位相シフトマスクの作製方法を提供す
ることができる。As described above, according to the present invention, it is possible to provide a method for manufacturing a phase shift mask that prevents charge-up of a resist and has high resist patterning accuracy when manufacturing a substrate-etched Levenson type phase shift mask. .
【図１】この発明の一実施形態による位相シフトマスク
の作製方法に含まれる代表的な工程を順次示す断面図で
ある。FIG. 1 is a sectional view sequentially showing typical steps included in a method for manufacturing a phase shift mask according to an embodiment of the present invention.
【図２】この発明の一実施形態による位相シフトマスク
の作製方法に含まれる工程を示す平面図である。FIG. 2 is a plan view showing steps included in a method for manufacturing a phase shift mask according to one embodiment of the present invention.
【図３】この発明の一実施形態による位相シフトマスク
の作製方法に含まれる工程を示す平面図である。FIG. 3 is a plan view showing steps included in a method for manufacturing a phase shift mask according to one embodiment of the present invention.
【図４】この発明の一実施形態による位相シフトマスク
の作製方法に含まれる工程を示す平面図である。FIG. 4 is a plan view showing steps included in a method for manufacturing a phase shift mask according to one embodiment of the present invention.
【図５】この発明の一実施形態による位相シフトマスク
の作製方法に含まれる工程を示す平面図である。FIG. 5 is a plan view showing steps included in a method for manufacturing a phase shift mask according to one embodiment of the present invention.
【図６】従来の位相シフトマスクの作製方法に含まれる
代表的な工程を順次示す断面図である。FIG. 6 is a sectional view sequentially showing typical steps included in a conventional method for manufacturing a phase shift mask.
【図７】従来の位相シフトマスクの作製方法に含まれる
工程を示す平面図である。FIG. 7 is a plan view showing steps included in a conventional method for manufacturing a phase shift mask.
【図８】従来の位相シフトマスクの作製方法に含まれる
工程を示す断面図である。FIG. 8 is a cross-sectional view showing steps included in a conventional method for manufacturing a phase shift mask.
【図９】基板エッチング型レベンソン方式位相シフトマ
スクを示す断面図である。FIG. 9 is a sectional view showing a substrate-etched Levenson type phase shift mask.
１ 基板 ２ 遮光膜 ３ レジスト ８ 遮光膜パターン DESCRIPTION OF SYMBOLS 1 Substrate 2 Light shielding film 3 Resist 8 Light shielding film pattern
Claims (5)
が、露光装置の解像限界線幅よりも細い線幅の接続用遮
光膜パターンによって接続されていることを特徴とする
フォトマスク。1. A photomask, wherein two or more light-shielding film patterns on the photomask are connected by a connection light-shielding film pattern having a line width smaller than a resolution limit line width of an exposure apparatus.
バイス用パターンと接地用パターンとが、露光装置の解
像限界線幅よりも細い線幅の接続用遮光膜パターンによ
って接続されていることを特徴とするフォトマスク。2. A light-shielding film pattern on a photomask, wherein a device pattern and a grounding pattern are connected by a connection light-shielding film pattern having a line width smaller than a resolution limit line width of an exposure apparatus. A characteristic photomask.
が、露光装置の解像限界線幅よりも細い線幅の接続用遮
光膜パターンによって接続されていることを特徴とする
位相シフトマスク。3. A phase shift mask, wherein two or more light-shielding film patterns on a photomask are connected by a connection light-shielding film pattern having a line width smaller than a resolution limit line width of an exposure apparatus.
バイス用パターンと接地用パターンとが、露光装置の解
像限界線幅よりも細い線幅の接続用遮光膜パターンによ
って接続されていることを特徴とする位相シフトマス
ク。4. A light-shielding film pattern on a photomask, wherein the device pattern and the ground pattern are connected by a connection light-shielding film pattern having a line width smaller than the resolution limit line width of the exposure apparatus. Characterized phase shift mask.
パターンと接地用パターンとを形成する工程と、 前記基板をレジスト膜で被覆する工程と、 電子線を用いて前記レジスト膜をパターニングし、レジ
ストパターンを形成する工程と、 前記レジストパターンをマスクとして前記基板をエッチ
ングする工程と、を有する位相シフトマスク作製方法に
おいて、 前記デバイス用パターンと前記接地用パターンとは解像
限界線幅よりも細い線幅の接続用遮光膜パターンによっ
て接続されており、 前記レジスト膜のパターニング時に、前記接地用パター
ンが接地されていることを特徴とする位相シフトマスク
作製方法。5. A step of forming a device pattern and a grounding pattern as a light-shielding film pattern on a substrate; a step of covering the substrate with a resist film; patterning the resist film using an electron beam; Forming a resist pattern; and etching the substrate using the resist pattern as a mask, wherein the device pattern and the grounding pattern are thinner than a resolution limit line width. A method of manufacturing a phase shift mask, wherein the connection is performed by a connection light-shielding film pattern having a line width, and the grounding pattern is grounded when the resist film is patterned.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23882498A JP2000066368A (en) | 1998-08-25 | 1998-08-25 | Photomask, phase-shift mask and their production |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23882498A JP2000066368A (en) | 1998-08-25 | 1998-08-25 | Photomask, phase-shift mask and their production |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000066368A true JP2000066368A (en) | 2000-03-03 |
Family
ID=17035825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23882498A Pending JP2000066368A (en) | 1998-08-25 | 1998-08-25 | Photomask, phase-shift mask and their production |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000066368A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762001B2 (en) | 2001-09-05 | 2004-07-13 | Hynix Semiconductor Inc. | Method of fabricating an exposure mask for semiconductor manufacture |
| JP2009145539A (en) * | 2007-12-13 | 2009-07-02 | Shin Etsu Chem Co Ltd | Photomask and exposure method |
-
1998
- 1998-08-25 JP JP23882498A patent/JP2000066368A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762001B2 (en) | 2001-09-05 | 2004-07-13 | Hynix Semiconductor Inc. | Method of fabricating an exposure mask for semiconductor manufacture |
| JP2009145539A (en) * | 2007-12-13 | 2009-07-02 | Shin Etsu Chem Co Ltd | Photomask and exposure method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7674563B2 (en) | Pattern forming method and phase shift mask manufacturing method | |
| JPH07209851A (en) | Lithographic exposure mask and its manufacture | |
| JPH06289594A (en) | Reticle used for patterning of radiation-sensitive layer and method for patterning of radiation-sensitive layer | |
| JPH07168343A (en) | Phase-shift mask and its production | |
| KR100809331B1 (en) | Mask and method for fabricating the same | |
| JPH06123961A (en) | Phase shift mask, phase shift mask blank and production of the phase shift mask | |
| JPH08123010A (en) | Phase shift mask and mask blank used for the same | |
| JP3531666B2 (en) | Phase shift mask and method of manufacturing the same | |
| US20090202925A1 (en) | Photomask defect correction method, photomask manufacturing method, phase shift mask manufacturing method, photomask, phase shift mask, photomask set, and pattern transfer method | |
| JPH02211450A (en) | Phase shift mask and its manufacture | |
| JPH04344645A (en) | Lithography technology and manufacture of phase shift mask | |
| JPH08123008A (en) | Phase shift mask and its production | |
| JPH07152140A (en) | Production of halftone type phase shift mask | |
| JP2000066368A (en) | Photomask, phase-shift mask and their production | |
| JPH0463349A (en) | Photomask blank and photomask | |
| US6830853B1 (en) | Chrome mask dry etching process to reduce loading effect and defects | |
| JPH0448715A (en) | Manufacture of semiconductor device | |
| JP2652341B2 (en) | Method for manufacturing phase inversion mask | |
| JP2005181721A (en) | Halftone phase shift mask | |
| US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
| JP2006084507A (en) | Phase shift mask and method for manufacturing the phase shift mask | |
| JP3225673B2 (en) | Method for manufacturing phase shift mask | |
| KR100401517B1 (en) | Method of fabricating exposure mask for semiconductor manufacture | |
| JPH04291345A (en) | Pattern forming method | |
| JPH05333524A (en) | Phase shift mask and its production |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051025 |