JP2000058612A - 半導体素子の絶縁膜の評価方法 - Google Patents
半導体素子の絶縁膜の評価方法Info
- Publication number
- JP2000058612A JP2000058612A JP10225585A JP22558598A JP2000058612A JP 2000058612 A JP2000058612 A JP 2000058612A JP 10225585 A JP10225585 A JP 10225585A JP 22558598 A JP22558598 A JP 22558598A JP 2000058612 A JP2000058612 A JP 2000058612A
- Authority
- JP
- Japan
- Prior art keywords
- eff
- insulating film
- film thickness
- dielectric breakdown
- effective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 有効酸化膜厚モデルを用いた半導体素子の絶
縁膜の評価方法において、絶縁破壊電圧ＶBDを測定する
際の判定電流の簡易且つ適切な設定方法を提供し、複雑
な計算を必要とせずに信頼性の高い絶縁破壊寿命ｔBDの
予測を行う。 【解決手段】 絶縁破壊電圧を測定する際に、破壊の判
定電流を例えば０. ０１Ａ／ｃｍ2 、０. １Ａ／ｃ
ｍ2 、１Ａ／ｃｍ2 のように何段階かに変えて絶縁破壊
電圧ＶBDを求め、各判定電流における実効膜厚Ｘeff を
算出する。この工程をそれぞれ複数個のサンプルについ
て行い、各判定電流において最も頻度の高い実効膜厚Ｘ
eff の値（Ｘeff(max)）を求め、Ｘ軸を判定電流、Ｙ軸
をＸeff(max)としてグラフを作成する。さらに、容量測
定により得られたサンプルの実際の酸化膜厚ＸOXと実効
膜厚Ｘeff(max)が一致する判定電流をグラフより求め、
これを上記サンプルにおける判定電流として絶縁破壊電
圧ＶBDを求め、絶縁破壊寿命ｔBDを予測する。
縁膜の評価方法において、絶縁破壊電圧ＶBDを測定する
際の判定電流の簡易且つ適切な設定方法を提供し、複雑
な計算を必要とせずに信頼性の高い絶縁破壊寿命ｔBDの
予測を行う。 【解決手段】 絶縁破壊電圧を測定する際に、破壊の判
定電流を例えば０. ０１Ａ／ｃｍ2 、０. １Ａ／ｃ
ｍ2 、１Ａ／ｃｍ2 のように何段階かに変えて絶縁破壊
電圧ＶBDを求め、各判定電流における実効膜厚Ｘeff を
算出する。この工程をそれぞれ複数個のサンプルについ
て行い、各判定電流において最も頻度の高い実効膜厚Ｘ
eff の値（Ｘeff(max)）を求め、Ｘ軸を判定電流、Ｙ軸
をＸeff(max)としてグラフを作成する。さらに、容量測
定により得られたサンプルの実際の酸化膜厚ＸOXと実効
膜厚Ｘeff(max)が一致する判定電流をグラフより求め、
これを上記サンプルにおける判定電流として絶縁破壊電
圧ＶBDを求め、絶縁破壊寿命ｔBDを予測する。
Description
【０００１】
【発明の属する技術分野】本発明は、酸化絶縁膜の絶縁
破壊電圧から絶縁破壊寿命を予測する半導体素子の絶縁
膜の評価方法に関し、特に、絶縁破壊電圧を測定する際
の破壊の判定電流の設定方法に関する。
破壊電圧から絶縁破壊寿命を予測する半導体素子の絶縁
膜の評価方法に関し、特に、絶縁破壊電圧を測定する際
の破壊の判定電流の設定方法に関する。
【０００２】
【従来の技術】従来より、絶縁膜の寿命を評価する方法
として、ＺＴＤＢ（Time-Zero-dielectric-breakdown）
測定から、ＴＤＤＢ（Time-dependent-dielectric-brea
kdown）測定の寿命を予測する方法が広く用いられてい
る。ＴＺＢＤ測定とは、ゲート電極に印加する電圧をス
テップ状またはランプ状に上げていった時に、絶縁膜の
破壊が起こる破壊電界ＥBD及び絶縁破壊電圧ＶBDを測定
する方法であり、ＴＤＤＢ測定とは、ゲート電極に一定
の電圧または電流を与えた場合に、絶縁膜破壊が起こる
時間すなわち絶縁破壊寿命ｔBDを測定する方法である。
また、「Projecting Gate Oxide Reliability and
Optimizing Reliability Screens ，REZA MOAZZAM
I，IEEE Transactions on Electron Devices ，Vo
l.37，No.7，July，ｐ.1643 ，（1990）」では、酸化絶
縁膜の破壊の原因を全て「局所的な薄膜化△Ｘeff 」に
置き換え、絶縁破壊寿命ｔBDは、容量測定から求められ
る絶縁膜の実際の酸化膜厚ＸOXで決まるのではなく、局
所的な薄膜化△Ｘeff を考慮した実効膜厚Ｘeff （Ｘ
eff ＝ＸOX−△Ｘeff ）で決まるという有効酸化膜厚モ
デルが提案されている。実効膜厚Ｘeff と絶縁破壊寿命
ｔBDの関係を（１）式に示す。 ｔBD＝τ0 ｅｘｐ（ＧＸeff ／ＶOX） ・・・・（１） ここで、ＶOXは酸化膜にかかる電圧、τ0 、Ｇは係数で
ある。
として、ＺＴＤＢ（Time-Zero-dielectric-breakdown）
測定から、ＴＤＤＢ（Time-dependent-dielectric-brea
kdown）測定の寿命を予測する方法が広く用いられてい
る。ＴＺＢＤ測定とは、ゲート電極に印加する電圧をス
テップ状またはランプ状に上げていった時に、絶縁膜の
破壊が起こる破壊電界ＥBD及び絶縁破壊電圧ＶBDを測定
する方法であり、ＴＤＤＢ測定とは、ゲート電極に一定
の電圧または電流を与えた場合に、絶縁膜破壊が起こる
時間すなわち絶縁破壊寿命ｔBDを測定する方法である。
また、「Projecting Gate Oxide Reliability and
Optimizing Reliability Screens ，REZA MOAZZAM
I，IEEE Transactions on Electron Devices ，Vo
l.37，No.7，July，ｐ.1643 ，（1990）」では、酸化絶
縁膜の破壊の原因を全て「局所的な薄膜化△Ｘeff 」に
置き換え、絶縁破壊寿命ｔBDは、容量測定から求められ
る絶縁膜の実際の酸化膜厚ＸOXで決まるのではなく、局
所的な薄膜化△Ｘeff を考慮した実効膜厚Ｘeff （Ｘ
eff ＝ＸOX−△Ｘeff ）で決まるという有効酸化膜厚モ
デルが提案されている。実効膜厚Ｘeff と絶縁破壊寿命
ｔBDの関係を（１）式に示す。 ｔBD＝τ0 ｅｘｐ（ＧＸeff ／ＶOX） ・・・・（１） ここで、ＶOXは酸化膜にかかる電圧、τ0 、Ｇは係数で
ある。
【０００３】また、実効膜厚Ｘeff は、絶縁膜破壊電圧
ＶBDと（２）式のように関係づけられており、絶縁破壊
電圧ＶBDが分かれば実効膜厚Ｘeff が求められる。 ｅｘｐ［Ｇ( Ｔvbd ) Ｘeff ／ＶBD］ ≒ＶBD 2 ／ＲＧ( Ｔvbd ) τ0 ( Ｔvbd ) Ｘeff ・・・・（２） ここで、Ｒはランプレート（ｖ／sec ）、Ｇ( Ｔvbd )
、τ0 ( Ｔvbd ) は係数である。すなわち、ＴＺＢＤ
測定により求められた絶縁破壊電圧ＶBDより実効膜厚Ｘ
eff が得られ、この実効膜厚Ｘeff を上記（１）式に代
入して絶縁破壊寿命ｔBDを求めることができる。
ＶBDと（２）式のように関係づけられており、絶縁破壊
電圧ＶBDが分かれば実効膜厚Ｘeff が求められる。 ｅｘｐ［Ｇ( Ｔvbd ) Ｘeff ／ＶBD］ ≒ＶBD 2 ／ＲＧ( Ｔvbd ) τ0 ( Ｔvbd ) Ｘeff ・・・・（２） ここで、Ｒはランプレート（ｖ／sec ）、Ｇ( Ｔvbd )
、τ0 ( Ｔvbd ) は係数である。すなわち、ＴＺＢＤ
測定により求められた絶縁破壊電圧ＶBDより実効膜厚Ｘ
eff が得られ、この実効膜厚Ｘeff を上記（１）式に代
入して絶縁破壊寿命ｔBDを求めることができる。
【０００４】
【発明が解決しようとする課題】上記のように、絶縁破
壊電圧ＶBDによって求められた実効膜厚Ｘeff によって
絶縁破壊寿命ｔBDの予測を行うため、絶縁破壊寿命ｔBD
予測の信頼性を高めるためには、絶縁破壊電圧ＶBDを正
確に判定することが最も重要である。図４は、絶縁破壊
電圧ＶBDの測定において、サンプルのゲート電極に印加
される電圧と測定される電流の関係を示す図である。絶
縁破壊電圧ＶBDを決定する際に、図中Ａに示すような理
想的な曲線が得られた場合には、絶縁膜が破壊されたポ
イントが明確であり、容易に絶縁破壊電圧ＶBDを決定す
ることができる。しかしながら、実際には、サンプルの
面積が大きい場合や、ｐｏｌｙ−Ｓｉの電極を用いた場
合等に、抵抗の影響により図中Ｂに示すような曲線とな
り、絶縁膜の破壊における大きな電流の変化が見られな
いことが多い。このような場合、破壊の判定電流をどこ
に設定するかにより絶縁破壊電圧ＶBDは大きく変わって
くるが、従来は、判定電流の決め方が確立しておらず、
測定者の判断に任されていた。このため、従来の判定電
流より決定した絶縁破壊電圧ＶBDから求めた実効膜厚Ｘ
eff が、容量測定から求めた実際の酸化膜厚ＸOXよりも
厚くなるというような矛盾が生じることもあり、適切な
判定電流の設定方法を確立し、絶縁破壊寿命予測の信頼
性を向上させることがが望まれていた。
壊電圧ＶBDによって求められた実効膜厚Ｘeff によって
絶縁破壊寿命ｔBDの予測を行うため、絶縁破壊寿命ｔBD
予測の信頼性を高めるためには、絶縁破壊電圧ＶBDを正
確に判定することが最も重要である。図４は、絶縁破壊
電圧ＶBDの測定において、サンプルのゲート電極に印加
される電圧と測定される電流の関係を示す図である。絶
縁破壊電圧ＶBDを決定する際に、図中Ａに示すような理
想的な曲線が得られた場合には、絶縁膜が破壊されたポ
イントが明確であり、容易に絶縁破壊電圧ＶBDを決定す
ることができる。しかしながら、実際には、サンプルの
面積が大きい場合や、ｐｏｌｙ−Ｓｉの電極を用いた場
合等に、抵抗の影響により図中Ｂに示すような曲線とな
り、絶縁膜の破壊における大きな電流の変化が見られな
いことが多い。このような場合、破壊の判定電流をどこ
に設定するかにより絶縁破壊電圧ＶBDは大きく変わって
くるが、従来は、判定電流の決め方が確立しておらず、
測定者の判断に任されていた。このため、従来の判定電
流より決定した絶縁破壊電圧ＶBDから求めた実効膜厚Ｘ
eff が、容量測定から求めた実際の酸化膜厚ＸOXよりも
厚くなるというような矛盾が生じることもあり、適切な
判定電流の設定方法を確立し、絶縁破壊寿命予測の信頼
性を向上させることがが望まれていた。
【０００５】また、このような抵抗の影響は、電界の全
域において一定ではなく、高電界の領域において大きく
なる傾向にあり、従来より、抵抗の影響を補正するため
の様々な方法が試みられている。例えば特開平６−３３
４０１５号公報では、ＴＺＤＢ測定時に絶縁膜に印加さ
れる低電界領域の電流−電圧特性からファウラーノルド
ハイム式（ＦＮ式）を算出し、高電界領域の電流の実測
値を求め、この実測値が上記ＦＮ式に該当する電界を求
め、この電界を酸化膜に印加される電界として補正する
方法が提案されている。しかしながら、上記のような抵
抗の影響を補正する方法では、大変複雑な計算を必要と
するため、より簡単な方法が求められていた。
域において一定ではなく、高電界の領域において大きく
なる傾向にあり、従来より、抵抗の影響を補正するため
の様々な方法が試みられている。例えば特開平６−３３
４０１５号公報では、ＴＺＤＢ測定時に絶縁膜に印加さ
れる低電界領域の電流−電圧特性からファウラーノルド
ハイム式（ＦＮ式）を算出し、高電界領域の電流の実測
値を求め、この実測値が上記ＦＮ式に該当する電界を求
め、この電界を酸化膜に印加される電界として補正する
方法が提案されている。しかしながら、上記のような抵
抗の影響を補正する方法では、大変複雑な計算を必要と
するため、より簡単な方法が求められていた。
【０００６】本発明は上記のような問題点を解消するた
めになされたもので、有効酸化膜厚モデルを用いた半導
体素子の絶縁膜の評価方法において、絶縁破壊電圧ＶBD
を測定する際の判定電流の簡単且つ適切な設定方法を提
供し、複雑な計算を必要とせずに信頼性の高い絶縁破壊
寿命ｔBDの予測を行うことを目的とする。
めになされたもので、有効酸化膜厚モデルを用いた半導
体素子の絶縁膜の評価方法において、絶縁破壊電圧ＶBD
を測定する際の判定電流の簡単且つ適切な設定方法を提
供し、複雑な計算を必要とせずに信頼性の高い絶縁破壊
寿命ｔBDの予測を行うことを目的とする。
【０００７】
【課題を解決するための手段】本発明に係わる半導体素
子の絶縁膜の評価方法は、ゲート電極に印加する電圧を
ステップ状またはランプ状に上げていった時に絶縁膜の
破壊が起こる絶縁破壊電圧を測定し、この絶縁破壊電圧
から、絶縁膜の絶縁破壊寿命を予測する方法であって、
且つ、絶縁破壊寿命は、絶縁膜の実際の酸化膜厚Ｘoxで
決まるのではなく、局所的な薄膜化△Ｘeff を考慮した
実効膜厚Ｘeff （Ｘeff ＝ＸOX−△Ｘeff ）で決まると
いう有効酸化膜厚モデルを用いた半導体素子の絶縁膜の
評価方法であって、絶縁破壊電圧を測定する際に、破壊
の判定電流を何段階かに変えて絶縁破壊電圧を求め、各
判定電流における実効膜厚Ｘeff を算出する工程と、上
記の工程をそれぞれ複数個のサンプルについて行い、各
判定電流において最も頻度の高い実効膜厚Ｘeff の値
（Ｘeff(max)）を求め、Ｘ軸を判定電流、Ｙ軸をＸ
eff(max)としてグラフを作成する工程と、容量測定によ
り得られたサンプルの実際の酸化膜厚ＸOXと実効膜厚Ｘ
eff(max)が一致する判定電流をグラフより求め、これを
上記サンプルにおける判定電流として絶縁破壊電圧を求
める工程を含んで評価するようにしたものである。
子の絶縁膜の評価方法は、ゲート電極に印加する電圧を
ステップ状またはランプ状に上げていった時に絶縁膜の
破壊が起こる絶縁破壊電圧を測定し、この絶縁破壊電圧
から、絶縁膜の絶縁破壊寿命を予測する方法であって、
且つ、絶縁破壊寿命は、絶縁膜の実際の酸化膜厚Ｘoxで
決まるのではなく、局所的な薄膜化△Ｘeff を考慮した
実効膜厚Ｘeff （Ｘeff ＝ＸOX−△Ｘeff ）で決まると
いう有効酸化膜厚モデルを用いた半導体素子の絶縁膜の
評価方法であって、絶縁破壊電圧を測定する際に、破壊
の判定電流を何段階かに変えて絶縁破壊電圧を求め、各
判定電流における実効膜厚Ｘeff を算出する工程と、上
記の工程をそれぞれ複数個のサンプルについて行い、各
判定電流において最も頻度の高い実効膜厚Ｘeff の値
（Ｘeff(max)）を求め、Ｘ軸を判定電流、Ｙ軸をＸ
eff(max)としてグラフを作成する工程と、容量測定によ
り得られたサンプルの実際の酸化膜厚ＸOXと実効膜厚Ｘ
eff(max)が一致する判定電流をグラフより求め、これを
上記サンプルにおける判定電流として絶縁破壊電圧を求
める工程を含んで評価するようにしたものである。
【０００８】また、半導体素子は、Ｓｉ基板と、ＳｉＯ
2 等の酸化膜よりなるゲート絶縁膜と、ｐｏｌｙ−Ｓｉ
等よりなるゲート電極より構成されているものである。
さらに、ゲート絶縁膜を構成する酸化膜は、膜厚８０Å
以上とするものである。
2 等の酸化膜よりなるゲート絶縁膜と、ｐｏｌｙ−Ｓｉ
等よりなるゲート電極より構成されているものである。
さらに、ゲート絶縁膜を構成する酸化膜は、膜厚８０Å
以上とするものである。
【０００９】
【発明の実施の形態】実施の形態１．以下に、本発明の
実施の形態１を図を参照しながら説明する。図１は、本
実施の形態における半導体素子の絶縁膜の測定系を示す
図である。図において、１は半導体基板で、ここではＳ
ｉ基板、２はＳｉＯ2 等の酸化膜よりなる膜厚８０Å以
上のゲート絶縁膜、３は例えばｐｏｌｙ−Ｓｉよりなる
ゲート電極、４は電流計、５は電源をそれぞれ示してい
る。本実施の形態は、ゲート電極３に印加する電圧をス
テップ状またはランプ状に上げていった時にゲート絶縁
膜２の破壊が起こる絶縁破壊電圧ＶBDを測定し、この絶
縁破壊電圧ＶBDから、ゲート絶縁膜２の絶縁破壊寿命ｔ
BDを予測する方法であって、且つ、絶縁破壊寿命ｔ
BDは、容量測定より求められる絶縁膜の実際の酸化膜厚
ＸOXで決まるのではなく、局所的な薄膜化△Ｘeff を考
慮した実効膜厚Ｘeff （Ｘeff ＝ＸOX−△Ｘeff ）で決
まるという有効酸化膜厚モデルを用いた半導体素子の絶
縁膜の評価方法において、上記絶縁破壊電圧ＶBDを測定
する際の、破壊の判定電流の設定方法を提案するもので
ある。
実施の形態１を図を参照しながら説明する。図１は、本
実施の形態における半導体素子の絶縁膜の測定系を示す
図である。図において、１は半導体基板で、ここではＳ
ｉ基板、２はＳｉＯ2 等の酸化膜よりなる膜厚８０Å以
上のゲート絶縁膜、３は例えばｐｏｌｙ−Ｓｉよりなる
ゲート電極、４は電流計、５は電源をそれぞれ示してい
る。本実施の形態は、ゲート電極３に印加する電圧をス
テップ状またはランプ状に上げていった時にゲート絶縁
膜２の破壊が起こる絶縁破壊電圧ＶBDを測定し、この絶
縁破壊電圧ＶBDから、ゲート絶縁膜２の絶縁破壊寿命ｔ
BDを予測する方法であって、且つ、絶縁破壊寿命ｔ
BDは、容量測定より求められる絶縁膜の実際の酸化膜厚
ＸOXで決まるのではなく、局所的な薄膜化△Ｘeff を考
慮した実効膜厚Ｘeff （Ｘeff ＝ＸOX−△Ｘeff ）で決
まるという有効酸化膜厚モデルを用いた半導体素子の絶
縁膜の評価方法において、上記絶縁破壊電圧ＶBDを測定
する際の、破壊の判定電流の設定方法を提案するもので
ある。
【００１０】以下に、本実施の形態における破壊の判定
電流の設定方法を説明する。まず、図１に示す測定系を
用いて、従来のＴＺＢＤ測定と同様に、ゲート電極３に
印加する電圧をステップまたはランプ状に上げていった
時に、ゲート絶縁膜２の破壊が起こる電圧すなわち絶縁
破壊電圧ＶBDを測定する。この時、破壊の判定電流を例
えば０. ０１Ａ／ｃｍ2 、０. １Ａ／ｃｍ2 、１Ａ／ｃ
ｍ2 のように何段階かに変え、各判定電流における絶縁
破壊電圧ＶBD(0.01)、ＶBD(0.1) 、ＶBD(1) を求める。
次に、これらの絶縁破壊電圧ＶBDの値を用いて、上記
（２）式より、各判定電流における実効膜厚Ｘ
eff(0.01) 、Ｘeff(0.1)、Ｘeff(1)を算出する。以上の
工程をそれぞれ複数個のサンプル（例えば１０個）につ
いて行い、各判定電流において最も頻度の高い実効膜厚
Ｘeff の値（以後、Ｘeff(max)と称す）を求める。図２
は、各判定電流において求められた実効膜厚Ｘeff のば
らつきとＸeff(max)を示す図である。このＸ
eff(max)は、複数のサンプルにおける代表値であり、特
異なサンプルを除外したものと言える。
電流の設定方法を説明する。まず、図１に示す測定系を
用いて、従来のＴＺＢＤ測定と同様に、ゲート電極３に
印加する電圧をステップまたはランプ状に上げていった
時に、ゲート絶縁膜２の破壊が起こる電圧すなわち絶縁
破壊電圧ＶBDを測定する。この時、破壊の判定電流を例
えば０. ０１Ａ／ｃｍ2 、０. １Ａ／ｃｍ2 、１Ａ／ｃ
ｍ2 のように何段階かに変え、各判定電流における絶縁
破壊電圧ＶBD(0.01)、ＶBD(0.1) 、ＶBD(1) を求める。
次に、これらの絶縁破壊電圧ＶBDの値を用いて、上記
（２）式より、各判定電流における実効膜厚Ｘ
eff(0.01) 、Ｘeff(0.1)、Ｘeff(1)を算出する。以上の
工程をそれぞれ複数個のサンプル（例えば１０個）につ
いて行い、各判定電流において最も頻度の高い実効膜厚
Ｘeff の値（以後、Ｘeff(max)と称す）を求める。図２
は、各判定電流において求められた実効膜厚Ｘeff のば
らつきとＸeff(max)を示す図である。このＸ
eff(max)は、複数のサンプルにおける代表値であり、特
異なサンプルを除外したものと言える。
【００１１】次に、図３に示すように、Ｘ軸を判定電
流、Ｙ軸を実効膜厚Ｘeff(max)としてグラフを作成し、
それぞれの判定電流におけるＸeff(max)の値をプロット
する。すると、判定電流が大きくなるに従って、実効膜
厚Ｘeff(max)の値は大きくなる。さらに、サンプルの実
際の酸化膜厚ＸOXを容量測定より求め、図３に示すグラ
フの実効膜厚Ｘeff(max)の軸に、Ｘ軸に平行に線を引き
（図中Ａの線）、測定データと交わった位置での判定電
流（図中Ｂ）をそのサンプルにおける判定電流とする。
すなわち、本実施の形態では、絶縁膜の実際の酸化膜厚
ＸOXと実効膜厚Ｘeff(max)が一致するように判定電流を
設定し、これを用いて従来と同様のＴＺＤＢ測定を行
い、絶縁破壊電圧ＶBDを求め、絶縁破壊寿命ｔBDを予測
する。
流、Ｙ軸を実効膜厚Ｘeff(max)としてグラフを作成し、
それぞれの判定電流におけるＸeff(max)の値をプロット
する。すると、判定電流が大きくなるに従って、実効膜
厚Ｘeff(max)の値は大きくなる。さらに、サンプルの実
際の酸化膜厚ＸOXを容量測定より求め、図３に示すグラ
フの実効膜厚Ｘeff(max)の軸に、Ｘ軸に平行に線を引き
（図中Ａの線）、測定データと交わった位置での判定電
流（図中Ｂ）をそのサンプルにおける判定電流とする。
すなわち、本実施の形態では、絶縁膜の実際の酸化膜厚
ＸOXと実効膜厚Ｘeff(max)が一致するように判定電流を
設定し、これを用いて従来と同様のＴＺＤＢ測定を行
い、絶縁破壊電圧ＶBDを求め、絶縁破壊寿命ｔBDを予測
する。
【００１２】以上のように、本実施の形態によれば、容
量測定より求めたサンプルの実際の酸化膜厚ＸOXと実効
膜厚Ｘeff(max)が一致するように判定電流を設定するこ
とにより、実際のサンプルの抵抗の影響等も加味した適
切な判定電流を容易に設定することができ、この判定電
流を用いて従来と同様のＴＺＤＢ測定を行うことによ
り、正確な酸化絶縁膜の寿命予測が可能となる。
量測定より求めたサンプルの実際の酸化膜厚ＸOXと実効
膜厚Ｘeff(max)が一致するように判定電流を設定するこ
とにより、実際のサンプルの抵抗の影響等も加味した適
切な判定電流を容易に設定することができ、この判定電
流を用いて従来と同様のＴＺＤＢ測定を行うことによ
り、正確な酸化絶縁膜の寿命予測が可能となる。
【００１３】
【発明の効果】以上のように、本発明によれば、容量測
定により得られたサンプルの実際の酸化膜厚ＸOXと実効
膜厚Ｘeff(max)が一致するように判定電流を設定し、絶
縁破壊電圧を求めるようにしたので、実際のサンプルの
抵抗の影響等も加味した適切な判定電流が容易に設定で
き、信頼性の高い酸化絶縁膜の寿命予測が可能となる。
定により得られたサンプルの実際の酸化膜厚ＸOXと実効
膜厚Ｘeff(max)が一致するように判定電流を設定し、絶
縁破壊電圧を求めるようにしたので、実際のサンプルの
抵抗の影響等も加味した適切な判定電流が容易に設定で
き、信頼性の高い酸化絶縁膜の寿命予測が可能となる。
【図１】 本発明の実施の形態１における半導体素子の
絶縁膜の測定系を示す図である。
絶縁膜の測定系を示す図である。
【図２】 本発明の実施の形態１における各判定電流に
おいて求められた実効膜厚Ｘeff のばらつきとＸ
eff(max)を示す図である。
おいて求められた実効膜厚Ｘeff のばらつきとＸ
eff(max)を示す図である。
【図３】 本発明の実施の形態１における判定電流と実
効膜厚Ｘeff(max)の関係を示す図である。
効膜厚Ｘeff(max)の関係を示す図である。
【図４】 絶縁破壊電圧ＶBDの測定において、サンプル
のゲート電極に印加される電圧と測定される電流の関係
を示す図である。
のゲート電極に印加される電圧と測定される電流の関係
を示す図である。
１ Ｓｉ基板、２ ゲート絶縁膜、３ ゲート電極、４
電流計、５ 電源。
電流計、５ 電源。
Claims (3)
- 【請求項１】 ゲート電極に印加する電圧をステップ状
またはランプ状に上げていった時に絶縁膜の破壊が起こ
る絶縁破壊電圧を測定し、この絶縁破壊電圧から、上記
絶縁膜の絶縁破壊寿命を予測する方法であって、且つ、
上記絶縁破壊寿命は、上記絶縁膜の実際の酸化膜厚ＸOX
で決まるのではなく、局所的な薄膜化△Ｘeff を考慮し
た実効膜厚Ｘeff （Ｘeff ＝ＸOX−△Ｘeff ）で決まる
という有効酸化膜厚モデルを用いた半導体素子の絶縁膜
の評価方法であって、 上記絶縁破壊電圧を測定する際に、破壊の判定電流を何
段階かに変えて上記絶縁破壊電圧を求め、上記各判定電
流における実効膜厚Ｘeff を算出する工程、 上記の工程をそれぞれ複数個のサンプルについて行い、
上記各判定電流において最も頻度の高い実効膜厚Ｘeff
の値（Ｘeff(max)）を求め、Ｘ軸を判定電流、Ｙ軸をＸ
eff(max)としてグラフを作成する工程、 容量測定により得られた上記サンプルの実際の酸化膜厚
ＸOXと、上記実効膜厚Ｘeff(max)が一致する判定電流を
上記グラフより求め、これを上記サンプルにおける判定
電流として上記絶縁破壊電圧を求める工程を含むことを
特徴とする半導体素子の絶縁膜の評価方法。 - 【請求項２】 半導体素子は、Ｓｉ基板と、ＳｉＯ2 等
の酸化膜よりなるゲート絶縁膜と、ｐｏｌｙ−Ｓｉ等よ
りなるゲート電極より構成されていることを特徴とする
請求項１記載の半導体素子の絶縁膜の評価方法。 - 【請求項３】 ゲート絶縁膜を構成する酸化膜は、膜厚
８０Å以上とすることを特徴とする請求項２記載の半導
体素子の絶縁膜の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225585A JP2000058612A (ja) | 1998-08-10 | 1998-08-10 | 半導体素子の絶縁膜の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225585A JP2000058612A (ja) | 1998-08-10 | 1998-08-10 | 半導体素子の絶縁膜の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058612A true JP2000058612A (ja) | 2000-02-25 |
Family
ID=16831628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10225585A Pending JP2000058612A (ja) | 1998-08-10 | 1998-08-10 | 半導体素子の絶縁膜の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058612A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270823A (ja) * | 2001-01-02 | 2008-11-06 | Memc Electron Materials Inc | 向上したゲート酸化物完全性を有する単結晶シリコンの製造方法 |
| US8266572B2 (en) | 2008-10-02 | 2012-09-11 | Samsung Electronics Co., Ltd. | Method for acquiring overshoot voltage and analyzing degradation of a gate insulation using the same |
| JP2014107374A (ja) * | 2012-11-27 | 2014-06-09 | Sumco Corp | 半導体試料の電気的評価方法および評価装置 |
| JP2016050915A (ja) * | 2014-09-02 | 2016-04-11 | 国立大学法人広島大学 | 塗装金属材の耐食性評価方法及び耐食性評価装置 |
-
1998
- 1998-08-10 JP JP10225585A patent/JP2000058612A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270823A (ja) * | 2001-01-02 | 2008-11-06 | Memc Electron Materials Inc | 向上したゲート酸化物完全性を有する単結晶シリコンの製造方法 |
| US8266572B2 (en) | 2008-10-02 | 2012-09-11 | Samsung Electronics Co., Ltd. | Method for acquiring overshoot voltage and analyzing degradation of a gate insulation using the same |
| JP2014107374A (ja) * | 2012-11-27 | 2014-06-09 | Sumco Corp | 半導体試料の電気的評価方法および評価装置 |
| JP2016050915A (ja) * | 2014-09-02 | 2016-04-11 | 国立大学法人広島大学 | 塗装金属材の耐食性評価方法及び耐食性評価装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420513A (en) | Dielectric breakdown prediction and dielectric breakdown life-time prediction using iterative voltage step stressing | |
| US6538462B1 (en) | Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge | |
| US20110031981A1 (en) | Valuation method of dielectric breakdown lifetime of gate insulating film, valuation device of dielectric breakdown lifetime of gate insulating film and program for evaluating dielectric breakdown lifetime of gate insulating film | |
| JPH11186351A (ja) | 絶縁膜評価方法および装置ならびにプロセス評価方法 | |
| JP2000058612A (ja) | 半導体素子の絶縁膜の評価方法 | |
| JPH06334015A (ja) | 半導体素子の絶縁膜の評価方法 | |
| US6530064B1 (en) | Method and apparatus for predicting an operational lifetime of a transistor | |
| WO2000077845A1 (fr) | Procede d'estimation de la duree de vie d'un film isolant et procede de commande d'un dispositif a semiconducteur | |
| Rodriguez et al. | Monitoring the degradation that causes the breakdown of ultrathin (< 5 nm) SiO 2 gate oxides | |
| US6472236B1 (en) | Determination of effective oxide thickness of a plurality of dielectric materials in a MOS stack | |
| JP2008205230A (ja) | トレンチ構造のｍｏｓ半導体装置、寿命評価装置及び寿命評価方法 | |
| JP2007258488A (ja) | 絶縁膜の絶縁破壊寿命推定方法 | |
| JP3859357B2 (ja) | 絶縁膜評価方法 | |
| JP4040446B2 (ja) | Ｍｉｓ型半導体層装置の評価方法 | |
| JP2010056264A (ja) | シリコンウェーハの評価方法および製造方法 | |
| JP3644284B2 (ja) | 経時絶縁破壊特性の予測方法及び予測装置 | |
| JPH09330964A (ja) | 半導体装置の寿命推定方法 | |
| JP2002141388A (ja) | 半導体装置の評価方法及びその評価装置 | |
| JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 | |
| US20060115910A1 (en) | Method for predicting lifetime of insulating film | |
| JP3610817B2 (ja) | 半導体装置の評価方法 | |
| US7106087B2 (en) | Method and apparatus for evaluating semiconductor device | |
| KR100515880B1 (ko) | 반도체 소자의 게이트 산화막 항복 전압 측정 방법 | |
| JP3863105B2 (ja) | 微小変化判定装置、微小変化判定方法及び微小変化判定プログラム | |
| US6289291B1 (en) | Statistical method of monitoring gate oxide layer yield |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |