[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2000049015A - Inductor array - Google Patents

Inductor array

Info

Publication number
JP2000049015A
JP2000049015A JP10215227A JP21522798A JP2000049015A JP 2000049015 A JP2000049015 A JP 2000049015A JP 10215227 A JP10215227 A JP 10215227A JP 21522798 A JP21522798 A JP 21522798A JP 2000049015 A JP2000049015 A JP 2000049015A
Authority
JP
Japan
Prior art keywords
external terminal
terminal electrodes
internal
internal conductors
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10215227A
Other languages
Japanese (ja)
Inventor
Minoru Sobane
実 曽羽
Tatsuya Nakamori
達哉 中森
Hidekazu Uryu
英一 瓜生
Tomoyuki Washisaki
智幸 鷲崎
Kazuo Oishi
一夫 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10215227A priority Critical patent/JP2000049015A/en
Publication of JP2000049015A publication Critical patent/JP2000049015A/en
Pending legal-status Critical Current

Links

Landscapes

  • Regulation Of General Use Transformers (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

PROBLEM TO BE SOLVED: To ensure to maximum, a pattern area allowed at an individual internal conductor by allowing the internal conductor connected to at least a pair of adjoining external terminal electrodes among a plurality of external ones to be allocated in a lamination direction through an insulating layer and an intermediate conductor layer. SOLUTION: A plurality of external terminal electrodes 18 constitute external terminal electrodes 18a-18d, comprising one pair respectively. A plurality of internal conductors 13 constituting a coil comprise internal conductors 13a-13d, comprising one pair respectively, electrically connected through the conductor material filling a through hole 12. The internal conductors 13a-13d and the external terminal electrodes 18a-18d are electrically connected, and the internal conductors 13a and 13b, 13b and 13c, and, 13c and 13d electrically connected to the adjoining external terminal electrodes 18a and 18b, 18b and 18c, and, 18c and 18d are all allocated in lamination direction through an insulating layer 15 and an intermediate conductor layer 14.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、各種電子機器に使
用されるインダクタアレイに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductor array used for various electronic devices.

【0002】[0002]

【従来の技術】近年の電子機器の軽薄短小化において
は、部品サイズの小型・高密度化の要求が一段と厳しく
なっている。特に多素子を同一基板内に収納することに
より小形・高密度化に対応するインダクタアレイの市場
ニーズが急激に高まっている。
2. Description of the Related Art In recent years, as electronic devices have become lighter and thinner, the demand for smaller and higher-density component parts has become even more severe. In particular, the market needs for inductor arrays that can be reduced in size and increased in density by housing multiple elements on the same substrate are rapidly increasing.

【0003】以下、従来のこの種のインダクタアレイに
ついて、図面を参照しながら説明する。
Hereinafter, this type of conventional inductor array will be described with reference to the drawings.

【0004】図13は従来のインダクタアレイの斜視
図、図14は同インダクタアレイの分解斜視図である。
FIG. 13 is a perspective view of a conventional inductor array, and FIG. 14 is an exploded perspective view of the inductor array.

【0005】図13および図14において、1はAg等
の導電材料を充填したスルーホール2を有するフェライ
トからなる第1の磁性体シートである。3は第1の磁性
体シート1の上下面に設けられた第2の磁性体シート
で、この第2の磁性体シート3には、スルーホール2の
直上または直下である中央から外側に向かって広がるよ
うに渦巻き状に形成され、かつその先端が第2の磁性体
シート3の一方の端縁まで延びている導体パターンから
なる内部導体4を複数備えている。5は第2の磁性体シ
ート3における第1の磁性体シート1と対向する面側に
設けられた複数枚の第3の磁性体シートであり、前記第
1,第2,第3の磁性体シート1,3,5を積層して図
13に示す積層体6を構成している。7は積層体6の対
向する両側面に前記内部導体4と電気的に接続されるよ
うに設けられた外部端子電極である。以上のように構成
された従来のインダクタアレイについて、以下にその製
造方法を図面を参照しながら説明する。
In FIGS. 13 and 14, reference numeral 1 denotes a first magnetic sheet made of ferrite having through holes 2 filled with a conductive material such as Ag. Reference numeral 3 denotes a second magnetic material sheet provided on the upper and lower surfaces of the first magnetic material sheet 1. The second magnetic material sheet 3 has an outer side from a center just above or directly below the through hole 2. A plurality of internal conductors 4 formed of a conductor pattern are formed in a spiral shape so as to spread, and the leading ends extend to one edge of the second magnetic sheet 3. Reference numeral 5 denotes a plurality of third magnetic sheets provided on the surface of the second magnetic sheet 3 facing the first magnetic sheet 1, and the first, second, and third magnetic sheets 5 are provided. The sheets 1, 3, and 5 are laminated to form a laminate 6 shown in FIG. Reference numeral 7 denotes external terminal electrodes provided on both opposing side surfaces of the laminate 6 so as to be electrically connected to the internal conductor 4. A method of manufacturing the conventional inductor array configured as described above will be described below with reference to the drawings.

【0006】図15(a)〜(e)は従来のインダクタ
アレイの製造方法を示す製造工程図である。
FIGS. 15A to 15E are manufacturing process diagrams showing a conventional method for manufacturing an inductor array.

【0007】まず、図15(a)に示すように、フェラ
イトのスラリーからグリーンシート法により第3の磁性
体シート5を複数枚作製する。
First, as shown in FIG. 15A, a plurality of third magnetic sheets 5 are formed from a ferrite slurry by a green sheet method.

【0008】次に、図15(b)に示すように、中央部
に穴あけ加工をして4個のスルーホール2を形成し、こ
のスルーホール2にAg等の導電材料を充填してなる第
1の磁性体シート1を形成する。
Next, as shown in FIG. 15 (b), four through holes 2 are formed by drilling a center portion, and the through holes 2 are filled with a conductive material such as Ag. The first magnetic material sheet 1 is formed.

【0009】次に、図15(c)に示すように、第2の
磁性体シート3上に導体パターンからなる内部導体4を
形成する。この内部導体4は中央から外側に向かって渦
巻き状に形成され、かつその先端を第2の磁性体シート
3の幅方向の一方の端縁まで延ばして形成しているもの
で、Agペーストを用いて印刷することにより形成され
ている。
Next, as shown in FIG. 15C, an internal conductor 4 made of a conductor pattern is formed on the second magnetic sheet 3. The inner conductor 4 is formed in a spiral shape from the center to the outer side, and its tip is formed to extend to one edge in the width direction of the second magnetic material sheet 3. It is formed by printing.

【0010】次に、図14に示すように、第1の磁性体
シート1の上下に第2の磁性体シート3をスルーホール
2を介して内部導体4のシート内部側端縁が接続される
ように重ね合わせ、そして第2の磁性体シート3の上下
に第3の磁性体シート5を所定の厚みになるまで積層し
て、所定の圧力を加えた後、空気中で加熱してバインダ
ーを燃焼除去し、そして850〜1000℃程度の高温
で焼成して図15(d)に示す積層体8を形成する。こ
の時、積層体8の端面から第2の磁性体シート3に形成
した内部導体4が露出しているものである。
Next, as shown in FIG. 14, the second magnetic sheet 3 is connected to the upper and lower sides of the first magnetic sheet 1 through the through holes 2 at the sheet inner side edge of the internal conductor 4. Then, the third magnetic sheet 5 is laminated on the upper and lower sides of the second magnetic sheet 3 until a predetermined thickness is obtained, and after applying a predetermined pressure, the mixture is heated in the air to remove the binder. It is burned off and fired at a high temperature of about 850 to 1000 ° C. to form a laminate 8 shown in FIG. At this time, the inner conductor 4 formed on the second magnetic sheet 3 is exposed from the end face of the laminate 8.

【0011】次に、図15(e)に示すように、積層体
8の対向する側面に、積層体8の端面から露出する内部
導体4と電気的に接続されるように、Ag系の導電ペー
ストを塗布して550〜900℃で焼き付けることによ
り外部端子電極7を形成する。
Next, as shown in FIG. 15E, an Ag-based conductive material is connected to the opposing side surface of the laminate 8 so as to be electrically connected to the internal conductor 4 exposed from the end face of the laminate 8. The external terminal electrode 7 is formed by applying a paste and baking at 550 to 900 ° C.

【0012】次に、外部端子電極7を覆うようにNiメ
ッキを施し、さらにこのNiメッキを覆うようにSnめ
っきを施して、チップインダクタアレイを形成している
ものである。
Next, Ni plating is applied so as to cover the external terminal electrodes 7, and Sn plating is applied so as to cover the Ni plating, thereby forming a chip inductor array.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上記従
来の構造では、同一グリーンシート、すなわち、第2の
磁性体シート3に各内部導体4をすべてパターン形成す
るようにしているため、ひとつのインダクタに許される
パターン面積が制約され特性の大きなインダクタを作る
ことが困難であるという課題を有していた。
However, in the above-mentioned conventional structure, since all the internal conductors 4 are formed on the same green sheet, that is, the second magnetic sheet 3, all the internal conductors 4 are patterned. There is a problem that the allowable pattern area is restricted and it is difficult to manufacture an inductor having a large characteristic.

【0014】さらには、部品の小形化により各内部導体
4が接近した場合、各内部導体4間に発生するクロスト
ークが大きくなるという課題を有していた。クロストー
ク対策としては、実開平7−10927号公報、実開平
7−10914号公報等に示されている構造が考えられ
る。これは、内部にコンデンサ等を形成した複合電子部
品アレイにおいて、素体の積層方向の一面に共通グラン
ド電極が形成される構造となっており、この共通グラン
ド電極は素体長手方向両端の外部グランド電極に接続さ
れプリント基板とはんだ付けされる構造になっている。
つまり内部導体間に発生する電磁結合、いわゆるクロス
トークをグランド電極を介在させることによって低減さ
せることが目的となっている。しかしながら、この構造
では、部品実装面となるプリント基板上にグランド電極
を形成する必要があり、部品配置に制約を受けたり、実
装面積を削減することが困難であるという課題を有して
いた。
Further, when the internal conductors 4 approach each other due to miniaturization of components, there is a problem that crosstalk generated between the internal conductors 4 increases. As a countermeasure against crosstalk, the structures disclosed in Japanese Utility Model Laid-Open No. 7-10927, Japanese Utility Model Laid-Open No. 7-10914, and the like can be considered. This is a structure in which a common ground electrode is formed on one surface in the stacking direction of the element body in a composite electronic component array in which a capacitor or the like is formed inside. It is connected to electrodes and soldered to the printed circuit board.
That is, an object is to reduce electromagnetic coupling, so-called crosstalk, generated between internal conductors by interposing a ground electrode. However, in this structure, it is necessary to form a ground electrode on a printed circuit board serving as a component mounting surface, and thus there is a problem in that component arrangement is restricted and it is difficult to reduce a mounting area.

【0015】本発明は上記従来の課題を解決するもの
で、インダクタを小形化することによって隣接した外部
端子電極のピッチが狭くなっても、個々の内部導体に許
されるパターン面積を最大限に確保でき、さらには、イ
ンダクタアレイを小形化しても隣接する外部端子電極に
接続される内部導体間に発生する磁気的および静電的結
合によるクロストークを抑制できるインダクタアレイを
提供することを目的とするものである。
The present invention solves the above-mentioned conventional problems. Even if the pitch of adjacent external terminal electrodes is reduced by reducing the size of an inductor, the pattern area allowed for each internal conductor is maximized. Further, it is an object of the present invention to provide an inductor array that can suppress crosstalk due to magnetic and electrostatic coupling generated between internal conductors connected to adjacent external terminal electrodes even if the inductor array is downsized. Things.

【0016】[0016]

【課題を解決するための手段】上記目的を達成するため
に本発明のインダクタアレイは、絶縁層と、この絶縁層
に積層される複数の内部導体と、この複数の内部導体と
電気的に接続される複数の外部端子電極とを有し、前記
複数の外部端子電極のうち少なくとも1組の隣接する外
部端子電極に接続される内部導体は積層方向に絶縁層お
よび中間導体層を介して配置したもので、この構成によ
れば、インダクタを小形化することによって隣接した外
部端子電極のピッチが狭くなっても、個々の内部導体に
許されるパターン面積を最大限に確保でき、さらには、
インダクタアレイを小形化しても隣接する外部端子電極
に接続される内部導体間に発生する磁気的および静電的
結合によるクロストークを抑制できるものである。
In order to achieve the above object, an inductor array according to the present invention comprises an insulating layer, a plurality of internal conductors laminated on the insulating layer, and an electrical connection with the plurality of internal conductors. And an internal conductor connected to at least one set of adjacent external terminal electrodes of the plurality of external terminal electrodes is disposed via an insulating layer and an intermediate conductor layer in the laminating direction. According to this configuration, even if the pitch of the adjacent external terminal electrodes is reduced by reducing the size of the inductor, the pattern area allowed for each internal conductor can be maximized.
Even if the inductor array is miniaturized, crosstalk due to magnetic and electrostatic coupling generated between internal conductors connected to adjacent external terminal electrodes can be suppressed.

【0017】[0017]

【発明の実施の形態】本発明の請求項1に記載の発明
は、絶縁層と、この絶縁層に積層される複数の内部導体
と、この複数の内部導体と電気的に接続される複数の外
部端子電極とを有し、前記複数の外部端子電極のうち少
なくとも1組の隣接する外部端子電極に接続される内部
導体は積層方向に絶縁層および中間導体層を介して配置
したものでこの構成によれば、複数の内部導体と電気的
に接続される複数の外部端子電極のうち少なくとも1組
の隣接する外部端子電極に接続される内部導体を積層方
向に絶縁層および中間導体層を介して配置しているた
め、インダクタを小形化することによって隣接した外部
端子電極のピッチが狭くなっても、個々の内部導体に許
されるパターン面積を最大限に確保でき、その結果、イ
ンダクタ性能を最大限に発揮することができるととも
に、隣接する外部端子電極に接続される内部導体間の磁
界の相互の干渉を中間導体層によって遮蔽することがで
き、その結果、隣接する内部導体間に発生する磁気的お
よび静電的結合によるクロストークを抑制できるという
作用を有するものである。
BEST MODE FOR CARRYING OUT THE INVENTION The invention according to claim 1 of the present invention comprises an insulating layer, a plurality of internal conductors laminated on the insulating layer, and a plurality of internal conductors electrically connected to the plurality of internal conductors. And an internal conductor connected to at least one set of adjacent external terminal electrodes among the plurality of external terminal electrodes, the internal conductor being disposed in the stacking direction with an insulating layer and an intermediate conductor layer interposed therebetween. According to this, among the plurality of external terminal electrodes electrically connected to the plurality of internal conductors, the internal conductor connected to at least one set of adjacent external terminal electrodes is disposed in the stacking direction via the insulating layer and the intermediate conductor layer. Even if the pitch of adjacent external terminal electrodes is reduced by miniaturizing the inductor, the pattern area allowed for each internal conductor can be maximized, and as a result, the inductor performance can be maximized. In addition to being able to exert, the mutual interference of the magnetic field between the internal conductors connected to the adjacent external terminal electrodes can be shielded by the intermediate conductor layer, and as a result, the magnetic and This has the effect of suppressing crosstalk due to electrostatic coupling.

【0018】請求項2に記載の発明は、隣接する端子電
極に接続される内部導体と絶縁層を介して配置される中
間導体層との重なり度合を、中間導体層が内部導体に対
して少なくとも30%以上重なるようにしたもので、こ
の構成によれば、中間導体層が内部導体に対して少なく
とも30%以上重なっているため、この中間導体層によ
って、従来のような隣接する内部導体間に発生する磁気
的および静電的結合によるクロストークを低減させるこ
とができるという作用を有するものある。
According to a second aspect of the present invention, the degree of overlap between an internal conductor connected to an adjacent terminal electrode and an intermediate conductor layer disposed via an insulating layer is determined by determining whether the intermediate conductor layer is at least overlapped with the internal conductor. According to this configuration, since the intermediate conductor layer overlaps the internal conductor by at least 30% or more, this intermediate conductor layer allows the intermediate conductor layer to overlap between adjacent internal conductors as in the related art. There is an effect that crosstalk due to magnetic and electrostatic coupling that occurs can be reduced.

【0019】請求項3に記載の発明は、内部導体および
中間導体層をAg系材料で構成したもので、この構成に
よれば、Ag系材料で構成したことにより、内部導体の
抵抗が低くなるため、インダクタを酸化雰囲気中で比較
的容易に焼成できるという作用を有するものである。
According to a third aspect of the present invention, the inner conductor and the intermediate conductor layer are made of an Ag-based material. According to this structure, the resistance of the inner conductor is reduced by using the Ag-based material. Therefore, it has an effect that the inductor can be relatively easily fired in an oxidizing atmosphere.

【0020】請求項4に記載の発明は、中間導体層を面
状のもの、もしくは少なくとも1ヵ所以上の孔を有する
もので構成したもので、この構成によれば、隣接する外
部端子電極に接続される内部導体間の磁界の相互の干渉
を中間導体層によって遮蔽することができるとともに、
中間導体層を1ヵ所以上の孔を有するもので構成した場
合には、遮蔽能力を低下させることなく材料使用量を少
なくすることができるという作用を有するものである。
According to a fourth aspect of the present invention, the intermediate conductor layer is formed of a planar material or a material having at least one or more holes. According to this structure, the intermediate conductor layer is connected to the adjacent external terminal electrode. Interference of the magnetic field between the inner conductors can be shielded by the intermediate conductor layer,
When the intermediate conductor layer is formed of one having one or more holes, the effect is that the amount of material used can be reduced without lowering the shielding ability.

【0021】以下、本発明の実施の形態におけるインダ
クタアレイについて、図面を参照しながら説明する。
Hereinafter, an inductor array according to an embodiment of the present invention will be described with reference to the drawings.

【0022】(実施の形態1)図1は本発明の実施の形
態1におけるインダクタアレイの内部を透視した分解斜
視図、図2(a)は図1に示したインダクタアレイの外
観を示す斜視図、図2(b)は図2(a)のA−A線断
面図、図2(c)は図2(a)のB−B線断面図であ
る。
(Embodiment 1) FIG. 1 is an exploded perspective view showing the inside of an inductor array according to Embodiment 1 of the present invention, and FIG. 2 (a) is a perspective view showing the appearance of the inductor array shown in FIG. 2B is a sectional view taken along line AA of FIG. 2A, and FIG. 2C is a sectional view taken along line BB of FIG. 2A.

【0023】図1,図2(a)(b)(c)において、
11はAg等の導電材料を充填したスルーホール12を
有するフェライトからなる第1の磁性体シートである。
13はスルーホール12の直上または直下である中央か
ら外側に向かって広がるように渦巻き状に形成した複数
の内部導体である。14は積層方向に対してほぼ中央に
位置し、かつ上下に設けられた複数の内部導体13を分
離するように絶縁層15を介して配設された中間導体層
である。16は複数の内部導体13を介して前記第1の
磁性体シート11と対向する面側に設けられた複数枚の
第2の磁性体シートで、この第2の磁性体シート16お
よび前記第1の磁性体シート11、絶縁層15、中間導
体層14を積層して積層体17を構成している。18は
少なくとも積層体17の対向する両側面に複数の内部導
体13と電気的に接続されるように設けられた複数の外
部端子電極で、この複数の外部端子電極18は図2
(a)に示すように、一対ずつからなる4個の外部端子
電極18a,18b,18c,18dを構成している。
また前記複数の内部導体13はコイルを構成しているも
ので、この複数の内部導体13は図2(b)に示すよう
に、スルーホール12内に充填されたAg等の導電材料
を介して電気的に接続された一対ずつからなる4個の内
部導体13a,13b,13c,13dを構成してい
る。そしてこの4個の内部導体13a,13b,13
c,13dと前記4個の外部端子電極18a,18b,
18c,18dとはそれぞれ電気的に接続され、かつ前
記4個の外部端子電極18a,18b,18c,18d
のうち、隣接する外部端子電極18aと18b、18b
と18c、18cと18dに電気的に接続される内部導
体13aと13b、13bと13c、13cと13dは
図2(b)に示すようにすべて積層方向に絶縁層15お
よび中間導体層14を介して配置されているものであ
る。
In FIGS. 1 and 2 (a), (b) and (c),
Reference numeral 11 denotes a first magnetic sheet made of ferrite having through holes 12 filled with a conductive material such as Ag.
Reference numeral 13 denotes a plurality of internal conductors formed in a spiral shape so as to extend outward from the center immediately above or immediately below the through hole 12. Reference numeral 14 denotes an intermediate conductor layer which is located substantially at the center with respect to the lamination direction and is disposed via an insulating layer 15 so as to separate a plurality of internal conductors 13 provided above and below. Reference numeral 16 denotes a plurality of second magnetic sheets provided on a surface facing the first magnetic sheet 11 via a plurality of internal conductors 13, and the second magnetic sheet 16 and the first magnetic sheet 16 are provided. The magnetic sheet 11, the insulating layer 15, and the intermediate conductor layer 14 are laminated to form a laminate 17. Reference numeral 18 denotes a plurality of external terminal electrodes provided on at least both side surfaces of the laminated body 17 facing each other so as to be electrically connected to the plurality of internal conductors 13.
As shown in (a), four external terminal electrodes 18a, 18b, 18c, and 18d are formed in pairs.
The plurality of internal conductors 13 constitute a coil. As shown in FIG. 2B, the plurality of internal conductors 13 are formed via a conductive material such as Ag filled in the through holes 12. It constitutes four inner conductors 13a, 13b, 13c, 13d, each of which is electrically connected. The four inner conductors 13a, 13b, 13
c, 13d and the four external terminal electrodes 18a, 18b,
18c and 18d, respectively, and are electrically connected to the four external terminal electrodes 18a, 18b, 18c and 18d.
Of the adjacent external terminal electrodes 18a and 18b, 18b
As shown in FIG. 2B, the inner conductors 13a and 13b, 13b and 13c, 13c and 13d, which are electrically connected to the inner conductors 18c and 18c and 18d, are all disposed in the laminating direction via the insulating layer 15 and the intermediate conductor layer 14. It is what is arranged.

【0024】以上のように構成されたインダクタアレイ
について、以下にその製造方法を図面を参照しながら説
明する。
A method of manufacturing the inductor array having the above-described configuration will be described below with reference to the drawings.

【0025】図3(a)〜(f)は本発明の実施の形態
1におけるインダクタアレイの製造方法を示す製造工程
図である。
FIGS. 3A to 3F are manufacturing process diagrams showing a method for manufacturing the inductor array according to the first embodiment of the present invention.

【0026】まず、図3(a)に示すように、フェライ
トのスラリーからグリーンシート法により第2の磁性体
シート16を複数枚作製する。
First, as shown in FIG. 3A, a plurality of second magnetic sheets 16 are formed from a ferrite slurry by a green sheet method.

【0027】次に、図3(b)に示すように、定められ
た箇所に穴あけ加工をして2個のスルーホール12を形
成し、このスルーホール12にAg等の導電材料を充填
してなる第1の磁性体シート11を形成する。
Next, as shown in FIG. 3 (b), two through-holes 12 are formed by drilling at predetermined locations, and the through-holes 12 are filled with a conductive material such as Ag. The first magnetic material sheet 11 is formed.

【0028】次に、図3(c)に示すように、中央から
外側に向かって渦巻き状に形成された複数の内部導体1
3を用意する。
Next, as shown in FIG. 3C, a plurality of inner conductors 1 formed in a spiral shape from the center to the outside.
Prepare 3

【0029】次に、図3(d)に示すように、Ag系材
料を用いて中間導体層14を形成する。
Next, as shown in FIG. 3D, an intermediate conductor layer 14 is formed using an Ag-based material.

【0030】次に、図1に示すように、第1の磁性体シ
ート11の上下に、スルーホール12を介して内部導体
13のシート内部側端縁が接続されるように複数の内部
導体13a,13cを重ね合わせ、そして絶縁層15を
介して中間導体層14を積層する。
Next, as shown in FIG. 1, a plurality of internal conductors 13a are connected to the upper and lower sides of the first magnetic sheet 11 through the through holes 12 so that the inner side edges of the internal conductors 13 are connected. , 13c, and the intermediate conductor layer 14 is laminated via the insulating layer 15.

【0031】この中間導体層14は絶縁層15に挟まれ
た構造をとる。同様にして第1の磁性体シート11の上
下に、スルーホール12を介して内部導体13のシート
内部側端縁が接続されるように複数の内部導体13b,
13dを重ね合わせる。つまり中間導体層14を挟んで
上方の内部導体13a,13cと下方の内部導体13
b,13dが2階建て構造となるように配設されてい
る。その後、上方の内部導体13a,13bの上と、下
方の内部導体13b,13dの下に第2の磁性体シート
16を所定の厚みになるまで積層して、約70kg/c
2の圧力を加えた後、空気中で加熱してバインダーを
燃焼除去し、そして850〜1000℃程度の高温で焼
成して図3(e)に示す積層体19を形成する。この
時、積層体19の端面から第1の磁性体シート11の上
下に形成した4個の内部導体13a,13b,13c,
13dが露出しているものである。すなわち、隣接する
外部端子電極に電気的に接続される内部導体13a,1
3bと13c,13dが積層方向に絶縁層15および中
間導体層14を介して対向するように配置されているも
のである。
The intermediate conductor layer 14 has a structure sandwiched between insulating layers 15. Similarly, a plurality of internal conductors 13b, 14b are connected to the upper and lower sides of the first magnetic sheet 11 so that the sheet inner side edges of the internal conductors 13 are connected via the through holes 12.
13d is overlapped. That is, the upper inner conductors 13a and 13c and the lower inner conductor 13
b and 13d are arranged so as to have a two-story structure. Thereafter, a second magnetic sheet 16 is laminated on the upper inner conductors 13a and 13b and below the lower inner conductors 13b and 13d until a predetermined thickness is reached, and is about 70 kg / c.
After applying a pressure of m 2 , the binder is burned and removed by heating in air, and then fired at a high temperature of about 850 to 1000 ° C. to form a laminate 19 shown in FIG. At this time, four internal conductors 13a, 13b, 13c, and 4c formed above and below the first magnetic sheet 11 from the end face of the laminate 19 are formed.
13d is exposed. That is, the internal conductors 13a, 1 electrically connected to adjacent external terminal electrodes
3b, 13c and 13d are arranged so as to face each other via the insulating layer 15 and the intermediate conductor layer 14 in the stacking direction.

【0032】次に、図3(f)に示すように、積層体1
9の対向する側面に、積層体19の端面から露出してい
る4個の内部導体13a,13b,13c,13dと電
気的に接続されるように、Ag系の導電ペーストを塗布
して550〜900℃で焼き付けることにより4個の外
部端子電極18a,18b,18c,18dを形成す
る。
Next, as shown in FIG.
9 is coated with an Ag-based conductive paste so as to be electrically connected to the four inner conductors 13 a, 13 b, 13 c, and 13 d exposed from the end face of the laminate 19. By baking at 900 ° C., four external terminal electrodes 18a, 18b, 18c, 18d are formed.

【0033】次に、外部端子電極18a,18b,18
c,18dを覆うようにNiメッキを施し、さらにこの
Niメッキを覆うようにSnめっきを施して、チップイ
ンダクタアレイを形成しているものである。
Next, the external terminal electrodes 18a, 18b, 18
Ni plating is applied so as to cover c and 18d, and Sn plating is applied so as to cover the Ni plating to form a chip inductor array.

【0034】なお、前記第2の磁性体シート16の形成
方法はグリーンシート法の他の印刷方法であってもよ
く、また内部導体13a,13b,13c,13dおよ
び中間導体層14の材料には、Agを用いたがAg−P
dであってもよく、しかも内部導体13a,13b,1
3c,13dはコイルを形成するもの、あるいは直線状
のものでもよい。また外部端子電極18a,18b,1
8c,18dの材料にはAgを用いたが、Ag−Pd、
Ni、CuあるいはAgを含めたこれらの合金であって
も良く、そしてこの外部端子電極18a,18b,18
c,18dの形成方法は、印刷、蒸着、スパッタリング
等であってもよく、個々の磁性体シート11,16を重
ね合わせ、そして一定の圧力を加えた焼成前の状態で外
部端子電極18a,18b,18c,18dを形成し、
その後、これらを同時に一体焼成しても良いものであ
る。
The method of forming the second magnetic sheet 16 may be another printing method other than the green sheet method, and the materials of the inner conductors 13a, 13b, 13c, 13d and the intermediate conductor layer 14 may be different. , Ag was used, but Ag-P
d and the inner conductors 13a, 13b, 1
3c and 13d may be those that form a coil or those that are linear. Also, the external terminal electrodes 18a, 18b, 1
Ag was used as the material for 8c and 18d, but Ag-Pd,
These alloys including Ni, Cu or Ag may be used, and the external terminal electrodes 18a, 18b, 18
The method of forming c, 18d may be printing, vapor deposition, sputtering, or the like. The individual magnetic sheets 11, 16 are overlapped, and the external terminal electrodes 18a, 18b are applied in a state before firing under a certain pressure. , 18c, 18d,
Thereafter, these may be simultaneously fired together.

【0035】以上のように構成かつ製造されたインダク
タアレイについて、以下に本発明の要部であるクロスト
ークについて調べた実験結果を基に説明する。なお本実
験には長さ3.2mm、幅1.6mm、厚み1.2mmサイズ
で4素子内蔵のインダクタアレイで代表特性が100M
Hzでのインピーダンスが600Ω程度であるものを使
用したが、代表特性が異なるものを用いても同様な傾向
の結果が得られるものである。
The inductor array constructed and manufactured as described above will be described below based on experimental results obtained by examining the crosstalk which is a main part of the present invention. In this experiment, a 3.2 mm long, 1.6 mm wide, 1.2 mm thick inductor array with four built-in elements and a typical characteristic of 100 M
Although the one having an impedance of about 600Ω at Hz was used, the result of the same tendency can be obtained by using one having a different representative characteristic.

【0036】図4は本発明の実施の形態1におけるイン
ダクタアレイと従来品とのクロストーク特性を比較した
特性図を示したものである。なお、従来品1は、積層体
内部の積層方向に対して等しい位置に複数の内部導体を
形成した構造のものであり、従来品2は、隣接する外部
端子電極に接続される内部導体を積層方向に対して交互
にずれた状態で配置した構造のものであり、いずれの試
料も外形寸法、端子電極間隔は同一である。
FIG. 4 is a characteristic diagram comparing the crosstalk characteristics between the inductor array according to the first embodiment of the present invention and a conventional product. The conventional product 1 has a structure in which a plurality of internal conductors are formed at the same position in the stacking direction inside the laminate, and the conventional product 2 has a structure in which internal conductors connected to adjacent external terminal electrodes are stacked. The samples are arranged so as to be alternately shifted with respect to the direction, and all samples have the same external dimensions and terminal electrode spacing.

【0037】図4の実験結果によれば、本発明の実施の
形態1における構造のものがクロストーク特性において
最も優れていることがわかる。これは内部に中間導体層
14を有するためであり、従来品1、すなわち積層体内
部の積層方向に対して等しい位置に複数の内部導体を形
成した構造のものに比べて約5〜10dB改善されてい
るものである。
According to the experimental results shown in FIG. 4, it is understood that the structure according to the first embodiment of the present invention has the best crosstalk characteristics. This is because the intermediate conductor layer 14 is provided inside, which is improved by about 5 to 10 dB as compared with the conventional product 1, that is, the structure in which a plurality of internal conductors are formed at the same position in the laminating direction inside the laminate. Is what it is.

【0038】図5は、本発明の実施の形態1におけるイ
ンダクタアレイの形状効果を従来品と比較した断面図で
ある。インピーダンス値600Ωを得るためには、本発
明の実施の形態1における磁性体シートの材料としてフ
ェライトを使用した場合、複数の内部導体13は線幅5
0μm、線間30μmで約5ターン渦巻き状に形成しな
ければならない。図5(a)は本発明の実施の形態1を
示し、図5(b)は積層体内部の積層方向に対して等し
い位置に複数の内部導体4を形成した構造の従来例1を
示したもので、この従来例1の構造にした場合は、各内
部導体4のパターン面積が外部端子電極間のピッチに制
約されるため、インピーダンス値を稼ぐためには、より
多くの導体層が必要となるものである。また図5(c)
に示す従来例2は、従来例1の隣接する内部導体4間に
発生する磁気的および静電的結合によるクロストークを
抑えるために、隣接する外部端子電極に接続される内部
導体4を積層方向に対して交互にずれた状態で配置した
ものであるが、これにおいても、隣接する内部導体4間
に発生するクロストークを抑えるためには、可能な限り
隣接する内部導体4の間隔を広く取らなければならな
い。したがって、この従来例2においても内部導体4は
パターン面積の制約を受けるため、内部導体4の積層数
が増加するものである。これに対し図5(a)に示す本
発明の実施の形態1においては、中間導体層14を介し
て上方の内部導体13a,13cと下方の内部導体13
b,13dを形成するようにしているため、内部導体1
3a,13b,13c,13dのパターンの制約も比較
的受けにくく、したがって、インピーダンス値600Ω
を得るためには内部導体13a,13b,13c,13
dは2層で形成可能であり、この結果より本発明の実施
の形態1における構造が最も優れていることがわかる。
FIG. 5 is a cross-sectional view in which the shape effect of the inductor array according to the first embodiment of the present invention is compared with a conventional product. In order to obtain an impedance value of 600Ω, when ferrite is used as the material of the magnetic sheet in the first embodiment of the present invention, the plurality of inner conductors 13 have a line width of 5 mm.
It must be formed in a spiral shape for about 5 turns with 0 μm and 30 μm between lines. FIG. 5 (a) shows the first embodiment of the present invention, and FIG. 5 (b) shows a conventional example 1 of a structure in which a plurality of internal conductors 4 are formed at the same position in the lamination direction inside the laminate. In the case of the structure of the conventional example 1, since the pattern area of each internal conductor 4 is restricted by the pitch between the external terminal electrodes, more conductor layers are required to obtain an impedance value. It becomes. FIG. 5 (c)
In the conventional example 2 shown in FIG. 2, the internal conductors 4 connected to the adjacent external terminal electrodes are stacked in the stacking direction in order to suppress the crosstalk due to the magnetic and electrostatic coupling generated between the adjacent internal conductors 4 in the conventional example 1. However, in this case as well, in order to suppress the crosstalk generated between the adjacent inner conductors 4, the interval between the adjacent inner conductors 4 is set as wide as possible. There must be. Therefore, also in the second conventional example, since the pattern area of the internal conductor 4 is restricted, the number of stacked internal conductors 4 is increased. On the other hand, in the first embodiment of the present invention shown in FIG. 5A, upper internal conductors 13a and 13c and lower internal conductor 13
b, 13d, the inner conductor 1
3a, 13b, 13c, and 13d are relatively insensitive to the pattern, and therefore have an impedance value of 600Ω.
To obtain the inner conductors 13a, 13b, 13c, 13
d can be formed in two layers, and from this result, it can be seen that the structure in the first embodiment of the present invention is the most excellent.

【0039】(実施の形態2)図6は本発明の実施の形
態2におけるインダクタアレイの内部を透視した分解斜
視図で、この本発明の実施の形態2は、図6に示すよう
に、図1に示した本発明の実施の形態1における中間導
体層14を同一積層面上で分離して2個の中間導体層1
4a,14bとしたものである。図7(a)は、本発明
の実施の形態2におけるインダクタアレイの上面透視
図、図7(b)は同インダクタアレイの断面図である。
この図7(a)(b)に示すように、中間導体層14
a,14bは、複数の内部導体13のそれぞれに対して
少なくとも30%以上重なるように配置されている。図
8は、中間導体層14a,14bと内部導体13との重
なり度合によるクロストークの大きさを比較した結果を
示したものである。この図8からも明らかなように、中
間導体層14a,14bと内部導体13との重なり度合
は30%以上でクロストークが小さくなっている。これ
は、中間導体層14a,14bがある一定面積以上にな
ると、隣接する内部導体13間に発生する電磁結合を遮
蔽する効果をもたらすからであると考えられる。この結
果、隣接する内部導体13間に発生する電磁結合による
クロストークが抑えられたインダクタアレイが得られる
ものである。
(Embodiment 2) FIG. 6 is an exploded perspective view of the inside of an inductor array according to Embodiment 2 of the present invention, and FIG. 1 of the first embodiment of the present invention shown in FIG.
4a and 14b. FIG. 7A is a top perspective view of the inductor array according to the second embodiment of the present invention, and FIG. 7B is a cross-sectional view of the inductor array.
As shown in FIGS. 7A and 7B, the intermediate conductor layer 14
a and 14b are arranged so as to overlap at least 30% or more with each of the plurality of internal conductors 13. FIG. 8 shows a result of comparing the magnitude of crosstalk depending on the degree of overlap between the intermediate conductor layers 14a and 14b and the internal conductor 13. As is apparent from FIG. 8, the degree of overlap between the intermediate conductor layers 14a and 14b and the internal conductor 13 is 30% or more, and crosstalk is small. This is considered to be because when the intermediate conductor layers 14a and 14b have a certain area or more, an effect of shielding electromagnetic coupling generated between the adjacent internal conductors 13 is brought about. As a result, an inductor array in which crosstalk due to electromagnetic coupling generated between the adjacent internal conductors 13 is suppressed can be obtained.

【0040】(実施の形態3)図9は本発明の実施の形
態3におけるインダクタアレイの内部を透視した分解斜
視図、図10は図9に示したインダクタアレイの外観を
示す斜視図、図11は図10のC−C線断面図である。
(Embodiment 3) FIG. 9 is an exploded perspective view showing the inside of an inductor array according to Embodiment 3 of the present invention, FIG. 10 is a perspective view showing the appearance of the inductor array shown in FIG. 9, and FIG. FIG. 11 is a sectional view taken along line CC of FIG. 10.

【0041】図9〜図11において、21はAg等の導
電材料を充填したスルーホール22を有するフェライト
からなる第1の磁性体シートである。23はスルーホー
ル22の直上または直下である中央から外側に向かって
広がるように渦巻き状に形成した複数の内部導体であ
る。24は積層方向に対してほぼ中央に位置し、かつ上
下に設けられた複数の内部導体23を分離するように絶
縁層25を介して配設された中間導体層である。26は
複数の内部導体23を介して前記第1の磁性体シート2
1と対向する側に設けられた複数枚の第2の磁性体シー
トで、この第2の磁性体シート26および前記第1の磁
性体シート21、絶縁層25、中間導体層24を積層し
て積層体27を構成している。28は少なくとも積層体
27の対向する両側面に複数の内部導体23と電気的に
接続されるように設けられた複数の外部端子電極で、こ
の複数の外部端子電極28は図10に示すように、一対
ずつからなる4個の外部端子電極28a,28b,28
c,28dを構成している。また前記複数の内部導体2
3はコイルを形成しているもので、この複数の内部導体
23は図11に示すように、スルーホール22内に充填
されたAg等の導電材料を介して電気的に接続された一
対ずつからなる4個の内部導体23a,23b,23
c,23dを構成している。そしてこの4個の内部導体
23a,23b,23c,23dと前記4個の外部端子
電極28a,28b,28c,28dとはそれぞれ電気
的に接続され、かつ前記4個の外部端子電極28a,2
8b,28c,28dのうち、隣接する外部端子電極2
8aと28b、28cと28dに電気的に接続される内
部導体23aと23b、23cと23dは図11に示す
ように積層方向に絶縁層25および中間導体層24を介
して配置されているものである。この場合、本発明の実
施の形態3においては、図12に示すように、外部端子
電極28aと28dに電気的に接続される内部導体23
aと23dが下側に位置し、かつ外部端子電極28bと
28cに電気的に接続される内部導体23bと23cが
上側に位置するように配置しているもので、このような
配置とすることにより、隣接する外部端子電極28bと
28cに電気的に接続される内部導体23bと23cは
積層方向に絶縁層25および中間導体層24を介して配
置されないものであり、一方、それ以外の2組の隣接す
る外部端子電極28aと28b、28cと28dに電気
的に接続される内部導体23aと23b、23cと23
dは前述したように積層方向に絶縁層25および中間導
体層24を介して配置されるものである。
9 to 11, reference numeral 21 denotes a first magnetic sheet made of ferrite having through holes 22 filled with a conductive material such as Ag. Reference numeral 23 denotes a plurality of internal conductors formed in a spiral shape so as to spread outward from the center immediately above or immediately below the through hole 22. Reference numeral 24 denotes an intermediate conductor layer which is located substantially at the center with respect to the lamination direction and is disposed via an insulating layer 25 so as to separate a plurality of internal conductors 23 provided above and below. Reference numeral 26 denotes the first magnetic sheet 2 via a plurality of internal conductors 23.
The second magnetic material sheet 26, the first magnetic material sheet 21, the insulating layer 25, and the intermediate conductor layer 24 are laminated on a plurality of second magnetic material sheets provided on the side opposite to 1. A laminate 27 is formed. Reference numeral 28 denotes a plurality of external terminal electrodes provided on at least both side surfaces of the laminated body 27 facing each other so as to be electrically connected to the plurality of internal conductors 23. As shown in FIG. , Four external terminal electrodes 28a, 28b, 28
c, 28d. The plurality of inner conductors 2
Numeral 3 denotes a coil, and the plurality of inner conductors 23 are formed from a pair electrically connected via a conductive material such as Ag filled in the through hole 22, as shown in FIG. Four internal conductors 23a, 23b, 23
c, 23d. The four internal conductors 23a, 23b, 23c, 23d are electrically connected to the four external terminal electrodes 28a, 28b, 28c, 28d respectively, and the four external terminal electrodes 28a, 28
8b, 28c and 28d, adjacent external terminal electrodes 2
The internal conductors 23a and 23b, 23c and 23d electrically connected to 8a and 28b, 28c and 28d are arranged in the laminating direction via an insulating layer 25 and an intermediate conductor layer 24 as shown in FIG. is there. In this case, in Embodiment 3 of the present invention, as shown in FIG. 12, internal conductors 23 electrically connected to external terminal electrodes 28a and 28d are provided.
a and 23d are located on the lower side, and the inner conductors 23b and 23c electrically connected to the external terminal electrodes 28b and 28c are located on the upper side. Accordingly, the inner conductors 23b and 23c electrically connected to the adjacent external terminal electrodes 28b and 28c are not arranged via the insulating layer 25 and the intermediate conductor layer 24 in the laminating direction. Internal conductors 23a and 23b, 23c and 23 electrically connected to adjacent external terminal electrodes 28a and 28b, 28c and 28d.
“d” is disposed via the insulating layer 25 and the intermediate conductor layer 24 in the laminating direction as described above.

【0042】上記した本発明の実施の形態3において
も、前述した本発明の実施の形態1と同様の作用効果が
得られるものである。
In the third embodiment of the present invention, the same operation and effect as those in the first embodiment of the present invention can be obtained.

【0043】なお、上記本発明の実施の形態1において
は、中間導体層14を挟んで上方の内部導体13a,1
3cと下方の内部導体13b,13dが2階建て構造と
なるように配設したものについて説明したが、内部導体
13a,13b,13c,13dが3個の中間導体層を
挟んで4階建て構造となるように配設しても、上記本発
明の実施の形態1と同様の作用効果を有するものであ
る。
In the first embodiment of the present invention, the internal conductors 13a, 1
3c and the lower inner conductors 13b, 13d are arranged in a two-story structure, but the inner conductors 13a, 13b, 13c, 13d have a four-story structure with three intermediate conductor layers interposed therebetween. Even if it arrange | positions so that it may become, it has the same effect as said Embodiment 1 of this invention.

【0044】また、上記本発明の実施の形態2において
は、中間導体層14を2個の中間導体層14a,14b
に個別分離して形成したものについて説明したが、この
中間導体層14は連続した面状のものでも良く、さらに
は1ヵ所以上の孔を有するものやメッシュ形状のもので
も良いものである。
In the second embodiment of the present invention, the intermediate conductor layer 14 is divided into two intermediate conductor layers 14a and 14b.
Although the intermediate conductor layer 14 has been described as being formed separately, the intermediate conductor layer 14 may have a continuous planar shape, or may have one or more holes or a mesh shape.

【0045】そしてまた、上記本発明の実施の形態2に
おいては、2個の中間導体層14a,14bを同一積層
面上に設けたものについて説明したが、異なる積層面に
形成しても同様の効果が得られるものである。
In the second embodiment of the present invention, the case where the two intermediate conductor layers 14a and 14b are provided on the same lamination surface has been described. An effect can be obtained.

【0046】さらに、上記本発明の実施の形態3におい
ては、中間導体層24を挟んで上方の内部導体23b,
23cと下方の内部導体23a,23dが2階建て構造
となるように配設したものについて説明したが、内部導
体23b,23a,23c,23dが3個の中間導体層
を挟んで4階建て構造となるように配設しても、上記本
発明の実施の形態3と同様の作用効果を有するものであ
る。
Further, in the third embodiment of the present invention, the inner conductors 23b,
Although the description has been given of the arrangement in which the inner conductor 23c and the lower inner conductors 23a and 23d are arranged in a two-story structure, the inner conductors 23b, 23a, 23c and 23d are arranged in a four-story structure with three intermediate conductor layers interposed therebetween. Even if it arrange | positions so that it may become, it has the same effect as said Embodiment 3 of this invention.

【0047】[0047]

【発明の効果】以上のように本発明のインダクタアレイ
は、絶縁層と、この絶縁層に積層される複数の内部導体
と、この複数の内部導体と電気的に接続される複数の外
部端子電極とを有し、前記複数の外部端子電極のうち少
なくとも1組の隣接する外部端子電極に接続される内部
導体は積層方向に絶縁層および中間導体層を介して配置
したものでこの構成によれば、複数の内部導体と電気的
に接続される複数の外部端子電極のうち少なくとも1組
の隣接する外部端子電極に接続される内部導体を積層方
向に絶縁層および中間導体層を介して配置しているた
め、インダクタを小形化することによって隣接した外部
端子電極のピッチが狭くなっても、個々の内部導体に許
されるパターン面積を最大限に確保でき、その結果、イ
ンダクタ性能を最大限に発揮することができるととも
に、隣接する外部端子電極に接続される内部導体間の磁
界の相互の干渉を中間導体層によって遮蔽することがで
き、その結果、隣接する内部導体間に発生する磁気的お
よび静電的結合によるクロストークを抑制できるという
すぐれた効果を有するものである。
As described above, the inductor array of the present invention comprises an insulating layer, a plurality of internal conductors laminated on the insulating layer, and a plurality of external terminal electrodes electrically connected to the plurality of internal conductors. According to this configuration, the internal conductor connected to at least one set of adjacent external terminal electrodes among the plurality of external terminal electrodes is arranged via an insulating layer and an intermediate conductor layer in a laminating direction. The internal conductors connected to at least one set of adjacent external terminal electrodes among the plurality of external terminal electrodes electrically connected to the plurality of internal conductors are arranged in the stacking direction via an insulating layer and an intermediate conductor layer. Therefore, even if the pitch of adjacent external terminal electrodes is reduced by miniaturizing the inductor, it is possible to maximize the pattern area allowed for each internal conductor, thereby maximizing the inductor performance. In addition to the above, the mutual interference of the magnetic field between the internal conductors connected to the adjacent external terminal electrodes can be shielded by the intermediate conductor layer. As a result, the magnetic field generated between the adjacent internal conductors can be reduced. And an excellent effect that crosstalk due to electrostatic coupling can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1におけるインダンタアレ
イの内部を透視した分解斜視図
FIG. 1 is an exploded perspective view of the inside of an indenter array according to a first embodiment of the present invention.

【図2】(a)同インダクタアレイの外観を示す斜視図 (b)(a)のA−A線断面図 (c)(a)のB−B線断面図2A is a perspective view showing the appearance of the inductor array, FIG. 2B is a cross-sectional view taken along the line AA in FIG. 2A, and FIG. 2C is a cross-sectional view taken along the line BB in FIG.

【図3】(a)〜(f)同インダクタアレイの製造方法
を示す製造工程図
FIGS. 3A to 3F are manufacturing process diagrams showing a manufacturing method of the inductor array; FIGS.

【図4】同インダクタアレイと従来品とのクロストーク
特性を比較した特性図
FIG. 4 is a characteristic diagram comparing crosstalk characteristics between the inductor array and a conventional product.

【図5】(a)〜(c)同インダクタアレイの形状効果
を従来品と比較した断面図
FIGS. 5A to 5C are cross-sectional views comparing the shape effect of the inductor array with a conventional product;

【図6】本発明の実施の形態2におけるインダクタアレ
イの内部を透視した分解斜視図
FIG. 6 is an exploded perspective view of the inside of the inductor array according to the second embodiment of the present invention.

【図7】(a)本発明の実施の形態2におけるインダク
タアレイの上面透視図 (b)同インダクタアレイの断面図
FIG. 7A is a top perspective view of an inductor array according to a second embodiment of the present invention. FIG. 7B is a cross-sectional view of the inductor array.

【図8】同インダクタアレイにおける中間導体層と内部
導体との重なり度合によるクロストークの大きさを比較
した結果を示す特性図
FIG. 8 is a characteristic diagram showing a result of comparing the magnitude of crosstalk due to the degree of overlap between the intermediate conductor layer and the internal conductor in the inductor array.

【図9】本発明の実施の形態3におけるインダクタアレ
イの内部を透視した分解斜視図
FIG. 9 is an exploded perspective view showing the inside of an inductor array according to a third embodiment of the present invention.

【図10】同インダクタアレイの外観を示す斜視図FIG. 10 is a perspective view showing the appearance of the inductor array.

【図11】図10のC−C線断面図11 is a sectional view taken along line CC of FIG. 10;

【図12】同インダクタアレイにおける積層体の斜視図FIG. 12 is a perspective view of a laminated body in the inductor array.

【図13】従来のインダクタアレイの斜視図FIG. 13 is a perspective view of a conventional inductor array.

【図14】同インダクタアレイの分解斜視図FIG. 14 is an exploded perspective view of the inductor array.

【図15】(a)〜(e)同インダクタアレイの製造方
法を示す製造工程図
FIGS. 15A to 15E are manufacturing process diagrams showing a manufacturing method of the inductor array.

【符号の説明】[Explanation of symbols]

11,21 第1の磁性体シート(絶縁層) 13,13a,13b,13c,13d 内部導体 23,23a,23b,23c,23d 内部導体 14,14a,14b,24 中間導体層 15,25 絶縁層 18,18a,18b,18c,18d 外部端子電極 28,28a,28b,28c,28d 外部端子電極 11, 21 First magnetic sheet (insulating layer) 13, 13a, 13b, 13c, 13d Internal conductor 23, 23a, 23b, 23c, 23d Internal conductor 14, 14a, 14b, 24 Intermediate conductor layer 15, 25 Insulation layer 18, 18a, 18b, 18c, 18d External terminal electrodes 28, 28a, 28b, 28c, 28d External terminal electrodes

───────────────────────────────────────────────────── フロントページの続き (72)発明者 瓜生 英一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 鷲崎 智幸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大石 一夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E058 BB19 5E070 AA01 AB01 AB08 BA12 CB03 CB08 CB12 CB13 CB17 DA17 EA01  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Eiichi Uryu 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor Tomoyuki Washizaki 1006 Odaka Kadoma Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd. (72) Inventor Kazuo Oishi 1006 Kazuma Kadoma, Kazuma, Osaka Prefecture F-term in Matsushita Electric Industrial Co., Ltd. 5E058 BB19 5E070 AA01 AB01 AB08 BA12 CB03 CB08 CB12 CB13 CB17 DA17 EA01

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁層と、この絶縁層に積層される複数
の内部導体と、この複数の内部導体と電気的に接続され
る複数の外部端子電極とを有し、前記複数の外部端子電
極のうち少なくとも1組の隣接する外部端子電極に接続
される内部導体は積層方向に絶縁層および中間導体層を
介して配置したことを特徴とするインダクタアレイ。
An insulating layer, a plurality of internal conductors laminated on the insulating layer, and a plurality of external terminal electrodes electrically connected to the plurality of internal conductors; Wherein the inner conductor connected to at least one pair of adjacent external terminal electrodes is disposed in the stacking direction via an insulating layer and an intermediate conductor layer.
【請求項2】 隣接する外部端子電極に接続される内部
導体と絶縁層を介して配置される中間導体層との重なり
度合を、中間導体層が内部導体に対して少なくとも30
%以上重なるようにした請求項1記載のインダクタアレ
イ。
2. The method according to claim 1, wherein the degree of overlap between the inner conductor connected to the adjacent external terminal electrode and the intermediate conductor layer disposed via the insulating layer is at least 30%.
The inductor array according to claim 1, wherein the inductor array overlaps at least%.
【請求項3】 内部導体および中間導体層をAg系材料
で構成した請求項1記載のインダクタアレイ。
3. The inductor array according to claim 1, wherein the inner conductor and the intermediate conductor layer are made of an Ag-based material.
【請求項4】 中間導体層を面状のもの、もしくは少な
くとも1ヵ所以上の孔を有するもので構成した請求項1
記載のインダクタアレイ。
4. The intermediate conductor layer according to claim 1, wherein the intermediate conductor layer has a planar shape or has at least one hole.
An inductor array as described.
JP10215227A 1998-07-30 1998-07-30 Inductor array Pending JP2000049015A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10215227A JP2000049015A (en) 1998-07-30 1998-07-30 Inductor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10215227A JP2000049015A (en) 1998-07-30 1998-07-30 Inductor array

Publications (1)

Publication Number Publication Date
JP2000049015A true JP2000049015A (en) 2000-02-18

Family

ID=16668823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10215227A Pending JP2000049015A (en) 1998-07-30 1998-07-30 Inductor array

Country Status (1)

Country Link
JP (1) JP2000049015A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203724A (en) * 2001-01-09 2002-07-19 Hitachi Metals Ltd Laminated multiple transformer and differential transmission cable using it
JP2002252124A (en) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd Chip-type electronic component and its manufacturing method
KR100428900B1 (en) * 2001-01-19 2004-04-29 가부시키가이샤 무라타 세이사쿠쇼 Laminated impedance device
JP2015103723A (en) * 2013-11-27 2015-06-04 株式会社村田製作所 Inductor element
CN114974801A (en) * 2021-02-18 2022-08-30 Tdk株式会社 Laminated coil component
WO2024024160A1 (en) * 2022-07-29 2024-02-01 Tdk株式会社 Composite electronic component

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203724A (en) * 2001-01-09 2002-07-19 Hitachi Metals Ltd Laminated multiple transformer and differential transmission cable using it
JP4702581B2 (en) * 2001-01-09 2011-06-15 日立金属株式会社 Stacked multiple transformer and differential transmission cable using the same
KR100428900B1 (en) * 2001-01-19 2004-04-29 가부시키가이샤 무라타 세이사쿠쇼 Laminated impedance device
JP2002252124A (en) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd Chip-type electronic component and its manufacturing method
JP4715000B2 (en) * 2001-02-22 2011-07-06 パナソニック株式会社 Manufacturing method of chip-type electronic component
JP2015103723A (en) * 2013-11-27 2015-06-04 株式会社村田製作所 Inductor element
CN114974801A (en) * 2021-02-18 2022-08-30 Tdk株式会社 Laminated coil component
WO2024024160A1 (en) * 2022-07-29 2024-02-01 Tdk株式会社 Composite electronic component

Similar Documents

Publication Publication Date Title
US5602517A (en) Laminate type LC composite device having coils with opposing directions and adjacent leads
US6157285A (en) Laminated inductor
JP3650949B2 (en) Composite electronic components
US20030001711A1 (en) Multilayer inductor
TW422998B (en) Inductor element and the manufacturing method of the same
US6114936A (en) Multilayer coil and manufacturing method for same
JPH1197244A (en) Laminated inductor
US6476690B1 (en) Laminated LC component with rotationally symmetric capacitor electrodes
JP2000049015A (en) Inductor array
JP2001118728A (en) Laminated inductor array
JPS5924535B2 (en) Laminated composite parts
JP2001307910A (en) Laminated electronic parts array
JP3319449B2 (en) Multilayer inductor and manufacturing method thereof
JPH11186040A (en) Laminated noise filter
JPH0993069A (en) Multiseries noise filter
JPH0115159Y2 (en)
JPH0447950Y2 (en)
JPH0897603A (en) Laminated dielectric filter
JPH10215134A (en) Laminated emi filter
JP3123208B2 (en) Composite electronic components
JPH05326271A (en) Composite inductor part
JP2001118729A (en) Inductor array
JP2001244119A (en) Inductor array
JP2005229219A (en) Laminated filter and laminated filter array
JP3245835B2 (en) Manufacturing method of multilayer inductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050310

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050413

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304