[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

ITTO20110995A1 - Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione - Google Patents

Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione Download PDF

Info

Publication number
ITTO20110995A1
ITTO20110995A1 IT000995A ITTO20110995A ITTO20110995A1 IT TO20110995 A1 ITTO20110995 A1 IT TO20110995A1 IT 000995 A IT000995 A IT 000995A IT TO20110995 A ITTO20110995 A IT TO20110995A IT TO20110995 A1 ITTO20110995 A1 IT TO20110995A1
Authority
IT
Italy
Prior art keywords
layer
semiconductor material
electrical connection
mems device
regions
Prior art date
Application number
IT000995A
Other languages
English (en)
Inventor
Urquia Mikel Azpeitia
Roberto Campedelli
Stefano Losa
Marco Mantovani
Raffaella Pezzuto
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000995A priority Critical patent/ITTO20110995A1/it
Priority to CN201280053446.XA priority patent/CN103917482B/zh
Priority to DE112012004560.2T priority patent/DE112012004560T5/de
Priority to PCT/IB2012/056021 priority patent/WO2013064978A1/en
Publication of ITTO20110995A1 publication Critical patent/ITTO20110995A1/it
Priority to US14/265,116 priority patent/US9388038B2/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Conductive Materials (AREA)

Description

DESCRIZIONE
“DISPOSITIVO MICRO-ELETTRO-MECCANICO DOTATO DI REGIONI CONDUTTIVE SEPOLTE E RELATIVO PROCEDIMENTO DI FABBRICAZIONEâ€
La presente invenzione à ̈ relativa ad un dispositivo micro-elettro-meccanico o MEMS dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione.
Come à ̈ noto, i dispositivi MEMS comprendono uno strato strutturale avente regioni estendentesi su una cavità o "air gap" e definenti strutture sospese mobili in direzione parallela o trasversale rispetto alla superficie superiore di un supporto, ad esempio un substrato di materiale semiconduttore, estendentesi al di sotto dello strato strutturale.
Tali strutture sospese possono essere ottenute con tecniche di lavorazione differenti, quale la microlavorazione superficiale ("surface micromachining") che prevede la definizione di tali strutture nello strato strutturale e la rimozione di uno strato sacrificale formato al di sopra del substrato.
Frequentemente, le strutture sospese, così come altre strutture fisse affacciate alle strutture sospese, sono ancorate al substrato tramite regioni di ancoraggio e supporto. Tali regioni di ancoraggio e supporto consentono anche la connessione elettrica delle strutture sospese o fisse con altri parti del dispositivo o con l'esterno, per la loro polarizzazione elettrica e la lettura di grandezze elettriche variabili generate in seguito al movimento delle strutture mobili.
In questo caso, le strutture di connessione elettrica sono formate da regioni sepolte includenti linee conduttive di interconnessione che si estendono al di sotto della cavità, portate dal substrato e tipicamente isolate elettricamente da questo da uno strato isolante, quando il substrato à ̈ di materiale semiconduttore.
Tali linee conduttive di interconnessione possono essere realizzate vantaggiosamente di materiale semiconduttore, tipicamente polisilicio drogato.
Ad esempio, un processo utilizzato dalla richiedente per realizzare sensori inerziali e attuatori di silicio prevede realizzare linee di interconnessione sepolte di silicio policristallino (indicato anche come polisilicio) deposto su un substrato, drogato in situ, formare uno strato sacrificale di ossido, tipicamente mediante deposizione PECVD (Plasma Enhanced Chemical Vapour Deposition) e formare lo strato strutturale mediante crescita, con tecnica epitassiale, di uno spesso strato di polisilicio.
Questa tecnologia consente la realizzazione di strutture sospese di elevato spessore, che si possono muovere sia su un piano parallelo alla superficie del substrato e/o in direzione trasversale al piano stesso. L'elevato spessore raggiungibile permette di ottenere superfici verticali elevate e quindi elevate capacità totali, quindi elevata robustezza, sensibilità e affidabilità.
In questo tipo di dispositivi, la resistività finale delle interconnessioni dipende strettamente dal layout, dallo spessore, dai parametri di processo di deposizione e dalla sequenza delle fasi di processo termico ed ha un forte impatto sul comportamento elettrico del dispositivo MEMS finito in termini di rapporto segnale/rumore.
In particolare, per ottenere un buon rapporto segnale/rumore, à ̈ opportuno realizzare linee di interconnessione sepolte a bassa resistenza. A tale scopo, à ̈ noto utilizzare tecniche di drogaggio del materiale policristallino deposto; ad esempio può essere eseguita una fase di drogaggio termico da POCl3o una impiantazione ionica. In questo modo di ottengono resistività dell'ordine di 0,4-1,5 mΩ•cm. La tecnica di impiantazione ionica à ̈ tuttavia relativamente costosa e non permette di raggiungere valori di resistività sufficientemente bassi. La tecnica di drogaggio con POCl3permette d'altra parte sì di raggiungere resistività più basse rispetto alla tecnica di impianto ma non ancora sufficienti; inoltre essa à ̈ relativamente poco uniforme e di uso meno comune nei processi su substrati con diametro maggiore di 150 mm.
Per ottenere un'alta conducibilità delle linee di interconnessione sepolte, à ̈ stato anche già proposto l'utilizzo della tecnica della "siliciurizzazione", ovvero la formazione di uno strato di silicio metallico al di sopra delle linee di interconnessione, tecnica già nota e applicata nei circuiti integrati e nelle memorie.
Ad esempio, Zhihong L et al. "Study on the application of silicide in surface micrimachining", J. Micromech. Microeng. 12 (2002), pagg. 162–167 descrive una tecnica per la realizzazione di linee di interconnessione siliciurizzate in dispositivi MEMS. In particolare, tale articolo descrive una tecnica autoallineata, secondo la quale viene deposto uno strato di polisilicio, questo viene impiantato e sottoposto ad "annealing", viene depositato uno strato metallico, tipicamente cobalto, e il wafer risultante viene sottoposto a trattamento termico rapido tramite RTA ("Rapid Thermal Annealing"), in modo che siliciuro si formi solo dove sono presenti le linee di interconnessione di polisilicio. Il metallo non reagito viene rimosso tramite una soluzione di acido cloridrico, e il processo prosegue con le fasi per la realizzazione delle strutture fisse e mobili del dispositivo.
Tale soluzione nota à ̈ però suscettibile di miglioramento in quanto il siliciuro di cobalto non ha sufficiente resistenza all'acido fluoridrico utilizzato per il rilascio delle strutture mobili e si degrada ad alte temperature, tipicamente necessarie per la crescita dello strato strutturale, vanificando i vantaggi ottenibili. Inoltre, tale soluzione non à ̈ facilmente integrabile con i processi di fabbricazione attuali.
Scopo della presente invenzione à ̈ fornire un dispositivo ed un processo che superino gli inconvenienti della tecnica nota.
Secondo la presente invenzione vengono realizzati un dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e un relativo procedimento di fabbricazione, come definiti rispettivamente nelle rivendicazioni 1 e 9.
In pratica, le regioni di connessione elettrica estendentisi sul substrato, sotto alla cavità, sono formate da un multistrato conduttivo comprendente un primo strato di materiale semiconduttore, quale silicio policristallino, da uno strato composito di un composto binario del materiale semiconduttore e di un metallo di transizione, quale un siliciuro di tungsteno, e da un secondo strato del materiale semiconduttore, quale silicio policristallino.
Per una migliore comprensione della presente invenzione ne vengono ora descritte alcune forme di realizzazione, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- le figure 1A-1F sono sezioni trasversali di una fetta di materiale semiconduttore relative a successive fasi intermedie di una prima forma di realizzazione del presente procedimento;
- le figure 2A-2I sono sezioni trasversali di una fetta di materiale semiconduttore relative a successive fasi intermedie di una seconda forma di realizzazione del presente procedimento; e
- la figura 3 mostra una sezione trasversale di un dispositivo MEMS.
Le figure 1A-1F si riferiscono ad una prima forma di realizzazione. In dettaglio, la fig. 1A mostra una fetta 1 di materiale semiconduttore includente un substrato 2, tipicamente di silicio, dopo che questo à ̈ stato sottoposto ad una fase di ossidazione termica ad alta temperatura. Di conseguenza, il substrato 2 à ̈ coperto su tutti i suoi lati da uno strato isolante 3, tipicamente ossido permanente con uno spessore di 2,6 µm. Lo strato isolante 3 ha la funzione di ridurre le capacità parassite verso il substrato.
Successivamente, fig. 1B, viene deposto uno strato multiplo 4. A tale scopo, dapprima un primo strato di silicio policristallino (poly1, 5) viene deposto sullo strato isolante 3. Lo strato di poly1 5 può essere drogato o non drogato e presenta uno spessore ad esempio compreso fra 100 nm e 300 nm. Quindi viene deposto uno strato di siliciuro 6 da CVD, ad esempio siliciuro di tungsteno, per uno spessore ad es.
compreso fra 100 e 400 nm. Per la deposizione dello strato di siliciuro 6, Ã ̈ possibile usare due differenti chimiche: reazione fra WF6e silano (SiH4) o fra WF6e diclorosilano (SiH2Cl2). In particolare, le reazioni che avvengono durante la deposizione sono:
WF6+ SiH4 WSix+ SiF4+ H2
o
WF6+ SiH2Cl2 WSix+ SiF4+SiCl+HCL+ H2
La stechiometria finale, definita come rapporto fra atomi di silicio e atomi di tungsteno) à ̈ 2,2-2,8 o più, nel caso di utilizzo del silano e 1,3-2,7, nel caso del diclorosilano.
L'energia termica utilizzata per la reazione viene fornita tramite un suscettore.
Quindi, viene depositato un secondo strato di silicio policristallino (poly2, 7). Lo strato di poly2 7 à ̈, ad esempio drogato in situ con fosforo e presenta uno spessore ad esempio compreso fra 400 nm e 900 nm. La deposizione dello strato di poly2 7 può essere controllata in modo che questo abbia una rugosità prefissata, come discusso più in dettaglio in seguito.
In seguito, fig. 1C, lo strato multiplo 4 viene definito, tramite una fase di litografia ed attacco, in modo da formare regioni conduttive 10 destinate a costituire ancoraggi e linee di interconnessione. Le regioni conduttive 10 così formate vengono sottoposte ad annealing termico, tramite trattamento RTP, a 900°C in ambiente N2o N2/O2. L'annealing consente allo strato di siliciuro 6, depositato in strato amorfo, di cristallizzarsi e quindi di raggiungere bassi valori di resistività.
Quindi, seguono fasi di processo standard, includenti il deposito di uno strato sacrificale 11, ad esempio ossido depositato per PECVD (Plasma Enhanced Chemical Vapor Deposition) per uno spessore ad esempio tra 0,8 e 2 µm, tipicamente 1,6 µm, fig. 1D; la realizzazione di trincee 12 attraverso lo strato sacrificale 11, in modo da esporre parte delle regioni conduttive 10 e, se necessario, del substrato 2, fig.
1E; e la crescita di uno strato strutturale 15 in un reattore epitassiale fino a raggiungere ad esempio uno spessore compreso ad es. fra 15 e 40 µm, fig. 1F. Lo strato strutturale 15 può essere drogato in situ o con altre tecniche di drogaggio convenzionali (POCl3) e forma colonne 16 che riempiono le trincee 12 e sono destinate a formare gli ancoraggi e porzioni di connessione per le strutture mobili e fisse del dispositivo MEMS finale.
Seguono quindi le fasi di definizione delle strutture mobili e fisse del dispositivo MEMS in modo da formare (si faccia riferimento alla fig. 3) uno statore 18, un rotore 19, una colonna di contatto 20 e pareti 21. La definizione avviene, in modo di per sé noto, tramite un attacco "deep Silicon etch" che attraversa tutto lo spessore dello strato strutturale 15. Quindi il processo prosegue con la realizzazione di una metallizzazione di contatto 22, al di sopra della colonna di contatto 20, la liberazione della struttura, mediante attacco e rimozione dello strato sacrificale 11 al di sotto delle strutture mobili e fisse 18, 19, utilizzando HF in fase vapore, formando una cavità 25; ulteriori fasi di lavorazione finale e l'incollaggio ad un cappuccio 23 tramite materiale saldante di tipo conduttivo o isolante 24. Segue poi il taglio della fetta, per l'ottenimento di una pluralità di dispositivi MEMS 17. Nel dispositivo MEMS 17 di fig. 3, sono visibili due regioni conduttive 10, di cui una prima forma un ancoraggio 10a dello statore 18, e una seconda forma un ancoraggio 10b del rotore 19 e una linea di interconnessione 10c per la connessione elettrica di quest'ultimo.
Le figure 2A-2I mostrano fasi di processo successive di una forma di realizzazione in cui i lati delle regioni conduttive 10 sono sigillate mediante spaziatori (spacer). Tale soluzione à ̈ utilmente applicabile a particolari prodotti per cui à ̈ utile proteggere lateralmente le regioni conduttive 110 da fasi di processo che potrebbero attaccare lo strato di siliciuro 6, ad esempio da trattamenti con plasma in ossigeno. La forma di realizzazione delle figg. 2A-2I comprende alcune fasi che sono uguali a quelle delle figg. 1A-1F; di conseguenza, le parti comuni sono state indicate con gli stessi numeri di riferimento e per la relativa descrizione dettagliata si rimanda a quanto discusso in precedenza.
In dettaglio, fig. 2A, analogamente a quanto descritto con riferimento alla figura 1A, inizialmente una fetta 1 di materiale semiconduttore includente un substrato 2 viene sottoposta ad una fase di ossidazione termica per realizzare uno strato isolante 3. Quindi, fig. 2B e analogamente a quanto descritto con riferimento alla figura 1B, viene deposto uno strato multiplo 4 comprendente un primo strato di silicio policristallino (poly1, 5), uno strato di siliciuro 6, e un secondo strato di silicio policristallino (poly2, 7). Tali fasi possono essere eseguite utilizzando le stesse tecniche e parametri sopra descritti.
In seguito, fig. 2C, lo strato di poly2 7 viene sottoposto ad ossidazione termica ad una temperatura di ad esempio 900°C, in modo da formare uno strato di ossido 35 al di sopra del multistrato 4.
Il multistrato 4 e lo strato di ossido 35 vengono quindi definiti, fig. 2D, tramite una fase di litografia ed attacco, in modo da formare regioni conduttive 110, analogamente alle regioni conduttive 10 di fig. 1C. Le regioni conduttive 110 così formate vengono sottoposte ad annealing rapido termico, tramite trattamento RTP, a 900°C in ambiente N2.
In seguito, fig. 2E, viene deposto uno strato di protezione 36 che copre le regioni conduttive 110 e la superficie superiore dello strato isolante 3. Ad esempio, lo strato di protezione 36 può essere di silicio policristallino depositato da LPCVD ed avere uno spessore di circa 100-300 nm.
Lo strato di protezione 36 viene quindi sottoposto ad "etch back", ovvero ad un attacco anisotropo non mascherato, che ne rimuove le porzioni orizzontali e lascia solo delle regioni di protezione 36a sui lati delle regioni conduttive 110, fig. 2F. Ovviamente le regioni di protezione 36a si estendono anche sui lati non visibili delle regioni conduttive 110, su superfici non attraversate dal piano del disegno. Successivamente, vengono rimosse anche le porzioni rimanenti dello strato di ossido 35.
Seguono quindi fasi analoghe a quelle descritte con riferimento alle figg. 1D-1F, comprendenti il deposito di uno strato sacrificale 11, fig. 2G; la realizzazione di trincee 12, fig. 2H, e la crescita di uno strato strutturale 15 e la formazione di colonne 16, fig. 2I. Infine, vengono eseguite le fasi di definizione delle strutture mobili e fisse in modo da formare il dispositivo MEMS 17 di fig. 3.
La realizzazione delle regioni conduttive 10, 110 di connessione elettrica tramite multistrati di materiale semiconduttore-composto binario del materiale semiconduttore e di un metallo di transizionemateriale semiconduttore (qui polisilicio-siliciuropolisilicio) consente di ottenere bassi valori di resistività (fino a valori inferiori a 0,03 mΩ.cm nel dispositivo finito), con un sensibile miglioramento del comportamento dal punto di vista del rapporto segnale/rumore, con particolare riguardo al rumore di tipo termico. L'ottenimento di minori resistenze, a parità di altri parametri, consente di ridurre il consumo di potenza nel dispositivo, come à ̈ particolarmente desiderato nel caso di integrazione del dispositivo MEMS in apparecchi operanti a bassa potenza e/o cui sono richieste elevate durate.
Inoltre, la riduzione ottenibile di resistività consente di ridurre le dimensioni delle interconnessioni e quindi del dispositivo, riducendo la larghezza delle linee di interconnessione.
La presenza di uno strato di polisilicio superiore (strato di poly2 7) permette di ottenere uno strato conduttivo con una rugosità modulabile legata unicamente alle proprietà dello strato di poly2 7 e tale da eliminare fenomeni di collasso (stiction) delle parti mobili dello strato strutturale 15 e proteggere lo strato di siliciuro 7 dai processi chimico-fisici presenti nel flusso di lavorazione del dispositivo MEMS, dato che lo strato di siliciuro non à ̈ esposto a tale attacco per la maggior parte della sua superficie (ad esclusione dei suoi lati). La forma di realizzazione delle figg. 2A-2I garantisce tuttavia una completa protezione dello strato di siliciuro 6 nel caso ciò sia necessario.
Le regioni conduttive 10, 110 presentano una rugosità che dipende solo dalle caratteristiche dello strato di poly2 7, le cui condizioni di deposizione possono quindi essere controllate anche in funzione della rugosità finale desiderata. Ad esempio, in prove effettuate dalla richiedente, à ̈ stato possibile ottenere valori di rugosità quadratica media Rms compresi fra 12 e 28 nm, ad esempio Rms = 24 nm e valori picco-picco Zrange compresi fra 120 e 230 nm, ad esempio Zrange = 210 nm, quindi comparabili con quelli ottenibili nei processi standard, senza siliciuro. Ciò à ̈ importante al fine di avere buone caratteristiche di resistenza al collasso ("stiction") del dispositivo finito 17.
Il dispositivo MEMS 17 così ottenibile risulta perfettamente integrabile in sensori inerziali, giroscopi e microattuatori attuali.
Risulta infine chiaro che al dispositivo e al procedimento di fabbricazione qui descritti ed illustrati possono essere apportate modifiche e varianti senza per questo uscire dall’ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.
Ad esempio, il substrato 2 potrebbe essere realizzato di materiale differente da un semiconduttore, quale ad esempio i materiali delle schede a circuito stampato o simili.
Inoltre, lo strato multiplo può essere realizzato con altri materiali, ad esempio siliciuri di diversi metalli e/o possono essere modificati i parametri delle varie fasi.

Claims (15)

  1. RIVENDICAZIONI 1. Dispositivo MEMS comprendente: un corpo (2); una cavità (25), estendentesi al di sopra del corpo; strutture mobili e fisse (18, 19) estendentisi al di sopra della cavità (25) e collegate fisicamente al corpo tramite regioni di ancoraggio (16), regioni di connessione elettrica (10a, 10b, 10c), estendentisi fra il corpo (2) e le regioni di ancoraggio (16e) collegate elettricamente con le strutture mobili e fisse (18, 19), in cui le regioni di connessione elettrica (10a, 10b, 10c) comprendono un multistrato conduttivo (4) comprendente un primo strato di materiale semiconduttore (5), uno strato composito (6) di un composto binario del materiale semiconduttore e di un metallo di transizione ed un secondo strato di materiale semiconduttore (7).
  2. 2. Dispositivo MEMS secondo la rivendicazione 1, in cui il primo e il secondo strato di materiale semiconduttore (5, 7) sono di silicio policristallino e lo strato composito (6) Ã ̈ di siliciuro.
  3. 3. Dispositivo MEMS secondo la rivendicazione 2, in cui il siliciuro à ̈ un siliciuro di tungsteno.
  4. 4. Dispositivo MEMS secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo strato di materiale semiconduttore (5) ha uno spessore compreso fra 50 e 400 nm, ad esempio fra 100 e 300 nm, lo strato composito (6) ha uno spessore compreso fra 50 e 600 nm, ad esempio fra 100 e 400 nm, e il secondo strato di materiale semiconduttore (7) ha uno spessore compreso fra 300 e 1200 nm, ad esempio fra 400 nm e 900 nm.
  5. 5. Dispositivo MEMS secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre regioni di protezione (26a) coprenti lateralmente le regioni di connessione elettrica (10a, 10b, 10c).
  6. 6. Dispositivo MEMS secondo la rivendicazione 5, in cui le regioni di protezione (26a) sono di silicio policristallino.
  7. 7. Dispositivo MEMS secondo una qualsiasi delle rivendicazioni precedenti, in cui le regioni di connessione elettrica (10a, 10b, 10c) hanno una resistività inferiore a 0,03 mΩ.cm.
  8. 8. Dispositivo MEMS secondo una qualsiasi delle rivendicazioni precedenti, in cui le regioni di connessione elettrica (10a, 10b, 10c) hanno una rugosità quadratica media Rms compresa fra 12 e 28.
  9. 9. Procedimento per la fabbricazione di un dispositivo MEMS (17) secondo una qualsiasi delle rivendicazioni precedenti, comprendente le fasi di: formare, al di sopra di un corpo 2, una regione di connessione elettrica (10a, 10b, 10c) comprendente un primo strato di materiale semiconduttore (5), uno strato composito (6) di un composto binario del materiale semiconduttore e di un metallo di transizione e un secondo strato di materiale semiconduttore (7) al di sopra dello strato composito; formare uno strato sacrificale (11) al di sopra della regione di connessione elettrica; formare una apertura di ancoraggio (12) nello strato sacrificale (11) estendentesi fino alla regione di connessione elettrica ((10a, 10b, 10c)); formare uno strato strutturale (15) al di sopra dello strato sacrificale (11) e nell'apertura di ancoraggio (12); definire strutture mobili e fisse (18, 19) nello strato strutturale; e rimuovere almeno parzialmente lo strato sacrificale (11).
  10. 10. Procedimento secondo la rivendicazione 9, in cui il primo e il secondo strato di materiale semiconduttore (5, 7) sono di silicio policristallino e lo strato composito (6) Ã ̈ di siliciuro.
  11. 11. Procedimento secondo la rivendicazione 10, in cui il siliciuro à ̈ un siliciuro di tungsteno.
  12. 12. Procedimento secondo la rivendicazione 11, in cui la fase di formare uno strato composito (6) comprende fare reagire un fluoruro di tungsteno con un composto del silano.
  13. 13. Procedimento secondo una qualsiasi delle rivendicazioni 9-12, in cui la fase di formare una regione di connessione elettrica (10a, 10b, 10c) comprende depositare e definire un multistrato conduttivo (4), la fase di depositare un multistrato conduttivo comprendendo depositare il primo strato di materiale semiconduttore (5), depositare lo strato composito (6) e depositare il secondo strato di materiale semiconduttore (7).
  14. 14. Procedimento secondo la rivendicazione 13, comprendente inoltre la fase di eseguire un trattamento termico di annealing ad una temperatura compresa fra 800 e 1200°C dopo la fase di definire il multistrato conduttivo (4).
  15. 15. Procedimento secondo la rivendicazione 13 o 14, comprendente inoltre la fase di realizzare una regione di protezione (36a) coprente lateralmente la regione di connessione elettrica (10a, 10b, 10c).
IT000995A 2011-10-31 2011-10-31 Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione ITTO20110995A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT000995A ITTO20110995A1 (it) 2011-10-31 2011-10-31 Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione
CN201280053446.XA CN103917482B (zh) 2011-10-31 2012-10-30 具有掩埋的导电区域的微机电器件及其制造工艺
DE112012004560.2T DE112012004560T5 (de) 2011-10-31 2012-10-30 Mikroelektromechanische Vorrichtung mit vergrabenen leitfähigen Bereichen sowie Verfahren zum Herstellen derselben
PCT/IB2012/056021 WO2013064978A1 (en) 2011-10-31 2012-10-30 Micro -electro -mechanical device with buried conductive regions, and manufacturing process thereof
US14/265,116 US9388038B2 (en) 2011-10-31 2014-04-29 Micro-electro-mechanical device with buried conductive regions, and manufacturing process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000995A ITTO20110995A1 (it) 2011-10-31 2011-10-31 Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione

Publications (1)

Publication Number Publication Date
ITTO20110995A1 true ITTO20110995A1 (it) 2013-05-01

Family

ID=45814610

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000995A ITTO20110995A1 (it) 2011-10-31 2011-10-31 Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione

Country Status (5)

Country Link
US (1) US9388038B2 (it)
CN (1) CN103917482B (it)
DE (1) DE112012004560T5 (it)
IT (1) ITTO20110995A1 (it)
WO (1) WO2013064978A1 (it)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015042700A1 (en) 2013-09-24 2015-04-02 Motion Engine Inc. Mems components and method of wafer-level manufacturing thereof
JP6339669B2 (ja) 2013-07-08 2018-06-06 モーション・エンジン・インコーポレーテッド Ｍｅｍｓデバイスおよび製造する方法
WO2015013828A1 (en) 2013-08-02 2015-02-05 Motion Engine Inc. Mems motion sensor and method of manufacturing
WO2015103688A1 (en) 2014-01-09 2015-07-16 Motion Engine Inc. Integrated mems system
US20170030788A1 (en) 2014-04-10 2017-02-02 Motion Engine Inc. Mems pressure sensor
WO2015184531A1 (en) 2014-06-02 2015-12-10 Motion Engine Inc. Multi-mass mems motion sensor
WO2016090467A1 (en) 2014-12-09 2016-06-16 Motion Engine Inc. 3d mems magnetometer and associated methods
CA3220839A1 (en) 2015-01-15 2016-07-21 Motion Engine Inc. 3d mems device with hermetic cavity
DE102023102379A1 (de) 2023-02-01 2024-08-01 Connaught Electronics Ltd. Sensorsystem für ein Kraftfahrzeug, Verfahren zum Herstellen des Sensorsystems, sowie zugehöriges Kraftfahrzeug

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1914195A2 (en) * 2006-10-20 2008-04-23 Seiko Epson Corporation Low resistance MEMS device
EP2011762A2 (en) * 2007-07-02 2009-01-07 Denso Corporation Semiconductor device with a sensor connected to an external element

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950010659B1 (ko) * 1992-11-10 1995-09-21 재단법인한국전자통신연구소 마이크로 광개폐 장치 및 그 제조방법
KR0161379B1 (ko) * 1994-12-23 1999-02-01 윤종용 반도체 소자의 다층배선 및 그 제조방법
US5654219A (en) 1996-02-07 1997-08-05 Texas Instruments Incorporated Annealed poly-silicide etch process
US5804499A (en) * 1996-05-03 1998-09-08 Siemens Aktiengesellschaft Prevention of abnormal WSix oxidation by in-situ amorphous silicon deposition
US6011284A (en) * 1996-12-26 2000-01-04 Sony Corporation Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device
JPH11214504A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100290781B1 (ko) 1998-06-30 2001-06-01 박종섭 반도체 소자 및 그 제조방법
JP4204206B2 (ja) * 2001-06-01 2009-01-07 三菱電機株式会社 半導体装置
JP3605062B2 (ja) * 2001-09-28 2004-12-22 株式会社東芝 半導体装置の製造方法
US7045459B2 (en) * 2002-02-19 2006-05-16 Northrop Grumman Corporation Thin film encapsulation of MEMS devices
JP3835403B2 (ja) * 2002-11-26 2006-10-18 セイコーエプソン株式会社 電気光学装置及び電子機器
DE10334353A1 (de) * 2003-07-25 2005-02-17 Forschungszentrum Jülich GmbH Verfahren zur Herstellung eines Kontaktes und elektronisches Bauelement, umfassend derartige Kontakte
US7422928B2 (en) 2003-09-22 2008-09-09 Matsushita Electric Works, Ltd. Process for fabricating a micro-electro-mechanical system with movable components
US7115436B2 (en) * 2004-02-12 2006-10-03 Robert Bosch Gmbh Integrated getter area for wafer level encapsulated microelectromechanical systems
US7683429B2 (en) * 2005-05-31 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Microstructure and manufacturing method of the same
US7642612B2 (en) * 2005-06-17 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7875483B2 (en) * 2005-08-10 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microelectromechanical system
JP4988217B2 (ja) * 2006-02-03 2012-08-01 株式会社日立製作所 Ｍｅｍｓ構造体の製造方法
FR2906238B1 (fr) * 2006-09-27 2008-12-19 Commissariat Energie Atomique Procede de realisation d'un composant electromecanique sur un substrat plan
CN101164863B (zh) * 2006-10-20 2012-06-13 精工爱普生株式会社 Mems器件及其制造方法
JP4404143B2 (ja) * 2007-07-02 2010-01-27 株式会社デンソー 半導体装置およびその製造方法
US8089144B2 (en) * 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
US8058143B2 (en) * 2009-01-21 2011-11-15 Freescale Semiconductor, Inc. Substrate bonding with metal germanium silicon material
US20100193884A1 (en) * 2009-02-02 2010-08-05 Woo Tae Park Method of Fabricating High Aspect Ratio Transducer Using Metal Compression Bonding
JP5678442B2 (ja) * 2009-03-26 2015-03-04 セイコーエプソン株式会社 物理量センサー、および電子機器
DE102009026738A1 (de) * 2009-06-04 2010-12-09 Robert Bosch Gmbh Mikromechanischer Beschleunigungssensor und Verfahren zur Herstellung eines Beschleunigungssensors
US8319254B2 (en) * 2011-02-14 2012-11-27 Kionix, Inc. Micro-electromechanical system devices
TWI455259B (zh) * 2012-03-09 2014-10-01 Univ Nat Chiao Tung 晶圓級封裝方法與封裝結構

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1914195A2 (en) * 2006-10-20 2008-04-23 Seiko Epson Corporation Low resistance MEMS device
EP2011762A2 (en) * 2007-07-02 2009-01-07 Denso Corporation Semiconductor device with a sensor connected to an external element

Also Published As

Publication number Publication date
WO2013064978A1 (en) 2013-05-10
DE112012004560T5 (de) 2014-08-14
CN103917482B (zh) 2017-06-23
CN103917482A (zh) 2014-07-09
US20140231938A1 (en) 2014-08-21
US9388038B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
ITTO20110995A1 (it) Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione
ES2768223T3 (es) Sistemas y métodos microelectromecánicos para encapsular y fabricar los mismos
US6936491B2 (en) Method of fabricating microelectromechanical systems and devices having trench isolated contacts
US7956428B2 (en) Microelectromechanical devices and fabrication methods
US8994127B2 (en) Method of fabricating isolating semiconductor structures using a layout of trenches and openings
US8481400B2 (en) Semiconductor manufacturing and semiconductor device with semiconductor structure
JP6738187B2 (ja) 積層体中に微小電気機械構造を製造する方法及び微小電気機械構造を備える相応の電子素子
US20140151823A1 (en) Mems devices and methods of forming same
CN103811535A (zh) 保护半导体鳍不受侵蚀的结构及其制造方法
US20060070441A1 (en) Micro-electro-mechanical structure having electrically insulated regions and manufacturing process thereof
CN102664180B (zh) 多晶硅电阻器结构及其制造方法
CN105097809A (zh) 半导体器件中的机械应力去耦合
US8607447B2 (en) Method for providing and connecting two contact areas of a semiconductor component or a substrate, and a substrate having two such connected contact areas
US20140162392A1 (en) Production method for a suspended structure component and a transistor co-integrated on a same substrate
CN105742373A (zh) 电容器带体连接结构及制作方法
CN105280559A (zh) 半导体装置及其制造方法
CN110383472A (zh) 具有气隙和保护层的ic结构及其制造方法
CN105097516B (zh) 一种FinFET器件及其制造方法、电子装置
CN106032267A (zh) 一种mems器件及其制作方法和电子装置
CN104340951B (zh) 一种运动传感器的制备方法
TWI477434B (zh) 一種多功能微機電系統元件暨多功能微機電系統與金氧半導體的整合製造方法
CN109411445A (zh) 一种多晶硅熔丝结构的制造方法
CN106024719B (zh) 一种金属钨的沉积方法
KR101726473B1 (ko) 단결정 실리콘의 마이크로머시닝 기법에서 불순물 확산을 이용한 절연방법
CN102938365B (zh) 多晶硅电阻器结构及其制造方法、多晶硅电阻器