[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

IT201900007217A1 - Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso - Google Patents

Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso Download PDF

Info

Publication number
IT201900007217A1
IT201900007217A1 IT102019000007217A IT201900007217A IT201900007217A1 IT 201900007217 A1 IT201900007217 A1 IT 201900007217A1 IT 102019000007217 A IT102019000007217 A IT 102019000007217A IT 201900007217 A IT201900007217 A IT 201900007217A IT 201900007217 A1 IT201900007217 A1 IT 201900007217A1
Authority
IT
Italy
Prior art keywords
semiconductor body
face
electronic device
trap layer
terminal
Prior art date
Application number
IT102019000007217A
Other languages
English (en)
Inventor
Patrick Fiorenza
Fabrizio Roccaforte
Mario Giuseppe Saggio
Original Assignee
Consiglio Nazionale Ricerche
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consiglio Nazionale Ricerche, St Microelectronics Srl filed Critical Consiglio Nazionale Ricerche
Priority to IT102019000007217A priority Critical patent/IT201900007217A1/it
Priority to EP20176149.1A priority patent/EP3742496A1/en
Priority to CN202020877029.9U priority patent/CN213936196U/zh
Priority to US16/882,293 priority patent/US11316025B2/en
Priority to CN202010443165.1A priority patent/CN111987163A/zh
Publication of IT201900007217A1 publication Critical patent/IT201900007217A1/it
Priority to US17/698,986 priority patent/US12051731B2/en

Links

Classifications

    • H01L29/7802—
    • H01L29/4234—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H01L27/0629—
    • H01L29/1608—
    • H01L29/408—
    • H01L29/517—
    • H01L29/6606—
    • H01L29/66068—
    • H01L29/872—
    • H01L29/8725—
    • H01L29/513—

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
“DISPOSITIVO ELETTRONICO BASATO SU SIC DI TIPO MIGLIORATO E METODO DI FABBRICAZIONE DELLO STESSO”
La presente invenzione è relativa ad un dispositivo elettronico, in particolare un MOSFET di potenza o un diodo Schottky, e ad un metodo di fabbricazione del dispositivo elettronico.
Come è noto, materiali semiconduttori ad ampia banda proibita, in particolare aventi elevato valore della banda proibita, bassa resistenza (RON) in stato attivo, elevato valore di termo conduttività, elevate frequenze operative ed alta velocità di saturazione dei portatori di carica, sono ideali per produrre componenti elettronici, quali diodi o transistor, in particolare per applicazioni elettriche. Un materiale avente dette caratteristiche, e atto ad essere utilizzato per la fabbricazione di componenti elettronici, è il carburo di silicio (SiC). In particolare, il carburo di silicio, nei suoi politipi diversi (per esempio, 3C-SiC, 4H-SiC, 6H-SiC), è preferibile al silicio per quanto riguarda le proprietà elencate in precedenza.
Il politipo esagonale del SiC (4H-SiC) è di gran lunga il politipo più studiato e attualmente sono disponibile commercialmente produzioni di massa di wafer di 4H-SiC, sebbene a un costo più elevato rispetto ai tipici wafer in silicio. Il 3C-SiC presenta un significativo vantaggio di costo rispetto al 4H-SiC in quanto può essere cresciuto direttamente su Si mediante deposizione CVD. La disponibilità di strati epitassiali 3C-SiC di buona qualità su Si consente l'implementazione di dispositivi di potenza in SiC economicamente convenienti, ad esempio atti ad operare nell'intervallo da 650 V a 1200 V.
I dispositivi elettronici provvisti di un substrato di carburo di silicio, rispetto ai dispositivi simili previsti di un substrato in silicio, presentano ulteriori vantaggi, quali bassa resistenza di emissione in conduzione, bassa corrente di dispersione, ed elevate frequenze di esercizio. In particolare, i diodi Schottky in SiC hanno dimostrato prestazioni di commutazione superiori, che rendono i dispositivi elettrici in SiC specialmente favorevoli per applicazioni ad alta frequenza.
Numerosi lavori scientifici hanno inoltre riportato buone prestazioni di commutazione di dispositivi MOSFET in carburo di silicio (SiC). Da un punto di vista industriale, oltre alle prestazioni di commutazione, i dispositivi MOSFET in SiC presentano altresì una buona robustezza strutturale che è una caratteristica desiderabile in sistemi di potenza.
Tuttavia, è stata spesso osservata sperimentalmente la presenza di una carica positiva fissa in strutture Metallo-Ossido-Semiconduttore (MOS) in cui l’ossido è diossido di silicio (SiO2) ed il semiconduttore è carburo di silicio cubico (3C-SiC). È stato inoltre verificato che il SiO2 cresciuto termicamente su substrati in 3C-SiC, o depositato su substrati in 3C-SiC, mostra livelli di carica positiva simili a quelli osservati nelle strutture MOS, indicando che la carica proviene da stati di interfaccia presenti in corrispondenza della superficie 3C-SiC (all’interfaccia tra il Sic ed il SiO2) e non dall'ossido.
La presenza di cariche positive di interfaccia ossido potrebbe spostare le caratteristiche di funzionamento del MOSFET o potrebbe influire sui profili di campo elettrico in corrispondenza delle terminazioni di bordo del dispositivo o, in casi estremi, potrebbe generare strati di inversione indesiderati all'interfaccia ossido/SiC, causando alti livelli di correnti di perdita di giunzione (junction leakage currents). Inoltre, i difetti in corrispondenza dell'interfaccia ossido/SiC creano stati che cambiano l'occupazione con la modulazione del potenziale di superficie all'interfaccia, e questo influenzerebbe anche la commutazione del dispositivo e causerebbe instabilità.
È quindi sentita la necessità di fornire una soluzione alle problematiche sopra esposte.
Secondo la presente invenzione vengono realizzati un dispositivo elettronico ed un metodo di fabbricazione dello stesso, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- la figura 1 illustra, in vista in sezione laterale, un dispositivo MOSFET secondo un aspetto della presente invenzione; e
- la figura 2 illustra, in vista in sezione laterale, un diodo Schottky secondo un ulteriore aspetto della presente invenzione.
La figura 1 illustra, in vista in sezione in un sistema di riferimento cartesiano (triassiale) di assi X, Y, Z, un transistore 20, in particolare un MOSFET a canale verticale, ancora più in particolare un MOSFET di potenza (“Power MOSFET”), secondo un aspetto della presente invenzione. Il transistore 20 comprende: un terminale di porta “gate” G (formante un terminale di controllo) accoppiabile, in uso, ad un generatore di una tensione di polarizzazione VGS; un primo terminale di conduzione S, includente una regione di sorgente 26 (regione impiantata di tipo N) ed una metallizzazione di sorgente 59 (in contatto elettrico con la regione di sorgente 26); e un secondo terminale di conduzione D regione di pozzo (“drain”) D (includente una metallizzazione di pozzo 27). In uso, con opportuna polarizzazione, un canale conduttivo di portatori maggioritari (qui, elettroni) si instaura tra la regione di sorgente 26 e la regione di pozzo 27.
Con maggiore dettaglio, il transistore 20 comprende un corpo semiconduttore 48, in particolare di SiC, più in particolare di 3C-SiC, avente una prima e una seconda faccia 48a, 48b opposte l’una all’altra lungo la direzione dell’asse Z. In particolare, nella presente forma di realizzazione, con il termine “corpo semiconduttore” si intende un elemento strutturale che può comprendere uno o più strati epitassiali cresciuti su un substrato di base. In particolare, la figura 1 illustra un corpo semiconduttore includente un substrato di base 36 su cui si estende uno strato strutturale 38 cresciuto epitassialmente, avente la funzione di strato di deriva, o “drift layer”. Il substrato 36 ha una prima conducibilità, qui di tipo N, e drogaggio ad esempio compreso tra 1·10<18 >cm<-3 >e 5·10<19 >cm<-3>. Lo strato strutturale 38 ha la prima conducibilità, qui di tipo N, e drogaggio inferiore a quello del substrato 36, ad esempio compreso tra 1·10<14 >cm<-3 >e 5·10<16 >cm<-3>.
Secondo un aspetto della presente invenzione, il politipo del corpo semiconduttore 48 è il politipo cubico del carburo di silicio, o 3C-SiC. Tuttavia, la presente invenzione trova applicazione anche per diversi politipi del carburo di silicio, quale ad esempio il 4H-SiC.
Il terminale di porta G si estende sulla prima faccia 48a del corpo semiconduttore 48; una regione di corpo (“body”) 45, avente una seconda conducibilità opposta alla prima conducibilità (qui, una regione impiantata di tipo P), si estende nel corpo semiconduttore 48 (più in particolare, nello strato strutturale 38) in corrispondenza della (affacciata alla) prima faccia 48a; la regione di sorgente 26 avente la prima conducibilità, si estende nella regione di corpo 45 in corrispondenza della (affacciata alla) prima superficie 48a; e la metallizzazione di pozzo 27 si estende in corrispondenza della seconda faccia 48b del corpo semiconduttore 48. Il transistore 20 è dunque di tipo a conduzione verticale (ovvero, il canale conduttivo si estende lungo una direzione principale che è lungo l’asse Z).
Il terminale di porta G include uno strato isolante o dielettrico 52 (avente la funzione di dielettrico di porta), ad esempio di un composto, di un multistrato o di una lega includente alluminio (es.: Al2O3, AlN, AlON)). Lo strato isolante 52 può altresì essere formato da una pluralità di sotto-strati che formano uno stack, o multistrato, includente i summenzionati materiali (es.: Al2O3, AlN, AlON, AlN/SiN, Al2O3/HfO2, SiO2/Al2O3/SiO2).
Altri materiali utilizzabili per formare lo strato isolante 52, includono NiO, CeO2, HfO2, SiN, SiO2/HfO2/SiO2.
Lo strato isolante 52 ha spessore, misurato lungo l’asse Z, compreso tra 10 nm e 100 nm.
Il terminale di porta G include inoltre una metallizzazione di porta 53, estendentesi sullo strato isolante 52.
Uno strato isolante, o dielettrico, 56 si estende sulla regione di porta 24 ed è, in particolare, di biossido di silicio (SiO2) o nitruro di silicio (SiN) con spessore, misurato lungo l’asse Z, compreso tra 0.5 µm e 1.5 µm. Inoltre, su in prossimità dello strato isolante 56 si estende un terminale di sorgente 58, in particolare di materiale metallico, ad esempio Alluminio, con spessore, misurato lungo l’asse Z, compreso tra 0.5 µm e 2 µm.
Il terminale di sorgente 58 si estende fino a contattare la regione di sorgente 26, eventualmente attraverso una regione di contatto ohmico 59, opzionale.
Sulla seconda faccia 48b del corpo semiconduttore 48 si estende lo strato metallico 27, ad esempio di Ti/Ni/Au, che realizza il terminale di porta D. Uno strato di interfaccia per favorire il contatto ohmico, non illustrato, ad esempio di siliciuro di nichel, può essere presente tra il corpo semiconduttore 48 e lo strato metallico 27.
Con riferimento allo strato isolante 52, quest’ultimo è progettato in modo tale da presentare una elevata densità di trappole per gli elettroni. Trappole elettroniche sono note per essere presenti in svariati materiali isolanti, sia in seguito al processo di deposizione, sia come conseguenza di uno o più trattamenti applicati allo strato isolante 52 dopo la sua deposizione.
Ad esempio, depositando Al2O3 mediante un processo di deposizione ALD (“Atomic Layer Deposition”) o CVD (“Chemical Vapor Deposition”), si ottiene uno strato isolante amorfo in cui gli atomi presentano una coordinazione che si discosta dalla configurazione di un cristallo ideale. In una forma di realizzazione esemplificativa e non limitativa, il processo ALD/CVD avviene in una camera di crescita/deposizione a temperatura di circa 250°C in plasma di ossigenio, e con TMA (trimethylaluminum) come precursore di alluminio.
In queste condizioni, la presenza di difetti della struttura (quali in particolare delle vacanze di ossigeno) fanno sì che il materiale depositato risulti provvisto di trappole per elettroni.
Ulteriori trattamenti specifici, come detto, possono favorire la formazione di trappole per elettroni. Tali trattamenti includono:
a. Trattamento termico di annealing in ambiente riducente, per aumentare le vacanze di ossigeno (es., in una camera con un gas tra N2, Ar, NH3).
b. Applicazione di una tensione (es., positiva) allo strato isolante 52 atta a favorire un accumulo di nello strato isolante.
c. Drogaggio in-situ, tramite l’introduzione di specie atomiche elettro negative (es., fluoro) durante la fase di deposizione o crescita dello strato isolante 52.
Le cariche negative che si presentano nello strato isolante 52, come conseguenza di quanto sopra discusso, compensano i donatori ionizzati, aventi carica opposta (positiva), forniti dal corpo semiconduttore 48 in SiC, in particolare per quanto riguarda il 3C-SiC. Si ottiene così un dispositivo MOSFET avente una tensione di soglia Vth positiva. Infatti, le proprietà intrinseche del 3C-SiC, di per sé note, prevedono la formazione di una carica positiva all’interfaccia con l’isolante.
La figura 2 mostra una vista in sezione laterale, in un sistema di riferimento cartesiano (triassiale) di assi X, Y, Z, un dispositivo (diodo) Schottky 60.
Il dispositivo Schottky 60 include un corpo semiconduttore 68, in particolare di SiC, più in particolare in 3C-SiC; tuttavia, quanto qui descritto si applica anche per altri politipi del SiC, ad esempio il 4H-SiC. Il corpo semiconduttore 68 ha una prima e una seconda faccia 68a, 68b opposte l’una all’altra lungo la direzione dell’asse Z. In particolare, nella presente forma di realizzazione, con il termine “corpo semiconduttore” si intende un elemento strutturale che può comprendere uno o più strati epitassiali cresciuti su un substrato di base. La figura 2 illustra, secondo una forma di realizzazione, un corpo semiconduttore 68 includente un substrato di base 69 su cui si estende uno strato strutturale 70 cresciuto epitassialmente, avente la funzione di strato di deriva (“drift layer”). Il substrato 69 ha una prima conducibilità, qui di tipo N, e drogaggio ad esempio compreso tra 1·10<18 >cm<-3 >e 5·10<19 >cm<-3>. Lo strato strutturale 70 ha la prima conducibilità e drogaggio inferiore al drogaggio del substrato 69, ad esempio compreso tra 1·10<14 >cm<-3 >e 1·10<17 >cm<-3>.
Il dispositivo Schottky 60 include inoltre un terminale di catodo 72, di materiale metallico, che si estende sulla seconda faccia 68b del corpo semiconduttore 68; ed un terminale di anodo 74, di materiale metallico, che si estende sulla prima faccia 68a del corpo semiconduttore 68. In uso, mediante opportuna polarizzazione, un canale conduttivo si instaura tra il terminale di anodo ed il terminale di catodo.
Il dispositivo Schottky 60 presenta una o più trincee 73 estendentisi in profondità nel corpo semiconduttore 68, in particolare nello strato di deriva 70, lungo una direzione principale parallela all’asse Z. Esemplificativamente, ciascuna trincea 73 ha una profondità d1, misurata a partire dalla prima faccia 68a verso la seconda faccia 68b, di valore compreso tra 100 nm e 1000 nm. Nel caso in cui siano presenti più trincee 73, ciascuna trincea 73 è distanziata da una trincea 73 immediatamente adiacente, lungo la direzione dell’asse X, da una porzione dello strato strutturale 70. Tale porzione dello strato strutturale 70 ha estensione d2, lungo la direzione dell’asse X, di valore compreso, ad esempio, tra 100 nm e 5000 nm.
Ciascuna trincea 73 è parzialmente riempita mediante uno strato isolante 80, che ricopre le pareti laterali ed il fondo di ciascuna rispettiva trincea 73. Inoltre, il riempimento di ciascuna trincea 73 è completato da porzioni 82 del terminale di anodo 74 che penetrano e/o ricoprono le trincee 73. Ciascuna delle porzioni 82 è dunque isolata dallo strato strutturale 70 da un rispettivo strato isolante 80.
Lo strato isolante 80 è scelto di un materiale dello stesso tipo dello strato isolante 52 precedentemente descritto. Inoltre, lo strato isolante 80 è progettato in modo analogo a quanto descritto con riferimento allo strato isolante 52, ovvero in modo tale da presentare un elevato numero di trappole per i portatori maggioritari (qui, elettroni).
La fabbricazione dello strato isolante 80 può dunque avvenire in modo analogo a quanto precedentemente descritto con riferimento allo strato isolante 52, al fine di ottenere le caratteristiche desiderate in termini di presenza di trappole per elettroni.
Giunzioni Schottky 71 sono formate dalla pluralità di giunzioni metallo-semiconduttore presenti in corrispondenza dell'interfaccia tra lo strato di deriva 70 e lo strato metallico della metallizzazione di anodo 74. In particolare, le giunzioni Schottky 71 (semiconduttore-metallo) sono formate da porzioni dello strato di deriva 70 (drogato N) in contatto elettrico diretto con rispettive porzioni della metallizzazione di anodo 74.
La presenza di una carica negativa netta in corrispondenza dello strato isolante 80 consente un bilanciamento delle cariche positive all’interfaccia con lo strato strutturale 70 e consente così di ottimizzare le caratteristiche di interdizione del diodo 60. In particolare, è possibile ottimizzare lo strato di svuotamento superficiale modificando sia la tensione di accensione del diodo sia le caratteristiche di interdizione per polarizzazioni negative sul contatto Schottky.
In generale, la presente invenzione si applica ad un generico dispositivo elettronico comprendente: un corpo semiconduttore in carburo di silicio, SiC, avente una prima e una seconda faccia, opposte tra loro lungo una prima direzione (Z), presentante portatori di carica positiva in corrispondenza di detta prima faccia che formano una carica positiva di interfaccia; un primo terminale di conduzione, estendentesi in corrispondenza della prima faccia del corpo semiconduttore; un secondo terminale di conduzione, estendentesi in corrispondenza della seconda faccia del corpo semiconduttore; una regione di canale nel corpo semiconduttore, configurata per alloggiare, in uso, un flusso di elettroni tra il primo terminale di conduzione ed il secondo terminale di conduzione; uno strato di trappola, di materiale isolante, estendentesi in contatto elettrico con il corpo semiconduttore in corrispondenza di detta regione di canale ed essendo progettato in modo tale da presentare stati di trappola di elettroni che generano una carica negativa tale da bilanciare, almeno in parte, detta carica positiva di interfaccia.
In particolare, lo strato di trappola 52, 80 è uno strato isolante che presenta almeno un livello energetico posto energicamente in prossimità (ad es. tra 0 eV e 2 eV) della banda di conduzione del semiconduttore utilizzato per la fabbricazione dei dispositivi sopra citati.
Da un esame delle caratteristiche del trovato realizzato secondo la presente invenzione sono evidenti i vantaggi che esso consente di ottenere.
Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.
Ad esempio, la presente invenzione può essere applicata a dispositivi basati su un politipo del SiC diverso dal 3C-SiC o 4H-SiC, in generale transistori e diodi.
Inoltre, la presente invenzione può essere applicata a dispositivi basati su un materiale diverso dal SiC, ad esempio GaN e AlGaN/GaN (normally-off HEMTs).
Inoltre, la presente invenzione trova applicazioni in svariati dispositivi elettronici diversi da quelli descritti nelle summenzionate forme di realizzazione particolari, ad esempio VMOS (MOS a canale verticale, o “Vertical MOS”), DMOS (MOS a diffusione, o “Diffused MOS”), CMOS (MOS complementari, o “Complementary MOS”).
La presente invenzione è inoltre applicabile a dispositivi con canale orizzontale, utilizzando lo strato trappola all’interno dello strato isolante posto a contatto con un semiconduttore di tipo P.

Claims (14)

  1. RIVENDICAZIONI 1. Dispositivo elettronico (20; 60) comprendente: un corpo semiconduttore (48; 68) in carburo di silicio, SiC, avente una prima (48a; 68a) e una seconda faccia (48b; 68b), opposte tra loro lungo una prima direzione (Z), presentante portatori di carica positiva in corrispondenza di detta prima faccia (48a; 68a) definenti una carica positiva di interfaccia; un primo terminale di conduzione (S, 26, 59; 74), estendentesi in corrispondenza della prima faccia (48a; 68a) del corpo semiconduttore (48; 68); un secondo terminale di conduzione (D, 27; 72), estendentesi in corrispondenza della seconda faccia (48b; 68b) del corpo semiconduttore (48; 68); una regione di canale (38, 36; 69, 70) in detto corpo semiconduttore (48; 68), configurata per alloggiare, in uso, un flusso di elettroni tra il primo terminale di conduzione (S, 26, 59; 74) ed il secondo terminale di conduzione, caratterizzato dal fatto di comprendere inoltre uno strato di trappola (52; 80), di materiale isolante, estendentesi in contatto elettrico con detto corpo semiconduttore (48; 68) in corrispondenza di detta regione di canale ed essendo progettato in modo tale da presentare stati di trappola di elettroni che generano una carica negativa tale da bilanciare, almeno in parte, detta carica positiva di interfaccia.
  2. 2. Dispositivo elettronico (20; 60) secondo la rivendicazione 1, in cui lo strato di trappola (52; 80) presenta almeno un livello energetico posto energicamente in prossimità della banda di conduzione del corpo semiconduttore (48; 68).
  3. 3. Dispositivo elettronico (20; 60) secondo la rivendicazione 1 o 2, in cui lo strato di trappola (52; 80) è di un composto isolante o lega isolante includente alluminio.
  4. 4. Dispositivo elettronico (20; 60) secondo una qualsiasi delle rivendicazioni 1-3, in cui lo strato di trappola (52; 80) è di un materiale, o include un materiale, tra: Al2O3, AlN, AlON, Al2O3, AlN, AlON, AlN/SiN; oppure è un multistrato formato da uno stack tra: Al2O3/HfO2, SiO2/HfO2/SiO2, SiO2/Al2O3/SiO2.
  5. 5. Dispositivo elettronico (20; 60) secondo una qualsiasi delle rivendicazioni 1-4, in cui lo strato di trappola (52; 80) ha spessore compreso tra 30 nm e 100 nm.
  6. 6. Dispositivo elettronico (20) secondo una qualsiasi delle rivendicazioni 1-5, in cui detto dispositivo elettronico è un transistore comprendente inoltre un terminale di porta (G, 53), estendentesi in corrispondenza della prima faccia (48a) del corpo semiconduttore (48), includente una metallizzazione di porta (53), detto primo terminale di conduzione (S, 26, 59) essendo un terminale di sorgente del transistore e detto secondo terminale di conduzione (D, 27) essendo un terminale di pozzo del transistore, in cui lo strato di trappola (52) è un ossido di porta disposto tra la metallizzazione di porta (53) e la prima faccia (48a) del corpo semiconduttore (48).
  7. 7. Dispositivo elettronico (60) secondo una qualsiasi delle rivendicazioni 1-5, in cui detto dispositivo elettronico è un diodo e include: un terminale di anodo (74) estendentesi in corrispondenza della prima faccia (68a) del corpo semiconduttore (68); un terminale di catodo (72) estendentesi in corrispondenza della seconda faccia (68b) del corpo semiconduttore (68); almeno una trincea (73) estendentesi a partire dalla prima faccia (68a) verso la seconda faccia (68b), detto strato di trappola (80) estendentesi in detta trincea (73).
  8. 8. Dispositivo elettronico (60) secondo la rivendicazione 7, in cui il terminale di anodo (74) è uno strato metallico avente una porzione (82) che si estende in detta trincea (73), detto strato di trappola (80) estendendosi tra detta porzione (82) del terminale di anodo (74) e lo strato strutturale (70).
  9. 9. Dispositivo elettronico (60) secondo la rivendicazione 7 o 8, in cui il diodo è un diodo Schottky comprendente almeno una giunzione metallo-semiconduttore formata da una regione di contatto elettrico tra il terminale di anodo (74) e lo strato strutturale (70) lateralmente a detta trincea (73).
  10. 10. Metodo di fabbricazione di un dispositivo elettronico (20; 60) comprendente le fasi di: formare un corpo semiconduttore (48; 68) in carburo di silicio, SiC, avente una prima (48a; 68a) e una seconda faccia (48b; 68b), opposte tra loro lungo una prima direzione (Z), detto corpo semiconduttore presentando portatori di carica positiva in corrispondenza di detta prima faccia (48a; 68a) definenti una carica positiva di interfaccia; formare, in corrispondenza della prima faccia (48a; 68a) del corpo semiconduttore (48; 68), un primo terminale di conduzione (S, 26, 59; 74); formare, in corrispondenza della seconda faccia (48b; 68b) del corpo semiconduttore (48; 68), un secondo terminale di conduzione (D, 27; 72), detto corpo semiconduttore presentando una regione di canale (38, 36; 69, 70) in detto corpo semiconduttore (48; 68), configurata per alloggiare, in uso, un flusso di elettroni tra il primo terminale di conduzione (S, 26, 59; 74) ed il secondo terminale di conduzione, caratterizzato dal fatto di comprendere inoltre la fase di formare uno strato di trappola (52; 80), di materiale isolante, in contatto elettrico con detto corpo semiconduttore (48; 68) in corrispondenza di detta regione di canale, includendo formare stati di trappola di elettroni che generano una carica negativa tale da bilanciare, almeno in parte, detta carica positiva di interfaccia.
  11. 11. Metodo secondo la rivendicazione 10, in cui la fase di formare lo strato di trappola (52; 80) include formare uno strato isolante che presenta almeno un livello energetico posto energicamente in prossimità della banda di conduzione del corpo semiconduttore (48; 68).
  12. 12. Metodo secondo la rivendicazione 10 o 11, in cui la fase di formare lo strato di trappola (52; 80) include depositare un composto isolante o lega isolante includente alluminio.
  13. 13. Metodo secondo una qualsiasi delle rivendicazioni 10-12, in cui la fase di formare lo strato di trappola (52; 80) include depositare almeno un materiale tra: Al2O3, AlN, AlON; oppure formare uno stack tra: AlN/SiN, Al2O3/HfO2, SiO2/HfO2/SiO2, SiO2/Al2O3/SiO2.
  14. 14. Metodo secondo una qualsiasi delle rivendicazioni 10-13, in cui la fase di formare lo strato di trappola (52; 80) include uno tra: a. Trattamento termico di annealing in ambiente riducente. b. Polarizzazione dello strato di trappola (52; 80) mediante una tensione atta a favorire un accumulo di elettroni nello strato di trappola (52; 80). c. Drogaggio dello strato di trappola (52; 80) mediante specie atomiche elettro negative.
IT102019000007217A 2019-05-24 2019-05-24 Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso IT201900007217A1 (it)

Priority Applications (6)

Application Number Priority Date Filing Date Title
IT102019000007217A IT201900007217A1 (it) 2019-05-24 2019-05-24 Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso
EP20176149.1A EP3742496A1 (en) 2019-05-24 2020-05-22 Sic-based electronic device of an improved type and method of manufacturing the same
CN202020877029.9U CN213936196U (zh) 2019-05-24 2020-05-22 电子器件
US16/882,293 US11316025B2 (en) 2019-05-24 2020-05-22 Silicon carbide-based electronic device and method of manufacturing the same
CN202010443165.1A CN111987163A (zh) 2019-05-24 2020-05-22 基于碳化硅的电子器件及其制造方法
US17/698,986 US12051731B2 (en) 2019-05-24 2022-03-18 Silicon carbide-based electronic device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102019000007217A IT201900007217A1 (it) 2019-05-24 2019-05-24 Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso

Publications (1)

Publication Number Publication Date
IT201900007217A1 true IT201900007217A1 (it) 2020-11-24

Family

ID=67876039

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102019000007217A IT201900007217A1 (it) 2019-05-24 2019-05-24 Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso

Country Status (4)

Country Link
US (2) US11316025B2 (it)
EP (1) EP3742496A1 (it)
CN (2) CN213936196U (it)
IT (1) IT201900007217A1 (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900007217A1 (it) 2019-05-24 2020-11-24 Consiglio Nazionale Ricerche Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso
US20240079237A1 (en) 2022-08-29 2024-03-07 Stmicroelectronics S.R.L. Method of manufacturing ohmic contacts of an electronic device, with thermal budget optimization
EP4333073A1 (en) 2022-08-29 2024-03-06 STMicroelectronics S.r.l. Sic-based electronic device with improved gate dielectric and manufacturing method thereof, diode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900648A (en) * 1994-12-22 1999-05-04 Abb Research Ltd. Semiconductor device having an insulated gate
US20120018798A1 (en) * 2010-07-26 2012-01-26 Infineon Technologies Austria Ag Method for Protecting a Semiconductor Device Against Degradation, a Semiconductor Device Protected Against Hot Charge Carriers and a Manufacturing Method Therefor
US20140175457A1 (en) * 2012-12-20 2014-06-26 Industrial Technology Research Institute Sic-based trench-type schottky device
JP2016195225A (ja) * 2015-04-01 2016-11-17 富士電機株式会社 炭化ケイ素半導体装置及びその処理方法
US20180026131A1 (en) * 2016-07-19 2018-01-25 Toyoda Gosei Co., Ltd. Semiconductor device and production method therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5627935A (en) * 1979-08-15 1981-03-18 Toshiba Corp Semiconductor device
JP4029595B2 (ja) * 2001-10-15 2008-01-09 株式会社デンソー ＳｉＣ半導体装置の製造方法
JP2004193288A (ja) 2002-12-10 2004-07-08 Sony Corp 半導体装置およびその製造方法
JP2007096263A (ja) 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
US8772785B2 (en) * 2008-12-26 2014-07-08 Renesas Electronics Corporation Semiconductor device, schottky barrier diode, electronic apparatus, and method of producing semiconductor device
US8525239B2 (en) * 2010-05-27 2013-09-03 Panasonic Corporation Semiconductor device and method for driving same
CN103430315B (zh) 2010-12-20 2017-03-01 香港科技大学 栅介质中具有电荷俘获材料的功率半导体场效应晶体管结构
JP5881322B2 (ja) * 2011-04-06 2016-03-09 ローム株式会社 半導体装置
US9117935B2 (en) * 2012-06-22 2015-08-25 Hrl Laboratories, Llc Current aperture diode and method of fabricating same
JP5875684B2 (ja) 2012-07-09 2016-03-02 株式会社日立製作所 Ｍｏｓ型電界効果トランジスタ
IT201900007217A1 (it) 2019-05-24 2020-11-24 Consiglio Nazionale Ricerche Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900648A (en) * 1994-12-22 1999-05-04 Abb Research Ltd. Semiconductor device having an insulated gate
US20120018798A1 (en) * 2010-07-26 2012-01-26 Infineon Technologies Austria Ag Method for Protecting a Semiconductor Device Against Degradation, a Semiconductor Device Protected Against Hot Charge Carriers and a Manufacturing Method Therefor
US20140175457A1 (en) * 2012-12-20 2014-06-26 Industrial Technology Research Institute Sic-based trench-type schottky device
JP2016195225A (ja) * 2015-04-01 2016-11-17 富士電機株式会社 炭化ケイ素半導体装置及びその処理方法
US20180026131A1 (en) * 2016-07-19 2018-01-25 Toyoda Gosei Co., Ltd. Semiconductor device and production method therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHERKAOUI KARIM ET AL: "Investigating positive oxide charge in the SiO2/3C-SiC MOS system", AIP ADVANCES, AMERICAN INSTITUTE OF PHYSICS, 2 HUNTINGTON QUADRANGLE, MELVILLE, NY 11747, vol. 8, no. 8, 29 August 2018 (2018-08-29), XP012231166, DOI: 10.1063/1.5030636 *

Also Published As

Publication number Publication date
CN213936196U (zh) 2021-08-10
EP3742496A1 (en) 2020-11-25
US12051731B2 (en) 2024-07-30
US20220208977A1 (en) 2022-06-30
US11316025B2 (en) 2022-04-26
CN111987163A (zh) 2020-11-24
US20200373398A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
US10032898B2 (en) Method for manufacturing a HEMT transistor and HEMT transistor with improved electron mobility
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
US9111919B2 (en) Field effect device with enhanced gate dielectric structure
US12051731B2 (en) Silicon carbide-based electronic device and method of manufacturing the same
US10026808B2 (en) Semiconductor device including insulating film that includes negatively charged microcrystal
CN104704608A (zh) 氮化物半导体结构物
CN109004033A (zh) 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
US9786742B2 (en) Semiconductor device
JP2014241350A (ja) 電界効果トランジスタおよびその製造方法
JP2016174032A (ja) 半導体装置及びその製造方法
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
JP7358590B2 (ja) 半導体装置
Tang et al. 600V 1.3 mμ· cm 2 low-leakage low-current-collapse AlGaN/GaN HEMTs with AlN/SiN x passivation
US20240079455A1 (en) Sic-based electronic device with improved gate dielectric and manufacturing method thereof, diode
JP2020109811A (ja) 半導体装置
US20240079237A1 (en) Method of manufacturing ohmic contacts of an electronic device, with thermal budget optimization
US7834396B2 (en) Lateral field effect transistor and its fabrication comprising a spacer layer above and below the channel layer
CN116364753A (zh) 一种氧化镓基mosfet器件及其制备方法
IT202200001478A1 (it) Transistore ad ampia banda proibita con struttura isolante di porta nanolaminata e procedimento per fabbricare un transistore ad ampia banda proibita
JP2006253520A (ja) 半導体ダイオード装置及びその製造方法