[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

FR3011385A1 - SCHOTTKY DIODE IN GALLIUM NITRIDE WITH GUARD RING - Google Patents

SCHOTTKY DIODE IN GALLIUM NITRIDE WITH GUARD RING Download PDF

Info

Publication number
FR3011385A1
FR3011385A1 FR1359348A FR1359348A FR3011385A1 FR 3011385 A1 FR3011385 A1 FR 3011385A1 FR 1359348 A FR1359348 A FR 1359348A FR 1359348 A FR1359348 A FR 1359348A FR 3011385 A1 FR3011385 A1 FR 3011385A1
Authority
FR
France
Prior art keywords
layer
conductivity type
doped gan
gan
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1359348A
Other languages
French (fr)
Inventor
Arnaud Yvon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Tours SAS
Original Assignee
STMicroelectronics Tours SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Tours SAS filed Critical STMicroelectronics Tours SAS
Priority to FR1359348A priority Critical patent/FR3011385A1/en
Publication of FR3011385A1 publication Critical patent/FR3011385A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

L'invention concerne une diode Schottky comprenant, sur une couche (23) de GaN fortement dopé d'un premier type de conductivité, un plateau épitaxié (25) à flancs inclinés (27) en GaN faiblement dopé du premier type de conductivité, les flancs inclinés étant revêtus d'une région latérale (29) de GaN d'un second type de conductivité, une couche d'un métal de contact Schottky (33) revêtant le plateau (25) et la région latérale (29).The invention relates to a Schottky diode comprising, on a layer (23) of highly doped GaN of a first conductivity type, an epitaxial plateau (25) with inclined flanks (27) of lightly doped GaN of the first conductivity type, sloping flanks being coated with a GaN lateral region (29) of a second conductivity type, a layer of a Schottky contact metal (33) coating the tray (25) and the side region (29).

Description

B12805 - 12-T0-0297 1 DIODE SCHOTTKY EN NITRURE DE GALLIUM AVEC ANNEAU DE GARDE Domaine La présente demande concerne une diode Schottky en nitrure de gallium et son procédé de fabrication. Exposé de l'art antérieur On a déjà proposé de réaliser des composants électroniques, notamment des diodes Schottky, en utilisant du nitrure de gallium (GaN) comme matériau semiconducteur. En effet, le GaN présente des caractéristiques physiques et électroniques qui le rendent attractif, en particulier pour les applications haute tension. Les technologies de fabrication couramment utilisées pour la réalisation de composants à base de silicium ne sont pas transposables directement à la réalisation de composants en GaN. En effet, les étapes de dopages par implantation/diffusion ne sont pas réalisables en pratique dans le GaN où, pour former des couches de niveaux et/ou de types de dopages distincts, il faut recourir à des épitaxies. Différentes solutions pour la réalisation de diodes Schottky en GaN ont été proposées. Un exemple particulier est 20 décrit ci-après. La figure 1 est une reproduction de la figure 1 de l'article "Design edge termination for GaN Power Diode" de B12805 - 12-T0-0297 2 Laroche et al. publié en 2005 dans "Journal of Electronic Materials", vol. 34, N° 4. La figure 1 est une vue en coupe schématique d'une diode Schottky en GaN. La diode 1 comprend, au-dessus d'un substrat 3 ("Substrate"), une couche épitaxiée 5 5 de GaN fortement dopé de type n (nt) surmontée d'un plateau 7 à flancs abrupts en GaN faiblement dopé de type n (n-). Un contact métallique 9 est disposé sur la couche 5. Une couche 11 d'un métal de contact Schottky repose sur la face supérieure du plateau 7. Le bord périphérique de la couche 11 est séparé du 10 plateau 7 par un anneau isolant 14, l'anneau isolant présentant un bord intérieur en biseau. Dans cet exemple d'une diode en GaN, l'anneau 14 séparant le plateau 7 du bord de la couche métallique 11 de contact Schottky forme une protection couramment nommée plaque 15 de champ. La présence de cette plaque de champ permet d'améliorer la tenue en tension et de diminuer le courant de fuite en inverse de la diode Schottky. Dans le domaine de la réalisation des diodes Schottky en silicium, plutôt qu'une structure à plaque de champ, on 20 préfère souvent utiliser une structure à anneau de garde. Une structure à anneau de garde comporte, à la périphérie du contact Schottky, une région du type de conductivité opposé à celui du semiconducteur de la diode Schottky. Par rapport à une plaque de champ, un anneau de garde a des avantages supplémentaires, 25 notamment lors du passage d'un fort courant dans une diode Schottky polarisée en direct. Il existe donc un besoin d'une diode en GaN à anneau de garde. Il existe également un besoin d'un procédé de fabrication simple à mettre en oeuvre d'une telle diode Schottky 30 à anneau de garde. Résumé Ainsi, un mode de réalisation prévoit une diode Schottky comprenant, sur une couche de GaN fortement dopé d'un premier type de conductivité, un plateau épitaxié à flancs 35 inclinés en GaN faiblement dopé du premier type de conductivité, B12805 - 12-T0-0297 3 les flancs inclinés étant revêtus d'une région latérale de GaN d'un second type de conductivité, une couche d'un métal de contact Schottky revêtant le plateau et la région latérale. Selon un mode de réalisation, une couche isolante 5 sépare la région latérale de GaN dopé du second type de conductivité de la couche de GaN fortement dopé du premier type de conductivité. Selon un mode de réalisation, les flancs inclinés forment, par rapport à la normale au plan de la diode, un angle 10 compris entre 40 et 60°. Selon un mode de réalisation, la diode comprend un contact métallique ohmique avec la couche de GaN fortement dopé du premier type de conductivité. On prévoit aussi un procédé de fabrication d'une diode 15 Schottky en GaN comprenant les étapes successives suivantes : (a) former un plateau épitaxié à flancs inclinés en GaN faiblement dopé d'un premier type de conductivité sur une partie d'une couche de GaN fortement dopé du premier type de conductivité ; 20 (b) former une région latérale de GaN dopé du deuxième type de conductivité sur les flancs inclinés du plateau épitaxié ; et (c) former une couche d'un métal de contact Schottky sur le plateau épitaxié et la région latérale. 25 Selon un mode de réalisation, l'étape (b) comprend les étapes suivantes : former par épitaxie une couche de GaN dopé du second type de conductivité au-dessus du plateau épitaxié à flancs inclinés, la couche comprenant une portion supérieure et 30 une portion latérale ; et retirer la portion supérieure de la couche de GaN dopé du second type de conductivité. Selon un mode de réalisation, les conditions de croissance épitaxiale de la couche de GaN dopé du second type de 35 conductivité sont telles que la croissance de la portion B12805 - 12-T0-0297 4 latérale est favorisée par rapport à la croissance de la portion supérieure. Selon un mode de réalisation, la couche de GaN fortement dopé du premier type de conductivité est elle-même 5 formée par épitaxie. Selon un mode de réalisation, le plateau épitaxié à flancs inclinés est formé à partir d'une ouverture ménagée dans une couche isolante formée sur la couche de GaN fortement dopé du premier type de conductivité. 10 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : 15 la figure 1, décrite précédemment, est une vue en coupe d'un exemple d'une diode Schottky en GaN, la figure 2 est une vue en coupe schématique d'un mode de réalisation d'une diode Schottky en GaN comprenant un anneau de garde, et 20 les figures 3A à 3E sont des vues en coupe schématiques illustrant des structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication d'une diode Schottky en GaN comprenant un anneau de garde. Par souci de clarté, de mêmes éléments ont été 25 désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des composants électroniques, les diverses figures ne sont pas tracées à l'échelle. Description détaillée 30 La figure 2 est une vue en coupe d'un mode de réalisation d'une diode Schottky en GaN comprenant un anneau de garde. Un substrat 21 est surmonté d'une couche 23 en GaN fortement dopé de type n elle-même surmontée d'un plateau épitaxié 25 de GaN faiblement dopé de type n (n-). Le plateau 25 35 présente des flancs inclinés 27 revêtus d'une région latérale 29 B12805 - 12-T0-0297 en GaN dopé de type p. La région latérale 29 de type p est séparée de la couche 23 fortement dopée de type n (n+) par une couche isolante 31 s'étendant sur la couche 23 jusqu'à la périphérie externe de la structure. Une couche 33 d'un métal de 5 contact Schottky recouvre l'ensemble du plateau 25 et de la région 29. Un contact métallique 35 avec la couche 23 est formé à travers la couche isolante 31. Dans le mode de réalisation décrit ci-dessus, la région latérale 29 forme un anneau de garde pour la diode Schottky 20. A titre d'exemple, le substrat 21 peut être un substrat de saphir ou un substrat recouvert d'une couche permettant la croissance de GaN, par exemple un substrat de silicium revêtu d'une couche de nitrure d'aluminium.B12805 - 12-T0-0297 1 GALLIUM NITRIDE SCHOTTKY DIODE WITH GATE RING Field The present application relates to a Schottky diode made of gallium nitride and its method of manufacture. DESCRIPTION OF THE PRIOR ART It has already been proposed to produce electronic components, in particular Schottky diodes, by using gallium nitride (GaN) as a semiconductor material. Indeed, GaN has physical and electronic characteristics that make it attractive, especially for high voltage applications. The manufacturing technologies commonly used for the production of silicon-based components can not be transposed directly to the production of GaN components. Indeed, the steps of doping by implantation / diffusion are not feasible in practice in GaN where, to form layers of levels and / or different doping types, it is necessary to resort to epitaxies. Different solutions for producing GaN Schottky diodes have been proposed. A particular example is described below. Figure 1 is a reproduction of Figure 1 of the article "Design edge termination for GaN Power Diode" of B12805 - 12-T0-0297 2 Laroche et al. published in 2005 in "Journal of Electronic Materials", vol. 34, No. 4. Figure 1 is a schematic sectional view of a GaN Schottky diode. The diode 1 comprises, above a substrate 3 ("substrate"), an epitaxial layer 5 of n-type strongly doped GaN (nt) surmounted by a plate 7 with steep sides of lightly doped n-type GaN. (not-). A metal contact 9 is arranged on the layer 5. A layer 11 of a Schottky contact metal rests on the upper face of the plate 7. The peripheral edge of the layer 11 is separated from the plate 7 by an insulating ring 14, insulating ring having an inner bevel edge. In this example of a GaN diode, the ring 14 separating the plate 7 from the edge of the Schottky metal contact layer 11 forms a protection commonly referred to as a field plate. The presence of this field plate makes it possible to improve the voltage withstand and to reduce the leakage current in inverse of the Schottky diode. In the field of making silicon Schottky diodes rather than a field plate structure, it is often preferred to use a guard ring structure. A guard ring structure has, at the periphery of the Schottky contact, a region of conductivity type opposite to that of the semiconductor of the Schottky diode. Compared to a field plate, a guard ring has additional advantages, especially when passing a strong current through a live-biased Schottky diode. There is therefore a need for a guard ring GaN diode. There is also a need for a simple manufacturing method to implement such a guard ring Schottky diode. SUMMARY Thus, an embodiment provides a Schottky diode comprising, on a heavily doped GaN layer of a first conductivity type, an epitaxial plate with inclined flanks of lightly doped GaN of the first conductivity type, B12805-12-T0. The inclined flanks being coated with a GaN lateral region of a second conductivity type, a layer of a Schottky contact metal coating the tray and the lateral region. According to one embodiment, an insulating layer 5 separates the doped GaN side region from the second conductivity type of the highly doped GaN layer of the first conductivity type. According to one embodiment, the inclined flanks form, relative to the normal to the plane of the diode, an angle of between 40 and 60 °. According to one embodiment, the diode comprises an ohmic metal contact with the heavily doped GaN layer of the first conductivity type. There is also provided a method of manufacturing a GaN Schottky diode comprising the following successive steps: (a) forming an epitaxial plate with sloping flanks of lightly doped GaN of a first conductivity type on a portion of a layer of Strongly doped GaN of the first conductivity type; (B) forming a doped GaN lateral region of the second conductivity type on the inclined flanks of the epitaxial plate; and (c) forming a layer of a Schottky contact metal on the epitaxial plate and the lateral region. According to one embodiment, step (b) comprises the steps of: epitaxially forming a doped GaN layer of the second conductivity type above the steep-sided epitaxial plate, the layer comprising an upper portion and a lateral portion; and removing the upper portion of the doped GaN layer from the second conductivity type. According to one embodiment, the epitaxial growth conditions of the doped GaN layer of the second conductivity type are such that the growth of the lateral portion is favored relative to the growth of the portion. higher. In one embodiment, the highly doped GaN layer of the first conductivity type is itself epitaxially grown. According to one embodiment, the sloped-edge epitaxial plate is formed from an opening in an insulating layer formed on the highly doped GaN layer of the first conductivity type. BRIEF DESCRIPTION OF THE DRAWINGS These and other features and advantages will be set forth in detail in the following description of particular embodiments in a non-limiting manner with reference to the accompanying drawings in which: FIG. 1 is a schematic sectional view of an embodiment of a GaN Schottky diode comprising a guard ring 3A to 3E are schematic sectional views illustrating structures obtained at successive steps of an embodiment of a GaN Schottky diode manufacturing method comprising a guard ring. For the sake of clarity, the same elements have been designated with the same references in the various figures and, moreover, as is customary in the representation of the electronic components, the various figures are not drawn to scale. DETAILED DESCRIPTION FIG. 2 is a sectional view of an embodiment of a GaN Schottky diode comprising a guard ring. A substrate 21 is surmounted by a n-type strongly doped GaN layer 23 itself surmounted by a n-type lightly doped GaN epitaxial plateau 25. The plate 25 has inclined flanks 27 coated with a p-type doped GaN side region 29122-T0-0297. The p-type side region 29 is separated from the n-type heavily doped layer 23 (n +) by an insulating layer 31 extending over the layer 23 to the outer periphery of the structure. A layer 33 of a Schottky contact metal covers the entire plate 25 and the region 29. A metal contact 35 with the layer 23 is formed through the insulating layer 31. In the embodiment described above the lateral region 29 forms a guard ring for the Schottky diode 20. By way of example, the substrate 21 may be a sapphire substrate or a substrate covered with a GaN-growing layer, for example a substrate of silicon coated with a layer of aluminum nitride.

La couche 23 peut avoir une épaisseur comprise entre 1 et 5 pin, par exemple 2 pin. Les dopants utilisés peuvent être des atomes de silicium, de germanium, ou de soufre. La concentration en atomes dopants dans la couche 23 peut être supérieure à 5.1018 at.cm-8, par exemple 1019 at.cm-8.The layer 23 may have a thickness of between 1 and 5 pin, for example 2 pin. The dopants used may be silicon, germanium or sulfur atoms. The concentration of doping atoms in the layer 23 may be greater than 5.10 18 at cm-8, for example 10 19 at cm-8.

L'épaisseur du plateau 25 peut être comprise entre 5 et 15 gm, par exemple 9 gm. La concentration en atomes dopants dans le plateau 25 peut être comprise entre 5.1015 et 5.1016 at.cm-8, par exemple 8.1015 at.cm-8. Le plan cristallin de la couche 23 est choisi pour que le plateau épitaxié 25 ait des flancs 27 inclinés par rapport à la verticale. La région latérale 29 de type p peut avoir une épaisseur comprise entre 0,1 et 2 gm, par exemple 0,5 gm. Les atomes dopants de la région 29 sont par exemple des atomes de magnésium ou de calcium, la concentration en dopant pouvant être comprise entre 1016 et 1019 at.cm-8, par exemple 7.1017 at.cm-8. La couche métallique 33 du contact Schottky est par exemple en or ou en nickel. L'épaisseur de la couche 33 peut être comprise entre 0,1 et 1 pin, par exemple 0,3 gm.The thickness of the plate 25 may be between 5 and 15 gm, for example 9 gm. The concentration of doping atoms in the plate 25 can be between 5 × 10 15 and 5 × 10 16 at cm-8, for example 8 × 10 15 at cm-8. The crystalline plane of the layer 23 is chosen so that the epitaxial plate 25 has flanks 27 inclined relative to the vertical. The p-type side region 29 may have a thickness of between 0.1 and 2 gm, for example 0.5 gm. The doping atoms of the region 29 are, for example, magnesium or calcium atoms, the dopant concentration possibly being between 1016 and 1019 at cm-8, for example 7 × 10 17 at cm-8. The metal layer 33 of the Schottky contact is for example gold or nickel. The thickness of the layer 33 may be between 0.1 and 1 pin, for example 0.3 gm.

B12805 - 12-T0-0297 6 La couche isolante 31 est par exemple en oxyde de silicium et peut avoir une épaisseur comprise entre 0,1 et 2 pin, par exemple 1 um. Le contact métallique 35 avec la couche 23 est un contact ohmique vers la cathode de la diode Schottky 20. A titre d'exemple, le contact métallique 35 est en titane, en aluminium, en tungstène ou en un alliage comprenant au moins l'un de ces métaux. Les figures 3A à 3E sont des vues en coupe de 10 structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication d'une diode Schottky telle que celle illustrée en figure 2. De mêmes éléments qu'en figure 2 sont désignés par de mêmes références. La figure 3A représente une structure obtenue après 15 les étapes suivantes : - formation d'une couche 23 de GaN fortement dopé de type n (n+) sur un substrat 21, - dépôt d'une couche isolante 31 sur la surface exposée de la couche 23, et 20 - gravure d'une portion de la couche isolante 31 pour former une ouverture 37 jusqu'à la surface de la couche 23. Le dépôt de la couche isolante 31 peut être un dépôt chimique en phase vapeur d'oxyde de silicium ou un dépôt physique par pulvérisation cathodique, par ablation laser ou 25 tout autre procédé de dépôt de couches minces. En vue de dessus, l'ouverture 37 peut être en forme de disque, de carré, de polygone ou de peigne. A titre d'exemple, la surface de l'ouverture 37 peut être de 0,5 à 5 mm2, par exemple environ 1 mm2 pour une diode Schottky apte à supporter 30 un courant de 4 A. La figure 3B représente la structure obtenue après les étapes suivantes : - croissance épitaxiale d'un plateau 25 à flancs inclinés 27 en GaN faiblement dopé de type n (n-) dans l'ouverture 37, et B12805 - 12-T0-0297 7 croissance épitaxiale d'une couche 41 de GaN dopé de type p sur le plateau 25. Comme on l'a indiqué précédemment, l'homme de l'art pourra adapter les paramètres de la structure pour favoriser l'obtention de flancs inclinés 27 ayant par exemple une inclinaison de l'ordre de 60° par rapport à la verticale. Les flancs inclinés 27 favorisent la croissance épitaxiale ultérieure d'une couche 41 de type p de bonne qualité sur les flancs inclinés 27 du plateau 25 de type n.The insulating layer 31 is, for example, made of silicon oxide and may have a thickness of between 0.1 and 2 μm, for example 1 .mu.m. The metal contact 35 with the layer 23 is an ohmic contact towards the cathode of the Schottky diode 20. By way of example, the metal contact 35 is made of titanium, aluminum, tungsten or an alloy comprising at least one of these metals. FIGS. 3A to 3E are sectional views of 10 structures obtained at successive stages of an embodiment of a Schottky diode manufacturing method such as that illustrated in FIG. 2. The same elements as in FIG. 2 are designated by the same references. FIG. 3A shows a structure obtained after the following steps: formation of a layer 23 of n-type strongly doped GaN (n +) on a substrate 21, deposition of an insulating layer 31 on the exposed surface of the layer 23, and 20 - etching a portion of the insulating layer 31 to form an opening 37 to the surface of the layer 23. The deposition of the insulating layer 31 may be a chemical vapor deposition of silicon oxide or physical deposition by cathodic sputtering, laser ablation or any other thin film deposition method. In plan view, the opening 37 may be disc-shaped, square, polygon or comb. By way of example, the surface of the opening 37 can be from 0.5 to 5 mm 2, for example approximately 1 mm 2 for a Schottky diode able to withstand a current of 4 A. FIG. 3B represents the structure obtained after the following steps: - epitaxial growth of an inclined flank plate 27 of n-type lightly doped GaN (n-) in the aperture 37, and epitaxial growth of a layer 41 of P-doped GaN on the plate 25. As indicated above, those skilled in the art will be able to adapt the parameters of the structure to favor obtaining inclined flanks 27 having, for example, an inclination of the order 60 ° from the vertical. The inclined flanks 27 promote the subsequent epitaxial growth of a good quality p-type layer 41 on the inclined flanks 27 of the n-type tray 25.

La couche 41 de type p comprend une portion supérieure 39 et une région latérale 29. Lors de la formation de la couche 41, l'homme de l'art choisira de préférence des conditions propres à favoriser la croissance de la région latérale 29 par rapport à la croissance de la portion 39, par exemple en optimisant les conditions de pression sous lesquelles est réalisée l'étape d'épitaxie. La figure 3C représente la structure obtenue après les étapes suivantes : suppression de la portion supérieure 39 de la couche 41 en laissant en place la région latérale 29, et formation d'un contact métallique 35. A titre d'exemple, la suppression de la portion 39 de la couche 41 est réalisée par polissage mécano-c himique. Le contact métallique 35 peut être formé de façon classique en gravant la couche 31 pour découvrir des portions, par exemple un anneau, de la couche 23, puis en réalisant des étapes successives de dépôt et de gravure d'une couche métallique. La figure 3D, identique à la figure 2, représente la 30 structure obtenue après dépôt d'une couche 33 d'un métal de contact Schottky sur la structure suivi d'une gravure pour retirer les parties de la couche 33 externes au plateau 25 et à la région latérale 29. En pratique, la couche 33 déborde légèrement sur la couche 31.The p-type layer 41 comprises an upper portion 39 and a lateral region 29. During the formation of the layer 41, those skilled in the art will preferably choose conditions to promote the growth of the lateral region 29 relative to the growth of the portion 39, for example by optimizing the pressure conditions under which the epitaxial step is carried out. FIG. 3C represents the structure obtained after the following steps: removal of the upper portion 39 of the layer 41 leaving the side region 29 in place and forming a metal contact 35. For example, the suppression of the portion 39 of the layer 41 is made by mechano-chemical polishing. The metal contact 35 can be formed in a conventional manner by etching the layer 31 to discover portions, for example a ring, of the layer 23, then by performing successive steps of deposition and etching of a metal layer. FIG. 3, identical to FIG. 2, shows the structure obtained after deposition of a layer 33 of a Schottky contact metal on the structure followed by etching to remove the portions of the outer layer 33 from the plate 25 and at the side region 29. In practice, the layer 33 overflows slightly on the layer 31.

B12805 - 12-T0-0297 8 La figure 3E représente la structure obtenue après les étapes suivantes : - dépôt d'une couche isolante 43, - formation d'ouvertures dans la couche 43, d'une part, au- dessus de la plus grande partie de la surface supérieure de la couche métallique de contact Schottky 33 et, d'autre part, au-dessus d'une partie au moins du contact métallique 35. - dépôt d'une couche métallique 45, - gravure de la couche métallique 45 pour laisser en place des contacts au-dessus des ouvertures susmentionnées, - dépôt d'une couche isolante 47, et - gravure de la couche isolante 47 pour dégager les contacts. A titre d'exemple, la couche isolante 43 est en oxyde de silicium. Cette couche peut être déposée par voie chimique en 15 phase vapeur. La couche métallique 45 peut être un empilement de titane, de tungstène ou d'aluminium. En pratique, les portions de la couche 45 débordent légèrement sur la couche isolante 43. La couche isolante 47 peut être en oxyde de silicium 20 ou en un matériau organique, par exemple un polyimide. En pratique, les portions laissées en place de la couche isolante 47 débordent légèrement sur les portions de la couche métallique 45. Des modes de réalisation particuliers ont été décrits. 25 Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, la couche 23 de GaN fortement dopé de type n (n+) peut être formée par épitaxie sur un substrat massif ou sur un substrat surmonté d'une couche intermédiaire pour la croissance de GaN. 30 Bien que, dans les modes de réalisation décrits précédemment, le contact 45 de cathode de la diode Schottky soit réalisé à travers la couche isolante 31 pour faire contact avec la couche 23, ce contact peut éventuellement être réalisé en face arrière du substrat par l'intermédiaire de vias préala- 35 blement formés.FIG. 3E shows the structure obtained after the following steps: deposition of an insulating layer 43, formation of openings in the layer 43, on the one hand, on top of the most a large part of the upper surface of the Schottky metal contact layer 33 and, on the other hand, above at least a portion of the metal contact 35. - deposition of a metal layer 45, - etching of the metal layer 45 to leave in place contacts above the aforementioned openings, - deposition of an insulating layer 47, and - etching of the insulating layer 47 to clear the contacts. By way of example, the insulating layer 43 is made of silicon oxide. This layer can be chemically deposited in the vapor phase. The metal layer 45 may be a stack of titanium, tungsten or aluminum. In practice, the portions of the layer 45 project slightly over the insulating layer 43. The insulating layer 47 may be made of silicon oxide 20 or of an organic material, for example a polyimide. In practice, the portions left in place of the insulating layer 47 project slightly over the portions of the metal layer 45. Particular embodiments have been described. Various variations and modifications will be apparent to those skilled in the art. In particular, the n-type (n +) strongly doped GaN layer 23 may be epitaxially formed on a bulk substrate or on a substrate surmounted by an intermediate layer for growth of GaN. Although, in the embodiments described above, the cathode contact 45 of the Schottky diode is made through the insulating layer 31 to make contact with the layer 23, this contact may possibly be made on the rear face of the substrate by the intermediate of vias previously formed.

B12805 - 12-T0-0297 9 Les matériaux décrits précédemment l'ont été à titre d'exemple et l'homme de l'art pourra les remplacer par des matériaux ayant de mêmes caractéristiques électriques et de sélectivité mutuelle de gravure. niveaux de dopage des l'homme de l'art en utilisées et des diode Schottky. En De même, les épaisseurs et les différents matériaux seront choisis par fonction des filières technologiques caractéristiques souhaitées pour la particulier les niveaux de dopage pourront tous être inversés.B12805 - 12-T0-0297 9 The materials described above have been exemplified and those skilled in the art can replace them with materials having the same electrical characteristics and mutual selectivity of etching. doping levels of those skilled in the art used and Schottky diode. In the same way, the thicknesses and the different materials will be chosen according to the characteristic technological sectors desired for the particular doping levels may all be reversed.

Enfin bien que l'on ait décrit précédemment des modes de réalisation avec une diode en GaN, la réalisation de cette diode est possible avec d'autres matériaux comme l'AIN, le SiC. Plus généralement on peut réaliser la diode et son anneau de garde dans tous les matériaux semiconducteurs dits à grand gap en adaptant la nature des métaux aux caractéristiques du semiconducteur.Finally, although we have previously described embodiments with a GaN diode, the realization of this diode is possible with other materials such as AIN, SiC. More generally, the diode and its guard ring can be made in all so-called large gap semiconductor materials by adapting the nature of the metals to the characteristics of the semiconductor.

Claims (9)

REVENDICATIONS1. Diode Schottky comprenant, sur une couche (23) de GaN fortement dopé d'un premier type de conductivité, un plateau épitaxié (25) à flancs inclinés (27) en GaN faiblement dopé du premier type de conductivité, les flancs inclinés étant revêtus d'une région latérale (29) de GaN d'un second type de conductivité, une couche d'un métal de contact Schottky (33) revêtant le plateau (25) et la région latérale (29).REVENDICATIONS1. A Schottky diode comprising, on a layer (23) of highly doped GaN of a first conductivity type, an epitaxial plateau (25) with inclined flanks (27) of lightly doped GaN of the first conductivity type, the inclined flanks being coated with a GaN lateral region (29) of a second conductivity type, a layer of a Schottky contact metal (33) coating the tray (25) and the lateral region (29). 2. Diode Schottky selon la revendication 1, dans laquelle une couche isolante (31) sépare la région latérale (29) 10 de GaN dopé du second type de conductivité de la couche (23) de GaN fortement dopé du premier type de conductivité.The Schottky diode according to claim 1, wherein an insulating layer (31) separates the doped GaN side region (29) from the second conductivity type of the high doped GaN layer (23) of the first conductivity type. 3. Diode Schottky selon la revendication 1 ou 2, dans laquelle les flancs inclinés (27) forment, par rapport à la normale au plan de la diode, un angle compris entre 40 et 60°. 153. Schottky diode according to claim 1 or 2, wherein the inclined flanks (27) form, relative to the normal to the plane of the diode, an angle of between 40 and 60 °. 15 4. Diode Schottky selon l'une quelconque des revendications 1 à 3, comprenant un contact métallique ohmique (35) avec la couche (23) de GaN fortement dopé du premier type de conductivité.A Schottky diode according to any one of claims 1 to 3, comprising an ohmic metal contact (35) with the highly doped GaN layer (23) of the first conductivity type. 5. Procédé de fabrication d'une diode Schottky en GaN 20 comprenant les étapes successives suivantes : (a) former un plateau épitaxié (25) à flancs inclinés (27) en GaN faiblement dopé d'un premier type de conductivité sur une partie d'une couche (23) de GaN fortement dopé du premier type de conductivité ; 25 (b) former une région latérale (29) de GaN dopé du deuxième type de conductivité sur les flancs inclinés du plateau épitaxié ; et (c) former une couche d'un métal de contact Schottky (33) sur le plateau épitaxié et la région latérale. 305. A method of manufacturing a GaN Schottky diode 20 comprising the following successive steps: (a) forming an epitaxial plateau (25) with sloping flanks (27) of lightly doped GaN of a first type of conductivity on a part of a layer (23) of highly doped GaN of the first conductivity type; (B) forming a side region (29) of doped GaN of the second conductivity type on the inclined flanks of the epitaxial plate; and (c) forming a layer of a Schottky contact metal (33) on the epitaxial plate and the lateral region. 30 6. Procédé de fabrication selon la revendication 5, dans lequel l'étape (b) comprend les étapes suivantes : former par épitaxie une couche (41) de GaN dopé du second type de conductivité au-dessus du plateau épitaxié (25) àB12805 - 12-T0-0297 11 flancs inclinés (27), la couche comprenant une portion supérieure (39) et une portion latérale (29) ; et retirer la portion supérieure de la couche de GaN dopé du second type de conductivité.The manufacturing method according to claim 5, wherein step (b) comprises the steps of: epitaxially forming a layer (41) of doped GaN of the second conductivity type above the epitaxial plate (25) at B12805 - 11 inclined flanks (27), the layer comprising an upper portion (39) and a lateral portion (29); and removing the upper portion of the doped GaN layer from the second conductivity type. 7. Procédé de fabrication selon la revendication 6, dans lequel les conditions de croissance épitaxiale de la couche (41) de GaN dopé du second type de conductivité sont telles que la croissance de la portion latérale (29) est favorisée par rapport à la croissance de la portion supérieure (39).The manufacturing method according to claim 6, wherein the conditions for epitaxial growth of the layer (41) of doped GaN of the second conductivity type are such that the growth of the lateral portion (29) is favored with respect to the growth. of the upper portion (39). 8. Procédé de fabrication selon l'une quelconque des revendications 5 à 7, dans lequel la couche (23) de GaN fortement dopé du premier type de conductivité est elle-même formée par épitaxie.8. The manufacturing method according to any one of claims 5 to 7, wherein the layer (23) of heavily doped GaN of the first conductivity type is itself formed by epitaxy. 9. Procédé de fabrication selon l'une quelconque des revendications 5 à 8, dans lequel le plateau épitaxié (25) à flancs inclinés (27) est formé à partir d'une ouverture (37) ménagée dans une couche isolante (31) formée sur la couche (23) de GaN fortement dopé du premier type de conductivité.The manufacturing method according to any one of claims 5 to 8, wherein the epitaxial plate (25) with sloping flanks (27) is formed from an opening (37) formed in an insulating layer (31) formed on the layer (23) of highly doped GaN of the first conductivity type.
FR1359348A 2013-09-27 2013-09-27 SCHOTTKY DIODE IN GALLIUM NITRIDE WITH GUARD RING Pending FR3011385A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1359348A FR3011385A1 (en) 2013-09-27 2013-09-27 SCHOTTKY DIODE IN GALLIUM NITRIDE WITH GUARD RING

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1359348A FR3011385A1 (en) 2013-09-27 2013-09-27 SCHOTTKY DIODE IN GALLIUM NITRIDE WITH GUARD RING

Publications (1)

Publication Number Publication Date
FR3011385A1 true FR3011385A1 (en) 2015-04-03

Family

ID=50289714

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1359348A Pending FR3011385A1 (en) 2013-09-27 2013-09-27 SCHOTTKY DIODE IN GALLIUM NITRIDE WITH GUARD RING

Country Status (1)

Country Link
FR (1) FR3011385A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017163881A1 (en) * 2016-03-23 2017-09-28 三菱電機株式会社 Semiconductor device and method for manufacturing semiconductor device
CN109473483A (en) * 2017-09-08 2019-03-15 世界先进积体电路股份有限公司 Semiconductor device and its manufacturing method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242690A (en) * 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US6325850B1 (en) * 1997-10-20 2001-12-04 CENTRE NATIONAL DE LA RECHERCHé SCIENTIFIQUE (CNRS) Method for producing a gallium nitride epitaxial layer
US20030098462A1 (en) * 2001-11-27 2003-05-29 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
US20120193747A1 (en) * 2011-02-02 2012-08-02 International Business Machines Corporation Schottky barrier diode, a method of forming the diode and a design structure for the diode
US20120256192A1 (en) * 2011-04-05 2012-10-11 Qingchun Zhang Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US20130032811A1 (en) * 2011-08-04 2013-02-07 Epowersoft, Inc. Method and system for a gan vertical jfet utilizing a regrown gate
US20130137225A1 (en) * 2011-11-30 2013-05-30 Epowersoft, Inc. Method and system for carbon doping control in gallium nitride based devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242690A (en) * 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US6325850B1 (en) * 1997-10-20 2001-12-04 CENTRE NATIONAL DE LA RECHERCHé SCIENTIFIQUE (CNRS) Method for producing a gallium nitride epitaxial layer
US20030098462A1 (en) * 2001-11-27 2003-05-29 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
US20120193747A1 (en) * 2011-02-02 2012-08-02 International Business Machines Corporation Schottky barrier diode, a method of forming the diode and a design structure for the diode
US20120256192A1 (en) * 2011-04-05 2012-10-11 Qingchun Zhang Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US20130032811A1 (en) * 2011-08-04 2013-02-07 Epowersoft, Inc. Method and system for a gan vertical jfet utilizing a regrown gate
US20130137225A1 (en) * 2011-11-30 2013-05-30 Epowersoft, Inc. Method and system for carbon doping control in gallium nitride based devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017163881A1 (en) * 2016-03-23 2017-09-28 三菱電機株式会社 Semiconductor device and method for manufacturing semiconductor device
JPWO2017163881A1 (en) * 2016-03-23 2018-08-30 三菱電機株式会社 Semiconductor device and manufacturing method of semiconductor device
CN108780815A (en) * 2016-03-23 2018-11-09 三菱电机株式会社 The manufacturing method of semiconductor device and semiconductor device
US10784350B2 (en) 2016-03-23 2020-09-22 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
CN108780815B (en) * 2016-03-23 2021-07-13 三菱电机株式会社 Semiconductor device and method for manufacturing semiconductor device
DE112017001490B4 (en) 2016-03-23 2023-04-06 Mitsubishi Electric Corporation SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
CN109473483A (en) * 2017-09-08 2019-03-15 世界先进积体电路股份有限公司 Semiconductor device and its manufacturing method
CN109473483B (en) * 2017-09-08 2022-04-01 世界先进积体电路股份有限公司 Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
EP2960951B1 (en) Optoelectronic device with p-n junction enabling the ionisation of dopants by field effect
EP1330836B1 (en) Method for producing a schottky diode in silicon carbide
FR3017242A1 (en) VERTICAL SCHOTTKY DIODE WITH GALLIUM NITRIDE
FR3047838A1 (en) BIPOLAR TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME
EP3782193B1 (en) Method of manufacturing an optoelectronic device having a matrix of diodes
WO2014174192A1 (en) Method for producing a schottky diode on a diamond substrate
EP3549172A1 (en) Heterojunction transistor with vertical structure
EP3378098B1 (en) Heterojunction diode having an increased transient surge current
EP3053201B1 (en) Optoelectronic device based on light-emitting diodes
EP3891813B1 (en) Multicolour electroluminescent display device and method of manufacturing the same
EP3594997B1 (en) Method for manufacturing at least one semiconductor structure comprising a step of separation from the growth substrate
FR3011385A1 (en) SCHOTTKY DIODE IN GALLIUM NITRIDE WITH GUARD RING
FR3007574A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR COMPONENT HAVING SUCH SEMICONDUCTOR STRUCTURE
EP3646391B1 (en) Optoelectronic device and a method for manufacturing an optoelectronic device
FR3010228A1 (en) PROCESS FOR TREATING A GALLIUM NITRIDE LAYER HAVING DISLOCATIONS
EP3973579B1 (en) Optoelectronic device with light-emitting diodes a doped region of which incorporates an external segment based on aluminium and gallium nitride
EP3853882B1 (en) Method for manufacturing an electronic device
FR2963985A1 (en) Gallium nitride vertical Schottky diode, has heavily doped p-type and n-type gallium nitride guard rings respectively provided at peripheries of electrode and lightly doped layer, where electrode is arranged on lightly doped layer
FR3090999A1 (en) Method for manufacturing a semiconductor component based on a III-N compound
WO2020128340A1 (en) Optoelectronic device with pn junction
FR2969813A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
EP4254520A1 (en) Light emitting diode with optimized electrical injection from a lateral electrode
WO2024126599A1 (en) Method for preparing a stack for bonding
FR3016081A1 (en) OPTOELECTRONIC DEVICE WITH REDUCED LEAKAGE CURRENT LIGHT-EMITTING DIODES