FR3088482A1 - Mise en contrainte d'une structure de canal de transistor a barreaux superposes par le biais d'une mise en contrainte des espaceurs - Google Patents
Mise en contrainte d'une structure de canal de transistor a barreaux superposes par le biais d'une mise en contrainte des espaceurs Download PDFInfo
- Publication number
- FR3088482A1 FR3088482A1 FR1860317A FR1860317A FR3088482A1 FR 3088482 A1 FR3088482 A1 FR 3088482A1 FR 1860317 A FR1860317 A FR 1860317A FR 1860317 A FR1860317 A FR 1860317A FR 3088482 A1 FR3088482 A1 FR 3088482A1
- Authority
- FR
- France
- Prior art keywords
- blocks
- bars
- spacers
- grid
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 125000006850 spacer group Chemical group 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 230000006835 compression Effects 0.000 claims abstract description 14
- 238000007906 compression Methods 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000005670 electromagnetic radiation Effects 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- UXOUKMQIEVGVLY-UHFFFAOYSA-N morin Natural products OC1=CC(O)=CC(C2=C(C(=O)C3=C(O)C=C(O)C=C3O2)O)=C1 UXOUKMQIEVGVLY-UHFFFAOYSA-N 0.000 description 1
- 239000002135 nanosheet Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H01L29/0673—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H01L29/0847—
-
- H01L29/66439—
-
- H01L29/66545—
-
- H01L29/66772—
-
- H01L29/775—
-
- H01L29/7843—
-
- H01L29/7848—
-
- H01L29/78654—
-
- H01L29/78696—
-
- H01L29/165—
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
Réalisation d'un transistor à structure de canal contrainte comprenant,: a) prévoir un empilement comportant une alternance de premiers barreaux de deuxièmes barreaux semi-conducteurs, b) réaliser une grille factice, c) former des espaceurs isolants (23a, 23b), d) réaliser des blocs (47a, 47b) de mise en contrainte de part et d'autre et contre les espaceurs isolants de manière exercer une contrainte en tension ou en compression sur les espaceurs isolants (23a, 23b), puis, e) retirer la grille factice de sorte à libérer une ouverture entre les espaceurs isolants (23a, 23b), f) former dans ladite ouverture une grille de remplacement.
Description
MISE EN CONTRAINTE D'UNE STRUCTURE DE CANAL DE TRANSISTOR A BARREAUX SUPERPOSES PAR LE BIAIS D'UNE MISE EN CONTRAINTE DES ESPACEURS
DESCRIPTION
DOMAINE TECHNIQUE ET ÉTAT DE LA TECHNIQUE ANTÉRIEURE
La présente invention se rapporte au domaine de la micro-électronique et des transistors, et concerne plus particulièrement celui des transistors dotés d'une structure formant au moins un canal sous forme d'une pluralité de barreaux semiconducteurs disposés les uns au-dessus des autres.
Pour améliorer les performances électriques d'un transistor, il est connu de mettre en contrainte sa structure de canal. Une contrainte en tension ou en compression sur une couche semi-conductrice peut permettre d'induire une augmentation de la vitesse des porteurs de charges.
Le document « Vertically Stacked-Nanowires MOSFETs in a Replacement Metal Gate Process with Inner Spacer and SiGe Source/Drain » de Barraud et al., prévoit par exemple de réaliser une structure à barreaux semi-conducteurs superposés en silicium pour la mise en œuvre d'une structure de canal d'un transistor, et de mettre en contrainte cette structure de canal par le biais de blocs de source et de drain en un matériau semi-conducteur ayant un paramètre de maille différent de celui du silicium, typiquement du SiGe.
Il se pose le problème de trouver un nouveau procédé de mise en contrainte d'une structure à barreaux semi-conducteurs superposés.
EXPOSÉ DE L'INVENTION
Un mode de réalisation de la présente invention prévoit un procédé de réalisation d'un transistor à structure de canal contrainte et formée de barreaux semiconducteurs disposés les uns au-dessus des autres, le procédé comprenant, dans cet ordre :
a) prévoir sur un support, un empilement comportant une alternance d'un ou plusieurs premiers barreaux en un premier matériau, et d'un ou plusieurs deuxièmes barreaux à base d'un deuxième matériau, le deuxième matériau étant semiconducteur,
b) réaliser une grille factice sur une région de l'empilement,
c) former des espaceurs isolants agencés de part et d'autre de la grille factice, les espaceurs enrobant l'empilement et ayant une face interne agencée contre la grille,
d) réaliser des blocs de mise en contrainte de part et d'autre d'un ensemble formé de la grille factice et des espaceurs, les blocs de mise en contrainte étant disposés chacun contre une face externe d'un espaceur isolant opposée à ladite face interne, les blocs de mise en contrainte étant configurés de manière exercer une contrainte en tension ou en compression sur les espaceurs isolants, puis,
e) retirer la grille factice de sorte à libérer une ouverture entre les espaceurs isolants,
f) former dans ladite ouverture une grille de remplacement.
Les blocs de mise en contrainte sont configurés de manière exercer ou développer des forces sur la face externe des espaceurs isolants, ces forces ayant au moins une composante sensiblement parallèle à la direction d'allongement de l'empilement autrement dit à la direction dans laquelle la plus grande dimension (longueur) des barreaux est mesurée.
Lesdites forces exercée par les blocs de mise en contrainte sur la face externe des espaceurs sont désignées ici comme des contraintes en compression quand le sens de ladite composante pointe vers un plan passant par la grille et qui est orthogonal au support et à la direction d'allongement de l'empilement.
Les dites forces exercée par les blocs de mise en contrainte sur la face externe des espaceurs sont désignées ici comme des contraintes en tension quand le sens de ladite composante pointe à l'opposé d'un plan passant par la grille et qui est orthogonal au support.
Grâce à l'accroche mécanique entre les espaceurs et des parties de l'empilement, lors du retrait de la grille factice entre les espaceurs, la contrainte exercée par les blocs de mise en contrainte sur les espaceurs isolants est au moins partialement transférée aux deuxièmes barreaux semi-conducteurs aptes à former une région de canal du transistor.
Une contrainte en compression exercée par les blocs de mise en contrainte sur la surface extérieure des espaceurs isolants est susceptible de se traduire par une mise en compression de la structure de canal, tandis qu'une contrainte en tension exercée par les blocs de mise en en contrainte est susceptible de se traduire par une mise en tension de la structure de canal.
La réalisation des blocs de mise en contrainte à l'étape d) peut comprendre des étapes de :
- dépôt d'un matériau donné apte à adopter une contrainte élastique en tension ou en compression, traitement thermique et/ou à l'aide d'un rayonnement électromagnétique et/ou par bombardement de particules dudit matériau donné de sorte à lui conférer une contrainte en tension ou en compression ou à augmenter sa contrainte intrinsèque en tension ou en compression.
Avantageusement, les blocs de mise en contrainte sont en un matériau diélectrique, à base de Si, N, C, O, par exemple du SiN ou du SiO2.
Les blocs de mise en contrainte formés à l'étape d) peuvent recouvrir des blocs semi-conducteurs, en particulier des blocs de source et de drain.
Les blocs semi-conducteurs de source et de drain du transistor sont avantageusement formés par croissance de matériau semi-conducteur au niveau de régions d'extrémités de l'empilement. Après réalisation des espaceurs et gravure de l'empilement, ces régions d'extrémité se trouvent typiquement au niveau des espaceurs.
Selon une possibilité de mise en œuvre du procédé, après formation de la grille de remplacement à l'étape f), on peut former des contacts sur les blocs semiconducteurs de source et de drain. La réalisation des contacts peut alors comprendre un retrait au moins partiel des blocs de mise en contrainte.
Les blocs de mise en contrainte sont avantageusement prévus en un matériau apte à être gravé sélectivement vis-à-vis de celui des espaceurs isolants et de préférence vis-à-vis des blocs de source et drain.
Selon un mode de réalisation particulier du procédé, une couche d'arrêt de gravure, en particulier une fine couche de SiO2, peut être prévue entre les espaceurs et les blocs de mise en contrainte. Si, après formation de la grille de remplacement on souhaite retirer les blocs de mise en contrainte au moins partiellement, cette couche d'arrêt de gravure peut être prévue pour protéger les espaceurs de la gravure des blocs de mise en contrainte.
Lorsqu'une couche d'arrêt est prévue, cette couche d'arrêt de gravure est avantageusement, en un matériau diélectrique, à base de Si, N, C, O, par exemple tel que du SiN ou SiO2.
Selon une possibilité de mise en œuvre, le procédé peut comprendre en outre, entre l'étape c) de formation d'espaceurs isolants et l'étape de formation des blocs de source et de drain, des étapes de :
- gravure de l'empilement de part de l'autre de l'ensemble formé par la grille factice et les espaceurs isolants,
- retrait sélectif de portions d'extrémité des premiers barreaux de sorte à réduire leur longueur et libérer des espaces de part d'autre de régions d'extrémité des premiers barreaux,
- formation de bouchons isolants par dépôt de matériau diélectrique dans lesdits espaces.
Entre l'étape e) de retrait de la grille factice et l'étape f) de formation dans l'ouverture d'une grille de remplacement, on peut avantageusement effectuer dans ladite ouverture un retrait des premiers barreaux.
BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels:
Les figures 1A-1J servent à illustrer un exemple de procédé de réalisation d'un transistor à structure de canal à barreaux semi-conducteurs disposés les uns au-dessus des autres, la structure de canal étant contrainte par le biais de blocs de mise en contrainte réalisés contre les espaceurs.
La figure 2 sert à illustrer une variante de réalisation.
Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme pour rendre les figures plus lisibles.
En outre, dans la description ci-après, des termes qui dépendent de l'orientation, telle que « sur», « au-dessus », « supérieure », « inférieure », « latérale » etc. d'une structure s'appliquent en considérant que la structure est orientée de la façon illustrée sur les figures.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
On se réfère à présent à la figure IA donnant un exemple de structure semi-conductrice à barreaux semi-conducteurs superposés et à partir de laquelle une structure de canal contraint de transistor peut être réalisée.
La structure 10 peut être formée sur un substrat 1 de type communément appelé « bulk » doté d'une couche semi-conductrice ou bien un substrat de type semi-conducteur sur isolant, par exemple de type SOI (pour « Silicon On Insulator» comprenant une couche de support semi conductrice recouverte d'une couche isolante par exemple à base SiO2, elle-même recouverte d'une fine couche semiconductrice superficielle.
La structure 10 comporte un empilement avec une alternance de couches à base d'un matériau 6, sacrificiel, typiquement un premier semi-conducteur, et de couches à base d'un deuxième matériau 8 qui est semi-conducteur et différent du premier matériau 6. Le matériau 6 est susceptible de pouvoir être gravé de manière sélective vis-à-vis du deuxième matériau semi-conducteur 8. Par exemple, le premier matériau 6 est à base de silicium germanium tandis que le deuxième matériau 8 est en silicium.
On peut former un tel empilement par épitaxies successives de couches semi-conductrices. La structure de couches empilées représentée sur la figure IA est ici une structure obtenue à l'issue d'une gravure, les couches gravées comportant typiquement des portions sous forme de barreaux. La structure est ainsi formée d'une alternance de barreaux 4a, 4b, 4c, 4d, à base du premier matériau 6 et de barreaux 5a, 5b, 5c, à base du deuxième matériau 8. Les barreaux 4a, 5a, 4b, 5b, 4c, 5c, 4d, empilés que l'on appelle indifféremment « nano-fils » ou « nano-couches » (« nano-sheet ») sont par exemple de forme parallélépipédique ou sensiblement parallélépipédique. Les barreaux 5a, 5b, 5c, peuvent avoir une épaisseur de l'ordre de plusieurs nanomètres typiquement entre 4 et 15 nm, par exemple entre 6 nm et 8 nm.
Les premiers barreaux 4a, 4b, 4c, 4d, ont une portion centrale sacrificielle, destinée à être retirée par la suite, tandis que la portion centrale des deuxièmes barreaux 5a, 5b, 5c, est à base du matériau semi-conducteur 8 et destinée à former au moins une structure de canal de transistor.
On réalise ensuite sur la structure un bloc de grille 21 dit « factice » (figure IB), c'est-à-dire un bloc sacrificiel reproduisant le motif d'une grille de transistor. Pour cela, on forme au moins un diélectrique de grille, par exemple du SiO2 et un matériau de grille, tel que par exemple du polysilicium.
Des espaceurs isolants 23a, 23b dits « externes » sont ensuite réalisés de part et d'autre de la grille factice 21. Chacun des espaceur isolant 23a, 23b a ainsi une face interne Fi qui s'étend contre la grille.
Les espaceurs isolants 23a, 23b et la grille sacrificielle 21 couvrent une région centrale de l'empilement de barreaux semi-conducteurs. Tout comme le bloc 21 de grille factice, dans cet exemple de réalisation, les espaceurs isolants 23a, 23b externes s'étendent contre flancs latéraux de la structure 10 et dépassent du d'une face supérieure de la structure 10. Les espaceurs isolants 23a, 23b ont ainsi un agencement enrobant autour de la structure empilée.
De préférence, pour permettre d'assurer au mieux leur rôle de transfert de contrainte, on peut prévoir des espaceurs isolants 23a, 23b d'épaisseur comprise entre 5 et 10 nm avec un module d'Young supérieur à 100 GPa. Les espaceurs isolants 23a, 23b sont par exemple à base de nitrure de silicium (SiN) ou de SiBCN. Selon un mode de réalisation particulier, on peut prévoir une densification du matériau des espaceurs isolants 23a, 23b réalisée, par exemple par recuit thermique.
On retire également (figure IC) des régions de l'empilement de barreaux disposées autour de la région centrale et qui sont situées de part et d'autre de l'ensemble formé par la grille et les espaceurs isolants 23a, 23b. Ce retrait des barreaux au-delà d'une face externe Fe des espaceurs isolants 23a, 23b est par exemple réalisé pendant la structuration des espaceurs 23a, 23b. On appelle ici la « face externe » Fe des espaceurs 23a, 23b une face opposée à la face interne Fi des espaceurs 23a, 23b qui se situe contre la grille factice 21.
On peut ensuite former des bouchons isolants 34 également appelés espaceurs « internes ». Pour cela, on effectue tout d'abord une gravure sélective de zones des premiers barreaux 4a, 4b, 4c, 4d à base du matériau 6, par une attaque aux extrémités des barreaux 4a, 4b, 4c, 4d situés au niveau des espaceurs externes 23a, 23b. Les extrémités des barreaux 4a, 4b, 4c, 4d se trouvent typiquement sur le même plan que la face externe des espaceurs.
Le retrait de ces zones permet de libérer des cavités 31 ou espaces 31 (figure 1D). On vient ensuite remplir ces espaces 31 d'un matériau diélectrique 33 qui peut être différent de celui des espaceurs 23a, 23b par exemple à base de nitrure de silicium (SiN) lorsque les espaceurs 23a, 23b sont en SiBCN.
On peut ensuite effectuer un retrait d'une épaisseur de ce matériau diélectrique 33 dans des zones situées de part et d'autre de l'ensemble formé par la grille et les espaceurs 23a, 23b. Ce retrait est réalisé par exemple à l'aide d'un procédé humide à base de H3PO4 pour des bouchons isolants 34 en SiN. Le retrait est réalisé de manière à conserver des bouchons 34 en matériau diélectrique 33 autour d'extrémités de barreaux 4a, 4b, 4c, 4d. Ces bouchons 34 de matériau diélectrique 33 ont comme dans l'exemple illustré sur la figure 1E, de préférence une face externe alignée avec la face externe Fe des espaceurs externes 23a, 23b.
On forme ensuite des blocs 45a, 45b de source et de drain. Ces blocs 45a, 45b peuvent être réalisés par exemple en effectuant une croissance épitaxiale prenant naissance au moins sur une portion des barreaux 5a, 5b, 5c de matériau semi-conducteur 8 (figure 1F). On peut prévoir de faire croître un matériau semiconducteur, éventuellement dopé, ayant un paramètre de maille différent de celui des deuxièmes barreaux. Par exemple, on peut faire croître du SiGe, qui peut être par exemple dopé au Bore, lorsque les barreaux 5a, 5b, 5c destinés à former sont en silicium. Des blocs 45a, 45b en SiGe :B peuvent être utilisés par exemple pour le cas où l'on réalise un transistor de type P.
Puis, on réalise des blocs 47a, 47b de mise en contrainte (figure IG) des espaceurs 23a, 23b qui sont situés de part et d'autre de l'ensemble formé par la grille et les espaceurs 23a, 23b et s'étendent contre ces espaceurs 23a, 23b. Chaque bloc 47a, 47b de mise en contrainte est agencé en particulier contre une face externe Fe d'un espaceur 23a, 23b.
Un bloc 47a,b de contrainte en compression peut être formé par exemple dans le cas où l'on souhaite contraindre le canal d'un transistor P.
Les forces exercées par les blocs de mise en contrainte sur la face externe des espaceurs sont désignées ici comme des contraintes compressives quand elles ont au moins une composante parallèle à l'axe y (donnée sur la figure IG) avec un sens pointant vers un plan central passant au centre de la grille et parallèle au plan [O ;x ;z] (donné sur la figure IG).
En variante (figure 2) un bloc 47a,b de contrainte en tension peut être prévu par exemple dans le cas où le transistor dont on souhaite contraindre le canal est de type N.
Les forces exercées par les blocs de mise en contrainte sur la face externe des espaceurs sont désignées ici comme des contraintes en tension quand leur sens est opposé à celui des forces de compression définies précédemment.
Les blocs 47a, 47b de mise en contrainte peuvent être formés d'au moins un matériau 46 ayant une contrainte élastique en tension ou en compression. Ce matériau peut être obtenu par exemple par dépôt et peut être un matériau diélectrique à base de Si et de N par exemple du nitrure de silicium, en particulier du cSiN (SiN compressif) ou du tSiN (SiN en tension) ou un matériau diélectrique à base de Si-O, par exemple tel que du SiO2, en particulier du cSiO2 (SiO2 compressif) ou du tSiO2 (SiO2 tension) ou un matériau diélectrique à base de Si et d'une combinaison d'atomes parmi O, N, C par exemple tel que du SiOCH ou du SiBCN.
Un mode de réalisation particulier prévoit l'utilisation de nitrure de silicium dans les blocs 47a, 47b et qui peuvent être obtenus à l'aide de l'une ou l'autre des techniques décrites dans le document « A comparaison of the mechanical stability of silicon nitride film deposited with various techniques », de Morin et al., Applied Surface Science 260(2012)69-72.
Le matériau 46 peut être doté d'une contrainte intrinsèque sous sa forme telle que déposée. On peut également prévoir un matériau auquel on fait subir un traitement en vue de lui conférer une contrainte ou bien de lui augmenter sa contrainte intrinsèque. Le traitement réalisé peut être un traitement thermique, et/ou en consister à soumettre ce matériau 46 à un rayonnement électromagnétique voire à un bombardement de particules.
On peut également mettre en contrainte le matériau 46 par modification de sa composition et/ou de sa densité et/ou de sa porosité.
Par exemple du SiOC:H peut désorber l'hydrogène pour devenir un matériau de contrainte en tension, à l'aide de recuits et/ou de traitement UV. D'autre types de traitements, par exemple à l'aide d'un rayonnement infra-rouge ou par bombardement à l'aide d'un faisceau d'électrons, et/ou d'ions peuvent être également mis en œuvre.
Un matériau 46 de type oxyde apte à fluer (en anglais « flowable oxide ») peut être également utilisé de manière à obtenir un matériau principalement à base de SiO2 apte à induire une contrainte en compression.
Les blocs 47a, 47b peuvent être formés par exemple d'un empilement comprenant une fine couche de matériau diélectrique, en particulier un diélectrique différent de celui des espaceurs tel que par exemple du SiO2 d'épaisseur comprise par exemple entre 1 nm et 3 nm. Cet empilement peut être doté alors d'une deuxième fine couche par exemple en silicium amorphe (a-Si) que l'on oxyde afin de lui faire augmenter son volume et pouvoir ainsi exercer une contrainte sur les espaceurs.
Éventuellement, on peut empiler des couches ayant épaisseurs et des contraintes différentes les unes par rapport aux autres. De cette manière on peut ajuster précisément la contrainte résiduelle ou renforcer la contrainte ou l'équilibrer.
Les blocs 47a, 47b de mise en contrainte recouvrent les blocs 45a, 45b de source et de drain et peuvent être configurés également de manière à exercer une contrainte sur les blocs 45a, 45b de source et de drain qu'ils recouvrent et avantageusement encapsulent totalement.
La formation des blocs 47a, 47b peut comprendre une étape de retrait, par exemple par aplanissement ou polissage CMP (CMP pour « Chemical Mechanical Planarization ») d'une épaisseur de la couche de matériau 46 réalisée avec un arrêt au niveau du sommet de la grille sacrificielle 21, l'arrêt étant typiquement réalisé sur un masque dur recouvrant la face supérieure de la grille sacrificielle.
Ensuite, on retire la grille sacrificielle 21 et le cas échéant le masque dur de sorte à réaliser une ouverture 49 et de manière à dévoiler à nouveau une partie centrale de l'empilement de barreaux semi-conducteurs 4a, 5a, 4b, 5b, 4c, 5c, 4d, 5d. Lorsque la grille sacrificielle 21 est en polysilicium, son retrait peut être réalisé par exemple par une gravure humide à l'aide d'une solution à base d'ammoniaque, avec arrêt sur le diélectrique de grille sacrificielle, celui-ci pouvant être ensuite retiré dans l'ouverture 49, par exemple par gravure à l'aide d'acide fluorhydrique pour le cas typique d'un diélectrique à base d'oxyde de silicium.
Le retrait de la grille sacrificielle 21, permet de réaliser un transfert de la contrainte exercée sur les espaceurs 23a, 23b par les blocs 47a, 47b vers la partie centrale de la structure 10 et notamment au niveau des barreaux 5a, 5b, 5c dans lesquels au moins une région de canal de transistor est destinée à être formée.
Puis, on effectue dans l'ouverture 49, un retrait sélectif du premier matériau 6 vis-à-vis du deuxième matériau 8. Des portions centrales des premiers barreaux 4a, 4b, 4c, 4d situées dans l'ouverture 49 sont ainsi retirées. De préférence, la gravure est également sélective vis-à-vis du ou des matériau(x) des bouchons isolants 34 et espaceurs externes 23a, 23b. Un retrait sélectif peut être effectué, par exemple par gravure chimique en phase vapeur, par exemple à l'aide de HCl, lorsque les barreaux 4a, 4b, 4c, 4d sont à base de Silicium Germanium.
On obtient ainsi dans l'ouverture 49, des barreaux suspendus 5a, 5b, 5c à base du matériau semi-conducteur 8, dans cet exemple du silicium (figure 1H). Les barreaux 5a, 5b, 5c, à base du matériau semi-conducteur 8 ont une portion centrale qui s'étend dans l'ouverture 49 et n'est pas recouverte par un autre matériau, de sorte qu'un espace vide est formé autour de la portion centrale des barreaux 5a, 5b, 5c à base du matériau semi-conducteur 8. La contrainte exercée sur les espaceurs 23a, 23b est ainsi concentrée sur les barreaux 5a, 5b, 5c amenés à former une structure de canal de transistor. On forme ensuite une grille 61 de remplacement dans l'ouverture (figure 11).
La réalisation de la grille 61 comprend typiquement le dépôt d'au moins un diélectrique de grille, par exemple un empilement de SiO2 et de HfO2, puis au moins un matériau 63 de grille autour des deuxièmes barreaux 5a, 5b, 5c. La grille de remplacement est choisie à base d'un matériau, par exemple tel que du TiN.
Par exemple, un matériau de grille en tension peut être utilisé pour réaliser un transistor de type PMOS à canal contraint en compression. Il est également possible de réaliser une grille en matériau apte à changer de volume, et dans le cas d'un transistor MOS en particulier apte à rétrécir. Par exemple du TiN que l'on dépose sous forme amorphe et que l'on rend cristallin ou sous forme poreuse et que l'on densifie.
Un empilement de grille que l'on traite afin de le densifier par exemple par traitement thermique après dépôt permet de faciliter le rapprochement des espaceurs l'un par rapport à l'autre, ce qui est favorable à une contrainte en compression du canal et peut donc s'appliquer en particulier à un transistor de type PMOS.
On peut ensuite effectuer un retrait au moins partiel des blocs 47a, 47b de mise en contrainte afin de réaliser des contacts, et en particulier des contacts 71a, 71b sur les régions 45a, 45b de source et de drain.
Lorsque les matériaux des blocs de mise en contrainte 47a, 47b et celui des espaceurs sont tels qu'une gravure sélective du matériau 46 vis-à-vis de celui des espaceurs 23a, 23b est difficile à mettre en œuvre, on peut prévoir préalablement à la formation des blocs 47a, 47b de mise en contrainte de former une couche d'arrêt de gravure, par exemple une fine couche (« liner ») d'épaisseur comprise par exemple entre 1 et 5 nm. Cette fine couche peut être formée par exemple par dépôt ALD (« Atomic Layer Deposition » ou dépôt de couches minces atomiques). Cette couche peut être par exemple à base de SiO2 si les blocs de contrainte sont à base de SiN. Cette couche peut être à base de SiN si les blocs de contrainte sont à base de SiO2.
Dans l'exemple illustré sur la figure U, les blocs de contrainte 47a, 47b sont entièrement retirés afin de réaliser ces contacts 71a, 71b. Dans ce cas, une grille 61 de remplacement de module d'Young élevé, en particulier supérieur à 100 GPa participe à une conservation de la contrainte exercée dans la structure de canal.
On peut en variante réaliser un retrait partiel et former des ouvertures d'accès à travers les blocs de contrainte 47a, 47b de manière à dévoiler les blocs 45a, 45b de source et de drain et pouvoir prendre un contact électrique sur ces derniers en réalisant des plots de contact.
Typiquement, les blocs 45a 45b sont siliciurés avant encapsulation par les blocs de mise en contrainte. Dans ce cas, les contacts 71a, 71b sont réalisés sur des zones déjà siliciurées.
Claims (11)
- REVENDICATIONS1. Procédé de réalisation d'un transistor à structure de canal contrainte et formée de barreaux semi-conducteurs disposés les uns au-dessus des autres, le procédé comprenant, dans cet ordre:a) prévoir sur un support (1), un empilement comportant une alternance d'un ou plusieurs premiers barreaux (4a, 4b, 4c, 4d) en un premier matériau, et d'un ou plusieurs deuxièmes barreaux (5a, 5b, 5c) à base d'un deuxième matériau, le deuxième matériau étant semi-conducteur (8),b) réaliser une grille factice (21) sur une région de l'empilement,c) former contre la grille factice (21), des espaceurs isolants (23a, 23b) agencés de part et d'autre de la grille factice (21), les espaceurs enrobant l'empilement et ayant chacun une face interne agencée contre la grille,d) réaliser des blocs (47a, 47b) de mise en contrainte de part et d'autre d'un ensemble formé de la grille factice et des espaceurs, les blocs (47a, 47b) de mise en contrainte étant disposés chacun contre une face externe d'un espaceur isolant opposée à ladite face interne, les blocs (47a, 47b) de mise en contrainte étant configurés de manière exercer une contrainte en tension ou en compression sur les espaceurs isolants (23a, 23b), puis,e) retirer la grille factice (21) de sorte à libérer une ouverture (49) entre les espaceurs isolants (23a, 23b),f) former dans ladite ouverture (49) une grille (61) de remplacement.
- 2. Procédé selon la revendication 1, dans lequel les blocs (47a, 47b) de mise en contrainte sont formés à l'étape d) sorte à recouvrir des blocs semiconducteurs (45a, 45b) de source et de drain.
- 3. Procédé selon la revendication 2, dans lequel les blocs (47a, 47b) semi-conducteurs (45a, 45b) de source et de drain sont formés après l'étape c) de formation des espaceurs par croissance de matériau semi-conducteur au niveau de régions d'extrémités de l'empilement.
- 4. Procédé selon l'une des revendications 2 ou 3, dans lequel après formation de la grille (61) de remplacement à l'étape f), on forme des contacts (71a, 71b) sur les blocs semi-conducteurs (45a, 45b) de source et de drain, la formation des contacts (71a, 71b) comprenant un retrait au moins partiel des blocs (47a, 47b) de mise en contrainte.
- 5. Procédé selon l'une des revendications 2 à 4, comprenant en outre, entre l'étape c) de formation d'espaceurs isolants (23a, 23b) et l'étape de formation des blocs (45a, 45b) de source et de drain, des étapes de :- gravure de l'empilement de part de l'autre de l'ensemble formé par la grille factice et les espaceurs isolants,- retrait sélectif de portions d'extrémité des premiers barreaux (4a, 4b, 4c, 4d) de sorte à réduire leur longueur et libérer des espaces (31) de part d'autre de régions d'extrémité des premiers barreaux (4a, 4b, 4c, 4d),- formation de bouchons isolants (34) par dépôt de matériau diélectrique (33) dans lesdits espaces (31).
- 6. Procédé selon la revendication 5, dans lequel après formation des bouchons isolants (34) et préalablement à la formation des blocs (47a, 47b) de mise en contrainte, on forme des blocs (45a, 45b) et de source et de drain par croissance de matériau semi-conducteur au niveau de régions d'extrémité des deuxièmes barreaux.
- 7. Procédé selon l'une des revendications 1 à 6, dans lequel entre l'étape e) de retrait de la grille factice (21) et l'étape f) de formation dans l'ouverture d'une grille (61) de remplacement, on effectue dans ladite ouverture un retrait des premiers barreaux (4a, 4b, 4c, 4d).
- 8. Procédé selon l'une des revendications 1 à 7, dans lequel les blocs (47a, 47b) de mise en contrainte sont en un matériau diélectrique, en particulier d'un nitrure de silicium ou d'un oxyde de silicium ou d'un diélectrique à base de Si, N, C, O.
- 9. Procédé selon l'une des revendications 1 à 8, dans lequel les blocs (47a, 47b) de mise en contrainte sont en un matériau apte à être gravé sélectivement visà-vis de celui des espaceurs isolants.
- 10. Procédé selon l'une des revendications 1 à 9, dans lequel la réalisation des blocs (47a, 47b) de mise en contrainte à l'étape d) comprend des étapes de :- dépôt d'un matériau (46) donné apte à adopter une contrainte élastique en tension ou en compression,- traitement, en particulier thermique et/ou à l'aide d'un rayonnement électromagnétique et/ou par bombardement de particules dudit matériau (46) donné de sorte à lui conférer une contrainte en tension ou en compression ou à augmenter sa contrainte intrinsèque en tension ou en compression.
- 11. Procédé selon l'une des revendications 1 à 10, dans lequel une couche d'arrêt de gravure, en particulier une fine couche de SiO2, est prévue entre les espaceurs et les blocs de mise en contrainte.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1860317A FR3088482B1 (fr) | 2018-11-08 | 2018-11-08 | Mise en contrainte d'une structure de canal de transistor a barreaux superposes par le biais d'une mise en contrainte des espaceurs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1860317A FR3088482B1 (fr) | 2018-11-08 | 2018-11-08 | Mise en contrainte d'une structure de canal de transistor a barreaux superposes par le biais d'une mise en contrainte des espaceurs |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3088482A1 true FR3088482A1 (fr) | 2020-05-15 |
| FR3088482B1 FR3088482B1 (fr) | 2021-05-14 |
Family
ID=65763584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1860317A Active FR3088482B1 (fr) | 2018-11-08 | 2018-11-08 | Mise en contrainte d'une structure de canal de transistor a barreaux superposes par le biais d'une mise en contrainte des espaceurs |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR3088482B1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013085490A1 (fr) * | 2011-12-06 | 2013-06-13 | Intel Corporation | Diélectrique inter-couche pour transistors non planaires |
| WO2013095651A1 (fr) * | 2011-12-23 | 2013-06-27 | Intel Corporation | Grille non planaire tout autour d'un dispositif et son procédé de fabrication |
| FR3060838A1 (fr) * | 2016-12-15 | 2018-06-22 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'un dispositif semi-conducteur a canal contraint en compression |
-
2018
- 2018-11-08 FR FR1860317A patent/FR3088482B1/fr active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013085490A1 (fr) * | 2011-12-06 | 2013-06-13 | Intel Corporation | Diélectrique inter-couche pour transistors non planaires |
| WO2013095651A1 (fr) * | 2011-12-23 | 2013-06-27 | Intel Corporation | Grille non planaire tout autour d'un dispositif et son procédé de fabrication |
| FR3060838A1 (fr) * | 2016-12-15 | 2018-06-22 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'un dispositif semi-conducteur a canal contraint en compression |
Non-Patent Citations (2)
| Title |
|---|
| BARRAUD, VERTICALLY STACKED-NANOWIRES MOSFETS IN A REPLACEMENT METAL GATE PROCESS WITH INNER SPACER AND SIGE SOURCE/DRAIN |
| MORIN ET AL.: "A comparaison of the mechanical stability of silicon nitride film deposited with various techniques", APPLIED SURFACE SCIENCE, vol. 260, 2012, pages 69 - 72 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3088482B1 (fr) | 2021-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1869712B1 (fr) | Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors | |
| EP2075826B1 (fr) | Procédé de fabrication d'un substrat semiconducteur-sur-isolant comprenant une étape d'enrichissement en Ge localisé | |
| FR3060840A1 (fr) | Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes | |
| EP3070744B1 (fr) | Procédé de réalisation amelioré d'un transistor dans un empilement de couches semi-conductrices superposées | |
| EP1889296A1 (fr) | Transistor a canal a base de germanium enrobe par une electrode de grille et procede de fabrication d'un tel transistor | |
| FR3060838A1 (fr) | Procede de realisation d'un dispositif semi-conducteur a canal contraint en compression | |
| EP2887384A1 (fr) | Procédé amélioré de réalisation de blocs semi-conducteurs contraints sur la couche isolante d'un substrat semi-conducteur sur isolant | |
| FR3043837A1 (fr) | Procede de realisation de transistor a nanofil semi-conducteur et comprenant une grille et des espaceurs auto-alignes | |
| EP3127142B1 (fr) | Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue | |
| FR3051970A1 (fr) | Realisation d'une structure de canal formee d'une pluralite de barreaux semi-conducteurs contraints | |
| FR3014244A1 (fr) | Procede ameliore de realisation d'un substrat semi-conducteur contraint sur isolant | |
| FR3090998A1 (fr) | Architecture à transistors n et p superposes a structure de canal formee de nanofils | |
| FR3060841A1 (fr) | Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes | |
| EP3142152B1 (fr) | Procede de mise en tension d'un film semi-conducteur | |
| FR2985089A1 (fr) | Transistor et procede de fabrication d'un transistor | |
| FR2910456A1 (fr) | Procede de realisation de microfils et/ou de nanofils | |
| EP2835832A2 (fr) | Procede ameliore de realisation de zones dopees et/ou exercant une contrainte sous les espaceurs d'un transistor | |
| EP3026711B1 (fr) | Procede ameliore pour induire une contrainte dans un canal de transistor a l'aide de regions source/drain sacrificielles et d'un remplacement de grille | |
| FR3005372A1 (fr) | Procede de realisation d'un film en silicium-germanium a teneur en germanium variable | |
| EP3503175A1 (fr) | Procede de realisation d'un substrat semi-conducteur comprenant au moins une portion de semi-conducteur contraint en compression | |
| EP3062350B1 (fr) | Procede de modification de l'etat de contrainte d'une structure semi-conductrice a etages de canal de transistor | |
| FR3047352A1 (fr) | Procede de fabrication d'un transistor a dopant localise a l'aplomb de la grille | |
| EP2332171A1 (fr) | Procede de fabrication d'une structure semi-conductrice plan de masse enterre | |
| EP3442027B1 (fr) | Procede de formation de regions d'extension dopees dans une structure a nanofils superposes | |
| FR3085085A1 (fr) | Transistor a barreaux superposes et structure double-grille |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20200515 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |