FR2939575A1

FR2939575A1 - Thyristor gate control circuit for rectifier, has electronic circuit whose output delivers gate control signal of thyristor when delivered signal is in state and does not deliver any signals in when delivered signal is in another state

Info

Publication number: FR2939575A1
Application number: FR0858389A
Authority: FR
Inventors: Jacques Courault
Original assignee: Areva T&D SAS
Current assignee: Grid Solutions SAS
Priority date: 2008-12-09
Filing date: 2008-12-09
Publication date: 2010-06-11

Abstract

The circuit has a comparator (1) comparing a reference voltage (Vref) with a voltage (VB) measured at terminals of a gate (B) of a thyristor to deliver a signal (SN) at two states, where the terminal voltage is higher that the reference voltage in one of the states and lower than the reference voltage in the other state. An output of an electronic circuit (2) is connected to the gate. The output delivers a control signal (Sc) of the gate when the signal delivered by the comparator is in the former state and does not deliver any signals in when the delivered signal is in the latter state.

Description

CIRCUIT DE COMMANDE DE THYRISTOR A DETECTION DE TENSION DE BRAS DE THYRISTORS THYRISTOR CONTROL CIRCUIT WITH THYRISTOR ARM VOLTAGE DETECTION

DESCRIPTION Domaine technique et art antérieur DESCRIPTION Technical field and prior art

L'invention concerne un circuit de commande de thyristors à détection de tension de bras de thyristors. Un thyristor est un interrupteur électronique semi-conducteur commandable à l'allumage. Un thyristor comprend trois bornes : une gâchette, une cathode et une anode. En présence d'une tension anode cathode positive, une impulsion de commande appliquée sur la gâchette du thyristor introduit une conduction franche et brutale de courant entre l'anode et la cathode. Un bras de thyristors est, par définition, un ensemble de thyristors montés en parallèle. A chaque thyristor élémentaire on associe un fusible en série. L'invention s'applique à tout type de redresseur commandé à thyristors et, plus particulièrement, aux redresseurs à thyristors à faible variation de la tension continue. The invention relates to a thyristor control circuit with thyristor arm voltage detection. A thyristor is a semiconductor electronic switch controllable on ignition. A thyristor has three terminals: a trigger, a cathode and an anode. In the presence of a positive cathode anode voltage, a control pulse applied on the gate of the thyristor introduces a frank and brutal conduction of current between the anode and the cathode. A thyristor arm is, by definition, a set of thyristors connected in parallel. Each elementary thyristor is associated with a fuse in series. The invention applies to any type of thyristor controlled rectifier and, more particularly, to thyristor rectifiers with a small variation in the DC voltage.

Le facteur de puissance d'un redresseur à thyristors de type pont de Graètz s'écrit : cos cf) = cos a - n X /6, où a est l'angle d'amorçage du redresseur et X la réactance de fuite du transformateur qui alimente le redresseur. Idéalement, un facteur de puissance maximal est donc obtenu pour un angle d'amorçage nul (a=0). The power factor of a Graetz type bridge thyristor rectifier is: cos cf) = cos a - n X / 6, where a is the rectifier striking angle and X the transformer leakage reactance which feeds the rectifier. Ideally, a maximum power factor is thus obtained for a zero initiation angle (a = 0).

Différents systèmes de synchronisation de redresseurs à thyristors sont connus pour minimiser les angles d'amorçage. Un premier système de synchronisation est basé sur la prise des tensions au primaire du transformateur. Un tel système nécessite l'ajout de transformateurs auxiliaires munis de leurs protections spécifiques dont le coût n'est pas négligeable. Par ailleurs, la somme des déphasages qui résultent de la présence des différents transformateurs nuit gravement à la précision de la mesure des passages par zéro de la tension de synchronisation. De plus, le résiduel inductif du réseau, du fait des encoches de commutations, affecte l'évaluation de la phase et perturbe la détection des passages par zéro des tensions de synchronisation. En conséquence , un angle d'amorçage de valeur non négligeable par rapport à 0° reste alors nécessaire afin d'éviter une commande des thyristors lorsqu'une tension négative demeure à leurs bornes, ce qui peut conduire à la destruction des fusibles de protection, voire à la destruction des thyristors. Il est possible d'obtenir des valeurs minimales de l'angle d'amorçage de l'ordre de 8° avec un tel système d'amorçage : on parle alors de butée redresseur. L'invention ne comprend pas les inconvénients mentionnés ci-dessus. Different thyristor rectifier synchronization systems are known to minimize the initiation angles. A first synchronization system is based on taking the transformer primary voltages. Such a system requires the addition of auxiliary transformers provided with their specific protections whose cost is not negligible. Moreover, the sum of the phase shifts resulting from the presence of the various transformers seriously affects the accuracy of the measurement of the zero crossings of the synchronization voltage. In addition, the inductive residual of the network, because of the switching notches, affects the evaluation of the phase and disturbs the detection of the zero crossings of the synchronization voltages. Consequently, an ignition angle of significant value relative to 0 ° then remains necessary in order to avoid control of the thyristors when a negative voltage remains at their terminals, which can lead to the destruction of the protective fuses, even the destruction of thyristors. It is possible to obtain minimum values of the initiation angle of the order of 8 ° with such a priming system: it is called a rectifying stop. The invention does not include the disadvantages mentioned above.

Exposé de l'invention En effet, l'invention concerne un circuit de commande de bras de thyristor(s) en parallèle qui comprend des moyens pour réduire un angle d'amorçage du ou des thyristors du bras, caractérisé en ce que lesdits moyens comprennent : - un circuit de comparaison qui compare une tension de référence à une tension mesurée aux bornes du bras et qui délivre un signal à deux états dont un premier état traduit que la tension aux bornes du bras est supérieure à la tension de référence et un deuxième état traduit que la tension aux bornes du bras est inférieure à la tension de référence, et - un circuit électronique qui comprend une première entrée qui reçoit le signal délivré par le circuit de comparaison, une deuxième entrée qui reçoit un signal de commande de gâchette de thyristor et une sortie reliée aux gâchettes des thyristors du bras et qui délivre le signal de commande de gâchette de thyristor lorsque le signal délivré par le circuit de comparaison est dans le premier état et qui ne délivre aucun signal lorsque le signal délivré par le circuit de comparaison est dans le deuxième état. Dans un mode de réalisation préférentiel de l'invention, la tension de référence est sensiblement égale à 0V. SUMMARY OF THE INVENTION Indeed, the invention relates to a thyristor arm control circuit (s) in parallel which comprises means for reducing an angle of initiation of the thyristor or thyristors of the arm, characterized in that said means comprise a comparison circuit which compares a reference voltage with a voltage measured at the terminals of the arm and delivers a two-state signal whose first state indicates that the voltage at the terminals of the arm is greater than the reference voltage and a second state that the voltage across the arm is lower than the reference voltage, and - an electronic circuit that includes a first input that receives the signal output from the comparison circuit, a second input that receives a trigger control signal from thyristor and an output connected to the triggers of thyristors of the arm and which delivers the thyristor trigger control signal when the signal delivered by the circ The comparison signal is in the first state and does not output any signal when the signal delivered by the comparison circuit is in the second state. In a preferred embodiment of the invention, the reference voltage is substantially equal to 0V.

Brève description de la figure D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture d'un mode de réalisation préférentiel fait en référence aux figures jointes, parmi lesquelles : - la figure 1 représente un schéma de principe de circuit de commande de bras de thyristor selon l'invention ; - la figure 2 illustre un exemple d'impulsion de commande obtenue à l'aide du circuit de commande de l'invention comparativement à des impulsions de commande obtenues selon l'art antérieur. Sur toutes les figures, les mêmes références désignent les mêmes éléments. BRIEF DESCRIPTION OF THE DRAWING Other characteristics and advantages of the invention will appear on reading a preferred embodiment with reference to the appended figures, among which: FIG. 1 represents a circuit diagram of a control circuit of thyristor arm according to the invention; FIG. 2 illustrates an exemplary control pulse obtained using the control circuit of the invention compared to control pulses obtained according to the prior art. In all the figures, the same references designate the same elements.

Description détaillée de mode de mise en oeuvre de l'invention La figure 1 représente un schéma de principe de circuit de commande de bras de thyristor 15 selon l'invention. Comme cela est connu de l'homme de l'art, le terme bras de thyristors est utilisé pour désigner un ensemble de thyristors en parallèle ou en série. Dans la présente description, seule sera décrite 20 l'association de thyristors en parallèle. Le circuit de la figure 1 comprend un bras de thyristors B, un comparateur 1 et un circuit électronique 2. Le comparateur 1 compare la tension VB aux bornes du bras B avec une tension de référence Vref. A cette fin, la 25 tension VB et la tension Vref sont appliquées, respectivement, à une première entrée et à une deuxième entrée du comparateur 1. Le comparateur 1 délivre un signal SN à deux états, dont un premier état E1 traduit que la tension VB est supérieure ou égale à Vref et un 30 deuxième état E2 traduit que la tension VB est inférieure à Vref. Le signal délivré par le comparateur 1 est appliqué à une première entrée du circuit électronique 2 dont la deuxième entrée reçoit un signal de commande Sc. Le signal de commande Sc peut être, par exemple, le signal de commande de synchronisation qui serait appliqué, en l'absence des circuits 1 et 2, sur les gâchettes des thyristors. De façon plus générale, le signal de commande Sc est constitué par tout signal de commande que l'on destine à être appliqué sur les gâchettes des thyristors. La sortie du circuit électronique 2 est reliée aux gâchettes des thyristors. Le circuit électronique 2 fonctionne de telle sorte que, dès lors qu'il reçoit sur sa première entrée le signal El, il délivre le signal Sc et, dès lors qu'il reçoit sur sa première entrée le signal E2, il ne délivre aucun signal. La conduction des thyristors s'effectue ainsi dès que la tension aux bornes du bras de thyristors prend la valeur de la tension de référence Vref. Il y a donc création d'une commande optimale des thyristors, cette commande optimale étant paramétrable en fonction de la tension Vref. La figure 2 illustre un exemple d'impulsion de commande obtenue par le circuit de commande de l'invention, dans le cas où la tension Vref est égale à zéro, comparativement à des impulsions de commande obtenues selon l'art antérieur. Sur la figure 2, une première série de courbes de tension Vs1, Vs2, VB représentent respectivement : - la courbe VS1r une première tension de synchronisation possible selon l'art antérieur ; la courbe V32r une deuxième tension de synchronisation possible selon l'art antérieur ; la courbe VB, la tension réelle aux bornes des thyristors du bras. DETAILED DESCRIPTION OF EMBODIMENT OF THE INVENTION FIG. 1 represents a block diagram of thyristor arm control circuit 15 according to the invention. As known to those skilled in the art, the term thyristor arm is used to designate a set of thyristors in parallel or in series. In the present description, only the thyristor combination will be described in parallel. The circuit of FIG. 1 comprises a thyristor arm B, a comparator 1 and an electronic circuit 2. The comparator 1 compares the voltage VB across the terminals of the arm B with a reference voltage Vref. For this purpose, the voltage VB and the voltage Vref are applied, respectively, to a first input and to a second input of the comparator 1. The comparator 1 delivers a signal SN in two states, a first state E1 of which represents the voltage VB is greater than or equal to Vref and a second state E2 indicates that the voltage VB is lower than Vref. The signal delivered by the comparator 1 is applied to a first input of the electronic circuit 2 whose second input receives a control signal Sc. The control signal Sc can be, for example, the synchronization control signal which would be applied, in the absence of circuits 1 and 2, on the triggers of the thyristors. More generally, the control signal Sc consists of any control signal that is intended to be applied to the triggers of the thyristors. The output of the electronic circuit 2 is connected to the gates of the thyristors. The electronic circuit 2 operates in such a way that, as soon as it receives on its first input the signal E1, it delivers the signal Sc and, as soon as it receives on its first input the signal E2, it delivers no signal . The conduction of the thyristors is thus performed as soon as the voltage across the thyristor arm takes the value of the reference voltage Vref. There is therefore creation of an optimal control of the thyristors, this optimal control being parameterizable as a function of the voltage Vref. FIG. 2 illustrates an exemplary control pulse obtained by the control circuit of the invention, in the case where the voltage Vref is equal to zero, compared with control pulses obtained according to the prior art. In FIG. 2, a first series of voltage curves Vs1, Vs2, VB respectively represent: the curve VS1r a first possible synchronization voltage according to the prior art; curve V32r a second possible synchronization voltage according to the prior art; curve VB, the actual voltage across the thyristors of the arm.

Une deuxième série de courbes I1, I2, I3 représentent respectivement : la courbe I1r l'impulsion de tension appliquée sur les gâchettes des thyristors lorsque la tension Vs1 est la tension de synchronisation d'un circuit d'amorçage de l'art antérieur ; la courbe 12(t), l'impulsion de tension appliquée sur les gâchettes des thyristors lorsque la tension V32 est la tension de synchronisation d'un circuit d'amorçage de l'art antérieur ; la courbe 13(t), l'impulsion de tension appliquée sur les gâchettes des thyristors avec le circuit de commande de l'invention. Il apparaît clairement à l'aide de ces courbes que l'invention crée une commande optimale. En effet, l'impulsion I3 se forme exactement lors du passage de la tension VB par zéro. Les thyristors sont en conséquence déclenchés lors du passage de la tension VB par zéro. A contrario, les impulsions I1 et I2 qui sont formées lors du passage à zéro des tensions VS1 et VS2 déclenchent les thyristors à des instants non optimaux : l'impulsion I1 déclenche la conduction des thyristors pour des tensions VB négatives, au risque d'une destruction de certains thyristors, et l'impulsion I2 déclenche la conduction des thyristors au-delà de zéro volt, ce qui conduit à une mauvaise minimisation de la puissance réactive. A second series of curves I1, I2, I3 respectively represent: the curve I1r the voltage pulse applied on the triggers of the thyristors when the voltage Vs1 is the synchronization voltage of a priming circuit of the prior art; curve 12 (t), the voltage pulse applied to the triggers of the thyristors when the voltage V32 is the synchronization voltage of a priming circuit of the prior art; curve 13 (t), the voltage pulse applied on the gates of the thyristors with the control circuit of the invention. It is clear from these curves that the invention creates an optimal control. Indeed, the pulse I3 is formed exactly when the voltage VB passes through zero. The thyristors are consequently triggered when the voltage VB passes through zero. Conversely, the pulses I1 and I2 which are formed during the zero crossing of the voltages VS1 and VS2 trigger the thyristors at non-optimal times: the pulse I1 triggers the conduction of thyristors for negative VB voltages, at the risk of destruction of some thyristors, and the I2 pulse triggers the conduction of the thyristors beyond zero volts, which leads to a poor minimization of the reactive power.

Le circuit de commande de bras de thyristors de l'invention offre avantageusement un fonctionnement des thyristors avec des angles d'amorçage très faibles, ce qui induit une très faible consommation de puissance réactive. Le circuit de commande de l'invention permet d'assurer que les thyristors d'un bras reçoivent une commande en courant optimale (en amplitude et en durée) même dans le cas d'un angle a faible. En d'autres termes, les solutions connues autorisent des butées redresseur comprises entre 8 et 10° alors que la présente invention permet des butées redresseur comprises entre 0,5° et 2°. The thyristor arm control circuit of the invention advantageously provides operation of the thyristors with very low initiation angles, which induces a very low reactive power consumption. The control circuit of the invention makes it possible to ensure that the thyristors of an arm receive an optimal current control (in amplitude and duration) even in the case of a low angle. In other words, the known solutions allow rectifier stops between 8 and 10 ° while the present invention allows rectifying stops between 0.5 ° and 2 °.

Claims

REVENDICATIONS1. A thyristor arm (s) control circuit in parallel which comprises means for reducing a firing angle of the thyristor (s) of the arm, characterized in that said means comprise. - a comparison circuit (1) which compares a reference voltage (Vref) to a voltage measured across the arm (VB) and delivers a two-state signal (SN) whose first state indicates that the voltage across the terminals of the arm is greater than the reference voltage and a second state means that the voltage at the terminals of the arm is less than the reference voltage, and - an electronic circuit (2) which comprises a first input which receives the signal delivered by the control circuit. a second input which receives a thyristor gate control signal (Sc) and an output connected to the thyristor gates of the arm, the AND circuit delivering on its output the thyristor gate control signal as soon as the signal delivered by the comparison circuit is in the first state and does not deliver any signal as soon as the signal delivered by the comparison circuit is in the second state.