FR2858493A1 - Bootstrap driver for class D amplifier of CRT display, has discharge diode connected to output of voltage regulator and high charge port, to conduct inverse current from bootstrap diode when drivers output switches from low to high state - Google Patents
Bootstrap driver for class D amplifier of CRT display, has discharge diode connected to output of voltage regulator and high charge port, to conduct inverse current from bootstrap diode when drivers output switches from low to high state Download PDFInfo
- Publication number
- FR2858493A1 FR2858493A1 FR0309444A FR0309444A FR2858493A1 FR 2858493 A1 FR2858493 A1 FR 2858493A1 FR 0309444 A FR0309444 A FR 0309444A FR 0309444 A FR0309444 A FR 0309444A FR 2858493 A1 FR2858493 A1 FR 2858493A1
- Authority
- FR
- France
- Prior art keywords
- output
- transistor
- voltage
- diode
- voltage regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
CIRCUIT D'ATTAQUE A AUTOELEVATIONAUTOELEVATION ATTACK CIRCUIT
La présente invention concerne un circuit d'attaque à autoélévation ("Bootstrap Driver" en anglais), comprenant un étage de sortie de puissance pour l'alimentation d'une charge en pont ou en demi pont. The present invention relates to a self-elevating driver circuit ("Bootstrap Driver" in English), comprising a power output stage for supplying a load bridge or half bridge.
Elle trouve des applications, en particulier, dans le domaine des 5 amplificateurs de déflexion verticale en classe D, en technologie BCD (de l'anglais "Bipolar/CMOS/DMOS"), dédiés aux écrans de type CRT (de l'anglais "Cathode Ray Tube"), de type moniteur d'ordinateur, ou encore de type télévision, mais aussi dans les systèmes en pont ou en demi-pont à autoélévation. It finds applications, in particular, in the field of 5 class D vertical deflection amplifiers, in BCD technology (Bipolar / CMOS / DMOS), dedicated to CRT type screens. Cathode Ray Tube "), computer monitor type, or television type, but also in bridge systems or self-elevating half-bridge.
Le schéma de la figure I illustre le principe de fonctionnement d'un exemple d'étage de sortie de puissance, convenant pour une alimentation en demi pont 10. The diagram of FIG. I illustrates the operating principle of an exemplary power output stage, suitable for a half-bridge supply 10.
Cet étage de sortie 30 comprend un transistor supérieur MHS ("high side" en anglais) et un transistor inférieur MLS ("low side" en anglais) 15 connectés en série entre une borne d'alimentation haute 1 portée à un potentiel positif +Vcc et une borne d'alimentation basse 2 portée à un potentiel négatif Vcc. Dans les technologies BCD, les transistors MHS et MLS sont par exemple des transistors VDMOS (de l'anglais "Vertical Doublediffused Metal-Oxyde Semiconductor") ou LDMOS (de l'anglais "Lateral Double-diffused Metal-Oxyde 20 Semiconductor"). Les tensions qui sont considérées dans la suite sont référencées par rapport au potentiel -Vcc. This output stage 30 comprises an upper MHS transistor ("high side" in English) and a lower transistor MLS ("low side" in English) connected in series between a high power supply terminal 1 brought to a positive potential + Vcc and a low power supply terminal 2 brought to a negative potential Vcc. In the BCD technologies, the MHS and MLS transistors are, for example, VDMOS transistors (Vertical Doublediffused Metal-Oxide Semiconductor) or LDMOS (Lateral Double-diffused Metal-Oxide Semiconductor). The voltages which are considered in the following are referenced with respect to the potential -Vcc.
Pour des raisons de tenue en courant ("current capability" en anglais), les transistors MHS et MLS sont généralement tous les deux des transistors de type N, par exemple des transistors bipolaires NPN, ou des transistors MOS de 25 type N (transistors NMOS) comme dans l'exemple représenté. Dans ce cas, la source du transistor MHS et le drain du transistor MLS sont reliés ensemble, ce noeud commun entre eux formant un noeud de sortie OUT du circuit d'attaque, qui délivre une tension de sortie Vout. Le drain du transistor MHS est relié à la borne 1 et la source du transistor MLS est reliée à la borne 1. For reasons of current capability, the MHS and MLS transistors are generally both N-type transistors, for example NPN bipolar transistors, or N-type MOS transistors (NMOS transistors). ) as in the example shown. In this case, the source of the MHS transistor and the drain of the MLS transistor are connected together, this common node between them forming an output node OUT of the driver circuit, which delivers an output voltage Vout. The drain of the MHS transistor is connected to the terminal 1 and the source of the MLS transistor is connected to the terminal 1.
La sortie OUT commute entre un état bas et un état haut, correspondant respectivement aux potentiels -Vcc et +Vcc sur ce noeud. Pour assurer cette commutation, le potentiel sur la grille de commande du transistor MHS doit monter à environ 10V au dessus du potentiel sur sa source (VGS A O V) lorsque la sortie OUT passe de l'état bas à l'état haut. Il doit donc monter au dessus du potentiel +Vcc. La technique de l'autoélévation ("bootstrapping" en anglais) est classiquement utilisée à cet effet. The output OUT switches between a low state and a high state, respectively corresponding to the potentials -Vcc and + Vcc on this node. To ensure this switching, the potential on the control gate of the MHS transistor must rise to about 10V above the potential on its source (VGS A O V) when the output OUT goes from the low state to the high state. It must therefore rise above the + Vcc potential. The technique of self-elevation ("bootstrapping" in English) is conventionally used for this purpose.
Le principe de cette technique est exposé ci-après en référence au schéma de la figure 2 qui illustre un exemple de circuit d'attaque à autoélévation. The principle of this technique is explained below with reference to the diagram of Figure 2 which illustrates an example of self-elevating drive circuit.
En plus de l'étage de sortie 30 avec les transistors MHS et MLS, qui sont ici des transistors NMOS, le circuit d'attaque comprend un régulateur de 10 tension 3 disposé entre la borne 2 et un noeud de tension régulée A. Le régulateur 3 délivre une tension régulée Vreg à partir de laquelle on obtient des tensions de commande appliquées sur les grilles de commande des transistors MLS et MHS. A cet effet, le circuit d'attaque comprend aussi un circuit de commande supérieur HSD (mis pour "High Side Driver") pour commander le 15 transistor MHS, et un circuit de commande inférieur LSD (mis pour "Low Side Driver") pour commander le transistor MLS. Dans l'exemple représenté, ces circuits sont des étages inverseurs. In addition to the output stage 30 with the MHS and MLS transistors, which are here NMOS transistors, the driver circuit comprises a voltage regulator 3 disposed between the terminal 2 and a regulated voltage node A. The controller 3 delivers a regulated voltage Vreg from which control voltages applied to the control gates of the MLS and MHS transistors are obtained. For this purpose, the driver circuit also includes an upper control circuit HSD (set for "High Side Driver") for controlling the MHS transistor, and a lower control circuit LSD (set for "Low Side Driver") for to control the MLS transistor. In the example shown, these circuits are inverter stages.
Le circuit LSD est alimenté entre les tensions -Vcc et Vreg, et reçoit un signal de commande X. Le circuit HSD est alimenté entre des tensions Vout et 20 Vboot, où Vout est la tension sur la borne de sortie OUT et où Vboot est une tension correspondant sensiblement à la tension Vout surélevée par la tension Vreg, et il reçoit un signal de commande X qui est l'inverse logique du signal signal X. La tension Vreg est disponible sur le noeud A. La tension Vboot est disponible sur un noeud de tension surélevée B. Pour assurer la génération de 25 la tension Vboot, le circuit d'attaque comprend encore une diode d'autoélévation Dboot reliée par son anode au noeud A et par sa cathode au noeud B, ainsi qu'un condensateur éléevateur Cboot communément appelé "bootstrap capacitance" dans le jargon de l'Homme du métier, relié entre le noeud B et le noeud de sortie OUT. The LSD circuit is supplied between the voltages -Vcc and Vreg, and receives an X control signal. The HSD circuit is supplied between voltages Vout and Vboot, where Vout is the voltage on the output terminal OUT and Vboot is a voltage corresponding substantially to the voltage Vout raised by the voltage Vreg, and it receives a control signal X which is the logical inverse of the signal signal X. The voltage Vreg is available on the node A. The voltage Vboot is available on a node B. To provide the Vboot voltage generation, the drive circuit further comprises a Dboot self-raising diode connected by its anode to the node A and by its cathode to the node B, as well as a capacitor Cboot commonly called "bootstrap capacitance" in the jargon of the skilled person, connected between the node B and the output node OUT.
Le fonctionnement du circuit d'attaque à autoélévation est le suivant. The operation of the self-elevating drive circuit is as follows.
Lorsque le transistor MLS conduit (X=0), c'est-à-dire lorsque le noeud de sortie OUT est à l'état bas (potentiel -Vcc), le condensateur Cboot se charge à une tension V telle que V=Vreg-Vd où Vd désigne la tension de conduction de la diode Dboot. Lorsque la conduction du transistor MHS est commandée (X=0), la diode Dboot conduit une partie du courant nécessaire à la charge de la grille du transistor MHS tant que le noeud de sortie OUT est encore au potentiel -Vcc, le reste de ce courant étant ensuite donné par la décharge du 5 condensateur Cboot. La diode Dboot stocke alors des charges. La charge Q ainsi accumulée par la diode Dboot est telle que Q = I x T, où I désigne la partie du courant précitée et où T désigne le temps de recouvrement de la diode Dboot. Par exemple, si I = 100 mA et T = 50 ns, alors Q = 5 nC. Pour bloquer la diode Dboot en un temps déterminé tB, lorsque la tension Vout 10 monte vers +Vcc en sorte que la tension Vout sur le noeud de sortie OUT dVout présente une variation dut, il faut ensuite que la diode conduise un courant d - t inverse inv tel que iNV = I X- Le courant inverse inv s'écoule via l'anode de tB la diode Dboot, vers le noeud A. Il se produit alors une surtension au noeud A si aucun chemin basse impédance ne se présente au courant inverse ÎINV, 15 notamment si le régulateur ne peut pas absorber ce courant. When the MLS transistor leads (X = 0), that is to say when the output node OUT is in the low state (potential -Vcc), the capacitor Cboot charges at a voltage V such that V = Vreg Where Vd denotes the conduction voltage of the diode Dboot. When the conduction of the MHS transistor is controlled (X = 0), the diode Dboot conducts a portion of the current required to charge the gate of the MHS transistor as the output node OUT is still at -Vcc potential, the rest of this The current is then given by the discharge of the capacitor Cboot. The Dboot diode stores loads. The charge Q thus accumulated by the diode Dboot is such that Q = I x T, where I designates the part of the aforementioned current and where T denotes the recovery time of the diode Dboot. For example, if I = 100 mA and T = 50 ns, then Q = 5 nC. To block the diode Dboot in a determined time tB, when the voltage Vout 10 goes up to + Vcc so that the voltage Vout on the output node OUT dVout has a variation dut, it is then necessary that the diode conduct a current d - t inverse inv such that iNV = I X- The reverse current inv flows via the anode of tB the diode Dboot, to the node A. There is then an overvoltage at the node A if no low impedance path comes to the current inversely, particularly if the regulator can not absorb this current.
Selon un inconvénient, cette surtension risque d'endommager, voire de détruire le régulateur 3 ainsi que le circuit de commande LSD. Cela est d'autant plus pénalisant lorsque la tension régulée Vreg délivrée par le régulateur 3 est également la tension d'alimentation de circuits logiques du système. En effet, le 20 noeud A est alors relié aux entrées d'alimentation de ces circuits logiques, en sorte que la surtension qui se produit au noeud risque également de les endommager, voire de les détruire. According to one drawback, this overvoltage may damage or even destroy the regulator 3 as well as the LSD control circuit. This is all the more disadvantageous when the regulated voltage Vreg delivered by the regulator 3 is also the supply voltage of logic circuits of the system. Indeed, the node A is then connected to the supply inputs of these logic circuits, so that the overvoltage that occurs at the node may also damage or destroy them.
Pour pallier cet inconvénient, on peut prévoir un condensateur de découplage du régulateur 3, offrant un chemin basse impédance vers la borne 25 d'alimentation basse 2. Compte tenu des valeurs de courant en jeu, ce condensateur de découplage doit toutefois avoir une valeur relativement forte valeur (sensiblement égale à 100 nF). En reprenant l'exmple ci-dessus, la surtension aux bornes d'un condensateur de découplage de 100 nF n'est que nC de = 50 mV. Un tel condensateur doit néanmoins être réalisé sous la nF forme d'un condensateur externe, ce qui est pénalisant dans certaines applications. To overcome this drawback, it is possible to provide a decoupling capacitor of the regulator 3, offering a low impedance path to the low supply terminal 2. Given the current values involved, this decoupling capacitor must, however, have a relatively low value. high value (substantially equal to 100 nF). Using the example above, the overvoltage at the terminals of a decoupling capacitor of 100 nF is only nC of = 50 mV. Such a capacitor must nevertheless be made under the nF form of an external capacitor, which is penalizing in certain applications.
On peut aussi penser à prévoir un interrupteur commandé par une logique appropriée, pour court-circuiter le régulateur au moment où la variation dVout de tension dVout apparaît sur la sortie OUT, et où par conséquent la dt surtension risque de se produire. Cette logique doit faire en sorte que l'interrupteur ne commute ni trop tôt ni trop tard par rapport au début de la dVout variation de tension dt. Une telle logique est par conséquent assez difficile dt à réaliser. One can also think of providing a switch controlled by appropriate logic, to short-circuit the regulator at the time when the dVout variation dVout voltage appears on the output OUT, and where therefore dt overvoltage may occur. This logic must ensure that the switch does not switch too soon or too late from the beginning of the voltage change dt. Such logic is therefore quite difficult to achieve.
L'invention a pour objet de proposer un circuit d'attaque autoélévateur qui pallie les inconvénients précités. The object of the invention is to provide a self-lifting drive circuit which overcomes the aforementioned drawbacks.
A cet effet, I'invention propose un circuit d'attaque à autoélévation comprenant: - un étage de sortie ayant un transistor supérieur de type N et un 15 transistor inférieur de type N disposés en série entre une borne d'alimentation haute et une borne d'alimentation basse, la sortie du circuit étant prise sur le noeud commun entre ces transistors; -un premier circuit de commande pour la commande du transistor supérieur et un second circuit de commande pour la commande du transistor 20 inférieur; - un premier régulateur de tension ayant une sortie délivrant une tension d'alimentation dudit premier circuit de commande, et un second régulateur de tension ayant une sortie délivrant une tension d'alimentation dudit second circuit de commande, lesdits premier et second régulateur de tension 25 étant indépendants l'un de l'autre; - des moyens élévateurs comprenant un condensateur élévateur disposé entre la sortie du circuit et un noeud de tension surélevée et une diode d'autoélévation connectée par son anode à la sortie du premier régulateur de tension et par sa cathode au noeud de tension surélevé; et, - une diode d'évacuation connectée par son anode à la sortie du premier régulateur de tension et par sa cathode à la borne d'alimentation haute, pour conduire le courant inverse de la diode d'autoélévation lorsque la sortie du circuit commute d'un état bas dans lequel le transistor inférieur conduit et le transistor supérieur est bloqué, à un état haut dans lequel le transistor inférieur est bloqué et le transistor supérieur conduit. For this purpose, the invention proposes a self-elevating drive circuit comprising: an output stage having an N-type upper transistor and a N-type lower transistor arranged in series between a high power terminal and a terminal low power supply, the output of the circuit being taken on the common node between these transistors; a first control circuit for controlling the upper transistor and a second control circuit for controlling the lower transistor; a first voltage regulator having an output supplying a supply voltage to said first control circuit, and a second voltage regulator having an output supplying a supply voltage to said second control circuit, said first and second voltage regulators; being independent of each other; - Elevating means comprising a rising capacitor disposed between the output of the circuit and a raised voltage node and a self-raising diode connected by its anode to the output of the first voltage regulator and its cathode to the raised voltage node; and, an evacuation diode connected by its anode to the output of the first voltage regulator and by its cathode to the high power supply terminal, for conducting the reverse current of the self-raising diode when the output of the circuit switches from a low state in which the lower transistor conducts and the upper transistor is off, in a high state in which the lower transistor is off and the upper transistor is conducting.
Dit autrement, l'invention résout le problème posé grâce à deux régulateurs indépendants, I'un générant la tension Vreg pour alimenter le circuit de commande LSD et éventuellement des circuits logiques du système, et l'autre générant une tension surélevée spécifiquement pour alimenter le circuit de commande supérieur HSD, ce régulateur étant protégé contre la surtension 10 par la diode d'évaluation qui évacue vers la borne d'alimentation haute le courant inverse de la diode d'autoélévation lorsque la tension en sortie monte à +Vcc. Avantageusement, cette solution ne nécessite aucune logique de commande. En outre l'énergie stockée dans la diode d'autoélévation Dboot est récupérée puisqu'elle est renvoyée vers la borne d'alimentation haute via la 15 diode de protection. Ceci est particulièrement avantageux dans les applications où le système est alimenté par une batterie. In other words, the invention solves the problem posed by two independent regulators, one generating the voltage Vreg to supply the control circuit LSD and possibly logic circuits of the system, and the other generating a raised voltage specifically to power the HSD upper control circuit, this regulator being protected against overvoltage 10 by the evaluation diode which discharges to the high power terminal the reverse current of the self-raising diode when the output voltage rises to + Vcc. Advantageously, this solution does not require any control logic. In addition, the energy stored in the Dboot self-raising diode is recovered since it is returned to the high power terminal via the protection diode. This is particularly advantageous in applications where the system is powered by a battery.
D'autres caractéristiques et avantages de l'invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés sur lesquels les 20 mêmes éléments portent les mêmes références sur toutes les figures: - la figure 1 est un schéma d'un étage de sortie de puissance à deux transistors NMOS; -la figure 2 est un schéma d'un exemple de circuit d'attaque à autoélévation illustrant le principe de la technique de l'autoélévation; - la figure 3 est un schéma d'un exemple de circuit d'attaque à autoélévation illustrant le principe de l'invention; - la figure 4 est un schéma d'une exemple de réalisation des deux régulateurs de tension selon l'invention; et - la figure 5 et la figure 6 sont des courbes illustrant le fonctionnement 30 du régulateur de tension pour la génération de la tension surélevée selon l'invention. Other features and advantages of the invention will become apparent on reading the description which follows. This is purely illustrative and should be read with reference to the accompanying drawings in which the same elements bear the same references in all the figures: FIG. 1 is a diagram of a power output stage with two NMOS transistors; FIG. 2 is a diagram of an exemplary self-elevating drive circuit illustrating the principle of the self-elevation technique; FIG. 3 is a diagram of an exemplary self-elevating drive circuit illustrating the principle of the invention; FIG. 4 is a diagram of an exemplary embodiment of the two voltage regulators according to the invention; and FIG. 5 and FIG. 6 are curves illustrating the operation of the voltage regulator for the generation of the raised voltage according to the invention.
La figure 3 montre un exemple de réalisation d'un circuit d'attaque à autoélévation selon l'invention. Le circuit comprend un étage de sortie 30, par exemple tel que celui décrit en introduction en regard du schéma de la figure 1. FIG. 3 shows an exemplary embodiment of a self-elevating drive circuit according to the invention. The circuit comprises an output stage 30, for example such as that described in the introduction with reference to the diagram of FIG.
Cet étage possède un transistor supérieur MHS de type N et un transistor inférieur MLS de type N également, disposés en série l'un avec l'autre entre la borne d'alimentation haute 1 et la borne d'alimentation basse 2. Par exemple, 5 le potentiel -Vcc est égal à -18V, et le potentiel +Vcc est égal à +18 V. La sortie OUT du circuit d'attaque est prise sur le noeud commun entre les transistors MHS et MLS, et délivre le signal de sortie Vout. Cet étage de sortie convient pour l'alimentation d'une charge en demi pont, c'est-à-dire telle que la charge est connectée entre la sortie OUT et une borne délivrant un potentiel 10 intermédiaire entre les potentiels -Vcc et +Vcc, par exemple un potentiel de masse. Bien entendu, I'invention ne se limite pas à une alimentation en demi pont, mais se généralise aisément à une alimentation en pont, dans laquelle la charge est connectée flottante entre les sorties respectives de deux étages tels que l'étage 30. This stage has an N-type upper transistor MHS and an N-type lower transistor MLS, also arranged in series with each other between the high power supply terminal 1 and the low power supply terminal 2. For example, The potential -Vcc is equal to -18V, and the potential + Vcc is +18 V. The output OUT of the driver is taken on the common node between the transistors MHS and MLS, and delivers the output signal Vout. This output stage is suitable for supplying a half bridge load, that is to say such that the load is connected between the output OUT and a terminal delivering an intermediate potential between the potentials -Vcc and + Vcc for example a mass potential. Of course, the invention is not limited to a half bridge supply, but is easily generalized to a bridge supply, in which the load is connected floating between the respective outputs of two stages such as stage 30.
Le circuit d'attaque comprend aussi un circuit de commande HSD pour la commande du transistor MHS et un circuit de commande LSD pour la commande du transistor MLS. Selon l'invention, les alimentations respectives de ces deux circuits de commande sont indépendantes. The driver circuit also includes an HSD control circuit for controlling the MHS transistor and an LSD control circuit for controlling the MLS transistor. According to the invention, the respective power supplies of these two control circuits are independent.
En effet, le circuit contient un régulateur de tension 10 ayant une sortie 20 qui délivre une tension Vregboot pour l'alimentation du circuit de commande HSD, et un autre régulateur de tension 20 ayant une sortie qui délivre une tension Vreg pour l'alimentation du circuit de commande LSD. Ces régulateurs 10 et 20 sont indépendants l'un de l'autre c'est-à- dire qu'il n'existe pas de couplage entre l'un et l'autre. Le régulateur 10 est connecté entre la borne 25 d'alimentation basse 2, et une borne Sl. Le régulateur 20 est connecté entre la borne d'alimentation basse 2, et une borne S2. Le circuit de commande HSD est alimenté entre la borne de sortie OUT et le noeud B, et le circuit de commande LSD est alimenté entre les bornes 2 et S2. Indeed, the circuit contains a voltage regulator 10 having an output 20 which delivers a voltage Vregboot for the supply of the control circuit HSD, and another voltage regulator 20 having an output which delivers a voltage Vreg for the supply of the voltage. LSD control circuit. These regulators 10 and 20 are independent of one another, that is to say that there is no coupling between one and the other. The regulator 10 is connected between the low supply terminal 2 and a terminal Sl. The regulator 20 is connected between the low supply terminal 2 and a terminal S2. The control circuit HSD is supplied between the output terminal OUT and the node B, and the control circuit LSD is supplied between the terminals 2 and S2.
Conformément au principe de l'autoélévation, le circuit d'attaque 30 comprend aussi un condensateur élévateur Cboot disposé entre la sortie OUT du circuit et le noeud de tension surélevée B, ainsi qu'une diode d'autoélévation Dboot connectée par son anode à la sortie S1 du régulateur de tension 10 et par sa cathode au noeud B. Le condensateur Cboot et la diode Dboot forment des moyens élévateurs. In accordance with the principle of self-elevation, the driving circuit 30 also comprises a raising capacitor Cboot disposed between the output OUT of the circuit and the raised voltage node B, and a self-raising diode Dboot connected by its anode to the output S1 of the voltage regulator 10 and its cathode at node B. The capacitor Cboot and the diode Dboot form elevating means.
Le circuit d'attaque comprend aussi une diode d'évacuation Drec connectée par son anode à la sortie du régulateur de tension 10 et par sa 5 cathode à la borne d'alimentation haute 1. Cette diode Drec a pour fonction de conduire le courant inverse de la diode Dboot lorsque la sortie OUT du circuit d'attaque commute de l'état bas, dans lequel le transistor MLS conduit et le transistor MHS est bloqué, à l'état haut, dans lequel le transistor MLS est bloqué et le transistor MHS conduit. The driving circuit also comprises a discharge diode Drec connected by its anode to the output of the voltage regulator 10 and by its cathode to the high power supply terminal 1. This Drec diode has the function of conducting the reverse current. of the diode Dboot when the output OUT of the driving circuit switches from the low state, in which the MLS transistor leads and the MHS transistor is off, to the high state, in which the MLS transistor is off and the transistor MHS leads.
De façon avantageuse, la diode Drec se met à conduire automatiquement, c'est-à-dire sans intervention d'une quelconque logique de commande. De plus, le courant inverse de la diode Dboot n'est pas perdu mais est réinjecté vers la borne d'alimentation haute 1. Cette récupération d'énergie est particulièrement intéressante pour les applications de l'invention à des 15 systèmes fonctionnant sur batteries. Advantageously, the Drec diode starts driving automatically, that is to say without intervention of any control logic. In addition, the reverse current of the Dboot diode is not lost but is fed back to the high power supply terminal 1. This energy recovery is of particular interest for the applications of the invention to battery operated systems.
Un avantage de l'invention provient du fait que le circuit de commande HSD est alimenté par le régulateur 10 qui est distinct et indépendant du régulateur 20 servant à l'alimentation du circuit de commande LSD. En effet, ceci permet aux circuits alimentés par le régulateur 20, dont le circuit de 20 commande LSD fait partie ainsi éventuellement que des circuits logiques (non représentés) du système, d'être protégés contre la surtension se produisant sur l'anode de la diode d'autoélévation Dboot lorsque la sortie OUT commute à l'état haut. An advantage of the invention stems from the fact that the control circuit HSD is supplied by the regulator 10 which is separate and independent of the regulator 20 serving to supply the control circuit LSD. Indeed, this allows the circuits supplied by the regulator 20, whose LSD control circuit is thus possibly part of the logic circuits (not shown) of the system, to be protected against the overvoltage occurring on the anode of the Dboot auto-up diode when the OUT output switches to the high state.
Un exemple de réalisation des régulateurs 10 et 20 va maintenant être 25 décrit en regard du schéma de la figure 4. An exemplary embodiment of the regulators 10 and 20 will now be described with reference to the diagram of FIG. 4.
Le régulateur 20 comprend deux branches en parallèle entre les bornes d'alimentation haute et basse, respectivement 1 et 2. The regulator 20 comprises two branches in parallel between the high and low supply terminals, respectively 1 and 2.
Une première branche comprend une diode Zéner DZ2, par exemple une diode Zéner de 12 V, qui est reliée à la borne 2 par son anode et à la 30 borne I par sa cathode via une résistance de fuite Rc2, par exemple de kQ. Cette branche a pour fonction de générer une tension régulée, de 12 V A first branch comprises a Zener diode DZ2, for example a Zener diode of 12 V, which is connected to the terminal 2 by its anode and to the terminal I by its cathode via a leakage resistor Rc2, for example kQ. This branch has the function of generating a regulated voltage of 12 V
dans l'exemple.in the example.
Une seconde branche, formant étage de sortie du régulateur 20, comprend un transistor de sortie M2 en série avec une résistance Rp2. Cet étage de sortie est un suiveur ayant pour fonction de débiter le fort courant nécessaire à l'alimentation du circuit de commande LSD. Le transistor M2 peut 5 être un transistor MOS, notamment un NMOS, par exemple un LDMOS qui présente l'avantage de supporter de fortes tensions. La grille de commande de M2 est reliée à la cathode de la diode Zéner DZ2. La sortie du régulateur 20, qui délivre la tension régulée Vreg, est prise sur la source du transistor M2, qui est reliée à la borne 2 à travers la résistance Rp2, le drain de M2 étant relié à 10 la borne 1. A second branch, forming an output stage of the regulator 20, comprises an output transistor M2 in series with a resistor Rp2. This output stage is a follower whose function is to output the high current required to supply the LSD control circuit. The transistor M2 may be a MOS transistor, in particular an NMOS, for example an LDMOS which has the advantage of withstanding high voltages. The control gate of M2 is connected to the cathode of the Zener diode DZ2. The output of the regulator 20, which delivers the regulated voltage Vreg, is taken from the source of the transistor M2, which is connected to the terminal 2 through the resistor Rp2, the drain of M2 being connected to the terminal 1.
Dans un exemple, le régulateur 10 présente fondamentalement la même structure que le régulateur 20. La description de cette structure n'est pas répétée ici. On fait juste observer que les composants M2, Rp2, DZ2 et Rc2 du régulateur 20 sont remplacés dans le régulateur 10 par des composants 15 respectivement identiques, désignés par les références respectivement M1, Rpl, DZ1 et Rcl. On notera qu'il n'existe aucun couplage entre les composants formant le régulateur 10 et ceux formant le régulateur 20. C'est en ce sens que les régulateurs 10 et 20 sont dits indépendants. In one example, the regulator 10 basically has the same structure as the regulator 20. The description of this structure is not repeated here. It is just observed that the components M2, Rp2, DZ2 and Rc2 of the regulator 20 are replaced in the regulator 10 by respectively identical components, denoted respectively by the references M1, Rpl, DZ1 and Rc1. Note that there is no coupling between the components forming the regulator 10 and those forming the regulator 20. It is in this sense that the regulators 10 and 20 are said to be independent.
La résistance de fuite Rpl permet d'assurer un bon calage de la 20 tension de sortie Vregboot du régulateur 10 lorsque celui-ci n'est pas sollicité. The leakage resistor Rpl makes it possible to ensure a good setting of the output voltage Vregboot of the regulator 10 when the latter is not stressed.
Bien entendu, les régulateurs 10 et 20 peuvent présenter des structures distinctes, I'exemple ci-dessus n'étant nullement limitatif. En outre, une structure duale de celle donnée ci-dessus à titre d'exemple, peut aussi être envisagée pour l'un et/ou l'autre des régulateurs 10 et 20, dans laquelle les 25 transistors M1 et M2 sont des transistors MOS de type P (PMOS) notamment dans le cadre de circuits à auto-abaissement. Egalement, on peut utiliser des transistors bipolaires, soit NPN soit PNP, pour réaliser l'un et/ou l'autre des régulateurs 10 et 20. C'est pourquoi, toutes les caractéristiques de l'invention se rapportant aux régulateurs 10 et/ou 20 qui sont désignées ici par référence 30 aux bornes d'un transistor MOS, à savoir la grille de commande, la source et le drain, peuvent être appliquées à des transistors bipolaires en utilisant le vocabulaire associé à cette technologie pour désigner les bornes correspondantes de ces transistors, à savoir respectivement la base, l'émetteur et le collecteur. Of course, the regulators 10 and 20 may have distinct structures, the above example being in no way limiting. In addition, a dual structure of that given above by way of example, may also be envisaged for one and / or the other of the regulators 10 and 20, in which the transistors M1 and M2 are MOS transistors. P type (PMOS) especially in the context of self-lowering circuits. Also, bipolar transistors, either NPN or PNP, may be used to provide one and / or the other of the regulators 10 and 20. Therefore, all the features of the invention relating to the regulators 10 and / or or which are referred to herein as the MOS transistor terminals, namely the control gate, the source and the drain, can be applied to bipolar transistors using the vocabulary associated with this technology to designate corresponding terminals. of these transistors, namely respectively the base, the emitter and the collector.
Lorsque le transistor de sortie M1 du régulateur 10 est un transistor MOS, le rôle de la diode d'évacuation Drec peut avantageusement être joué 5 par la diode intrinsèque comprise entre la source et le drain du transistor M1, ainsi que représenté sur le schéma de la figure 4. Dans ce cas, aucune diode supplémentaire telle que la diode représentée à la figure 3 n'a besoin d'être prévue. When the output transistor M1 of the regulator 10 is a MOS transistor, the role of the evacuation diode Drec can advantageously be played by the intrinsic diode between the source and the drain of the transistor M1, as shown in FIG. Figure 4. In this case, no additional diode such as the diode shown in Figure 3 needs to be provided.
Dans un mode de réalisation avantageux, le transistor de sortie M1 du 10 régulateur 10 est en outre doté de moyens de protection supplémentaires, qui vont maintenant être décrits. In an advantageous embodiment, the output transistor M1 of the regulator 10 is further provided with additional protection means, which will now be described.
Ces moyens de protection supplémentaires permettent de diminuer encore voire de supprimer le risque d'endommagement ou de destruction du régulateur de tension 10, et notamment de son transistor de sortie M1. These additional protection means can further reduce or even eliminate the risk of damage or destruction of the voltage regulator 10, including its output transistor M1.
Ces moyens, visible à la figure 4, comprennent une diode de protection, par exemple une diode Zéner DZp, couplée par son anode à la source et par sa cathode à la grille de commande du transistor M1. Cette diode a pour fonction de permettre au potentiel sur la grille de commande de M1 de suivre le potentiel sur sa source, en particulier lorsque le potentiel sur la source 20 de M1 monte du fait du courant inverse de la diode d'autoélévation Dboot. De cette manière, on évite d'atteindre une tension grille-source inverse VGS qui soit supérieure à la tension grille-source inverse maximum VGSmax du transistor M1 avant que la diode de protection Drec ne se mettre à conduire. En effet, la diode Drec ne conduit pas immédiatement lorsque la surtension se produit, 25 puisqu'il faut d'abord que la tension à ses bornes dépasse son seuil de conduction VD, c'est-àdire que le potentiel sur la source de M1 atteigne VD+VCC. Sans la diode DZp, le risque existe donc encore, bien qu'étant déjà diminué, que la tension grille-source inverse VGS de M1 dépasse la limite admissible. La diode DZp permet d'écrêter ("clamp" en anglais) la tension 30 grillesource inverse VGS à VD, Oë VD désigne la tension de seuil de la diode DZp, par exemple 0,7 V. Le fait de choisir une diode Zéner pour DZ permet en outre, lorsque M1 est un transistor MOS, de profiter dans un mode de fonctionnement normal d'une protection de la tension VGS, par exemple à 5 V, grâce au seuil Zéner. These means, visible in FIG. 4, comprise a protection diode, for example a Zener diode DZp, coupled by its anode to the source and by its cathode to the control gate of the transistor M1. This diode has the function of enabling the potential on the control gate of M1 to follow the potential on its source, in particular when the potential on the source 20 of M1 rises due to the reverse current of the self-raising diode Dboot. In this way, it is avoided to reach a VGS reverse gate-source voltage which is greater than the maximum reverse gate-source voltage VGSmax of the transistor M1 before the protection diode Drec starts driving. Indeed, the Drec diode does not conduct immediately when the overvoltage occurs, since it is necessary first that the voltage at its terminals exceeds its conduction threshold VD, that is to say that the potential on the source of M1 reaches VD + VCC. Without the diode DZp, the risk therefore still exists, although already diminished, that the gate-source inverse voltage VGS of M1 exceeds the allowable limit. The diode DZp makes it possible to clipping ("clamp" in English) the reverse source voltage voltage VGS to VD, where VD denotes the threshold voltage of the diode DZp, for example 0.7 V. The choice of a Zener diode for DZ furthermore makes it possible, when M1 is a MOS transistor, to benefit in a normal operating mode from a protection of the voltage VGS, for example at 5 V, thanks to the Zener threshold.
Les moyens de protection supplémentaires peuvent aussi comprendre une résistance Rp, par exemple de 10 kQ, disposée en série avec la grille de 5 commande du transistor M1, afin de limiter le courant. Cette résistance est transparente en mode de fonctionnement normal du régulateur (i.e., en l'absence de surtension), et n'intervient qu'en cas de surtension sur la source du transistor M1. The additional protection means may also comprise a resistor Rp, for example 10 kΩ, arranged in series with the control gate of the transistor M1, in order to limit the current. This resistance is transparent in normal operation mode of the regulator (i.e., in the absence of overvoltage), and intervenes only in case of overvoltage on the source of the transistor M1.
Les chronogrammes des figures 5 et 6 illustrent le fonctionnement du 10 régulateur 10 dans le mode de réalisation avec les moyens de protection supplémentaires. The timing diagrams of FIGS. 5 and 6 illustrate the operation of the regulator 10 in the embodiment with the additional protection means.
A la figure 5, on a représenté l'allure de la tension de sortie Vout du circuit d'attaque, au cours d'une période. Le signal Vout oscille entre le potentiel de référence -Vcc et la tension +Vcc. In Figure 5, there is shown the pace of the output voltage Vout of the driver circuit during a period. The signal Vout oscillates between the reference potential -Vcc and the voltage + Vcc.
A la figure 6, qui se lit en combinaison avec la figure 5, la courbe 61 donne l'allure de la tension Vregboot, et la courbe 62 donne l'allure de la tension de grille VG du transistor de sortie M1 du régulateur 10. In FIG. 6, which is read in conjunction with FIG. 5, the curve 61 gives the shape of the voltage Vregboot, and the curve 62 gives the shape of the gate voltage VG of the output transistor M1 of the regulator 10.
En fonctionnement normal, la tension Vregboot est sensiblement égale à 10 V, et la tension VG est égale à Vregboot augmentée de la tension grille20 source de M1, qui est sensiblement égale à 2 V. Ainsi qu'on peut le voir, lorsque Vout passe de -Vcc à +Vcc, la tension Vregboot monte au- delà de sa valeur normale en raison de la surtension qui se produit sur le noeud Sl c'est-à-dire sur la source du régulateur 10 (source de M1). Néanmoins, Vregboot atteint un maximum égal à VD+VCC, Oë VD est le 25 seuil de conduction de la diode d'évacuation Drec. Au-delà, la diode Drec commence à conduire en sorte que la tension Vregboot ne monte plus. La surtension est donc limitée. In normal operation, the Vregboot voltage is substantially equal to 10 V, and the VG voltage is equal to Vregboot increased by the grid source voltage of M1, which is substantially equal to 2 V. As can be seen, when Vout passes from -Vcc to + Vcc, the Vregboot voltage rises above its normal value due to the overvoltage which occurs on the node Sl, that is to say on the source of the regulator 10 (source of M1). Nevertheless, Vregboot reaches a maximum equal to VD + VCC, where VD is the conduction threshold of the Drec evacuation diode. Beyond that, the Drec diode starts driving so that the Vregboot voltage does not rise anymore. Surge is therefore limited.
Par ailleurs, au moment où se produit la surtension, la diode de protection DZp conduit en sorte que la tension de grille VG de M1 suit la tension 30 Vregboot, à la tension de conduction VD de la diode DZp près. Il s'ensuit que la tension grille-source inverse VGS de M1 ne dépasse jamais cette limite VD, qui est bien inférieure à VGSmax. Ceci est le cas avec un transistor M1 pour lequel, par exemple VGS max est égal à 10 V. On notera que, en fonctionnement normal du régulateur 10, la diode de protection DZp est en principe transparente, mais sert aussi à limiter la tension 5 VGS de M1 à la tension Zéner, c'est-à-dire à 5 V dans l'exemple. Cet effet procure une protection du transistor M1 en cas d'appels de courant éventuellement trop forts pour le transistor M1. On the other hand, at the moment when the overvoltage occurs, the protection diode DZp causes the gate voltage VG of M1 to follow the voltage Vregboot at the conduction voltage VD of the diode DZp near. As a result, the VGS inverse gate-source voltage of M1 never exceeds this VD limit, which is much lower than VGSmax. This is the case with a transistor M1 for which, for example VGS max is equal to 10 V. Note that, in normal operation of the regulator 10, the protection diode DZp is in principle transparent, but also serves to limit the voltage 5 VGS of M1 at the Zener voltage, that is to say at 5 V in the example. This effect provides a protection of the transistor M1 in case of current calls possibly too strong for the transistor M1.
Claims (5)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0309444A FR2858493B1 (en) | 2003-07-31 | 2003-07-31 | AUTOELEVATION ATTACK CIRCUIT |
US10/902,502 US7046040B2 (en) | 2003-07-31 | 2004-07-29 | Bootstrap driver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0309444A FR2858493B1 (en) | 2003-07-31 | 2003-07-31 | AUTOELEVATION ATTACK CIRCUIT |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2858493A1 true FR2858493A1 (en) | 2005-02-04 |
FR2858493B1 FR2858493B1 (en) | 2005-10-21 |
Family
ID=34043703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0309444A Expired - Fee Related FR2858493B1 (en) | 2003-07-31 | 2003-07-31 | AUTOELEVATION ATTACK CIRCUIT |
Country Status (2)
Country | Link |
---|---|
US (1) | US7046040B2 (en) |
FR (1) | FR2858493B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10536070B1 (en) | 2018-08-01 | 2020-01-14 | Infineon Technologies Ag | Driver for switching gallium nitride (GaN) devices |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7248093B2 (en) * | 2004-08-14 | 2007-07-24 | Distributed Power, Inc. | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies |
KR20090078831A (en) | 2006-10-20 | 2009-07-20 | 엔엑스피 비 브이 | Power amplifier |
US7602228B2 (en) | 2007-05-22 | 2009-10-13 | Semisouth Laboratories, Inc. | Half-bridge circuits employing normally on switches and methods of preventing unintended current flow therein |
CN101676822B (en) * | 2008-10-31 | 2011-10-26 | 旭丽电子(广州)有限公司 | Power configuration device |
US20100171543A1 (en) * | 2009-01-08 | 2010-07-08 | Ciclon Semiconductor Device Corp. | Packaged power switching device |
US8174248B2 (en) * | 2009-05-16 | 2012-05-08 | Texas Instruments Incorporated | Systems and methods of bit stuffing pulse width modulation |
FR2955699B1 (en) * | 2010-01-26 | 2013-08-16 | St Microelectronics Rousset | PROTECTIVE STRUCTURE OF AN INTEGRATED CIRCUIT AGAINST ELECTROSTATIC DISCHARGES |
EP2410644A1 (en) * | 2010-07-19 | 2012-01-25 | Siemens Aktiengesellschaft | A half bridge and half bridge control method |
US9136836B2 (en) | 2011-03-21 | 2015-09-15 | Semiconductor Components Industries, Llc | Converter including a bootstrap circuit and method |
US8536808B2 (en) | 2011-11-23 | 2013-09-17 | Tower Semiconductor Ltd. | CMOS bootstrap circuit for DC/DC buck converter using low voltage CMOS diode |
CN103151906B (en) * | 2011-12-06 | 2015-04-22 | 上海儒竞电子科技有限公司 | Bootstrap driving circuit without additional power supply |
CN103391003B (en) | 2013-07-05 | 2016-05-25 | 华为技术有限公司 | Power supply change-over device |
US9331655B2 (en) * | 2013-07-10 | 2016-05-03 | Broadcom Corporation | Pop-click noise grounding switch design with deep sub-micron CMOS technology |
US9419509B2 (en) * | 2014-08-11 | 2016-08-16 | Texas Instruments Incorporated | Shared bootstrap capacitor for multiple phase buck converter circuit and methods |
US9525411B2 (en) | 2014-11-13 | 2016-12-20 | Analog Devices, Inc. | Power supply circuits for gate drivers |
US9627964B1 (en) | 2016-02-25 | 2017-04-18 | Nxp Usa, Inc. | Systems and methods for recovering voltage beyond device limits |
US11251691B2 (en) * | 2019-09-23 | 2022-02-15 | Stmicroelectronics Asia Pacific Pte Ltd | Floating power supply for a driver circuit configured to drive a high-side switching transistor |
US11095229B1 (en) * | 2020-09-24 | 2021-08-17 | Monolithic Power Systems, Inc. | High switching frequency direct AC to AC converter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0367006A2 (en) * | 1988-10-28 | 1990-05-09 | STMicroelectronics S.r.l. | Device for generating a reference voltage for a switching circuit including a capacitive bootstrap circuit |
EP0887933A1 (en) * | 1997-06-24 | 1998-12-30 | STMicroelectronics S.r.l. | Turn off circuit for an LDMOS in presence of a reverse current |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5550436A (en) * | 1994-09-01 | 1996-08-27 | International Rectifier Corporation | MOS gate driver integrated circuit for ballast circuits |
TW405295B (en) * | 1995-10-10 | 2000-09-11 | Int Rectifier Corp | High voltage drivers which avoid -Vs fallure modes |
EP0821362B1 (en) * | 1996-07-24 | 2004-05-26 | STMicroelectronics S.r.l. | Output stage for a memory device and for low voltage applications |
-
2003
- 2003-07-31 FR FR0309444A patent/FR2858493B1/en not_active Expired - Fee Related
-
2004
- 2004-07-29 US US10/902,502 patent/US7046040B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0367006A2 (en) * | 1988-10-28 | 1990-05-09 | STMicroelectronics S.r.l. | Device for generating a reference voltage for a switching circuit including a capacitive bootstrap circuit |
EP0887933A1 (en) * | 1997-06-24 | 1998-12-30 | STMicroelectronics S.r.l. | Turn off circuit for an LDMOS in presence of a reverse current |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10536070B1 (en) | 2018-08-01 | 2020-01-14 | Infineon Technologies Ag | Driver for switching gallium nitride (GaN) devices |
Also Published As
Publication number | Publication date |
---|---|
US20050110556A1 (en) | 2005-05-26 |
FR2858493B1 (en) | 2005-10-21 |
US7046040B2 (en) | 2006-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2858493A1 (en) | Bootstrap driver for class D amplifier of CRT display, has discharge diode connected to output of voltage regulator and high charge port, to conduct inverse current from bootstrap diode when drivers output switches from low to high state | |
EP0578526B1 (en) | High-voltage switch circuit | |
EP0388329B1 (en) | Driver circuit of a power MOS transistor with inductive load | |
EP1950885A1 (en) | Control device of an electronic power switch and infinitely-variable speed transmission comprising such a device. | |
EP3545622B1 (en) | Power circuit switching device having a passive protection circuit | |
EP0700151A1 (en) | Power amplifier stage of the follower type | |
FR2678399A1 (en) | CURRENT MIRROR OPERATING AT LOW VOLTAGE. | |
JP2014096405A (en) | Optical transmission circuit | |
FR2636481A1 (en) | INTEGRATED ACTIVE LED | |
EP1073203B1 (en) | Device for controlling a high voltage switch of the translator type | |
EP0571302B1 (en) | Amplifier with limited output current | |
EP3032729A1 (en) | Dc-dc converter with cold starting | |
FR3072481A1 (en) | DEVICE FOR GENERATING A RANDOM SIGNAL | |
FR2791193A1 (en) | Control of operation of capacitive charge pump operating at low voltage e.g. for vehicle | |
FR2490895A1 (en) | MAINTENANCE CIRCUIT FOR OSCILLATOR WITH LOW POWER CONSUMPTION | |
FR2982720A1 (en) | POWER SWITCH | |
FR3059497A1 (en) | METHOD AND CIRCUIT FOR CONTROLLING A SWITCHING DEVICE OF A POWER CIRCUIT | |
EP3863140A1 (en) | Surge protector | |
EP1710913B1 (en) | Switching power supply | |
EP2087592B1 (en) | Logic output stage of integrated circuit protected against battery inversion | |
FR3103333A1 (en) | Device for generating a current | |
FR2872305A1 (en) | METHOD FOR CONTROLLING THE OPERATION OF A LOW VOLTAGE DROP REGULATOR AND CORRESPONDING INTEGRATED CIRCUIT | |
FR3094853A1 (en) | Transistor driver circuit | |
EP0164770B1 (en) | Static relay for low-voltage direct current | |
EP2463632A1 (en) | Detection device comprising a robust test circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |
Effective date: 20090331 |