FR2755805A1 - Circuit d'amplification comprenant un dispositif de compensation de courant d'entree - Google Patents
Circuit d'amplification comprenant un dispositif de compensation de courant d'entree Download PDFInfo
- Publication number
- FR2755805A1 FR2755805A1 FR9613888A FR9613888A FR2755805A1 FR 2755805 A1 FR2755805 A1 FR 2755805A1 FR 9613888 A FR9613888 A FR 9613888A FR 9613888 A FR9613888 A FR 9613888A FR 2755805 A1 FR2755805 A1 FR 2755805A1
- Authority
- FR
- France
- Prior art keywords
- terminal
- resistor
- current
- transistor
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Picture Signal Circuits (AREA)
Abstract
L'invention concerne un circuit d'amplification comprenant un dispositif de compensation de son courant d'entrée. Le circuit d'amplification comprend un amplificateur (A2) et une capacité (C) située en entrée de l'amplificateur. Le dispositif de compensation du courant d'entrée est constitué d'un générateur (1) de courant lg, d'un interrupteur (K) et d'un dispositif (2) de mesure du courant moyen ie chargeant ou déchargeant la capacité (C) durant le temps d'ouverture de l'interrupteur (K). Le courant lg est tel que: ie = la - lg où la est le courant d'entrée de l'amplificateur (A2). La valeur du courant ie est proche de zéro. La valeur du courant lg que doit débiter le générateur de courant, afin de rendre ie proche de zéro, est calculée à l'aide du dispositif (2) de mesure du courant ie . L'invention s'applique plus particulièrement à un circuit de restitution de la composante continue d'un signal vidéo.
Description
CIRCUIT D'AMPLIFICATION COMPRENANT UN DISPOSITIF DE
COMPENSATION DE COURANT D'ENTREE
L'invention concerne un circuit d'amplification et, plus particulièrement, un circuit d'amplification comprenant un dispositif de
compensation de son courant d'entrée.
L'invention sera plus particulièrement décrite dans le cadre de la
restitution de la composante continue d'un signal vidéo.
Comme cela apparaîtra ultérieurement, I'invention concerne cependant d'autres applications telles que, par exemple, la stabilisation
d'une tension.
Comme cela est connu de l'homme de l'art, la composante continue du signal vidéo délivré par un capteur d'images n'est pas transmise par les circuits de traitement situés en sortie du capteur d'images. Un circuit
de restitution de composante continue de signal vidéo est donc nécessaire.
Le circuit de la figure 1 représente le schéma de principe d'un circuit de restitution de composante continue de signal vidéo selon l'art connu. Le circuit de la figure 1 comprend un condensateur C communément appelé condensateur de verrouillage ou de "clamp" (le terme "clamp" provient du verbe anglais "to clamp" qui signifie "verrouiller"), un
interrupteur K et un amplificateur A1.
L'interrupteur K présente à l'état passant une résistance rON dont la valeur est typiquement inférieure ou égale à 100 Q et une résistance à
l'état bloqué de valeur quasiment infinie.
Le signal vidéo VE est appliqué à une première armature du condensateur C dont la deuxième armature est reliée à l'entrée de l'amplificateur A1. Une première borne de l'interrupteur K est reliée au point commun reliant la deuxième armature du condensateur C et l'entrée de l'amplificateur A1 et une deuxième borne de l'interrupteur K est reliée à la masse du circuit. Comme cela est connu de l'homme de l'art, la tension de
sortie VS1 de l'amplificateur A1 est préférentiellement égale à zéro volt.
Lorsque l'interrupteur K est fermé, la deuxième armature du condensateur est mise à la masse du circuit avec la constante de temps X =C x rON. Comme cela est connu de l'homme de l'art, I'interrupteur K est fermé sous l'action d'une impulsion de commande élaborée à partir d'un signal de synchronisation. L'interrupteur est fermé durant un temps T situé à l'intérieur du palier de suppression de ligne, à la suite du front arrière du signal de synchronisation. La durée X est ajustée de façon à être très inférieure à la durée T, laquelle est de l'ordre de 3 à 4 ls. Il s'ensuit que la tension d'entrée de l'amplificateur A1 se trouve verrouillée à la masse à chaque ligne et ceci quelle que soit la valeur du potentiel présent sur l'entrée de
l'amplificateur A1 à l'instant o l'interrupteur K se ferme.
Entre deux impulsions de synchronisation de ligne, le condensateur C se comporte comme une batterie et délivre à l'amplificateur A1 son courant d'entrée la. La variation de tension AVc qui apparaît alors aux bornes de la capacité C est telle que: AVc = AQ / C, avec AQ = la x TL o TL représente la durée
séparant deux impulsions de synchronisation de ligne.
Il vient donc: AVc = TL x la / C. Afin de minimiser la valeur de AVc l'amplificateur A1 est choisi de façon à présenter une impédance d'entrée de valeur élevée. Il s'en suit que le courant la est de faible valeur et que la variation de tension AVc peut
alors être négligée.
Ainsi, selon l'art antérieur connu, l'étage d'entrée de l'amplificateur A1 est - il réalisé soit à l'aide d'un ou deux transistors à effet de champ à jonction communément appelés JFET (l'acronyme JFET étant issu de l'anglais "Junction Field Effect Transistor") soit à l'aide d'un ou deux transistors à effet de champ de type métal - oxyde semiconducteur communément appelés MOSFET (l'acronyme MOSFET étant issu de l'anglais "Metal Oxyde Semi-conducteur- Field Effect Transistor"), les transistors JFET et MOSFET présentant des impédances d'entrée de valeur quasiment infinies. L'utilisation de transistors JFET ou MOSFET, présente cependant
de nombreux inconvénients.
En effet, les transistors JFET, outre le fait que leur coût est élevé, présentent une consommation élevée, typiquement de l'ordre de 30mA, et nécessitent, pour leur alimentation, un format de tensions dont la valeur est
relativement élevée ( typiquement comprise entre + 12 volts et -12 volts).
En ce qui concerne les transistors MOSFET, la densité de tension de bruit qu'ils génèrent est très élevée, de l'ordre de 20 à 25 nV par %F', ce qui empêche toute utilisation de ces transistors pour les applications
professionnelles.
L'invention ne présente pas de tels inconvénients.
En effet, la présente invention concerne un circuit d'amplification comprenant un amplificateur ayant une entrée et une sortie et une capacité ayant une première armature et une deuxième armature, la deuxième armature de la capacité étant reliée à l'entrée de l'amplificateur et la première armature de la capacité étant reliée à la tension d'entrée du circuit d'amplification. Le circuit d'amplification comprend des moyens pour que le courant moyen ie qui parcourt la capacité soit sensiblement égal à zéro
quelle que soit la valeur du courant d'entrée la de l'amplificateur.
Les moyens pour que le courant moyen ie qui parcourt la capacité soit sensiblement égal à zéro sont constitués d'au moins un générateur de courant Ig et d'un dispositif de mesure du courant moyen ie de façon que
ie=la - Ig.
Un avantage de l'invention est d'éviter l'emploi de transistors
JFET ou MOSFET.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture d'un mode de réalisation préférentiel fait en référence aux figures ci-annexées parmi lesquelles; - la figure 1 représente le schéma de principe d'un circuit de restitution de composante continue de signal vidéo selon l'art antérieur; - la figure 2 représente le schéma de principe d'un circuit d'amplification selon l'invention appliqué à un circuit de restitution de composante continue de signal vidéo;
- la figure 3 représente une description détaillée du schéma de
principe représenté en figure 2;
- la figure 4 représente une description détaillée d'un circuit
d'amplification selon l'invention appliqué à un circuit de stabilisation de tension; - la figure 5 représente un perfectionnement d'une partie
commune aux circuits représentés aux figures 3 et 4.
Sur toutes les figures, les mêmes repères désignent les mêmes éléments. La figure 1 a été a été décrite précédemment, il est donc inutile
d'y revenir.
La figure 2 représente le schéma de principe d'un circuit d'amplification selon l'invention appliqué à un circuit de restitution de
composante continue de signal vidéo.
Le circuit d'amplification selon l'invention comprend un condensateur de verrouillage C, un interrupteur K, un générateur de courant 1, un amplificateur A2 de courant d'entrée la, et un dispositif 2 de mesure de la valeur moyenne du courant ie qui parcourt la capacité C. Selon le mode de réalisation préférentiel de l'invention, la tension de sortie VS2 de
l'amplificateur A2 est égale à zéro volt.
Le signal vidéo VE est appliqué à une première armature du condensateur C dont la deuxième armature est reliée à l'entrée de I'amplificateur A2, à une première borne de l'interrupteur K et à une première borne du générateur de courant 1. La deuxième borne de l'interrupteur K est reliée à une première borne du dispositif 2 dont la deuxième borne est reliée à la masse du circuit. La deuxième borne du
générateur de courant est reliée à la masse du circuit.
Le courant Ig délivré par le générateur de courant 1 est tel que ie= la Ig, o ie est le courant chargeant ou déchargeant la capacité C durant le temps d'ouverture de l'interrupteur K. Selon le mode de réalisation préférentiel de l'invention, la valeur du courant ie est choisie de façon à être proche de zéro. La valeur prise par
le courant Ig doit donc être une valeur très proche de celle du courant la.
Selon l'invention, lorsque l'interrupteur K est ouvert, la capacité C est chargée par le courant ie de très faible valeur. Il s'en suit que le courant
qui traverse l'interrupteur K fermé est aussi un courant de faible valeur.
Avantageusement, les variations de la tension d'entrée de l'amplificateur A2
sont alors négligeables.
La valeur du courant Ig que doit débiter le générateur de courant 1 est calculée à partir de la mesure de la valeur moyenne du courant ie. Le
calcul du courant ie est détaillé en figure 3.
La figure 3 représente une description détaillée, selon le mode de
réalisation préférentiel de l'invention, du schéma de principe représenté en
figure 2.
Le dispositif de mesure de la valeur moyenne du courant ie est constitué de l'amplificateur différentiel 3 dont les entrées positive et négative sont respectivement notées e(+) et e(-), de la résistance Rg, de la
capacité Cg, des transistors T3 et T4 et de la résistance R5.
Les transistors T3 et T4 sont des transistors de type respectifs NPN et PNP qui ont leurs bases reliées entre elles et à la sortie de l'amplificateur différentiel 3. L'émetteur du transistor T3 est relié à l'émetteur du transistor T4 et à une première borne de la résistance R5 dont la deuxième borne est reliée à la masse du circuit. La première borne de la résistance R5 est aussi reliée, d'une part, à la première borne d'une résistance Rg dont la deuxième borne est reliée à l'entrée e(-) de l'amplificateur différentiel 3 et, d'autre part, à la première borne d'une
capacité Cg dont la deuxième borne est reliée à l'entrée e(-).
De façon préférentielle, I'amplificateur différentiel 3 a une tension d'offset nulle. Il s'ensuit que le potentiel moyen présent sur l'entrée e(-) est nul. L'amplificateur différentiel 3 a son entrée e(-) reliée à la deuxième
borne de l'interrupteur K et son entrée e(+) reliée à la masse du circuit.
La figure 3 correspond au cas particulier o le courant la est un
courant entrant dans l'amplificateur A2.
De façon générale, le courant la à compenser peut être soit un courant entrant dans l'amplificateur A2, soit un courant sortant de I'amplificateur A2. Afin de pouvoir compenser des courants la entrant ou sortant, le générateur de courant est constitué de deux sources de courant de type
miroir de courant.
La première source de courant est constituée du transistor T1, des
résistances R1 et R2 et de la diode D1.
La deuxième source de courant est constituée du transistor T2,
des résistances R3 et R4 et de la diode D2.
Les collecteurs des transistors T1 et T2 sont reliés entre eux et reliés à la deuxième armature du condensateur C et à l'entrée de
I'amplificateur A2.
L'émetteur du transistor T1 est relié, par l'intermédiaire de la résistance R1, à la tension positive +VA de l'alimentation de l'amplificateur A2. De même, I'émetteur du transistor T2 est relié par l'intermédiaire de la résistance R3, à la tension négative -VA de l'alimentation de
l'amplificateur A2.
Le collecteur du transistor T3 est relié à la base du transistor T1, laquelle est reliée à la cathode de la diode D1 dont l'anode est reliée à la première borne de la résistance R2 dont la deuxième borne est reliée à la
tension +VA.
Le collecteur du transistor T4 est relié à la base du transistor T2, laquelle est reliée à l'anode de la diode D2 dont la cathode est reliée à une première borne de la résistance R4 dont la deuxième borne est reliée à la
tension -VA.
L'ensemble constitué par l'amplificateur différentiel 3, les transistors T3 et T4, la résistance Rg, la capacité Cg et la résistance R5 permet de calculer la valeur du courant moyen traversant l'interrupteur K, lorsque celui-ci est fermé, et de comparer cette valeur à la valeur du courant collecteur des transistors T3 ou T4, cette dernière étant proche de celle du courant Ig, le gain en courant des étages miroir de courant étant supposé
égal à l'unité.
Il vient: (la- Ig) Rg = (Ig- ie R5 or la - Ig = io, soit aussi Ig = la i Il s'ensuit que: ie = la / ( ( Rg / R5> + 2) La résistance Rg est préférentiellement choisie de valeur très
élevée afin de réaliser avec l'amplificateur différentiel 3 un intégrateur quasi-
parfait.
En donnant au rapport w une valeur élevée, par exemple, de R5 l'ordre de 100, il s'ensuit que le courant i. chargeant ou déchargeant la capacité C durant le temps TL séparant deux impulsions de synchronisation de ligne a une valeur beaucoup plus faible (typiquement 100 fois plus faible
dans l'exemple choisi) que la valeur du courant la.
Avantageusement, le circuit d'amplification selon l'invention présente un courant d'entrée ie dont la valeur.moyenne est très faible devant le courant
d'entrée la de l'amplificateur A2.
La tension parasite AV= ie x TL / C qui apparaît sur l'entrée de
I'amplificateur A2 est en conséquence très faible.
A titre d'exemple, pour une capacité C de 40 nF, un courant la de 201gA, et un rapport Rg / R5 de l'ordre de 100, la valeur de la tension parasite AV est
de l'ordre de 0.3 mV.
De façon préférentielle, I'amplificateur A2 est un amplificateur à
contre-réaction en courant réalisé, par exemple, en technologie bipolaire.
Avantageusement, la bande passante en boucle fermée, de valeur par exemple égale à 150Mhz, est alors indépendante de la valeur du gain de l'amplificateur, la consommation en courant est faible, de l'ordre de 5 à 15 mA, et les tensions d'alimentation +VA et -VA peuvent être de faibles
valeurs, respectivement + 5V et - 5V.
La capacité CD qui relie l'entrée négative e(-) de l'amplificateur différentiel 3 à la masse a une valeur choisie de façon à pallier l'augmentation de l'impédance apparente de l'entrée e(-) lorsque la fréquence augmente. Ainsi, afin que l'entée e(-) de l'amplificateur A3 soit équivalente à une masse virtuelle en régime dynamique la capacité CD doit présenter une valeur supérieure ou égale à 10 fois la valeur de la capacité C.
Selon le mode de réalisation préférentiel de l'invention décrit ci -
dessus, la tension de sortie VS2 est égale à zéro volt. L'invention concerne cependant d'autres modes de réalisation pour lesquels la tension VS2 est différente de zéro. L'entrée e(+) de l'amplificateur différentiel 3 n'est alors plus reliée à la masse du circuit mais à une source de tension ayant pour
valeur la valeur à laquelle la tension VS2 doit être stabilisée.
La figure 4 représente une description détaillée, selon le mode de
réalisation préférentiel de l'invention, d'un circuit d'amplification appliqué à
un circuit de stabilisation de tension.
La tension VS2 issue d'un amplificateur à contre réaction en courant, tel que l'amplificateur A2 mentionné précédemment, est stabilisée à zéro volt en utilisant un circuit de compensation ayant une action simultanée
sur le courant d'entrée la et sur la tension d'offset de l'amplificateur.
Les éléments constituant le circuit de la figure 4 sont en partie des éléments identiques à ceux de la figure 3 et en partie de nouveaux éléments
qui n'apparaissent pas sur la figure 3.
Les éléments identiques à ceux de la figure 3 sont les amplificateurs 3 et A2, les capacités Cg et CD, les résistances Rg, R1, R2, R3, R4 et R5 et les transistors T1,T2,T3 et T4. Ces éléments sont reliés
entre eux de manière identique à celle de la figure 3.
Les éléments nouveaux sont la capacité CL et les résistances Ri et RL. La résistance Ri relie la sortie de l'amplificateur A2 à l'entrée e(-)
de l'amplificateur différentiel 3.
Comme cela est connu de l'homme de l'art, la capacité CL et la résistance RL constituent un circuit habituellement placé en entrée de l'amplificateur A2 afin d'éliminer, par exemple, une composante continue inutile et/ou anormalement élevée associée au signal utile. A cette fin, le signal vidéo VE est appliqué à une première armature du condensateur CL dont la deuxième armature est reliée à l'entrée de l'amplificateur A2, et la résistance RL a une première borne reliée à la deuxième armature du
condensateur CL et une deuxième borne reliée à la masse du circuit.
Le courant d'entrée apparent du circuit représenté en figure 4 est ici aussi noté ie et parcourt la capacité CL. De même que dans l'application décrite en figure 3, le courant ie parcourt la résistance Rg et le calcul du courant ie conduit à:
ie = la /((Rg / R5) + 2).
Ainsi, pour des valeurs de la, Rg et R5 telles que celles mentionnées précédemment, le courant ie est - il un courant de très faible valeur. Selon l'invention, la valeur de la résistance RL est très supérieure à la valeur que prend cette même résistance selon l'art antérieur. A titre d'exemple, la valeur de RL peut être égale à 100 kf. Les valeurs des résistances Rg, Ri et R5 peuvent alors être respectivement égales à 1 Mo,
k I et 10 kQ.
La stabilisation de la tension de sortie VS2 due à l'action sur la tension d'offset de l'amplificateur A2 s'effectue par l'intermédiaire de la
résistance Ri.
Selon l'invention, la tension d'offset du circuit représenté en figure 4 est égale à: Voff = R5 x la / [Rg / Ri]
Avantageusement, la valeur de Voff est ainsi très faible.
Le rapport Rap de la tension d'offset selon l'invention à la tension d'offset selon les circuits connus de l'art antérieur est égal à: Rap = Ri x R5 / Rg x RL Pour les valeurs numériques mentionnés ci-dessus, il s'ensuit que Rap= 1%. Du fait de l'accroissement de la résistance RL, pour des valeurs de CL idendiques à celles de l'art antérieur, la fréquence de coupure basse de la liaison établie par les éléments RL et CL est avantageusement plus faible
selon l'invention que selon l'art antérieur.
Afin que soit assurée la stabilité du système bouclé décrit en figure 4, il importe que soit vérifiée l'inégalité
Rg Cg > RL CL x Rg x Rx-
Ri R5 soit Cg _ x CL Ri x R5 Selon le mode réalisation préférentiel de l'invention décrit en figure 4, la tension VS2 est stabilisée à zéro volt. L'invention concerne également des modes de réalisation pour lesquels la tension VS2 est stabilisée à une tension différente de zéro. L'entrée e(+) de l'amplificateur différentiel 3 n'est alors plus reliée à la masse du circuit mais à une source de tension
ayant pour valeur la valeur à laquelle la tension VS2 doit être stabilisée.
La figure 5 représente un perfectionnement d'une partie commune
aux circuits représentés aux figures 3 et 4.
Selon ce perfectionnement, la première borne de la résistance Rg et la première borne de la capacité Cg ne sont pas reliées aux émetteurs des
transistors T3 et T4.
La première borne de la résistance Rg et, partant, la première borne de la capacité Cg sont reliées, d'une part, à la première borne d'une résistance R6 dont la deuxième borne est reliée à la masse du circuit et, d'autre part, à la cathode et à l'anode de deux diodes D3 et D4 dont l'anode et la cathode respectives sont reliées entre elles et à la sortie de I'amplificateur différentiel 3 qui est elle - même reliée aux bases des
transistors T3 et T4.
La résistance R6 a une valeur sensiblement égale à celle de la
résistance R5 (non représentée en figure 5).
Les diodes D3 et D4 permettent de compenser le seuil de conduction des
deux transistors T3 et T4 (non représentés en figure 5).
L'ensemble des éléments R1, R2, R3, R4, R5, D1, D2, T1, T2, T3, T4 et A2 peuvent être réalisés de façon à être rassemblés sur un composant
unique monolithiquement intégré.
Selon les modes de réalisation de l'invention représentés aux figures 3 et 4, le composant unique monolithiquement intégré doit présenter 3 plots d'accès: I'entrée de l'amplificateur A2, les bases communes des
transistors T3 et T4, les émetteurs communs des transistors T3 et T4.
Avantageusement, selon le perfectionnement représenté en figure , le composant unique monolithiquement intégré ne doit plus présenter que 2 plots d'accès: I'entrée de l'amplificateur A2 et les bases communes des
transistors T3 et T4.
Claims (10)
1. Circuit d'amplification comprenant un amplificateur (A2) ayant une entrée et une sortie et une capacité (C, CL) ayant une première armature et une deuxième armature, la deuxième armature de la capacité (C, CL) étant reliée à l'entrée de l'amplificateur (A2) et la première armature étant reliée à la tension d'entrée (VE) du circuit d'amplification, la capacité (C, CL) étant parcourue par un courant moyen ie et l'amplificateur (A2) ayant pour courant d'entrée le courant la, caractérisé en ce qu'il comprend des moyens pour que le courant moyen ie qui parcourt la capacité (C, CL)
soit sensiblement égal à zéro quelle que soit la valeur du courant la.
2. Circuit d'amplification selon la revendication 1, caractérisé en ce que lesdits moyens sont constitués d'au moins un générateur (1) de courant Ig et d'un dispositif (2) de mesure du courant moyen ie de façon que: ie = la - lg
3. Circuit d'amplification selon la revendication 2, caractérisé en ce qu'un premier générateur de courant comprend un transistor T1 de type PNP, une résistance R1 ayant une première borne et une deuxième borne, une résistance R2 ayant une première borne et une deuxième borne et une diode D1, l'émetteur du transistor T1 étant relié à la première borne de la résistance R1 dont la deuxième borne est reliée à la tension d'alimentation positive +VA de l'amplificateur (A2), la base du transistor T1 étant reliée à la cathode de la diode D1 dont l'anode est reliée à la première borne de la résistance R2 dont le deuxième borne est reliée à la tension +VA, le collecteur du transistor T1 étant relié à l'entrée de l'amplificateur (A2) et en ce que un deuxième générateur de courant comprend un transistor T2 de type NPN, une résistance R3 ayant une première borne et une deuxième borne, une résistance R4 ayant une première borne et une deuxième borne et une diode D2, l'émetteur du transistor T2 étant relié à la première borne de la résistance R3 dont la deuxième borne négative -VA de l'amplificateur (A2), la base du transistor T2 étant reliée à l'anode de la diode D2 dont la cathode est reliée à la première borne de la résistance R4 dont la deuxième
borne est reliée à la tension -VA.
4. Circuit d'amplification selon la revendication 3, caractérisé en ce que le dispositif (2) de mesure de courant comprend un amplificateur différentiel (3) d'entrée positive e(+) et d'entrée négative e(-), un résistance Rg ayant une première borne et une deuxième borne, une capacité Cg ayant une première borne et une deuxième borne, un transistor T3 de type NPN, un transistor T4 de type PNP et une résistance R5 ayant une première borne et une deuxième borne, I'entrée positive e(+) étant reliée à la masse du circuit, I'entrée négative e(-) étant reliée à la première borne de la capacité Cg et à la première borne de la résistance Rg, la deuxième borne de la capacité Cg et la deuxième borne de la résistance Rg étant reliées à la première borne de la résistance R5 dont la deuxième borne est reliée à la masse du circuit, la sortie de l'amplificateur différentiel étant reliée aux bases des transistors T3 et T4 dont les émetteurs sont reliés à la première borne de la résistance R5, le collecteur du transistor T3 étant relié à la base du transistor T1 et le collecteur du transistor T4 étant relié à la base du
transistor T2.
5. Circuit d'amplification selon la revendication 3, caractérisé en ce que le dispositif (2) de mesure de courant comprend un amplificateur différentiel (3) d'entrée positive e(+) et d'entrée négative e(-), une résistance Rg ayant une première borne et une deuxième borne, une capacité Cg ayant une première borne et une deuxième borne, un ensemble de deux diodes (D3, D4) montées tête-bêche et constituant un dipôle ayant une première borne et une deuxième borne, un transistor T3 de type NPN, un transistor T4 de type PNP et une résistance R5 ayant une première borne et une deuixème borne, I'entrée positive e(+) étant reliée à la masse du circuit, I'entrée négative e(-) étant reliée à la première borne de la capacité Cg et à la première borne de la résistance Rg, la deuxième borne de la capacité Cg et la deuxième borne de la résistance Rg étant reliées à la première borne dudit dipôle dont la deuxième borne est reliée aux bases des transistors T3 et T4, la sortie de l'amplificateur différentiel étant reliée aux bases des transistors T3 et T4 dont les émetteurs sont reliés à la première borne de la résistance R5, le collecteur du transistor T3 étant relié à la base du transistor T1 et le collecteur du transistor T4 étant relié à la base du
transistor T2.
6. Circuit d'amplification selon l'une quelconque des
revendications 3, 4 ou 5, caractérisé en ce qu'il comprend un interrupteur
(K) ayant une première borne et une deuxième borne, la première borne de l'interrupteur (K) étant reliée à l'entrée de l'amplificateur (A2) et la deuxième borne de l'interrupteur (K) étant reliée à l'entrée négative e(-) de
l'amplificateur différentiel (3).
7. Circuit d'amplification selon l'une des revendications 3, 4 ou 5,
caractérisé en ce qu'il comprend une résistance Ri placée entre la sortie de
I'amplificateur (A2) et l'entrée négative e(-) de l'amplificateur différentiel (3).
8. Circuit d'amplification selon l'une quelconque des
revendications 3 à 7, caractérisé en ce qu'il comprend une capacité (CD)
placée entre l'entrée négative e(-) de l'amplificateur différentiel (3) et la
masse du circuit.
9. Circuit de restitution de la composante continue d'un signal vidéo, caractérisé en ce qu'il comprend un circuit d'amplification selon l'une
des revendications 6 ou 8.
10. Circuit de stabilisation de tension, caractérisé en ce qu'il
comprend un circuit d'amplification selon l'une des revendications 7 ou 8.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9613888A FR2755805B1 (fr) | 1996-11-14 | 1996-11-14 | Circuit d'amplification comprenant un dispositif de compensation de courant d'entree |
| EP97402541A EP0843408B1 (fr) | 1996-11-14 | 1997-10-27 | Circuit d'amplification comprenant un dispositif de compensation de courant d'entrée |
| DE69729162T DE69729162T2 (de) | 1996-11-14 | 1997-10-27 | Verstärkerschaltung mit Eingangsstromkompensationsvorrichtung |
| JP30467797A JP4132157B2 (ja) | 1996-11-14 | 1997-11-06 | 入力電流補償装置を含む増幅回路 |
| US08/968,015 US5999045A (en) | 1996-11-14 | 1997-11-12 | Amplification circuit which includes an input-current compensation device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9613888A FR2755805B1 (fr) | 1996-11-14 | 1996-11-14 | Circuit d'amplification comprenant un dispositif de compensation de courant d'entree |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2755805A1 true FR2755805A1 (fr) | 1998-05-15 |
| FR2755805B1 FR2755805B1 (fr) | 1998-12-11 |
Family
ID=9497617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9613888A Expired - Fee Related FR2755805B1 (fr) | 1996-11-14 | 1996-11-14 | Circuit d'amplification comprenant un dispositif de compensation de courant d'entree |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5999045A (fr) |
| EP (1) | EP0843408B1 (fr) |
| JP (1) | JP4132157B2 (fr) |
| DE (1) | DE69729162T2 (fr) |
| FR (1) | FR2755805B1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492871B2 (en) * | 2000-12-29 | 2002-12-10 | Silicon Integrated Systems Corp. | Current feedback operational amplifier |
| JP2005151468A (ja) * | 2003-11-19 | 2005-06-09 | Sanyo Electric Co Ltd | アンプ |
| GB2411062B (en) | 2004-02-11 | 2007-11-28 | Nujira Ltd | Resonance suppression for power amplifier output network |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4644198A (en) * | 1984-10-31 | 1987-02-17 | Rca Corporation | Signal clamp |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB932173A (en) * | 1960-05-23 | 1963-07-24 | Gen Precision Inc | Sub-miniature gyro |
| US3551596A (en) * | 1968-05-17 | 1970-12-29 | Bell Telephone Labor Inc | Error compensation network for video signals |
| US3609230A (en) * | 1968-06-24 | 1971-09-28 | Nasa | Broadband video process with very high input impedance |
| US3811053A (en) * | 1972-12-15 | 1974-05-14 | Bell Telephone Labor Inc | Video clamping circuit with variable clamping level during blanking |
| US4242640A (en) * | 1978-01-03 | 1980-12-30 | Sperry Corporation | Current discharge fast time constant amplifier |
| NL7901722A (nl) * | 1979-03-05 | 1980-09-09 | Philips Nv | Klemschakeling voor een videosignaal. |
| JPS58178670A (ja) * | 1982-04-12 | 1983-10-19 | Alps Electric Co Ltd | ビデオ・クランプ回路 |
-
1996
- 1996-11-14 FR FR9613888A patent/FR2755805B1/fr not_active Expired - Fee Related
-
1997
- 1997-10-27 DE DE69729162T patent/DE69729162T2/de not_active Expired - Lifetime
- 1997-10-27 EP EP97402541A patent/EP0843408B1/fr not_active Expired - Lifetime
- 1997-11-06 JP JP30467797A patent/JP4132157B2/ja not_active Expired - Fee Related
- 1997-11-12 US US08/968,015 patent/US5999045A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4644198A (en) * | 1984-10-31 | 1987-02-17 | Rca Corporation | Signal clamp |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0843408B1 (fr) | 2004-05-19 |
| US5999045A (en) | 1999-12-07 |
| FR2755805B1 (fr) | 1998-12-11 |
| EP0843408A1 (fr) | 1998-05-20 |
| JPH10294624A (ja) | 1998-11-04 |
| DE69729162T2 (de) | 2005-05-04 |
| DE69729162D1 (de) | 2004-06-24 |
| JP4132157B2 (ja) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0651502B1 (fr) | Elément d'amplification à structure différentielle en mode de courant | |
| FR2724072A1 (fr) | Etage amplificateur de puissance, de type suiveur. | |
| EP0194177B1 (fr) | Circuit d'interface de ligne d'abonné téléphonique avec mode de veille à puissance réduite | |
| EP0201136B1 (fr) | Module multiplexeur numérique à N entrées et multiplexeur à N2 entrées incorporant de tels modules | |
| EP0052040B1 (fr) | Amplificateur intégré en classe AB en technologie CMOS | |
| FR2462818A1 (fr) | Circuit pour eviter le declic se produisant lors de l'enclenchement et du declenchement de la tension d'alimentation d'un amplificateur | |
| EP0851588B1 (fr) | Circuit de pompe de charge, destiné à être utilisée dans une boucle de réglage de fréquence d'un synthétiseur de fréquence | |
| EP0135412A1 (fr) | Circuit d'alimentation régulée notamment pour poste téléphonique | |
| WO2005011104A2 (fr) | Amplificateur de tension a faible consommation | |
| FR2755805A1 (fr) | Circuit d'amplification comprenant un dispositif de compensation de courant d'entree | |
| EP0096756B1 (fr) | Joncteur d'abonné électronique | |
| CA2039283C (fr) | Etage differentiel de sortie d'equipement electronique | |
| EP0309366B1 (fr) | Amplificateur différentiel de courant à fonctionnement séquentiel | |
| EP1313309A1 (fr) | Dispositif de calibrage pour un étage d'entrée vidéo | |
| FR2527399A1 (fr) | Circuit a impedance d'entree, elevee | |
| FR3047380A1 (fr) | Detection d'un branchement analogique dans un decodeur video | |
| FR3134487A1 (fr) | Dispositif de copie d'un courant | |
| FR2458948A1 (fr) | ||
| FR2616985A1 (fr) | Amplificateur differentiel a sorties differentielles et son application aux circuits de commutation de tetes de lecture pour magnetoscopes | |
| EP1102148B1 (fr) | Dispositif générateur de tension corrigé à basse température. | |
| EP1931030A1 (fr) | Préamplificateur de courant et comparateur de courant associé | |
| FR2706233A1 (fr) | Dispositif d'extraction de synchronisation d'un signal vidéo. | |
| EP0109106A1 (fr) | Circuit convertisseur de niveaux de signaux entre une logique de type saturée et une logique de type non saturée | |
| EP0353808B1 (fr) | Circuit de compensation de courant | |
| EP0750782B1 (fr) | Echantillonneur-bloqueur differentiel rapide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20090731 |