FR2754959A1 - Comparateur de phase a tres faible offset - Google Patents

Abstract

L'invention concerne un comparateur de phase recevant deux signaux logiques impulsionnels (H, CLK) et produisant sur une sortie (50) un courant de sortie (IOUT) représentatif des positions relatives d'impulsions dans les signaux logiques reçus, ce courant étant produit par une première et une seconde sources de courant (52, 54) commandées en fonction des états des signaux logiques reçus. Le comparateur comprend une boucle de rétroaction (70, 72, 74) pour asservir, lors de phases d'étalonnage, la valeur du courant (Ic) produit par l'une des sources de courant (54), dite asservie, en fonction de la valeur du courant (I0) produit par l'autre source de courant (52), dite de référence.

Description

Comparat-1- de phase a très faible offset.

La présente invention concerne un comparateur de phase à très faible offset. Elle trouve une application, par exemple, dans le domaine du traitement des signaux de synchronisation utilisés pour contrôler le balayage d'un faisceau d'électrons sur un écran de télévision ou de moniteur.

Pour contrôler l'affichage de données et d'images sur un écran de moniteur ou de télévision et, plus particulièrement, pour contrôler le balayage d'un faisceau d'électrons sur un écran, on utilise des signaux de synchronisation. Ces signaux de synchronisation s'ajoutent au signal utile, c'est-à-dire au signal représentatif des données ou images à afficher. Ils contiennent des informations temporelles permettant de repérer le début des lignes et le début des trames. En fonction de ces signaux, on commande des déflecteurs qui orientent le faisceau d'électrons balayant l'écran.

En pratique, les signaux de synchronisation sont des signaux logiques impulsionnels définis par la polarité, positive ou négative, de leurs impulsions, la fréquence de récurrence de ces impulsions et leur durée. La prise en compte des signaux de synchronisation se fait, généralement, par le biais de boucles à verrouillage de phase pour ce qui concerne la synchronisation horizontale.

Typiquement, une boucle à verrouillage de phase comprend un comparateur de phase pour comparer les phases respectives d'impulsions d'un signal logique impulsionnel de référence et d'impulsions de synchronisation, un filtre capacitif cortrnandé par le comparateur pour produire une tension représentative des positions relatives des impulsions comparées, un oscillateur contrôlé en tension (appelé communément VCO) pour produire une dent de scie en fonction de la tension produite par le filtre capacitif et un dispositif d'ajustement de phase pour produire le signal de référence.

L'objet d'un tel circuit est d'asservir la commande des déflecteurs de balayage en fonction des impulsions de synchronisation reçus.

La figure 1 illustre un comparateur de phase 2, de type connu, permettant d'asservir une boucle sur le milieu d'une impulsion périodique H.

I1 comprend
- deux entrées 4 et 6 pour recevoir un potentiel d'alimentation positif VCC et un potentiel de référence GND,
- deux entrées 8 et 10 pour recevoir des signaux logiques impulsionnels H et CLK, représentés sur les figures 2a et 2b, et
- une sortie 12 pour fournir un courant IQUT (représenté sur la figure 2c) à un filtre capacitif, représenté sur la figure 1 par une capacité 14, cette capacité étant chargée ou déchargée à courant constant.

La variation de la différence de potentiel VOUT aux bornes de la capacité 14 est représentative des positions relatives des impulsions des signaux CLK et H. Dans l'exemple illustré sur la figure 1, on suppose que les signaux CT.TC et H sont de polarité positive. La tension VOUT est fournie, dans l'exemple, à un oscillateur commandé en tension 16 qui produit le signal CHC et qui forme avec les autre éléments décrits une boucle à verrouillage de phase (on confond ici dans l'oscillateur 16, pour simplifier, l'oscillateur proprement dit de la boucle et le dispositif d'ajustement de phase produisant le signal de référence CLK).

On suppose ici que l'on souhaite asservir la tension produite VOUT sur le milieu des impulsions positives du signal H.

On considérera que la boucle est verrouillée si les fronts descendants correspondant à la fin des impulsions positives dans le signal CLK coïncident avec les milieux des impulsions positives dans le signal H.

Pour ce faire, on produit un signal logique CD de commande de décharge. On charge la capacité 14 à courant constant quand les signaux CLK et H sont simultanément à l'état haut (c'est-à-dire quand leurs impulsions positives se recouvrent). Le signal CD permet de décharger à courant constant la capacité 14 quand le signal H est à l'état haut et que le signal CLK est à l'état bas. Si on considère que les courants de charge et décharge sont égaux et que le comparateur est verrouillé, alors les durées des charges et des décharges sont égales. Lors de la charge, la tension VOUT passe d'une valeur V à une valeur V + dV et, lors de la décharge, cette tension VOUT revient à la valeur
V. Si la boucle n'est pas verrouillée, alors la charge et la décharge sont déséquilibrées et la valeur VOUT va varier dans un sens tendant à annuler le déséquilibre.

Pour produire le signal CD, le comparateur comprend une porte logique 18 de type ET. La porte 18 reçoit le signal CT sur un entrée inverseuse et le signal H sur une autre entrée. Elle produit le signal CD. Ainsi, quand le signal H est à l'état haut et que le signal . est à l'état haut, le signal CD est dans un premier état, l'état bas. Sinon, il est à l'état haut.

Le comparateur 2 comprend deux interrupteurs 20 et 22 commandés par les signaux H et CD. On suppose que les interrupteurs sont fermés (c'est-à-dire passants) quand le signal qui les commande est à l'état haut. Ils sont ouverts sinon.

L'interrupteur 20 permet de relier une source de courant 24 et un transistor bipolaire 26, de type PNP, montés entre les entrées 4 et 6. Soit 10 le courant produit par la source de courant 24. Le transistor 26, monté en diode, sert de transistor de référence d'un miroir de courant. Le courant 10 est recopié dans deux transistors bipolaires 28 et 30, de type PNP, dont les émetteurs sont reliés à l'entrée 4. Le collecteur du transistor 30 est relié à la sortie 12 et au collecteur d'un transistor bipolaire 32 de type NPN. L'émetteur de ce transistor est relié à la base et au collecteur d'un transistor bipolaire 34 de type NPN, monté en diode. Le collecteur du transistor 28 est relié d'une part à la base du transistor 32, d'autre part au collecteur d'un transistor bipolaire 36, de type NPN, et enfin à l'entrée 6 par le biais de l'interrupteur 22. Les émetteurs des transistors 34 et 36 sont reliés à l'entrée 6. Les bases de ces transistors sont reliées entre elles. Les transistors 36, 32 et 34 forment un miroir de courant dont le transistor de référence est le transistor 36, le transistor 32 permettant de compenser l'effet Early dans le transistor 34. On suppose que le miroir est de rapport 2.

Quand le signal H est à l'état bas, c'est-à-dire en dehors des impulsions de synchronisation, aucun courant ne circule dans les transistors 26, 28, 30, 32, 34 et 36 du comparateur. La sortie 12 est alors en haute impédance et la tension
VOUT ne varie pas.

Quand le signal H est à l'état haut et que le signal
CLK est à l'état haut, les interrupteurs 20 et 22 sont fermés. Le courant 10 circule dans les transistors 26, 28 et 30. Aucun courant ne circule dans les transistors 36, 32 et 34. On charge alors la capacité 14 avec le courant IOUT = 10.

Quand le signal H est à l'état haut et que le signal
CLK est à l'état bas, les interrupteurs 20 et 22 sont respectivement fermé et ouvert. Aux courants de base près, le transistor 36 est parcouru par un courant 10 et le transistor 34 est parcouru par un courant 2.in. On décharge alors la capacité 14 avec un courant TOUT = - 10.

Si le comparateur de phase est sans offset, le courant moyen de sortie est nul lorsque le comparateur est verrouillé sur le milieu des impulsions du signal H. Mais, si il y a un offset dI (supposé positif), c'est-à-dire si les courants de charge et de décharge n'ont pas la même valeur absolue, alors le comparateur ne se cale plus sur le milieu de l'impulsion. On crée un déphasage temporel dT permanent entre le système placé en amont du comparateur et le système produisant les impulsions H.

Supposons que le courant de charge soit IOUT = + 10 et que le courant de décharge soit IOUT = - 10 + dI
on a (T/2 - dT) . 10 = (T/2 + dT) (I0 - dI),
d'où l'on déduit dT = (dI . T / 2) / (2.I0 - dI).

Pour s'affranchir d'un déphasage temporel permanent, il apparaît nécessaire d'utiliser des sources de courant précises, en s'affranchissant au mieux des erreurs dues à l'effet Early, aux fuites de courant vers le substrat, aux courants de base des transistors, aux courants parasites induits par les commutations etc. Typiquement, on cherche à apparier au mieux les sources de courant positives et négatives en utilisant des miroirs de courant de taille suffisante et à produire un courant 10 suffisarment grand pour que les courants parasites soient négligeables. On doit alors tenir compte des courants de fuite vers le substrat et des erreurs dues aux courants dans les bases des transistors, ces courants étant proportionnels à la surface des composants. La réalisation de comparateurs de phase précis est, de ce fait, délicate.

Un problème supplémentaire provient du fait que l'on cherche actuellement à intégrer le plus grand nombre possible de composants dans les systèmes. Entre autre, on cherche à intégrer les capacités telles, par exemple, que la capacité 14 illustrée sur la figure 1. Cela amène, compte tenu des technologies utilisées à ce jour, à utiliser des capacités de faible valeur. Si les tensions aux bornes des capacités intégrées doivent garder le même ordre de grandeur que pour les capacités correspondantes non intégrées, cela suppose qu'on utilise des courants de charge et de décharge qui sont également de faible valeur, typiquement inférieure à quelques microampères. L'emploi de courants de faible valeur rend les systèmes très sensibles aux courants parasites et ce d'autant plus que cela interdit l'emploi de dispositifs de correction tels que les résistances de compensation au niveau des émetteurs des transistors.

Un but de l'invention est de proposer un comparateur de phase moins sensible aux phénomènes parasites nuisant à la précision et permettant de travailler avec de faibles courants.

Un autre but est de proposer un comparateur de faible complexité et occupant une surface peu importante.

Pour ce faire, on propose d'ajuster, de façon dynamique, les sources de courant produisant le courant de sortie, l'une par rapport à l'autre. On s'affranchit ainsi des problèmes d'appariement, ce qui simplifie la conception du comparateur et autorise le choix de courants de faible valeur et l'intégration de la capacité chargée et déchargée par le comparateur. De plus, on s'affranchit également de dérives technologiques de fabrication et de dérives en température.

Ainsi, l'invention concerne un comparateur de phase recevant deux signaux logiques impulsionnels et produisant un courant de sortie représentatif des positions relatives d'impulsions dans les signaux logiques reçus, ce courant étant produit par des première et seconde sources de courant commandées en fonction des états des signaux logiques. Il comprend une boucle de rétroaction pour asservir, lors de phases d'étalonnage, la valeur du courant produit par l'une des sources, dite asservie, en fonction de la valeur du courant produit par l'autre source, dite de référence.

D'autres avantages et particularités apparaîtront à la lecture de la description qui suit d'exemples de réalisation de l'invention, à lire conjointement aux dessins annexés dans lesquels
- la figure 1 représente un comparateur de phase selon l'état de la technique, réalisé en technologie bipolaire,
- les figures 2a à 2c représentant des chronogrammes de signaux de commande et de sortie d'un comparateur de phase,
- la figure 3 représente un premier exemple de comparateur selon l'invention,
- la figure 4 représente un deuxième exemple de comparateur selon l'invention,
- la figure 5 représente un troisième exemple de comparateur selon l'invention,
- les figures 6a et 6b représentent des chronogrammes de signaux de sortie de comparateurs,
- la figure 7 représente un exemple de réalisation du comparateur de la figure 5.

La figure 3 illustre un comparateur de phase 400 réalisé conformément à l'invention.

Il comprend
- deux entrées 42 et 44 pour recevoir un potentiel d'alimentation positif VCC et un potentiel de référence GND,
- deux entrées 46 et 48 pour recevoir des signaux logiques impulsionnels H et CLK, et
- une sortie 50 pour fournir un courant de sortie IOUT à un filtre capacitif, représenté sur la figure 3 par une capacité 76, cette capacité étant chargée ou déchargée à courant constant.

La variation de la différence de potentiel VOUT aux bornes de la capacité 76 est représentative des positions relatives des impulsions des signaux CLK et H. Dans l'exemple illustré sur la figure 3, on suppose que les signaux CLK et H sont de polarité positive. De même que dans l'état de la technique, la tension VOUT est typiquement fournie à un oscillateur commandé en tension, non représenté, qui produit le signal CLK et forme, avec le comparateur et la capacité, une boucle à verrouillage de phase.

De même que dans 1' exemple illustré sur la figure 1, on souhaite asservir la tension produite VOUT sur le milieu des impulsions positives du signal H. On considérera que la boucle est verrouillée si les fronts descendants correspondant à la fin des impulsions positives dans le signal CLK coïncident avec les milieux des impulsions positives dans le signal H.

Le comparateur 400 comprend deux sources de courant 52 et 54 pour produire le courant de sortie lOUT. La source de courant 52, dite de référence, produit un courant de référence
Iref. La source de courant 54, dite asservie, est commandée en tension et produit un courant variable Ic. Ces sources de courant sont montées en série entre l'entrée 42 et l'entrée 44. Deux interrupteurs 56 et 58, montés en série entre les sources de courant, permettent de les isoler l'une de l'autre et d'un noeud
A correspondant au noeud commun aux interrupteurs. Ce noeud A est relié à la sortie 50 par le biais d'un interrupteur 60. De la sorte, quand les interrupteurs 56 et 58 sont fermés (c'est-à-dire passants) et que l'interrupteur 60 est ouvert, on relie les sources de courant en série et la sortie est isolée. Quand l'interrupteur 60 est fermé, on relie la sortie 50 à la source de courant 52 ou à la source de courant 54, selon que l'interrupteur 56 est fermé ou que l'interrupteur 58 est fermé. On charge donc la capacité 76 avec la source de courant 52 (IOUT = Iref) et on la décharge avec la source de courant 54 (IOUT = - Ic).

Le circuit 400 comprend un circuit de commande produisant des signaux de commande des interrupteurs à partir des signaux H et r'T reçus.

On supposera, dans l'exemple décrit, que les interrupteurs sont fermés quand ils reçoivent un signal de commande à l'état haut et qu'ils sont ouverts sinon.

L'interrupteur 56 reçoit un signal logique GC de commande de charge et 1'interrupteur 58 reçoit un signal logique
GD de commande de décharge. L'interrupteur 60 reçoit le signal H comme signal de commande.

Les signaux GC et GD sont tels qu'ils sont à l'état haut quand le signal H est à l'état bas, c'est-à-dire en l'absence d'impulsions dans ce signal impulsionnel supposé être de polarité positive. Les interrupteurs 56 et 58 sont alors reliés entre eux et isolés de la sortie 50. On procède alors à un étalonnage des sources de courant 52 et 54.

Quand le signal H est à l'état haut, l'interrupteur 60 est fermé. Les signaux GC et GD sont respectivement à l'état haut et à l'état bas quand le signal CLK est à l'état haut. On charge alors la capacité 76. Inversement, les signaux GC et GD sont respectivement à l'état bas et à l'état haut quand le signal CLK est à l'état bas. On décharge alors la capacité 76.

Dans l'exemple, on produit le signal GC à l'aide d'une porte logique 62 de type ET et d'une porte logique 64 de type OU.

La porte 62 reçoit les signaux H et CLK sur deux entrées. La porte 64 a une entrée reliée à une sortie de la porte 62 et une deuxième entrée recevant un signal /H. Le signal /H est l'inverse du signal H et est produit, typiquement, par un inverseur (non représenté sur la figure). On produit le signal GD à l'aide d'une porte logique 66 de type ET et d'une porte logique 68 de type OU.

La porte 66 reçoit les signaux H et CLK sur deux entrées, le signal CLK étant reçu sur une entrée inverseuse. La porte 68 a une entrée reliée à une sortie de la porte 66 et une deuxième entrée recevant le signal /H. Bien entendu, on pourra utiliser une autre configuration de portes logiques pour produire les signaux GC et GD, par exemple une configuration en logique négative. De même, on adaptera sans difficulté le circuit de production des signaux de commande si les signaux impulsionnels reçus en entrée sont de polarités négatives, si ils sont de polarités différentes, ou si l'on souhaite asservir la tension
VOUT selon une relation différente entre les phases des impulsions reçues.

Dans l'exemple décrit on asservit, lors des phases d'étalonnage, la valeur du courant Ic produit par la source de courant 54 en fonction du courant Iref produit par la source de courant 52 (on pourra choisir indifféremment d'asservir le courant Iref au courant Ic).

Pour assurer l'étalonnage, le comparateur 400 comprend une boucle de rétroaction formée d'un amplificateur différentiel à transconductance 70, d'une capacité 72 et d'un interrupteur 74 placé entre une sortie de l'amplificateur 70 et la capacité 72.

L'amplificateur 70 reçoit le potentiel du noeud A, noté
VA, sur son entrée "+". Il reçoit un potentiel de référence Vref, compris entre les potentiels VCC et GND, sur son entrée "-". Il produit un courant Icomp dont la valeur est représentative de la différence de potentiel entre ses entrées. Ce courant charge ou décharge la capacité 72 quand l'interrupteur 74 est fermé. On note Vc la différence de potentiel aux bornes de la capacité 72.

Cette tension est utilisée pour commander la source de courant 54.

L'interrupteur 74 est commandé par le signal /H. En phase d'étalonnage, on adapte la tension Vc de sorte à égaler les courants produits par les sources de courant 52 et 54. La capacité 72 est alors utilisée comme convertisseur couranttension. Lors des impulsions dans le signal H, on ouvre l'interrupteur 74. La capacité 72 est alors utilisée comme cellule de mémorisation et permet de maintenir la tension Vc de commande de la source de courant 54.

Lors des phases d'étalonnage, si Iref > Ic alors VA augmente. Inversement, si Iref < Ic alors VA diminue. L'amplificateur 70 ajuste le courant Icomp et la tension Vc de telle sorte que la valeur de VA soit stabilisée, c' est-à-dire que les courants Iref et Ic soient égaux. Va est alors égal à Vref, qui pourra être fixé, par exemple, à VCC/2. On veillera bien sûr à choisir Vref de sorte que les sources de courant ne soient pas en régime de saturation si on les réalise en utilisant des transistors bipolaires ou en régime linéaire si on utilise des transistors à effet de champ. De préférence, les entrées de l'amplificateur 70 et l'entrée de commande de la source 54 seront à courant nul (entrées sur des grilles de transistors MOS ou sur des transistors bipolaires à courant base compensé) pour minimiser les courants parasites dans le comparateur.

La figure 4 illustre un comparateur 402 amélioré. I1 comprend les mêmes éléments (portant les mêmes références) que le comparateur 400.

A la différence du comparateur 400, l'entrée "-" de l'amplificateur 70 est reliée à la sortie 50, de sorte que le potentiel auquel est comparé le potentiel VA est le potentiel
VOUT de sortie et non plus un potentiel fixe.

De la sorte, les capacités parasites au noeud A sont préchargées lors des phases d'équilibrage au même potentiel que la capacité 76. On annule ainsi les courants parasites lors de la fermeture de l'interrupteur 60. L'effet Early des sources de courant est pris en compte, par construction, dans la boucle d'asservissement de la source 54. Notons T la largeur temporelle des impulsions dans le signal H et C la valeur. de la capacité 76.

L'effet Early devient négligeable, même si on utilise des sources réalisées à partir de transistors à effet de chaNp, si T.Iref /C = dvwr est suffisamment petit (par exemple de 1' ordre de la centaine de millivolts pour une alimentation de 5 volts). En pratique, dans le domaine de l'affichage sur un écran, cette condition de faible variation est généralement réalisée.

La connexion des entrées de l'amplificateur 70 aux bornes de l'interrupteur 60 permet donc de simplifier la réalisation des sources de courant, le montage assurant dynamiquement une symétrie quasi parfaite des courants de charge et de décharge. L'amplificateur 70 peut lui-même être très simple, le comparateur étant peu sensible à son éventuel offset.

On peut ainsi réaliser un comparateur en technologie
MOS qui présente l'avantage d'autoriser une plus grande intégration que les comparateurs réalisés en technologie bipolaire, sans que l'utilisation de la technologie MOS induise une perte de précision.

La figure 5 illustre un comparateur 404 amélioré. Il comprend les mêmes éléments (portant les mêmes références) que le comparateur 402, à l'exception des interrupteurs 56 et 58. Les interrupteurs 56 et 58 sont remplacés par des commutateurs 560 et 580. De la sorte, quand une source de courant est isolée du noeud
A, on la relie à un noeud de potentiel donné. On peut ainsi limiter le temps de désaturation éventuelle des sources de courant (en technologie bipolaire) et de charge des capacités parasites (en technologie bipolaire et en technologie MOS), les sources de courant produisant un courant même quand elles sont isolées du noeud A.

Dans l'exemple illustré, le comparateur 404 comprend un amplificateur 78 de gain unitaire permettant de ramener le potentiel de la sortie 50 vers les commutateurs 560 et 580. De la sorte, les noeuds auxquels sont reliées les sources de courant quand elles sont isolées du noeud A sont au potentiel VOUT de la sortie 50. On pourrait utiliser un potentiel différent du potentiel VOUT. L'utilisation du potentiel VOUT permet de précharger les capacités parasites des sources de courant au potentiel VOUT et de s'affranchir de transferts de charges lors des commu- tations.

Pour limiter la création de courants parasites, on utilisera de préférence un amplificateur 78 ne prélevant pas de courant, par exemple un amplificateur de type MOS monté en suiveur de tension.

La figure 6a illustre la forme de la tension de sortie
VOUT quand la boucle est verrouillée sur le milieu des impulsions du signal H et quand les courants Iref et Ic sont égaux.

Supposons que VOUT = Vi en dehors des impulsions dans le signal
H. Soit T la durée des impulsions et ti un instant auquel apparaît une impulsion. Entre ti et ti + tc, on va charger la capacité 76. VOUT atteint une valeur Vi + dV. Entre ti + tc et (ti + tc) + tdc on va décharger la capacité 76, l'instant ti + tc + tdc correspondant à la fin de l'impulsion. On a tc = tdc si le comparateur est verrouillé sur le milieu de l'impulsion. Avec Ic = Iref, on a VOUT = Vi à l'instant ti + tc + tdc.

L'invention permet d'obtenir des pentes de charge et de décharge égales en valeur absolue.

Telle qu'illustrée par la figure 5, l'invention permet d'éviter de voir apparaître le phénomène parasite illustré sur la figure 6b. Sur la figure 6b, la tension VOUT passe de Vi à Vi + dV entre ti et ti + tc. Au moment de la commutation pour relier la sortie à la source de courant 54, qui est par exemple réalisée en technologie MOS, supposons qu'un appel de courant survienne pour charger les capacités parasites associées à la source de courant. La tension de sortie passe de Vi + dV à une valeur Vi + dV - dVe. Si l'étalonnage de la source de courant 54 est parfait, on décharge la capacité 76 selon une pente égale en valeur absolue à la pente de charge. A l'instant ti + tc + tdc, on a alors VOUT = Vi - dVe. On va alors modifier la phase du signal
CLK pour ramener la tension VOUT à la valeur Vi. Le comparateur 404 permet d'atténuer le décalage en sortie du comparateur, voire de l'éviter, sans avoir à concevoir de sources de courant optimisées pour minimiser les phénomènes parasites de type capacitif.

La figure 7 illustre un exemple de réalisation du comparateur 404 en technologie MOS. Les entrées des signaux H et
CLK et le circuit de production des signaux de commande GC et GD des commutateurs 560 et 580 ne sont pas représentés. Deux entrées 42 et 44 reçoivent les potentiels VCC et GND. La sortie 50 fournit le courant IOUT à une capacité 76, cette capacité étant chargée ou déchargée à courant constant. Cette capacité pourra être intégrée avec le comparateur.

La source de courant 52 comprend une source de courant stable 520 produisant le courant Iref et deux transistors 521 et 522 de type MOS à canal P. Les transistors 521 et 522 forment un miroir de courant. La source de courant 520 est montée en série avec le transistor 521, entre les entrées 42 et 44. Le transistor 521 a sa grille de commande reliée à son drain et est utilisé comme transistor de référence du miroir de courant. Le courant
Iref est recopié dans le transistor 522. Les grilles de commande des transistors 521 et 522 sont reliées. La source du transistor 522 est au potentiel VCC.

Le drain du transistor 522 est relié à l'une des extrémités de canaux de deux interrupteurs 561 et 562 de type CMOS, qui forment le commutateur 560. L'interrupteur 561 reçoit le signal GC sur la grille de commande de son transistor à canal N et le signal /GC, inverse du signal GC, sur la grille de comnande de son transistor à canal P. L'interrupteur 562 reçoit le signal /GC sur la grille de comnande de son transistor à canal N et le signal GC sur la grille de oetwnande de son transistor à canal P.

La source de courant 54 est un transistor de type MOS à canal N. Sa source est reliée à l'entrée 44. Son drain est relié à l'une des extrémités de canaux de deux interrupteurs 581 et 582 de type CMOS, qui forment le commutateur 580. L'interrupteur 581 reçoit le signal GD sur la grille de commande de son transistor à canal N et le signal /CD, inverse du signal GD, sur la grille de commande de son transistor à canal P. L'interrupteur 582 reçoit le signal /GD sur la grille de commande de son. transistor à canal
N et le signal GD sur la grille de commande de son transistor à canal P.

Les autres extrémités des canaux des interrupteurs 561 et 581 sont reliées entre elles et à l'entrée "+" de l'amplificateur 70. On note A le noeud commun aux interrupteurs 561 et 581 et à l'amplificateur 70.

L'interrupteur 60 est un interrupteur de type CMOS. Il reçoit le signal H sur la grille de commande de son transistor à canal N et le signal /H sur la grille de commande de son transistor à canal P. Le noeud A est relié à la sortie 50 par le biais du canal de cet interrupteur.

L'amplificateur 70, de type classique, comprend trois transistors 701, 702 et 703 de type MOS à canal P et deux transistors 704 et 705 de type MOS à canal N. Les grilles de commande des transistors 701 et 702 forment respectivement les entrées "+" et "-" de l'amplificateur. Leurs sources sont reliées à l'entrée 42 par le biais du canal du transistor 703. La grille de commande du transistor 702 est reliée à la sortie 50. La grille de commande du transistor 703 est reliée à la grille de comnande du transistor 521. Les transistors 703 et 521 la grille de commande du transistor 54 par le biais du canal de cet interrupteur.

La valeur du courant Ic produit par la source de courant 54 varie en fonction du courant Iref produit par la source de courant 52. L'amplificateur produit un courant Icomp dont la valeur est représentative de la différence de potentiel entre ses entrées. Ce courant charge ou décharge la capacité 72 quand l'interrupteur 74 est fermé, c'est-à-dire quand le signal H est à l'état bas. On note Vc la différence de potentiel aux bornes de la capacité 72. Les interrupteurs 561 et 581 sont fermés quand le signal H est à l'état bas.

Lors des phases d'étalonnage, si Iref > Ic alors VA augmente. Le courant Icomp est alors positif et on charge la capacité 72. La tension grille-source du transistor 54 augmentant, on augmente la valeur de Ic. Inversement, si Iref < Ic alors VA diminue. Le courant Icomp est alors négatif et on décharge la capacité. La tension grille-source du transistor 54 diminuant, la valeur de Ic diminue. L'amplificateur 70 ajuste le courant Icomp et la tension Vc de telle sorte que la valeur de VA soit stabilisée, c'est-à-dire que les courants Iref et Ic soient égaux. Va est alors égal à VOUT.

En phase de charge ou de décharge de la capacité 76, l'interrupteur 60 est fermé et l'interrupteur 74 est ouvert. Les interrupteurs 561 et 581 sont ouverts ou fermés selon que l'on charge ou que l'on décharge la capacité.

L'amplificateur 78 comprend quatre transistors 781, 782, 783 et 787 de type MOS à canal P et trois transistors 784, 785 et 786 de type MOS à canal N. Les sources des transistors 781 et 782 sont reliées à l'entrée 42 par le biais du canal du transistor 783. La grille de commande du transistor 781 est reliée à la sortie 50. La grille de commande du transistor 783 est reliée à la grille de commande du transistor 521. Les transistors 783 et 521 forment un miroir de courant. Les transistors 784 et 785 forment un miroir de courant dont le transistor 785 est le transistor de référence. Les grilles de commande des transistors 784 et 785 sont reliées entre elles et au drain du transistor 785. Leurs sources sont reliées à l'entrée 44. Leurs drains sont reliés respectivement aux drains des transistors 781 et 782. Le drain du transistor 781 est relié à la grille de commande du transistor 786. Le canal de ce transistor 786 est monté en série avec le canal du transistor 787, entre les entrées 42 et 44. Les drains de ces transistors sont reliés à la grille de commande du transistor 782 et forment la sortie de l'amplifi- cateur 78. On choisit le transistor 787 de telle sorte qu'il fournisse 2.Iref et le transistor 786 de telle sorte qu'il puisse absorber 3.Iref. La sortie de l'amplificateur 78 est reliée aux extrémités des canaux des interrupteurs 562 et 582 qui ne sont pas reliées aux sources de courant 52 et 54.

Le potentiel sur la sortie de l'amplificateur 78 est, aux offsets près, égal au potentiel présent sur la sortie 50.

Selon que l'on charge ou que l'on décharge la capacité 76, l'interrupteur 582 ou l'interrupteur 562 sera fermé. Dans le premier cas, le transistor 787 fournit Iref à l'interrupteur 582. Dans le second cas, l'interrupteur 562 fournit Iref au transistor 786.

Claims (8)

REVENDICATIONS

1 - Comparateur de phase recevant deux signaux logiques impulsionnels (H, CLK) et produisant sur une sortie (50) un courant de sortie (IOUT) représentatif des positions relatives d'impulsions dans les signaux logiques reçus, ce courant étant produit par des première et seconde sources de courant (52, 54) commandées en fonction des états des signaux logiques reçus, caractérisé en ce qu'il comprend une boucle de rétroaction (70, 72, 74) pour asservir, lors de phases d'étalonnage, la valeur du courant (Ic) produit par l'une des sources de courant (54), dite asservie, en fonction de la valeur du courant (Iref) produit par l'autre source de courant (52), dite de référence.

2 - Comparateur selon la revendication 1, caractérisé en ce que les sources de courant (52, 54) sont montées en série, le courant de sortie (IOUT) étant produit en reliant la sortie (50) à un noeud (A) commun à ces sources et en ce qu'il comprend un premier amplificateur (70) pour comparer le potentiel (VA) de ce noeud à un potentiel de référence et commander en fonction du résultat de la comparaison la source de courant asservie (54), la sortie (50) étant alors isolée de ce noeud commun par des premiers moyens d'isolement (60).

3 - Comparateur selon la revendication 2, caractérisé en ce que le potentiel de référence est le potentiel (VOUT) présent sur la sortie (50) du comparateur.

4 - Comparateur selon l'une des revendications 2 ou 3, caractérisé en ce que l'amplificateur (70) est un amplificateur à transconductance chargeant une capacité (72) de mémorisation lors de la phase d'étalonnage, la différence de potentiel (Vc) aux bornes de cette capacité contrôlant le courant (Ic) produit par la source de courant asservie (54), cette capacité étant isolée de l'amplificateur par des seconds moyens d'isolement (74) lors de la production du courant de sortie.

5 - Comparateur selon l'une des revendications 2 à 4, caractérisé en ce qu'il comprend des moyens de commutation (56, 58) pour relier sélectivement la sortie (50) à l'une ou l'autre des sources de courant (52, 54), de sorte à produire un courant de sortie (IOUT) positif quand on relie cette sortie à l'une des sources (52) et un courant négatif quand on la relie à l'autre source (54).

6 - Comparateur selon la revendication 5, caractérisé en ce que les moyens de commutation comprennent des corrtutateurs (560, 580) pour relier sélectivement les sources de courant à la sortie ou à un ou des noeuds portés à des potentiels tel que les sources de courants soient toujours conductrices.

7 - Comparateur selon la revendication 6, caractérisé en ce qu'il comprend un second amplificateur (78) monté entre la sortie (50) et les moyens de commutation de sorte que le ou les noeuds auxquels sont reliées les sources de courant quand elles sont isolées de la sortie sont portés à un potentiel sensiblement égal au potentiel présent sur la sortie.

8 - Comparateur selon la revendication 7, caractérisé en ce que le second amplificateur (78) est monté en suiveur de tension.