FR2660814A1

FR2660814A1 - Frequency-summing circuit

Info

Publication number: FR2660814A1
Application number: FR9004443A
Authority: FR
Inventors: Zorzan Philippe
Original assignee: Schlumberger SA
Current assignee: Schlumberger SA
Priority date: 1990-04-06
Filing date: 1990-04-06
Publication date: 1991-10-11

Abstract

The circuit according to the present invention makes it possible to obtain a summing of a high frequency (F1) with a very much lower frequency (f0). It comprises a first phase-slaving loop (10) having a voltage-controlled oscillator (14) producing the frequency (F1), and a second phase-slaving loop (20) supplying the sum (F2) of the two frequencies (F1 + f0). These two loops (10, 20) are linked by means of a frequency-mixer circuit (23) inserted into the return line of the summing loop (20). The output of the mixer (23) passes through a low-pass filter (25), before being applied to the input of a phase comparator (21), associated with the second summing loop. The reference input of the comparator (21) receives the frequency (f0). The circuit also comprises a loop guidance system (30) connected between the control inputs of the oscillators (14, 24) of the respective loops, making it possible to deflect any frequency control variation from the oscillator (14) producing (F1), to the oscillator producing the summing frequency (F2), so as to prevent the condition F1 > F2, which would tend to cause the summing loop (20) to diverge.

Description

Circuit sommateur de fréquences
La présente invention concerne un circuit électronique destiné à produire des signaux de fréquence ajustable de manière très précise autour d'une fréquence de base.Summing circuit of frequencies
The present invention relates to an electronic circuit for producing frequency signals that can be adjusted very precisely around a base frequency.

Elle concerne plus particulièrement un sommateur de fréquences à boucle à asservissement de phase, produisant un signal de sortie dont la fréquence (F2) est égale à la somme d'une première fréquence relativement élevée (F1), et d'une deuxième fréquence ajustable, relativement basse, (fi). Cette dernière fréquence agit donc comme une fréquence de décalage par rapport à la première fréquence (F1). It relates more particularly to a phase-locked loop frequency generator, producing an output signal whose frequency (F2) is equal to the sum of a first relatively high frequency (F1), and a second adjustable frequency, relatively low, (fi). This latter frequency therefore acts as an offset frequency with respect to the first frequency (F1).

Le signal de fréquence élevée (F1) peut être produit au sein du circuit sommateur, alors que le signal de basse fréquence (fO) peut être fourni extérieurement. The high frequency signal (F1) can be produced within the summing circuit, while the low frequency signal (f0) can be provided externally.

Un tel circuit permet d'obtenir un signal de sortie de haute fréquence (F2), dont la valeur peut être contrôlée sur une plage étroite avec une grande résolution, du fait que l'on agit par modification d'une composante de fréquence (fO) très nettement inférieure à la fréquence de sortie (F2). Such a circuit makes it possible to obtain a high frequency output signal (F2), whose value can be controlled over a narrow range with a high resolution, since it acts by modifying a frequency component (f0). ) much lower than the output frequency (F2).

L'utilisation d'une boucle à asservissement de phase dans le circuit de la présente invention confère une compensation automatique d'éventuelles dérives dues, par exemple, au vieillissement des composants, aux écarts de température ou aux variations de tensions d'alimentation. The use of a phase-locked loop in the circuit of the present invention provides automatic compensation for any drifts due, for example, to component aging, temperature differences, or variations in supply voltages.

Le circuit sommateur de fréquences de la présente invention trouve donc de nombreuses applications dans les systèmes numériques et analogiques où l'on désire obtenir un signal de fréquence ajustable définie avec précision et ayant une grande stabilité temporelle. The frequency summation circuit of the present invention therefore has many applications in digital and analog systems where it is desired to obtain an adjustable frequency signal that is precisely defined and has a high temporal stability.

Par exemple, il est possible de mettre en oeuvre un tel circuit pour réaliser un synthétiseur de fréquences servant à fournir des signaux d'entrée à un analyseur de transmissions numériques. Dans un tel système, un signal de la première fréquence (F1) correspondrait de manière approximative à la fréquence de sortie désirée, le second signal ajustable (fO) s'ajoutant à la première fréquence afin d'obtenir une fréquence de sortie (F2) réglée avec précision. A titre indicatif, la fréquence F1 peut être de l'ordre de 30 à 35 MHz, alors que la fréquence f0 peut elle être de l'ordre de 300 KHz, avec une résolution de 10 Hz répercutée sur la fréquence de sortie.Il est bien entendu que ces valeurs, ainsi que celles qui suivent dans la description, n'ont aucun caractère restrictif mais servent seulement à aider à la compréhension de l'invention. For example, it is possible to implement such a circuit to provide a frequency synthesizer for providing input signals to a digital transmission analyzer. In such a system, a signal of the first frequency (F1) would correspond approximately to the desired output frequency, the second adjustable signal (fO) adding to the first frequency to obtain an output frequency (F2) precisely adjusted. As an indication, the frequency F1 may be of the order of 30 to 35 MHz, while the frequency f0 may be of the order of 300 KHz, with a resolution of 10 Hz reflected on the output frequency. of course these values, as well as those which follow in the description, are not restrictive but serve only to aid the understanding of the invention.

Il est connu d'utiliser un circuit à oscillateur à verrouillage de phase permettant d'obtenir en sortie un signal dont la fréquence, par rapport à celle fournie en référence à l'oscillateur, est décalée par une petite fréquence de décalage f1 introduite au niveau du comparateur. Un tel circuit est montré sur la figure 1. It is known to use a phase-locked oscillator circuit which makes it possible to obtain at the output a signal whose frequency, with respect to that provided with reference to the oscillator, is shifted by a small frequency of offset f1 introduced at the level of the oscillator. of the comparator. Such a circuit is shown in FIG.

De manière générale, ce type de circuit se compose d'un oscillateur à verrouillage de phase classique 1, constitué par les blocs fonctionnels encadrés en pointillé dans la figure, auquel s'ajoutent un multiplicateur 2 et un filtre passe-bas 3 dans la boucle entre la sortie de l'oscillateur commandé par tension la et l'entrée du comparateur de phase lc. In general, this type of circuit consists of a conventional phase-locked oscillator 1, constituted by the dotted-framed functional blocks in the figure, plus a multiplier 2 and a low-pass filter 3 in the loop. between the output of the voltage-controlled oscillator la and the input of the phase comparator 1c.

On applique au multiplicateur 2 d'une part la fréquence de référence fréf, et d'autre part le signal de sortie de l'oscillateur la, de fréquence fO. La sortie du multiplicateur 2 comprend la somme et la différence entre fréf et fO. La somme est éliminée par un filtre passe-bas 3, de sorte que l'on applique au comparateur de phase lc la fréquence de sortie f réf - fo La sortie du comparateur est ensuite traitée par un filtre passe-bas lb de manière à ce que seule un signal fonction de la différence des fréquences f1 et (fréf-fO) soit retenu. La sortie de ce filtre est alors le signal destiné à contrôler l'oscillateur la. The multiplier 2 is applied on the one hand to the reference frequency fre, and on the other hand to the output signal of the oscillator la, of frequency f0. The output of multiplier 2 includes the sum and the difference between freq and f0. The sum is eliminated by a low-pass filter 3, so that the output frequency f ref - 0 is applied to the phase comparator lc. The output of the comparator is then processed by a low-pass filter lb so that that only a signal function of the difference of the frequencies f1 and (fref-f0) is retained. The output of this filter is then the signal intended to control the oscillator la.

Selon la fréquence de décalage f1, l'oscillateur asservi en tension la oscillera sur une fréquence telle que
fréf - o = l ; d'où fo = fréf f1
Il est donc en principe possible, par décalages des fréquences, d'obtenir toutes les fréquences désirées avec une précision égale à la fréquence de référence.According to the offset frequency f1, the voltage-controlled oscillator will oscillate on a frequency such that
freq - o = l; where fo =
It is therefore possible in principle, by frequency shifts, to obtain all the desired frequencies with an accuracy equal to the reference frequency.

Toutefois, ce type de circuit présente des limitations dans son fonctionnement, le rendant incompatible aux applications telles que celle de l'exemple décrit ci-dessus. Plus particulièrement, un tel circuit ne peut fonctionner correctement lorsqu'il est nécessaire d'effectuer une sommation de fréquence fo = fl + fréf dans les conditions suivantes
i) f réf f1 et fs
ii) une grande dynamique de f1 (et donc de fO) ; par exemple lorsque L f1 = quelques fréf.However, this type of circuit has limitations in its operation, making it incompatible with applications such as that of the example described above. More particularly, such a circuit can not function properly when it is necessary to perform a frequency summation fo = fl + freq under the following conditions
i) ref f1 and fs
ii) a large dynamic of f1 (and hence of fO); for example when L f1 = a few freq.

En effet, dans ce cas les problèmes rencontrés sont de deux ordres. Indeed, in this case the problems encountered are of two kinds.

Premièrement, il peut y avoir des problèmes d'accrochage de la boucle si f1 > fO, ce qui est possible du fait des grandes dynamiques de ces fréquences et de la faible différence visée en final entre f1 et fO. Dans ce cas, on peut avoir soit un accrochage à la fréquence f0 = î - f réf' Si l'on utilise un comparateur de type analogique, soit aboutir à un état permanent "non accroché" de la boucle, si l'on utilise un comparateur de phase numérique;;
Deuxièmement, si f0 et f1 sont suffisamment éloignées pour que f0 - f1 soit supérieure à la fréquence de coupure du filtre passe-bas 3, le signal en sortie peut être atténué à un degré tel qu'il puisse n'y avoir effectivement plus de signal de retour de boucle à l'entrée du comparateur de phase lc. La boucle est alors dans un état "non accroché" permanent.Firstly, there may be problems with the looping of the loop if f1> fO, which is possible because of the large dynamics of these frequencies and the small difference targeted in the final between f1 and f0. In this case, it is possible to have either an attachment to the frequency f0 = 1 -f ref 'If an analog type comparator is used, or to end up in a permanent state "not hooked" of the loop, if one uses a digital phase comparator;
Secondly, if f0 and f1 are sufficiently far apart for f0-f1 to be greater than the cut-off frequency of the low-pass filter 3, the output signal can be attenuated to such a degree that there can effectively be no more loop return signal at the input of the phase comparator 1c. The loop is then in a permanent "unhooked" state.

L'objet principal de la présente invention est donc de résoudre les problèmes cités. The main object of the present invention is therefore to solve the problems mentioned.

La présente invention a aussi pour objet un circuit sommateur de fréquence de grande stabilité et de précision, relativement simple à réaliser et capable de fonctionner avec des fréquences de sommation susceptibles d'augmenter ou de diminuer de manière discontinue. The present invention also relates to a frequency summation circuit of high stability and accuracy, relatively simple to perform and able to operate with summing frequencies may increase or decrease discontinuously.

Ces objets sont réalisés par un circuit sommateur de fréquence à boucle à asservissement de phase produisant en sortie un signal de fréquence (F2) égale à la somme d'une première fréquence (F1) et d'une deuxième fréquence (fi), le circuit comprenant
- une première boucle à asservissement de phase ayant un oscillateur commandé par tension produisant en sortie un signal de ladite première fréquence (F1)
- une deuxième boucle à asservissement de phase recevant comme signal de consigne un signal de fréquence égale à ladite deuxième fréquence (fi), et ayant un oscillateur commandé par tension destiné à fournir en sortie un signal de fréquence (F2) égale à la somme de ladite première fréquence (F1) et ladite deuxième fréquence (fo)
- un circuit mélangeur de fréquence inséré dans la ligne de retour de boucle de ladite deuxième boucle et comportant une première entrée, en amont, recevant le signal de sortie de ladite deuxième boucle, une deuxième entrée recevant le signal de sortie de ladite première boucle et une sortie, en aval, sur laquelle est délivré un signal de mélange ayant au moins une composante de fréquence de valeur égale à la valeur de la fréquence (F2) du signal de sortie de ladite deuxième boucle, moins la valeur de la fréquence (F1) de sortie de ladite première boucle, le signal de mélange étant comparé avec le signal de consigne à l'entrée de la deuxième boucle ; et
- un moyen de liaison reliant l'entrée de commande en tension de l'oscillateur de ladite première boucle à l'entrée de commande en tension de l'oscillateur de ladite deuxième boucle, de manière qu'un signal représentatif de la tension de contrôle de ladite première boucle constitue une composante de la tension de commande de ladite deuxième boucle.These objects are produced by a phase-locked loop frequency summation circuit producing at output a frequency signal (F2) equal to the sum of a first frequency (F1) and a second frequency (fi), the circuit comprising
a first phase locked loop having a voltage controlled oscillator outputting a signal of said first frequency (F1)
a second phase-locked loop receiving as a reference signal a signal of frequency equal to said second frequency (fi), and having a voltage-controlled oscillator intended to output a frequency signal (F2) equal to the sum of said first frequency (F1) and said second frequency (fo)
a frequency mixing circuit inserted in the loop return line of said second loop and having a first input, upstream, receiving the output signal of said second loop, a second input receiving the output signal of said first loop and an output, downstream, on which is delivered a mixing signal having at least one frequency component of value equal to the value of the frequency (F2) of the output signal of said second loop, minus the value of the frequency (F1 ) of said first loop, the mixing signal being compared with the setpoint signal at the input of the second loop; and
a link means connecting the voltage control input of the oscillator of said first loop to the voltage control input of the oscillator of said second loop, so that a signal representative of the control voltage said first loop constitutes a component of the control voltage of said second loop.

Avantageusement, ladite liaison comprend un amplificateur de gain A ajustable, dont le gain est voisin de l'unité. Advantageously, said link comprises an adjustable gain amplifier A, whose gain is close to unity.

La présente invention sera plus aisément comprise à la lecture de la description suivante, faite en relation avec les dessins ci-joints dans lesquels
- la figure 1 est un schéma fonctionnel d'un circuit connu, à base d'un oscillateur à asservissement de phase, permettant de combiner deux fréquences par décalage de fréquence
- la figure 2 est un schéma fonctionnel d'un circuit sommateur de fréquences à asservissement de phase selon l'invention ;
- la figure 3 représente la fonction de transfert du comparateur de la figure 2 pour des écarts de phase allant de -2T à +2X;
- les figures 4a, 4b, 4c représentent des chronogrammes de signaux d'entrée et de sortie du comparateur fréquence/phase de la figure 3, lorsque f0 < |F2 - F1|, f0 = |F2 - F1|, f0 > | F2 - F1|, respectivement ;;
- la figure 5 représente la tension à la sortie du comparateur durant les étapes successives de comparaison des fréquences, d'asservissement en phase, et de boucle accrochée, lorsque F2 > F1 et à partir de la condition F2 - F1 > fo
- la figure 6 montre le décalage de phase entre f0 et IF2 - F1l à l'entrée du comparateur de la figure 3 lors d'une variationA2 positive sur le signal de sortie de l'oscillateur commandé par tension
- la figure 7 montre les éléments constitutifs d'un limiteur utilisé dans la boucle génératrice de la fréquence F2 selon l'invention ;;
- la figure 8 montre les courbes de réponse G1 (V1) et
G2(V1) des oscillateurs commandés par tension, respectivement pour les boucles génératrices de F1 et de F2, en fonction des valeurs de tensions V1 destinées à contrôler la fréquence F1, et après réglage aux points de fonctionnement à OV à l'entrée desdits oscillateurs
- la figure 9 montre les courbes de réponse de la figure 8 après réglage final du circuit au moyen de l'amplificateur à gain A ajustable de ladite liaison selon l'invention.The present invention will be more readily understood on reading the following description, made in connection with the accompanying drawings in which
FIG. 1 is a block diagram of a known circuit, based on a phase-locked oscillator, for combining two frequencies by frequency offset.
FIG. 2 is a block diagram of a phase-locked frequency summation circuit according to the invention;
FIG. 3 represents the transfer function of the comparator of FIG. 2 for phase differences ranging from -2T to + 2X;
FIGS. 4a, 4b, 4c represent chronograms of input and output signals of the frequency / phase comparator of FIG. 3, when f0 <| F2 - F1 |, f0 = | F2 - F1 |, f0> | F2 - F1 |, respectively;
FIG. 5 represents the voltage at the output of the comparator during the successive stages of frequency comparison, phase-locked, and hooked loop, when F2> F1 and from the condition F2-F1> fo
FIG. 6 shows the phase shift between f0 and IF2-F11 at the input of the comparator of FIG. 3 during a positive variation A2 on the output signal of the voltage-controlled oscillator
FIG. 7 shows the constituent elements of a limiter used in the loop generating the frequency F 2 according to the invention;
FIG. 8 shows the response curves G1 (V1) and
G2 (V1) of the voltage-controlled oscillators, respectively for the generating loops of F1 and F2, as a function of the voltage values V1 intended to control the frequency F1, and after adjustment to the operating points at OV at the input of said oscillators
FIG. 9 shows the response curves of FIG. 8 after final adjustment of the circuit by means of the adjustable gain amplifier A of said link according to the invention.

On se reportera maintenant à la figure 2. Le circuit selon l'invention peut se décomposer en deux boucles à asservissement de phase 10, 20 génératrices respectivement d'une fréquence élevée F1, et d'une fréquence F2 égale à la somme de cette fréquence F1 et d'une fréquence fO, appliquée extérieurement, variable et très inférieure à F1. Reference will now be made to FIG. 2. The circuit according to the invention can be broken down into two phase-locked loops 10, each generating a high frequency F1, and a frequency F2 equal to the sum of this frequency. F1 and a frequency fO, applied externally, variable and much lower than F1.

Chacun des blocs fonctionnels représentés à la figure 2 est connu dans l'art ; ainsi les principes de fonctionnement et les modes de réalisation de chacun d'entre eux ne seront décrits que dans le cadre général du circuit selon l'invention. Each of the functional blocks shown in Figure 2 is known in the art; thus the principles of operation and the embodiments of each of them will be described only in the general context of the circuit according to the invention.

On commencera par la boucle 10 génératrice de la fréquence élevée F1. I1 s'agit d'une boucle à asservissement de phase de conception tout à fait classique qui, dans le présent mode de réalisation, est programmable en fréquence F1. Cette boucle est donc constituée d'un comparateur de phase 11 qui fournit une tension proportionnelle à une différence de phase entre un premier signal de référence, de fréquence fréf, introduit extérieurement, et d'un signal de retour de boucle, ayant une fréquence de comparaison f1.La sortie du comparateur 11 est appliquée à l'entrée d'un filtre passe-bas 12 qui, de manière connue, ne laisse passer que la composante de la sortie du comparateur 11 liée à la différence des fréquences f réf et f1. Le signal issu du filtre 12 est ensuite traité par un amplificateur 13 dont la sortie produit la tension de commande V1 d'un oscillateur 14 asservi en tension. Cet oscillateur 14 produit ainsi une fréquence F1, fonction de la tension V1, qui constitue à la fois le signal de sortie de la boucle 10, et le signal de retour de boucle. Ce dernier est introduit à un diviseur de fréquence 15, programmable en valeur de division N, à la sortie duquel est prélevé le signal de fréquence f1 = F1/N pour le comparateur de phase 11.Le comparateur 11 tend à rapprocher la valeur de f1 à celle fixe de fréf' Si bien qu'en régime stable la boucle 10 fournit une fréquence F1 = N x fréf. We will start with the loop 10 generating the high frequency F1. This is a completely conventional phase-locked loop which, in the present embodiment, is programmable in frequency F1. This loop therefore consists of a phase comparator 11 which supplies a voltage proportional to a phase difference between a first reference signal, of frequency frequency, introduced externally, and a loop feedback signal having a frequency of Comparison f1.The output of the comparator 11 is applied to the input of a low-pass filter 12 which, in a known manner, only allows the component of the output of the comparator 11 linked to the difference of the frequencies ref and f1 to pass. . The signal from the filter 12 is then processed by an amplifier 13 whose output produces the control voltage V1 of a voltage-controlled oscillator 14. This oscillator 14 thus produces a frequency F1, a function of the voltage V1, which constitutes both the output signal of the loop 10, and the loop return signal. The latter is introduced to a frequency divider 15, programmable as a division value N, at the output of which is taken the signal of frequency f1 = F1 / N for the phase comparator 11.The comparator 11 tends to bring the value of f1 closer to one another. To the fixed rate of frequency, so that in steady state the loop 10 provides a frequency F1 = N x freq.

La boucle 20, génératrice de la fréquence F2 est, quant à elle, constituée d'un comparateur de phase 21 suivi d'un filtre passe-bas 22 ayant tous deux des fonctions analogues au comparateur 11 et au filtre 12 de la première boucle. Le comparateur 21 reçoit comme signal introduit extérieurement le signal de basse fréquence variable fO. The loop 20 generating the frequency F2 is, for its part, composed of a phase comparator 21 followed by a low-pass filter 22 both having functions similar to the comparator 11 and the filter 12 of the first loop. The comparator 21 receives as externally input signal the variable low frequency signal f0.

Le retour de la boucle 20 se compose d'un mélangeur de fréquences 23 recevant d'une part le signal de sortie de la boucle 20 de fréquence F2, créé par un oscillateur 24 commandé par tension, et d'autre part le signal de sortie de la boucle 10, de fréquence F1. Le signal de mélange des fréquences F1 et F2 à la sortie du mélangeur 23 est ensuite appliqué à un filtre passe-bas 25 qui ne laisse passer que la composante de fréquence F2 - F1. The return of the loop 20 consists of a frequency mixer 23 receiving on the one hand the output signal of the loop 20 of frequency F2, created by a voltage controlled oscillator 24, and on the other hand the output signal of the loop 10, frequency F1. The mixing signal of the frequencies F1 and F2 at the output of the mixer 23 is then applied to a low-pass filter 25 which passes only the frequency component F2-F1.

Cette fréquence est alors appliquée à l'entrée de comparaison du comparateur 21. La tension de contrôle de l'oscillateur 24 est délivrée par un circuit additionneur de tensions 26 recevant en entrée, d'une part, la sortie du filtre 22, via un limiteur de dynamique 27, et, d'autre part, la sortie d'un amplificateur 30, de gain A ajustable, dont l'entrée est reliée à la tension V1 de commande de l'oscillateur 14 de la boucle 10.This frequency is then applied to the comparison input of the comparator 21. The control voltage of the oscillator 24 is delivered by a voltage adder circuit 26 receiving, on the one hand, the output of the filter 22, via a dynamic limiter 27, and, on the other hand, the output of an amplifier 30, adjustable gain A, whose input is connected to the control voltage V1 of the oscillator 14 of the loop 10.

Comme le montre le schéma, ces deux boucles 10, 20 sont liées l'une à l'autre au moyen du circuit mélangeur 23 inséré dans la ligne de retour de la boucle 20 génératrice de la sommation de fréquence F2. As shown in the diagram, these two loops 10, 20 are connected to each other by means of the mixing circuit 23 inserted in the return line of the loop 20 generating the frequency summation F2.

Etant donné la condition f0 F1, et donc F1Z F2, le circuit selon l'invention permet d'utiliser avantageusement des oscillateurs 14, 24 contrôlés en tension de construction identique pour chacune des boucles 10, 20. L'oscillateur 24 de la boucle 20 sommatrice de fréquences, dont le réglage sera expliqué en détail plus loin, délivre une fréquence voisine de F1 lorsque sa tension de contrôle V2 est de OV. Given the condition f0 F1, and thus F1Z F2, the circuit according to the invention makes it possible to advantageously use oscillators 14, 24 controlled in voltage of identical construction for each of the loops 10, 20. The oscillator 24 of the loop 20 The frequency generator, whose setting will be explained in detail later, delivers a frequency close to F1 when its control voltage V2 is OV.

Le circuit comporte par ailleurs une liaison entre les entrées des oscillateurs 14, 24 contrôlés en tension des boucles respectives. Son rôle sera décrit en détail à la lumière des caractéristiques de fonctionnement du circuit, expliquées ci-après. The circuit also comprises a connection between the inputs of the oscillators 14, 24 controlled in voltage of the respective loops. Its role will be described in detail in light of the operating characteristics of the circuit, explained below.

On peut comprendre comment est obtenue la sommation de fréquences f0 + F1 = F2 selon le circuit de l'invention en étudiant les caractéristiques de fonctionnement de la boucle sommatrice 20. One can understand how is obtained the summation of frequencies f0 + F1 = F2 according to the circuit of the invention by studying the operating characteristics of the summing loop 20.

Celle-ci reçoit la fréquence f0 comme fréquence de référence à l'entrée du comparateur de phase 21, l'autre entrée de ce dernier étant la composante de fréquence F2 - F1 extraite par le filtre passe-bas 25. Cette composante constitue ainsi la fréquence d'asservissement, assimilée à une fréquence de décalage lorsqu'elle est différente de fO, suite à un changement dans f0 ou
F1.It receives the frequency f0 as the reference frequency at the input of the phase comparator 21, the other input of the latter being the frequency component F2-F1 extracted by the low-pass filter 25. This component thus constitutes the servo frequency, equated with an offset frequency when it is different from fO, following a change in f0 or
F1.

Le comparateur de phase 21 utilisé pour la boucle sommatrice sera avantageusement de conception numérique, du type phase/fréquence. The phase comparator 21 used for the summing loop will advantageously be of digital design, of the phase / frequency type.

Ce comparateur, déjà connu en lui-même, comprend une partie logique délivrant des impulsions U et D (figure 4), selon la différence de phase entre f0 et de F2 - F1 avec la sortie U active lorsque f0 > F2 - F1 et la sortie D active lorsque f0 < F2 - F1, et un circuit dit de "pompage de charge" recevant les signaux U et D. Ce circuit transforme les impulsions U et D en signaux polarisés s fonction du sens de l'inégalité liant f0
vpol et F2 - F1 lorsque les fréquences sont différentes, et fonction du signe de la différence de phase lorsque ces fréquences sont égales.Les signaux SVpOl sont ensuite intégrés dans un intégrateur compris dans le filtre 22, en aval du comparateur 21, qui produit les signaux de correction Sint destinés à contrôler l'oscillateur 24. L'intégration s'effectue autour de la tension de polarisation VpOl du comparateur de phase 21. La boucle est accrochée lorsque l'intégrateur ne mémorise plus aucune impulsion positive ou négative, ce qui correspond à un signal continu à la sortie du comparateur 21. On a alors une différence de phase égale à O entre les deux signaux f0 et IF2 - F1I. This comparator, already known in itself, comprises a logic part delivering pulses U and D (FIG. 4), according to the phase difference between f0 and F2 - F1 with the active output U when f0> F2 - F1 and the output D activates when f0 <F2 - F1, and a so-called "charge pumping" circuit receiving the signals U and D. This circuit transforms the pulses U and D into signals polarized according to the direction of the inequality linking f0
vpol and F2 - F1 when the frequencies are different, and function of the sign of the phase difference when these frequencies are equal. The SVpO1 signals are then integrated in an integrator included in the filter 22, downstream of the comparator 21, which produces the correction signals Sint for controlling the oscillator 24. The integration is performed around the bias voltage VpO1 of the phase comparator 21. The loop is hooked when the integrator no longer stores any positive or negative pulse, which corresponds to a continuous signal at the output of comparator 21. There is then a phase difference equal to O between the two signals f0 and IF2-F1I.

Comme le montre la figure 3, la fonction de transfert V c = f() du détecteur phase/fréquence est monotone de -2à +2X. As shown in FIG. 3, the transfer function V c = f () of the phase / frequency detector is monotonic from -2 to + 2X.

Il en résulte qu'un tel comparateur ne permet pas de compenser le signe négatif apporté par le mélangeur 23 lorsqu'on récupère une fréquence de grandeur IF2 - F1I avec la condition
F1 > F2. Cette condition peut apparaître à la mise sous tension du circuit, ou lorsque F1 est programmé pour effectuer un bond de fréquence suffisamment important. A titre d'exemple, on peut partir de la condition initiale
F1 = 32 MHz
F2 = 32,3 MHz et programmer F1 = 34 MHz.As a result, such a comparator does not make it possible to compensate for the negative sign given by the mixer 23 when a frequency of magnitude IF2-F1I is recovered with the condition
F1> F2. This condition may appear when the circuit is turned on, or when F1 is programmed to perform a sufficiently large frequency jump. As an example, we can start from the initial condition
F1 = 32 MHz
F2 = 32.3 MHz and program F1 = 34 MHz.

Cette limitation peut être comprise en analysant l'évolution des signaux d'entrée et de sortie du comparateur 21 avec : fo < IF2 - F11 f0 = IF2 1I et f0 > IF2 - F1I (respectivement figures 4a à 4c). This limitation can be understood by analyzing the evolution of the input and output signals of the comparator 21 with: fo <IF2 - F11 f0 = IF2 1I and f0> IF2 - F1I (respectively figures 4a to 4c).

Pour chacune des figures 4a-4c, les chronogrammes montrent, en commençant par le tracé du haut : le signal de fréquence fO, celui de fréquence IF2 - F1I (sous forme de créneaux à l'entrée du comparateur 21), les signaux U et D délivrés par la partie logique du comparateur 21, le signal vpol' et le signal
Sint engendré par l'intégrateur compris dans le filtre 22.For each of FIGS. 4a-4c, the timing diagrams show, beginning with the drawing of the top: the signal of frequency f0, that of frequency IF2-F1I (in the form of slots at the input of comparator 21), the signals U and D issued by the logic portion of the comparator 21, the signal vpol 'and the signal
Sint generated by the integrator included in the filter 22.

On va se référer à la figure 4a qui concerne le cas f 0 < IF2 - F1I. We will refer to FIG. 4a which concerns the case f 0 <IF2 - F1I.

Ce cas sera analysé d'abord avec la condition F2 > F1, c'est-à-dire (F2 - F1) positif, qui correspond à un fonctionnement normal de la boucle 20. Comme le montre l'évolution dans le temps du signal Sint, la tension de sortie du comparateur tend alors à évoluer vers des valeurs de tension en dessous de Vpol, causant une réduction de la fréquence F2 à la sortie de l'oscillateur commandé par tension. Il y a donc convergence vers la condition f0 = IF2 - F1I (figure 5, zone A). Après rattrapage de fréquence, le comparateur 21 fonctionne en mode d'asservissement de phase (figure 5, zone B) jusqu'à ce que la boucle soit accrochée (figure 5, zone C). This case will be analyzed first with the condition F2> F1, that is to say (F2 - F1) positive, which corresponds to a normal operation of the loop 20. As shown by the evolution in time of the signal Sint, the output voltage of the comparator then tends to evolve to voltage values below Vpol, causing a reduction of the frequency F2 at the output of the voltage-controlled oscillator. There is thus convergence towards the condition f0 = IF2 - F1I (FIG. 5, zone A). After frequency correction, comparator 21 operates in phase lock mode (FIG. 5, zone B) until the loop is hooked (FIG. 5, zone C).

En revanche, lorsqu'il y a la condition F2 < F1, c'est-à-dire (F2 - F1) négatif, le comparateur continue à réagir comme précédemment, c'est-à-dire en tendant à faire décroître F2, ce qui ne fera qu'augmenter la différence entre f0 et IF2 - F11. On the other hand, when there is the condition F2 <F1, that is to say (F2 - F1) negative, the comparator continues to react as before, that is to say, tending to decrease F2, This will only increase the difference between f0 and IF2 - F11.

Il y a donc divergence totale, et la boucle se trouve dans un état non accroché permanent.There is thus total divergence, and the loop is in a permanent non-hooked state.

On analysera maintenant le cas où les fréquences f0 et IF2 - F1I sont égales (figure 4b) et où par conséquent le comparateur fonctionne en mode de comparateur de phase. On examinera le comportement du comparateur lorsque F2 < F1 (condition anormale), autrement dit lorsque IF2 - F1I = F1 -F2 Soit une variation /2 positive sur le signal du Vu02. We will now analyze the case where the frequencies f0 and IF2-F1I are equal (FIG. 4b) and where consequently the comparator operates in phase comparator mode. We will examine the behavior of the comparator when F2 <F1 (abnormal condition), ie when IF2 - F1I = F1 -F2 Let be a positive variation / 2 on the Vu02 signal.

Après mélange et obtention de F1 - F2, on obtient une différence de phase =~E $2 (on suppose que = O au départ). Les signaux à l'entrée du comparateur sont représentés à la figure 6. After mixing and obtaining F1 - F2, we obtain a phase difference = ~ E $ 2 (we suppose that = O initially). The signals at the comparator input are shown in Figure 6.

Le comparateur de phase va alors générer une tension d'erreur tendant à augmenter F2, ce qui va accroître la variation de phase du du départ. La boucle diverge. The phase comparator will then generate an error voltage tending to increase F2, which will increase the phase variation of the start. The loop diverges.

En suivant le même type d'analyse que pour le cas f0 < IF2 - F11, mais avec cette fois f0 > IF2 - F1I (figure 4c), on peut constater que la condition F2 < F1 a pour cause de faire réagir la boucle de façon à augmenter F2, si bien qu'il est possible que la condition F2 < F1 vienne à disparaître et qu'ainsi la boucle retrouve sa configuration normale (F2 > F1). By following the same type of analysis as for the case f0 <IF2 - F11, but with this time f0> IF2 - F1I (FIG. 4c), it can be seen that the condition F2 <F1 is caused by reacting the feedback loop. to increase F2, so that it is possible that the condition F2 <F1 comes to disappear and thus the loop returns to its normal configuration (F2> F1).

I1 est néanmoins clair qu'afin d'assurer un bon fonctionnement du circuit selon l'invention il est nécessaire que l'inégalité F2 > F1 soit toujours maintenue. It is nevertheless clear that in order to ensure a good operation of the circuit according to the invention it is necessary that the inequality F2> F1 is always maintained.

Une caractéristique particulièrement importante du circuit selon l'invention est, en effet, que la condition F2 < F ne se produit jamais, grâce à la mise en oeuvre du système de guidage de boucle 30 reliant les entrées de commande par tension des oscillateurs 14, 24 des boucles respectives 10, 20. A particularly important characteristic of the circuit according to the invention is, in fact, that the condition F2 <F never occurs, thanks to the implementation of the loop guide system 30 connecting the voltage control inputs of the oscillators 14, Respective loops 10, 20.

Le rôle du système de guidage 30 peut être aisément compris s'il est rappelé que les oscillateurs 14, 24 des boucles respectives 10, 20 peuvent être avantageusement de construction identique avec, par conséquent, sensiblement les mêmes réponses
F = G(v). Ainsi, toute augmentation de tension sur I'oscillateur de boucle 10 génératrice de la fréquence F1, tendant à faire augmenter cette dernière, sera immédiatement répercutée, par le système de guidage 30, sur l'entrée de l'oscillateur 24 de la boucle sommatrice 20, tendant à faire augmenter par autant la fréquence de sortie F2 de celle-ci.The role of the guidance system 30 can easily be understood if it is recalled that the oscillators 14, 24 of the respective loops 10, 20 can advantageously be of identical construction with, consequently, substantially the same responses.
F = G (v). Thus, any increase in voltage on the loop oscillator 10 generating the frequency F1, tending to increase the latter, will be immediately reflected, by the guide system 30, on the input of the oscillator 24 of the summing loop 20, tending to increase by the same frequency output F2 thereof.

Cette répercussion se produit pratiquement instantané ment, alors que l'asservissement à phase nulle est maintenu par la boucle sommatrice 20 durant l'évolution de F1, la bande passante de cette boucle étant beaucoup plus grande que celle de la boucle 10 génératrice de F1, ce qui se traduit par un temps de réponse plus court pour la boucle sommatrice 20. Ainsi, la condition de fonctionnement normale, c'est-à-dire avec F2 > F1, sera toujours maintenue. This repercussion occurs almost instantaneously, whereas the zero-phase slaving is maintained by the summing loop 20 during the evolution of F1, the bandwidth of this loop being much greater than that of the loop 10 generating F1, which results in a shorter response time for the summing loop 20. Thus, the normal operating condition, that is to say with F2> F1, will always be maintained.

On notera pas ailleurs que, grâce au système de guidage de la boucle 30 selon l'invention, il est possible d'avoir une fréquence de coupure du filtre passe-bas 25, en sortie du mélangeur 23, fixée à une valeur particulièrement basse, permettant ainsi une bonne élimination de la composante F1 + F2. It will be noted elsewhere that, thanks to the guide system of the loop 30 according to the invention, it is possible to have a cut-off frequency of the low-pass filter 25, at the output of the mixer 23, set at a particularly low value, thus allowing a good elimination of the component F1 + F2.

En effet, le guidage de F2 entre les valeurs comprises entre F1 et
F1 + 2fo ne nécessite qu'une fréquence de coupure de l'ordre de 2fo afin d'assurer qu'il existera toujours un signal d'attaque à la sortie du mélangeur 23 suffisant pour le comparateur 21. Sans ce système de guidage 30, il aurait fallu prendre comme fréquence de coupure du filtre passe-bas 25 une valeur égale à la dynamique de F1 et de F2 (de l'ordre de 5 MHz dans le cas du mode de réalisation présent), d'où un filtrage beaucoup moins efficace et une pureté du signal dégradée.Indeed, the guidance of F2 between the values between F1 and
F1 + 2fo only requires a cut-off frequency of the order of 2fo to ensure that there will always be a drive signal at the output of the mixer 23 sufficient for the comparator 21. Without this guidance system 30, it would have been necessary to take as a cut-off frequency of the low-pass filter 25 a value equal to the dynamics of F1 and F2 (of the order of 5 MHz in the case of the present embodiment), hence a much less filtering effective and a purity of the degraded signal.

Avantageusement, le système de guidage de boucle comporte un amplificateur de tension 31 de gain A ajustable sur une plage sensiblement voisine de l'unité. Cet amplificateur 31 permet de compenser d'éventuelles disparités entre les caractéristiques des oscillateurs 14, 24 lors des réglages du circuit, qui seront décrits plus loin. En pratique, une plage de réglage définie par 0,8 < A < 1,2 suffit. Advantageously, the loop guidance system comprises a voltage amplifier 31 A gain adjustable over a range substantially close to the unit. This amplifier 31 makes it possible to compensate for any discrepancies between the characteristics of the oscillators 14, 24 during the circuit settings, which will be described below. In practice, a setting range defined by 0.8 <A <1.2 is sufficient.

La jonction du système de guidage 30 sur la boucle 20 génératrice de F2, au niveau de l'entrée de commande de l'oscillateur 24, est réalisée de manière classique au moyen d'un circuit sommateur de tensions 26 connecté pour recevoir en entrée d'une part une tension d'asservissement Vass générée au sein de la boucle 20, et d'autre part la tension AV1 issue de l'amplificateur 31 , et produit en sortie une tension
V2 =Vass + AV1 sur ledit oscillateur 24.The junction of the guiding system 30 on the loop 20 generating F2, at the control input of the oscillator 24, is performed in a conventional manner by means of a voltage summing circuit 26 connected to receive input d one hand a servo voltage Vass generated within the loop 20, and secondly the voltage AV1 from the amplifier 31, and produces a voltage output
V2 = Vass + AV1 on said oscillator 24.

La boucle sommatrice 20 comporte en outre un limiteur (27) inséré en série entre le filtre actif 22 du comparateur de phase 21 et le circuit sommateur de tension 26. Le limiteur 27, représenté à la figure 7, sert avantageusement à maintenir les conditions optimales de fonctionnement de la boucle sommatrice 20. The summing loop 20 further comprises a limiter (27) inserted in series between the active filter 22 of the phase comparator 21 and the voltage summing circuit 26. The limiter 27, represented in FIG. 7, serves advantageously to maintain the optimal conditions. operation of the summing loop 20.

Il est constitué par deux diodes 27a, 27b montées tête-bêche, et limite la tension d'asservissement Vass générée au sein de la boucle 20 à + 0,7 V dans le mode de réalisation décrit. It consists of two diodes 27a, 27b mounted upside down, and limits the servo voltage Vass generated within the loop 20 to + 0.7V in the embodiment described.

Si + V est la dynamique du limiteur, et si f = G2(V1)
- m est la fréquence de sortie de l'oscillateur de la boucle 10 en fonction de la tension de commande à l'entrée de I'oscillateur de la boucle 20, on doit avoir la relation (Vm/A) (dG2ldV1) < f0 ; où (dG2/dV1) est la pente de la courbe de réponse de l'oscillateur de façon à maintenir la condition : F1 < F2 < F1 + 2 O.
If + V is the dynamics of the limiter, and if f = G2 (V1)
m is the output frequency of the oscillator of the loop as a function of the control voltage at the input of the oscillator of the loop 20, the relation (Vm / A) (dG2ldV1) <f0 must be ; where (dG2 / dV1) is the slope of the response curve of the oscillator so as to maintain the condition: F1 <F2 <F1 + 2 O.

Dans le cadre de l'exemple du circuit, on peut avoir (dG2/dV1)= 300 kHz/V et f0 = 300 kHz et A- 1. In the context of the example of the circuit, one can have (dG2 / dV1) = 300 kHz / V and f0 = 300 kHz and A-1.

Avec Vm = 0,7 V, cette relation est bien vérifiée, et la dynamique de Vass est néanmoins assez importante pour corriger
I'oscillateur 24 de la boucle 20 sommatrice pour toute valeur de V1. With Vm = 0.7 V, this relation is well verified, and the dynamics of Vass is nevertheless important enough to correct
The oscillator 24 of the summing loop 20 for any value of V1.

Le circuit selon l'invention nécessite un réglage initial au niveau du gain A de l'amplificateur 31 et des oscillateurs 14, 24 en fonction des caractéristiques de ces derniers et de la plage des fréquences f0 et F1 (dans le cas où cette dernière serait ajustable). The circuit according to the invention requires an initial adjustment at the gain A of the amplifier 31 and the oscillators 14, 24 according to the characteristics of the latter and the frequency range f0 and F1 (in the case where the latter is adjustable).

Le principe de ces réglages sera maintenant décrit. The principle of these settings will now be described.

On notera tout d'abord que les oscillateurs 14, 24, utilisés dans le mode de réalisation décrit sont de conception connue et ont des caractéristiques monotones sur toute leur dynamique qui, dans l'exemple décrit, s'étend de -2V à +12V environ. It will first be noted that the oscillators 14, 24, used in the embodiment described are of known design and have monotonic characteristics over their entire dynamics which, in the example described, extends from -2V to + 12V about.

On procède en premier lieu par un réglage des oscillateurs. The first step is to adjust the oscillators.

L'oscillateur 14 de la boucle 10 génératrice de F1 est préalablement réglé pour qu'il délivre une fréquence programmée F10 (par exemple 30 MHz) avec une tension de commande V1 = OV. The oscillator 14 of the generator loop 10 of F1 is previously set to deliver a programmed frequency F10 (for example 30 MHz) with a control voltage V1 = OV.

Avec la condition V1 = OV, il est possible ensuite de régler l'oscillateur 24 de la boucle sommatrice 20 sans se soucier du réglage de l'amplificateur 31 du système de guidage 30, qui se fera à un stade ultérieur. With the condition V1 = OV, it is then possible to adjust the oscillator 24 of the summing loop 20 without worrying about the adjustment of the amplifier 31 of the guide system 30, which will be at a later stage.

On a alors: V2 = Vass + AV1 avec V1 = OV,
d'où V2 = Vass
On règle ensuite le point de fonctionnement P1 de l'oscillateur 24 après accrochage sur une fréquence F20 = F10 + fO, (fO étant dans ce cas une fréquence sensiblement centrée sur la plage des valeurs admises pour ce paramètre), en réalisant V2 = OV, c'est-à-dire Vass = OV.We then have: V2 = Vass + AV1 with V1 = OV,
hence V2 = Vass
Then the operating point P1 of the oscillator 24 is set after latching on a frequency F20 = F10 + f0, (f0 being in this case a frequency substantially centered on the range of the values allowed for this parameter), realizing V2 = OV. that is, Vass = OV.

La boucle sommatrice fonctionne alors au milieu de la dynamique du limiteur 27, égale à V , et sa courbe de réponse
G2(V1) se positionne comme représenté sur la figure 8.The summing loop then operates in the middle of the dynamics of the limiter 27, equal to V, and its response curve
G2 (V1) is positioned as shown in Figure 8.

On procède ensuite au réglage du gain du système de guidage 30. Pour ce faire, on programme une fréquence F11 sur l'oscillateur 14 telle que la tension de commande V'1 soit proche de la limite de sa dynamique (par exemple 12 V). The gain of the guidance system 30 is then adjusted. To do this, a frequency F11 is programmed on the oscillator 14 such that the control voltage V'1 is close to the limit of its dynamic range (for example 12 V). .

En maintenant la boucle sommatrice accrochée, on règle un deuxième point de fonctionnement P2 de celle-ci, à l'aide du gain
A ajustable, de manière que l'on se trouve, une nouvelle fois, au milieu de la dynamique du limiteur 27, c'est-à-dire à une fréquence F21 = F11 + fO, avec Vass = OV et donc V2 = AV1' Ce deuxième point de fonctionnement est représenté sur la courbe de la figure 9.By keeping the summing loop hooked, a second operating point P2 thereof is set, using the gain
A adjustable, so that one is, once again, in the middle of the dynamics of the limiter 27, that is to say at a frequency F21 = F11 + fO, with Vass = OV and therefore V2 = AV1 This second operating point is represented on the curve of FIG. 9.

Il est à constater que pour toute valeur de V1 la boucle sommatrice produit une tension de correction Vass qui permet à l'oscillateur 24 de passer de la courbe G2(V1) à la courbe idéale f = F1 + f0 = G1(V1) + fO, montrée en pointillé sur la figure 9. It should be noted that for any value of V1 the summing loop produces a correction voltage Vass which allows the oscillator 24 to go from the curve G2 (V1) to the ideal curve f = F1 + f0 = G1 (V1) + f0, shown in dotted line in FIG.

La relation liant f à G2 (V1) et Vass est
f = G2(V1) # (dG2/dV1) (Vass/A)
Au deuxième point de réglage, on a
f = G2(V1) = F1 + f0, Vass étant égal à 0. The relation linking f to G2 (V1) and Vass is
f = G2 (V1) # (dG2 / dV1) (Vass / A)
At the second set point, we have
f = G2 (V1) = F1 + f0, Vass being equal to 0.

Claims

A phase-locked loop frequency summation circuit outputting a frequency signal (F2) equal to the sum of a first frequency (F1) and a second frequency (fi), characterized in that He understands

a first phase-locked loop (10) having a voltage-controlled oscillator outputting a signal of said first frequency (F1)

a second phase-locked loop (20) receiving as a reference signal a signal of frequency equal to said second frequency (fi) and having a voltage-controlled oscillator (24) intended to output a frequency signal ( F2) equal to the sum of said first frequency (F1) and said second frequency (fo)

a frequency mixing circuit (23) inserted in the loop return line of said second loop (20) and comprising a first input, upstream, receiving the output signal of said second loop, a second input receiving the signal of output of said first loop (10) and a downstream output 1, on which is provided a mixing signal having at least one frequency component of value equal to the value of the frequency (F2) of the output signal of said second loop, minus the value of the output frequency (F1) of said first loop, the mixing signal being compared with the setpoint signal at the input of the second loop; and

a link means (30) connecting the voltage control input of the oscillator (14) of said first loop (10) to the voltage control input of the oscillator (24) of said second loop ( 20), so that a signal representative of the control voltage of said first loop (10) constitutes a component of the control voltage of said second loop (20).

2. Summation frequency circuit according to claim 1, characterized in that said link (30) comprises an amplifier (31) gain (A) adjustable.

3. Summing frequency circuit according to claim 2, characterized in that said gain (A) is substantially close to the unit.

4. Summing frequency circuit according to claims 1, 2 or 3, characterized in that said link comprises a voltage summing circuit (26) inserted in said second loop and having a first input, upstream, receiving a control voltage ( Vass) according to the comparison between the output signal of the mixing circuit and the reference signal, a second input receiving said signal representative of the control voltage (V1) of said first loop, and an output, downstream, delivering a voltage (V2) equal to the sum of the voltages at said first and second inputs, and applied to said voltage control input of said second loop (20).

5. Frequency summator circuit according to any one of claims 1 to 4, characterized in that said second loop (20) is equipped with a comparator (21) of the type comprising a digital frequency discriminator.

6. summation frequency circuit according to any one of claims 1 to 5, characterized in that said second loop (20) comprises a dynamic limiter (27) upstream of the voltage-controlled oscillator (24).

7. summation frequency circuit according to any one of claims 1 to 6, characterized in that said first loop (10) is frequency programmable.