FR2588679A1 - Dispositif d'arbitrage et procede pour autoriser l'acces a une ressource de traitement de donnees, utilisant un tel dispositif - Google Patents
Dispositif d'arbitrage et procede pour autoriser l'acces a une ressource de traitement de donnees, utilisant un tel dispositif Download PDFInfo
- Publication number
- FR2588679A1 FR2588679A1 FR8609465A FR8609465A FR2588679A1 FR 2588679 A1 FR2588679 A1 FR 2588679A1 FR 8609465 A FR8609465 A FR 8609465A FR 8609465 A FR8609465 A FR 8609465A FR 2588679 A1 FR2588679 A1 FR 2588679A1
- Authority
- FR
- France
- Prior art keywords
- access
- resource
- arbitration
- agents
- agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Abstract
LE DISPOSITIF D'ARBITRAGE COMPREND DES MOYENS DE DEMANDE ACCOUPLES A DES DISPOSITIFS DE TRAITEMENT DE DONNEES POUR ENVOYER UN SIGNAL DE DEMANDE 25, 28, 30 A UNE RESSOURCE ET A DES MOYENS D'ARBITRAGE 42, DES MOYENS 48 SERVANT A REGLER DE FACON CADENCEE, DES INTERVALLES DE TEMPS PREDETERMINES, ET DES MOYENS DE DETECTION ET D'ARBITRAGE 42 ACCOUPLES AUX MOYENS 48 POUR DETECTER DES SIGNAUX DE DEMANDE MULTIPLES ENVOYES PAR LE MEME DISPOSITIF PENDANT LEDIT INTERVALLE DE TEMPS PREDETERMINE, POUR L'ACCES DE CE DISPOSITIF A LA RESSOURCE. APPLICATION NOTAMMENT A LA TRANSMISSION HIERARCHISEE D'INFORMATIONS DANS UN RESEAU INFORMATIQUE.
Description
1 L'invention concerne un appareil et un procédé pour décider ou autoriser
par arbitrage l'accès d'une plu- ralité de dispositifs de traitement de données à une res- source commune de traitement des données. Plus particuliè- 5 rement la présente invention concerne un dispositif d'arbitrage ou de décision qui bloque le fonctionnement d'au- tres dispositifs de traitement de données en faveur d'un dispositif présentant un comportement spécifique. Dans l'industrie de l'informatique, il est tout 10 à fait usuel de transférer des données et des ordres entre une pluralité de dispositifs de traitement de données ("agents"), comme par exemple des ordinateurs et une va- riété de ressources de traitement de-données (par exemple un bus de système, une imprimante, une mémoire, etc). Afin 15 d'éviter une situation de chaos, il faut utiliser certains moyens d'arbitrage ou de décision pour autoriser ou affec- ter, d'une manière ordonnée, l'accès des agents à la res- source commune. Par exemple un agent peut émettre des mes- sages et/ou des paquets de données en direction d'un autre 20 agent le long d'un bus, alors que d'autres agents peuvent demander simultanément l'accès au bus afin d'exécuter d'au- tres opérations de traitement de données. Le dispositif d'arbitrage du bus détermine l'agent auquel l'accès au bus doit être autorisé et dans quel ordre les autres agents 25 attendant d'avoir l'accès au bus en obtiendront la possession. Du point de vue historique, les dispositifs d'ar- bitrage autorisaient l'accès en utilisant une variété de hiérarchies prédéterminées de priorités. Par exemple cer- tains dispositifs d'arbitrage utilisent un système dans le- 30 quel l'accès est fonction directe de l'ordre, dans lequel les demandes provenant des agents sont reçues. D'autres systèmes incorporent des niveaux de priorité en vue de l'accès et chaque agent se voit affectée une valeur de priorité particulière. D'une manière générale les systè- 35 mes existants d'arbitrage visent à obtenir un niveau
2 "d'équité ou d'impartialité", qui garantit qu'aucun agent ne peut avoir la priorité sur la ressource et de ce fait en priver l'accès à d'autres agents possédant des niveaux de priorité inférieurs. 5 Les systèmes existants d'arbitrage travaillent en général bien lorsque les agents émettent des messages relativement longs ou bien ne requièrent un accès que de façon occasionnelle. Dans les cas o il se produit des émissions répétitives et séquentielles de rafales de si- 10 gnaux à grande vitesse ou d'un agent vers un autre, des intervalles de temps relativement importants sont perdus pendant le transfert de possession de la ressource d'un agent à un autre entre les transmissions. Comme cela sera décrit, la présente invention fournit un système d'arbi- 15 trage qui a la possibilité de bloquer l'accès à d'autres agents et de permettre de ce fait à un seul agent ou à des agents sélectionnés d'acquérir la possession de la ressource sur la base del'historique récent des transmissions. Grâce à la mise en oeuvre de la présente invention, on obtient, 20 dans des dispositifs réalisant un traitement plus rapide des données, un niveau supérieur de performance pour des transmissions multiples de rafales de signaux, étant donné que l'intervalle de temps requis pour une nouvelle attri- bution de la possession de la ressource entre des transmissions de rafales de signaux est supprimé. La présente invention fournit un dispositif d'arbitrage perfectionné destiné à être utilisé pour autoriser l'accès à une ressource commune (tel qu'un bus, une mémoire et analogue) accouplé à une pluralité de disposi- 30 tifs de traitement de données ("agents"). Un dispositif d'arbitrage est branché entre la ressource et chacun des dispositifs de traitement de données de manière à permettre de façon sélective l'accès d'agents individuels à la ressource, conformément à une hiérarchie prédéterminée de priori- 35 tés. Dans la présente forme de réalisation préférée, le
3 dispositif d'arbitrage reçoit des signaux de demande émis par un agent désirant avoir accès à la ressource et affecte la possession sur une base "premier arrivé, premier servi". D'autres hiérarchies peuvent être définies de telle sorte 5 que le dispositif d'arbitrage affecte l'accès en fonction d'une priorité pondérée ou d'un autre système. Le disposi- tif d'arbitrage inclut un circuit de cadencement qui fixe des intervalles de temps prédéterminés entre des signaux de demande émis par l'agent qui a acquis la possessionde la 10 ressource. Si le dispositif d'arbitrage détecte des deman- des multiples d'accès par l'agent pendant l'intervalle de temps prédéterminé, il introduit un état verrouillé. L'état verrouillé confère l'accès exclusif à l'agent qui a acquis la possession et a émis les multiples signaux de demande 15 pendant cet intervalle de temps, ou à un groupe sélection- né d'un ou de plusieurs agents. Cet état verrouillé empê- che un ou plusieurs autres agents sélectionnés d'obtenir l'accès, jusqu'à ce que l'agent autorisé cesse d'émettre les signaux de demande multiples pendant ledit intervalle 20 de temps. L'effet de l'état verrouillé est de permettre à des agents qui émettent, sous forme de rafales de signaux, des données plus rapidement que les autres agents d'avoir un accès continu ou accru. Dans la forme de réalisation actuellement préférée, le dispositif d'arbitrage maintient 25 l'état verrouillé jusqu'à ce que l'agent effectuant l'émis- sion n'émette plus de signaux de demande multiples pendant ledit intervalle de temps ou, sinon, jusqu'à ce qu'un in- tervalle de temps "T" prédéterminé se soit écoulé. La suppression duver- rouillage offre alors à tous les autres agents la possibili- 30 té d'envoyer des signaux de demande au dispositif d'arbitrage et d'avoir accès à la ressource. D'autres caractéristiques et avantages de la pré- sente invention ressortiront de la description de la des- cription donnée ci-après prises en référence aux dessins 35 annexés, sur lesquels : s
4 la figure 1 est un schéma-bloc d'une forme de réalisation de la présente invention ; la figure 2 est un schéma-bloc illustrant le dispositif d'arbitrage conforme aux enseignements de la 5 présente invention; la figure 3 est une représentation schématique d'un automate fini illustrant d'une manière générale le fonctionnement de la présente invention ; la figure 4 est un chronogramme illustrant l'é- 10 tat de différents signaux en l'absence d'un état verrouil- lé; et la figure 5 est un chronogramme illustrant l'u- tilisation d'un verrouillage selon la présente invention pour accroître la performance du système pour des disposi- 15 tifs de traitement de données à grande vitesse. On va décrire un dispositif d'arbitrage autori- sant l'accès à une ressource commune de traitement de don- nées accouplée à une pluralité de dispositifs de traite- ment de données ("agents"). Dans la description qui va sui- 20 vre, pour l'explication, on indique des nombres, des durées, des signaux, des architectures spécifiques de manière à permettre une compréhension complète de la présente inven- tion. Cependant il apparaîtra à l'évidence au spécialiste de la technique que la présente invention peut être mise en 25 oeuvre sans ces détails spécifiques. Dans d'autres cas, on a représenté sous la forme d'un schéma-bloc des circuits et dispositifs bien connus afin de ne pas gêner inutilement la compréhension de la présente invention. En se référant maintenant à la figure 1, on voit 30 que la forme de réalisation actuellement préférée comporte un bus 10 auquel sont raccordés une pluralité de dispositifs de traitement de données ("agents"), numérotés#A à #N. Comme cela est bien connu, les agents de traitement de don- nées communiquent entre eux par l'intermédiaire du bus 10, 35 qui est constitué par une pluralité de lignes de transmis-
5 sion d'adresses, de données, de signal d'envoi (signal "STRCBE")et autres. Come cela sera décritles agents accouplés au bus 10 peuvent avoir accès, par l'intermédiaire du dispositif d'arbitrage 20, à des ressources de traitement de données, 5 telles qu'une mémoire 16 et une mémoire d'extension 18. En outre une unité centrale de traitement (CPU) 25 ainsi que des unités de traitement d'entrée/sortie com- me par exemple l'interface 28 de liaison à un réseau lo- cal peuvent , comme cela sera décrit, avoir accès aux 10 ressources de traitement de données telles que la mémoire 16 et la mémoire d'extension18, par l'intermédiaire du dispositif d'arbitrage 20. Bien que la présenteinvention soit décrite ici en se référant à l'architecture représen- tée sur la figure 1, le spécialiste de la technique notera 15 que la présente invention est utilisable pour une variété d'applications de traitement de données. Par exemple les enseignements de la présente invention peuvent être utilisés dans le cas o une pluralité d'agents sont accouplés à un dispositif d'arbitrage 20 de manière à avoir accès à d'au- 20 tres ressources de traitement de données, comme par exemple un réseau local ou un bus. En se référant brièvement à la figure 4, on voit que, lorsqu'un agent, par exemple un dispositif de traite- ment de données #A accouplé au bus 10, désire avoir accès 25 à une ressource de traitement de données, par exemple la mémoire 16, l'agent envoie un signal de demande au disposi- tif d'arbitrage 20. Ce dernier autorise de façon sélecti- ve 1' accès à une ressource de traitement de données, tel- le que la mémoire 16, sur la base d'une hiérarchie prédé- 30 terminée. Dans la forme de réalisation actuellement préfé- rée, le dispositif d'arbitrage 20 permet l'accès à la res- source commune sur une base de priorités à niveaux multi- ples, de telle sorte que l'agent dont la demande est reçue en premier a accès à la mémoire 16 ou à la mémoire d'exten- 35 sion 18, sauf si une affectation par priorité est requise
6 lorsque plus d'une demande arrivent simultanément. Coame cela est représenté sur la figure 4, lors de la réception d'un signal de demande (AREQ), le dispositif d'arbitrage 20 en- voie une demande de validation (AENABLE), qui permet à 5 l'agent # A effectuant la demande d'avoir accès à la res- source locale. Après que le premier agent ait obtenu l'ac- cès à la ressource, le dispositif de traitement de données # B envoie une demande au dispositif d'arbitrage 20 en vue d'obtenir l'accès. Une fois que l'opération de trans- 10 fert de données par l'agent A est achevée, le dispositif d'arbitrage 20 interrompt l'accès à la ressource et envoie un signal de validation à l'agent #B (BENABLE), qui devient alors possesseur de la ressource. A la fin de l'opération de données exécutée par l'agent# B, le dispositif d'arbi- 15 trage 20 supprime le signal (BENABLE), de telle sorte que l'agent # B perd la possession de la ressource qui, dans le présent exemple de la figure 4, est alors conférée à nouveau à l'agent*A. Par suite de la nature des réalisations électroniques actuelles, une quantité importante de temps 20 peut être perdue lors de chaque transition entre les agents. Il faut noter que, dans l'exemple de la figure 4, l'agent. A réintroduit un signal de demande aussitôt après l'achèvement de son opération de données précédente, mais ne peut pas acquérir la possession de la ressource avant que 25 l'agent +B ait fini d'utiliser la ressource. Dans cet exem- ple, les agents demandant à avoir accès à la ressourc-e traitement de données, comme par exemple la mémoire 16, en deviennent possesseursd'une manière séquentielle et linéai- re. Cependant, dans le cas o un agent demande un accès sup- 30 plémentaire à la ressource et émet sous la forme de rafales de signaux, le schéma d'affectation de la ressource illus- tré sur la figure 4 s'avère inefficace étant donné que le dispositif de traitement de données qui est le plus rapide doit attendre l'achèvement de l'opération de transfert de 35 données de l'agent *B, avant d'avoir à nouveau accès à la
7 ressource. L'intervalle de temps s'écoulant entre l'inter- ruption de la demande de l'agent #A et la réacquisition de la possession de la ressource représente un intervalle de temps pendant lequel le dispositif de traitement de 5 données qui est plus rapide est maintenu dans un état de marche à vide, en attente de l'accès à la ressource. En outre l'intervalle de temps supplémentaire est perdu pen- dant des transitions faisant passer de l'agent *A à B et ramenant à l'agent A (voir figure 4). 10 En se référant maintenant à la figure 2, on va décrire de façon plus détaillée l'architecture de base et le fonctionnement du dispositif d'arbitrage 20. Dans la forme de réalisation actuellement préférée, le bus 10 com- porte 32 lignes à savoir des lignes de transmission d'adresses et des 15 lignes de signaux d'envoi ("STROBE") d'adresses et d'envoi de données. Les lignes de signal d'envoi d'adresses 30 sont accouplées au dispositif d'arbitrage 20 et à une porte 36. Les lignes de signaux d'envoi d'adresses et d'envoi de données sont accouplées de façon similaire à une 20 porte ET 36. Si une adresse est envoyée par un agent ac- couplé au bus 10 et que l'une des lignes de signald'envoi d'adresses ou de signal d'envoi de données reste va- lidée, un signal de demande de bus 40 est envoyé par la porte 36 à un circuit d'arbitrage 42. De façon similaire 25 d'autres agents, par exemple l'unité CPU 25, l'interface 28 de liaison au réseau ou un signal 30 de demande de ré- génération (pour régénérer les mémoires RAM dynamiques 16 et/ou 18) envoie des signaux de demande d'accès au bus au circuit d'arbitrage 42. Comme cela va être discuté plus 30 loin, le circuit d'arbitrage 42 autorise de façon sélecti- ve l'un des agents demandeursà envoyer un signal de vali- dation au dispositif choisi et envoie d'autres signaux de validation nécessaires de manière à permettre l'accès à la ressource commune. Le circuit d'arbitrage 42 comporte un 35 circuit logique 46 qui, conformément à une hiérarchie pré-
8 déterminée, autorise l'accès à la ressource commune (telle que la mémoire 16). Un circuit logique 64 peut, dans une application particulière, établir des priorités pondérées pour différents agents accouplés au dispositif d'arbitrage 5 20 ou, sinon, peut établir un système de priorités pour l'affectation de l'accès à la ressource commune. Un circuit d'horloge 48 est accouplé au circuit logique 46 de manière à réaliser le cadencement de périodes prédéterminées entre les réceptions des signaux de demande envoyés par les dif- 10 férents agents. Ces périodes prédéterminées sont habituel- lement désignées sous le nom de"fenêtres" ou créneaux et peuvent être variables en fonction de l'application particulière de la présente invention. Dans la présente forme de réalisa- tion, le circuit d'horloge 48 mesure des intervalles de 15 temps prédéterminés commençant avec l'envoi d'un signal DTACK (accusé de réception de transfert de données) par un circuit d'arbitrage 42. Le signal DTACK est une indication du fait que le cycle précédent est déterminé. En se référant maintenant aux figures 3 et 5, 20 on y voit représenté le fonctionnement de la présente in- vention en référence au cas d'un agent#-A de traitement de données, qui est accouplé au bus, essayant d'avoir accès à la mémoire 16. Comme cela est représenté dans l'exemple de la figure 5, l'agent*A produit un signal de demande 25 (AREQ) repéré sur le diagramme de cadencement de la figure 5 par la référence 60. Lors de la réception du signal de demande délivré par l'agent A, le dispositif d'arbitrage 20 envoie un signal de validation 61 et un signal DTACK lorsque le transfert est achevé, ce qui est repéré sur la 30 figure par la référence 62. En même temps que s'effectue la transmission du signal DTACK au dispositif validé (c'est- à-dire l'agent :A dans le présent exemple), le circuit d'horloge 48 commence le comptage de la durée ou du cré- neau temporel prédéterminé mentionné précédemment. Dans 35 la forme de réalisation préférée, la durée de la fe-
9 nôtre ou créneau temporel est de 240 nanosecondes, mais on peut utiliser une variété de durées de créneaux temporels en fonction de l'application particulière de la présente invention. Une fois que l'agent A a reçu le signal de 5 validation de la part du dispositif d'arbitrage 20, l'a- gent reçoit l'accès à la ressource demandée, c'est-à-dire le bus10 etloula mémoire 16), et peut exécuter son opéra- tion de transfert de données. Lors de l'achèvement de l'opération de transfert de données avec la ressource 10 locale, le dispositif d'arbitrage envoie à l'agent un signal DTACK indiquant que l'accès est terminé, et l'agent * A interrompt son signal de demande comme cela est repré- senté sur la figure 5 par la référence 64. A la suite de l'interruption du signal de demande, le dispositif d'ar- 15 bitrage 20 interrompt le signal DTACK envoyé au disositif validé, comme cela est repéré par la référence 66 sur la figure. Bien que le signal DTACK ait été supprimé, le cir- cuit d'horloge 48 situé dans le circuit d'arbitrage 42 continue à compter la durée définie préalablement du cré- 20 neau temporel. Dans le cas o l'agent-*A n'envoie pas à nouveau un signal de demande au dispositif d'arbitrage 20 pendant la durée du créneau temporel, l'accès à la ressour- ce commune est attribué à d'autres agents, conformément à la séquence de fonctionnement décrite ci-dessus, comme ce- 25 la est typique en l'absence d'un état verrouillé. Cepen- dant, dans l'exemple de la figure 5, l'agent *A envoie à nouveau le signal de demande comme cela est repéré par la référence 68, pendant l'intervalle du créneau temporel. Le circuit d'arbitrage 42 détecte la nouvelle introduc- 30 tion de la demande de l'agent 4 A pendant cette durée du créneau temporel et introduit un état verrouillé qui em- pêche le circuit logique 46 d'accorder l'accès à la ressour- ce commune, à d'autres agents. A la fin de l'accès suivant obtenu par l'agent 4* A, le dispositif d'arbitrage 42 en- 35 voie un signal supplémentaire DTACK à l'agent #A, et le
10 circuit d'horloge 48 commence le comptage d'un autre cré- neau temporel, tout en conservant le dispositif d'arbi- trage à l'état verrouillé. L'état verrouillé utilisé con- formément à la présente invention permet, dans l'exemple 5 de la figure 5, à l'agent '-A dmaintenir un accès exclusif à la ressource commune (c'est-à-dire le bus 10, la mémoire 16 et analogues) entre des transmissions de données de l'agent A. L'accès exclusif permanent de l'agent A de la ressource pendant des durées correspondant à des cré- 10 neaux temporels multiples supprime la perte de temps du transfert d'accès entre agents dans le cas o le premier agent validé se prépare pour continuer les transfert de données aussitôt après l'achèvement de son opération pré- cédente de transmission de données. 15 Comme cela est représenté dans l'exemple de la figure 5, une fois que la seconde opération de transfert de données de l'agent # A est achevée, ce dernier interrompt son signal de demande (repéré par la référence 70), ce qui entraîne la suppression du signal DTACK (identifi& par 20 'a référence 72). Cependant, dans l'exemple représenté, l'agent A envoie une troisième demande 74 pendant l'in- tervalle du second créneau temporel. Ce nouvel envoi d'une demande entraîne un troisième accès (repéré par la référence 76) de l'agent frA à la ressource commune, et au déclenchement 25 d'un troisième créneau temporel de transfert de données. Etant donné que le nouvel envoi de la demande 74 est appa- ru pendant l'intervalle d'un créneau temporel , le circuit d'arbitrage 42 maintient l'état verrouillé, ce qui empêche d'autres agents d'avoir accès entre des intervalles cor- 30 respondants à des créneaux temporels. Comme représenté, une fois que l'opération de transfert des données est achevée, l'agent# A interrompt le signal de demande 78, ce qui en- traîne l'introduction du signal DTACK 80. Cependant, dans l'exemple représenté, l'agent A n'introduit pas à nouveau 35 sa demande pendant le troisième créneau temporel et par con-
11 séquent l'état verrouillé est interrompu. Bien que l'agent #A puisse demander l'accès à un instant ultérieur, l'in- terruption de l'état verrouillé permet à d'autres agents, comme par exemple l'agent N, l'unité CPU 25, ou d'autres 5 agents accouplés par l'intermédiaire d'une interface 28 de liaison au réseau, d'avoir accès aux ressources communes du système de traitement de données. Il s'est avéré que la caractéristique unique de verrouillage fournie par la présente invention accroit la 10 performance de fonctionnement des dispositifs de traitement de données qui fonctionnent à grande vitesse et transmet- tent des données selon des rafales de signaux. Pour les agents émettant des données selon un mode de rafales répé- titives de signaux, la présente invention permet d'avoir 15 un accès exclusif à la ressource commune dans le système de traitement de données, tant que l'agent qui effectue l'émission continue à demander l'accès pour des émissions supplémentaires pendant l'intervalle formant créneau tem- porel prédéfini. Dans le cas o le dispositif de traitement 20 de données à grande vitesse ne réintroduit pas une demande pour avoir accès à la ressource commune pendant l'interval- le du créneau temporel, le dispositif d'arbitrage 20 affec- te l'accès conformément à une hiérarchie prédéterminée, comme par exemple selon le mode "premier arrivé, premier 25 servi". Ainsi on a décrit un dispositif d'arbitrage servant à autoriser l'accès à des ressources de traitement de données. Bien que la présente invention ait été décrite en référence aux figures 1 à 5, on notera que ces figures 30 ne sont fournies qu'à titre d'illustration et que la pré- sente invention peut être utilisée dans une variété d'au- tres applications de traitement de données.
Claims (14)
1. Dispositif d'arbitrage servant à autoriser l'accès à une ressource de traitement de données (10,16, 18,...) et disposé entre une pluralité de dispositifs de 5 traitement de données ("agents") (eA,.... *N) et ladite ressource (10,16,18...), caractérisé en ce qu'il comporte : - des moyens de demande accouplés à chacun desdits agents de manière à produire un signal de demande en vue d'avoir accès à ladite ressource et pour envoyer 10 ledit signal auxdits moyens d'arbitrage (42), - - des moyens de cadencement (48) accouplés aux- dits moyens d'arbitrage de manière à commander de façon cadencée des intervalles de temps prédéterminés, - des moyens de détection (42) accouplés auxdits 15 moyens de cadencement de manière à détecter des signaux de demande multiples envoyés par le même-agent pendant ledit intervalle de temps prédéterminé, - des moyens d'arbitrage %42) accouplés entre ladite ressource de traitement de données (10,16,18,...) et 20 lesdits agents (*-A,... +N) permettant de valider de façon sélective lesdits agents pour qu'ils aient accès à ladite ressource conformément à une hiérarchie prédéterminée, les- dits moyens d'arbitrage comprenant des moyens de verrouil- lage (46) permettant de valider de façon sélective l'accès à laditeressource 25 d'un agent qui envoie lesdites demandes multiples pendant ledit intervalle de temps prédéterminé, et en empêchant l'accès d'autres agents sélectionnés et émettant des demandes, tant que ledit agent validé continue à envoyer des signaux de demande multiples pendant lesdits 30 intervalles de temps prédéterminés, ce qui a pour effet que des agents fonctionnant à grande vitesse et émettant des demandes multiples peuvent. conserver l'accès à ladite ressource, à l'exclusion des autres agents sélectionnés, jusqu'à ce que les opérations 35 des agents fonctionnant à grande vitesse soient achevées.
2. Dispositif d'arbitrage selon la revendication 1, caractérisé en ce que lesdits moyens d'arbitrage (42) envoient un signal d'accusé de réception de transfert de données (DIYACK) qui indique que ledit agent a terminé son accès à ladite ressource. 5
3. Dispositif d'arbitrage selon la revendica- tion 1, caractérisé en ce que lesdits moyens de cadencement (48) comencent à mesurer ledit intervalle de temps prédéterminé à nartir de la transmission dudit signal d'accusé de réception de transfertdedonnées.
4. Dispositif d'arbitrage selon la revendication 10 1, caractérisé en ce que lesdits moyens d'arbitrage (42) suppriment l'accès autorisé pour un dispositif actuellement validé, si ce dispositif a eu accès à ladite ressource pen- dant un intervalle de temps supérieur à un intervalle de temps T défini préalablement, indépendamment du cadencement 15 desdits signaux de demande.
5. Dispositif d'arbitrage selon la revendication 3, caractérisé en ce que l'un desdits agents (10,16,18,...) est formé par un bus (10) auquel sont raccordés une plura- lité de dispositifs supplémentaires de traitement de don- 20 nées (16,18,...), ledit bus étant traité sous la forme d'un simple agent par ledit dispositif d'arbitrage.
6. Dispositif d'arbitrage selon la revendication 5, caractérisé en ce que ledit bus (10) comporte une plura- lité de lignes de transmission d'adresses et au moins une 25 ligne de signal d'envoi (STROBE).
7. Dispositif d'arbitrage selon la revendication 6, caractérisé en ce que ledit dispositif d'arbitrage com- porte uncomnparateur d'adresses accouplé auxdites lignes de transmission d'adresses et une porte ET 36 accouplée à la 30 sortie dudit comparateur et à ladite ligne d'échantillonnage, la sortie de ladite porte ET délivrant un signal de demande (40) envoyé auxdits moyens d'arbitrage (42).
8. Procédé d'affectation de l'accès à une res- source (10,16,18,...) par un dispositif d'arbitrage (20) 35 dans un système de traitement de données utilisant une plu- ralité de dispositifs de traitement de données ("agents") (#A,...,#N) accouplés de manière à avoir accès à une ressource commune de traitement de données, caractérisé en ce qu'il inclut les phases opératoires consistant è : 5 - produire un signal de demande (25,28,30) par les agents désirant avoir accès à ladite ressource et envoyer lesdits signaux de demande audit dispositif d'arbitrage, commander de façon cadencée des intervalles de temps prédéterminés et détecter des signaux de demande 10 multiples envoyés par le même agent pendant ledit interval- le de temps prédéterminé, - valider de façon sélective lesdits agents de manière qu'ils aient accès à ladite ressource conformément à une hiérarchie prédéterminée, en empêchant l'accès à 15 d'autres agents électionnés si ledit agent effectuant la demande envoie lesdites demandes multiples tant que ledit agent validé poursuit son envoi desdits signaux de demande multiples pendant ledit intervalle de temps prédéterminé, ce qui a pour effet qu'un agent fonctionnant 20 à grande vitesse et envoyant des demandes multiples peut conserver son accès à ladite ressource, à l'exclusion d'au- tres agents sélectionnés, jusqu'à ce que les opérations qu'il effectue,soient achevées.
9. Procédé selon la revendication 8, caractérisé 25 en outre en ce qu'il inclut la phase opératoire consistant à envoyer un signal d'accusé de réception de transfert de données (DTACK) indiquantqueleditagentaterminésonaccèsàladite ressource.
10. Procédé selon la revendication 9, caractéri- sé en ce que lesdits moyens d'arbitrage (42) interrompent 30 l'accès conféré audit dispositif validé courant, si ce dispositifa eu accès à ladite ressource pendant l'interval- le de temps supérieur à un intervalle de temps prédéter- miné T, indépendamment du cadencement desdits signaux de demande-.
11. Procédé selon la revendication 9, caractérisé 35 en ce que ladite phase opératoire de cadencement est déclenchée lors de l'envoi d'un signald'accusé deréceptiondetransfertdedonnées (DTACK).
12. Procédé selon la revendication 11, carac- térisé en ce que l'un desdits agents est un bus (10), 5 auquel une pluralité de dispositifs supplémentaires de traitement de données (16,18,...) sont accouplés, ledit bus étant traité par ledit dispositif d'arbitrage comme étant un simple agent.
13. Procédé selon la revendication 12, caractéri- 10 sé en ce que ledit bus (10) comporte une pluralite de li- gnes de transmission d'adresses et au moins une ligne de signal d'envoi (STROBE).
14. Procédé selon la-revendication 13, carac- térisé en ce que ledit dispositif d'arbitrage comporte un 15 comparateur d'adresses accouplé auxdites lignes de trans- mission d'adresses et une porte ET f6)accouplée à la sortie dudit comparateur et à ladite ligne d'échantillonnage, la sortie de ladite porte ET délivrant un signal de demande (40) auxdits moyens d'arbitrage (42).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/786,596 US4719569A (en) | 1985-10-11 | 1985-10-11 | Arbitrator for allocating access to data processing resources |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2588679A1 true FR2588679A1 (fr) | 1987-04-17 |
FR2588679B1 FR2588679B1 (fr) | 1992-10-09 |
Family
ID=25139046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8609465A Expired - Fee Related FR2588679B1 (fr) | 1985-10-11 | 1986-06-30 | Dispositif d'arbitrage et procede pour autoriser l'acces a une ressource de traitement de donnees, utilisant un tel dispositif |
Country Status (5)
Country | Link |
---|---|
US (1) | US4719569A (fr) |
JP (1) | JPH0664563B2 (fr) |
FR (1) | FR2588679B1 (fr) |
GB (1) | GB2181577B (fr) |
HK (1) | HK90690A (fr) |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2214334B (en) * | 1988-01-05 | 1992-05-06 | Texas Instruments Ltd | Integrated circuit |
US5202971A (en) * | 1987-02-13 | 1993-04-13 | International Business Machines Corporation | System for file and record locking between nodes in a distributed data processing environment maintaining one copy of each file lock |
JPH01191967A (ja) * | 1988-01-27 | 1989-08-02 | Nec Corp | データ通信処理方式 |
IL89355A0 (en) * | 1988-02-24 | 1989-09-10 | Ardent Computer Corp | Method and apparatus for controlling access to a system bus |
CA1321842C (fr) * | 1988-05-11 | 1993-08-31 | Digital Equipment Corporation | Temporisations inegales pour bus |
US5003464A (en) * | 1988-05-23 | 1991-03-26 | Bell Communications Research, Inc. | Methods and apparatus for efficient resource allocation |
US4961140A (en) * | 1988-06-29 | 1990-10-02 | International Business Machines Corporation | Apparatus and method for extending a parallel synchronous data and message bus |
US4987529A (en) * | 1988-08-11 | 1991-01-22 | Ast Research, Inc. | Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters |
US4974147A (en) * | 1988-12-21 | 1990-11-27 | International Business Machines Corporation | Programmable quiesce apparatus for retry, recovery and debug |
EP0381655A3 (fr) * | 1989-01-31 | 1992-12-02 | International Business Machines Corporation | Méthode de synchronisation de l'attribution des tâches entre des systèmes opérationnels multitâches |
US4969120A (en) * | 1989-02-13 | 1990-11-06 | International Business Machines Corporation | Data processing system for time shared access to a time slotted bus |
US5167019A (en) * | 1989-06-23 | 1992-11-24 | Digital Equipment Corporation | Apparatus and method for interconnecting a plurality of devices to a single node in a node-limited serial data bus computer network |
US5163131A (en) * | 1989-09-08 | 1992-11-10 | Auspex Systems, Inc. | Parallel i/o network file server architecture |
CA2066566C (fr) * | 1989-09-08 | 2001-12-25 | David Hitz | Architecture de systeme d'exploitation multifonction |
US5168570A (en) * | 1989-12-29 | 1992-12-01 | Supercomputer Systems Limited Partnership | Method and apparatus for a multiple request toggling priority system |
US5197130A (en) * | 1989-12-29 | 1993-03-23 | Supercomputer Systems Limited Partnership | Cluster architecture for a highly parallel scalar/vector multiprocessor system |
US5247671A (en) * | 1990-02-14 | 1993-09-21 | International Business Machines Corporation | Scalable schedules for serial communications controller in data processing systems |
US5669002A (en) * | 1990-06-28 | 1997-09-16 | Digital Equipment Corp. | Multi-processor resource locking mechanism with a lock register corresponding to each resource stored in common memory |
US5440752A (en) | 1991-07-08 | 1995-08-08 | Seiko Epson Corporation | Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU |
US5539911A (en) * | 1991-07-08 | 1996-07-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
US5493687A (en) * | 1991-07-08 | 1996-02-20 | Seiko Epson Corporation | RISC microprocessor architecture implementing multiple typed register sets |
US5265223A (en) * | 1991-08-07 | 1993-11-23 | Hewlett-Packard Company | Preservation of priority in computer bus arbitration |
US5301282A (en) * | 1991-10-15 | 1994-04-05 | International Business Machines Corp. | Controlling bus allocation using arbitration hold |
US5241632A (en) * | 1992-01-30 | 1993-08-31 | Digital Equipment Corporation | Programmable priority arbiter |
US5548762A (en) * | 1992-01-30 | 1996-08-20 | Digital Equipment Corporation | Implementation efficient interrupt select mechanism |
DE69311330T2 (de) * | 1992-03-31 | 1997-09-25 | Seiko Epson Corp., Tokio/Tokyo | Befehlsablauffolgeplanung von einem risc-superskalarprozessor |
US5265212A (en) * | 1992-04-01 | 1993-11-23 | Digital Equipment Corporation | Sharing of bus access among multiple state machines with minimal wait time and prioritization of like cycle types |
US5768548A (en) * | 1992-04-15 | 1998-06-16 | Intel Corporation | Bus bridge for responding to received first write command by storing data and for responding to received second write command by transferring the stored data |
US5467295A (en) * | 1992-04-30 | 1995-11-14 | Intel Corporation | Bus arbitration with master unit controlling bus and locking a slave unit that can relinquish bus for other masters while maintaining lock on slave unit |
EP0638183B1 (fr) * | 1992-05-01 | 1997-03-05 | Seiko Epson Corporation | Systeme et procede permettant d'annuler des instructions dans un microprocesseur superscalaire |
US5339442A (en) * | 1992-09-30 | 1994-08-16 | Intel Corporation | Improved system of resolving conflicting data processing memory access requests |
US5301332A (en) * | 1992-12-23 | 1994-04-05 | Ncr Corporation | Method and apparatus for a dynamic, timed-loop arbitration |
US5506968A (en) * | 1992-12-28 | 1996-04-09 | At&T Global Information Solutions Company | Terminating access of an agent to a shared resource when a timer, started after a low latency agent requests access, reaches a predetermined value |
US5628021A (en) * | 1992-12-31 | 1997-05-06 | Seiko Epson Corporation | System and method for assigning tags to control instruction processing in a superscalar processor |
EP0682789B1 (fr) * | 1992-12-31 | 1998-09-09 | Seiko Epson Corporation | Systeme et procede pour changer la designation des registres |
ATE222384T1 (de) * | 1993-06-03 | 2002-08-15 | Network Appliance Inc | Verfahren und dateisystem zur zuordnung von datei-blöcken zu speicherplatz in einem raid- plattensystem |
EP0702815B1 (fr) * | 1993-06-03 | 2000-08-23 | Network Appliance, Inc. | Disposition d'un systeme de fichiers a ecriture dans une zone non predeterminee |
US6604118B2 (en) | 1998-07-31 | 2003-08-05 | Network Appliance, Inc. | File system image transfer |
US7174352B2 (en) | 1993-06-03 | 2007-02-06 | Network Appliance, Inc. | File system image transfer |
US6138126A (en) * | 1995-05-31 | 2000-10-24 | Network Appliance, Inc. | Method for allocating files in a file system integrated with a raid disk sub-system |
WO1994029795A1 (fr) * | 1993-06-04 | 1994-12-22 | Network Appliance Corporation | Procede permettant d'assurer la parite dans un sous-systeme raid au moyen d'une memoire remanente |
GB9314860D0 (en) * | 1993-07-16 | 1993-09-01 | D2B Systems Co Ltd | Communication bus system with mitigation of slave station locking problem and master station for use in such communication system |
US5651137A (en) * | 1995-04-12 | 1997-07-22 | Intel Corporation | Scalable cache attributes for an input/output bus |
US5754887A (en) * | 1995-06-07 | 1998-05-19 | International Business Machines Corporation | System for limiting access of plurality of requests to peripheral bus by halting transmission to particular peripheral devices and resuming transmission after second predetermined time period expiration |
KR100201325B1 (ko) * | 1996-03-30 | 1999-06-15 | 유기범 | 다중 프로세서 시스템에서 시스템 버스의 클럭속도를 향상시키는 방법 |
US5996037A (en) * | 1997-06-03 | 1999-11-30 | Lsi Logic Corporation | System and method for arbitrating multi-function access to a system bus |
US6516351B2 (en) | 1997-12-05 | 2003-02-04 | Network Appliance, Inc. | Enforcing uniform file-locking for diverse file-locking protocols |
US6105094A (en) * | 1998-01-26 | 2000-08-15 | Adaptec, Inc. | Method and apparatus for allocating exclusive shared resource requests in a computer system |
US6457130B2 (en) | 1998-03-03 | 2002-09-24 | Network Appliance, Inc. | File access control in a multi-protocol file server |
US6317844B1 (en) | 1998-03-10 | 2001-11-13 | Network Appliance, Inc. | File server storage arrangement |
US6119244A (en) | 1998-08-25 | 2000-09-12 | Network Appliance, Inc. | Coordinating persistent status information with multiple file servers |
US6343984B1 (en) | 1998-11-30 | 2002-02-05 | Network Appliance, Inc. | Laminar flow duct cooling system |
US6519666B1 (en) | 1999-10-05 | 2003-02-11 | International Business Machines Corporation | Arbitration scheme for optimal performance |
EP1188294B1 (fr) * | 1999-10-14 | 2008-03-26 | Bluearc UK Limited | Appareil et procede de mise en oeuvre de materiels ou d'acceleration des fonctions du systeme d'exploitation |
US6487622B1 (en) * | 1999-10-28 | 2002-11-26 | Ncr Corporation | Quorum arbitrator for a high availability system |
DE10116795A1 (de) * | 2001-04-04 | 2002-10-17 | Infineon Technologies Ag | Bussystem |
US7457822B1 (en) | 2002-11-01 | 2008-11-25 | Bluearc Uk Limited | Apparatus and method for hardware-based file system |
US8041735B1 (en) | 2002-11-01 | 2011-10-18 | Bluearc Uk Limited | Distributed file system and method |
TWI318355B (en) * | 2006-04-17 | 2009-12-11 | Realtek Semiconductor Corp | System and method for bandwidth sharing in busses |
US8799538B2 (en) * | 2008-04-17 | 2014-08-05 | 2236008 Ontario Inc. | System for managing a cost-constrained resource |
US20140267599A1 (en) * | 2013-03-14 | 2014-09-18 | 360Brandvision, Inc. | User interaction with a holographic poster via a secondary mobile device |
CN112594078B (zh) * | 2020-12-07 | 2022-07-01 | 重庆潍柴发动机有限公司 | 一种船用发动机抢占式冗余电控系统及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0094841A2 (fr) * | 1982-05-19 | 1983-11-23 | Western Electric Company, Incorporated | Verrouillage pour des sources utilisées en partage du temps |
JPS5968069A (ja) * | 1982-10-12 | 1984-04-17 | Fujitsu Ltd | アクセス優先制御方式 |
US4536839A (en) * | 1982-03-30 | 1985-08-20 | Mai Basic Four, Inc. | Memory request arbitrator |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS594733B2 (ja) * | 1975-11-10 | 1984-01-31 | 日本電気株式会社 | キヨウツウバスセイギヨカイロ |
US4275440A (en) * | 1978-10-02 | 1981-06-23 | International Business Machines Corporation | I/O Interrupt sequencing for real time and burst mode devices |
JPS5932808B2 (ja) * | 1979-09-20 | 1984-08-11 | 松下電器産業株式会社 | バス制御方式 |
JPS56166534A (en) * | 1980-05-27 | 1981-12-21 | Mitsubishi Electric Corp | Simultaneous selection preventing circuit |
US4453214A (en) * | 1981-09-08 | 1984-06-05 | Sperry Corporation | Bus arbitrating circuit |
-
1985
- 1985-10-11 US US06/786,596 patent/US4719569A/en not_active Expired - Lifetime
-
1986
- 1986-05-30 GB GB8613219A patent/GB2181577B/en not_active Expired
- 1986-06-30 FR FR8609465A patent/FR2588679B1/fr not_active Expired - Fee Related
- 1986-09-26 JP JP61226373A patent/JPH0664563B2/ja not_active Expired - Fee Related
-
1990
- 1990-11-01 HK HK906/90A patent/HK90690A/xx not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4536839A (en) * | 1982-03-30 | 1985-08-20 | Mai Basic Four, Inc. | Memory request arbitrator |
EP0094841A2 (fr) * | 1982-05-19 | 1983-11-23 | Western Electric Company, Incorporated | Verrouillage pour des sources utilisées en partage du temps |
JPS5968069A (ja) * | 1982-10-12 | 1984-04-17 | Fujitsu Ltd | アクセス優先制御方式 |
Non-Patent Citations (2)
Title |
---|
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 26, no. 7a, novembre 1983, pages 3370-3371, New York, US; A.L. BERGEY et al.: "Method for decreasing arbitration overhead" * |
PATENT ABSTRACTS OF JAPAN, vol. 8, no. 171 (P-293)[1608], 8 août 1984; & JP-A-59 68 069 (FUJITSU K.K.) 17-04-1984 * |
Also Published As
Publication number | Publication date |
---|---|
FR2588679B1 (fr) | 1992-10-09 |
GB8613219D0 (en) | 1986-07-02 |
US4719569A (en) | 1988-01-12 |
GB2181577B (en) | 1989-09-13 |
JPH0664563B2 (ja) | 1994-08-22 |
HK90690A (en) | 1990-11-09 |
JPS6289159A (ja) | 1987-04-23 |
GB2181577A (en) | 1987-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2588679A1 (fr) | Dispositif d'arbitrage et procede pour autoriser l'acces a une ressource de traitement de donnees, utilisant un tel dispositif | |
FR2519441A1 (fr) | Systeme de selection de priorite pour l'acces a un bus utilise en mode partage | |
FR2579342A1 (fr) | Reseau local de transmission de donnees et procede d'affectation automatique d'adresses a des dispositifs de traitement de donnees de ce reseau | |
EP0094717B1 (fr) | Procédé et dispositif d'allocation déterministe explicite du jeton dans un réseau local distribué de transmission avec priorités | |
FR2632096A1 (fr) | Systeme de microcalculateur a bus multiple avec arbitrage d'acces aux bus | |
EP0517609A1 (fr) | Procédé et bus d'arbitrage pour transmission de données série | |
EP0757465A1 (fr) | Circuit HDLC à bus interne partage | |
FR2579341A1 (fr) | Reseau local de transmission de donnees comportant un systeme de detection de signaux, evitant des collisions et procede de transfert de donnees dans un tel reseau | |
FR2758681A1 (fr) | Allocation a une pluralite d'elements d'autorisations d'acces a une ressource partagee | |
EP0917062B1 (fr) | Dispositif d'échange entre unités de traitement d'informations à processeurs interconnectés par un bus commun | |
FR2537116A1 (fr) | Systeme d'ascenseur | |
EP1324175A1 (fr) | Module de securisation de donnees par chiffrement/dechiffrement et/ou signature/verification de signature | |
FR2674393A1 (fr) | Synchronisation de stations terminales dans un reseau a l'alternat et multidebit. | |
US6571306B1 (en) | Bus request mechanism for bus master which is parked on a shared bus | |
FR2588397A1 (fr) | Appareil et procede pour ameliorer la performance de l'unite centrale de traitement de donnees dans un microprocesseur | |
FR3093830A1 (fr) | Procédé de gestion d’accès à un bus partagé, et dispositif électronique correspondant | |
EP0635184B1 (fr) | Dispositif de transmission de donnees pour reseau a acces aleatoire, avec resolution de collision perfectionnee, et procede correspondant | |
FR2652179A1 (fr) | Appareillage et procede pour transferer des donnees entre des dispositifs situes sur un bus de donnees en serie dans un systeme de communication de donnees. | |
EP0413066B1 (fr) | Système de communication | |
FR2695495A1 (fr) | Procédé et appareil de transfert de données fonctionnant à deux fréquences. | |
FR2681205A1 (fr) | Procede et dispositif de multiplexage. | |
FR2642244A1 (fr) | Procede et dispositif d'acces hierarchise a un reseau de transmission d'informations | |
EP0866583B1 (fr) | Réseau informatique à accès non déterministe, mais à temps d'accès déterministe | |
EP1293909B1 (fr) | Controle d'accès dynamique d'une fonction à une ressource collective. | |
US5271008A (en) | Unidirectional bus system using reset signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |