FR2579828A1 - Localised oxidation method for obtaining thick oxide layers - Google Patents
Localised oxidation method for obtaining thick oxide layers Download PDFInfo
- Publication number
- FR2579828A1 FR2579828A1 FR8504850A FR8504850A FR2579828A1 FR 2579828 A1 FR2579828 A1 FR 2579828A1 FR 8504850 A FR8504850 A FR 8504850A FR 8504850 A FR8504850 A FR 8504850A FR 2579828 A1 FR2579828 A1 FR 2579828A1
- Authority
- FR
- France
- Prior art keywords
- layer
- silicon
- oxide
- nitride
- thick oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000003647 oxidation Effects 0.000 title claims abstract description 24
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 24
- 150000004767 nitrides Chemical class 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 5
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 claims 1
- 238000006396 nitration reaction Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000005121 nitriding Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
PROCEDE D'OXYDATION LOCALISEE
POUR L'OBTENTION D'OXYDE EPAIS
La présente invention concerne un procédé d'oxydation localisée pour l'obtention d'oxyde épais.LOCALIZED OXIDATION PROCESS
FOR OBTAINING THICK OXIDE
The present invention relates to a localized oxidation process for obtaining thick oxide.
I1 est connu dans l'art antérieur de réaliser des oxydations localisées permettant d'obtenir un oxyde épais, généralement appelé oxyde de champ, en recouvrant d'une couche de nitrure de silicium la couche mince d'oxyde de silicium qui recouvre un substrat semiconducteur en silicium monocristallin. La couche de nitrure est gravée et sert de masque pour l'oxydation qui permet la croissance de l'oxyde de champ. La croissance de l'oxyde de champ se fait au détriment du substrat. Sur les figures 1 et 2, on montre que la couche de nitrure 3 est gravée pour permettre la croissance d'oxyde de champ 4 à travers de la couche mince d'oxyde 2 qui recouvre le substrat semi-conducteur 1. Sur la figure 1, avant la croissance de l'oxyde épais, on réalise, par implantation, des zones d'isolement de type P+ dans le substrat de type P, dans l'exemple choisi.On utilise généralement pour réaliser cette implantation la résine qui a servi de masque à la gravure du nitrure. Ces zones d'isolement peuvent être réalisées autrement, par exemple par diffusion. It is known in the prior art to carry out localized oxidations making it possible to obtain a thick oxide, generally called field oxide, by covering with a layer of silicon nitride the thin layer of silicon oxide which covers a semiconductor substrate. in monocrystalline silicon. The nitride layer is etched and serves as a mask for oxidation which allows the growth of field oxide. The growth of the field oxide takes place at the expense of the substrate. In FIGS. 1 and 2, it is shown that the nitride layer 3 is etched to allow the growth of field oxide 4 through the thin oxide layer 2 which covers the semiconductor substrate 1. In FIG. 1 , before the growth of the thick oxide, P + type isolation zones are made by implantation in the P type substrate, in the example chosen. Generally, the resin which served as nitride etching mask. These isolation zones can be produced otherwise, for example by diffusion.
Cette technique présente de nombreux inconvénients. This technique has many drawbacks.
En particulier, on observe un phénomène de nitruration à l'interface entre la couche d'oxyde 2 et le substrat 1. li faut savoir que la croissance de l'oxyde épais se fait généralement sous atmosphère humide pour accélérer la réaction ce qui favorise la nitruration. Le nitrure se forme principalement à la périphérie des zones d'oxyde épais réalisées. La dégradation de l'interface entre la couche d'oxyde et le substrat fait qu'il n'est pas possible d'utiliser cette couche d'oxyde comme oxyde mince, généralement appelé oxyde de grille. On est conduit à enlever cette couche d'oxyde, à déposer une nouvelle couche d'oxyde qui ne sert qu'à enlever toutes les traces de la nitruration, puis à déposer une nouvelle couche de diélectrique. In particular, there is a phenomenon of nitriding at the interface between the oxide layer 2 and the substrate 1. It should be noted that the growth of the thick oxide generally takes place in a humid atmosphere to accelerate the reaction, which promotes the nitriding. The nitride mainly forms at the periphery of the thick oxide zones produced. The degradation of the interface between the oxide layer and the substrate means that it is not possible to use this oxide layer as a thin oxide, generally called gate oxide. We are led to remove this oxide layer, to deposit a new oxide layer which only serves to remove all traces of nitriding, then to deposit a new dielectric layer.
Sur la figure 2, on désigne par la référence 5 les traces de nitrure qui sont donc situées essentiellement à la périphérie des zones d'oxyde épais réalisées mais aussi à l'aplomb de trous 6 qui peuvent exister dans la couche de nitrure 3. In FIG. 2, the reference 5 denotes the traces of nitride which are therefore situated essentially at the periphery of the thick oxide zones produced but also directly below holes 6 which may exist in the nitride layer 3.
Sur les figures 3 à 6, on montre que la couche d'oxyde 2 est enlevée, puis remplacée par une autre couche d'oxyde 7, qui peut être d'épaisseur irrégulière, à cause de la nitruration. Cette couche 7 est retirée pour être remplacée par une dernière couche mince de diélectrique 8. In FIGS. 3 to 6, it is shown that the oxide layer 2 is removed, then replaced by another oxide layer 7, which may be of irregular thickness, due to nitriding. This layer 7 is removed to be replaced by a last thin layer of dielectric 8.
Un autre inconvénient de cette technique connue pour l'obtention d'oxyde épais est que les contraintes thermiques lors de la réalisation de l'oxyde de champ 4 induisent des défauts cristallins dans la zone du substrat 1 correspondant à la transition entre l'oxyde épais 4 et l'oxyde mince. Sur les figures 2 et suivantes, ces défauts sont symbolisé par des croix 9. Another drawback of this known technique for obtaining thick oxide is that the thermal stresses during the production of the field oxide 4 induce crystalline defects in the region of the substrate 1 corresponding to the transition between the thick oxide 4 and thin oxide. In FIGS. 2 and following, these faults are symbolized by crosses 9.
Ces défauts sont particulièrement gênants si l'on réalise une diode auto-alignée avec l'oxyde épais, car on augmente alors la profondeur de la jonction à sa périphérie et on peut perturber ainsi les caractéristiques de la diode. These faults are particularly troublesome if a self-aligned diode is made with the thick oxide, since the depth of the junction at its periphery is then increased and the characteristics of the diode can thus be disturbed.
Sur la figure 6, on montre qu'une diode a été réalisée, par exemple par implantation d'impuretés de type N, dans la partie du substrat située entre les zones d'oxyde épais. On constate que la profondeur de la jonction qui est délimitée schématiquement par des pointillés est plus importante à la périphérie de la jonction. In FIG. 6, it is shown that a diode has been produced, for example by implantation of N-type impurities, in the part of the substrate situated between the zones of thick oxide. It can be seen that the depth of the junction which is delimited diagrammatically by dotted lines is greater at the periphery of the junction.
Un autre inconvénient de cette technique connue se manifeste lorsque l'on réalise une ouverture de contact auto-alignée avec l'oxyde de champ comme cela est représenté sur la figure 7. En effet dans ce cas-là, on procède généralement à un dopage supplémentaire dans l'ouverture de contact, ce qui sur la figure 7 conduit à l'obtention d'une zone de type N+. De plus on est conduit à réaliser une gravure supplémentaire de l'ouverture de contact pour supprimer le diélectrique 8. Cette gravure diminue l'épaisseur de l'oxyde épais à la périphérie des zones en oxyde épais.L'incon vénient de ce procédé connu est que lorsqu'on réalise une ouverture de contact auto-alignée avec l'oxyde épais, la zone de type N obtenue provoque la mise en contact des zones de type P et N+, ce qui change leurs concentrations. Another drawback of this known technique is manifested when a self-aligned contact opening is made with the field oxide as shown in FIG. 7. In fact in this case, doping is generally carried out. additional in the contact opening, which in FIG. 7 leads to an N + type zone being obtained. In addition, it is necessary to carry out an additional etching of the contact opening to remove the dielectric 8. This etching decreases the thickness of the thick oxide at the periphery of the thick oxide zones. The drawback of this known process is that when a self-aligned contact opening is made with the thick oxide, the N type zone obtained causes the P and N + type zones to come into contact, which changes their concentrations.
La présente invention concerne un procédé d'oxydation localisée pour l'obtention d'oxyde épais qui supprime les inconvénients du procédé connu qui vient d'être exposé. The present invention relates to a localized oxidation process for obtaining thick oxide which eliminates the drawbacks of the known process which has just been described.
La présente invention concerne un procédé d'oxydation iov- lisée pour l'obtention d'oxyde épais, sur un substrat semi-conducteur en silicium mono-cristallin recouvert d'une couche mince de diélectrique en oxyde de silicium, une couche de nitrure de silicium étant utilisée comme masque pour l'oxydation, caractérisé en ce qu'il comporte les étapes suivantes:
- 1 ) on intercale entre la couche de diélectrique et la couche de nitrure une couche de silicium poly-cristallin;
- 20) on délimite par photo-gravure des zones où le nitrure et le silicium poly-cristallin sont gravés et où l'on fait croître un oxyde épais.The present invention relates to a method of oxidized oxidation for obtaining thick oxide, on a semiconductor substrate in monocrystalline silicon covered with a thin layer of dielectric in silicon oxide, a layer of nitride of silicon being used as a mask for oxidation, characterized in that it comprises the following stages:
- 1) a layer of polycrystalline silicon is interposed between the dielectric layer and the nitride layer;
- 20) zones are delimited by photo-etching where the nitride and the poly-crystalline silicon are etched and where a thick oxide is grown.
La présente invention concerne aussi un procédé å'oxydation localisée permettant l'obtention d'oxyde épais sur un substrat semiconducteur en silicium mono-cristallin recouvert d'une couche mince de diélectrique, constituée d'une couche d'oxyde de silicium, recouverte d'une couche de nitrure de silicium, elle-même recouverte d'une couche d'oxyde de silicium, une couche de nitrure de silicium, étant utilisée comme masque pour l'oxydation, caractérisé en ce qu'il comporte les étapes suivantes::
- 10) on intercale entre la couche de diélectrique et la couche de nitrure servant de masque une couche de silicium poly-cristallin;
- 2 ) on délimite par photo-gravure des zones où la couche de nitrure servant de masque, le silicium poly-cristallin, la couche de nitrure de la couche diélectrique et la couche d'oxyde qui la recouvre sont gravés et où l'on fait croître un oxyde épais.The present invention also relates to a localized oxidation process for obtaining thick oxide on a semiconductor substrate in monocrystalline silicon covered with a thin layer of dielectric, consisting of a layer of silicon oxide, covered with a layer of silicon nitride, itself covered with a layer of silicon oxide, a layer of silicon nitride, being used as a mask for oxidation, characterized in that it comprises the following steps:
- 10) is interposed between the dielectric layer and the nitride layer serving as a mask a polycrystalline silicon layer;
- 2) zones are delimited by photo-etching where the nitride layer serving as a mask, the poly-crystalline silicon, the nitride layer of the dielectric layer and the oxide layer which covers it are etched and where grows a thick oxide.
D'autre objets, caractéristiques et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les figures annexées qui représentent:
- les figures 1 à 7, des schémas illustrant un procédé d'oxydation localisée pour obtention d'oxyde épais connu de l'art antérieur
- les figures 8 à 2', des schémas Illustrant le procédé d'oxydation localisée pour l'obtention d'oxyde épais selon l'invention.Other objects, characteristics and results of the invention will emerge from the following description, given by way of nonlimiting example and illustrated by the appended figures which represent:
- Figures 1 to 7, diagrams illustrating a localized oxidation process for obtaining thick oxide known from the prior art
- Figures 8 to 2 ', diagrams illustrating the localized oxidation process for obtaining thick oxide according to the invention.
Sur les différentes figures, les mêmes repères désignent les mêmes éléments, mais, pour des raisons de clarté, les cotes et proportions des divèrs éléments ne sont pas respectées. In the various figures, the same references designate the same elements, but, for reasons of clarity, the dimensions and proportions of the various elements are not respected.
Les figures 8 à 12 illustrent différentes étapes d'un mode de réalisation d'un procédé selon l'invention. Figures 8 to 12 illustrate different steps of an embodiment of a method according to the invention.
Sur la figure 8, on a intercalé entre la couche d'oxyde mince 2 et la couche de nitrure 3 une couche de silicium polycristallin 10. In FIG. 8, a layer of polycrystalline silicon 10 has been inserted between the thin oxide layer 2 and the nitride layer 3.
Cette couche 10 peut être déposée par voie chimique ou par plasma, par exemple. Son épaisseur peut varier à titre d'exemple entre 1000 et 5000 Angströms. This layer 10 can be deposited chemically or by plasma, for example. Its thickness can vary, for example, between 1000 and 5000 Angstroms.
On délimite par photo-gravure des zones où le nitrure 3 et le silicium poly-cristallin 10 sont gravés. The areas where the nitride 3 and the polycrystalline silicon 10 are etched are delimited by photo-etching.
On fait croître dans ces zones un oxyde épais 4 à travers la couche mince d'oxyde 2, comme cela est représenté sur la figure 9. A thick oxide 4 is grown in these zones through the thin oxide layer 2, as shown in FIG. 9.
Avant de faitre croître l'oxyde épais, on peut réaliser par exemple par implantation des zones d'isolement de type P+, dans le substrat 1 en silicium de type P dans l'exemple choisi, en utilisant comme masque la résine qui a servi à la gravure du nitrure. Before thick oxide is grown, it is possible, for example, by implantation of P + type isolation zones, in P-type silicon substrate 1 in the example chosen, using as resin the resin which served to nitride etching.
La couche de silicium poly-cristallin sert de couche tampon et protège contre la nitruration la couche d'oxyde 2. On observe la formation de nitrure 5 à l'interface entre la couche de nitrure 3 et la couche de silicium poly-cristallin 10. Le nitrure 5 se répartit principalement à la périphérie des zones en oxyde épais 4 et à l'aplomb des trous 6 qui peuvent exister dans la couche de nitrure 3. The polycrystalline silicon layer serves as a buffer layer and protects the oxide layer 2 against nitriding. The formation of nitride 5 is observed at the interface between the nitride layer 3 and the polycrystalline silicon layer 10. The nitride 5 is mainly distributed at the periphery of the thick oxide zones 4 and directly above the holes 6 which may exist in the nitride layer 3.
En conséquence, la couche d'oxyde mince 2 n'est pas abîmée et peut être conservée après retrait du nitrure et du silicium polycristallin, essentiellement pour réaliser les grilles des éléments MOS du dispositif. Cette dernière étape est représentée sur la figure 10. Consequently, the thin oxide layer 2 is not damaged and can be preserved after removal of the nitride and of the polycrystalline silicon, essentially to produce the grids of the MOS elements of the device. This last step is shown in Figure 10.
Il faut noter sur les figures 9 et 10 le profil particulier obtenu pour les zones d'oxyde épais 4. On constate que l'épaisseur de l'oxyde épais décroît plus progressivement que dans le procédé selon l'art antérieur - comparer notamment les figures 2 et 9. Note in FIGS. 9 and 10 the particular profile obtained for the thick oxide zones 4. It can be seen that the thickness of the thick oxide decreases more gradually than in the process according to the prior art - compare in particular the figures 2 and 9.
Ce profil particulier est dO au fait que lors de la croissance de l'oxyde épais 4, il y a simultanément oxydation du silicium monocristallin l et oxydation latéralement, de la couche de silicium polycristallin 10. A la périphérie des zones d'oxyde épais, comme il se produit simultanément l'oxydation du silicium mono-cristallin 1 et du silicium poly-cristallin 10, l'épaisseur de l'oxyde épais 4 décroît plus progressivement que dans les dispositifs obtenus par les procédés de l'art antérieur où seul le silicium mono-cristallin est oxydé. This particular profile is due to the fact that during the growth of the thick oxide 4, there is simultaneously oxidation of the monocrystalline silicon l and oxidation laterally, of the polycrystalline silicon layer 10. At the periphery of the thick oxide zones, as the oxidation of monocrystalline silicon 1 and polycrystalline silicon 10 occurs simultaneously, the thickness of the thick oxide 4 decreases more gradually than in the devices obtained by the processes of the prior art where only the Monocrystalline silicon is oxidized.
L'intérêt de ce profil particulier est que les défauts cristallins 9 dus aux contraintes thermiques accompagnant la réalisation de l'oxyde de champ sont répartis sur toute la zone du substrat 1 qui correspond à la diminution d'épaisseur de l'oxyde épais 4. En conséquence, lorsque l'on réalise une diode, comme illustré sur la figure 11, par implantation d'impuretés de type N en utilisant l'oxyde épais comme masque, le périmètre de la diode déterminé, par l'oxyde épais ne se trouve plus dans la zone de défauts cristallins 9 comme c'est le cas dans l'art antérieur sur la figure 6. The advantage of this particular profile is that the crystal defects 9 due to the thermal stresses accompanying the production of the field oxide are distributed over the entire area of the substrate 1 which corresponds to the reduction in thickness of the thick oxide 4. Consequently, when a diode is produced, as illustrated in FIG. 11, by implantation of N-type impurities by using the thick oxide as a mask, the perimeter of the diode determined, by the thick oxide, is not found. more in the zone of crystalline defects 9 as is the case in the prior art in FIG. 6.
Le procédé selon l'invention permet la suppression d'un autre inconvénient du procédé selon l'art antérieur qui a été précédemment exposé. Cet inconvénient apparaît lorqu'on réalise une ouverture de contact auto-alignée avec l'oxyde épais comme cela est représenté sur la figure 12. On procède à un dopage supplémentaire dans l'ouverture de contact ce qui conduit à l'obtention d'une zone de type N+ et on réalise une gravure supplémentaire pour supprimer Oxyde mince. The method according to the invention allows the elimination of another drawback of the method according to the prior art which has been previously exposed. This drawback appears when a self-aligned contact opening is made with the thick oxide, as shown in FIG. 12. An additional doping is carried out in the contact opening, which leads to obtaining a N + type zone and an additional etching is carried out to remove thin oxide.
On constate sur la figure 12 qu'étant donné le profil particulier obtenu pour les zones en oxyde épais, la zone de type N+ ne provoque pas la mise en contact des zones de type P+ et N+ comme dans l'art an'.érieur. It can be seen in FIG. 12 that, given the particular profile obtained for the thick oxide zones, the N + type zone does not bring the P + and N + type zones into contact as in the prior art.
Le procédé selon l'invention a été décrit dans ce qui précède dans le cas d'un substrat en silicium de type P. Il est bien entendu qu'il s'applique également dans le cas d'un substrat en silicium de type N. The method according to the invention has been described in the foregoing in the case of a P-type silicon substrate. It is understood that it also applies in the case of a N-type silicon substrate.
Le procédé selon l'invention a été décrit en se référant aux figures 8 à 12 dans le cas d'un substrat semi-conducteur en silicium, recouvrert d'une couche mince d'oxyde de silicium 2. The method according to the invention has been described with reference to FIGS. 8 to 12 in the case of a silicon semiconductor substrate, covered with a thin layer of silicon oxide 2.
Ce procédé s'applique aussi dans le cas où le substrat semiconducteur est recouvert d'une couche de diélectrique plus Complexe, constituée d'une couche mince d'oxyde de silicium et d'une couche de nitrure de silicium recouverte par oxydation ou par dépôt, d'une couche mince d'oxyde de silicium. Cette dernière couche d'oxyde peut avoir une épaisseur de l'ordre de 100 à 150 Angströms par exemple. This process also applies in the case where the semiconductor substrate is covered with a more complex dielectric layer, consisting of a thin layer of silicon oxide and a layer of silicon nitride covered by oxidation or by deposition. , of a thin layer of silicon oxide. This last oxide layer may have a thickness of the order of 100 to 150 Angstroms, for example.
Ce type de diélectrique assure un isolement de très bonne qualité. li est employé notamment lorsque l'on réalise un circuit de grandes dimensions, par exemple une matrice photosensible à transfert de charge. This type of dielectric provides very good insulation. It is used in particular when a circuit of large dimensions is produced, for example a photosensitive matrix with charge transfer.
Sur la figure 13, on a représenté un substrat semi-conducteur 1 en silicium de type P par exemple qui est recouvert d'une couche de diélectrique, constitué par une couche d'oxyde de silicium 2, et par une couche de nitrure de silicium 11 recouverte d'une couche mince d'oxyde de silicium 12. In Figure 13, there is shown a semiconductor substrate 1 of P-type silicon for example which is covered with a dielectric layer, constituted by a layer of silicon oxide 2, and by a layer of silicon nitride 11 covered with a thin layer of silicon oxide 12.
Comme dans le procédé exposé par référence aux figures 8 à 12, on dépose sur la couche de diélectrique une couche de silicium poly-cristallin 10, puis une couche de nitrure de silicium 3 qui sert de masque. As in the process described with reference to FIGS. 8 to 12, a layer of polycrystalline silicon 10 is deposited on the dielectric layer, then a layer of silicon nitride 3 which serves as a mask.
Sur la figure 14, on délimite par photo-gravure des zones où la couche supérieure de nitrure 3, le silicium poly-cristallin 10, et la couche de nitrure 11 recouverte de sa couche d'oxyde sont gravées. In FIG. 14, areas where the upper nitride layer 3, the polycrystalline silicon 10, and the nitride layer 11 covered with its oxide layer are etched by photoengraving.
Dans les zones ainsi découvertes constituées par le substrat 1, recouvert de la couche d'oxyde 2, on peut réaliser des zones d'isolement de type P+. Cela peut être réalisé par diffusion ou par implantation par exemple. Dans le cas de la diffusion, il faut enlever la couche d'oxyde 2 pour que le substrat 1 soit mis à nu. In the areas thus discovered constituted by the substrate 1, covered with the oxide layer 2, it is possible to produce P + type isolation zones. This can be achieved by diffusion or by implantation for example. In the case of diffusion, it is necessary to remove the oxide layer 2 so that the substrate 1 is exposed.
On fait croître un oxyde épais 4 sur les zones du substrat ainsi découvertes, comme cela est illustré sur la figure 15. On observe qu'il y a également croissance d'oxyde épais à partir du silicium poly-cristallin 10 situé entre les deux couches de nitrure 3 et 11. A thick oxide 4 is grown on the areas of the substrate thus discovered, as illustrated in FIG. 15. It is observed that there is also growth of thick oxide from the polycrystalline silicon 10 situated between the two layers nitride 3 and 11.
La vitesse d'oxydation du silicium poly-cristallin est supérieure à celle du silicium mono-cristallin du substrat 1, qui est de plus recouvert d'une couche d'oxyde, ce qui fait que la profondeur des zones d'oxyde épais diminue très progressivement vers leur périphérie. The oxidation speed of polycrystalline silicon is higher than that of monocrystalline silicon of substrate 1, which is moreover covered with an oxide layer, which means that the depth of the thick oxide zones decreases very gradually towards their periphery.
Le profil obtenu sur la figure 15 pour les zones d'oxyde épais est très voisin de celui qui est obtenu sur les figures 9 et suivantes. The profile obtained in FIG. 15 for the thick oxide zones is very close to that obtained in FIGS. 9 et seq.
Dans le cas d'une couche diélectrique complexe, le procédé selon l'invention conserve tous ses avantages notamment en ce qui concerne le fait que la couche de diélectrique soit ré-utililisable car protégée par le silicium poly-cristallin, après suppression comme illustré sur la figure 16 des couches 3 et 10 de nitrure et de silicium poly-cristallin. In the case of a complex dielectric layer, the method according to the invention retains all of its advantages, in particular as regards the fact that the dielectric layer is reusable because it is protected by polycrystalline silicon, after removal as illustrated in FIG. 16 of the layers 3 and 10 of nitride and of polycrystalline silicon.
De même les avantages observés dans le cas de fabrication de photodiodes et de zones de contact auto-alignées avec l'oxyde épais sont conservés car le profil obtenu pour les zones d'oxyde épais n'a pas été modifié. Likewise, the advantages observed in the case of the manufacture of photodiodes and of self-aligned contact zones with thick oxide are preserved because the profile obtained for the thick oxide zones has not been modified.
Ainsi les implantations de type N réalisées restent séparées des implantations d'isolement de type P+ et de la zone des défauts cristallins 9. Thus the N type implantations carried out remain separate from the P + type isolation implantations and from the zone of crystalline defects 9.
Les figures 17 à 22 illustrent également le procédé selon l'invention dans le cas où le substrat de silicium I est recouvert d'une couche de diélectrique complexe, analogue à celle utilisée dans le cas des figures 13 à 16. FIGS. 17 to 22 also illustrate the method according to the invention in the case where the silicon substrate I is covered with a layer of complex dielectric, similar to that used in the case of FIGS. 13 to 16.
Par rapport aux figures 13 à 16, ce qui a été modifié c'est qu'on réalise une première photblithogravure au cours de laquelle seules les couches de nitrure 3 et de silicium poly-cristallin 10 sont gravées. La couche d'oxyde mince 11 permet une fin d'attaque sélective. Compared to FIGS. 13 to 16, what has been modified is that a first photogithography is produced during which only the layers of nitride 3 and of polycrystalline silicon 10 are etched. The thin oxide layer 11 allows a selective end of attack.
Sur la figure 181 on a illustré le résultat de cette première
photo-lithogravure.In Figure 181 we illustrated the result of this first
photo-lithography.
Sur la figure 19, on montre que l'on réalise une première
croissance d'oxyde 13 a' partir du silicium poly-cristallin 10 intercalé
entre la couche de nitrure 3 et la couche d'oxyde 12 recouvrant la
couche de nitrure Il
La largeur de la zone d'oxyde épais 13 ainsi obtenue dépend de
la durée de l'oxydation et non de l'épaisseur de la couche de silicium
poly-cristallin 10. Cette largeur est donc facilement contrôlable.In Figure 19, we show that we realize a first
growth of oxide 13 from intercalated polycrystalline silicon 10
between the nitride layer 3 and the oxide layer 12 covering the
nitride layer It
The width of the thick oxide zone 13 thus obtained depends on
the duration of the oxidation and not the thickness of the silicon layer
poly-crystalline 10. This width is therefore easily controllable.
Sur la figure 19, on montre que l'on peut réaliser pour
contribuer à l'isolement dans les zones découvertes des zones
d'implantation de type P+ dans le substrat en silicium de type P.In Figure 19, we show that we can realize for
contribute to isolation in open areas
implantation type P + in the silicon substrate type P.
On voit sur la figure 19 que les zones de type P+ se trouvent
décalées latéralement à cause de la croissance d'oxyde épais 13.It can be seen in FIG. 19 that the P + type zones are found
laterally shifted due to thick oxide growth 13.
Sur la figure 20, on réalise une deuxième photo-lithogravure au
cours de laquelle on supprime la couche de nitrure 11 recouverte de
la couche d'oxyde 12 dans les zones où l'on veut faire croître l'oxyde
épais.In FIG. 20, a second photo-lithography is produced using
during which the nitride layer 11 covered with
the oxide layer 12 in the areas where the oxide is to be grown
thick.
En même temps, on élimine dans les autres zones, la couche de nitrure 3 et celle de silicium poly-cristallin 10. At the same time, the nitride layer 3 and that of poly-crystalline silicon 10 are eliminated in the other zones.
Sur la figure 21, on réalise la croissance d'oxyde épais 4 au détriment du substrat 1 en silicium mono-cristallin. In FIG. 21, growth of thick oxide 4 is carried out to the detriment of the substrate 1 made of monocrystalline silicon.
Sur la figure 22, on montre que dans le cas de la fabrication de photodiodes auto-alignées avec les zones d'oxyde épais, la zone en oxyde épais 13, due à l'oxydation du silicium polycristallin, permet d'éloigner l'implantation de type N des défauts cristallins 9 qui apparaisent dans le substrat 1 à la frontière entre oxyde épais et oxyde mince. In FIG. 22, it is shown that in the case of the production of photodiodes self-aligned with the thick oxide zones, the thick oxide zone 13, due to the oxidation of polycrystalline silicon, makes it possible to distance the implantation N-type crystal defects 9 which appear in the substrate 1 at the border between thick oxide and thin oxide.
De même si l'on veut réaliser des zones de contact autoalignées avec les zones d'oxyde épais 4, la présence des zones 13 en oxyde épais permet d'éviter que les zones de type N et P+ n'entrent en contact. Similarly, if it is desired to produce self-aligned contact zones with the thick oxide zones 4, the presence of the thick oxide zones 13 makes it possible to prevent the N and P + type zones from coming into contact.
Selon une variante du procédé selon l'invention, on peut conserver dans certaines zones, la couche de silicium poly-cristallin
10. Cette couche peut servir à réaliser des capacités ou des grilles actives par exemple. According to a variant of the process according to the invention, the poly-crystalline silicon layer can be preserved in certain areas
10. This layer can be used to make capacitors or active grids for example.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8504850A FR2579828A1 (en) | 1985-03-29 | 1985-03-29 | Localised oxidation method for obtaining thick oxide layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8504850A FR2579828A1 (en) | 1985-03-29 | 1985-03-29 | Localised oxidation method for obtaining thick oxide layers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2579828A1 true FR2579828A1 (en) | 1986-10-03 |
Family
ID=9317779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8504850A Withdrawn FR2579828A1 (en) | 1985-03-29 | 1985-03-29 | Localised oxidation method for obtaining thick oxide layers |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2579828A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0681324A2 (en) * | 1994-05-02 | 1995-11-08 | Siliconix Incorporated | Process for forming a region of field oxide having an underlying self-aligned implant using a low temperature oxide layer |
| EP0685883A3 (en) * | 1994-05-31 | 1997-10-08 | Sgs Thomson Microelectronics | Method of forming an improved dielectric in an integrated circuit. |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3131746A1 (en) * | 1980-08-12 | 1982-03-25 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Method for fabricating a semiconductor unit |
| JPS5893369A (en) * | 1981-11-30 | 1983-06-03 | Nec Corp | Semiconductor device |
| US4407696A (en) * | 1982-12-27 | 1983-10-04 | Mostek Corporation | Fabrication of isolation oxidation for MOS circuit |
| US4435446A (en) * | 1982-11-15 | 1984-03-06 | Hewlett-Packard Company | Edge seal with polysilicon in LOCOS process |
| JPS5994843A (en) * | 1982-11-24 | 1984-05-31 | Toshiba Corp | Manufacture of semiconductor device |
| EP0111774A1 (en) * | 1982-12-20 | 1984-06-27 | International Business Machines Corporation | Method of manufacturing a minimum bird's beak recessed oxide isolation structure |
| DE3329074A1 (en) * | 1983-08-11 | 1985-02-28 | Siemens AG, 1000 Berlin und 8000 München | PREVENTION OF OXIDANT DIFFUSION IN THE PRODUCTION OF SEMICONDUCTOR LAYER DEVICES |
-
1985
- 1985-03-29 FR FR8504850A patent/FR2579828A1/en not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3131746A1 (en) * | 1980-08-12 | 1982-03-25 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Method for fabricating a semiconductor unit |
| JPS5893369A (en) * | 1981-11-30 | 1983-06-03 | Nec Corp | Semiconductor device |
| US4435446A (en) * | 1982-11-15 | 1984-03-06 | Hewlett-Packard Company | Edge seal with polysilicon in LOCOS process |
| JPS5994843A (en) * | 1982-11-24 | 1984-05-31 | Toshiba Corp | Manufacture of semiconductor device |
| EP0111774A1 (en) * | 1982-12-20 | 1984-06-27 | International Business Machines Corporation | Method of manufacturing a minimum bird's beak recessed oxide isolation structure |
| US4407696A (en) * | 1982-12-27 | 1983-10-04 | Mostek Corporation | Fabrication of isolation oxidation for MOS circuit |
| DE3329074A1 (en) * | 1983-08-11 | 1985-02-28 | Siemens AG, 1000 Berlin und 8000 München | PREVENTION OF OXIDANT DIFFUSION IN THE PRODUCTION OF SEMICONDUCTOR LAYER DEVICES |
Non-Patent Citations (4)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 25, no. 11B, avril 1983, pages 6131-6142, New York, US; F.H. DE LA MONEDA: "Processes to reduce and control the P-type doping concentration at the boundary between recessed oxide and active device regions" * |
| PATENTS ABSTRACTS OF JAPAN, vol. 7, no. 190 (E-194) [1335], 19 août 1983; & JP - A - 58 93 369 (NIPPON DENKI K.K.) 03.06.1983 * |
| PATENTS ABSTRACTS OF JAPAN, vol. 8, no. 209 (E-268) [1646], 22 septembre 1984; & JP - A - 59 94 843 (TOSHIBA K.K.) 31.05.1984 * |
| PROCEEDINGD OF THE INTERNATIONAL ELECTRON DEVICES MEETING, 5-7 décembre 1983, Washington, pages 581-584, IEEE, New York, US; NORIAKI SATO et al.: "A new cell for high capacity mask ROM by the double locos technique" * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0681324A2 (en) * | 1994-05-02 | 1995-11-08 | Siliconix Incorporated | Process for forming a region of field oxide having an underlying self-aligned implant using a low temperature oxide layer |
| EP0681324A3 (en) * | 1994-05-02 | 1996-12-27 | Siliconix Inc | Process for forming a region of field oxide having an underlying self-aligned implant using a low temperature oxide layer. |
| EP0685883A3 (en) * | 1994-05-31 | 1997-10-08 | Sgs Thomson Microelectronics | Method of forming an improved dielectric in an integrated circuit. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0298794B1 (en) | Process for making a buried insulating layer in a semiconductor substrate by ion implantation and semiconductor structure comprising such a layer | |
| US6444591B1 (en) | Method for reducing contamination prior to epitaxial growth and related structure | |
| EP0005721B1 (en) | Method for fabricating a bipolar transistor having a polysilicon base contact and a polysilicon or metal emitter contact | |
| EP0000316B1 (en) | Method of manufacturing semiconductor devices comprising recessed silicon oxide regions | |
| FR2544916A1 (en) | METHOD FOR MANUFACTURING MOS FIELD EFFECT TRANSISTORS | |
| FR2794897A1 (en) | Semiconductor chip comprises silicon layer, oxide film and gas-retaining porous silicon layer in sequence | |
| EP1132955A1 (en) | Method of manufacturing a bipolar transistor with a self-aligned double polysilicon layer | |
| EP0317024A1 (en) | Production method of an integrated infrared-photodetector | |
| WO2002029876A1 (en) | Method for revealing crystalline defects and/or stress field defects at the molecular adhesion interface of two solid materials | |
| EP0022383A1 (en) | Method of making a self aligned Schottky gate field effect transistor and transistor obtained by this method | |
| EP0021931B1 (en) | Process for the self-alignment of differently doped regions of a semiconductor structure, and application of the process to the manufacture of a transistor | |
| FR2579828A1 (en) | Localised oxidation method for obtaining thick oxide layers | |
| EP0209425B1 (en) | Method for producing a semiconductor device with several levels of gates | |
| EP0675544A1 (en) | Method of manufacturing a short channel insulated field effect transistor; and corresponding transistor | |
| EP0522938B1 (en) | Method for fabrication of a vertical field effect transistor and transistor obtained by this method | |
| FR2564241A1 (en) | Method of manufacturing integrated circuits of the silicon on insulator type | |
| FR2737607A1 (en) | METHOD FOR MANUFACTURING A TRANSISTOR POWER SEMICONDUCTOR DEVICE | |
| EP0126499B1 (en) | Process for making a high-voltage bipolar transistor | |
| US20060260676A1 (en) | Photodetector | |
| EP0823727B1 (en) | Process for making the extrinsic base of a NPN transistor in a bipolar high frequency technology | |
| EP0542647A1 (en) | Process for etching a deep trench | |
| EP1016136B1 (en) | Microelectronics structure comprising a low voltage part provided with protection against a high voltage part and method for obtaining said protection | |
| EP0024222B1 (en) | Process of manufacturing a field-effect transistor with self-aligned schottky-gate | |
| FR3069702A1 (en) | METHOD FOR SIMULTANEOUSLY MANUFACTURING SOI TRANSISTORS AND TRANSISTORS ON MASSIVE SUBSTRATE | |
| KR0157888B1 (en) | Method for forming semiconductor device provided with an isolation region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |