ES2341050T3 - PROCEDURE AND RECEPTION DEVICE OF A DATA SIGNAL COMPOSED BY SYMBOL BLOCKS AND A COMPUTER COMPUTER PROGRAM. - Google Patents
PROCEDURE AND RECEPTION DEVICE OF A DATA SIGNAL COMPOSED BY SYMBOL BLOCKS AND A COMPUTER COMPUTER PROGRAM. Download PDFInfo
- Publication number
- ES2341050T3 ES2341050T3 ES07731720T ES07731720T ES2341050T3 ES 2341050 T3 ES2341050 T3 ES 2341050T3 ES 07731720 T ES07731720 T ES 07731720T ES 07731720 T ES07731720 T ES 07731720T ES 2341050 T3 ES2341050 T3 ES 2341050T3
- Authority
- ES
- Spain
- Prior art keywords
- block
- symbols
- bit
- matched
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03171—Arrangements involving maximum a posteriori probability [MAP] detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Communication Control (AREA)
Abstract
Description
Procedimiento y dispositivo de recepción de una señal de datos compuesta por bloques de símbolos y programa de ordenador correspondiente.Procedure and device for receiving a data signal consisting of blocks of symbols and program corresponding computer.
El campo de la invención es el de las comunicaciones digitales. Más en concreto, la invención se refiere, en un sistema de comunicaciones digitales, a una técnica de recepción de una señal de datos recibida compuesta por bloques de símbolos formados cada uno por un conjunto de bits.The field of the invention is that of digital communications More specifically, the invention relates, in a digital communications system, to a technique of reception of a received data signal composed of blocks of symbols each formed by a set of bits.
La invención se refiere más en particular a una técnica de recepción iterativa que implementa un mecanismo de anulación de interferencias que afecta a uno o varios símbolos de la señal recibida.The invention relates more particularly to a iterative reception technique that implements a mechanism of interference cancellation affecting one or more symbols of the received signal
Por interferencias, se entiende aquí, y en todo el documento, todo tipo de perturbación (o combinación de perturbaciones) que puede afectar a la señal recibida, como la Interferencia Entre Símbolos ("IES"), la interferencia co-antena, la interferencia debida a una precodificación, etc.By interference, it is understood here, and in everything the document, all kinds of disturbance (or combination of disturbances) that may affect the received signal, such as the Interference Between Symbols ("IES"), interference co-antenna, interference due to a precoding, etc.
La invención se aplica en particular, pero no exclusivamente, a los sistemas de comunicaciones por vía herciana (transmisión de radio), que presentan una o varias antenas en la emisión y/o en la recepción, como sistemas SIMO ("Single Input Multiple Outputs" en inglés), SISO ("Single Input Single Output" en inglés), MIMO ("Multiple Inputs Multiple Outputs" en inglés), MISO ("Multiple Inputs Single Output" en inglés),..., que implementan una modulación mono o multiportadoras,...The invention applies in particular, but not exclusively, to the communications systems via herciana (radio transmission), which have one or several antennas in the emission and / or reception, as SIMO systems ("Single Input Multiple Outputs ", SISO (" Single Input Single Output ", in English" MIMO ("Multiple Inputs Multiple Outputs ", in English" MISO ("Multiple Inputs Single Output" in English), ..., which implement a mono modulation or multi-carriers, ...
A continuación se exponen las técnicas de la técnica anterior a través del caso particular de sistemas MIMO-OFDM, es decir, de sistemas de comunicación multiantena que implementan modulaciones de subportadoras ortogonales ("OFDM", "Orthogonal Frequency Division Multiplexing" en inglés).The techniques of prior art through the particular case of systems MIMO-OFDM, that is, communication systems multi-antenna that implement subcarrier modulations orthogonal ("OFDM", "Orthogonal Frequency Division Multiplexing "in English).
Los sistemas MIMO-OFDM pueden implementar especialmente técnicas de recepción iterativa, que permiten, en el transcurso de las iteraciones, mejorar la calidad de la estimación de la señal emitida en función de la señal recibida.MIMO-OFDM systems can especially implement iterative reception techniques, which allow, in the course of the iterations, to improve the quality of the estimation of the signal emitted as a function of the signal received
Como se verá a continuación, estas técnicas descansan en una implementación sucesiva y repetida de módulos elementales, de manera que estos diferentes módulos se intercambian información sobre la fiabilidad de la operación realizada.As will be seen below, these techniques they rest on a successive and repeated implementation of modules elementary, so that these different modules are exchanged Information on the reliability of the operation performed.
Se conocen técnicas muy numerosas de recepción iterativa para sistemas de antenas múltiples en emisión y/o en recepción.Very numerous reception techniques are known iterative for multiple antenna systems in broadcast and / or in reception.
En el marco de estas técnicas iterativas, se distinguen especialmente:Within the framework of these iterative techniques, distinguish especially:
- los receptores que implementan un algoritmo de tipo Máximo de Verosimilitud (MV, o en inglés "ML" por "Maximum Likelihood"), que presentan el inconveniente de inducir una gran complejidad de tratamiento;- receivers that implement an algorithm of Maximum likelihood type (MV, or in English "ML" per "Maximum Likelihood"), which have the disadvantage of induce a great complexity of treatment;
- los receptores a base de filtros lineales, como los que proponen M. Sellathurai y S. Haykin en "Turbo-BLAST for wireless communications: theory and experiments" (en castellano "Turbo-BLAST para comunicaciones inalámbricas: teoría y experiencias"), IEEE Transactions on Signal processing, vol. 50, nº 10, pág. 2538-2546, 2002. Estos receptores se apoyan en técnicas de filtrado de tipo MMSE ("Minimum Mean Square Error", "minimización del error cuadrático medio") y de anulación de interferencias. Presentan la ventaja, con respecto a los receptores de Máximo de Verosimilitud, de ser mucho menos complejos.- receivers based on linear filters, like those proposed by M. Sellathurai and S. Haykin in "Turbo-BLAST for wireless communications: theory and experiments "(in Spanish" Turbo-BLAST for wireless communications: theory and experiences "), IEEE Transactions on Signal processing, vol. 50, nº 10, p. 2538-2546, 2002. These receptors rely on MMSE type filtering techniques ("Minimum Mean Square Error", "minimization of the mean square error") and cancellation of interference They present the advantage, with respect to the receivers Maximum likelihood, if much less complex.
Entre los algoritmos implementados en los receptores a base de filtros lineales, algunos, y éste es el caso de la presente invención, descansan en una aproximación que consiste en considerar la estimación de los símbolos perfecta desde la segunda igualación, para el cálculo de los coeficientes del filtro de igualación (también denominado en lo sucesivo bloque de igualación global) que entonces sólo se calculan dos veces para cada bloque.Among the algorithms implemented in the receivers based on linear filters, some, and this is the case of the present invention, rest on an approach consisting of in considering the estimation of the perfect symbols from the second match, for the calculation of the filter coefficients of equalization (also referred to as the block of global equalization) which are then only calculated twice for each block.
En referencia a la fig. 1 se describe la cadena funcional clásica de un dispositivo 100 de emisión (denominado habitualmente emisor) de una señal fuente 10 compuesta por elementos binarios, en el caso de un contexto de transmisión de tipo MIMO-OFDM.Referring to fig. 1 the chain is described classical function of an emission device 100 (called usually emitter) of a source signal 10 composed of elements binary, in the case of a type transmission context MIMO-OFDM.
La señal fuente (binaria) 10 para emisión experimenta una codificación CC 11 de canal, y después un entrelazamiento \Pi 12. A continuación atraviesa un módulo M 13 de "mapping" (correlación), destinado a convertir elementos binarios en símbolos complejos: un módulo semejante asocia así un grupo de bits a un símbolo complejo que pertenece a una constelación (de tipo QPSK, 16QAM, etc.). La continuación de símbolos suministrada en la salida del módulo M 13 de mapping se denomina actualmente señal M-aria. A continuación se procede a una codificación espacio-tiempo en bloque 14 de cada grupo de Q símbolos, que a continuación se modulan en bloques 15_{1}, 15_{2} a 15_{Nt} según una técnica de modulación multiportadora de tipo OFDM, y después se emiten en N_{t} antenas de emisión 16_{1}, 16_{2} a 16_{Nt}.The source (binary) signal 10 for broadcast experience a channel 11 CC encoding, and then a entanglement \ Pi 12. Next it goes through a module M 13 of "mapping" (correlation), intended to convert elements binaries in complex symbols: a similar module thus associates a bit group to a complex symbol that belongs to a constellation (of type QPSK, 16QAM, etc.). The continuation of symbols supplied at the output of the M 13 mapping module are currently called the M-aria signal. Then you proceed to a space-time coding in block 14 of each group of Q symbols, which are then modulated in blocks 15_ {1}, 15_ {2} to 15_ {Nt} according to a technique of OFDM multi-carrier modulation, and then issued in N_ {t} broadcast antennas 16_ {1}, 16_ {2} to 16_ {Nt}.
Como se ilustra en la fig. 2, la cadena funcional clásica de un dispositivo 200 de recepción (habitualmente denominado receptor) de una señal emitida por el dispositivo 100 de emisión citado anteriormente comprende dos etapas, que son un "decodificador de espacio-tiempo" 24 (es decir, un convertidor de símbolos en elementos binarios) y un decodificador 26 de canal, que intercambian informaciones extrínsecas o a posteriori en un bucle iterativo, hasta que el receptor converge. Estas etapas pueden estar separadas especialmente por un entrelazador 22_{1} usado para descorrelacionar las salidas, antes de suministrarlas a la etapa de decodificación siguiente, en otros términos, las informaciones intercambiadas se descorrelacionan de una etapa a la siguiente.As illustrated in fig. 2, the classic functional chain of a reception device 200 (usually called a receiver) of a signal emitted by the above-mentioned emission device 100 comprises two stages, which are a "space-time decoder" 24 (ie, a converter of symbols in binary elements) and a channel decoder 26, which exchange extrinsic or subsequent information in an iterative loop, until the receiver converges. These steps may be separated especially by an interleaver 22_ {1} used to de-correlate the outputs, before supplying them to the next decoding stage, in other words, the information exchanged is de-correlated from one stage to the next.
Así, una señal r se recibe en N_{R} antenas de recepción referidas como 25_{1} a 25_{NR} y después se desmodula en bloques 27_{1}, 27_{2} a 27_{NR} según una técnica de desmodulación, inversa de la técnica de modulación multiportadora implementada en la emisión. Cada antena 25_{1} a 25_{NR} de recepción recibe una combinación lineal de los símbolos emitidos en cada una de las N_{t} antenas de emisión. La primera etapa 24 de decodificación comprende un primer bloque 20 de decodificación lineal espacio-tiempo (también denominado en lo sucesivo bloque de igualación global) siguiendo un criterio, por ejemplo, de tipo MMSE o "Zero Forcing" ("ZF", "forzado a cero"). La señal igualada \hat{\mathit{s}}^{(p)} suministrada en la salida del bloque 20 de decodificación espacio-tiempo alimenta a continuación un módulo M^{-1} 23_{1} de "demapping" (descorrelación), antes de experimentar una operación \Pi^{-1} 22_{1} de desentrelazamiento y después una decodificación CC^{-1} 21 de canal. En la salida de la segunda etapa 26 de decodificación de canal, se obtiene una señal binaria flexible estimada \hat{\mathit{d}} en los bits codificados (se recuerda que los datos en los bits usados en el procedimiento iterativo se dicen flexibles porque su valor depende de la probabilidad de los bits).Thus, a signal r is received in N_ {R} receiving antennas referred to as 25_ {1} to 25_ {NR} and then demodulated in blocks 27_ {1}, 27_ {2} to 27_ {NR} according to a technique of demodulation, inverse of the multi-carrier modulation technique implemented in the emission. Each receiving antenna 25_ {1} to 25_ {NR} receives a linear combination of the symbols emitted on each of the N_ {t} emission antennas. The first stage 24 of decoding comprises a first block 20 of linear space-time decoding (also referred to hereinafter as a global matching block) following a criterion, for example, of the MMSE type or "Zero Forcing"("ZF","forced" to zero "). The matched signal \ hat {\ mathit {s}} ^ {(p)} supplied at the output of the space-time decoding block 20 then feeds a "demapping" module M-1 23_ {1} ( de-correlation), before undergoing a deinterlacing operation \ Pi-1 22_ {1} and then a channel decoding CC-1 21. At the output of the second channel decoding stage 26, an estimated flexible binary signal is obtained \ hat {\ mathit {d}} in the encoded bits (remember that the data in the bits used in the iterative procedure are said to be flexible because its value depends on the probability of the bits).
Al ser el procedimiento iterativo, se hace someter esta señal binaria flexible estimada \hat{\mathit{d}} a un nuevo entrelazamiento \Pi 22_{2} y un nuevo "mapping" M 23_{2}, con el fin de obtener una señal M-aria estimada s^{(p)}, que se puede reinyectar en el bloque 20 de decodificación espacio-tiempo para una iteración siguiente de mejora de la estimación de la señal recibida.Being the iterative procedure, this estimated flexible binary signal \ hat {\ mathit {d}} is subjected to a new interlacing \ Pi 22_ {2} and a new "mapping" M 23_ {2}, in order to obtain an estimated M-aria signal s (p) , which can be reinjected into the space-time decoding block 20 for a subsequent iteration of improving the estimate of the received signal.
Durante la primera iteración, el receptor procede a una igualación clásica de la señal recibida ya que no se dispone de ningún símbolo estimado. Por el contrario, durante las iteraciones siguientes, los símbolos estimados anteriormente son usados por el igualador para anular una o varias interferencias que afectan a la señal recibida.During the first iteration, the receiver proceeds to a classic match of the received signal since it is not It has no estimated symbol. On the contrary, during following iterations, the symbols estimated above are used by the equalizer to cancel one or more interferences that They affect the received signal.
De forma clásica, los receptores a base de filtros lineales implementan mecanismos de anulación de interferencias que se basan en el uso de bloques de símbolos.Classically, receivers based on linear filters implement cancellation mechanisms of Interferences that are based on the use of symbol blocks.
Según esta técnica de recepción iterativa, es necesario que todos los bits que componen los símbolos de un bloque espacio-tiempo se decodifiquen para sustraer las interferencias que afectan a los símbolos que componen la señal recibida.According to this iterative reception technique, it is it is necessary that all the bits that make up the symbols of a block spacetime are decoded to subtract the interferences that affect the symbols that make up the signal received
Más en concreto (en referencia a la fig. 2), el módulo M^{-1} 23_{1} de "demapping", que trabaja símbolo a símbolo, recibe un bloque 201 de símbolos igualados compuesto por Q símbolos igualados (correspondiente a la señal igualada s^{(p)}) y suministra paquetes 202 de nº de bits convertidos.More specifically (in reference to Fig. 2), the "demapping" module M ^ 1 - 23_ {1}, which works symbol by symbol, receives a block 201 of matched symbols composed of Q matched symbols (corresponding to the matched signal s (p) ) and supplies packets 202 of no. of converted bits.
El módulo \Pi^{-1} 22_{1} de desentrelazamiento trata todos los n^{os} de bits convertidos, bloque de bits por bloque de bits (siendo el bloque de bits de tamaño igual al tamaño de desentrelazamiento del módulo 22_{1}), y suministra bloques 203 de bits desentrelazados.The module \ Pi <-1> 22_ {1} of deinterlacing treats all the number of converted bits, bit block per bit block (being the bit block of size equal to the deinterlacing size of module 22_ {1}), and supplies 203 blocks of deinterlaced bits.
El módulo CC^{-1} 21 de decodificación de canal recibe los bloques 203 de bits desentrelazados y suministra, después de una cierta latencia, bloques 204 de bits decodificados, compuestos por uno o varios bits.The CC-1 module 21 for decoding channel receives the deinterlaced 203 bit blocks and supplies, after a certain latency, blocks 204 of decoded bits, composed of one or several bits.
El módulo \Pi 22_{2} de entrelazamiento trata todos los bloques 204 de bits decodificados, bloque de bits por bloque de bits (siendo el bloque de bits de tamaño igual al tamaño de entrelazamiento del módulo 22_{2}), y suministra bloques 205 de bits entrelazados.The intertwining module \ Pi 22_ {2} treats all 204 blocks of decoded bits, bit block per block of bits (the block of bits being equal in size to interlacing size of module 22_ {2}), and supplies 205 blocks of interlaced bits.
A continuación, el módulo M 23_{2}, que trabaja por paquete de nº de bits, recibe los bloques 205 de bits entrelazados y suministra símbolos estimados 206.Next, the M 23_ {2} module, which works per packet of number of bits, receives blocks 205 of bits interlaced and supplies estimated symbols 206.
Finalmente, el bloque 20 de igualación global espera a tener Q símbolos estimados en la entrada para determinar un bloque mejorado de símbolos igualados por anulación de las interferencias. Se conoce un dispositivo semejante a partir del documento de BOUVET P-J Y COLS.: "Low complexity iterative receiver for non-orthogonal space-time block code with channel coding" VEHICULAR TECHNOLOGY CONFERENCE, 2004, VTC2004-FALL. 2004 IEEE 60^{TH} LOS ANGELES, CA, USA 26-29 SEPT. 2004, PISCATAWAY, NJ, USA, IEEE, 26 de septiembre de 2004 (2004-09-26), páginas 1289-1293, XP010786832 ISBN: 0-7803-8521-7.Finally, block 20 of global equalization wait to have Q estimated symbols at the entrance to determine an improved block of symbols matched by cancellation of the interference A similar device is known from the BOUVET P-J Y COLS document: "Low complexity iterative receiver for non-orthogonal space-time block code with channel coding " VEHICULAR TECHNOLOGY CONFERENCE, 2004, VTC2004-FALL. 2004 IEEE 60 TH LOS ANGELES, CA, USA 26-29 SEPT. 2004, PISCATAWAY, NJ, USA, IEEE, September 26, 2004 (2004-09-26), pages 1289-1293, XP010786832 ISBN: 0-7803-8521-7.
A continuación se describe en relación con la fig. 3, la cadena funcional clásica de un mecanismo 300 de anulación de interferencias de tipo MMSE-IC ("MMSE Interference Canceler" en inglés, por "anulador de interferencias según un criterio MEQM (Minimización del Error Cuadrático Medio)" en castellano) implementado por el dispositivo 200 de recepción citado anteriormente.The following is described in relation to the fig. 3, the classic functional chain of a cancellation mechanism 300 of interference of type MMSE-IC ("MMSE Interference Canceler "in English" Interferences according to an MEQM criteria (Error Minimization Quadratic Medium) "in Spanish) implemented by the device 200 reception cited above.
\newpage\ newpage
Con fines de claridad, en la continuación de este documento, se usan las notaciones siguientes:For clarity purposes, in the continuation of This document uses the following notations:
- H designa una matriz representativa del canal de transmisión de la señal emitida 10;- H designates a matrix representative of the transmission channel of the emitted signal 10;
- I designa una matriz identidad de tamaño Q x Q;- I designates an identity matrix of size Q x Q;
- \sigma^{2} = 1/SNR es la varianza del ruido equivalente, asimismo igual a la inversa de la relación señal-ruido media observada en cada antena de recepción (SNR); y- sig2 = 1 / SNR is the equivalent noise variance, also equal to the inverse of the average signal-to-noise ratio observed in each receiving antenna ( SNR ); Y
- G = H ^{H} \cdot H es una matriz de igualación global.- G = H ^ {H} \ • H is a matrix global equalization.
\vskip1.000000\baselineskip\ vskip1.000000 \ baselineskip
El mecanismo 300 de anulación de interferencias recibe en la entrada la señal M-aria estimada \hat{\mathit{s}}^{(p)} y la señal recibida r. Realiza las operaciones siguientes:The interference cancellation mechanism 300 receives at the input the estimated M-aria signal \ hat {\ mathit {s}} ^ (p)} and the received signal r . Perform the following operations:
- filtrado adaptado 30_{2} de la señal recibida r por aplicación de la matriz transconjugada del canal H ^{H} que suministra una señal filtrada;- matched filtering 30_ {2} of the received signal r by application of the transconjugate matrix H ^ {H} channel supplying a filtered signal;
- creación 30_{1} de interferencias a partir de una señal M-aria estimada \hat{\mathit{s}}^{(p)} por multiplicación a la izquierda de esta señal M-aria estimada por una matriz de interferencias J = G - diag(G). Más en general, esta matriz de interferencias debe tener en cuenta al menos la matriz H de canal;- creation 30_ {1} of interference from an estimated M-aria signal \ hat {\ mathit {s}} ^ {(p)} by multiplication to the left of this estimated M-aria signal by an interference matrix J = G - diag ( G ). More generally, this interference matrix must take into account at least the channel H matrix;
- sustracción de las interferencias obtenidas en la salida del bloque referido como 30_{1} de la señal filtrada obtenida en la salida del bloque de filtrado 30_{2} para obtener una señal mejorada;- subtraction of interference obtained in the output of the block referred to as 30_ {1} of the filtered signal obtained at the output of filter block 30_2 to obtain an improved signal;
- igualación 30_{3} de la señal mejorada que suministra una señal M-aria igualada \hat{\mathit{s}}^{(p)} por aplicación de la matriz (diag(G) + \sigma^{2}I)^{-1}. Más en general, esta matriz de igualación debe tener en cuenta al menos la matriz H de canal.- equalization 30_ {3} of the enhanced signal that supplies a matched M-aria signal \ hat {\ mathit {s}} {(p)} by matrix application ( diag ( G ) + \ sigma2} I ) -1. More generally, this matching matrix must take into account at least the channel matrix H.
Así, según esta técnica de recepción iterativa, se efectúa una anulación de interferencias después de la estimación completa de un bloque de símbolos.Thus, according to this iterative reception technique, interference cancellation is performed after estimation Complete a block of symbols.
Un inconveniente de esta técnica de la técnica anterior es que no permite una gestión óptima de la potencia de cálculo del receptor, debido a la ejecución en secuencia de los diferentes módulos elementales del bucle iterativo. En efecto, una secuenciación semejante consiste en calcular, uno por uno, los símbolos estimados, y en reconstruir, a medida que está disponible un símbolo estimado, un bloque de símbolos estimados para efectuar la anulación de las interferencias. En otros términos, para un bloque de símbolos igualados dado, es necesario esperar a la estimación de todos los símbolos para ejecutar las operaciones relativas en la anulación de interferencias. Estas operaciones se reparten así de manera no uniforme, en el sentido de que la anulación de interferencia sólo puede efectuarse después de la recuperación de todos los bits del bloque espacio-temporal decodificados y después reentrelazados.A drawback of this technique technique previous is that it does not allow optimal power management of receiver calculation, due to the sequential execution of the different elementary modules of the iterative loop. Indeed, a similar sequencing consists in calculating, one by one, the estimated symbols, and in rebuild, as it becomes available an estimated symbol, a block of estimated symbols to perform The cancellation of interference. In other words, for a given equalized block of symbols, it is necessary to wait for the estimation of all symbols to execute operations relative in the cancellation of interferences. These operations are they distribute thus in a non-uniform way, in the sense that the interference cancellation can only be done after recovery of all block bits decoded spacetime and then reinterlaced.
Además, los autores de la invención han constatado que la gestión en secuencia de los módulos elementales de un receptor puede provocar un aumento de los tiempos de tratamiento en recepción cuando las operaciones de anulación de interferencias se tratan en serie o un aumento de la complejidad del receptor cuando se tratan en paralelo.In addition, the authors of the invention have found that the sequential management of the elementary modules of a receiver can cause an increase in the times of treatment at reception when cancellation operations of interferences are treated in series or an increase in the complexity of the receiver when treated in parallel.
La invención propone una solución que no presente estos inconvenientes de la técnica anterior, en forma de un procedimiento de recepción de una señal de datos recibida compuesta por al menos un bloque de símbolos recibido y representativo de una señal fuente. El procedimiento de recepción implementa una fase de inicialización que comprende una etapa de igualación bloque a bloque de dicha señal recibida, que suministra para cada bloque de símbolos recibido un bloque de símbolos igualados formados cada uno por un conjunto de bits.The invention proposes a solution that does not present these drawbacks of the prior art, in the form of a procedure for receiving a received data signal composed of at least one block of symbols received and representative of a source signal. The reception procedure implements an initialization phase that comprises a stage of block-to-block matching of said received signal, which supplies for each block of symbols received a block of symbols matched each formed by a set of bits.
Según la invención, un procedimiento de recepción semejante comprende al menos una iteración de mejora de una estimación de dicha señal recibida que comprende las etapas siguientes, para un bloque corriente de símbolos igualados:According to the invention, a method of similar reception comprises at least one iteration of improvement of an estimate of said received signal comprising the steps following, for a current block of matched symbols:
- obtención de al menos un bit decodificado, por decodificación bit a bit de un subconjunto corriente de al menos un bit que pertenece a dicho bloque corriente de símbolos igualados;- obtaining at least one decoded bit, by bitwise decoding of a current subset of at least one bit belonging to said current symbol block matched;
- actualización de al menos un símbolo estimado durante dicha fase de inicialización o actualizado durante una iteración de mejora precedente, en función del o de los bits decodificados, que suministra un bloque de símbolos estimados actualizados, constituido por el o los bits decodificados y por al menos un bit decodificado durante al menos una iteración de mejora precedente o durante dicha fase de inicialización;- update of at least one estimated symbol during said initialization phase or updated during a previous improvement iteration, depending on the bit (s) decoded, which supplies a block of estimated symbols updated, consisting of the decoded bit (s) and the least one bit decoded for at least one iteration of improvement preceding or during said initialization phase;
- determinación de un bloque mejorado de símbolos igualados por anulación de las interferencias, teniendo en cuenta dicho bloque de símbolos estimados actualizados, convirtiéndose dicho bloque mejorado de símbolos igualados en el bloque corriente de símbolos igualados de una posible iteración siguiente.- determination of an improved block of symbols matched by interference cancellation, taking into said block of updated estimated symbols counts, said improved block of matching symbols becoming the current block of matched symbols of a possible iteration next.
Así, la invención se basa en una aproximación
totalmente nueva e inventiva de las técnicas de recepción iterativas
de señales de anulación de interferencia. En efecto, el
procedimiento de la invención permite decodificar de forma
iterativa una señal codificada (y en su caso precodificada
linealmente y/o codificada de forma
espacio-temporal), usando un igualador de tipo
anulador de interferencias cuyos coeficientes se corrigen después de
cada bit decodificado, y ya no más después de una estimación
completa de bloques de símbolos como el que proponen las técnicas
de la técnica anterior. Se obtiene así una convergencia rápida del
procedimiento de estimación de la señal hacia los terminales
óptimos de convergencia con un número reducido de operaciones
(cálculo del LLR (por "Log-Likelihood Ratio"
en inglés), cálculo de las componentes de fase o cuadratura de un
símbolo, anulación de interferencias e
igualación,...).Thus, the invention is based on a totally new and inventive approach to the techniques of iterative reception of interference cancellation signals. In fact, the method of the invention allows iteratively decoding an encoded signal (and if necessary precoded linearly and / or spatially-temporally encoded), using an interference-canceling type equalizer whose coefficients are corrected after each bit. decoded, and no longer after a complete estimation of blocks of symbols such as the one proposed by prior art techniques. A rapid convergence of the signal estimation procedure towards the optimal convergence terminals is thus obtained with a reduced number of operations (calculation of the LLR (by "Log-Likelihood Ratio" in English), calculation of the phase or quadrature components of a symbol, interference cancellation e
evening, ...).
Es importante observar que por decodificación bit a bit se entienden varios esquemas de decodificación de una trama de bits (1 bit a 1 bit, 2 bits a 2 bits, 3 bits a 3 bits,...), excepto el caso en el que se decodifican todos los bits de un símbolo, en una única iteración.It is important to note that by decoding bit by bit we understand several decoding schemes of a bit frame (1 bit to 1 bit, 2 bits to 2 bits, 3 bits to 3 bits, ...), except the case in which all the bits of a symbol, in a single iteration.
Según una característica particular de la invención, dicha etapa de obtención comprende las etapas siguientes:According to a particular characteristic of the invention, said obtaining stage comprises the steps following:
- extracción de al menos un bit de uno de dichos símbolos igualados, denominados bits extraídos;- extraction of at least one bit of one of said matched symbols, called extracted bits;
- actualización de dicho subconjunto corriente, a partir de al menos uno de dichos bits extraídos, que suministra un subconjunto actualizado;- update of said current subset, from at least one of said extracted bits, which supplies an updated subset;
- decodificación de canal de dicho subconjunto actualizado, que suministra el o los bits decodificados.- channel decoding of said subset updated, which supplies the decoded bit (s).
Según una forma de realización particular, dicha etapa de obtención implementa un desentrelazamiento de dichos conjuntos de bits de dichos símbolos igualados de dicho bloque corriente de símbolos igualados, inverso a un entrelazamiento implementado en la emisión. Según un aspecto particular de la invención, dicho desentrelazamiento restituye, en un orden de origen, los bits entrelazados en la emisión según un entrelazamiento que distribuye dichos bits uniformemente en dichos bloques de símbolos y que garantiza que dos bits asociados consecutivamente a un bloque de símbolo se emitirán en dos símbolos distintos.According to a particular embodiment, said procurement stage implements a deinterlacing of said bit sets of said matched symbols of said block stream of matched symbols, inverse to entanglement implemented in the broadcast. According to a particular aspect of the invention, said deinterlacing restores, in an order of origin, the interlaced bits in the broadcast according to an interlacing which distributes said bits evenly in said blocks of symbols and that guarantees that two bits consecutively associated with A symbol block will be issued in two different symbols.
Por uniformemente se entiende que se emiten n_{bloque} bits consecutivos en n_{bloque} bloques de bits diferentes, en el que n_{bloque} es el número de bloques de bits contenidos en una trama. Especialmente, el número n_{bloque} se elige de tal forma que la longitud de la trama es igual a la multiplicación del orden de modulación (es decir, número de bits por símbolo), del número de símbolos por bloque y del número de bloques.By uniformly it is understood that n_ {block} consecutive bits are emitted in n_ {block} different bit blocks, in which n_ {block} is the number of bit blocks contained in a frame. Especially, the number n_ {block} is chosen in such a way that the frame length is equal to the multiplication of the modulation order (i.e. number of bits per symbol), the number of symbols per block and the number of blocks .
Según una característica particular de la invención, dicho desentrelazamiento es de tal forma que dos bits desentrelazados consecutivos provienen de dos posiciones de bits distintas en el seno de dos bloques de símbolos igualados distintos.According to a particular characteristic of the invention, said deinterlacing is such that two bits consecutive deinterlacing comes from two bit positions different within two blocks of matched symbols different.
En particular, para un entrelazador de tamaño T = n_{bloque} * Q * n_{bit} y para un bit dado que ocupa, antes de desentrelazamiento, una posición inicial definida por:In particular, for an interleaver of size T = n_ {block} * Q * n_ {bit} and for a given bit that occupies, before deinterlacing, an initial position defined by:
b * Q * n_{bit} + s * n_{bit} + pb * Q * n_ {bit} + s * n_ {bit} + p
siendo dicho desentrelazamiento de tal forma que dicho bit dado ocupa, después de desentrelazamiento, una posición final definida por:said deinterlacing being of such that said given bit occupies, after deinterlacing, a definite end position by:
\Pi_{p}(p, s, \Pi_{b}(b)) * Q * n_{bloque} + \Pi_{s}(s, \Pi_{b}(b)) * n_{bloque} + \Pi_{b}(b)\ Pi p ( p, s, \ Pi b ( b )) * Q * n_ {block} + \ Pi s ( s, \ Pi b ( b )) * n_ {block} + \ Pi b ( b )
en la que:in the that:
n_{bloque} corresponde al número de bloques de símbolos; n_ {block} corresponds to the number of symbol blocks;
Q corresponde al número de símbolos que forman uno de dichos bloques; Q corresponds to the number of symbols that form one of said blocks;
n_{bit} corresponde al número de bits que forman uno de dichos símbolos; n_ {bit} corresponds to the number of bits that form one of said symbols;
\Pi_{b}(b) designa la ley que permite la distribución de los bloques de símbolos;? B ( b ) designates the law that allows the distribution of the symbol blocks;
\Pi_{s}(s, \Pi_{b}(b)) = (s - \Pi_{b}(b))mod(Q) designa la ley que permite la distribución de símbolos en el interior de cada bloque de símbolos;\Pis(s,\Pib(b)) = (s - \Pib(b)) mod (Q) designates the law that it allows the distribution of symbols inside each block of symbols;
\Pi_{p}(p, s, \Pi_{b}(b)) = (p - \Pi_{b}(b)) - \varepsilon *(\Pi_{b}(b)/Q) + \Pi_{s}(s, \Pi_{b}(b))mod(n_{bit}) designa la ley que permite la distribución de bits en el interior de cada símbolo, con:\Pip(,\Pib(b)) = (p - \Pib(b)) - \ varepsilon *(\Pib(b) /Q) + \ Pis(s,\Pib(b)) mod (n_ {bit}) designates the law that allows the distribution of bits inside each symbol, with:
En otra forma de realización, la invención se refiere a un dispositivo de recepción de una señal de datos recibida compuesta por al menos un bloque de símbolos recibido y representativo de una señal fuente, comprendiendo el dispositivo de recepción medios de inicialización que comprenden medios de igualación bloque a bloque de dicha señal recibida, que suministran para cada bloque de símbolos recibido un bloque de símbolos igualados formados cada uno por un conjunto de bits, y medios de mejora de una estimación de dicha señal recibida, que implementan al menos una vez, en forma de una iteración, y para un bloque corriente de símbolos igualados:In another embodiment, the invention is refers to a device receiving a data signal received consisting of at least one block of symbols received and representative of a source signal, the device comprising reception initialization means comprising means of block-to-block matching of said received signal, which they supply for each block of symbols received a block of symbols matched each formed by a set of bits, and means of improvement of an estimate of said received signal, which they implement at least once, in the form of an iteration, and for a block stream of matched symbols:
- medios de obtención de al menos un bit decodificado, por decodificación bit a bit de un subconjunto de al menos un bit que pertenece a dicho bloque corriente de símbolos igualados;- means of obtaining at least one bit decoded, by bit-by-bit decoding of a subset of the minus one bit that belongs to said current symbol block matched;
- medios de actualización de al menos un símbolo estimado durante dicha fase de inicialización o actualizado durante una iteración de mejora precedente, en función del o de los bits decodificados, que suministran un bloque de símbolos estimados actualizados, constituido por el o los bits decodificados y por al menos un bit decodificado durante al menos una iteración de mejora precedente o durante dicha fase de inicialización;- update means of at least one symbol estimated during said initialization phase or updated during a previous improvement iteration, depending on the bit (s) decoded, which provide a block of estimated symbols updated, consisting of the decoded bit (s) and the least one bit decoded for at least one iteration of improvement preceding or during said initialization phase;
- medios de determinación de un bloque mejorado de símbolos igualados por anulación de interferencias, teniendo en cuenta dicho bloque de símbolos estimados actualizados, convirtiéndose dicho bloque mejorado de símbolos igualados en el bloque corriente de símbolos igualados de una posible iteración siguiente.- means of determining an improved block of symbols matched by interference cancellation, taking into said block of updated estimated symbols counts, said improved block of matching symbols becoming the current block of matched symbols of a possible iteration next.
Un dispositivo de recepción semejante está adaptado especialmente para implementar el procedimiento de recepción descrito anteriormente.A similar receiving device is specially adapted to implement the procedure of Reception described above.
Otro aspecto de la invención se refiere igualmente a un producto de programa de ordenador descargable desde una red de comunicación y/o registrado en un soporte legible por ordenador y/o ejecutable por un procesador que comprende instrucciones de código de programa para la ejecución de etapas del procedimiento de recepción descrito anteriormente, cuando el programa se ejecuta en un ordenador.Another aspect of the invention relates to also to a computer program product downloadable from a communication network and / or registered on a support readable by computer and / or executable by a processor comprising program code instructions for the execution of stages of the reception procedure described above, when the Program runs on a computer.
\vskip1.000000\baselineskip\ vskip1.000000 \ baselineskip
Otras características y ventajas de la invención aparecerán con mayor claridad con la lectura de la descripción siguiente de una forma de realización particular, dada a modo de simple ejemplo ilustrativo y no limitativo, y de los dibujos anexos, entre los que:Other features and advantages of the invention will appear more clearly with the description reading following a particular embodiment, given by way of simple illustrative and non-limiting example, and of the drawings annexes, among which:
la fig. 1 ya comentada en relación con la técnica anterior, presenta un cuadro sinóptico del esquema de emisión de una técnica de la técnica anterior;fig. 1 already commented in relation to the prior art, presents a synoptic chart of the scheme of issuance of a prior art technique;
la fig. 2 comentada igualmente en relación con la técnica anterior, ilustra el receptor de la señal emitida según el esquema de la fig. 1;fig. 2 commented equally in relation to The prior art illustrates the receiver of the signal emitted according to the scheme of fig. one;
la fig. 3 también comentada en relación con la técnica anterior, presenta un módulo elemental del receptor de la fig. 2 que implementa una anulación de interferencias;fig. 3 also commented in relation to the prior art, presents an elementary module of the receiver of the fig. 2 that implements an interference cancellation;
la fig. 4 ilustra la estructura de una forma de realización particular de un receptor según la invención;fig. 4 illustrates the structure of a form of particular embodiment of a receiver according to the invention;
la fig. 5 presenta un organigrama de una forma de realización particular del procedimiento de recepción de la invención;fig. 5 presents an organization chart in a way of particular implementation of the procedure for receiving the invention;
la fig. 6 ilustra esquemáticamente las actualizaciones efectuadas en los bits y los símbolos durante una iteración de mejora de la estimación de la señal recibida de la invención;fig. 6 schematically illustrates the updates made to bits and symbols during a iteration of improvement of the estimate of the signal received from the invention;
la fig. 7 presenta el número de operaciones a efectuar en el curso de una iteración por un receptor iterativo de la invención; yfig. 7 presents the number of operations to effect in the course of an iteration by an iterative receiver of the invention; Y
la fig. 8 presenta un esquema sinóptico simplificado de un receptor de la invención.fig. 8 presents a synoptic scheme simplified of a receiver of the invention.
\vskip1.000000\baselineskip\ vskip1.000000 \ baselineskip
El principio general de la invención se basa en una recepción iterativa de una señal de datos recibida compuesta por bloques de símbolos y representativa de una señal fuente. Esta recepción iterativa implementa una anulación de interferencia a partir de un igualador de tipo anulador de interferencias cuyos coeficientes se actualizan después de cada bit decodificado, y ya no más después de una estimación completa de bloques de símbolos. Se procede así a una igualación lineal de la señal recibida, que es eficaz en términos del número de operaciones a efectuar en el curso de una iteración.The general principle of the invention is based on an iterative reception of a composite received data signal by blocks of symbols and representative of a source signal. This iterative reception implements an interference override to from an interference canceling type equalizer whose coefficients are updated after each decoded bit, and already no more after a complete estimation of blocks of symbols. Be it thus proceeds to a linear equalization of the received signal, which is effective in terms of the number of operations to be carried out in the course of an iteration.
Esta recepción iterativa puede implementarse en un contexto de transmisión mono o multiantenas, en un sistema multiusuario o no, con o sin precodificación lineal en la emisión, en mono o multiportadoras. Igualmente puede aplicarse a los sistemas que implementan modulaciones codificadas por entramado.This iterative reception can be implemented in a context of mono or multi-antenna transmission, in a system multi-user or not, with or without linear precoding in the broadcast, in mono or multi-carriers. It can also be applied to systems that implement coding modulations per fabric.
En relación con la fig. 4, se presenta la cadena funcional de un dispositivo 400 de recepción según una forma de realización de la invención.In relation to fig. 4, the chain is presented function of a receiving device 400 according to a form of embodiment of the invention.
En esta forma de realización, el dispositivo 400 de recepción según la invención comprende:In this embodiment, the device 400 of reception according to the invention comprises:
- medios 41 de igualación bloque a bloque de una señal recibida, que desempeña el papel del bloque 20 de decodificación espacio-tiempo descrito en relación con la fig. 2; y- means 41 of block-to-block matching of a received signal, which plays the role of block 20 of space-time decoding described in relation with fig. 2; Y
- medios 42 de mejora de una estimación de la señal recibida específicos de la invención.- means 42 for improving an estimate of the received signal specific to the invention.
Como se verá a continuación en la descripción, los medios 42 de mejora de una estimación de la señal recibida comprenden un módulo CC^{-1} 421 de decodificación de canal bit a bit (también denominado medios de obtención de bit decodificado) y medios de determinación 43 de un bloque mejorado de símbolos igualados por anulación de interferencias.As will be seen below in the description, means 42 for improving an estimate of the received signal comprise a CC-1 module 421 of bit-channel decoding bit (also called means of obtaining decoded bit) and determining means 43 of an improved block of symbols matched by interference cancellation.
De forma más detallada, los medios 41 de igualación bloque a bloque reciben una señal recibida r (compuesta por bloques de símbolos recibidos), a través de N_{R} antenas de recepción referidas como 25_{t} a 25_{NR}, y suministran en la salida un bloque de símbolos igualados (de al menos un símbolo).In more detail, the block-to-block matching means 41 receives a received signal r (consisting of blocks of received symbols), through N_ {R} receiving antennas referred to as 25_ {t} to 25_ {NR}, and They supply a block of matched symbols at the output (of at least one symbol).
Un módulo M^{-1} 423_{1} de "demapping", que trabaja símbolo por símbolo, recibe el bloque de símbolos igualados y suministra uno o varios bits convertidos.A module M <-1> 423_1 of "demapping", which works symbol by symbol, receives the block of matched symbols and supplies one or more bits converted
Después de una cierta latencia, un módulo \Pi^{-1} 422_{1} de desentrelazamiento implementa un desentrelazamiento, inverso a un entrelazamiento implementado en la emisión, de un subconjunto de bits convertidos (de al menos un bit), de forma que se suministran, uno por uno, uno o varios bits desentrelazados.After a certain latency, a module Deinterlacing 422_ {1} implements a deinterlacing, inverse to an entanglement implemented in the emission, of a subset of converted bits (of at least one bit), so that they are supplied, one by one, one or several bits deinterlaced.
En la presente forma de realización, el desentrelazamiento restituye, en un orden de origen, bits entrelazados en la emisión según un entrelazamiento que distribuye los bits de forma que garantiza que dos bits de uno de los bloques de símbolos recibidos estén separados uno del otro, antes de entrelazamiento, en una longitud superior a la longitud de la secuencia de bits necesaria para decodificar un bit en curso de decodificación de canal.In the present embodiment, the deinterlacing restores, in an order of origin, bits interlaced in the emission according to an interlacing that distributes the bits so that it guarantees that two bits of one of the blocks of symbols received are separated from each other, before entanglement, in a length greater than the length of the bit sequence required to decode a bit in progress of channel decoding.
Más en concreto, en la forma de realización ilustrada, se implementa un módulo \Pi^{-1} 422_{1} de desentrelazamiento de tamaño T = n_{bloque} * Q * n_{bit}, en el que:More specifically, in the illustrated embodiment, a deinterlacing module \ Pi ^ {422_ {1} of size T = n_ {block} * Q * n_ {bit} is implemented , in which:
- n_{bloque} corresponde al número de bloques espacio-tiempo (es decir, bloques de símbolos);- n_ {block} corresponds to the number of space-time blocks (ie, symbol blocks);
- Q corresponde al número de símbolos que forman un bloque espacio-tiempo;- Q corresponds to the number of symbols that form a space-time block;
- n_{bit} corresponde al número de bits que forman un símbolo.- n_ {bit} corresponds to the number of bits that form a symbol.
\vskip1.000000\baselineskip\ vskip1.000000 \ baselineskip
Más en concreto todavía, se procede a un desentrelazamiento de bits entrelazados, de manera que un bit que ocupa, antes de desentrelazamiento, una posición inicial definida por:More specifically, we proceed to a deinterlacing interlaced bits, so that a bit that occupies, before deinterlacing, a defined initial position by:
b * Q * n_{bit} + s * n_{bit} + pb * Q * n_ {bit} + s * n_ {bit} + p
ocupa, después de desentrelazamiento, una posición final definida por:occupies after deinterlacing, a definite end position by:
\Pi_{p}(p, s, \Pi_{b}(b)) * Q * n_{bloque} + \Pi_{s}(s, \Pi_{b}(b)) * n_{bloque} + \Pi_{b}(b)\ Pi p ( p, s, \ Pi b ( b )) * Q * n_ {block} + \ Pi s ( s, \ Pi b ( b )) * n_ {block} + \ Pi b ( b )
en la que:in the that:
-\Pi_{b}(b) designa la ley que permite la distribución de los bloques de espacio-tiempo;-? B ( b ) designates the law that allows the distribution of space-time blocks;
-\Pi_{s}(s, \Pi_{b}(b)) = (s - \Pi_{b}(b))mod(Q) designa la ley que permite la distribución de símbolos en el interior de cada bloque de espacio-tiempo;-\Pis(s,\Pib(b)) = (s - \Pib(b)) mod (Q) designates the law that it allows the distribution of symbols inside each block of space time;
\newpage\ newpage
- \Pi_{p}(p, s, \Pi_{b}(b)) = (p - \Pi_{b}(b)) - \varepsilon *(\Pi_{b}(b)/Q) + \Pi_{s}(s, \Pi_{b}(b))mod(n_{bit}) designa la ley que permite la distribución de bits (es decir, la dispersión de la posición de los bits) en el interior de cada símbolo, con:- \ Pip(,\Pib(b)) = (p - \Pib(b)) - \ varepsilon *(\Pib(b) /Q) + \ Pis(s,\Pib(b)) mod (n_ {bit}) designates the law that allows the distribution of bits (that is, the dispersion of the position of the bits) inside each symbol, with:
Así, en esta forma de realización, el desentrelazamiento es de tal forma que dos bits desentrelazados consecutivos provienen de dos posiciones de bits distintas en el seno de dos bloques de símbolos igualados distintos.Thus, in this embodiment, the deinterlacing is such that two deinterlaced bits consecutive come from two different bit positions in the within two blocks of different matched symbols.
Naturalmente, en otra forma de realización, puede plantearse otro esquema de desentrelazamiento.Naturally, in another embodiment, Another deinterlacing scheme can be considered.
Según se ilustra en la fig. 4, un módulo CC^{-1} 421 de decodificación de canal implementa una decodificación bit a bit de un subconjunto de bits desentrelazados (de al menos un bit), de forma que se suministran, uno por uno, uno o varios nuevos bits decodificados.As illustrated in fig. 4, a module CC-1 421 channel decoding implements a bitwise decoding of a subset of deinterlaced bits (of at least one bit), so that they are supplied, one by one, one or several new decoded bits.
Después de una cierta latencia, un módulo \Pi 422_{2} de entrelazamiento implementa un entrelazamiento de un subconjunto de bits (de al menos un nuevo bit decodificado), de forma que se suministran, uno por uno, uno o varios nuevos bits entrelazados.After a certain latency, a module \ Pi 422_ {2} of entanglement implements an entanglement of a subset of bits (of at least one new decoded bit), of form that are supplied, one by one, one or several new bits intertwined
Desde que está disponible un nuevo bit entrelazado en la entrada de un módulo M 423_{2} de "mapping", este último suministra en la salida un nuevo símbolo estimado (también denominado símbolo estimado actualizado).Since a new bit is available interlaced at the input of a module M 423_ {2} of "mapping", the latter provides a new output estimated symbol (also called estimated symbol updated).
Finalmente, los medios de determinación 43 actualizan la anulación de interferencias en uno de los símbolos de la señal recibida r, a partir del nuevo símbolo estimado y del o de los símbolos estimados precedentes, de forma que se obtiene un bloque mejorado de símbolos igualados.Finally, the determination means 43 updates the interference cancellation in one of the symbols of the received signal r , from the new estimated symbol and the one or of the preceding estimated symbols, so that an improved block of matched symbols is obtained.
Se presenta, en relación con la fig. 5, un organigrama que ilustra de manera global un procedimiento de recepción de una señal de datos recibida según una forma de realización particular de la invención.It is presented, in relation to fig. 5, a organization chart that globally illustrates a procedure of reception of a received data signal according to a form of particular embodiment of the invention.
Una fase de inicialización, referida como I, comprende una primera etapa E1, en el curso de la cual se efectúa una igualación bloque a bloque de una señal recibida compuesta por bloques de símbolos recibido, de forma que se obtiene para cada bloque de símbolos recibido un bloque de símbolos igualados formados cada uno por un conjunto de bits.An initialization phase, referred to as I , comprises a first stage E1, in the course of which a block-to-block equalization of a received signal composed of received symbol blocks is performed, so that it is obtained for each received symbol block a block of matched symbols each formed by a set of bits.
Las etapas siguientes se refieren a una iteración de mejora de una estimación de la señal recibida, referida como II, para un bloque de símbolos igualados dado, denominado bloque corriente de símbolos igualados.The following steps refer to an iteration of improvement of an estimate of the received signal, referred to as II , for a given block of equalized symbols, called the current block of matched symbols.
Durante una etapa E2 se implementa una decodificación bit a bit de un subconjunto corriente de bits que pertenece al bloque corriente de símbolos igualados, de forma que se obtienen uno o varios bits decodificados.During an E2 stage a bitwise decoding of a current bit subset that belongs to the current block of matched symbols, so that one or more decoded bits are obtained.
Más en concreto, la etapa E2 comprende:More specifically, step E2 comprises:
- una etapa E21, en el curso de la cual se extraen uno o varios bits de uno de los símbolos igualados (del bloque corriente de símbolos igualados);- an E21 stage, in the course of which extract one or more bits of one of the matched symbols (from current block of matched symbols);
- una etapa E22, en el curso de la cual se actualiza el subconjunto corriente de bits, a partir del o de los bits extraídos en la etapa E21;- an E22 stage, in the course of which updates the current bit subset, starting at or from the bits extracted in step E21;
- una etapa E23, en el curso de la cual se decodifica el subconjunto de bits actualizado en la etapa E22, de forma que se generan el o los bits decodificados citados anteriormente.- a stage E23, in the course of which decodes the subset of bits updated in step E22 of way that the cited decoded bits or bits are generated previously.
\vskip1.000000\baselineskip\ vskip1.000000 \ baselineskip
A continuación, durante una etapa E3, se actualizan uno o varios símbolos estimados durante la fase de inicialización I o actualizados durante una iteración de mejora precedente, en función del o de los bits decodificados obtenidos en la etapa E2, de forma que se obtiene un bloque de símbolos estimados actualizados.Then, during a step E3, one or more estimated symbols are updated during the initialization phase I or updated during a previous improvement iteration, depending on the decoded bit (s) obtained in step E2, so that a block of estimated updated symbols.
Finalmente, durante una etapa E4, se actualiza la anulación de interferencias en uno de los símbolos de la señal recibida, en función del bloque de símbolos estimados actualizado obtenido en la etapa E3, de forma que se obtiene un bloque de símbolos igualados actualizado (también denominado en lo sucesivo bloque mejorado de símbolos igualados). Al ser el procedimiento de recepción iterativo, se regresa a la etapa E2 al final de la etapa E4. Se observa que el bloque mejorado de símbolos igualados se convierte en el bloque corriente de símbolos igualados de la iteración siguiente.Finally, during an E4 stage, it is updated interference cancellation in one of the signal symbols received, depending on the estimated estimated block of symbols obtained in step E3, so that a block of Updated matched symbols (also referred to as hereafter enhanced block of matched symbols). Being the procedure of iterative reception, return to stage E2 at the end of the stage E4 It is observed that the improved block of matched symbols is becomes the current block of matched symbols of the next iteration.
Las fig. 6a a 6c ilustran de forma esquemática la iteración (corriente) de mejora de la estimación de la señal recibida implementada según una forma de realización particular de la invención.Fig. 6a to 6c illustrate schematically the iteration (current) of signal estimation improvement received implemented according to a particular embodiment of the invention.
En el instante t0 (fig. 6a), se supone que el conjunto corriente de bits 61 para decodificar, el bloque corriente 62 de símbolos igualados y el bloque 63 de símbolos estimados provienen de una iteración de mejora precedente. En este mismo instante t0, se activa la decodificación de canal (decodificación bit a bit) del primer bit de un subconjunto corriente de bits 611, que pertenece al bloque corriente 62 de símbolos igualados.At time t0 (fig. 6a), it is assumed that the current set of bits 61 to decode, the current block 62 of matched symbols and block 63 of estimated symbols they come from an iteration of preceding improvement. In this same instant t0, channel decoding is activated (decoding bit by bit) of the first bit of a current subset of bits 611, which belongs to the current block 62 of matched symbols.
En el instante t0+1 (fig. 6b), el módulo CC^{-1} 421 de decodificación de canal (en referencia a la fig. 4) trata, en función de su longitud de truncamiento Lt, Lt bits del subconjunto de bits 611, de forma que se obtiene un primer bit decodificado 612. En este mismo instante t0+1, se actualiza un símbolo estimado 631 (denominado símbolo estimado actualizado) del bloque 63 de símbolos estimados, a partir del primer bit decodificado 612 y de uno o varios bits obtenidos en la iteración precedente. Todavía en este mismo instante t0+1, se actualiza la anulación de interferencias en uno de los símbolos de la señal recibida, a partir del símbolo estimado actualizado 631 y de uno o varios símbolos estimados en la iteración precedente, de forma que se obtiene un símbolo igualado actualizado 621 (también denominado símbolo igualado mejorado). Siempre en este mismo instante t0+1, se extrae un bit (llamado bit extraído) del símbolo igualado actualizado 621, y después se introduce 613 en el subconjunto de bits 611.At time t0 + 1 (fig. 6b), the module CC-1 421 channel decoding (referring to fig. 4), depending on its truncation length Lt, Lt bits of the subset of bits 611, so that a first bit is obtained decoded 612. At this same time t0 + 1, a estimated symbol 631 (called updated estimated symbol) of block 63 of estimated symbols, from the first bit decoded 612 and one or more bits obtained in the iteration preceding. Still at this same time t0 + 1, the interference cancellation in one of the signal symbols received, from the updated estimated symbol 631 and from one or several symbols estimated in the preceding iteration, so that you get an updated matched symbol 621 (also called enhanced matched symbol). Always at this same time t0 + 1, it extract a bit (called extracted bit) from the matched symbol updated 621, and then 613 is introduced in the subset of bits 611.
Es importante observar que para ser usado en la iteración corriente, el bit extraído 613 debe colocarse en el conjunto corriente de bits 61 para decodificar después de la zona en curso de decodificación, pues en caso contrario no se usará más que en la próxima iteración. Esta distribución depende, naturalmente, de forma directa del esquema de entrelazamiento implementado por el módulo \Pi 422_{2} de entrelazamiento (en referencia a la fig. 4).It is important to note that to be used in the current iteration, the bit extracted 613 must be placed in the bit stream set 61 to decode after the zone in decoding course, otherwise it will not be used more than in the next iteration. This distribution depends, of course, on direct form of the interlacing scheme implemented by the interleaving module \ Pi 422_ {2} (referring to fig. 4).
En el instante t0+p (fig. 6c), el p-ésimo bit decodificado permitirá recrear con bits decodificados en esta iteración (t0+p) o en la iteración precedente un nuevo símbolo estimado actualizado. Este nuevo símbolo estimado actualizado y otros símbolos estimados de esta iteración (t0+p) o de la iteración precedente permitirán actualizar la anulación de interferencias para obtener un nuevo símbolo igualado actualizado, cuyo bit se extraerá para ser introducido en el conjunto corriente de bits 61 para decodificar.At time t0 + p (fig. 6c), the p-bit decoded will allow recreating with decoded bits in this iteration (t0 + p) or in the preceding iteration a new symbol Dear updated. This new updated estimated symbol and other estimated symbols of this iteration (t0 + p) or iteration above will allow to update the interference cancellation to obtain a new updated matched symbol, whose bit is will be extracted to be introduced into the current bit set 61 to decode.
Se presentan además en relación con la fig. 7, los rendimientos del procedimiento de recepción de la invención obtenidos por simulación de un sistema MIMO 2 x 2 con un código de dispersión lineal que emite 4 símbolos por bloques. Este sistema implementa una modulación de tipo 16QAM con "mapping" de Gray, un entrelazamiento de 2.400 bits y una codificación convolutiva de rendimiento 1/2.They are also presented in relation to fig. 7, the yields of the method of receiving the invention obtained by simulation of a 2 x 2 MIMO system with a code of linear dispersion that emits 4 symbols per blocks. This system implements a 16QAM type modulation with Gray mapping an interlacing of 2,400 bits and a convolutive coding of 1/2 performance.
Más en concreto, la fig. 7 presenta dos curvas referidas como 71 y 72 que ilustran el número de operaciones que se efectuarán después de cada bit decodificado en función de la evolución de una iteración (expresada en porcentaje (%): 0% correspondiente al inicio de la iteración y 100% al fin de la iteración), para un receptor clásico de tipo MMSE-IC y el receptor de la invención, respectivamente.More specifically, fig. 7 presents two curves referred to as 71 and 72 that illustrate the number of operations that are will perform after each decoded bit depending on the evolution of an iteration (expressed as a percentage (%): 0% corresponding to the beginning of the iteration and 100% at the end of the iteration), for a classic type receiver MMSE-IC and the receiver of the invention, respectively.
Como ilustra la fig. 7, el receptor de la invención presenta rendimientos satisfactorios ya que aporta una reducción del tiempo de tratamiento del orden del 50% con respecto al receptor clásico. En otros términos, para tiempo de tratamiento idéntico, el receptor de la invención efectúa aproximadamente 5 vez menos operaciones (16 operaciones en lugar de 79).As illustrated in fig. 7, the receiver of the invention presents satisfactory yields since it provides a reduction of treatment time of the order of 50% with respect to the classic receiver. In other words, for treatment time identical, the receiver of the invention performs approximately 5 times fewer operations (16 operations instead of 79).
La fig. 8 presenta finalmente un cuadro sinóptico simplificado del receptor iterativo de la invención, que comprende una memoria M 81, una unidad de tratamiento P 80, equipada por ejemplo por un microprocesador y pilotada por el programa de ordenador Pg 82. En la inicialización, las instrucciones de código del programa 82 de ordenador se cargan, por ejemplo, en una memoria RAM 81 antes de ser ejecutadas por el procesador de la unidad 80 de tratamiento. La unidad 80 de tratamiento recibe en la entrada la señal r de datos recibida. El microprocesador \mu^{P} de la unidad 80 de tratamiento realiza la igualación y la estimación iterativas de la señal, descritas en detalle en relación con las fig. 4, 5 y 6, según las instrucciones del programa Pg 82. La unidad 80 de tratamiento suministra en la salida una señal (binaria) estimada \hat{\mathit{d}} y una señal M-aria estimada x.Fig. 8 finally presents a simplified overview of the iterative receiver of the invention, comprising a memory M 81, a processing unit P 80, equipped for example by a microprocessor and piloted by the computer program Pg 82. In the initialization, the instructions Code program 82 of the computer is loaded, for example, in a RAM 81 before being executed by the processor of the processing unit 80. The processing unit 80 receives the received data signal r at the input. The microprocessor µP of the treatment unit 80 performs the iterative equalization and estimation of the signal, described in detail in relation to fig. 4, 5 and 6, according to the instructions of program Pg 82. The processing unit 80 supplies an estimated (binary) signal \ hat {\ mathit {d}} and an estimated M-aria signal x at the output.
Se observará que la invención no se limita a una implantación puramente material sino que puede implementarse también en forma de una secuencia de instrucciones de un programa informático o de cualquier forma que mezcle una parte de hardware y una parte de software. En el caso en que la invención se implante parcial o totalmente en forma de software, la secuencia de instrucciones correspondiente podrá almacenarse en un medio de almacenamiento extraíble (como, por ejemplo, un disquete, un CD-ROM o un DVD-ROM) o no, siendo este medio de almacenamiento legible parcial o totalmente por un ordenador o un microprocesador.It will be noted that the invention is not limited to one purely material implementation but can be implemented also in the form of a sequence of instructions of a program computer or in any way that mixes a piece of hardware and A part of software. In the case where the invention is implanted partially or totally in the form of software, the sequence of corresponding instructions may be stored in a medium of removable storage (such as a floppy disk, a CD-ROM or a DVD-ROM) or not, being this storage medium readable partially or totally by a computer or a microprocessor.
Claims (8)
\newpage\ newpage
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0602663A FR2899051A1 (en) | 2006-03-27 | 2006-03-27 | Data signal receiving method for use in e.g. single input and multiple output system, involves determining block of equalized symbols improved by cancellation of interferences, based on updated estimated symbols |
| FR0602663 | 2006-03-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2341050T3 true ES2341050T3 (en) | 2010-06-14 |
Family
ID=37460197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES07731720T Active ES2341050T3 (en) | 2006-03-27 | 2007-03-09 | PROCEDURE AND RECEPTION DEVICE OF A DATA SIGNAL COMPOSED BY SYMBOL BLOCKS AND A COMPUTER COMPUTER PROGRAM. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8077766B2 (en) |
| EP (1) | EP1999918B1 (en) |
| AT (1) | ATE459173T1 (en) |
| DE (1) | DE602007004962D1 (en) |
| ES (1) | ES2341050T3 (en) |
| FR (1) | FR2899051A1 (en) |
| WO (1) | WO2007110522A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9509543B2 (en) * | 2009-06-26 | 2016-11-29 | Qualcomm Incorporated | Method and apparatus that facilitates interference reduction in wireless systems |
| EP3011732B1 (en) * | 2013-06-19 | 2020-04-08 | LG Electronics Inc. | Method and apparatus for transmitting/receiving broadcast signals |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI113116B (en) * | 2000-12-21 | 2004-02-27 | Nokia Corp | Procedure for performing channel correction, receiver, channel equalizer, and wireless communication means |
| US7133444B2 (en) * | 2002-08-28 | 2006-11-07 | Texas Instruments Incorporated | Combined equalization for DMT-based modem receiver |
| EP1453262A1 (en) * | 2003-02-28 | 2004-09-01 | Mitsubishi Electric Information Technology Centre Europe B.V. | Iterative MMSE detection |
| GB2420951B (en) * | 2004-12-02 | 2007-06-06 | Toshiba Res Europ Ltd | Decoder for a multiplexed transmission system |
-
2006
- 2006-03-27 FR FR0602663A patent/FR2899051A1/en not_active Withdrawn
-
2007
- 2007-03-09 ES ES07731720T patent/ES2341050T3/en active Active
- 2007-03-09 WO PCT/FR2007/050904 patent/WO2007110522A1/en active Application Filing
- 2007-03-09 US US12/294,728 patent/US8077766B2/en not_active Expired - Fee Related
- 2007-03-09 EP EP07731720A patent/EP1999918B1/en not_active Not-in-force
- 2007-03-09 AT AT07731720T patent/ATE459173T1/en not_active IP Right Cessation
- 2007-03-09 DE DE602007004962T patent/DE602007004962D1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP1999918B1 (en) | 2010-02-24 |
| EP1999918A1 (en) | 2008-12-10 |
| DE602007004962D1 (en) | 2010-04-08 |
| ATE459173T1 (en) | 2010-03-15 |
| US20100150220A1 (en) | 2010-06-17 |
| FR2899051A1 (en) | 2007-09-28 |
| US8077766B2 (en) | 2011-12-13 |
| WO2007110522A1 (en) | 2007-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7154936B2 (en) | Iterative detection and decoding for a MIMO-OFDM system | |
| US8031793B2 (en) | Apparatus using concatenations of signal-space codes for jointly encoding across multiple transmit antennas, and employing coordinate interleaving | |
| US9503203B2 (en) | Wireless interference cancellation | |
| US8787243B2 (en) | Wireless communication system, base station apparatus and communication method | |
| US8135084B2 (en) | Multiantenna receiving device | |
| JP2009527174A (en) | Apparatus, method and computer program for providing MIMO receiver | |
| WO2003058905A1 (en) | Data transmission and reception method and apparatus | |
| CN107005360B (en) | Allamoti mapping for use in FBMC modulation systems | |
| US10098117B2 (en) | Transmission and receiving method in a wireless communication system | |
| JP2010528504A (en) | Adaptive MaxLogMAP type receiver structure | |
| Hwang et al. | Soft-output ML detector for spatial modulation OFDM systems | |
| JP2010528503A (en) | Adaptive soft output M algorithm receiver structure | |
| WO2011050935A1 (en) | Process for decoding alamouti block code in an ofdm system, and receiver for the same | |
| ES2341050T3 (en) | PROCEDURE AND RECEPTION DEVICE OF A DATA SIGNAL COMPOSED BY SYMBOL BLOCKS AND A COMPUTER COMPUTER PROGRAM. | |
| Ahn | Parallel detection algorithm using multiple QR decompositions with permuted channel matrix for SDM/OFDM | |
| US9264266B2 (en) | Successive interference cancellation system and method for MIMO horizontal encoding and decoding | |
| US7804885B2 (en) | Iterative vector equalization for CDMA communications systems on the MIMO channel | |
| ES2833540T3 (en) | Procedure for calculating an estimate of a modulated digital signal and its reliability | |
| JP6204586B2 (en) | Improved receiver for wireless communication networks | |
| ES2378827T3 (en) | Iterative reception procedure for corresponding MIMO type system, receiver and computer program | |
| KR101993048B1 (en) | Method and Apparatus for LDPC Coded MIMO-FTN Transmission | |
| KR101371179B1 (en) | Apparatus and method for interference cancellation in multilple antenna system | |
| US20100002806A1 (en) | Apparatus for receiving signals in ofdm communication system having multiple antennas and method thereof | |
| Mekhiche et al. | SCMA Detection in MIMO Systems with Low Complexity EP using QRD | |
| WO2016039786A1 (en) | Multi-user mimo with degenerate mimo channel and pilot design |