ES2237704T3 - Metodo de transmision. - Google Patents

Abstract

Método de transmisión según el cual se transmiten datos de clases diferentes y según el cual existen posiciones de fiabilidad diferente, según el cual los bits de las clases diferentes se correlacionan con unas posiciones de fiabilidad respectivas, - en el que los datos se modulan para la transmisión, expresando por tanto más de un bit mediante un símbolo, el cual expresa una cierta secuencia de más de un bit, - en el que los datos de dichas clases diferentes a transmitir comprenden al menos una primera y una segunda clase de bits, - en el que dicha posición de fiabilidad se representa mediante una posición dentro del símbolo en el que puede colocarse un bit y dicha posición de fiabilidad está relacionada con una fiabilidad de transmisión, - y al menos existen dos valores diferentes de dicha fiabilidad de transmisión, y - en el que el proceso de correlación de un bit en una posición dentro de dicho símbolo comprende las siguientes etapas: a) establecer una matriz (UD) con Nfila filas y Ncolcolumnas que tenga Nfila + Ncol entradas, según lo cual puede colocarse un bit en cada entrada, en el que todas las entradas de la misma fila se relacionan con el mismo valor de dicha fiabilidad de transmisión; b) determinar el número Nt, sis de los bits a transmitir de la primera clase de bits y asignar fila a fila en la matriz el número de entradas respectivo para esos bits, asignando por tanto a Nc columnas una dimensión Nr + 1, y si Nr > 0, a las restantes Ncol ¿ Nc columnas una dimensión Nr, en el que Nr es el número de filas que se asignan totalmente a bits de la primera clase de bits, y 1 < Nc < Ncol; c) calcular Nc como y, y si Nc = 0, a todas las columnas se les asignan Nr filas; caracterizado porque el proceso de correlación comprende la siguiente etapa: d) llenar columna a columna con los bits de la primera clase de bits estas entradas asignadas.

Description

Método de transmisión.

Campo de la invención

La invención se refiere a un método para distribuir bits en posiciones de fiabilidad a los que se asocia una probabilidad, ese bit en una posición de fiabilidad se transferirá correctamente. Este proceso también se conoce como correlación por prioridad.

Antecedentes de la invención

Es un aspecto importante que los sistemas de comunicaciones proporcionen elevadas tasas de transferencia de datos. En el caso de un sistema de comunicaciones móviles, esto es especialmente importante para las conexiones de enlace descendente, es decir, para conexiones desde una estación base hasta un terminal. Para sistemas UMTS (Universal Mobile Communications System), está desarrollándose el denominado Acceso por Paquetes de Alta Tasa en el Enlace Descendente (HSDPA - High Speed Downlink Packet Access), el cual proporciona tasas máximas de datos de 10,8 Mbps (Megabits por segundo).

El canal HSDPA de datos es fundamentalmente una mejora del canal compartido de enlace descendente UMTS existente (DSCH - Downlink Shared Channel). El acceso HSDPA permite codificar múltiples usuarios o estaciones móviles diferentes con hasta 15 códigos con un factor de ensanchamiento de 16. Sin embargo, el acceso múltiple principal es en el dominio del tiempo, en el que en cada intervalo de tiempo de transmisión (TTI - Transmission Time Interval) pueden programarse distintos usuarios, lo cual corresponde a 3 ranuras UMTS, es decir, 2 ms. Además, el número de códigos asignados a un usuario puede cambiar de TTI a TTI. Dependiendo de las condiciones de canal y de carga del sistema, la estación base, o Nodo B, adapta la modulación y la tasa de codificación para cada usuario. Una cierta combinación de tasa de codificación y de modulación se denomina nivel MCS (Modulation and Coding Scheme (Esquema de Modulación y Codificación). El nivel MCS puede cambiar cada TTI. Lo determina la estación base basándose en información de realimentación o información de calidad de canal (CQI - Channel Quality Information) procedente del terminal o estación móvil de usuario que procede de mediciones de las condiciones de canal. La información de calidad de canal se envía con una periodicidad que oscila entre uno y 80 TTI.

Para conseguir las altas tasas de datos, se emplean esquemas de modulación y de codificación que permiten una alta tasa binaria de información por código. Por tanto, se utilizan técnicas denominadas de modulación superior, según las cuales un símbolo contiene más de 2 bits. Un ejemplo es la modulación 16-QAM (Modulación de Amplitud en Cuadratura - Quadrature Amplitude Modulation). Para estas técnicas de modulación, las posiciones individuales para un bit dentro de un símbolo no se encuentran protegidas de la misma manera. Por tanto, existe la ambición de correlacionar bits importantes con posiciones protegidas y bits menos importantes con posiciones menos protegidas. Esto se conoce como correlación de bits por prioridad y se detallará más abajo utilizando un ejemplo del acceso HSDPA. Además, para la codificación de canales, se emplean los denominados códigos turbo con una tasa T = 1/3. La tasa indica la relación entre el número total de bits y el número de bits sistemáticos o de carga.

1. La cadena HSDPA de codificación (véanse la figura 1 y la figura 2)

Se ha propuesto incluir la correlación de bits por prioridad en la cadena HSDPA de codificación actual, la cual se estudiará en lo siguiente con referencia a la figura 1.

La salida de un codificador turbo (Cod. Turbo) consiste en este caso de tres clases de bits: bits sistemáticos, que contienen la carga o información propiamente dicha, y dos grupos de bits de paridad (bits de paridad 1 y bits de paridad 2), que se utilizan para la corrección de errores. Los datos se introducen en una primera unidad (Primera igualación de tasas) de igualación de tasas, en la que los bits de paridad experimentan una primera igualación de tasas. Los datos se almacenan en una memoria (Memoria intermedia RI virtual) intermedia de RI (redundancia incremental) antes de introducirse en una segunda unidad (Segunda igualación de tasas) de igualación de tasas, en la que todas las clases de bits experimentan una segunda igualación (IT Sis, IT P1_2, IT P2_2) de tasas.

La salida respectiva de las clases de bits igualadas en tasa entra en una unidad (Correlador de bits por prioridad y Entrelazador) de correlación de bits por prioridad y entrelazamiento, en la que los distintos datos de entrada, es decir, los bits sistemáticos y los distintos grupos de bits de paridad, se introducen en una unidad (Distribución de bits, UD) de distribución de bits. Tras la unidad UD de distribución de bits, antes de la correlación en un canal físico, los bits se entrelazan con unidades entrelazadoras (según Release L99 con un Entrelazador (32x30) (R99 Etlzdr (32x30)).

En la unidad UD de distribución de bits se realiza una denominada correlación por prioridad. Por correlación por prioridad se entiende lo siguiente:

Si se emplea un esquema de modulación superior que la modulación QPSK (Modulación por Desplazamiento de Fase en Cuadratura - Quadrature Phase Shift Keying), eso significa que se codifican más bits en un símbolo que para la modulación QPSK, las distintas posiciones de bit son fiables de manera diferente, tal como puede observarse en la figura 2, en la que se representan cuatro esquemas de modulación 16-QAM. Cada una de las 16 combinaciones de los valores de parte real y parte imaginaria se denomina un símbolo y representa una secuencia de bits. El orden de correlación de bits es i_{1}q_{1}i_{2}q_{2} para todas las constelaciones. La diferencia entre los esquemas a-d es únicamente la asignación del valor de la parte real a i_{1} e i_{2} y la asignación del valor de la parte imaginaria a q_{1} y q_{2}. Resulta evidente que las posiciones de bit en las que tiene lugar un cambio de valor entre 0 y 1 en las fronteras del cuadrante están mejor protegidas que aquéllas en las que se produce un cambio de valor dentro de un cuadrante. Por tanto, dependiendo del orden de correlación de bits, por ejemplo, los MSB (Bits más significativos - Most Significant Bits) están mejor protegidos que los LSB (Bits menos significativos - Less Significant Bits).

Ahora surge el problema de asignar bits a ciertas posiciones dentro de un símbolo. Para los codificadores turbo existen clases de bits con prioridades diferentes, es decir, su recepción correcta no es igualmente importante. Estas diferentes clases de bits son los bits sistemáticos con la prioridad más alta y bits de paridad 1 y de paridad 2 con una prioridad más baja anteriormente mencionados. Por tanto, los bits sistemáticos se asignan preferiblemente a posiciones con alta fiabilidad. En la sección 2 puede encontrarse una descripción detallada del método de distribución utilizado hasta ahora.

Tras la distribución de bits, se realiza un proceso de entrelazamiento según las reglas implementadas en el estándar UMTS.

2. La Unidad de distribución de bits (véanse la figura 3 y la figura 4)

Esta sección se concentra en la unidad (UD) de distribución de bits, que de nuevo se explica en relación con el HSDPA. En la referencia (1), se ha propuesto añadir una unidad de distribución de bits tras la funcionalidad HARQ (Solicitud híbrida de repetición automática - Hybrid Automatic Repeat Request) que permite la correlación de bits por prioridad. En la figura 3 se representan detalles de la unidad de distribución de bits que se utiliza actualmente. La unidad de distribución de bits es básicamente un entrelazador en el que el número de filas corresponde al número de bits por símbolo. El flujo de bits sistemáticos se escribe en filas en las líneas una y dos, luego los dos flujos de bits de paridad 1 y de bits de paridad 2 se escriben alternativamente en la zona restante, es decir, preferiblemente en las líneas 3 y 4. En caso de que no puedan albergarse todos los bits sistemáticos en las líneas uno y dos, los bits sistemáticos se escriben también en las líneas 3 y 4. Más abajo se tratará este caso.

La salida de los datos, que luego se someten a un entrelazamiento, es en columnas.

En la referencia (1), la unidad de distribución de bits se describe como sigue:

Los datos se introducen por lectura fila a fila en el entrelazador y se extraen [por lectura] del entrelazador columna a columna. Para realizar la correlación por prioridad, primero se introduce por lectura el flujo completo de bits sistemáticos procedente del codificador turbo, seguida por bits alternantes de los dos flujos de paridad. La figura 3 ilustra el proceso de distribución de bits para la modulación 16-QAM utilizando un código de tasa [T =]1/2. Cabe indicar que los flujos de paridad alternantes podrían leerse de la esquina inferior derecha del entrelazador para que los bits sistemáticos y de paridad no procedan del mismo símbolo.

Por tanto, para T = 1/2, todos los bits sistemáticos pueden colocarse en posición de alta fiabilidad, y no es necesario diseñar una distribución favorable en las posiciones de baja fiabilidad para bits sistemáticos que no pueden albergarse en posiciones de alta fiabilidad.

Sin embargo, estudiando atentamente la unidad de distribución de bits, resulta evidente que para T \neq 1/2 la correlación de bits no es óptima, ya que ahora también se colocan bits sistemáticos en posiciones de baja fiabilidad, es decir, las filas tercera y cuarta en este ejemplo. La figura 4 muestra un ejemplo para T = 3/4. De nuevo, la entrada y la salida de los datos son análogas a las descritas en la figura 3, salvo por el hecho de que, en este caso, el último tercio completo de los bits sistemáticos se correlacionaría por bloques con posiciones de baja fiabilidad, es decir, los bits vecinos se disponen en la unidad de distribución en posiciones vecinas. Para R < 1/2, los primeros bits de paridad se correlacionarían por bloques con posiciones de bits muy fiables. En ambos casos, la distribución es bastante poco homogénea a lo largo de la trama, creando así puntos débiles en el proceso de decodificación. La correlación en posiciones de probabilidad de alta y baja fiabilidad se detallará adicionalmente en relación con la figura 5, la cual muestra una unidad UD de distribución de bits.

La unidad UD de distribución de bits puede representarse mediante una matriz f*c, donde f indica el número de filas y c el número de columnas. Para la modulación 16-QAM, el número de filas es cuatro, puesto que en este caso cuatro bits forman un símbolo. El número de columnas se escoge de manera que puede albergarse el número deseado de bits. Los bits se introducen fila a fila en la matriz empezando por los bits sistemáticos y continuando luego con los bits de paridad. Las posiciones llenadas con bits sistemáticos están marcadas por una zona sombreada. Tal como se ha explicado más arriba, los bits sistemáticos pueden no caber exactamente en las primeras dos líneas que se correlacionan con posiciones de alta fiabilidad para la modulación 16-QAM, sino que cubren, o más de dos líneas, o menos de dos líneas. En combinación con el modo de llenado fila a fila, esto dará lugar a la correlación por bloques anteriormente mencionada.

Anteriormente, en la solicitud alemana 10150839.5, se ha propuesto un esquema de correlación que mitiga este problema aplicando un algoritmo similar de igualación de tasas para la distribución de bits (2). Este método elimina las desventajas anteriormente mencionadas de una distribución no uniforme de bits sistemáticos en posiciones de baja fiabilidad y de bits de paridad en posiciones de alta fiabilidad, respectivamente, y produce una distribución bastante uniforme de bits en las posiciones de fiabilidad respectivas. Por tanto, se aplica un algoritmo similar al denominado algoritmo de igualación de tasas para distribuir bits sistemáticos (una clase de bits) y bits de paridad en flujos de bits muy y poco fiables (es decir, flujos de bits que finalmente se correlacionarán con posiciones de bits muy y poco fiables en una modulación).

Sin embargo, ese método de distribución precisó de un proceso bastante complejo para tener en cuenta todas las posibles combinaciones de distintos esquemas de modulación, tasas binarias, tasas de codificación, etc.

Resumiendo, se ha discutido cómo distribuir bits en las clases de alta y baja fiabilidad para la modulación 16-QAM. Existen unas reglas de distribución muy sencillas, tales como las sugeridas por, por ejemplo, Samsung [6] y recientemente por Motorola [1], que sin embargo provocan que bloques de bits sistemáticos se correlacionen en posiciones de baja fiabilidad. Se ha demostrado, mediante simulaciones independientes [2], que este efecto reduce el rendimiento. Se han propuesto otras reglas de distribución que logran una distribución uniforme de los bits sistemáticos de baja fiabilidad dentro del conjunto total de bits sistemáticos utilizando, por ejemplo, una variante del esquema de igualación de tasas [3]. Se ha demostrado que estas reglas funcionan de manera excelente, pero no son tan sencillas.

Descripción de la invención

Basándose en la descripción anterior, se presenta el dilema de tener un buen esquema de distribución de bits, que requiere una elevada complejidad de implementación, o un esquema de distribución sólo decente, que requiere únicamente una complejidad de implementación modesta. Es un objeto de la invención resolver este dilema.

Por tanto, es también un objeto de la invención crear un método para distribuir bits en distintas clases de posiciones, que no requiera un proceso de distribución muy complejo y que aún así ofrezca una uniformidad razonable de la distribución de bits.

Es también un objeto de la invención garantizar una distribución razonablemente homogénea de bits en una trama en posiciones de fiabilidad diferente, evitando por tanto posibles puntos débiles en el proceso de decodificación.

Es un aspecto adicional de la invención simplificar la regla de correlación en comparación con los documentos DE10150839.5 o (2), pero que todavía proporcione un buen rendimiento, definiendo así un buen término medio entre el rendimiento y la complejidad de implementación. Por tanto, es otro aspecto proporcionar una optimización sencilla que de lugar a una distribución de bits más homogénea sin aumentar la complejidad de implementación.

El objeto de la invención se logrará con un método caracterizado por lo que se da a conocer en las reivindicaciones independientes adjuntas. En las reivindicaciones dependientes se presentarán modificaciones ventajosas de la presente invención.

La invención se basa en la idea de cambiar la regla de escritura para la unidad de distribución de bits según:

Los datos introducidos por escritura columna a columna en el entrelazador y extraídos por lectura columna a columna del entrelazador. En las primeras N_{c} columnas, se introducen por escritura bits sistemáticos en las filas uno a N_{r} + 1, posteriormente se introducen por lectura en las filas uno a N_{r}, donde

N_{r} = \left[\frac{N_{t,sis}}{N_{col}}\right],

es decir, el número de filas que están totalmente ocupadas con los N_{t,sis} bits sistemáticos transmitidos (los corchetes empleados constituyen una notación para redondear hacia abajo hasta el siguiente número entero igual o más bajo), y

N_{c} = \left(\frac{N_{t,sis}}{N_{col}} - N_{r}\right)\cdot N_{col} = N_{t,sis} - N_{r}\cdot N_{col} .

N_{t,sis} es el número de bits sistemáticos transmitidos y N_{col} se define tal como en [1]:

N_{col} = \frac{N_{trans}}{log_{2}(M)} ,

donde N_{trans} es el número de bits codificados e igualados en tasa a transmitir y M es el número de puntos de constelación de símbolos de modulación, es decir, log_{2}(M) es el número de bits por símbolo.

Este esquema evita la correlación por bloques según fiabilidades de bit erróneas sin requerir una elevada complejidad de implementación.

Resumiendo:

N_{t,sis} es el número de bits sistemáticos transmitidos.

N_{trans} es el número de bits sistemáticos transmitidos más el número de bits de paridad transmitidos.

N_{r} es el número de filas totalmente ocupadas con bits sistemáticos.

N_{col} es el número de columnas o entradas en una fila, respectivamente.

N_{c} es el número de columnas que tienen la dimensión N_{r} + 1, según lo cual dimensión se define como el número de entradas asignadas a bits sistemáticos, es decir, N_{r} + 1 entradas son entradas asignadas a bits sistemáticos.

Breve descripción de los dibujos

En lo siguiente, se describirá la invención por medio de realizaciones preferidas, con referencia a los dibujos adjuntos, en los que:

La figura 1 muestra una vista esquemática de los componentes de la cadena HSDPA de codificación.

Las figuras 2a-d muestran esquemas de modulación 16-QAM.

La figura 3 muestra un ejemplo de una unidad de distribución de bits para un esquema de modulación 16-QAM y tasa T = 1/2.

La figura 4 muestra un ejemplo de una unidad de distribución de bits para un esquema de modulación 16-QAM y una tasa T = 3/4.

La figura 5 muestra un entrelazador convencional utilizado para un procedimiento de correlación de bits. Las flechas discontinuas y en negrita indican bits de dos clases diferentes que se introducen por escritura fila a fila (estado de la técnica).

La figura 6 muestra el uso de un entrelazador según la invención.

Descripción detallada de la invención (figura 6)

Con referencia ahora a la figura 6, en la que se muestra una unidad de distribución de bits.

Un enfoque básico para un método de distribución de bits o para un método de correlación de bits a distintas posiciones de fiabilidad según la invención es el siguiente:

Al igual que para el método de distribución de bits según el estado de la técnica descrito en relación con las figuras 1 a 5, también para el método propuesto los bits de las distintas clases, es decir, bits sistemáticos y bits de paridad, se introducen por escritura en una unidad UD de distribución de bits tras la igualación de tasas: la unidad consta, en el caso de una modulación 16-QAM, de una estructura similar a un entrelazador de 4*X bloques, que puede representarse mediante una matriz. X indica el número de columnas. Sin embargo, los bits no se introducen por escritura fila a fila y se extraen por lectura columna a columna tal como en la técnica anterior, sino que se escriben de manera algo distinta: en primer lugar, la zona del "entrelazador", que se emplea para los bits sistemáticos, se determina de la misma manera que si primero los bits sistemáticos se introdujesen por escritura en un entrelazador estándar. Esta determinación se basa en el cálculo del número de entradas en el entrelazador o la matriz repetitiva, tal como se ha descrito más arriba (véase la descripción de la invención).

En la figura, el número de entradas o la zona en la matriz se indica mediante la región rayada. A continuación, los bits no se introducen por escritura en el entrelazador horizontalmente, sino verticalmente, es decir, columna a columna, pero sólo en la zona que se reserva para los bits de esta clase específica. Después, los datos se extraen por lectura columna a columna. Esto se muestra en la figura 6.

Tras extraer por lectura los datos de la unidad de correlación de bits, los bits de la mitad superior, es decir, las dos filas superiores, se correlacionan con los bits muy fiables, y los bits de la mitad inferior se correlacionan con los bits de baja fiabilidad.

En una realización, se propone una optimización de la función de distribución y de entrelazado de bits para HSDPA. Sin una complejidad adicional en comparación con [1], queda mitigado el efecto negativo de la correlación de bits a modo de bloques a posiciones con errónea fiabilidad.

En una realización preferida, se emplea el esquema de entrelazamiento detallado en [3]. Éste permite obtener el excelente rendimiento que se ha confirmado mediante simulaciones comparativas [4] con el esfuerzo de implementación más bajo posible.

A los expertos en la técnica les resultará evidente que este esquema puede cambiarse adicionalmente de varias maneras, incluyendo las siguientes:

\sqbullet Puede cambiarse el número de columnas o de filas.

\sqbullet Puede cambiarse el número de clases de bits diferentes introducidas por escritura en la unidad de distribución.

\sqbullet Puede cambiarse el número de fiabilidades diferentes (también pueden ser conjuntos de bits con propiedades distintas a la fiabilidad).

\sqbullet Cabe indicar que la distribución de bits no actúa al mismo tiempo como un buen entrelazador, en cambio debería estar seguida por otro entrelazador. Este entrelazador puede implementarse tal como ya se ha descrito en la aplicación anterior.

\sqbullet Los bits de paridad de un codificador turbo primero pueden agruparse juntos y luego introducirse por escritura en el espacio reservado para bits de paridad, también columna a columna.

El esquema también puede utilizarse si en la salida sólo hay una clase de bits de una sola fiabilidad. En este caso, la propuesta se emplea para acumular juntos bits de clases diferentes, y se da salida a todos en el mismo flujo. En este caso, el correlador de bits puede organizarse todavía, por motivos de simplicidad, con 4 filas opcionalmente, pero cuando se lee columna a columna, naturalmente se da salida a todos los bits en un solo flujo. Esto evita complicadas etapas de procesamiento, tal como las propuestas en [7].

Además, este método no sólo puede aplicarse a datos turbocodificados, sino especialmente a todos lo datos en los que una prioridad diferente está relacionada con subconjuntos distintos.

Este método también puede aplicarse a todo tipo de modulación superior que la modulación QPSK.

Sin embargo, este método también puede emplearse para datos, que presentan la misma prioridad, pero que se envían más de una vez. Por ejemplo, para una transmisión, un bit puede colocarse en una posición de alta fiabilidad, para la siguiente transmisión, en una posición de baja fiabilidad, y viceversa para otro bit, aumentando así la probabilidad de una recepción correcta.

Generalmente, la invención puede aplicarse en cualquier sistema de comunicación o red de radio móvil para la transferencia de datos entre una unidad central, por ejemplo, un Nodo B o una estación base, y un terminal, por ejemplo, una estación móvil.

Puede aplicarse especialmente para sistemas operados según el estándar UMTS.

3. Referencias

Obsérvese que los documentos mencionados están guardados por el 3GPP, el proyecto de colaboración de tercera generación, dirección: ETSI, Mobile Competence Centre, 630, Route des Lucioles, 06921 Sophia-Antipolis Cedex, se citan en el formato que utiliza esta organización.

[1] R1-02-0286, Motorola, "Enhancement of two-stage Rate Matching Scheme for HS-DSCH", Orlando, Florida, Febrero 2002.

[2] R1-01-1101, Siemens "Details of Incremental Redundancy by means of Rate Matching", 3GPP TSG-RAN WG 1/WG 2 Ad Hoc sobre HSDPA, Sophia Antipolis, Francia, Noviembre 2001.

[3] R1-01-1231, Siemens, "Interleaver operation in conjunction with SMP", Jeju, Corea, 19-23 Noviembre 2001.

[4] R1-02-0081, Ericsson, "Comparison of different interleaving schemes", Espoo, Finlandia, Enero 2002.

[5] 3GPP TSG RAN, "High Speed Downlink Packet Access: Physical Layer Aspects", Informe Técnico TSG-R1, TR 25.258.

[6] R1-02-0024, Samsung, "Text proposal for SMP (Symbol Mapping based on bit Priority)", Orlando, Florida, Febrero 2002.

[7] R1-02-0345, IPWireless, "HSDPA Bit Collection" Orlando, Florida, Febrero 2002 [Obsérvese que el documento en sí indica incorrectamente que el lugar es Espoo].

5. Lista de abreviaturas Abreviaturas:

ARQ

Automatic Repeat Request (Solicitud de repetición automática)

BCH

Broadcast Channel (Canal de difusión)

BER

Bit Error Rate (Tasa de bits erróneos)

BLER

Block Error Rate (Tasa de bloques erróneos)

BS

Base Station (Estación base)

CCPCH

Common Control Physical Channel (Canal físico de control común)

CCTrCH

Coded Composite Transport Channel (Canal de transporte compuesto y codificado)

CFN

Connection Frame Number (Número de trama de conexión)

CRC

Cyclic Redundancy Check (Comprobación de redundancia cíclica)

DCH

Dedicated Channel (Canal dedicado)

DL

Downlink [Enlace descendente (Enlace hacia delante)

DPCCH

Dedicated Physical Control Channel (Canal físico dedicado de control)

DPCH

Dedicated Physical Channel (Canal físico dedicado)

DPDCH

Dedicated Physical Data Channel (Canal físico dedicado de datos)

DS-CDMA

Direct-Sequence Code Division Multiple Access (Acceso múltiple por división de código de secuencia directa)

DSCH

Downlink Shared Channel (Canal compartido de enlace descendente)

DTX

Discontinuous Transmission (Transmisión discontinua)

FACH

Forward Access Channel (Canal de acceso hacia delante)

FDD

Frequency Division Duplex (Dúplex por división de frecuencia)

FER

Frame Error Rate (Tasa de bits erróneos)

GF

Galois Field (Campo de Galois)

HARQ

Hybrid Automatic Repeat Request (Solicitud híbrida de repetición automática)

HS-DPCCH

Canal físico dedicado de control asociado con la transmisión de enlace descendente a alta velocidad

HS-DSCH

High Speed Downlink Shared Channel (Canal compartido de enlace descendente a alta velocidad)

HS-PDSCH

High Speed Physical Downlink Shared Channel (Canal compartido de enlace descendente físico a alta velocidad)

HS-SCCH

Canal compartido de control para el Canal compartido de enlace descendente a alta velocidad

MAC

Medium Access Control (Control de acceso al medio)

Mcps

Mega Chip Per Second (Mega chip por segundo)

MS

Mobile Station (Estación móvil)

OVSF

Orthogonal Variable Spreading Factor [Factor de ensanchamiento variable ortogonal (códigos)]

PCCC

(Parallel Concatenated Convolutional Code (Código convolucional concatenado, paralelo)

PCH

Paging Channel (Canal de radiobúsqueda)

PhCH

Physical Channel (Canal físico)

PRACH

Physical Random Access Channel (Canal físico de acceso aleatorio)

RACH

Random Access Channel (Canal de acceso aleatorio)

RSC

Recursive Systematic Convolutional Coder (Codificador convolucional sistemático, recurrente)

RV

Redundancy Version (Versión de redundancia)

RX

Receive (Recepción)

SCH

Synchronisation Channel (Canal de sincronización)

SF

Spreading Factor (Factor de ensanchamiento)

SFN

System Frame Number (Número de tramas del sistema)

SIR

Signal-to-Interference Ratio (Relación señal-interferencia)

SNR

Signal-to-Noise Ratio (Relación señal-ruido)

TF

Transport Format (Formato de transporte)

TFC

Transport Format Combination (Combinación de formatos de transporte)

TFCI

Transport Format Combination Indicator (Indicador de combinación de formatos de transporte)

TPC

Transmit Power Control (Control de potencia de transmisión)

TrCH

Transport Channel (Canal de transporte)

TTI

Transmission Time Interval (Intervalo de tiempo de transmisión)

TX

Transmit (Transmisión)

UL

Uplink [Enlace ascendente (Enlace hacia atrás)]

RAN WG1

Radio access network Working Group 1 [Grupo 1 de trabajo de la red de acceso por radio (Capa física)]

CR

Change Request (Solicitud de cambio)

HI

HS-DSCH Indicador (Indicador HS-DSCH)

HSDPA

High Speed Downlink Packet Access (Acceso por Paquetes de Alta Tasa en el Enlace Descendente)

MCS

Modulation and Coding Scheme (Esquema de modulación y codificación)

Claims (10)

1. Método de transmisión según el cual se transmiten datos de clases diferentes y según el cual existen posiciones de fiabilidad diferente, según el cual los bits de las clases diferentes se correlacionan con unas posiciones de fiabilidad respectivas,

- en el que los datos se modulan para la transmisión, expresando por tanto más de un bit mediante un símbolo, el cual expresa una cierta secuencia de más de un bit,

- en el que los datos de dichas clases diferentes a transmitir comprenden al menos una primera y una segunda clase de bits,

- en el que dicha posición de fiabilidad se representa mediante una posición dentro del símbolo en el que puede colocarse un bit y dicha posición de fiabilidad está relacionada con una fiabilidad de transmisión,

- y al menos existen dos valores diferentes de dicha fiabilidad de transmisión, y

- en el que el proceso de correlación de un bit en una posición dentro de dicho símbolo comprende las siguientes etapas:

a)

establecer una matriz (UD) con N_{fila} filas y N_{col} columnas que tenga N_{fila} + N_{col} entradas, según lo cual puede colocarse un bit en cada entrada, en el que todas las entradas de la misma fila se relacionan con el mismo valor de dicha fiabilidad de transmisión;

b)

determinar el número N_{t,sis} de los bits a transmitir de la primera clase de bits y asignar fila a fila en la matriz el número de entradas respectivo para esos bits, asignando por tanto a N_{c} columnas una dimensión N_{r} + 1, y si N_{r} > 0, a las restantes N_{col} - N_{c} columnas una dimensión N_{r}, en el que N_{r} es el número de filas que se asignan totalmente a bits de la primera clase de bits, y 1 < N_{c} < N_{col};

c)

calcular N_{c} como

N_{c} = \left(\frac{N_{t,sis}}{N_{col}} - N_{r}\right)\cdot N_{col} = N_{t,sis} - N_{r}\cdot N_{col} \ y \ N_{r} = \left[\frac{N_{t,sis}}{N_{col}}\right],

y si N_{c} = 0, a todas las columnas se les asignan N_{r} filas;

caracterizado porque el proceso de correlación comprende la siguiente etapa:

d)

llenar columna a columna con los bits de la primera clase de bits estas entradas asignadas.

2. Método según la reivindicación 1, en el que la fiabilidad de transmisión es la fiabilidad de que un bit colocado en la posición respectiva puede transferirse correctamente.

3. Método según cualquiera de las reivindicaciones 1 ó 2, en el que la primera clase de bits se compone de bits sistemáticos.

4. Método según cualquiera de las reivindicaciones 1 a 3, en el que la segunda clase de bits se compone de bits de paridad.

5. Método según cualquiera de las reivindicaciones 1 a 4, en el que una columna de dicha matriz se correlaciona con un símbolo.

6. Método según la reivindicación 1, en el que los bits de una de las clases se correlacionan con una cierta fiabilidad si las posiciones de dicha fiabilidad se encuentran disponibles.

7. Método según la reivindicación 1, en el que la correlación de los bits dentro de una clase individual se hace con varias fiabilidades, y se hace de tal manera que los bits se distribuyen uniformemente para las distintas fiabilidades.

8. Método según cualquiera de las reivindicaciones 1 a 7, el cual está adaptado para transmitir datos en una red de radio móvil desde una unidad central de la red hasta un terminal de dicha red.

9. Método según la reivindicación 8, en el que la red de radio móvil se opera según el estándar UMTS.

10. Método de distribución de bits,

- en el que al menos una primera y una segunda clase de bits se correlacionan con posiciones diferentes dentro de un símbolo,

-

según lo cual una posición dentro del símbolo se relaciona con una fiabilidad de transmisión

-

y al menos existen dos valores diferentes de esa fiabilidad,

- según lo cual el proceso de correlación comprende las siguientes etapas:

a) establecer una matriz (N_{fila} + N_{col}) con N_{fila} filas y N_{col} columnas, teniendo así (N_{fila} + N_{col}) entradas, según lo cual todas las entradas en la misma fila se relacionan con el mismo valor de la fiabilidad de transmisión;

b) determinar el número N_{t,sis} de bits a transmitir de la primera clase de bits y asignar por fila en la matriz el número de entradas respectivo para esos bits, asignando por tanto N_{r} + 1 filas a las primeras N_{c} columnas, y si N_{r} > 0, N_{r} filas a las restantes N_{col} - N_{c} columnas, donde N_{c} = \left(\frac{N_{t,sis}}{N_{col}}-N_{r}\right)\cdot N_{col} = N_{t,sis} - N_{r}\cdot N_{col} y N_{r} = \left[\frac{N_{t,sis}}{N_{col}}\right], y si N_{c} = 0, a todas las columnas se les asignan N_{r} filas;

caracterizado porque el proceso de correlación comprende la siguiente etapa:

c) llenar columna a columna con los bits de la primera clase de bits estas entradas asignadas.