[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

EP1292529A1 - Vertical transistor comprising a mobile gate and a method for the production thereof - Google Patents

Vertical transistor comprising a mobile gate and a method for the production thereof

Info

Publication number
EP1292529A1
EP1292529A1 EP01936280A EP01936280A EP1292529A1 EP 1292529 A1 EP1292529 A1 EP 1292529A1 EP 01936280 A EP01936280 A EP 01936280A EP 01936280 A EP01936280 A EP 01936280A EP 1292529 A1 EP1292529 A1 EP 1292529A1
Authority
EP
European Patent Office
Prior art keywords
field effect
wafer
effect transistor
gate structure
vertical field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01936280A
Other languages
German (de)
French (fr)
Inventor
Thomas Gessner
Andreas Bertz
Steffen Heinz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of EP1292529A1 publication Critical patent/EP1292529A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0098—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means using semiconductor body comprising at least one PN junction as detecting element
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
    • G01P15/124—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by semiconductor devices comprising at least one PN junction, e.g. transistors

Definitions

  • the present invention relates to a vertical field effect transistor with a movable gate made from a semiconductor wafer for converting signals from a mechanical to an electrical variable, preferably for measuring mechanical movements in the wafer plane, and to a method for producing the same.
  • a large part of the products manufactured within microsystem technology is based on the detection of mechanical movements (e.g. pressure sensors, acceleration sensors, vibration sensors, positioning systems).
  • the evaluation of the movements of this sensor or Actuator systems are mainly implemented using piezoresistive, piezoelectric or capacitive processes.
  • the signal conversion of the mechanical variable into an electrical variable the displacement of the crystal lattice, the change in resistance of a deforming layer or the change in capacitance of a plate arrangement is used by means of suitable structures. It is advantageous if all mechanical components consist essentially of the same mechanically stable material, such as single-crystal silicon. State of the art
  • US 5847454 describes a capacitive evaluation method for measuring motion in the wafer plane.
  • the side walls have to be insulated from the carrier material and then coated with an additional conductive layer.
  • US 3413573 discloses a so-called RGT (resonant gate transistor) and US 3585466 an MGT (movable gate transistor). With the help of these components, micromechanical resonators of high quality are realized.
  • a movable microstructure acting as a gate is located above the channel area of a conventional MOS transistor (MOSFET).
  • MOSFET MOS transistor
  • the change in charge caused by the change in distance between a movable gate electrode and the channel or a second fixed floating gate electrode is used.
  • a similar effect is also used to detect changes in position and movement.
  • the distance between the gate electrodes influences the resistance of the inversion channel between the drain and source connection area. This results in a proportional change in the current flow through the inversion channel.
  • the field effect transistor with a movable gate electrode is concerned a "transconductance" component (two-port).
  • the modulated current flows in the output port in the fixed "plate", ie in the residual transistor consisting of source, drain and bulk area.
  • the output gate is controlled via the electrical field between the gate and the inversion channel.
  • This converter structure is also the first amplifier element in the signal processing chain. Due to the direct control of the inversion channel and the resulting low-impedance signal output, the converter element can be operated as a signal voltage source, for example as a source follower.
  • US 4767973, US 4772928 and US 6043524 demonstrate the movement of tongue structures perpendicular to the wafer plane.
  • US 4772928 discloses the construction of a sensor which requires processing, for example lithography or ion implantation, from both sides of the wafer for the production.
  • a lithographic process from the rear (eg in pits), particularly in the case of a perforated wafer, represents a complex manufacturing process. Due to the sensor structure, the movement measurement is only possible in one plane perpendicular to the wafer plane.
  • a decisive disadvantage of the arrangement according to US 4772928 is that the change in distance between the gate and the channel area is proportional to the product of the tongue length and the sine of the deflection angle of the tongue. (This corresponds theoretically to a circular movement.) The resulting tax effect is therefore slight.
  • a difference measurement is carried out between the currents of two field effect transistors, the channel areas of which are located on the underside and on the top of the wafer.
  • the US 5541437 discloses a suitable arrangement and technology in which the detection of movements in the wafer plane is possible.
  • a vertical transistor structure is also used in parallel with the laterally arranged transistor to detect mechanical movement.
  • a disadvantage of these present solutions is the fact that the movable structures are manufactured with the aid of additional layers or wafers, which in addition to the higher outlay also results in mechanical stresses in these layers or wafer assemblies.
  • the distance of the movable gate from the channel region is determined by the thickness of a sacrificial layer, which is usually etched using wet-chemical solutions. This in turn determines the thickness of the sacrificial layer, since the etching solution can no longer reliably penetrate very narrow gaps.
  • the movable electrode in the sacrificial layer technology consists of a thin-layer material with a mechanical reliability (layer stress, breaking strength and fatigue) which is worse than that of single-crystal silicon.
  • Direct Integration Technology Another method based on a silicon single crystal wafer uses the modulation of the band gap in the silicon crystal. The mechanical movement is absorbed by a torsion bar anchored on one side made of single crystal silicon. This then causes it at the clamping point of the torsion bar a "stress effect" on the crystal lattice, which causes a shift in the energy bands in the crystal. The band bending is detected by evaluating the current flow through a pn diode or a MOSFET, which can be generated in the clamping area of the torsion bar by means of appropriate doping. Difficulties with "Direct Integration Technology" exist in the area of beam clamping. Both the reproducibility of the technological definition of the clamping point, which is referred to as a so-called overlay or coverage accuracy, and the long-term stability of the transistor parameters are not guaranteed.
  • Micromechanical structures that enable the detection of a mechanical movement should be mechanically stable, applicable to all three spatial directions, inexpensive and microelectronic compatible, and based on a reliable and versatile evaluation method.
  • the existing technical solutions often meet some of these requirements, but a suitable structure with the relevant manufacturing process that meets all of the requirements mentioned has not yet existed.
  • Technologies such as sacrificial layer technology, in which the functional elements consist of deposited or grown layers, generally lead to higher mechanical stresses or poorer mechanical stability compared to single-crystal silicon.
  • the invention has for its object to provide a vertical field effect transistor with a movable gate and method for its production, which avoids the disadvantages arising from the prior art and is inexpensive to use or easy to use. description
  • the object is achieved by the features of claim 1.
  • the present invention also provides methods for producing the arrangement in claims 16 to 22.
  • the concept according to the invention consists in the detection of a mechanical movement and the signal conversion into an electrical variable by means of a vertical field effect.
  • the field effect transistor consists of a residual transistor structure with source-drain and bulk regions and a movable gate structure. Both structures are made from a single semiconductor wafer, which preferably consists of single-crystal silicon. In this way, the essential material requirements for such a system are excellently met.
  • the semiconductor wafer can generally also comprise layers already applied to define the residual transistor.
  • the residual transistor generally consists of vertical regions, for example layers of the semiconductor wafer with different doping.
  • the movable structures are defined near the surface from the front, in the wafer.
  • the movable gate structure is e.g. B. within a trench, which is located in the semiconductor wafer and cuts the vertical transistor.
  • the channel area is in the bulk region of the transistor and the movable gate structure takes over the task of the gate electrode.
  • the movable gate structure is preferably suspended by means of spring bars and / or torsion bars in such a way that changes in the distance between the movable gate structure and the channel area are made possible.
  • the gate structure is generated in the wafer by anisotropic and isotropic etching processes.
  • the gap width between the movable gate structure and the residual transistor is defined by the etching process.
  • the channel region is preferably passivated by an oxide layer on the side wall of the trench, on which the channel region is located. For the detection of Movements in the wafer plane make the gate structure movable in the wafer plane and for movements perpendicular to the wafer plane, the gate structure is movably suspended perpendicular to the wafer plane.
  • the distance of the gate electrode as the determining variable can optionally be preset by means of an electrostatic drive comb.
  • the movable gate can be very close to the by an additional constant force
  • Residual transistor structure brought up (prepositioned) in order to be able to improve the signal change under the action of the forces to be determined.
  • the micromechanical vertical field-effect transistor is composed of a movable gate electrode, which preferably consists of single-crystal silicon, and an opposite region of vertically stacked, differently doped zones
  • Residual transistor source, drain and bulk area
  • Gate electrode is sensitive to the mechanical forces which a
  • Preferred directions can lie in the wafer plane, but can also be perpendicular to the wafer plane. This results in a change in the distance or position of the gate electrode from the residual transistor, the one
  • the change in resistance of the inversion channel is caused by the change in the electric field.
  • the inversion channel of the transistor forms between the drain and source connection regions.
  • the drain and source connection region with an intermediate channel region is produced by different doping.
  • the inversion channel is not controlled with a voltage at the gate connection, but with the distance between the gate structure and thus the gate electrode from the channel region. The movement of the micromechanical sensor structure is ultimately converted into an equivalent current flow in the inversion channel.
  • This method enables the evaluation of mechanical movements within the wafer level and, above all, the direct conversion of a mechanical movement to transistor parameters.
  • field effect transistors according to the invention can be arranged, for example on a semiconductor wafer.
  • the preferred directions of movement of the individual gate structures which are determined by the type of suspension, have mutually perpendicular components.
  • At least one further element is necessary for measuring movements perpendicular to the wafer plane.
  • the different doping zones of the vertical transistor are preferably produced before the surface is structured.
  • the structuring of the surface includes the definition of the movable gate structure and its suspension.
  • CMOS compatible doping, coating and etching technologies enable the 'production of the desired doping profiles as well as the subsequent galvanic isolation of the different functional elements.
  • the potential separation can take place by means of blocked pn junctions, as disclosed, for example, in US Pat. No. 4,772,928, or by using other insulation techniques described in US Pat. No. 5,930,595, for example.
  • the separation can be carried out on the basis of SOI (Silicon on Insulator) wafers.
  • SOI Silicon on Insulator
  • the functional elements to be galvanically separated are insulated from one another by means of trench trenches which extend down to the insulator layer of the SOI wafer.
  • the trench trenches can also be filled, possibly partially, with insulating materials.
  • the desired functional elements which preferably all consist of single-crystal silicon, can also be produced in a conventional silicon wafer which is provided with the vertical doping zones by doping processes. Methods for self-aligning exposure (etching out) of the movable structures can be used for this.
  • micromechanical vertical - FET can be produced using known individual processes for doping and structural exposure near the surface of a single crystal wafer or also an SOI wafer composite.
  • the use of micro technology compatible methods enables monolithic integration into a standard CMOS - Process also possible in principle.
  • micromechanical structures ie the movable components of the transistor in the vicinity of the surface of a wafer substrate, for example made of silicon, are exposed using a process based on the disclosure of WO 91/03074. In the simplest case, this only requires an additional lithography step. Furthermore, it allows the production of structures with a large aspect ratio. The ratio becomes the aspect ratio understood from height to width of a structure. The large aspect ratio of the suspensions, for example the spring bars, determines the mobility of the gate structure in the preferred direction in the wafer plane or perpendicular to it.
  • the suspensions for example the spring bars
  • the suspensions are substantially higher than they are wide (high aspect ratio in the z direction, that is in the direction perpendicular to the wafer plane).
  • high rigidity is achieved for movements perpendicular to the wafer plane.
  • the movable structures also consist of mechanically excellent single-crystal silicon material, in the preferred case of the same wafer as the residual transistor (source, drain and channel region).
  • the third spatial direction is also on the same silicon
  • Wafer evaluable The array capability is generally given.
  • the conductivity of the gate electrode is generated by doping the layer stack. There is therefore no need for an additional doping step to generate the gate conductivity. •
  • the shape and mass of the movable gate electrode and its suspension can be freely selected in a wide range, which opens up a wide variety of sensor applications.
  • 1 shows the process flow of the manufacturing method of the vertical field effect transistor according to the invention in six manufacturing steps.
  • 1f shows a cross section through the transistor according to the invention from FIG. 2 along the section line A - B.
  • Fig. 2 shows a possible arrangement according to the invention in plan view.
  • Fig. 3 shows a possible arrangement according to the invention in plan view of the
  • the distance between the movable gate and the bulk area can be adjusted using electrostatic drive combs.
  • an unstructured wafer substrate (1) is used to manufacture the vertical transistor with a movable gate, preferably consisting of single crystal silicon. Integrated microelectronic components can also be located on the wafer.
  • an n-doped silicon wafer (1) (doping density, for example in the region of 10 cm) is provided with a suitable doping stack which later forms the residual transistor on the one hand and the movable gate electrode on the other hand.
  • the conductivity of the gate electrode can also be determined here.
  • Layer (5) of low doping (for example 10 phosphorus ions / cm 2 ). This layer is required because, due to the manufacturing process, no p-doped layer should grow on an n-doped silicon wafer by means of epitaxy.
  • the subsequent generation of a p-doped layer (2) into the n-layer (5) by means of boron implantation (for example 10 12 boron ions / cm 2 with 200 keV ion energy) also defines the doping of the later channel region (3) in the bulk region (21).
  • the n-doped layer (5) is therefore converted into a p-doped layer (2) by ion implantation. According to FIG.
  • the upper n-conducting layer (4) is generated by means of a further ion implantation (for example 10 arsenic ions / cm with 150 keV ion energy), which defines, among other things, the later source region (42).
  • a further ion implantation for example 10 arsenic ions / cm with 150 keV ion energy
  • this takes place through a structured lacquer adhesive compound (41).
  • the mask mentioned is produced by means of photolithography and removed again after the implantation process by means of a paint stripping process.
  • the activation of the donors and the setting of the desired doping profiles takes place by means of various tempering steps.
  • the doping and epitaxial steps are carried out within the manufacturing process of microelectronic components.
  • a deposition of, for example, aluminum and its structuring results in the bond pads (51, 52) for the connection (51) of the later source region (42) parallel to the remaining p-doped epitaxial layer (2), the later bulk region of the transistor (FIG. 21), as well as for the gate contact (52).
  • the image of all movable and stationary structures in the single-crystal silicon is first transferred into photoresist (6) into the wafer surface. This is followed by the usual anisotropic and isotropic etching processes in connection with the deposition of a passivation layer (10), which later ensures the protection of the channel surface on the side walls. All moving structures can be exposed simultaneously in one process flow.
  • the passivation layer is preferably deposited using a plasma CVD process (Chemical Vapor Deposition CVD). However, there is also the possibility of deposition using another CVD process or an oxidation process. Sufficiently narrow components, such as cantilevers (7) or structures with a perforation (18) according to FIG. 1 e and a top view of FIG. 2, with the exception of an attachment point (9), are ultimately etched from the substrate (1) by the isotropic undercut detached. The perforations (18) are advantageous for better undercutting.
  • the movable structures are usually attached to the attachment points (9) using at least one spring bar (7) in order to achieve the desired mobility.
  • the direction of movement (15) of the gate structure is illustrated in the figure by means of an arrow.
  • the representation of a cantilever is shown in dashed lines in the figure.
  • the spring falcon is offset to the rear relative to the cutting line AB. It has the same doping layer sequence as the movable gate structure.
  • the deposition of a metal layer (11) on the back of the wafer then makes it possible to contact the drain region according to FIG. 1f.
  • the transducer structure produced in this way can be used in the manner described below.
  • a positive voltage is applied to the n-doped drain region (11), which can be contacted on the back of the wafer, with respect to the source connection (51). As a result, no current can flow through the reverse-polarized lower pn junction.
  • the source area (42) with the other areas located below it is separated from the movable gate by a trench (13), for example 5 ⁇ m deep.
  • a trench 13
  • electrons can increasingly reach the vicinity of the side wall from the p-doped bulk region located between the source and drain regions.
  • the resulting inversion channel (3) then enables a current to flow between the source and drain regions, which is modulated by the distance of the movable gate structure from the channel region.
  • a low-doped p-substrate is used in order to achieve better potential separation between drain and gate connection.
  • the drain region is located on the front side, that is to say on the side of the wafer substrate on which the structuring of the movable gate and its suspension is carried out.
  • the source region is also connected from the front of the transistor. 2 shows the field effect transistor according to the invention with a movable gate in a plan view. The lateral structuring of the Doping areas for the definition of the residual transistor.
  • the movable gate structure (8) and its suspension are separated from the residual transistor by trench trenches (13).
  • the gate structure is anchored to fastening structures (12) by means of spring bars (7) in such a way that the gate structure is movable in the wafer plane and the distance between the gate structure and the channel region located under the source region (42) is varied by the acceleration forces to be measured.
  • the movable gate can be contacted via a bond pad (52) on one of the fastening structures.
  • a further bond pad (51) is applied to contact the source region on the boundary between the source region embedded in the doping region of the bulk region (2) and the bulk region. By positioning the pad on the border, source and bulk connections can be made on one pad.
  • the perforations (18) can also be seen in the gate structure.
  • FIG. 3 shows the field effect transistor according to the invention with a movable gate in an embodiment in which the distance between the movable gate and the bulk region can be set using electrostatic drive combs (14).
  • the drive combs can be subjected to a voltage in relation to the movable gate structure via the associated contact pads (53). This can change the basic distance between the gate structure and the bulk area, e.g. be reduced. With a decrease, the sensitivity of an acceleration sensor realized with the vertical field effect transistor according to the invention is increased.
  • the distance adjustability enables adaptation to the requirements for different applications. It is also possible to operate the arrangement in a feedback loop (ciosed loop). For this purpose, the deflection of the movable gate is counteracted when accelerating by means of appropriate control of the drive combs. The deflection of the gate structure is therefore reset.
  • n-doped substrate also drain area
  • p-doped layer channel region n-doped layer low n-doped (epitaxial) layer photoresist layer for surface structuring cantilever gate structure attachment points
  • passivation layer metal layer attachment structures trench trenches electric drive combs direction of movement of the gate structure perforation bulk area paint mask to define the n-layer of the source area source area bond pad for source area bond pad for gate contacting bond pad for drive combs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pressure Sensors (AREA)

Abstract

The invention relates to a vertical field-effect transistor produced from a semiconductor wafer (1) comprising a residual transistor consisting of a source region (42), a channel region (3) and a drain region (1), in addition to a mobile gate structure (8) that is located at a distance from the channel region (3) by means of a flexible suspension element (7). The invention is characterised in that the mobile gate structure (8) consists of the semiconductor wafer (1) material. The flexible suspension elements (7) of the mobile structure (8) preferably have a large ratio in terms of height to weight, whereby the mobile gate (8) can preferably be displaced on the wafer plane (15).

Description

Vertikal-Transistor mit beweglichem Gate und Verfahren zu dessen Herstellung Vertical transistor with a movable gate and method for its production
Die vorliegende Erfindung betrifft einen, aus einem Halbleiterwafer gefertigten vertikalen Feldeffekttransistor mit beweglichem Gate zur Signalwandlung von einer mechanischen in eine elektrische Größe, bevorzugt zur Messung von mechanischen Bewegungen in der Waferebene und Verfahren zu dessen Herstellung.The present invention relates to a vertical field effect transistor with a movable gate made from a semiconductor wafer for converting signals from a mechanical to an electrical variable, preferably for measuring mechanical movements in the wafer plane, and to a method for producing the same.
Ein großer Teil der innerhalb der Mikrosystemtechnik hergestellten Produkte basiert auf der Detektion von mechanischen Bewegungen (z.B. Drucksensoren, Beschleunigungssensoren, Vibrationssensoren, Positioniersysteme). Die Auswertung der Bewegungen dieser Sensorbzw. Aktorsysteme wird hauptsächlich mittels piezoresistiver, piezoelektrischer oder kapazitiver Verfahren realisiert. Für die Signalwandlung der mechanischen Größe in eine elektrische Größe wird die Verschiebung des Kristallgitters, die Widerstandsänderung einer sich verformenden Schicht bzw. die Kapazitätsänderung einer Plattenanordnung mittels geeigneter Strukturen genutzt. Dabei ist es günstig, wenn alle mechanischen Komponenten im wesentlichen aus dem gleichen mechanisch stabilen Material, wie zum Beispiel einkristallinem Silizium, bestehen. Stand der TechnikA large part of the products manufactured within microsystem technology is based on the detection of mechanical movements (e.g. pressure sensors, acceleration sensors, vibration sensors, positioning systems). The evaluation of the movements of this sensor or Actuator systems are mainly implemented using piezoresistive, piezoelectric or capacitive processes. For the signal conversion of the mechanical variable into an electrical variable, the displacement of the crystal lattice, the change in resistance of a deforming layer or the change in capacitance of a plate arrangement is used by means of suitable structures. It is advantageous if all mechanical components consist essentially of the same mechanically stable material, such as single-crystal silicon. State of the art
Die US 5847454 beschreibt ein kapazitives Auswerteverfahren zur Bewegungsmessung in der Waferebene. Hier müssen insbesondere die Seitenwände vom Trägermaterial isoliert und dann mit einer zusätzlichen leitfähigen Schicht überzogen werden.US 5847454 describes a capacitive evaluation method for measuring motion in the wafer plane. Here, in particular, the side walls have to be insulated from the carrier material and then coated with an additional conductive layer.
Bei der Nutzung des kapazitiven Wandlerverfahren auf Basis von Silizium- Kämmen mit metallisierten Seitenflächen für eine Anwendung auf Bewegungen in der Waferebene entsteht neben den technologischen Schwierigkeiten der Seitenwandisolation und - metallisierung das Problem des großen Verhältnisses zwischen der Grundkapazität der Wandlerstruktur und der Nutzkapazität (bis zu 10000:1), d.h. der erzielbaren Kapazitätsänderung. Dies wird hervorgerufen durch hohe Streu- und Leitungskapazitäten. Aufgrund der kleinen Kapazitätsänderung ergibt sich eine hochimpedante Signalstromquelle für die Signalauswertung. Zur Aufbereitung des Verschiebestroms durch die Sensorkapazität sind aufwendige rauscharme Wandlerschaltungen notwendig. Ein weiteres Problem ergibt sich darüber hinaus aus den in den zusätzlichen Schichten eingebauten Schichtspannungen. Vertikal und laterale Verbiegungen der Strukturen sowie ein ungünstiges Temperaturverhalten sind die Folge. Allgemein gilt außerdem, dass bei den rein kapazitiven Verfahren funktionsbedingt ein relativ hoher Flächenverbrauch vorliegt.When using the capacitive converter method based on silicon combs with metallized side surfaces for an application on movements in the wafer plane, in addition to the technological difficulties of side wall isolation and metallization, there is the problem of the large ratio between the basic capacity of the converter structure and the useful capacity (up to 10,000 : 1), that is the achievable change in capacity. This is caused by high spreading and line capacities. The small change in capacitance results in a high-impedance signal current source for signal evaluation. In order to process the displacement current through the sensor capacitance, complex, low-noise converter circuits are necessary. Another problem arises from the layer stresses built into the additional layers. The result is vertical and lateral bending of the structures as well as unfavorable temperature behavior. In general, it also applies that the purely capacitive processes require a relatively large amount of space due to their function.
In der US 3413573 wird ein sogenannter RGT ( Resonant Gate Transistors) und in der US 3585466 ein MGT (Movable Gate Transistors) offenbart. Mit Hilfe dieser Bauelemente werden mikromechanische Resonatoren hoher Güte realisiert. Dabei befindet sich eine als Gate fungierende bewegliche MikroStruktur oberhalb des Kanalbereiches eines MOS- Transistors (MOSFET) üblicher Bauart. Bei diesem Verfahren wird die Ladungsänderung hervorgerufen durch die Abstandsänderung zwischen einer beweglichen Gateelektrode und dem Kanal oder einer zweiten feststehenden floatenden Gateelektrode ausgenutzt. Ein ähnlicher Effekt wird aber auch zum Nachweis von Positions- und Bewegungsänderungen verwendet. Der Abstand der Gateelektrode beeinflusst dabei den Widerstand des Inversionskanals zwischen dem Drain- und Source-Anschlussgebiet. Dadurch ergibt sich eine proportionale Änderung des Stromflusses durch den Inversionskanal. Aufgrund der Steuerung des Inversionskanals durch die bewegliche Gateelektrode wird nicht die Kapazität zwischen zwei Platten ausgewertet, sondern das elektrische Feld zum Inversionskanal. Im Gegensatz zum kapazitiven Wirkprinzip (Eintor), bei dem der Verschiebestrom zwischen beweglicher und feststehender Kondensatorplatte ausgewertet wird und wo zwischen Eingang und Ausgang parallel zur Nutzkapazität auch die oftmals sehr hohe Grundkapazität wirkt, handelt es sich beim Feldeffekt-Transistor mit beweglicher Gate - Elektrode um ein „Transconductance"- Bauelement (Zweitor). Hier fließt der modulierte Strom im Ausgangstor in der feststehenden „Platte", d.h. im, aus Source-, Drain- und Bulk- Bereich bestehenden Resttransistor. Im Eingangstor, d.h. im beweglichen Gate, erfolgt die Steuerung des Ausgangstors über das elektrische Feld zwischen Gate und Inversionskanal. Dies entspricht einer Wandlerstruktur, welche eine wesentlich geringere Abhängigkeit von den Streu- und Leitungskapazitäten besitzt. Diese Wandlerstruktur ist gleichzeitig das erste Verstärkerelement in der Signalverarbeitungskette. Aufgrund der direkten Steuerung des Inversionskanals und des daraus resultierenden niederimpedanten Signalausgangs kann das Wandlerelement als Signalspannungsquelle z.B. als Sourcefolger betrieben werden. In den US 4767973, US 4772928 und US 6043524 wird auf diese Weise die Bewegung von Zungenstrukturen senkrecht zur Waferebene nachgewiesen. Die US 4772928 offenbart den Aufbau eines Sensors, der zur Herstellung eine Bearbeitung, z.B. Lithografie oder lonenimplatation, von beiden Waferseiten voraussetzt. Ein lithografischer Prozess von der Rückseite (z.B. in Gruben) insbesondere bei einem durchbrochenen Wafer stellt ein aufwendiges Herstellungsverfahren dar. Durch der Sensoraufbau bedingt ist die Bewegungsmessung nur in einer Ebene senkrecht zur Waferebene möglich. Entscheidender Nachteil der Anordnung nach der US 4772928 ist, dass die Abstandsänderung zwischen Gate und Kanalbereich proportional zu dem Produkt aus Zungenlänge und dem Sinus des Auslenkwinkels der Zunge ist. (Dies entspricht theoretisch einer Kreisbewegung.) Der resultierende Steuereffekt ist daher gering. Um eine Auswertung zu ermöglichen wird eine Differenzmessung zwischen den Strömen zweier Feldeffekttransistoren, deren Kanalbereich jeweils an der Unterseite bzw. an der Oberseite des Wafers liegen, durchgeführt. Die US 5541437 offenbart eine geeignete Anordnung und Technologie bei der der Nachweis von Bewegungen in der Waferebene möglich ist. In der US 5903038 wird parallel zum lateral angeordneten Transistor auch ein vertikaler Transistoraufbau zur Erfassung einer mechanischen Bewegung eingesetzt.US 3413573 discloses a so-called RGT (resonant gate transistor) and US 3585466 an MGT (movable gate transistor). With the help of these components, micromechanical resonators of high quality are realized. In this case, a movable microstructure acting as a gate is located above the channel area of a conventional MOS transistor (MOSFET). In this method, the change in charge caused by the change in distance between a movable gate electrode and the channel or a second fixed floating gate electrode is used. A similar effect is also used to detect changes in position and movement. The distance between the gate electrodes influences the resistance of the inversion channel between the drain and source connection area. This results in a proportional change in the current flow through the inversion channel. Due to the control of the inversion channel by the movable gate electrode, it is not the capacitance between two plates that is evaluated, but the electrical field to the inversion channel. In contrast to the capacitive active principle (single gate), in which the displacement current between the movable and fixed capacitor plate is evaluated and where the often very high basic capacitance also acts between the input and output in parallel with the useful capacitance, the field effect transistor with a movable gate electrode is concerned a "transconductance" component (two-port). Here the modulated current flows in the output port in the fixed "plate", ie in the residual transistor consisting of source, drain and bulk area. In the entrance gate, ie in the movable gate, the output gate is controlled via the electrical field between the gate and the inversion channel. This corresponds to a converter structure which has a significantly lower dependency on the stray and line capacities. This converter structure is also the first amplifier element in the signal processing chain. Due to the direct control of the inversion channel and the resulting low-impedance signal output, the converter element can be operated as a signal voltage source, for example as a source follower. In this way, US 4767973, US 4772928 and US 6043524 demonstrate the movement of tongue structures perpendicular to the wafer plane. US 4772928 discloses the construction of a sensor which requires processing, for example lithography or ion implantation, from both sides of the wafer for the production. A lithographic process from the rear (eg in pits), particularly in the case of a perforated wafer, represents a complex manufacturing process. Due to the sensor structure, the movement measurement is only possible in one plane perpendicular to the wafer plane. A decisive disadvantage of the arrangement according to US 4772928 is that the change in distance between the gate and the channel area is proportional to the product of the tongue length and the sine of the deflection angle of the tongue. (This corresponds theoretically to a circular movement.) The resulting tax effect is therefore slight. In order to enable an evaluation, a difference measurement is carried out between the currents of two field effect transistors, the channel areas of which are located on the underside and on the top of the wafer. The US 5541437 discloses a suitable arrangement and technology in which the detection of movements in the wafer plane is possible. In US 5903038, a vertical transistor structure is also used in parallel with the laterally arranged transistor to detect mechanical movement.
Nachteilig bei diesen vorliegenden Lösungen ist die Tatsache, dass die beweglichen Strukturen mit Hilfe zusätzlicher Schichten oder Wafer gefertigt werden, was neben dem höheren Aufwand auch mechanische Spannungen in diesen Schichten bzw. Waferverbunden zur Folge hat. Insbesondere wird bei der aus US 5903038 bekannten Lösung mit Vertikal-FET der Abstand des beweglichen Gates vom Kanalbereich durch die Dicke einer Opferschicht bestimmt, welche üblicherweise mittels nasschemischer Lösungen geätzt wird. Dies bestimmt wiederum die Dicke der Opferschicht, da die Ätzlösung in sehr schmale Spalte nicht mehr zuverlässig eindringen kann. Darüber hinaus besteht die bewegliche Elektrode bei der Opferschichttechnik aus einem Dünnschichtmaterial mit einer mechanischen Zuverlässigkeit (Schichtspannung, Bruchfestigkeit und Ermüdung), welche schlechter als die von einkristallinem Silizium ist.A disadvantage of these present solutions is the fact that the movable structures are manufactured with the aid of additional layers or wafers, which in addition to the higher outlay also results in mechanical stresses in these layers or wafer assemblies. In particular, in the case of the solution with vertical FET known from US Pat. No. 5903038, the distance of the movable gate from the channel region is determined by the thickness of a sacrificial layer, which is usually etched using wet-chemical solutions. This in turn determines the thickness of the sacrificial layer, since the etching solution can no longer reliably penetrate very narrow gaps. In addition, the movable electrode in the sacrificial layer technology consists of a thin-layer material with a mechanical reliability (layer stress, breaking strength and fatigue) which is worse than that of single-crystal silicon.
Die Nutzung von konventionellen lateralen MOS-Transistoren mit beweglichem Gate, bestehend aus Einkristall-Silizium eines Silizium-Wafers, blieb bisher auf den Nachweis vertikaler Bewegungen beschränkt.The use of conventional lateral MOS transistors with a movable gate, consisting of single crystal silicon of a silicon wafer, has so far been limited to the detection of vertical movements.
Ein weiteres Verfahren („Direct Integration Technologie") auf Basis eines Silizium- Einkristallwafers bedient sich der Modulation der Bandlücke im Silizium-Kristall. Über einen einseitig verankerten Torsionsbalken aus Einkristall-Silizium wird die mechanische Bewegung aufgenommen. An der Einspannstelle des Torsionsbalkens bewirkt diese dann einen „Stress-Effekt" auf das Kristallgitter, der eine Verschiebung der Energiebänder im Kristall nach sich zieht. Die Detektion der Bandverbiegung erfolgt durch Auswertung des Stromflusses durch eine pn-Diode oder einen MOSFET, welche im Einspanngebiet des Torsionsbalken mittels entsprechender Dotierung erzeugt werden können. Schwierigkeiten bei der „Direct Integration Technology" existiern im Bereich der Balkeneinspannung. Sowohl die Reproduzierbarkeit der technologischen Definition des Einspannpunktes, welche als sogenanntes Overlay bzw. als Überdeckungsgenauigkeit bezeichnet wird, als auch die Langzeitstabilität der Transistorparameter sind nicht gewährleistet.Another method ("Direct Integration Technology") based on a silicon single crystal wafer uses the modulation of the band gap in the silicon crystal. The mechanical movement is absorbed by a torsion bar anchored on one side made of single crystal silicon. This then causes it at the clamping point of the torsion bar a "stress effect" on the crystal lattice, which causes a shift in the energy bands in the crystal. The band bending is detected by evaluating the current flow through a pn diode or a MOSFET, which can be generated in the clamping area of the torsion bar by means of appropriate doping. Difficulties with "Direct Integration Technology" exist in the area of beam clamping. Both the reproducibility of the technological definition of the clamping point, which is referred to as a so-called overlay or coverage accuracy, and the long-term stability of the transistor parameters are not guaranteed.
Mikromechanische Strukturen, welche den Nachweis einer mechanischen Bewegung ermöglichen, sollen mechanisch stabil sein, auf alle drei Raumrichtungen anwendbar, kostengünstig und mikroelektronikkompatibel herstellbar sein sowie auf einem zuverlässigen und vielseitig anwendbaren Auswerteverfahren beruhen. Die existierenden technischen Lösungen erfüllen zwar oft jeweils einen Teil dieser Forderungen aber eine geeignete Struktur mit dem betreffenden Herstellungsprozess, welche allen genannten Forderungen gerecht wird, existiert bisher nicht. Technologien, wie die Opferschichttechnologie, bei denen die Funktionselemente aus abgeschiedenen bzw. aufgewachsenen Schichten bestehen, führen grundsätzlich zu höhere mechanische Spannungen bzw. einer schlechteren mechanische Stabilität verglichen mit einkristallinem Silizium.Micromechanical structures that enable the detection of a mechanical movement should be mechanically stable, applicable to all three spatial directions, inexpensive and microelectronic compatible, and based on a reliable and versatile evaluation method. The existing technical solutions often meet some of these requirements, but a suitable structure with the relevant manufacturing process that meets all of the requirements mentioned has not yet existed. Technologies such as sacrificial layer technology, in which the functional elements consist of deposited or grown layers, generally lead to higher mechanical stresses or poorer mechanical stability compared to single-crystal silicon.
Gelöste AufgabeSolved task
Der Erfindung liegt die Aufgabe zugrunde einen vertikalen Feldeffekttransistor mit beweglichem Gate und Verfahren zu dessen Herstellung anzugeben, welcher die sich aus dem Stand der Technik ergebenden Nachteile vermeidet und günstig anzuwenden bzw. einfach einzusetzen ist. BeschreibungThe invention has for its object to provide a vertical field effect transistor with a movable gate and method for its production, which avoids the disadvantages arising from the prior art and is inexpensive to use or easy to use. description
Gemäß der vorliegenden Erfindung wird die Aufgabe durch die Merkmale des Anspruches 1 gelöst. Die vorliegende Erfindung stellt darüber hinaus in den Ansprüchen 16 bis 22 auch Verfahren zum Herstellen der Anordnung zur Verfügung.According to the present invention, the object is achieved by the features of claim 1. The present invention also provides methods for producing the arrangement in claims 16 to 22.
Die bevorzugten Ausführungsformen sind Gegenstand der abhängigen Ansprüche.The preferred embodiments are the subject of the dependent claims.
Das erfindungsgemäße Konzept besteht darin, die Detektion einer mechanischen Bewegung und die Signalwandlung in eine elektrische Größe mittels eines Vertikal-Feldeffekt-The concept according to the invention consists in the detection of a mechanical movement and the signal conversion into an electrical variable by means of a vertical field effect.
Transistors, mit beweglicher Gateelektrode durchzuführen. Der Feldeffekttransistor besteht dabei aus einer Resttransistorstruktur mit Source- Drain- und Bulk- Bereich und einer beweglichen Gatestruktur. Beide Strukturen sind aus einem einzigen Halbleiterwafer, welcher bevorzugt aus einkristallinem Silizium besteht, gefertigt. So werden die wesentlichen Materialanforderungen an ein solches System hervorragend erfüllt. Der Halbleiterwafer kann dabei im Allgemeinen auch bereits aufgebrachte Schichten zur Definition des Resttransistors umfassen. Im allgemeinen besteht der Resttransistor aus vertikalen Bereichen, z.B. Schichten des Halbleiterwafers unterschiedlicher Dotierung. Die beweglichen Strukturen werden oberflächennah von der Vorderseite aus, im Wafer definiert. Die bewegliche Gatestruktur ist z. B. innerhalb eines Grabens, welcher im Halbleiterwafer liegt und den vertikal Transistor anschneidet angeordnet. Das Kanalgebiet befindet sich im Bulkbereich des Transistors und die bewegliche Gatestruktur übernimmt die Aufgabe der Gateelektrode. Die Aufhängung der beweglichen Gatestruktur erfolgt bevorzugt mittels Federbalken und/oder Torsionsbalken, derart, dass Abstandsänderungen zwischen der beweglichen Gatestruktur und dem Kanalgebiet ermöglicht werden. Die Gatestruktur wird durch anisotrope und isotrope Ätzprozesse im Wafer erzeugt. Die Spaltbreite zwischen der beweglichen Gatestruktur und dem Resttransistor definiert sich durch den Ätzprozess. Eine Passivierung des Kanalgebiets erfolgt bevorzugt durch eine Oxidschicht auf der Seitenwand des Trenchgrabens, an der sich das Kanalgebiet befindet. Für die Detektion von Bewegungen in der Waferebene ist die Gatestruktur in der Waferebene beweglich und für Bewegungen senkrecht zur Waferebene ist die Gatestruktur senkrecht zur Waferebene beweglich aufgehängt.Transistor, with a movable gate electrode. The field effect transistor consists of a residual transistor structure with source-drain and bulk regions and a movable gate structure. Both structures are made from a single semiconductor wafer, which preferably consists of single-crystal silicon. In this way, the essential material requirements for such a system are excellently met. The semiconductor wafer can generally also comprise layers already applied to define the residual transistor. The residual transistor generally consists of vertical regions, for example layers of the semiconductor wafer with different doping. The movable structures are defined near the surface from the front, in the wafer. The movable gate structure is e.g. B. within a trench, which is located in the semiconductor wafer and cuts the vertical transistor. The channel area is in the bulk region of the transistor and the movable gate structure takes over the task of the gate electrode. The movable gate structure is preferably suspended by means of spring bars and / or torsion bars in such a way that changes in the distance between the movable gate structure and the channel area are made possible. The gate structure is generated in the wafer by anisotropic and isotropic etching processes. The gap width between the movable gate structure and the residual transistor is defined by the etching process. The channel region is preferably passivated by an oxide layer on the side wall of the trench, on which the channel region is located. For the detection of Movements in the wafer plane make the gate structure movable in the wafer plane and for movements perpendicular to the wafer plane, the gate structure is movably suspended perpendicular to the wafer plane.
Es besteht keine direkte feste mechanische Verbindung zwischen Gatestruktur und Kanalgebiet des Transistors im Bulkbereich. Die Kopplung zwischen Gateelektrode und Kanalbereich erfolgt über einen Luft- bzw. Vakuumspalt als dominierendes Dielektrikum.There is no direct, fixed mechanical connection between the gate structure and the channel region of the transistor in the bulk region. The coupling between the gate electrode and the channel area takes place via an air or vacuum gap as the dominant dielectric.
Der Abstand der Gateelektrode als bestimmende Größe kann gegebenenfalls mittels eines elektrostatischen Antriebskammes voreingestellt werden. In dieser Ausführungsform kann das bewegliche Gate durch eine zusätzliche konstante Kraft sehr dicht an dieThe distance of the gate electrode as the determining variable can optionally be preset by means of an electrostatic drive comb. In this embodiment, the movable gate can be very close to the by an additional constant force
Resttransistorstruktur herangebracht (vorpositioniert), um die Signaländerung bei Einwirkung der zu bestimmenden Kräfte verbessern zu könne.Residual transistor structure brought up (prepositioned) in order to be able to improve the signal change under the action of the forces to be determined.
Der mikromechanische Vertikal-Feldeffekt-Transistor setzt sich aus einer beweglichen Gateelektrode, welche bevorzugt aus Einkristall-Silizium besteht, und einem gegenüberliegenden Bereich von vertikal gestapelten unterschiedlich dotierten Zonen alsThe micromechanical vertical field-effect transistor is composed of a movable gate electrode, which preferably consists of single-crystal silicon, and an opposite region of vertically stacked, differently doped zones
Resttransistor (Source-, Drain- und Bulk- Bereich) zusammen. Die beweglicheResidual transistor (source, drain and bulk area) together. The moveable
Gateelektrode ist gegenüber den mechanischen Kräften empfindlich, welche eineGate electrode is sensitive to the mechanical forces which a
Kraftkomponente in einer bevorzugten Richtung haben. Bevorzugte Richtungen können dabei in der Waferebene liegen, aber auch senkrecht zur Waferebene sein. Daraus resultiert eine Abstands- bzw. Lagenänderung der Gate-Elektrode zum Resttransistor, die eineForce component in a preferred direction. Preferred directions can lie in the wafer plane, but can also be perpendicular to the wafer plane. This results in a change in the distance or position of the gate electrode from the residual transistor, the one
Widerstandänderung des Inversionskanals bewirkt, hervorgerufen durch die Änderung des elektrischen Feldes. Im Falle der bevorzugten Ausführungsform des erfindungsgemäßenThe change in resistance of the inversion channel is caused by the change in the electric field. In the case of the preferred embodiment of the invention
Vertikal-Feldeffekt-Transistors mit einer in der Waferebene beweglichen Gatestruktur bewegt sich diese direkt auf das Kanalgebiet zu bzw. entfernt sich vom Kanalgebiet. Hierdurch entspricht die Abstandsänderung zum Kanal direkt der Bewegung. Hieraus entsteht eine optimale Modulation der Kanalleitfähigkeit und eine hohe Ortsauflösung der Gateposition. Im Falle einer Ausführung der Erfindung mit einer senkrecht zur Waferebene beweglichen Gatestruktur, z.B. in Form einer vor dem Resttransistor positionierten Zunge, tritt dieser Vorteil nicht hervor. Die Abstandsänderung der Gatestruktur zum Bulkbereich entspricht dann dem Sinus des Auslenkwinkels der Zunge aus der Waferebene mal der Zungenlänge. Jedoch hat auch diese Ausführungsform wesentliche Vorteile gegenüber dem Stand der Technik, da die Konfiguration eines derart beweglichen Gates mit einem Vertikal-Transistor die produktionstechnischen Schwierigkeiten der Anordnungen nach dem Stand der Technik vermeidet. Der Inversionskanal des Transistors bildet sich zwischen den Drain- und Source- Anschlussbereichen aus. Der Drain- und Source- Anschlussbereich mit zwischenliegendem Kanalgebiet wird durch unterschiedliche Dotierungen hergestellt. Im Gegensatz zu einem herkömmlichen Feldeffekt-Transistor wird beim Vertikal-Feldeffekt-Transistor mit beweglicher Gate-Elektrode der Inversionskanal nicht mit äer Spannung am Gateanschluss gesteuert, sondern mit dem Abstand der Gatestruktur und damit der Gateelektrode zum Kanalgebiet. Die Bewegung der mikromechanischen Sensorstruktur wird letztlich in einen äquivalenten Stromfluss im Inversionskanal gewandelt.Vertical field-effect transistors with a gate structure that is movable in the wafer plane moves directly towards the channel region or moves away from the channel region. As a result, the change in distance to the channel corresponds directly to the movement. This creates one optimal modulation of the channel conductivity and a high spatial resolution of the gate position. In the case of an embodiment of the invention with a gate structure movable perpendicularly to the wafer plane, for example in the form of a tongue positioned in front of the residual transistor, this advantage does not emerge. The change in distance of the gate structure from the bulk region then corresponds to the sine of the deflection angle of the tongue from the wafer plane times the tongue length. However, this embodiment also has significant advantages over the prior art, since the configuration of such a movable gate with a vertical transistor avoids the production-technical difficulties of the prior art arrangements. The inversion channel of the transistor forms between the drain and source connection regions. The drain and source connection region with an intermediate channel region is produced by different doping. In contrast to a conventional field effect transistor in the vertical field effect transistor with a movable gate electrode, the inversion channel is not controlled with a voltage at the gate connection, but with the distance between the gate structure and thus the gate electrode from the channel region. The movement of the micromechanical sensor structure is ultimately converted into an equivalent current flow in the inversion channel.
Dieses Verfahren ermöglicht die Auswertung von mechanischen Bewegungen innerhalb der Waferebene und vor allem auch die direkte Umsetzung einer mechanischen Bewegung auf Transistorparameter.This method enables the evaluation of mechanical movements within the wafer level and, above all, the direct conversion of a mechanical movement to transistor parameters.
Um die Messung von Bewegungen bzw. Beschleunigungen in allen drei Raumrichtungen zu ermöglichen können mehrere erfindungsgemäße Feldeffekttransistoren, z.B. auf einem Halbleiterwafer angeordnet werden. Die durch die Art der Aufhängung festgelegte bevorzugten Bewegungsrichtungen der einzelnen Gatestrukturen haben dabei aufeinander senkrecht stehende Komponenten. Es müssen also mindestens zwei derart angeordnete erfindungsgemäße Transistoren vorhanden sein um alle Bewegungen in der Waferebene zu registrieren. Mindestens ein weiteres Element ist zur Messung von zur Waferebene senkrechten Bewegungen notwendig. Die unterschiedlichen Dotierungszonen des Vertikaltransistors werden bevorzugt bereits vor der Strukturierung der Oberfläche hergestellt. Die Strukturierung der Oberfläche umfasst dabei die Definition der beweglichen Gatestruktur und deren Aufhängung. CMOS kompatible Dotierungs-, Beschichtungs- und Ätztechnologien ermöglichen die ' Herstellung der gewünschten Dotierungsprofile sowie die nachfolgende galvanische Trennung der unterschiedlichen Funktionselemente. Die Potentialtrennung kann in diesen Fällen mittels gesperrter pn- Übergänge erfolgen, wie z.B. in der US 4772928 offenbart, oder durch den Einsatz von beispielsweise in der US 5930595 beschriebener anderer Isolationstechniken. Als weiteres Beispiel kann die Trennung auf Basis von SOI (Silicon on Insulator) -Wafern vorgenommen werden. Hierzu werden die galvanisch zu trennenden Funktionselemente mittels Trenchgräben die bis auf die Isolatorschicht des SOI-Wafers herunter reichen voneinander isoliert. Die Trenchgräben können auch wieder, evtl. teilweise mit isolierenden Materialien aufgefüllt werden. Aber auch in einem konventionellen Silizium-Wafer, welcher durch Dotierungsprozesse mit den vertikalen Dotierungszonen versehen wird, können die gewünschten Funktionselemente, welche bevorzugt alle aus einkristallinem Silizium bestehen, hergestellt werden. Dazu sind Verfahren zur selbstjustierenden Freilegung (Herausätzen) der beweglichen Strukturen einsetzbar.In order to enable the measurement of movements or accelerations in all three spatial directions, several field effect transistors according to the invention can be arranged, for example on a semiconductor wafer. The preferred directions of movement of the individual gate structures, which are determined by the type of suspension, have mutually perpendicular components. There must therefore be at least two transistors according to the invention arranged in this way in order to register all movements in the wafer plane. At least one further element is necessary for measuring movements perpendicular to the wafer plane. The different doping zones of the vertical transistor are preferably produced before the surface is structured. The structuring of the surface includes the definition of the movable gate structure and its suspension. CMOS compatible doping, coating and etching technologies enable the 'production of the desired doping profiles as well as the subsequent galvanic isolation of the different functional elements. In these cases, the potential separation can take place by means of blocked pn junctions, as disclosed, for example, in US Pat. No. 4,772,928, or by using other insulation techniques described in US Pat. No. 5,930,595, for example. As a further example, the separation can be carried out on the basis of SOI (Silicon on Insulator) wafers. For this purpose, the functional elements to be galvanically separated are insulated from one another by means of trench trenches which extend down to the insulator layer of the SOI wafer. The trench trenches can also be filled, possibly partially, with insulating materials. However, the desired functional elements, which preferably all consist of single-crystal silicon, can also be produced in a conventional silicon wafer which is provided with the vertical doping zones by doping processes. Methods for self-aligning exposure (etching out) of the movable structures can be used for this.
Der „Mikromechanische Vertikal - FET" kann unter Anwendung von an sich bekannten Einzelprozessen zur Dotierung und Strukturfreilegung in Oberflächennähe eines Einkristall - Wafers oder auch eines SOI- Waferverbundes hergestellt werden. Durch die Verwendung mikrotechnik-kompatibler Verfahren ist die monolithische Integration in einen Standard- CMOS- Prozess ebenfalls prinzipiell möglich.The "micromechanical vertical - FET" can be produced using known individual processes for doping and structural exposure near the surface of a single crystal wafer or also an SOI wafer composite. The use of micro technology compatible methods enables monolithic integration into a standard CMOS - Process also possible in principle.
Die Freilegung der Mikromechanikstrukturen, also der beweglichen Komponenten des Transistors in Oberflächennähe eines Wafersubstrats, z.B. aus Silizium, erfolgt mit einem an die Offenbarung der WO 91/03074 angelehnten Prozess. Dieser erfordert im einfachsten Fall nur einen zusätzlichen Lithografieschritt. Weiterhin erlaubt er die Herstellung von Strukturen mit einem großen Aspektverhältnis. Unter Aspektverhältnis wird das Verhältnis von Höhe zur Breite einer Struktur verstanden. Durch das große Aspektverhältnis der Aufhängungen, z.B. der Federbalken wird die Beweglichkeit der Gatestruktur in der bevorzugten Richtung in der Waferebene oder senkrecht dazu festgelegt. Bei einer bevorzugten Bewegungsrichtung in der Waferebene sind die Aufhängungen, z.B. die Federbalken wesentlich höher als breit (hohes Aspektverhältnis in z-Richtung, also in Richtung senkrecht zur Waferebene). Hierdurch wird eine hohe Steifigkeit für Bewegungen senkrecht zur Waferebene erreicht.The micromechanical structures, ie the movable components of the transistor in the vicinity of the surface of a wafer substrate, for example made of silicon, are exposed using a process based on the disclosure of WO 91/03074. In the simplest case, this only requires an additional lithography step. Furthermore, it allows the production of structures with a large aspect ratio. The ratio becomes the aspect ratio understood from height to width of a structure. The large aspect ratio of the suspensions, for example the spring bars, determines the mobility of the gate structure in the preferred direction in the wafer plane or perpendicular to it. In the case of a preferred direction of movement in the wafer plane, the suspensions, for example the spring bars, are substantially higher than they are wide (high aspect ratio in the z direction, that is in the direction perpendicular to the wafer plane). As a result, high rigidity is achieved for movements perpendicular to the wafer plane.
Der erfindungsgemäße Vertikal-Feldeffekt-Transistor mit beweglichem Gate, bevorzugt bestehend aus Einkristall-Silizium erreicht folgende weitere Vorteile:The vertical field effect transistor according to the invention with a movable gate, preferably consisting of single crystal silicon, achieves the following further advantages:
• Auch die beweglichen Strukturen bestehen aus mechanisch hervorragend geeignetem einkristallinem Silizium-Material, im bevorzugten Fall vom gleichen Wafer wie der Resttransistor (Source-, Drain- und Kanalgebiet).• The movable structures also consist of mechanically excellent single-crystal silicon material, in the preferred case of the same wafer as the residual transistor (source, drain and channel region).
• Geringer Flächenbedarf gegenüber kapazitivem Auswerteprinzip • Lagefehler zwischen beweglichem Gate und der feststehenden Resttransistorstruktur existieren grundsätzlich nicht, da für die Lagedefinition nur eine Maske genutzt wird.• Small space requirement compared to the capacitive evaluation principle • There are no position errors between the movable gate and the fixed residual transistor structure, since only one mask is used to define the position.
• Die Ankopplung verschiedener Sensorstrukturen mit dem Bewegungsfreiheitsgrad innerhalb der Waferebene ist möglich. Dadurch sind zwei Raumrichtungen erfassbar.• The coupling of different sensor structures with the degree of freedom of movement within the wafer level is possible. As a result, two spatial directions can be detected.
• Durch geeignetes Layout (lateral versteifte, vertikal bewegliche Strukturen) der Strukturen mit dem beweglichen Gate ist auch die dritte Raumrichtung auf dem gleichen Silizium-• With a suitable layout (laterally stiffened, vertically movable structures) of the structures with the movable gate, the third spatial direction is also on the same silicon
Wafer auswertbar. Die Arrayfähigkeit ist generell gegeben.Wafer evaluable. The array capability is generally given.
• Es ist keine mechanische Kopplung für die Wandlung der mechanischen Größe in die elektrische Größe notwendig, wie z.B. der Torsionsbalken bei der „Direct Integration Technology". • Die Streu- und Leitungskapazitäten haben verglichen mit kapazitiven Verfahren einen geringen Einfluss auf das Wandlerverfahren.No mechanical coupling is necessary for converting the mechanical variable into the electrical variable, e.g. the torsion bar in "Direct Integration Technology". • The stray and line capacities have little influence on the converter method compared to capacitive methods.
• Die Leitfähigkeit der Gateelektrode wird durch die Dotierung des Schichtstapels erzeugt. Es wird daher kein zusätzlicher Dotierungsschritt zur Erzeugung der Gateleitfähigkeit benötigt. • Form und Masse der beweglichen Gate-Elektrode und deren Aufhängung sind in einem großen Bereich frei wählbar, damit erschließen sich die unterschiedlichsten Sensorapplikationen.• The conductivity of the gate electrode is generated by doping the layer stack. There is therefore no need for an additional doping step to generate the gate conductivity. • The shape and mass of the movable gate electrode and its suspension can be freely selected in a wide range, which opens up a wide variety of sensor applications.
Die vorliegende Erfindung wird ohne Beschränkung des allgemeinen Erfindungsgedankens im Folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen beschrieben.The present invention is described below without limitation of the general inventive concept on the basis of exemplary embodiments with reference to the drawings.
Fig. 1 zeigt den Prozessablauf des Herstellungsverfahrens des erfindungsgemäßen vertikal Feldeffekttransistors in sechs Herstellungsschritten. Fig. 1f stellt dabei einen Querschnitt durch den Erfindungsgemäßen Transistor aus Fig. 2 entlang der Schnittlinie A - B dar.1 shows the process flow of the manufacturing method of the vertical field effect transistor according to the invention in six manufacturing steps. 1f shows a cross section through the transistor according to the invention from FIG. 2 along the section line A - B.
Fig. 2 zeigt eine mögliche erfindungsgemäße Anordnung in der Draufsicht.Fig. 2 shows a possible arrangement according to the invention in plan view.
Fig. 3 zeigt eine mögliche erfindungsgemäße Anordnung in der Draufsicht bei der derFig. 3 shows a possible arrangement according to the invention in plan view of the
Abstand zwischen beweglichem Gate und Bulkbereich mit elektrostatischen Antriebskämmen einstellbar ist.The distance between the movable gate and the bulk area can be adjusted using electrostatic drive combs.
In Fig. 1 wird zur erfindungsgemäßen Herstellung des Vertikal-Transistors mit beweglichem Gate, bevorzugt bestehend aus Einkristall-Silizium, von einem unstrukturierten Wafersubstrat (1) ausgegangen. Auf dem Wafer können sich auch bereits integrierte mikroelektronische Bauelemente befinden.In FIG. 1, an unstructured wafer substrate (1) is used to manufacture the vertical transistor with a movable gate, preferably consisting of single crystal silicon. Integrated microelectronic components can also be located on the wafer.
Zunächst wird nach Figur 1a ein n-dotierter Silizium-Wafer (1) (Dotierungsdichte beispielsweise im Bereich 10 cm ) mit einem geeigneten Dotierungsstapel versehen, der später einerseits den Resttransistor und andererseits die bewegliche Gate-Elektrode bildet.First, according to FIG. 1a, an n-doped silicon wafer (1) (doping density, for example in the region of 10 cm) is provided with a suitable doping stack which later forms the residual transistor on the one hand and the movable gate electrode on the other hand.
Die Leitfähigkeit der Gateelektrode kann hierbei ebenfalls festgelegt werden. Zuerst wächst im vorliegenden Beispiel unter Verwendung eines Epitaxie-Schrittes, eine z.B. 2 μm dicke n-The conductivity of the gate electrode can also be determined here. First, in the present example, using an epitaxy step, e.g. 2 μm thick n
Schicht (5) geringer Dotierung (z.B. 10 Phosphor-Ionen/cm2) auf. Diese Schicht wird benötigt, da herstellungsbedingt auf einem n-dotierten Siliziumwafer keine p-dotierte Schicht mittels Epitaxie aufwachsen sollte. Die nachfolgenden Erzeugung einer p-Dotierten Schicht (2) in die n-Schicht (5) mittels Bor-Implantation (z.B. 1012 Bor-Ionen/cm2 mit 200 keV lonenenergie) legt unter anderem auch die Dotierung des späteren Kanalgebietes (3) im Bulk Bereich (21) fest. Die n-dotierte Schicht (5) wird also durch Ionenimplantation in eine p- dotierte Schicht (2) umgewandelt. Entsprechend Figur 1b wird mittels einer weiteren Ionenimplantation (z.B. 10 Arsen-Ionen/cm mit 150 keV Ionenenergie) die obere n- leitende Schicht (4) erzeugt, die unter anderem das spätere Source-Gebiet definiert (42). Dies geschieht in der bevorzugten Ausführung durch eine strukturierte Lackhaftmasse (41) hindurch. Die genannte Maske wird mittels Photolithographie hergestellt und nach dem Implantationsprozess durch einen Entlackungsprozess wieder entfernt. Die Aktivierung der Donanten und die Einstellung der gewünschten Dotierungsprofile erfolgt mittels verschiedener Temperschritte. In einem alternativen Herstellungsprozess werden die Dotierungs- und Epitaxieschritte innerhalb des Herstellungsprozesses mikroelektronischer Bauelemente durchgeführt. Eine Abscheidung z.B. von Aluminium und dessen Strukturierung ergibt nach Figur 1c die Bondpads (51 , 52) für den Anschluss (51 ) des späteren Source-Gebietes (42) parallel zur verbleibenden p-dotierten Epitaxieschicht (2), dem späteren Bulkbereich des Transistors (21), sowie für die Gatekontaktierung (52). Mit dem nachfolgenden Photolithographieschritt nach Figur 1d wird in die Waferoberfläche das Bild aller beweglichen und feststehenden Strukturen im Einkristall-Silizium zunächst in Photolack (6) übertragen. Danach schließen sich übliche anisotrope und isotrope Ätzverfahren in Verbindung mit der Abscheidung einer Passivierungsschicht (10) an, die an den Seitenwänden späterhin den Schutz der Kanaloberfläche gewährleistet. Alle beweglichen Strukturen können dabei in einem Prozessablauf gleichzeitig freigelegt werden. Die Abscheidung der Passivierungsschicht erfolgt bevorzugt mit einem Plasma-CVD- Prozess (Chemical Vapor Deposition CVD). Es besteht jedoch auch die Möglichkeit der Abscheidung mit einem anderen CVD-Prozess oder einem Oxidationsprozess. Ausreichend schmale Komponenten, wie z.B. Federbalken (7) bzw. Strukturen mit vorgesehener Perforation (18) nach Figur 1 e und Draufsicht Figur 2 werden, mit Ausnahme eine Befestigungspunktes (9), durch die isotrope Unterätzung letztendlich von Substrat (1) losgelöst. Die Perforationen (18) sind dabei zur besseren Unterätzung vorteilhaft. Die Befestigung der beweglichen Strukturen an den Befestigungspunkten (9) erfolgt dabei meist über mindestens einen Federbalken (7), um die gewünschte Beweglichkeit zu erreichen. Die Bewegungsrichtung (15) der Gatestruktur ist in der Figur mittels eines Bewegungspfeiles illustriert. Die Darstellung eines Federbalkens ist in der Figur gestrichelt vorgenommen. Der Federfalken ist relativ zur Schnittlinie A-B nach hinten versetzt. Er besitzt die gleiche Dotierungsschichtfolge wie die bewegliche Gatestruktur. Die Abscheidung einer Metallschicht (11) auf der Waferrückseite ermöglicht dann die Kontaktierung des Drain- Gebietes nach Figur 1f. Wie darin schematisch dargestellt, kann die so hergestellte Wandlerstruktur in der nachfolgend geschilderten Art und Weise genutzt werden. Am n- dotierten und auf der Wafer-Rückseite kontaktierbaren Drain-Gebiet (11) wird gegenüber dem Source - Anschluss (51) eine positive Spannung angelegt. Dies hat zur Folge, dass durch den sperrgepolten unteren pn-Übergang kein Strom fließen kann. Der Source-Bereich (42) mit den anderen darunter befindlichen Bereichen ist aber gegenüber dem beweglichen Gate durch einen Trenchgräben (13) von beispielsweise 5 μm Tiefe getrennt. Bei Annäherung der als Gate (8) fungierenden beweglichen Struktur die mit einer gegenüber Source positive Spannung beaufschlagt ist, könnerr in zunehmendem Maße aus dem zwischen Source- und Drain-Bereich befindlichen p-dotierten Bulk-Bereich Elektronen in die Nähe der Seitenwand gelangen. Der dabei entstehende Inversionskanal (3) ermöglicht dann einen Stromfluss zwischen Source- und Drain-Bereich, welcher durch den Abstand der beweglichen Gate-Struktur von Kanalgebiet moduliert wird.Layer (5) of low doping (for example 10 phosphorus ions / cm 2 ). This layer is required because, due to the manufacturing process, no p-doped layer should grow on an n-doped silicon wafer by means of epitaxy. The subsequent generation of a p-doped layer (2) into the n-layer (5) by means of boron implantation (for example 10 12 boron ions / cm 2 with 200 keV ion energy) also defines the doping of the later channel region (3) in the bulk region (21). The n-doped layer (5) is therefore converted into a p-doped layer (2) by ion implantation. According to FIG. 1b, the upper n-conducting layer (4) is generated by means of a further ion implantation (for example 10 arsenic ions / cm with 150 keV ion energy), which defines, among other things, the later source region (42). In the preferred embodiment, this takes place through a structured lacquer adhesive compound (41). The mask mentioned is produced by means of photolithography and removed again after the implantation process by means of a paint stripping process. The activation of the donors and the setting of the desired doping profiles takes place by means of various tempering steps. In an alternative manufacturing process, the doping and epitaxial steps are carried out within the manufacturing process of microelectronic components. A deposition of, for example, aluminum and its structuring results in the bond pads (51, 52) for the connection (51) of the later source region (42) parallel to the remaining p-doped epitaxial layer (2), the later bulk region of the transistor (FIG. 21), as well as for the gate contact (52). With the subsequent photolithography step according to FIG. 1d, the image of all movable and stationary structures in the single-crystal silicon is first transferred into photoresist (6) into the wafer surface. This is followed by the usual anisotropic and isotropic etching processes in connection with the deposition of a passivation layer (10), which later ensures the protection of the channel surface on the side walls. All moving structures can be exposed simultaneously in one process flow. The passivation layer is preferably deposited using a plasma CVD process (Chemical Vapor Deposition CVD). However, there is also the possibility of deposition using another CVD process or an oxidation process. Sufficiently narrow components, such as cantilevers (7) or structures with a perforation (18) according to FIG. 1 e and a top view of FIG. 2, with the exception of an attachment point (9), are ultimately etched from the substrate (1) by the isotropic undercut detached. The perforations (18) are advantageous for better undercutting. The movable structures are usually attached to the attachment points (9) using at least one spring bar (7) in order to achieve the desired mobility. The direction of movement (15) of the gate structure is illustrated in the figure by means of an arrow. The representation of a cantilever is shown in dashed lines in the figure. The spring falcon is offset to the rear relative to the cutting line AB. It has the same doping layer sequence as the movable gate structure. The deposition of a metal layer (11) on the back of the wafer then makes it possible to contact the drain region according to FIG. 1f. As shown schematically therein, the transducer structure produced in this way can be used in the manner described below. A positive voltage is applied to the n-doped drain region (11), which can be contacted on the back of the wafer, with respect to the source connection (51). As a result, no current can flow through the reverse-polarized lower pn junction. The source area (42) with the other areas located below it is separated from the movable gate by a trench (13), for example 5 μm deep. When the movable structure acting as gate (8) is approached and is subjected to a voltage that is positive with respect to the source, electrons can increasingly reach the vicinity of the side wall from the p-doped bulk region located between the source and drain regions. The resulting inversion channel (3) then enables a current to flow between the source and drain regions, which is modulated by the distance of the movable gate structure from the channel region.
In einer alternativen Ausführungsform des erfindungsgemäßen Transistors wird ein niedrig dotiertes p-Substrat verwendet, um eine bessere Potentialtrennung zwischen Drain- und Gateanschluss zu erreichen. In diesem Fall befindet sich der Drain-Bereich auf der Vorderseite, also auf der Seite des Wafersubstrats auf welcher die Strukturierung des beweglichen Gates und dessen Aufhängung vorgenommen wird. Außerdem erfolgt auch der Anschluss des Source-Bereiches von der Vorderseite des Transistors her. In Fig. 2 wird der erfindungsgemäße Feldeffekttransistor mit beweglichem Gate in einer Draufsicht dargestellt. Aus der Darstellung folgt auch die laterale Strukturierung der Dotierungsgebiete zur Definition des Resttransistors. Die bewegliche Gatestruktur (8) und deren Aufhängung ist durch Trenchgräben (13) von dem Resttransistor getrennt. Die Gatestruktur ist mittels Federbalken (7) an Befestigungsstrukturen (12) derart verankert, dass die Gatestruktur in der Waferebene beweglich ist und der Abstand zwischen Gatestruktur und dem sich unter dem Source Bereich (42) befindenden Kanalgebiet durch die zu messenden Beschleunigungskräfte variiert wird. Das bewegliche Gate ist über ein Bond Pad (52) auf einer der Befestigungsstrukturen kontaktierbar. Ein weiteres Bond Pad (51) ist zur Kontaktierung des Source Bereiches auf der Grenze zwischen dem in dem Dotierungsgebiet des Bulk Bereichs (2) eingebetteten Source Bereich und dem Bulk Bereich aufgebracht. Durch die Positionierung des Pads auf der Grenze können Source- und Bulk- Anschluss an einem Pad vorgenommen werden. Weiterhin sind die Perforationen (18) in der Gatestruktur zu erkennen.In an alternative embodiment of the transistor according to the invention, a low-doped p-substrate is used in order to achieve better potential separation between drain and gate connection. In this case, the drain region is located on the front side, that is to say on the side of the wafer substrate on which the structuring of the movable gate and its suspension is carried out. The source region is also connected from the front of the transistor. 2 shows the field effect transistor according to the invention with a movable gate in a plan view. The lateral structuring of the Doping areas for the definition of the residual transistor. The movable gate structure (8) and its suspension are separated from the residual transistor by trench trenches (13). The gate structure is anchored to fastening structures (12) by means of spring bars (7) in such a way that the gate structure is movable in the wafer plane and the distance between the gate structure and the channel region located under the source region (42) is varied by the acceleration forces to be measured. The movable gate can be contacted via a bond pad (52) on one of the fastening structures. A further bond pad (51) is applied to contact the source region on the boundary between the source region embedded in the doping region of the bulk region (2) and the bulk region. By positioning the pad on the border, source and bulk connections can be made on one pad. The perforations (18) can also be seen in the gate structure.
In Fig. 3 wird der erfindungsgemäße Feldeffekttransistor mit beweglichem Gate in einer Ausführungsform bei der der Abstand zwischen beweglichem Gate und Bulkbereich mit elektrostatischen Antriebskämmen (14) einstellbar ist dargestellt. Die Antriebskämme können über die dazugehörigen Kontakt-Pads (53) mit einer Spannung gegenüber der beweglichen Gatestruktur beaufschlagt werden. Dadurch kann der Grundabstand zwischen Gatestruktur und Bulkbereich verändert, z.B. verringert werden. Bei einer Verringerung wird die Empfindlichkeit eines mit dem erfindungsgemäßen Vertikal-feldeffekt-Transistors verwirklichten Beschleunigungssensors erhöht. Durch die Abstandseinstellbarkeit wird eine Anpassung auf die Anforderungen für verschiedene Anwendungen ermöglicht. Weiterhin besteht die Möglichkeit die Anordnung in einer Rückkoppelunsschleife zu betreiben (ciosed loop). Hierzu wird der Auslenkung des beweglichen Gates bei einer Beschleunigung mittels entsprechender Ansteuerung der Antriebskämme entgegengesteuert. Die Auslenkung der Gatestruktur wird also zurück gestellt.3 shows the field effect transistor according to the invention with a movable gate in an embodiment in which the distance between the movable gate and the bulk region can be set using electrostatic drive combs (14). The drive combs can be subjected to a voltage in relation to the movable gate structure via the associated contact pads (53). This can change the basic distance between the gate structure and the bulk area, e.g. be reduced. With a decrease, the sensitivity of an acceleration sensor realized with the vertical field effect transistor according to the invention is increased. The distance adjustability enables adaptation to the requirements for different applications. It is also possible to operate the arrangement in a feedback loop (ciosed loop). For this purpose, the deflection of the movable gate is counteracted when accelerating by means of appropriate control of the drive combs. The deflection of the gate structure is therefore reset.
Hierzu 3 Seiten Zeichnungen Bezugszeichenliste3 pages of drawings LIST OF REFERENCE NUMBERS
n- dotiertes Substrat (auch Drain Bereich) p-dotierte Schicht Kanalgebiet n-dotierte Schicht niedrig n-dotierte (Epitaxie-) Schicht Photolackschicht für die Oberflächenstrukturierung Federbalken Gatestruktur Befestigungspunkte Passivierungsschicht Metallschicht Befestigungsstrukturen Trenchgräben elektrische Antriebskämme Bewegungsrichtung der Gatestruktur Perforation Bulk Bereich Lackhaftmaske zur Definition der n-Schicht des Source Bereichs Source Bereich Bond Pad für Source Bereich Bond Pad für Gate Kontaktierung Bond Pad für Antriebskämme n-doped substrate (also drain area) p-doped layer channel region n-doped layer low n-doped (epitaxial) layer photoresist layer for surface structuring cantilever gate structure attachment points passivation layer metal layer attachment structures trench trenches electric drive combs direction of movement of the gate structure perforation bulk area paint mask to define the n-layer of the source area source area bond pad for source area bond pad for gate contacting bond pad for drive combs

Claims

Patentansprüche claims
1. Aus einem Halbleiterwafer gefertigter Vertikal Feldeffekttransistor, mit einem Resttransistor bestehend aus - einem Source Bereich (42),1. Vertical field effect transistor made from a semiconductor wafer, with a residual transistor consisting of - a source region (42),
- einem Kanalgebiet (3) und- A channel area (3) and
- einem Drain Bereich (1 ) sowie einer mittels mindestens einer flexiblen Aufhängung vor dem Kanalgebiet beabstandet angeordnetem beweglichen Gatestruktur (8), dadurch gekennzeichnet, dass die bewegliche Gatestruktur (8) aus dem Material des Halbleiterwafers besteht.- A drain region (1) and a movable gate structure (8) arranged at a distance from the channel region by means of at least one flexible suspension, characterized in that the movable gate structure (8) consists of the material of the semiconductor wafer.
2. Vertikal Feldeffekttransistor nach Anspruch 1 dadurch gekennzeichnet, dass es sich bei dem Wafermaterial um einkristaliines Silizium handelt.2. Vertical field effect transistor according to claim 1, characterized in that it is single crystal silicon in the wafer material.
3. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 2 dadurch gekennzeichnet, dass der Resttransistor aus vertikal geschichteten Bereichen unterschiedlicher Dotierung besteht.3. Vertical field effect transistor according to at least one of claims 1 to 2, characterized in that the residual transistor consists of vertically layered regions of different doping.
4. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, dass die Gatestruktur zumindest teilweise innerhalb des Wafers angeordnet ist und/oder vertikale Perforationen aufweist. 4. Vertical field effect transistor according to at least one of claims 1 to 3, characterized in that the gate structure is at least partially arranged within the wafer and / or has vertical perforations.
5. Vertikal Feldeffekttransistor nach Anspruch 4 dadurch gekennzeichnet, dass die Wände.' des Transistorkanals zumindest teilweise mit einer dielektrischen Schicht bedeckt sind.5. Vertical field effect transistor according to claim 4, characterized in that the walls. 'of the transistor channel are at least partially covered with a dielectric layer.
6. Anordnung nach Anspruch 5 dadurch gekennzeichnet, dass es sich bei der dielektrischen Schicht um eine Siliziumoxid Schicht handelt.6. Arrangement according to claim 5, characterized in that the dielectric layer is a silicon oxide layer.
7. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 6 dadurch gekennzeichnet, dass die Aufhängung derart beschaffen ist, dass die Gatestruktur derart in der Ebene des Wafers beweglich ist, dass eine Abstandsänderung zwischen Gatestruktur und Kanalbereich ermöglicht wird. 7. Vertical field effect transistor according to at least one of claims 1 to 6, characterized in that the suspension is such that the gate structure is movable in the plane of the wafer such that a change in distance between the gate structure and the channel region is made possible.
8. Vertikal Feldeffekttransistor nach Anspruch 7 dadurch gekennzeichnet, dass die Aufhängung ein hohes Aspektverhältnis in z-Richtung aufweist.8. Vertical field effect transistor according to claim 7, characterized in that the suspension has a high aspect ratio in the z direction.
9. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 8 dadurch gekennzeichnet, dass es sich bei den Aufhängungen um Federbalken und/oder Torsionsbalken handelt.9. Vertical field effect transistor according to at least one of claims 1 to 8, characterized in that the suspensions are spring bars and / or torsion bars.
10. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 9 dadurch gekennzeichnet, dass die Federbalken aus dem Wafermaterial bestehen.10. Vertical field effect transistor according to at least one of claims 1 to 9, characterized in that the cantilevers consist of the wafer material.
11. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 10 dadurch gekennzeichnet, dass eine Vorrichtung zur Voreinstellung des Abstandes zwischen Gatestruktur und Kanalbereich vorhanden ist.11. Vertical field effect transistor according to at least one of claims 1 to 10, characterized in that a device for presetting the distance between the gate structure and the channel region is present.
12. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 11 dadurch gekennzeichnet, dass der Halbleiterwafer ein n-dotierter Wafer ist und eine Metallschicht auf der Waferrückseite vorhanden ist und das Drain Gebiet über die Metallschicht kontaktierbar ist. 12. Vertical field effect transistor according to at least one of claims 1 to 11, characterized in that the semiconductor wafer is an n-doped wafer and a metal layer is present on the back of the wafer and the drain region can be contacted via the metal layer.
13. Anordnung von wenigstens zwei vertikal Feldeffekttransistoren nach mindestens einem der Ansprüche 1 bis 12 dadurch gekennzeichnet, dass die13. Arrangement of at least two vertical field effect transistors according to at least one of claims 1 to 12, characterized in that the
Vorzugsbewegungsrichtungen der beweglichen Gatestrukturen aufeinander senkrecht stehende Komponenten aufweisen.Preferred directions of movement of the movable gate structures have mutually perpendicular components.
14. Anordnung von vertikal Feldeffekttransistoren nach mindestens einem der Ansprüche 1 bis 12 dadurch gekennzeichnet, dass mindestens ein Element zur Messung von14. Arrangement of vertical field effect transistors according to at least one of claims 1 to 12, characterized in that at least one element for measuring
Beschleunigungen senkrecht zur Waferebene vorhanden ist.Accelerations perpendicular to the wafer plane are present.
15. Verfahren zur sensorischen Bewegungsmessung mit der Anordnung nach mindestens einem der Ansprüche 1 bis 14 dadurch gekennzeichnet, dass die Modulation des Widerstandes des Kanalbereichs durch eine durch eine Bewegung bedingte Abstands- und/oder Lageänderung der Gatestruktur zum Kanalbereich hervorgerufen wird15. A method for sensory movement measurement with the arrangement according to at least one of claims 1 to 14, characterized in that the modulation of the resistance of the channel region is caused by a change in the distance and / or position of the gate structure to the channel region caused by a movement
16. Verfahren zur Herstellung eines Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 14 gekennzeichnet durch die Verfahrensschritte,16. A method for producing a field effect transistor according to at least one of claims 1 to 14, characterized by the method steps,
- Definition des Source- Drain- und Kanalbereichs des Resttransistors mittels Erzeugung übereinander liegender Dotierungsschichten im oder auf dem Halbleiterwafer, - Definition der beweglichen Gatestruktur und deren Aufhängung mittels isotroper und/oder anisotroper Ätzprozesse.Definition of the source-drain and channel region of the residual transistor by means of doping layers lying one above the other in or on the semiconductor wafer, - Definition of the movable gate structure and its suspension by means of isotropic and / or anisotropic etching processes.
17. Verfahren nach Anspruch 16 dadurch gekennzeichnet, dass zur Definition des Source- Drain- und Kanalbereichs zuerst ganzflächig mindestens eine Dotierungsschicht in oder auf dem Halbleiterwafer erzeugt wird.17. The method according to claim 16, characterized in that to define the source-drain and channel region, at least one doping layer is first generated over the entire surface in or on the semiconductor wafer.
18. Verfahren nach mindestens einem der Ansprüche 16 bis 17 dadurch gekennzeichnet, dass die Leitfähigkeit der Gate-Elektrode gleichzeitig mit der Definition des Source- Drain- und Kanalbereichs des Resttransistors mittels Erzeugung übereinander liegender Dotierungsschichten im oder auf dem Halbleiterwafer festgelegt wird. 18. The method according to at least one of claims 16 to 17, characterized in that the conductivity of the gate electrode is defined simultaneously with the definition of the source-drain and channel region of the residual transistor by means of doping layers lying one above the other in or on the semiconductor wafer.
19. Verfahren nach mindestens einem der Ansprüche .16 bis 18 dadurch gekennzeichnet, dass mindestens eine Dotierungsschicht mit Epitaxieverfahren erzeugt wird und/oder dass die laterale Struktur des Feldeffekttransistors mittels Photolithographie erzeugt wird.19. The method according to at least one of claims 16 to 18, characterized in that at least one doping layer is produced using epitaxial processes and / or that the lateral structure of the field effect transistor is produced by means of photolithography.
20. Verfahren nach mindestens einem der Ansprüche 16 bis 19 dadurch gekennzeichnet, dass zur Definition der beweglichen Gatestruktur in der Gatestruktur vertikale Perforationen erzeugt werden.20. The method according to at least one of claims 16 to 19, characterized in that vertical perforations are generated in the gate structure to define the movable gate structure.
21. Verfahren nach mindestens einem der Ansprüche 16 bis 20 dadurch gekennzeichnet, dass eine Passivierungsschicht mittels eines Plasma-CVD-Prozesses über dem Kanalbereich abgeschieden wird.21. The method according to at least one of claims 16 to 20, characterized in that a passivation layer is deposited over the channel region by means of a plasma CVD process.
22. Verfahren nach mindestens einem der Ansprüche 16 bis 21 dadurch gekennzeichnet, dass die galvanische Trennung der Transistorstrukturen mittels Trenchgräben in einem22. The method according to at least one of claims 16 to 21, characterized in that the galvanic isolation of the transistor structures by means of trench trenches in one
SOI-Wafer vorgenommen wird. SOI wafer is made.
EP01936280A 2000-06-21 2001-04-26 Vertical transistor comprising a mobile gate and a method for the production thereof Withdrawn EP1292529A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10029501A DE10029501C1 (en) 2000-06-21 2000-06-21 Vertical field effect transistor made from a semiconductor wafer comprises a residual transistor consisting of a source region, a channel region, a drain region, and a moving gate structure made from the semiconductor material
DE10029501 2000-06-21
PCT/EP2001/004702 WO2001098200A1 (en) 2000-06-21 2001-04-26 Vertical transistor comprising a mobile gate and a method for the production thereof

Publications (1)

Publication Number Publication Date
EP1292529A1 true EP1292529A1 (en) 2003-03-19

Family

ID=7645829

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01936280A Withdrawn EP1292529A1 (en) 2000-06-21 2001-04-26 Vertical transistor comprising a mobile gate and a method for the production thereof

Country Status (5)

Country Link
US (1) US6849912B2 (en)
EP (1) EP1292529A1 (en)
JP (1) JP2004513506A (en)
DE (1) DE10029501C1 (en)
WO (1) WO2001098200A1 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10243511A1 (en) * 2002-09-19 2004-04-01 Robert Bosch Gmbh Method and micromechanical device
KR100574465B1 (en) * 2004-05-21 2006-04-27 삼성전자주식회사 Method for fabrication of vertical offset structure
JP4386002B2 (en) * 2004-07-06 2009-12-16 株式会社デンソー Manufacturing method of semiconductor dynamic quantity sensor
FR2881416B1 (en) * 2005-01-31 2007-06-01 St Microelectronics Crolles 2 microresonator
FR2894386B1 (en) * 2005-12-06 2008-02-29 Commissariat Energie Atomique I-MOS TYPE TRANSISTOR HAVING TWO INDEPENDENT GRIDS, AND METHOD OF USING SUCH A TRANSISTOR
FR2901263B1 (en) * 2006-05-18 2008-10-03 Commissariat Energie Atomique MOTION-SENSITIVE DEVICE COMPRISING AT LEAST ONE TRANSISTOR
US8076738B2 (en) * 2007-09-28 2011-12-13 Infineon Technologies Ag Integrally fabricated micromachine and logic elements
US8704314B2 (en) * 2007-12-06 2014-04-22 Massachusetts Institute Of Technology Mechanical memory transistor
WO2010058351A1 (en) * 2008-11-18 2010-05-27 Ecole Polytechnique Federale De Lausanne (Epfl) Active multi gate micro-electro-mechanical device with built-in transistor
DE102009001856A1 (en) 2009-03-25 2010-09-30 Robert Bosch Gmbh Apparatus for resonantly driving a micromechanical system
US8466535B2 (en) * 2011-08-12 2013-06-18 National Semiconductor Corporation Galvanic isolation fuse and method of forming the fuse
US8947110B2 (en) * 2011-09-22 2015-02-03 Nissan North America, Inc. Suspension device for a membrane test system
DE102011089261B4 (en) * 2011-12-20 2014-11-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Transistor structure, method for producing a transistor structure, force measuring system
US9450066B2 (en) * 2012-10-12 2016-09-20 Texas State University Vertically movable gate field effect transistor (VMGFET) on a silicon-on-insulator (SOI) wafer and method of forming a VMGFET
KR20160004069A (en) * 2014-07-02 2016-01-12 에스케이하이닉스 주식회사 Semiconductor device and manufacturing method thereof
CN111063727B (en) * 2019-12-23 2022-10-25 武汉新芯集成电路制造有限公司 Semiconductor device and method of forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3413573A (en) * 1965-06-18 1968-11-26 Westinghouse Electric Corp Microelectronic frequency selective apparatus with vibratory member and means responsive thereto
DE3515349A1 (en) * 1985-04-27 1986-10-30 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn ELECTRICAL TRANSMITTER FOR MEASURING MECHANICAL SIZES
US4767973A (en) * 1987-07-06 1988-08-30 Sarcos Incorporated Systems and methods for sensing position and movement
DE4000496A1 (en) * 1989-08-17 1991-02-21 Bosch Gmbh Robert METHOD FOR STRUCTURING A SEMICONDUCTOR BODY
WO1994018697A1 (en) * 1993-02-04 1994-08-18 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof
JP3303430B2 (en) * 1993-05-21 2002-07-22 株式会社デンソー FET type acceleration sensor
JP3269274B2 (en) * 1994-03-15 2002-03-25 株式会社デンソー Acceleration sensor
SG68630A1 (en) * 1996-10-18 1999-11-16 Eg & G Int Isolation process for surface micromachined sensors and actuators
US6043524A (en) * 1997-02-03 2000-03-28 Motorola, Inc. Transducer and interface circuit
US5903038A (en) * 1997-06-30 1999-05-11 Motorola, Inc. Semiconductor sensing device and method for fabricating the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0198200A1 *

Also Published As

Publication number Publication date
US20030173611A1 (en) 2003-09-18
US6849912B2 (en) 2005-02-01
JP2004513506A (en) 2004-04-30
DE10029501C1 (en) 2001-10-04
WO2001098200A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
DE10029501C1 (en) Vertical field effect transistor made from a semiconductor wafer comprises a residual transistor consisting of a source region, a channel region, a drain region, and a moving gate structure made from the semiconductor material
DE69429381T2 (en) Method for micromachining a sensor integrated in the surface of a silicon body
DE69306687T2 (en) Accelerometer sensitive to the side and method for its manufacture
EP0679878B1 (en) Microsystem with integrated circuit and micromechanical component and fabrication procedure
DE69318956T2 (en) Process for manufacturing accelerometers using "silicon on insulator" technology
DE69305955T2 (en) ACCELERATION SENSOR AND ITS PRODUCTION
DE19537285B4 (en) A method of manufacturing a semiconductor device having a flexible device, a semiconductor element, a movable gate field effect sensor, a method of using a movable gate transistor as a sensor, and a capacitive sensor
EP0732594B1 (en) Fabrication method for micromechanical semiconductor devices
DE69432074T2 (en) MICROMECHANICAL CROSS ACCELERATOR
DE69315544T2 (en) Integrated accelerometer with measuring axis parallel to the substrate
DE60319528T2 (en) MONOLITHIC SILICON ACCELERATOR
DE69228681T2 (en) Submicron tip arrangement with opposite tips
DE102011112879B4 (en) Semiconductor manufacturing
DE19719601A1 (en) Acceleration sensor with spring-mounted seismic mass
DE4309206C1 (en) Semiconductor device having a force and/or acceleration sensor
DE102004061796A1 (en) Micromechanical capacitive sensor element
DE19906067A1 (en) Semiconductor sensor detecting and measuring e.g. acceleration, yaw rate or vibration
DE4445553A1 (en) Semiconductor accelerometer for motor vehicle engine or safety control
DE102013100673A1 (en) Sensor component and method
EP0494143B1 (en) Device for measuring mechanical forces and dynamic effects
DE102014223886A1 (en) MEMS device
DE4318466A1 (en) Micromechanical sensor and method for its production
DE102008062499B4 (en) MEMS devices and methods of making same
DE4414969C1 (en) Micromechanical component for acceleration or inclination sensor
DE102011089261B4 (en) Transistor structure, method for producing a transistor structure, force measuring system

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20021219

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO SI

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DERANGEWAND

RBV Designated contracting states (corrected)

Designated state(s): AT BE CH CY DE DK FI FR GB LI NL

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

REG Reference to a national code

Ref country code: DE

Ref legal event code: 8566

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWAN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20061101