[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

EP1051740A1 - Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepasstem substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement - Google Patents

Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepasstem substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement

Info

Publication number
EP1051740A1
EP1051740A1 EP99907288A EP99907288A EP1051740A1 EP 1051740 A1 EP1051740 A1 EP 1051740A1 EP 99907288 A EP99907288 A EP 99907288A EP 99907288 A EP99907288 A EP 99907288A EP 1051740 A1 EP1051740 A1 EP 1051740A1
Authority
EP
European Patent Office
Prior art keywords
substrate
layer
implantation
defect
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP99907288A
Other languages
English (en)
French (fr)
Inventor
Siegfried Mantl
Bernhard HOLLÄNDER
Ralf Liedtke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of EP1051740A1 publication Critical patent/EP1051740A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds

Definitions

  • the invention relates to a method for producing a single-crystalline layer on a non-lattice-matched substrate. Furthermore, the invention relates to a component containing one or more such layers according to the preamble of claim 10.
  • dislocations are built in at the interface between the layer formed and the substrate, as a result of this relaxation, - 2 - but also with a disadvantageous number of dislocations, from the interface to the layer surface (so-called threading dislocations). Since most of these dislocations continue through newly grown layers, they significantly degrade the electrical and optical properties of the layer material.
  • the object of the invention is to provide a method of the type described at the outset and a component in which the disadvantages specified above are avoided, in particular the formation of thread mg dislocations is avoided.
  • the object is achieved by a method according to the entirety of the features according to claim 1.
  • the task is further solved by a component according to the entirety of the features according to claim 10. Further expedient or advantageous embodiments or variants can be found on each of these Claims jerk-related subclaims.
  • the object is achieved according to claim 1 in that a buried, defect-rich layer is formed in the single-crystal substrate. It was recognized that the layer formed on the substrate surface is then relaxed and the formation of thread mg dislocations is prevented. It was also recognized that in this way the lattice parameter of the layer thus formed comes closer to the own lattice structure than the originally strained layer, in such a way that the quality of the deposited film does not deteriorate according to the invention through the incorporation of crystal defects. In the method according to the invention, it is also advantageously achieved that the surface roughness of the layer formed is significantly lower compared to conventionally produced layers. Finally, the degree of stress relaxation in the layer according to the invention is significantly increased in an advantageous manner. It can be advantageous to form the buried layer as close as possible to this surface without disturbing the surface structure of the substrate.
  • defect-rich layer buried beneath the substrate surface can be - 4 - implantation.
  • hydrogen can be used as the type of ion.
  • the method claimed in claim 4 provides for an advantageous, dislocation-free formation of the layer formed on the substrate surface at an implantation dose in the range from 1 * 10 14 cm “" 2 to 1 * 10 17 cm “2.
  • the ion implantation can either be before the deposition of the crystalline film or else after the deposition of the crystalline film to form the layer.
  • an ion type for implantation that is matched to the choice of substrate and film material.
  • Light ions or noble gas ions can be particularly suitable for this.
  • the method according to the invention is designed very advantageously in that the defect structure, for example in depth, can be optimized by further implantations.
  • a second implantation by means of a second type of ion favors the increase in the defect density or the increase in the gas bubble density.
  • the method according to the invention is very advantageously supplemented by an annealing treatment for the purpose of thermally induced relaxation and defect reduction.
  • the method according to the invention is not limited to the use of silicon substrates to form a buried, defect-rich layer. Rather, it may be advantageous to use one of the substrate materials listed in claim 9.
  • the component according to the invention as claimed in claim 10, 11 or 12 has the advantage that the microelectronic or optoelectronic properties required by a component can be optimally formed in the layers formed without being adversely affected or disturbed by threading dislocations.
  • the layer produced according to the invention can already be the desired end product.
  • this layer formed according to the invention forms a suitable base, for example as a buffer layer for the growth of a further layer. In this way, it forms a seed layer for the further growth of a single-crystalline film.
  • the method according to the invention for producing a relaxed, single-crystalline layer with a low dislocation density also advantageously includes the production of a buried, defect-rich layer in the substrate by means of hydrogen implantation. This light type of ion allows a precise, defined defect formation within the substrate at the desired depth.
  • Fig. 1 Schematic representation of a according to the previous Ver ⁇ drive by heteroepitaxy on non gittertationange- p motherboardtem substrate layer formed with a plurality of through the surface layer extending threading dislocations; - 6 -
  • Fig. 2 manufactured by the inventive method
  • FIG. 1 shows a layer which was produced by the previous method using heteroepitaxy on a substrate which was not matched to the lattice, with many threading dislocations running through the surface layer.
  • FIG. 2 shows a side view of the layer produced by the method according to the invention.
  • the threading dislocations shown here, which run into the substrate, do not necessarily have to arise.
  • the single-crystalline substrate which has a buried defect-rich layer, is such that the threading dislocations run into the defect-rich layer of the substrate and do not pass through the single-crystalline surface layer (the film).
  • An Si wafer was used as the substrate. Hydrogen with a dose of 1 * 10 16 cm “2 and the energy of approx. 1 keV is implanted into this substrate using a commercially available implantation system, so that a buried defect layer is formed close to the surface without defects in the uppermost atomic layers of the Si substrate.
  • the defect layer thus produced is stable up to approximately 700 ° C., ie the defects are scarcely healed up to this temperature, which enables the subsequent deposition of silicon (Si) and germanium (Ge) in a ratio of 80:20 by means of molecular steel epitaxy (MBE ) at approximately 500 ° C.
  • MBE molecular steel epitaxy
  • Si wafer was used as the substrate.
  • This commercially available substrate was cleaned - as is usual in Si epitaxy - in order to obtain a perfect and clean surface.
  • Si and Ge were then deposited at 500 ° C. in a ratio of 80:20 by means of molecular steel epitaxy (MBE).
  • MBE molecular steel epitaxy
  • the single-crystalline, only 200 nm thick surface layer thus obtained is under mechanical tension.
  • hydrogen is implanted with an implantation device with a dose of 1 • 10 16 cm ⁇ 2 .
  • the implantation energy of the H + ions is selected, for example 20 keV H + , so that the buried, defect-rich layer is formed just below the interface between the surface layer and the Si substrate.
  • Si-Ge layers thus produced can be either directly ver ⁇ turns or serve as an intermediate layer for further epitaxial growth of heterostructures and superlattices.
  • FIG. 3 shows the course of a conventionally produced layer which has surface levels in the range from 1 to 5 nm (nanometer).
  • the course of a layer produced according to the invention shown in FIG. 4 shows a significantly smoother surface without significant surface steps.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einkristalliner Schichten auf nicht gitterangepassten Substraten. Dabei findet ein einkristallines Substrat mit vergrabener, defektreicher Schicht und darauf hergestellter einkristalliner Schicht Einsatz. Die vergrabene, defektreiche Schicht kann durch Wasserstoff-Implantation erzeugt werden.

Description

B e s c h r e i b u n g
Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
Die Erfindung betrifft ein Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat gemäß dem Oberbegriff des Anspruchs 1. Desweiteren betrifft die Erfindung ein eine oder mehrere solcher Schichten enthaltendes Bauelement gemäß dem Oberbegriff des Anspruchs 10.
Häufig wird die Herstellung einkristalliner Filme durch das zur Verfügung stehende Substratmaterial stark begrenzt, bzw. die Qualität der Filme vermindert. Unterschiedliche Kristallstruktu- ren, sowie unterschiedliche Gitterparameter zwischen Substrat und Schichtmaterial (Gitterfehlanpassung) verhindern in der Regel ein einkristallines Wachstum von Schichten hoher Qualität. Ein für mikroelektronische Anwendungen besonders wichtiges Beispiel sind Silizium-Germanium- (SiGe) -Legierungen auf Silizium (Si) . Werden bei nicht angepaßten Gitterparametern einkristalline Schichten abgeschieden, so hat dies zur Folge, daß diese anfangs mechanisch verspannt aufgewachsen werden, d.h. deren Gitterstruktur unterscheidet sich in diesem Zustand von der eigenen. Überschreitet die abgeschiedene Schicht einen bestimmten Verspannungsgrad, so wird die mechanische Spannung durch Versetzungsbildung abgebaut und die Gitterstruktur kommt der eigenen näher. Diesen Prozeß nennt man Spannungsrelaxation, im folgenden „Relaxation" genannt .
Bei Schichtdicken, die für Bauelemente häufig erforderlich sind, werden durch diese Relaxation Versetzungen an der Grenzfläche zwischen der gebildeten Schicht und dem Substrat eingebaut, wo- - 2 - bei aber auch nachteilig viele Versetzungen, von der Grenzfläche bis zur Schichtoberfläche verlaufen (sog. Threading- Versetzungen) . Da sich die meisten dieser Versetzungen weiter durch neu aufgewachsene Schichten hindurch fortsetzen, ver- schlechtem sie die elektrischen und optischen Eigenschaften des Schichtmaterials erheblich.
Für die moderne Telekommunikation werden schnelle, kostengünstige Transistoren benötigt. Bisherige Transistoren, basierend auf Silizium, zeigen nicht die gewünschten Geschwindigkeiten, wobei solche, die aus Verbindungshalbleitern (GaAs) aufgebaut sind, diese erreichen. Jedoch ist der Einsatz von Verbindungshalbleitern nicht mit der bestehenden, weitverbreiteten Si-Technologie kompatibel. Durch die Verwendung von hochwertigen, relaxierten SiGe-Schichten können, wie bekannt, schnelle Transistoren entwickelt werden, die sich durch die weitgehende Kompatibilität mit der Si-Technologie auszeichnen.
Stand der Technik zur Herstellung von beispielsweise verspan- nungsfreien, qualitativ hochwertigen SiGe-Legierungs-Schichten auf Si-Substrat ist der Einsatz sog. „graded layer". Hierbei handelt es sich um SiGe-Schichten, deren Ge-Konzentration zur Oberfläche hin bis zur Erreichung des gewünschten Ge-Gehalts kontinuierlich oder stufenweise zunimmt. Da zur Einhaltung der Schichtqualität nur ein Anstieg des Ge-Gehalts von ca. 10 Atomprozent pro μm eingesetzt werden kann, sind solche Schichten, je nach erreichter Ge-Konzentration zwei bis drei Mikrometer dick. Für das Schichtwachstum ist dies aus wirtschaftlicher und technologischer Sicht nicht befriedigend. Das Schichtwachstum dieser „graded layer" wird in E.A. Fitzgerald et al . , Thin Solid Films, 294 (1997) 3, beschrieben. Zudem führt dieses Verfahren häufig zu hohen Schichtrauhigkeiten und unvollständiger Relaxation. - 3 -
Aufgabe der Erfindung ist es, ein Verfahren der eingangs bezeichneten Art sowie ein Bauelement zu schaffen, bei dem die oben angegebenen Nachteile vermieden werden, insbesondere die Bildung von Threadmg-Versetzungen vermieden wird.
Die Aufgabe wird gelost durch ein Verfahren gemäß der Gesamtheit der Merkmale nach Anspruch 1. Die Aufgabe wird ferner gelost durch ein Bauelement gemäß der Gesamtheit der Merkmale nach Anspruch 10. Weitere zweckmäßige oder vorteilhafte Ausfuhrungsfor- men oder Varianten finden sich m den auf jeweils einen dieser Ansprüche ruckbezogenen Unteranspruchen.
Die Aufgabe wird gemäß Patentanpruch 1 dadurch gelost, daß im einkristallmen Substrat eine vergrabene, defektreiche Schicht gebildet wird. Es wurde erkannt, daß die auf der Substratoberflache gebildete Schicht sodann relaxiert und dabei die Bildung von Threadmg-Versetzungen verhindert wird. Es wurde zudem erkannt, daß auf diese Weise der Gitterparameter der so gebildeten Schicht der eigenen Gitterstruktur naher kommt als die ursprung- liehe verspannte Schicht, derart, daß die Qualltat des abgeschiedenen Films sich erfmdungsgemaß nicht durch den Einbau von Kristalldefekten verschlechtert. In vorteilhafter Weise wird beim erfindungsgemaßen Verfahren zudem erreicht, daß die Ober- flachenrauhigkeit der gebildeten Schicht im Vergleich zu konven- tionell hergestellten Schichten deutlich geringer ist. Schlie߬ lich ist in vorteilhafter Weise der Spannungsrelaxationsgrad in der erfindungsgemaßen Schicht deutlich erhöht. Es kann vorteilhaft sein, gemäß Patentanspruch 2 die vergrabene Schicht ohne Störung der Oberflachenstruktur des Substrats möglichst nahe an dieser Oberflache zu bilden.
Die Bildung der unterhalb der Substratoberflache vergrabenen, defektreichen Schicht kann gemäß Patentanspruch 3 mittels Io- - 4 - nenimplantation erfolgen. Gemäß Patentanspruch 4 kann Wasserstoff als Ionensorte zum Einsatz kommen.
Das gemäß Patentanspruch 4 beanspruchte Verfahren sieht eine vorteilhafte, versetzungsfreie Bildung der auf der Substratoberfläche gebildeten Schicht vor bei einer Implantationsdosis im Bereich von 1*1014 cm""2 bis 1*1017 cm"2. Die Ionenimplantation kann gemäß Patentanspruch 5 wahlweise entweder vor der Abscheidung des kristallinen Films oder aber auch nach der Abscheidung des kristallinen Films zur Bildung der Schicht erfolgen.
Bei einer vorteilhaften Variante des erfindungsgemäßen Verfahrens ist vorgesehen, ein auf die Wahl des Substrat- und Filmmaterials abgestimmte Ionensorte zur Implantation zu wählen. Be- sonders geeignet können dazu gemäß Patentanspruch 6 leichte Ionen oder Edelgasionen sein.
Gemäß Patentanspruch 7 wird das erfindungsgemäße Verfahren sehr vorteilhaft ausgebildet, indem durch weitere Implantationen die Defektstruktur, beispielsweise in der Tiefe, optimiert werden kann. Zudem begünstigt eine solche zweite Implantation mittels einer zweiten Ionensorte die Erhöhung der Defektdichte oder die Erhöhung der Gasbläschendichte.
Gemäß Patentanspruch 8 wird sehr vorteilhaft das erfindungsgemäße Verfahren zwecks thermisch induzierter Relaxation und Defektreduzierung durch eine Glühbehandlung ergänzt.
Das erfindungsgemäße Verfahren ist nicht beschränkt auf den Ein- satz von Silizium-Substraten zur Bildung einer vergrabenen, defektreichen Schicht. Vielmehr kann es vorteilhaft sein, eines der gemäß Patentanspruch 9 aufgeführten Substratmaterialien einzusetzen. - 5 - Das erfindungsgemäße Bauelement gemäß Patentanspruch 10, 11 oder 12 weist den Vorteil auf, daß die von einem Bauelement geforderten, mikroelektronischen oder optoelektronischen Eigenschaften in den gebildeten Schichten ohne von Threading-Versetzungen nachteilig beeinträchtigt oder gestört zu werden, optimal ausbildbar sind.
Einerseits kann es sich bei der erfindungsgemäß hergestellten Schicht bereits um das gewünschte Endprodukt handeln. Jedoch ist es auch vorstellbar, daß diese erfindungsgemäß gebildete Schicht eine geeignete Basis, zum Beispiel als Pufferschicht für das Aufwachsen einer weiteren Schicht bildet. Auf diese Weise bildet sie eine Keimschicht für das weitere Wachstum eines einkristallinen Films.
Das erfindungsgemäße Verfahren zur Herstellung einer relaxierten, einkristallinen Schicht mit geringer Versetzungsdichte beinhaltet zudem in vorteilhafter Weise die Herstellung einer vergrabenen, defektreichen Schicht im Substrat durch Wasserstoff- Implantation. Diese leichte Ionensorte läßt eine präzische, definierte Defektbildung innerhalb des Substrats in erwünschter Tiefe zu.
Die Erfindung ist im weiteren an Hand von Figuren und Ausfüh- rungsbeispielen näher erläutert. Es zeigt:
Fig. 1: Schematische Darstellung einer nach dem bisherigen Ver¬ fahren mittels Heteroepitaxie auf nicht gitterfehlange- paßtem Substrat hergestellten Schicht mit einer Vielzahl durch die Oberflächenschicht verlaufenden Threading- Versetzungen; - 6 -
Fig. 2: nach dem erfindungsgemaßen Verfahren hergestellte
Schicht mit einer nahezu versetzungsfreien Oberflache;
Fig. 3: Oberflächenstruktur einer konventionell relaxierten Si- Ge-Schicht;
Fig. 4: Oberflachenstruktur einer erfindungsgemaß hergestellten SiGe-Schicht.
Ausfuhrungsbeispiele
In der Zeichnung wird zur Verdeutlichung der erfindungsgemaßen Verfahrensweise in schematischen Darstellungen eine nach bisheriger Verfahrensweise mit einer nach dem erfindungsgemaßen Verfahren hergestellten Schicht verglichen.
In der Figur 1 ist eine Schicht, die nach dem bisherigen Verfahren mit Heteroepitaxie auf nicht gittertehlangepaßtem Substrat hergestellt wurde, wobei viele Threading-Versetzungen durch die Oberflachenschicht verlaufen, gezeigt.
In der Figur 2 ist die nach dem erfindungsgemaßen Verfahren hergestellte Schicht in Seitenansicht gezeigt. Die hier eingezeichneten, in das Substrat hineinlaufenden Threading-Versetzungen, müssen nicht notwendigerweise entstehen.
Wie aus Fig. 1 zu ersehen ist, gelingt es nach dem als Stand der Technik bekannten Verfahren nicht, auf dem Substrat eine einkristalline, spannungsfreie Oberflächenschicht ohne Threading- Versetzungen abzuscheiden. Bei dem in Fig. 2 dargestellten Bauteil ist das einkristalline Substrat, das eine vergrabene defektreiche Schicht besitzt, derart beschaffen, daß die Threading-Versetzungen in die defektreiche Schicht des Substrates verlaufen und nicht durch die einkristalline Oberflächenschicht (den Film) verlaufen.
Ausführungsbeispiel 1
Einkristalliner Si-Ge Mischkristall auf wasserstoff-implantier- tem Si-Substrat
Als Substrat wurde ein Si-Wafer verwendet. In dieses Substrat wird mit einer handesüblichen Implantationsanlage Wassertoff mit einer Dosis von 1*1016 cm"2 und der Energie von ca. 1 keV implantiert, so daß eine oberflächennahe, vergrabene Defektschicht entstand, ohne in den obersten Atomlagen des Si-Substrats Defekte zu erzeugen. Die so hergestellte Defektschicht ist bis ca. 700°C stabil, d.h. die Defekte werden bis zu dieser Temperatur kaum ausgeheilt. Dies ermöglicht die nachfolgende Abscheidung von Silizium (Si) und Germanium (Ge) im Verhältnis 80 : 20 mittels Molekularstahlepitaxie (MBE) bei ca. 500°C. Die so erhaltene Oberflächenschicht steht teilweise noch unter mechanischer Spannung.
Durch nachfolgendes Tempern (1100°C, 30s) wurde die mechanische Spannung der Oberflächenschicht abgebaut, wobei die Versetzungen zur vergrabenen, defektreichen Schicht im Si-Substrat verlaufen (Fig.2). Die so hergestellten Si-Ge-Schichten können entweder direkt verwendet werden, oder als Zwischenschicht für weiteres epitaktisches Wachstum von HeteroStrukturen und Übergittern dienen. Ausführungsbeispiel 2
Einkristalliner Si-Ge Mischkristall auf Si und nachgeschalteter Wasserstoffimplantation
Als Substrat wurde ein Si-Wafer verwendet. Dieses käufliche Substrat wurde - wie in der Si-Epitaxie üblich - gereinigt, um eine perfekte und saubere Oberfläche zu erhalten. Anschließend wurde bei 500° C Si und Ge im Verhältnis 80 : 20 mittels Molekularstahlepitaxie (MBE) abgeschieden. Die so erhaltene, einkristalline, nur 200nm dicke Oberflächenschicht steht unter mechanischer Spannung. Nach der Epitaxie der Oberflächenschicht wird mit einer Implantationsanlage Wassertoff mit einer Dosis von 1 • 1016 cm ~2 implantiert. Dabei wird die Implantationsenergie der H+-Ionen so gewählt, z.B. 20 keV H+, daß die vergrabene, defektreiche Schicht dicht unterhalb der Grenzfläche von der Oberflächenschicht zum Si-Substrat entsteht. Durch nachfolgendes Tempern (1100°C , 30s) wird die mechanische Spannung der Oberflä- chenschicht abgebaut, wobei die Versetzungen zur vergrabenen, defektreichen Schicht im Si-Substrat verlaufen (Fig.2). Die so hergestellten Si-Ge-Schichten können entweder direkt ver¬ wendet werden oder als Zwischenschicht für weiteres epitaktisches Wachstum von HeteroStrukturen und Übergittern dienen.
Ein besonderes Merkmal der erfindungsgemäß hergestellten Schichten liegt darin, daß sie eine deutlich geringere Oberflächenrauhigkeit aufweisen als die konventionell hergestellten Schichten. Figur 3 zeigt den Verlauf einer konventionell hergestellten Schicht, die Oberflächenstufen im Bweriech von 1 bis 5nm (nano- meter) aufweist. In Gegensatz dazu zeigt der in Figur 4 dargestellte Verlauf einer erfindungsgemäß hergestellten Schicht eine deutlich glattere Oberfläche ohne wesentliche Oberflächenstufen.

Claims

- 9 -Patentansprüche
1. Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten, einkristallinen Substrat, bei dem auf der Oberfläche des Substrats die einkristalline Schicht, insbesondere durch Abscheidung, gebildet wird, dadurch gekennzeichnet, daß in dem einkristallinen Substrat eine vergrabene, defektreiche Schicht gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die vergrabene, defektreiche Schicht ohne Störung der Struktur der Substratoberfläche möglichst nahe dieser Substratoberfläche gebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die vergrabene, defektreiche Schicht im Substrat mittels Ionenimplantation, insbesondere Wasserstoff- Implantation, gebildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Implantation, insbesondere die Wasserstoffimplanta- tion, mit einer Dosis im Bereich von 1*1014 cm"2 bis 1*1017 cm"2 durchgeführt wird.
5. Verfahren nach Anspruch 1, 2, 3 oder 4, dadurch gekenn zeichnet, daß die vergrabene, defektreiche Schicht im - 10 - Substrat vor oder nach Abscheidung der Oberflächenschicht gebildet wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Implantation mit leichten Ionen oder Edelgasionen durchgeführt wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach der ersten Implantation zur Erzeugung von Defekten eine weitere Implantation unter Einsatz einer von der ersten Ionensorte verschiedenen zweiten Ionensorte durchgeführt wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Abscheidung der epitaktischen, einkristallinen Oberflächenschicht und der Ionenimplantation eine Glühbehandlung nachgeschaltet wird oder diese Glühbehand¬ lung während der Schichtabscheidung erfolgt.
9. Verfahren nach einem der vorhergehenden Ansprüche gekenn- zeichnet durch Verwendung von Silizium, Germanium, GaAs, SiC, Saphir, oder InP als Substratmaterial.
10. Bauelement mit einer oder mehrerer nach einem der Verfahren gemäß einem der Ansprüche 1 bis 9 hergestellten Schichten.
11. Blaue Diode auf der Basis einer einkristallinen GaN-Schicht auf einem Saphir-Substrat als Bauelement nach Anspruch 10. - 11 -
12. Transistor, insbesondere Modulated Doped Feldeffekttransistor (ModFET) als Bauelement nach Anspruch 10.
EP99907288A 1998-01-27 1999-01-27 Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepasstem substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement Withdrawn EP1051740A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19802977 1998-01-27
DE19802977A DE19802977A1 (de) 1998-01-27 1998-01-27 Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
PCT/DE1999/000203 WO1999038201A1 (de) 1998-01-27 1999-01-27 Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepassten substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement

Publications (1)

Publication Number Publication Date
EP1051740A1 true EP1051740A1 (de) 2000-11-15

Family

ID=7855757

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99907288A Withdrawn EP1051740A1 (de) 1998-01-27 1999-01-27 Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepasstem substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement

Country Status (4)

Country Link
US (1) US6464780B1 (de)
EP (1) EP1051740A1 (de)
DE (1) DE19802977A1 (de)
WO (1) WO1999038201A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100465356C (zh) * 2001-06-08 2009-03-04 克利公司 高表面质量的GaN晶片及其生产方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19859429A1 (de) * 1998-12-22 2000-06-29 Daimler Chrysler Ag Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
GB2349392B (en) * 1999-04-20 2003-10-22 Trikon Holdings Ltd A method of depositing a layer
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6593625B2 (en) 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6515335B1 (en) 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US7226504B2 (en) * 2002-01-31 2007-06-05 Sharp Laboratories Of America, Inc. Method to form thick relaxed SiGe layer with trench structure
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US6583000B1 (en) 2002-02-07 2003-06-24 Sharp Laboratories Of America, Inc. Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation
US6793731B2 (en) * 2002-03-13 2004-09-21 Sharp Laboratories Of America, Inc. Method for recrystallizing an amorphized silicon germanium film overlying silicon
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
US6703293B2 (en) 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
GB0220438D0 (en) 2002-09-03 2002-10-09 Univ Warwick Formation of lattice-turning semiconductor substrates
US6699764B1 (en) 2002-09-09 2004-03-02 Sharp Laboratories Of America, Inc. Method for amorphization re-crystallization of Si1-xGex films on silicon substrates
US6903384B2 (en) * 2003-01-15 2005-06-07 Sharp Laboratories Of America, Inc. System and method for isolating silicon germanium dislocation regions in strained-silicon CMOS applications
US6825086B2 (en) * 2003-01-17 2004-11-30 Sharp Laboratories Of America, Inc. Strained-silicon channel CMOS with sacrificial shallow trench isolation oxide liner
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
DE10318283A1 (de) 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
WO2004109775A2 (en) * 2003-06-03 2004-12-16 The Research Foundation Of State University Of New York Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
US8889530B2 (en) * 2003-06-03 2014-11-18 The Research Foundation Of State University Of New York Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
US7282738B2 (en) * 2003-07-18 2007-10-16 Corning Incorporated Fabrication of crystalline materials over substrates
US7071022B2 (en) * 2003-07-18 2006-07-04 Corning Incorporated Silicon crystallization using self-assembled monolayers
EP1647046A2 (de) * 2003-07-23 2006-04-19 ASM America, Inc. Ablagerung von sige auf silizium-auf-isolator-strukturen und bulk-substraten
ATE405947T1 (de) * 2003-09-26 2008-09-15 Soitec Silicon On Insulator Verfahren zur herstellung vonn substraten für epitakitisches wachstum
US7030002B2 (en) * 2004-02-17 2006-04-18 Sharp Laboratories Of America, Inc. Low temperature anneal to reduce defects in hydrogen-implanted, relaxed SiGe layer
EP1571241A1 (de) * 2004-03-01 2005-09-07 S.O.I.T.E.C. Silicon on Insulator Technologies Herstellungsverfahren eines Substrates
WO2005123273A1 (en) * 2004-06-21 2005-12-29 Wageningen University Tailor-made functionalized silicon and/or germanium surfaces
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
US7364989B2 (en) * 2005-07-01 2008-04-29 Sharp Laboratories Of America, Inc. Strain control of epitaxial oxide films using virtual substrates
US7901968B2 (en) * 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
EP2012367B1 (de) * 2007-07-02 2012-02-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrfachsolarzelle
TWI398017B (zh) * 2007-07-06 2013-06-01 Huga Optotech Inc 光電元件及其製作方法
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US10361097B2 (en) 2012-12-31 2019-07-23 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
EP4356431A1 (de) 2021-06-14 2024-04-24 Rheinisch-Westfälische Technische Hochschule (RWTH) Aachen Qubit-element
US20240297241A1 (en) 2021-06-14 2024-09-05 Rheinisch-Westfälische Technische Hochschule (RWTH Aachen) Qubit element

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE248224C (de)
DD248224A1 (de) * 1984-06-20 1987-07-29 Univ Berlin Humboldt Verfahren zur herstellung von halbleiterbauelementen
JPH0770711B2 (ja) * 1986-06-05 1995-07-31 株式会社日本自動車部品総合研究所 半導体装置
DE3743734C2 (de) 1987-12-23 1996-09-26 Licentia Gmbh Verfahren zur Herstellung von vergrabenen, isolierenden Schichten und damit hergestellter Halbleiterkörper
US5084411A (en) * 1988-11-29 1992-01-28 Hewlett-Packard Company Semiconductor processing with silicon cap over Si1-x Gex Film
DE4029060C2 (de) 1990-09-13 1994-01-13 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5726440A (en) * 1995-11-06 1998-03-10 Spire Corporation Wavelength selective photodetector
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
US6211095B1 (en) * 1998-12-23 2001-04-03 Agilent Technologies, Inc. Method for relieving lattice mismatch stress in semiconductor devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9938201A1 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100465356C (zh) * 2001-06-08 2009-03-04 克利公司 高表面质量的GaN晶片及其生产方法

Also Published As

Publication number Publication date
US6464780B1 (en) 2002-10-15
WO1999038201A1 (de) 1999-07-29
DE19802977A1 (de) 1999-07-29

Similar Documents

Publication Publication Date Title
WO1999038201A1 (de) Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepassten substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE69827824T2 (de) Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
DE602004003910T2 (de) Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat
DE68923920T2 (de) Spannungs- und defektfreie fehlangepasste Epitaxialheterostrukturen und deren Herstellungsverfahren.
DE69231321T2 (de) Verfahren zur Herstellung eines Substrates von SOI-Type mit einer monokristallinen Schicht aus Silizium auf einer isolierenden Schicht
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE19905516C2 (de) Lichtemittierende Diode mit dotierter Grenzflächenschicht zum Steuern von Verunreinigungen und Verfahren zum Herstellen derselben
EP1816672B1 (de) Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
EP1014431A2 (de) Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
EP0475378A1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
WO2004095552A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE3335189A1 (de) Verfahren zum herstellen einer heterostruktur
DE102018213437B4 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydrid-Gasphasenepitaxie
EP1616346A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE102011004247A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE102008026784A1 (de) Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
DE102018213434A1 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE69425787T2 (de) Verfahren zur Herstellung epitaktischen Halbleitermaterials
DE69318271T2 (de) Verfahren zum Wachstum von Verbundhalbleitern auf einer Siliziumscheibe
DE112020000367T5 (de) Verfahren zur Herstellung eines Empfängersubstrats einer Halbleiter-auf-Isolator-Struktur für Hochfrequenzanwendungen und Verfahren zur Herstellung einer solchen Struktur
DE10043587B4 (de) Verfahren zur Herstellung eines Substrats, nach diesem Verfahren hergestelltes Substrat
DE112017005704T5 (de) Verfahren zum Herstellen eines Silizium-Einkristalls und Silizium-Einkristallwafer
DE102006010273B4 (de) Verfahren zur Herstellung einer verspannten Schicht auf einem spannungskompensierten Schichtstapel mit geringer Defektdichte, Schichtstapel und dessen Verwendung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20000714

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): BE DE FR GB NL

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FORSCHUNGSZENTRUM JUELICH GMBH

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20150113