[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

EP0550731A1 - Static semiconductor converter for converting electrical energy - Google Patents

Static semiconductor converter for converting electrical energy

Info

Publication number
EP0550731A1
EP0550731A1 EP19920916067 EP92916067A EP0550731A1 EP 0550731 A1 EP0550731 A1 EP 0550731A1 EP 19920916067 EP19920916067 EP 19920916067 EP 92916067 A EP92916067 A EP 92916067A EP 0550731 A1 EP0550731 A1 EP 0550731A1
Authority
EP
European Patent Office
Prior art keywords
switch
voltage
signal
logic
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP19920916067
Other languages
German (de)
French (fr)
Inventor
Yvon Cheron
Philippe Cussac
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Publication of EP0550731A1 publication Critical patent/EP0550731A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches

Definitions

  • the invention relates to a static semiconductor electrical energy converter. It is aimed at a converter having two static switches of type'- controllable at ignition and blocking, at the terminals of which are connected in antiparallel diodes, sometimes designated by "freewheeling diodes" (which ensure the free circulation of the charging current in case of simultaneous blocking of the two switches).
  • This converter structure is in particular used to produce voltage inverters or resonance converters.
  • the invention extends to an elementary converter comprising two switches as well as to the more complex converters produced by combining these elementary converters (each of these being generally designated in this case by "inverter arm").
  • converters There are essentially two types of converters having the aforementioned structure: one operating in switching termed “hard”, in which the switching of the switches are independent of the sign of the current flowing through the load, the other operating in “soft” switching in which the switching operations are carried out taking account of the sign of this current in order to avoid a violent blocking of the freewheeling diodes, liable to induce overcurrents, overvoltages and additional losses ...
  • the simultaneous conduction of the two switches is usually avoided (which would induce a short circuit in the voltage source) by introducing a delay time (called “dead time”) between the blocking of a switch and priming the other.
  • This dead time fixed in most assemblies, is sometimes adapted to the operating conditions so as to minimize it while avoiding short-circuits (references: J. BARRET, Thomson Semiconducteurs France, “Interactive switching in a bridge leg” EPE '87 Grenoble; S. BONTEMPS, Power Compact SA, "Hybrid power module for the control and protection of bipolar inverter arms 1000V / 1000A. ", " Power Electronics of the Future, Toulouse,
  • the converter control logic is then carried out by detecting the polarization state of the base / emitter junction of one of the bipolar transistors and by preventing the starting of the additional switch if this junction is conductive .
  • This improvement avoids short circuits of the voltage source but does not exclude violent blockages of the freewheeling diodes.
  • this technique is difficult to transpose outside of a bipolar technology.
  • converters of the second type (operating with soft switching) have control logic which takes account of the sign of the load current: they therefore have the essential advantage of excluding violent blockages of the diodes and their detrimental consequences; it should be noted that for a given switch, the reduction of switching losses allows much higher operating frequencies.
  • certain arrangements of this second type also exclude the risks of short circuit of the voltage source * . (patent FR 78/32428).
  • the present invention proposes to provide a new soft switching converter, free from the aforementioned faults, which eliminates both the risks of short circuits and violent blockages of the freewheeling diodes.
  • the invention aims in particular to make it possible to combine the following advantages simultaneously:
  • the static converter targeted by the invention comprises: - a source of voltage
  • a first static switch of the type controllable at ignition and blocking having two power electrodes and a control electrode
  • a second static switch of the '• type controllable during priming and blocking having two power electrodes and a control electrode, the two switches being connected in series on the voltage source and having a common point for the connection of 'a charge
  • a first adaptation circuit associated with the first switch to ensure polarization of its control electrode capable of triggering the changes of states thereof
  • a second adaptation circuit associated with the second switch to ensure polarization of its control electrode capable of triggering the changes of states thereof
  • control unit adapted to deliver additional logic control signals
  • a first state detector connected between the power electrodes of the first switch to deliver a state signal representative of the voltage level between said power electrodes
  • a second state detector connected between the power electrodes of the second switch to deliver a state signal representative of the voltage level between said power electrodes
  • the converter is characterized in that:
  • the first logic interface is arranged to receive the state signal from the second state detector, said interface being adapted to deliver to the first adaptation circuit a logic command signal, carrying a conduction order if and only if:
  • control logic signal from the control unit corresponds to a conduction authorization
  • the state signal from the second state detector is representative of the blocked state of both the second AND switch of the second diode, and carrying a blocking order if:
  • control logic signal corresponds to a blocking order
  • the status signal is representative of the conductive state of the second switch OR of the conductive state of the second diode
  • the second logical interface is arranged to receive the state signal from the first state detector, said interface being adapted to deliver to the second adaptation circuit a logical conduction signal carrying a conduction order if and only if :
  • control logic signal from the control unit corresponds to a conduction authorization
  • the status signal from the first state detector is representative of the blocked state of both the first AND switch of the first diode, and carrying a blocking order if:. the control logic signal corresponds to a blocking order,
  • the status signal is representative of the conductive state of the first switch OR of the conductive state of the first diode.
  • the state detectors monitor the two switch / diode assemblies; their crossed arrangement as well as the logic of the interfaces make it possible to strictly prohibit the initiation of a switch if the opposite set * . switch / diode is not blocked, so that any short circuit of the voltage source is excluded as well as any sudden blocking of the diodes (the blocked state of a "switch / diode assembly" is defined as l state where the switch and the diode are simultaneously blocked, and the conductive state as the state where at least one is on).
  • the converter also comprises: - a c ir cui tr and ard inte rc alé ent between the first logic interface and the second state detector in order to introduce a delay on the state signal and deliver a delayed status signal to the first logical interface,
  • these delay circuits are adapted to introduce equal delays on the status signals in order to preserve the operating symmetry of the converter.
  • delay circuits guarantee that, regardless of the operating point, switching when the switches are primed at minimum voltage.
  • the delay circuit of the detector concerned differs the ignition authorization assigned to the opposite switch, thus allowing the voltage across this switch to decrease.
  • An appropriate choice of the value of this delay allows in each application to initiate the minimum voltage ⁇ s, in particular at zero voltage when the load current is sufficient at the time of switching.
  • the converter according to the invention advantageously comprises:
  • a second pulse current source associated with the second switch to force the appearance of a direct voltage between its power electrodes after polarization of the control electrode of said switch in the direction of blocking.
  • these sources have the function of temporarily reinforcing the charge current so as to artificially cause a direct voltage to appear between the power electrodes of the switch which must be blocked: this voltage causes the state detector of the switch / diode assembly concerned to consider this assembly as blocked so as to immediately authorize the striking of the opposite switch.
  • the current source makes it possible to block the corresponding diode (which is then crossed by a weak current), at the appearance of the blocking order of the associated switch: this ensures, in this case, the appearance of the aforementioned direct voltage.
  • a delay circuit is associated with each pulse current source in order to trigger the current pulse with a predetermined delay after the appearance of a blocking order at the output of the corresponding logic interface; each current source being of the voltage-limited current source type, this delay prevents systematic triggering of the current sources after each blocking order: in fact, if the charging current is sufficient to cause the appearance of the direct voltage sus - mentioned, the voltage-limited current source will be inhibited .
  • - Figure 1 is a block diagram of this converter
  • - Figure 2 is a detailed electronic diagram, giving an exemplary embodiment of a pulse current source
  • FIGS. 3a to 3n, 4a to 4n, and 5a to 5n are timing diagrams illustrating various operating modes of the converter
  • FIG. 6 is a block diagram of an application of the invention (series resonance inverter).
  • the elementary converter shown by way of example in FIG. 1 is an inverter arm which can be combined with one or more identical arms in order to supply a load CH (single or multi-phase); these elementary converters are supplied by the same voltage source (E) which in the example is a continuous source of amplitude e.
  • Each elementary converter comprises two static switches K- j and K 2 of the type which can be controlled by starting and blocking. Each switch is connected to a diode (freewheeling) in antiparallel D - j , D 2 "The switches KH and K 2 can in particular be MOS transistors, the diodes D -. and D p then being naturally integrated into these components (body diodes).
  • the two switches 1 and K 2 are connected in series to the terminals of the voltage source E, the load being connected in star with the two switches.
  • the control electrode of each switch K 1 or K 2 is connected to an adaptation circuit AD- j or AD 2 (commonly referred to as "driver circuit") which ensures shaping, adaptation and amplifying the control logic signal received or- ,, or 2 in order to trigger the changes of state of the switch Ki or K 2 -
  • the converter comprises a UP control unit which is known per se (generally a microprocessor) and delivers two complementary control logic signals pil and pil in order to control, according to * the application, the exchanges of energy between the voltage source E and the load CH (for example adjustment of the amplitude and the frequency of the voltage across the load in the case of a passive load).
  • UP control unit which is known per se (generally a microprocessor) and delivers two complementary control logic signals pil and pil in order to control, according to * the application, the exchanges of energy between the voltage source E and the load CH (for example adjustment of the amplitude and the frequency of the voltage across the load in the case of a passive load).
  • the LOG. ,, logic interface (respectively L0G) also receives a delayed status signal s' 2 ,
  • the delayed status signal s'- (respectively s' ..) is generated by a state detector DKD 2 (respectively DKD-,) followed by a delay circuit RET 2 (respectively RET ").
  • Each state detector DKD., (Or DKD-) comprises in the example shown in FIG. 1:
  • a voltage comparator COMP-, (or C0MP 2 ) arranged to compare the reverse voltage v-, (or v 2 ) at the terminals of the corresponding diode D 1 (or D 2 ) with a reference voltage v ⁇ - j (or Vf) greater than the saturation voltage of the static switches, and less than the voltage e at the terminals of the voltage source E,
  • an inverter INV 1 (or INV 2 ) arranged to receive the logic control signal from the logic interface LOG-, (or L0G 2 ) in order to deliver a signal complementary
  • an AND AND (or AND-) logic gate arranged to receive the signal from the comparator C0MP, (or C0MP 2 ) and the complementary signal from the inverter INV 1 (or INV 2 ) in order to deliver the signal state s-, (or s 2 ).
  • the reference voltage is delivered by a voltage generator GF, (or GF 2 ) and is fixed in each application according to the type of switch to a value greater than the saturation voltage thereof, in particular the 1.2 to 2 times the saturation voltage.
  • the signal s., Or s 2 is galvanically isolated, for example using an optocoupler.
  • the logic interface LOG. (Respectively L0G 2 ) associated with the switch K-, (respectively K 2 ) receives a piloting signal pil (respectively pil) and the delayed status signal s ' 2 (respectively s'. ,) representative of the state of the complementary switch K 2 / diode D 2 assembly (respectively K -, / D.,).
  • the delay r, or r 2 introduced by the delay circuits RET-, or RET 2 makes it possible to initiate the switches under the minimum voltage and in particular, when the load current is sufficient at the instant of a switching, d ' prime the switches at zero voltage, so as to reduce the switching losses in these switches.
  • the converter comprises, associated with each switch K, / diode D, assembly (respectively K 2 / D 2 ) a pulse current source J,
  • each current source J ,, J- gives rise to a direct voltage across the terminals of the corresponding switch K,, K, which is greater than the reference voltage v ⁇ , or Vf> 2 and allows the state detector to consider that the corresponding switch / diode assembly is blocked: the initiation of the additional switch is then possible.
  • These provisions make it possible in particular to obtain the no-load operation of the converter (charging current i ch zero) as well as its starting in all cases j moreover, if the charging current at the instant of a switching is a current diode weak, the current source causes a blocking of the corresponding diode, then the appearance of a direct voltage as above indicated.
  • FIG. 2 shows an exemplary embodiment of a pulse current source J, (or J 2 ).
  • the delayed control signal or ', from the TEMP delay circuit, is delivered to the control electrode of a static switch Tj 1 (in the example the gate of a MOS transistor).
  • This transistor T j is connected, on the one hand, to a voltage source of amplitude e-, which makes it possible to calibrate the current pulse j ,, on the other hand, to an inductance L -; -, in series with a diode D ** ,.
  • the switching on of the transistor j triggers a current oscillation through the oscillating circuit constituted by the inductance L j , and the power inter-electrode capacitor of the switch K, / diode D, assembly.
  • the diode D j - prevents the appearance of this current oscillation if the direct voltage across the terminals of the switch K-, is greater than the voltage e ,. (This voltage can in particular be chosen to be equal to the thresholds v-, * . Or v f2 ).
  • the diode DJ spontaneously inhibits the current source in the event of sufficient direct voltage between the terminals of the switch K ,.
  • FIGS. 3a to 3n illustrate the essential signals generated in the converter in the case of switching in the direction of blocking of the switch K 2 with a low but not zero load current i ch .
  • the voltages v ⁇ . ,, v ⁇ .-., E, and e 2 are equal ( Figure 3c).
  • passage at 0 pil represents an order for blocking the switch K 2
  • passage at 1 pil represents the authorization to initiate the switch K- (FIGS. 3a, 3b) •
  • This switch K causes the collapse of the voltage v, and, therefore, the voltage v 2 goes to the value + e (FIG. 3c).
  • the voltage v passes below the threshold v * .
  • And causes the switching to 0 of the status signals s, and s', (FIGS. 3i and 3j), which confirms the initiation prohibition of switch K 2 .
  • the current source J 2 is requested (or ' 2 1; figure 41). In this case, this current source is no longer inhibited and delivers a current pulse (FIG. 4m) which ensures operation identical to the previous case (growth of the voltage v 2 and decrease of the voltage v, ).
  • FIGS. 5a to 5n illustrate the same signals but in the case of switching under load current i ⁇ h of sufficient value to ensure the ignition of switches under zero voltage.
  • FIG. 6 is a diagram of a non-reversible continuous / continuous series resonance converter.
  • This converter consists of two inverter arms of the type previous, arranged in full deck.
  • Each switch of the two arms is constituted by a MOS transistor (MOS, ... MOSj j ); the diodes shown are the body diodes of said transistors; the capacities represented are the capacities intrinsic to the transistors.
  • the charge consists of a *. transformer T, the primary of which is connected in series with an LC series oscillating circuit, and the secondary of which outputs on a conventional RED diode rectifier.
  • the control part of each inverter arm PCM, 2 , PC ⁇ is identical to that described above.
  • Such a converter is particularly advantageous for operating at high frequency (a few hundred kilohertz), this operation being viable only because of the performance of the device, in particular the reduction of switching losses and operational safety.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

L'invention concerne un convertisseur statique d'énergie électrique à semi-conducteurs, en particulier du type onduleur. Ce convertisseur se caractérise en ce qu'il comprend des détecteurs d'état (DKD1, DKD2) associés aux ensembles interrupteurs/diodes et une logique spécifique qui confère au convertisseur un caractère bistable évitant les courts-circuits et interdisant en outre tout blocage violent des diodes de roue libre (D1, D2). Un tel convertisseur est le siège de faibles pertes de commutation lui permettant de fonctionner à haute fréquence; il possède en outre une large plage de fonctionnement.The invention relates to a static semiconductor electrical energy converter, in particular of the inverter type. This converter is characterized in that it comprises state detectors (DKD1, DKD2) associated with the switch / diode assemblies and a specific logic which gives the converter a bistable character avoiding short-circuits and moreover preventing any violent blocking of the freewheeling diodes (D1, D2). Such a converter is the seat of low switching losses allowing it to operate at high frequency; it also has a wide operating range.

Description

CONVERTISSEUR '"STATIQUE D'ENERGIE ELECTRIQUE A SEMI-CONDUCTEURSCONVERTER "STATIC ELECTRIC POWER SEMICONDUCTOR
L'invention concerne un convertisseur statique d'énergie électrique à semi-conducteurs. Elle vise un convertisseur possédant deux interrupteurs statiques de type'- commandable à l'amorçage et au blocage, aux bornes desquels sont connectées en antiparallèle des diodes, parfois désignées par "diodes de roue libre" (lesquelles assurent la libre circulation du courant de charge en cas de blocage simultané des deux interrupteurs). Cette structure de convertisseur est en particulier utilisée pour réaliser des onduleurs de tension ou des convertisseurs à résonance.The invention relates to a static semiconductor electrical energy converter. It is aimed at a converter having two static switches of type'- controllable at ignition and blocking, at the terminals of which are connected in antiparallel diodes, sometimes designated by "freewheeling diodes" (which ensure the free circulation of the charging current in case of simultaneous blocking of the two switches). This converter structure is in particular used to produce voltage inverters or resonance converters.
L'invention s'étend à un convertisseur élémentaire comprenant deux interrupteurs ainsi qu'aux convertisseurs plus complexes réalisés en combinant ces convertisseurs élémentaires (chacun de ceux-ci étant généralement désigné dans ce cas par "bras d'onduleur").The invention extends to an elementary converter comprising two switches as well as to the more complex converters produced by combining these elementary converters (each of these being generally designated in this case by "inverter arm").
Il existe essentiellement deux types de convertisseurs ayant la structure précitée : l'un fonctionnant en commutation qualifiée de "dure", dans lequel les commutations des interrupteurs sont indépendantes du signe du courant qui traverse la charge, l'autre fonctionnant en commutation "douce" dans lequel les commutations sont réalisées en tenant compte du signe de ce courant en vue d'éviter un blocage violent des diodes de roue libre, susceptible d'induire des surintensités, des surtensions et des pertes supplémentaires...There are essentially two types of converters having the aforementioned structure: one operating in switching termed "hard", in which the switching of the switches are independent of the sign of the current flowing through the load, the other operating in "soft" switching in which the switching operations are carried out taking account of the sign of this current in order to avoid a violent blocking of the freewheeling diodes, liable to induce overcurrents, overvoltages and additional losses ...
Dans le premier type de convertisseur, on évite habituellement la conduction simultanée des deux interrupteurs (qui induirait un court-circuit de la source de tension) en introduisant un temps de retard (dit "temps mort") entre le blocage d'un interrupteur et l'amorçage de l'autre. Ce temps mort, fixe dans la plupart des montages, est parfois adapté aux conditions de fonctionnement de façon à le minimiser tout en évitant les courts-circuits (références : J. BARRET, Thomson Semiconducteurs France, "Interactive switching in a bridge leg" EPE'87 Grenoble ; S. BONTEMPS, Power Compact S.A., "Module hybride de puissance pour la commande et la protection de bras d'onduleur bipolaire 1000V/1000A."," Electronique de Puissance du Futur, Toulouse,In the first type of converter, the simultaneous conduction of the two switches is usually avoided (which would induce a short circuit in the voltage source) by introducing a delay time (called "dead time") between the blocking of a switch and priming the other. This dead time, fixed in most assemblies, is sometimes adapted to the operating conditions so as to minimize it while avoiding short-circuits (references: J. BARRET, Thomson Semiconducteurs France, "Interactive switching in a bridge leg" EPE '87 Grenoble; S. BONTEMPS, Power Compact SA, "Hybrid power module for the control and protection of bipolar inverter arms 1000V / 1000A. ", " Power Electronics of the Future, Toulouse,
Octobre 1990) ; dans le cas d'une technologie bipolaireOctober 1990); in the case of bipolar technology
(transistors bipolaires), la logique de commande du convertisseur est alors réalisée en détectant l'état de polarisation de la jonction base/émetteur de l'un des transistors bipolaires et en interdisant l'amorçage de l'interrupteur complémentaire si cette jonction est conductrice. Cette amélioration évite les courts-circuits de la source de tension mais n'exclut pas les blocages violents des diodes de roue libre. De plus, cette technique est di ficilement transposable en dehors d'une technologie bipolaire.(bipolar transistors), the converter control logic is then carried out by detecting the polarization state of the base / emitter junction of one of the bipolar transistors and by preventing the starting of the additional switch if this junction is conductive . This improvement avoids short circuits of the voltage source but does not exclude violent blockages of the freewheeling diodes. In addition, this technique is difficult to transpose outside of a bipolar technology.
Le brevet US 4.641.231 et le brevet DE 4.038.299 décrivent des dispositifs du type précité, capables d'éviter les courts-circuits dans le bras d'onduleur mais inaptes à supprimer les risques de blocages violents des diodes de roue libre : dans ces dispositifs, l'état de l'interrupteur complémentaire est détecté au niveau de son électrode de commande, mais, en aucun cas, n'est pris en compte l'état bloqué ou passant des diodes de roue libre. Il est à noter que, dans la variante représentée à la figure 6 du brevet US 4.641.231, est ajoutée de façon redondante une détection de l'état bloqué ou passant de l'interrupteur complémentaire afin de rechercher le meilleur instant d'amorçage ; cette détection qui double la détection effectuée au niveau de l'électrode de commande est assurée sur les électrodes de puissance dudit interrupteur (comparateur 82) et le signal de détection est combiné à un signal d'information de courant (issu du comparateur 90) pour donner une logique spécifique visant à obtenir une redondance de commande des interrupteurs dans le but d'éviter les courts-circuits : un tel montage est totalement inapte à supprimer les blocages violents des diodes de roue libre. Par ailleurs, les convertisseurs du second type (fonctionnant en commutation douce) ont une logique de commande qui tient compte du signe du courant de charge : ils présentent, de ce fait, l'avantage essentiel d'exclure les blocages violents des diodes et leurs conséquences préjudiciables ; il convient de souligner que, pour un interrupteur donné, la réduction des pertes par commutation autorise des fréquences de fonctionnement beaucoup plus élevées. De plus, moyennant des logiques de commutation spécifiques, certains montages de ce second type excluent également les risques de court-circuit de la source de tension *. (brevet FR 78/32428). Toutefois, ces montages présentent un certain nombre de défauts dus précisément à leur logique de commutation très contraignante : cette logique interdit, en effet, les commutations à courant de charge nul et exige donc, au démarrage, un dispositif auxiliaire spécifique pour initier le fonctionnement ; en outre, au voisinage des fonctionnements à vide, cette logique conduit à des arrêts intempestifs qui nécessitent l'adjonction de circuits auxiliaires de forçage de commutation (brevet FR 85/16894). En d'autres termes, la logique de commande des convertisseurs de ce second type assure une sécurité de commutation idéale mais implique une réduction importante de la plage de fonctionnement : pour élargir à nouveau cette plage, il devient alors nécessaire de modifier les circuits de puissance, avec des surcoûts élevés.US Patent 4,641,231 and DE 4,038,299 describe devices of the aforementioned type, capable of avoiding short circuits in the inverter arm but incapable of eliminating the risks of violent blockages of the freewheeling diodes: in these devices, the state of the additional switch is detected at its control electrode, but in no case is the blocked or passing state of the freewheeling diodes taken into account. It should be noted that, in the variant represented in FIG. 6 of US Pat. No. 4,641,231, a detection of the blocked or passing state of the additional switch is added redundantly in order to search for the best starting instant; this detection which doubles the detection carried out at the level of the control electrode is ensured on the power electrodes of said switch (comparator 82) and the detection signal is combined with a current information signal (coming from comparator 90) for give a specific logic aiming at obtaining a redundancy of control of the switches in order to avoid short-circuits: such an assembly is totally incapable of eliminating violent blockages of the freewheeling diodes. In addition, converters of the second type (operating with soft switching) have control logic which takes account of the sign of the load current: they therefore have the essential advantage of excluding violent blockages of the diodes and their detrimental consequences; it should be noted that for a given switch, the reduction of switching losses allows much higher operating frequencies. In addition, by means of specific switching logic, certain arrangements of this second type also exclude the risks of short circuit of the voltage source * . (patent FR 78/32428). However, these arrangements have a certain number of faults due precisely to their very restrictive switching logic: this logic in fact prohibits switching at zero charge current and therefore requires, at start-up, a specific auxiliary device to initiate operation; in addition, in the vicinity of vacuum operations, this logic leads to untimely stops which require the addition of auxiliary switching forcing circuits (patent FR 85/16894). In other words, the control logic of converters of this second type provides ideal switching security but involves a significant reduction in the operating range: to widen this range again, it then becomes necessary to modify the power circuits , with high additional costs.
La présente invention se propose de fournir un nouveau convertisseur à commutations douces, exempt des défauts précités, qui supprime à la fois les risques de courts-circuits et de blocages violents des diodes de roue libre. L'invention vise en particulier à permettre de réunir simultanément les avantages suivants :The present invention proposes to provide a new soft switching converter, free from the aforementioned faults, which eliminates both the risks of short circuits and violent blockages of the freewheeling diodes. The invention aims in particular to make it possible to combine the following advantages simultaneously:
- commutation douce excluant les possibilités de blocages violents des diodes de roue libre, chaque commutation s'accompagnant de surintensités et surtensions négligeables et de pertes énergétiques réduites compatibles avec des fréquences de commutation élevées (plusieurs centaines de kilohertz),- soft switching excluding the possibility of violent blockages of the freewheeling diodes, each switching being accompanied by negligible overcurrents and overvoltages and reduced energy losses compatible with high switching frequencies (several hundred kilohertz),
- sécurité de fonctionnement supprimant tout risque de court-circuit de la source de tension,- operational safety eliminating any risk of short-circuit of the voltage source,
- démarrage naturel sans moyens de forçage,- natural starting without forcing means,
- fonctionnement à vide (courant de charge nul).- no-load operation (zero charge current).
Le convertisseur statique visé par l'invention comprend : - une source de tension,The static converter targeted by the invention comprises: - a source of voltage,
- un premier interrupteur statique du type commandable à l'amorçage et au blocage, ayant deux électrodes de puissance et une électrode de commande,- a first static switch of the type controllable at ignition and blocking, having two power electrodes and a control electrode,
- un second interrupteur statique du type '• commandable à l'amorçage et au blocage, ayant deux électrodes de puissance et une électrode de commande, les deux interrupteurs étant connectés en série sur la source de tension et possédant un point commun pour la connexion d'une charge ,- a second static switch of the '• type controllable during priming and blocking, having two power electrodes and a control electrode, the two switches being connected in series on the voltage source and having a common point for the connection of 'a charge,
- une première diode connectée en antiparallèle entre les électrodes de puissance du premier interrupteur , - une seconde diode connectée en antiparallèle entre les électrodes de puissance du second interrupteur ,- a first diode connected in antiparallel between the power electrodes of the first switch, - a second diode connected in antiparallel between the power electrodes of the second switch,
- un premier circuit d'adaptation associé au premier interrupteur pour assurer une polarisation de son électrode de commande apte à déclencher les changements d'états de celui-ci,a first adaptation circuit associated with the first switch to ensure polarization of its control electrode capable of triggering the changes of states thereof,
- un second circuit d'adaptation associé au second interrupteur pour assurer une polarisation de son électrode de commande apte à déclencher les changements d'états de celui-ci,a second adaptation circuit associated with the second switch to ensure polarization of its control electrode capable of triggering the changes of states thereof,
- une unité de pilotage adaptée pour délivrer des signaux logiques de pilotage complémentaires,- a control unit adapted to deliver additional logic control signals,
- un premier détecteur d'état connecté entre les électrodes de puissance du premier interrupteur pour délivrer un signal d'état représentatif du niveau de tension entre lesdites électrodes de puissance,a first state detector connected between the power electrodes of the first switch to deliver a state signal representative of the voltage level between said power electrodes,
- un second détecteur d'état connecté entre les électrodes de puissance du second interrupteur pour délivrer un signal d'état représentatif du niveau de tension entre lesdites électrodes de puissance,a second state detector connected between the power electrodes of the second switch to deliver a state signal representative of the voltage level between said power electrodes,
- une première interface logique intercalée entre l'unité de pilotage et le premier circuit d'adaptation,- a first logic interface interposed between the control unit and the first adaptation circuit,
- une seconde interface logique intercalée entre l'unité de pilotage et le second circuit d'adaptation. Selon la présente invention, le convertisseur se caractérisé- en ce que :- a second logic interface interposed between the control unit and the second adaptation circuit. According to the present invention, the converter is characterized in that:
- la première interface logique est agencée pour recevoir le signal d'état issu du second détecteur d'état, ladite interface étant adaptée pour délivrer vers le premier circuit d'adaptation un signal logique de commande-, porteur d'un ordre de conduction si et seulement si :the first logic interface is arranged to receive the state signal from the second state detector, said interface being adapted to deliver to the first adaptation circuit a logic command signal, carrying a conduction order if and only if:
. le signal logique de pilotage issu de l'unité de pilotage correspond à une autorisation de conduction, ET. the control logic signal from the control unit corresponds to a conduction authorization, AND
. le signal d'état issu du second détecteur d'état est représentatif de l'état bloqué à la fois du second interrupteur ET de la seconde diode, et porteur d'un ordre de blocage si :. the state signal from the second state detector is representative of the blocked state of both the second AND switch of the second diode, and carrying a blocking order if:
. le signal logique de pilotage correspond à un ordre de blocage, OU. the control logic signal corresponds to a blocking order, OR
. le signal d'état est représentatif de l'état conducteur du second interrupteur OU de l'état conducteur de la seconde diode,. the status signal is representative of the conductive state of the second switch OR of the conductive state of the second diode,
- la seconde interface logique est agencée pour recevoir le signal d'état issu du premier détecteur d'état, ladite interface étant adaptée pour délivrer vers le second circuit d'adaptation un signal logique de conduction porteur d'un ordre de conduction si et seulement si :the second logical interface is arranged to receive the state signal from the first state detector, said interface being adapted to deliver to the second adaptation circuit a logical conduction signal carrying a conduction order if and only if :
. le signal logique de pilotage issu de l'unité de pilotage correspond à une autorisation de conduction,. the control logic signal from the control unit corresponds to a conduction authorization,
ET . le signal d'état issu du premier détecteur d'état est représentatif de l'état bloqué à la fois du premier interrupteur ET de la première diode, et porteur d'un ordre de blocage si : . le signal logique de pilotage correspond à un ordre de blocage,AND. the status signal from the first state detector is representative of the blocked state of both the first AND switch of the first diode, and carrying a blocking order if:. the control logic signal corresponds to a blocking order,
OUOR
. le signal d'état est représentatif de l'état conducteur du premier interrupteur OU de l'état conducteur de la première diode. Ainsi, dans le convertisseur de l'invention, les détecteurs d'état assurent une surveillance des deux ensembles interrupteur/diode ; leur agencement croisé ainsi que la logique des interfaces permettent d'interdire de façon stricte l' amorçage d' un interrupteur si l' ensemble opposé *. interrupteur/diode n'est pas bloqué , de sorte que tout court- circuit de la source de tension est exclu de m ême que tout blocage brusque des diodes ( l' état bloqué d'un "ensemble interrupteur/diode" est défini comme l'état où l'interrupteur et la diode sont simultanément bloqués, et l'état conducteur comme l' état où l 'un au moins est passant ) .. the status signal is representative of the conductive state of the first switch OR of the conductive state of the first diode. Thus, in the converter of the invention, the state detectors monitor the two switch / diode assemblies; their crossed arrangement as well as the logic of the interfaces make it possible to strictly prohibit the initiation of a switch if the opposite set * . switch / diode is not blocked, so that any short circuit of the voltage source is excluded as well as any sudden blocking of the diodes (the blocked state of a "switch / diode assembly" is defined as l state where the switch and the diode are simultaneously blocked, and the conductive state as the state where at least one is on).
De plus, lorsque les deux interrupteurs sont bloqués, la tension délivrée par la source se répartit sur ces deux interrupteurs et chaque détecteur d 'é tat autorise l'amorçage de l'interrupteur opposé : le démarrage peut ainsi se produire sous le contrôle de l'unité de pilotage.In addition, when the two switches are blocked, the voltage delivered by the source is distributed over these two switches and each state detector authorizes the striking of the opposite switch: starting can thus occur under the control of the 'Control unit.
Selon un mode de réalisation préféré , le convertisseur comprend également : - un c ir cui t r et ard inte r c al é ent r e la première interface logique et le second détecteur d 'état en vue d'introduire un retard sur le signal d'état et de délivrer vers la première interface logique un signal d'état retardé ,According to a preferred embodiment, the converter also comprises: - a c ir cui tr and ard inte rc alé ent between the first logic interface and the second state detector in order to introduce a delay on the state signal and deliver a delayed status signal to the first logical interface,
- un cir cui t r etard inter calé e ntr e l a seconde interface logique et le premier détecteur d'état en vue d'introduire un retard sur le signal d'état et de délivrer vers la seconde interface logique un signal d'état retardé.- an inter-timed circuit between the second logic interface and the first state detector in order to introduce a delay on the state signal and to deliver a delayed state signal to the second logic interface.
De préférence , ces circuits retards sont adaptés pour introduire des retards égaux sur les signaux d'état afin de préserver la symétrie de fonctionnement du convertisseur .Preferably, these delay circuits are adapted to introduce equal delays on the status signals in order to preserve the operating symmetry of the converter.
Ces circuits retards garantissent , que l que soit le point de fonctionnement, une commutation à l'amorçage des interrupteurs sous tension minimale. En effet, lorsqu'un blocage est détecté sur un ensemble donné interrupteur/diode , le circuit retard du détecteur concerné diffère l'autorisation d'amorçage affecté à l'interrupteur opposé , permettant ainsi à la tension aux bornes de cet interrupteur de décroître . Un choix approprié de la valeur de ce retard permet dans chaque application de réaliser l'amorçage soμs tension minimale , notamment sous tension nulle lorsque le courant de charge est suffisant à l'instant de la commutation.These delay circuits guarantee that, regardless of the operating point, switching when the switches are primed at minimum voltage. In fact, when a blockage is detected on a given switch / diode assembly, the delay circuit of the detector concerned differs the ignition authorization assigned to the opposite switch, thus allowing the voltage across this switch to decrease. An appropriate choice of the value of this delay allows in each application to initiate the minimum voltage μs, in particular at zero voltage when the load current is sufficient at the time of switching.
En outre, le convertisseur conforme à l'invention comprend avantageusement :In addition, the converter according to the invention advantageously comprises:
- une première source de courant-, impulsionnelle associée au premier interrupteur pour forcer l'apparition d'une tension directe entre ses électrodes de puissance après polarisation de l'électrode de commande dudit interrupteur dans le sens du blocage,a first current source, impulse associated with the first switch to force the appearance of a direct voltage between its power electrodes after polarization of the control electrode of said switch in the blocking direction,
- une seconde source de courant impulsionnelle associée au second interrupteur pour forcer l'apparition d'une tension directe entre ses électrodes de puissance après polarisation de l'électrode de commande dudit interrupteur dans le sens du blocage.a second pulse current source associated with the second switch to force the appearance of a direct voltage between its power electrodes after polarization of the control electrode of said switch in the direction of blocking.
Dans le cas où le courant traversant la charge est nul ou faible aux instants de commutations, ces sources ont pour fonction de renforcer temporairement le courant de charge de façon à faire apparaître artificiellement une tension directe entre les électrodes de puissance de l'interrupteur qui doit être bloqué : cette tension amène le détecteur d'état de l'ensemble interrupteur/diode concerné à considérer cet ensemble comme bloqué de façon à autoriser aussitôt l'amorçage de l'interrupteur opposé. De plus, dans le cas où le courant de charge est un courant de diode faible, la source de courant permet de bloquer la diode correspondante (qui est alors traversée par un courant faible), à l'apparition de l'ordre de blocage de l'interrupteur associé : ceci assure, dans ce cas, l'apparition de la tension directe sus-évoquée.In the case where the current passing through the charge is zero or weak at the switching times, these sources have the function of temporarily reinforcing the charge current so as to artificially cause a direct voltage to appear between the power electrodes of the switch which must be blocked: this voltage causes the state detector of the switch / diode assembly concerned to consider this assembly as blocked so as to immediately authorize the striking of the opposite switch. In addition, in the case where the charging current is a weak diode current, the current source makes it possible to block the corresponding diode (which is then crossed by a weak current), at the appearance of the blocking order of the associated switch: this ensures, in this case, the appearance of the aforementioned direct voltage.
De préférence, un circuit retard est associé à chaque source de courant impulsionnelle en vue de déclencher l'impulsion de courant avec un retard prédéterminé après apparition d'un ordre de blocage à la sortie de l'interface logique correspondante ; chaque source de courant étant du type source de courant limitée en tension, ce retard évite un déclenchement systématique des sources de courant après chaque ordre de blocage : en effet, si le courant de charge est suffisant pour provoquer l'apparition de la tension directe sus-évoquée, la source de courant limitée en tension sera inhibée .Preferably, a delay circuit is associated with each pulse current source in order to trigger the current pulse with a predetermined delay after the appearance of a blocking order at the output of the corresponding logic interface; each current source being of the voltage-limited current source type, this delay prevents systematic triggering of the current sources after each blocking order: in fact, if the charging current is sufficient to cause the appearance of the direct voltage sus - mentioned, the voltage-limited current source will be inhibited .
La description qui suit en référence aux dessins annexés présente un mode de réalisation préféré d'un convertisseur conforme à l'invention et illustre l'allure des signaux correspondants ; sur ces dessins qui font partie-, intégrante de la description :The following description with reference to the accompanying drawings shows a preferred embodiment of a converter according to the invention and illustrates the shape of the corresponding signals; on these drawings which form an integral part of the description:
- la figure 1 est un schéma synoptique de ce convertisseur , - la figure 2 est un schéma électronique de détail, donnant un exemple de réalisation d'une source de courant impulsionnelle,- Figure 1 is a block diagram of this converter, - Figure 2 is a detailed electronic diagram, giving an exemplary embodiment of a pulse current source,
- les figures 3a à 3n, 4a à 4n, et 5a à 5n, sont des chronogrammes illustrant divers modes de fonctionnement du convertisseur,FIGS. 3a to 3n, 4a to 4n, and 5a to 5n, are timing diagrams illustrating various operating modes of the converter,
- la figure 6 est un schéma synoptique d'une application de l'invention (onduleur à résonance série).- Figure 6 is a block diagram of an application of the invention (series resonance inverter).
Le convertisseur élémentaire représenté à titre d'exemple à la figure 1 est un bras d'onduleur qui peut être combiné à un ou plusieurs bras identiques en vue d'alimenter une charge CH (mono ou polyphasée) ; ces convertisseurs élémentaires sont alimentés par une même source de tension (E) qui en l'exemple est une source continue d'amplitude e. Chaque convertisseur élémentaire comprend deux interrupteurs statiques K-j et K2 du type commandable à l'amorçage et au blocage. Chaque interrupteur est connecté à une diode (de roue libre) en antiparallèle D -j , D2« Les interrupteurs KH et K2 peuvent notamment être des transistors MOS, les diodes D-. et Dp étant alors naturellement intégrés dans ces composants (diodes de corps) .The elementary converter shown by way of example in FIG. 1 is an inverter arm which can be combined with one or more identical arms in order to supply a load CH (single or multi-phase); these elementary converters are supplied by the same voltage source (E) which in the example is a continuous source of amplitude e. Each elementary converter comprises two static switches K- j and K 2 of the type which can be controlled by starting and blocking. Each switch is connected to a diode (freewheeling) in antiparallel D - j , D 2 "The switches KH and K 2 can in particular be MOS transistors, the diodes D -. and D p then being naturally integrated into these components (body diodes).
Les deux interrupteurs 1 et K2 sont connectés en série aux bornes de la source de tension E, la charge étant connectée en étoile avec les deux interrupteurs. De façon habituelle, l'électrode de commande de chaque interrupteur K1 ou K2 est reliée à un circuit d'adaptation AD-j ou AD2 (couramment désigné par "circuit driver") qui assure la mise en forme, l'adaptation et l'amplification du signal logique de commande reçu or-,, or2 en vue de déclencher les changements d'état de l'interrupteur Ki ou K2-The two switches 1 and K 2 are connected in series to the terminals of the voltage source E, the load being connected in star with the two switches. Usually, the control electrode of each switch K 1 or K 2 is connected to an adaptation circuit AD- j or AD 2 (commonly referred to as "driver circuit") which ensures shaping, adaptation and amplifying the control logic signal received or- ,, or 2 in order to trigger the changes of state of the switch Ki or K 2 -
Le convertisseur comprend une unité de pilotage UP qui est connue en soi (généralement un microprocesseur) et délivre deux signaux logiques de pilotage complémentaires pil et pil en vue de contrôler, selon * l'application, les échanges d'énergie entre la source de tension E et la charge CH (par exemple réglage de l'amplitude et de la fréquence de la tension aux bornes de la charge dans le cas d'une charge passive).The converter comprises a UP control unit which is known per se (generally a microprocessor) and delivers two complementary control logic signals pil and pil in order to control, according to * the application, the exchanges of energy between the voltage source E and the load CH (for example adjustment of the amplitude and the frequency of the voltage across the load in the case of a passive load).
Les signaux de pilotage pil et pil sont délivrés sur des interfaces logiques L0G-, et L0G2 qui transforment lesdits signaux de pilotage en signaux de commande or-, et or2 porteur soit d'ordres de blocage or. = 0, or2 _ 0 soit d'ordres de conduction or., = 1, or = 1, de façon à assurer la commutation des interrupteurs K1 et K2 dans des conditions spécifiques propres à l'invention qui conduisent aux avantages détaillés plus loin.The piloting signals pil and pil are delivered on logical interfaces L0G-, and L0G 2 which transform said piloting signals into control signals or-, and or 2 carrying either blocking orders or. = 0, or 2 _ 0 or of conduction orders or., = 1, or = 1, so as to ensure the switching of the switches K 1 and K 2 under specific conditions specific to the invention which lead to the detailed advantages further.
L'interface logique LOG.,, (respectivement L0G ) reçoit par ailleurs un signal d'état retardé s'2,The LOG. ,, logic interface (respectively L0G) also receives a delayed status signal s' 2 ,
(respectivement s'.,) représentatif de l'état bloqué ou passant de l'ensemble interrupteur K /diode D2 complémentaire(respectively s'.,) representative of the blocked or passing state of the complementary switch K / diode D 2 assembly
(respectivement K^ D<).(respectively K ^ D <).
Le signal d'état retardé s'- (respectivement s'..) est élaboré par un détecteur d'état DKD2 (respectivement DKD-,) suivi d'un circuit retard RET2 (respectivement RET«).The delayed status signal s'- (respectively s' ..) is generated by a state detector DKD 2 (respectively DKD-,) followed by a delay circuit RET 2 (respectively RET ").
Les deux circuits retards RET-,, RET2 introduisent de préférence un retard identique, égal à une fraction de la période de commutation des interrupteurs. Chaque détecteur d'état DKD., (ou DKD-) comprend en l'exemple représenté à la figure 1 :The two delay circuits RET- ,, RET 2 preferably introduce an identical delay, equal to a fraction of the switching period of the switches. Each state detector DKD., (Or DKD-) comprises in the example shown in FIG. 1:
. un comparateur de tension COMP-, (ou C0MP2) agencé pour comparer la tension inverse v-, (ou v2) aux bornes de la diode correspondante D1 (ou D2) avec une tension de référence v^-j (ou Vf ) supérieure à la tension de saturation des interrupteurs statiques, et inférieure à la tension e aux bornes de la source de tension E,. a voltage comparator COMP-, (or C0MP 2 ) arranged to compare the reverse voltage v-, (or v 2 ) at the terminals of the corresponding diode D 1 (or D 2 ) with a reference voltage v ^ - j (or Vf) greater than the saturation voltage of the static switches, and less than the voltage e at the terminals of the voltage source E,
. un inverseur INV1 (ou INV2) agencé pour recevoir le signal logique de commande issu de l'interface logique LOG-, (ou L0G2) en vue de délivrer un signal complémentaire,. an inverter INV 1 (or INV 2 ) arranged to receive the logic control signal from the logic interface LOG-, (or L0G 2 ) in order to deliver a signal complementary,
. une porte ET logique AND, (ou AND-) agencée pour recevoir le signal issu du comparateur C0MP, (ou C0MP2) et le signal complémentaire issu de l'inverseur INV1 (ou INV2) en vue de délivrer le signal d'état s-, (ou s2).. an AND AND (or AND-) logic gate arranged to receive the signal from the comparator C0MP, (or C0MP 2 ) and the complementary signal from the inverter INV 1 (or INV 2 ) in order to deliver the signal state s-, (or s 2 ).
La tension de référence est délivrée par un générateur de tension GF, (ou GF2) et est fixée dans chaque application en fonction du type d'interrupteur à une valeur supérieure à la tension de saturation de celui-ci, en particulier de l'ordre de 1,2 à 2 fois la tension de saturation .The reference voltage is delivered by a voltage generator GF, (or GF 2 ) and is fixed in each application according to the type of switch to a value greater than the saturation voltage thereof, in particular the 1.2 to 2 times the saturation voltage.
De façon classique, en sortie de chaque détecteur d'état, le signal s., ou s2 est isolé galvaniquement, par exemple à l'aide d'un optocoupleur .Conventionally, at the output of each state detector, the signal s., Or s 2 is galvanically isolated, for example using an optocoupler.
L'interface logique LOG., (respectivement L0G2) associé à l'interrupteur K-, (respectivement K2) reçoit un signal de pilotage pil (respectivement pil) et le signal d'état retardé s'2 (respectivement s'.,) représentatif de l'état de l'ensemble interrupteur K2/diode D2 complémentaire (respectivement K-,/D.,). Cette interface LOG-, (respectivement L0G ) qui peut être une porte logique ET délivre vers le circuit d'adaptation associé AD-, (respectivement AD2) un signal logique de commande or, (respectivement or2) ; ce signal est porteur d'un ordre de conduction or, = 1 (respectivement or-, = 1) si et seulement si : le signal logique de pilotage pil (respectivement pil) correspond à une autorisation de conduction , ET le signal d'état retardé s'2 (respectivement s',) est représentatif de l'état bloqué de l'ensemble interrupteur K2/diode D2 (respectivement K-j/D,).The logic interface LOG., (Respectively L0G 2 ) associated with the switch K-, (respectively K 2 ) receives a piloting signal pil (respectively pil) and the delayed status signal s ' 2 (respectively s'. ,) representative of the state of the complementary switch K 2 / diode D 2 assembly (respectively K -, / D.,). This interface LOG-, (respectively L0G) which can be a logic gate AND delivers to the associated adaptation circuit AD-, (respectively AD 2 ) a logic control signal or, (respectively or 2 ); this signal carries a conduction order or, = 1 (respectively or-, = 1) if and only if: the logic pilot signal pil (respectively pil) corresponds to a conduction authorization, AND the status signal delayed s ' 2 (respectively s',) is representative of the blocked state of the switch K 2 / diode D 2 assembly (respectively K- j / D,).
Ce signal de commande est porteur d'un ordre de blocage or, = 0 (respectivement or2 _. 0) dans les cas contraires.This control signal carries a blocking order or, = 0 (respectively or 2 _. 0) in the contrary cases.
Une telle logique de commande permet de gérer les échanges d'énergie entre source et charge, en bénéficiant des avantages suivants. Tout blocage violent des diodes est exclu puisque, préalablement à l'amorçage d'un interrupteur, on s'assure du blocage de la diode complémentaire ; on s'affranchit de ce fait de tous les phénomènes afférant à ces blocages violents : surintensités, surtensions, pertes. Tout risque de court-circuit de la source de tension est exclu puisque, préalablement à l'amorçage d'un interrupteur, on*- s'assure que l'interrupteur complémentaire est effectivement bloqué, c'est-à-dire qu'il a reçu un ordre de blocage et que cet ordre de blocage est devenu effectif au niveau de l'interrupteur (une tension directe est apparue entre ses électrodes de puissance).Such control logic makes it possible to manage the exchanges of energy between source and load, while benefiting from the following advantages. Any violent blocking of the diodes is excluded since, prior to the striking of a switch, the complementary diode is blocked; this frees itself from all the phenomena relating to these violent blockages: overcurrents, overvoltages, losses. Any risk of short-circuiting of the voltage source is excluded since, prior to striking a switch, we * - ensure that the additional switch is effectively blocked, that is to say that it has received a blocking order and this blocking order has become effective at the switch (a direct voltage has appeared between its power electrodes).
Le retard r, ou r2 introduit par les circuits retards RET-, ou RET2 permet d'amorcer les interrupteurs sous la tension minimale et en particulier, lorsque le courant de charge est suffisant à l'instant d'une commutation, d'amorcer les interrupteurs sous tension nulle, de façon à réduire les pertes par commutation dans ces interrupteurs.The delay r, or r 2 introduced by the delay circuits RET-, or RET 2 makes it possible to initiate the switches under the minimum voltage and in particular, when the load current is sufficient at the instant of a switching, d ' prime the switches at zero voltage, so as to reduce the switching losses in these switches.
Par ailleurs, le convertisseur comprend, associé à chaque ensemble interrupteur K, /diode D, (respectivement K2/D2) une source de courant impulsionnelle J,Furthermore, the converter comprises, associated with each switch K, / diode D, assembly (respectively K 2 / D 2 ) a pulse current source J,
(respectivement J-) qui est pourvue d'une sortie de puissance connectée à la cathode de la diode D, (respectivement D2) et d'une entrée de commande connectée à la sortie de l'interface logique LOG, (respectivement L0G2) en vue d'engendrer une impulsion de courant j, (respectivement j2) en présence d'un ordre de blocage or, = 0 (respectivement or- = 0) issu de ladite interface logique, et ainsi de forcer l'apparition d'une tension directe v, (respectivement v2) entre les électrodes de puissance de l'interrupteur K, (respectivement K2) après polarisation de son électrode de commande dans le sens du blocage ; la source de courant est adapté pour que cette tension directe v, (respectivement v2) soit supérieure à la tension de référence v^, (respectivement v^2) engendrée dans le détecteur d'état DKD, (respectivement DKD ). Un circuit retard TEMP, (respectivement(respectively J-) which is provided with a power output connected to the cathode of the diode D, (respectively D 2 ) and a control input connected to the output of the logic interface LOG, (respectively L0G 2 ) in order to generate a current pulse j, (respectively j 2 ) in the presence of a blocking order or, = 0 (respectively or- = 0) from said logic interface, and thus to force the appearance of 'a direct voltage v, (respectively v 2 ) between the power electrodes of the switch K, (respectively K 2 ) after polarization of its control electrode in the blocking direction; the current source is adapted so that this direct voltage v, (respectively v 2 ) is greater than the reference voltage v ^, (respectively v ^ 2 ) generated in the state detector DKD, (respectively DKD). A TEMP delay circuit, (respectively
TEMP ) est en l'exemple associé à la source de courant impulsionnelle J, (respectivement J2) qui est du type limité en tension, en vue de déclencher l'impulsion de courant avec un retard prédéterminé b-* (respectivement b2) après apparition de l'ordre de blocage or, = 0 (respectivement or = 0). De préférence, les circuits retards TEMP, et TEMP2 associés aux deux sources J., et J- sont adaptés pour introduire des retards égaux b, = b2. Ainsi, en l'absence de courant de charge i-^ ou en cas d'insuffisance, chaque source de courant J,, J- fait apparaître une tension directe aux bornes de l'interrupteur correspondant K, , K , qui est supérieure à la tension de référence v^, ou Vf>2 et permet au détecteur d'état de considérer que l'ensemble correspondant interrupteur/diode est bloqué : l'amorçage de l'interrupteur complémentaire est alors possible. Ces dispositions permettent en particulier d'obtenir le fonctionnement à vide du convertisseur (courant de charge ich nul) ainsi que son démarrage dans tous les cas j de plus, si le courant de charge à l'instant d'une commutation est un courant de diode faible, la source de courant entraîne un blocage de la diode correspondante, puis l'apparition d'une tension directe comme ci-dessus indiqué. On préserve ainsi le fonctionnement du convertisseur dans les meilleures conditions de commutation sur une plage de variation du courant de charge la plus large possible. Au-delà de cette plage, le convertisseur est naturellement auto-protégé contre les blocages violents des diodes, puisqu'il cesse alors de commuter . Le retard b, ou b2 de déclenchement de la source J, ou J2 évite que celle-ci débite si le courant de charge est suffisant pour développer une tension directe aux bornes des interrupteurs K, ou K2 (tension supérieure à la tension de référence v^», ou v-.-.). La figure 2 présente un exemple de réalisation d'une source de courant impulsionnelle J, (ou J2). Le signal de commande retardé or', issu du circuit retard TEMP, est délivré sur l'électrode de commande d'un interrupteur statique Tj1 (en l'exemple la grille d'un transistor MOS). Ce transistor Tj, est connecté, d'une part, à une source de tension d'amplitude e-, qui permet de calibrer l'impulsion de courant j,, d'autre part, à une inductance L-;-, en série avec une diode D**,. La mise en conduction du transistor j, déclenche une oscillation de courant à travers le circuit oscillant constitué par l'inductance Lj, et le condensateur 'inter-électrodes de puissance de l'ensemble interrupteur K, /diode D,. La diode Dj-, empêche l'apparition de cette oscillation de courant si la tension directe aux bornes de l'interrupteur K-, est supérieure à la tension e,. (Cette tension peut en particulier être choisie égale aux seuils v-., *. ou vf2).TEMP) is in the example associated with the pulse current source J, (respectively J 2 ) which is of the voltage limited type, with a view to triggering the current pulse with a predetermined delay b- * (respectively b 2 ) after appearance of the blocking order or, = 0 (respectively or = 0). Preferably, the delay circuits TEMP, and TEMP 2 associated with the two sources J., and J- are adapted to introduce equal delays b, = b 2 . Thus, in the absence of charging current i- ^ or in the event of insufficiency, each current source J ,, J- gives rise to a direct voltage across the terminals of the corresponding switch K,, K, which is greater than the reference voltage v ^, or Vf> 2 and allows the state detector to consider that the corresponding switch / diode assembly is blocked: the initiation of the additional switch is then possible. These provisions make it possible in particular to obtain the no-load operation of the converter (charging current i ch zero) as well as its starting in all cases j moreover, if the charging current at the instant of a switching is a current diode weak, the current source causes a blocking of the corresponding diode, then the appearance of a direct voltage as above indicated. This preserves the operation of the converter in the best switching conditions over a range of variation of the load current as wide as possible. Beyond this range, the converter is naturally self-protected against violent blocking of the diodes, since it then stops switching. The delay b, or b 2 of triggering of the source J, or J 2 prevents the latter from discharging if the load current is sufficient to develop a direct voltage at the terminals of the switches K, or K 2 (voltage greater than the voltage v ^ ”, or v -.-.). FIG. 2 shows an exemplary embodiment of a pulse current source J, (or J 2 ). The delayed control signal or ', from the TEMP delay circuit, is delivered to the control electrode of a static switch Tj 1 (in the example the gate of a MOS transistor). This transistor T j is connected, on the one hand, to a voltage source of amplitude e-, which makes it possible to calibrate the current pulse j ,, on the other hand, to an inductance L -; -, in series with a diode D ** ,. The switching on of the transistor j, triggers a current oscillation through the oscillating circuit constituted by the inductance L j , and the power inter-electrode capacitor of the switch K, / diode D, assembly. The diode D j -, prevents the appearance of this current oscillation if the direct voltage across the terminals of the switch K-, is greater than the voltage e ,. (This voltage can in particular be chosen to be equal to the thresholds v-, * . Or v f2 ).
De ce fait, grâce à l'introduction d'un retard b, à la mise en conduction du transistor Tj,, la diode DJ, inhibe spontanément la source de courant en cas de tension directe suffisante entre les bornes de l'interrupteur K,.Therefore, thanks to the introduction of a delay b, to the conduction of the transistor T j ,, the diode DJ, spontaneously inhibits the current source in the event of sufficient direct voltage between the terminals of the switch K ,.
Les figures 3a à 3n illustrent les signaux essentiels engendrés dans le convertisseur dans le cas d'une commutation dans le sens du blocage de l'interrupteur K2 avec un courant de charge ich faible mais non nul. Sur ces figures, on a supposé que les tensions v^.,, v^.-., e, et e2 étaient égales (figure 3c).FIGS. 3a to 3n illustrate the essential signals generated in the converter in the case of switching in the direction of blocking of the switch K 2 with a low but not zero load current i ch . In these figures, it has been assumed that the voltages v ^. ,, v ^ .-., E, and e 2 are equal (Figure 3c).
Le front de passage à 0 de pil représente un ordre de blocage de l'interrupteur K2, tandis que le passage à 1 de pil représente l'autorisation d'amorçage de l'interrupteur K-, (figures 3a, 3b) •The front of passage at 0 pil represents an order for blocking the switch K 2 , while the passage at 1 pil represents the authorization to initiate the switch K- (FIGS. 3a, 3b) •
On voit à la figure 3k que le signal de commande bascule en ordre de blocage : or2 = 0 ; le basculement du signal de commande or, est différé (figure 3f). A partir de l'instant de blocage de l'interrupteur K2, le courant de charge iQ^ est dévié vers les condensateurs C, et C2 intrinsèques aux interrupteurs K, et K (figure 3 n). De ce fait, les tensions v, et v2 évoluent comme l'illustre la figure 3c : croissance de la tension v2 à partir de 0 et décroissance de la tension v, à partir de + e. La tension v2 passe la tension de seuil v--2 et induit le basculement du comparateur C0MP2 et conjointement du signal s2 issu du détecteur d'état DKD2 (figure 3d). L'ensemble interrupteur K2/diode D2 est alors considéré comme bloqué (signal d'état s2 = 1).We see in Figure 3k that the control signal switches in blocking order: or 2 = 0; the switching of the gold control signal is deferred (Figure 3f). From the instant of blocking of the switch K 2 , the charging current i Q ^ is deflected towards the capacitors C, and C 2 intrinsic to the switches K, and K (FIG. 3 n). As a result, the voltages v, and v 2 evolve as illustrated in FIG. 3c: growth of the voltage v 2 from 0 and decrease of the voltage v, from + e. The voltage v 2 passes the threshold voltage v-- 2 and induces the switching of the comparator C0MP 2 and jointly of the signal s 2 coming from the state detector DKD 2 (FIG. 3d). The switch K 2 / diode D 2 assembly is then considered to be blocked (status signal s 2 = 1).
Le phénomène de charge du condensateur C2 et de décharge du condensateur C-, se poursuit. Après un retard b2, le signal de commande retardé or'2 bascule (figure 31) et sollicite la source de courant J2 : comme à cet instant de sollicitation, la tension v est supérieure à la tension et alimentation 'e2 de la source de courant J-, cette source est inhibée par la diode Dj2 (figure 3m). Ceci illustre l'intérêt du retard b2 qui évite à la source de courant impulsionnelle de débiter inutilement. Après un retard r2, le signal d'état retardé s'2 bascule à son tour et conjointement le signal de*, commande or, bascule et se traduit par un ordre de conduction de l'interrupteur K, : or, = 1 (figures 3e et 3f). L'amorçage de cet interrupteur K, provoque l'effondrement de la tension v, et, de ce fait, la tension v2 passe à la valeur + e (figure 3c). En chutant, la tension v, passe en dessous du seuil v*., et provoque le basculement à 0 des signaux d'état s, et s', (figures 3i et 3j), ce qui confirme l'interdiction d'amorçage de l'interrupteur K2. Ceci montre l'intérêt du retard r2 qui permet un amorçage de l'interrupteur sous tension minimale de façon à réduire les pertes.The phenomenon of charging the capacitor C 2 and discharging the capacitor C- continues. After a delay b 2 , the delayed control signal or ' 2 switches (FIG. 31) and requests the current source J 2 : as at this request instant, the voltage v is greater than the voltage and power supply 'e 2 of the current source J-, this source is inhibited by the diode D j2 (Figure 3m). This illustrates the advantage of the delay b 2 which prevents the pulse current source from discharging unnecessarily. After a delay r 2, the delayed state signal s' 2 flip-flop in turn jointly and the * signal, or command, and latch results in a conduction order of switch K,: gold = 1 ( Figures 3e and 3f). The ignition of this switch K causes the collapse of the voltage v, and, therefore, the voltage v 2 goes to the value + e (FIG. 3c). When falling, the voltage v, passes below the threshold v * ., And causes the switching to 0 of the status signals s, and s', (FIGS. 3i and 3j), which confirms the initiation prohibition of switch K 2 . This shows the advantage of the delay r 2 which allows the ignition of the switch at minimum voltage so as to reduce the losses.
Les figures 4a à 4n illustrent les mêmes signaux, mais dans le cas d'une commutation sous courant de charge iQγ. = 0 (fonctionnement à vide). Suite à l'ordre de blocage de l'interrupteur K2 (or2 = 0, figure 4k), les tensions v, et v2 n'évoluent pas puisque ich = 0. Après un retard b2, la source de courant J2 est sollicitée (or'2 1 ; figure 41). Dans ce cas, cette source de courant n'est plus inhibée et délivre une impulsion de courant (figure 4m) qui assure un fonctionnement identique au cas précédent (croissance de la tension v2 et décroissance de la tension v,...).FIGS. 4a to 4n illustrate the same signals, but in the case of switching under load current i Q γ. = 0 (no-load operation). Following the blocking order of the switch K 2 (or 2 = 0, figure 4k), the voltages v, and v 2 do not change since i ch = 0. After a delay b 2 , the current source J 2 is requested (or ' 2 1; figure 41). In this case, this current source is no longer inhibited and delivers a current pulse (FIG. 4m) which ensures operation identical to the previous case (growth of the voltage v 2 and decrease of the voltage v, ...).
Les figures 5a à 5n illustrent les mêmes signaux mais dans le cas d'une commutation sous courant de charge iαh de valeur suffisante pour assurer l'amorçage des interrupteurs sous tension nulle. Le courant de charge a, dans ce cas, une valeur suffisante pour assurer la charge complète du condensateur C (v2 = + e) et la décharge complète du condensateur C, (v, = 0) (figures 5c et 5n), ceci avant que le signal d'état retardé s'2 bascule (figure 5e) : la mise en conduction de l'interrupteur K, s'effectue donc sous tension nulle après une séquence de conduction de la diode D-,.FIGS. 5a to 5n illustrate the same signals but in the case of switching under load current i αh of sufficient value to ensure the ignition of switches under zero voltage. The charge current has, in this case, a sufficient value to ensure the complete charge of the capacitor C (v 2 = + e) and the complete discharge of the capacitor C, (v, = 0) (Figures 5c and 5n), this before the delayed status signal s' 2 switches (Figure 5e): the switching on of the switch K, is therefore carried out under zero voltage after a conduction sequence of the diode D- ,.
La figure 6 est un schéma d'un convertisseur à résonance série continu/continu non réversible. Ce convertisseur est constitué par deux bras d'onduleur du type précédent, agencés en pont complet. Chaque interrupteur des deux bras est constitué par un transistor MOS (MOS,... MOSjj) ; les diodes représentées sont les diodes de corps desdits transistors ; les capacités représentées sont les capacités intrinsèques aux transistors. La charge est constituée par un*. transformateur T dont le primaire est connecté en série avec un circuit oscillant série LC et dont le secondaire débite sur un redresseur à diode classique RED. A cette figure, la partie commande de chaque bras d'onduleur PCM,2, PC ^ est identique à celle décrite précédemment.FIG. 6 is a diagram of a non-reversible continuous / continuous series resonance converter. This converter consists of two inverter arms of the type previous, arranged in full deck. Each switch of the two arms is constituted by a MOS transistor (MOS, ... MOSj j ); the diodes shown are the body diodes of said transistors; the capacities represented are the capacities intrinsic to the transistors. The charge consists of a *. transformer T, the primary of which is connected in series with an LC series oscillating circuit, and the secondary of which outputs on a conventional RED diode rectifier. In this figure, the control part of each inverter arm PCM, 2 , PC ^ is identical to that described above.
Un tel convertisseur est particulièrement intéressant pour fonctionner à haute fréquence (quelques centaines de kilohertz), ce fonctionnement n'étant viable qu'en raison des performances du dispositif, en particulier la réduction des pertes par commutation et la sécurité de fonctionnement. Such a converter is particularly advantageous for operating at high frequency (a few hundred kilohertz), this operation being viable only because of the performance of the device, in particular the reduction of switching losses and operational safety.

Claims

REVENDICATIONS 1/ - Convertisseur statique d'énergie électrique à semi-conducteurs, comprenant : - une source de tension (E), - un premier interrupteur statique (K-, ) du type commandable à l'amorçage et au blocage, ayant deux électrodes de puissance et une électrode de commande, - un second interrupteur statique (K2) du type commandable à l'amorçage et au blocage, ayant deux électrodes de puissance et une électrode de commande, les deux interrupteurs étant connectés en série sur la source de tension (E) et possédant un point commun pour la connexion d'une charge (CH), - une première diode (D,) connectée en antiparallèle entre les électrodes de puissance du premier interrupteur (K, ) , - une seconde diode (D2) connectée en antiparallèle entre les électrodes de puissance du second interrupteur (K2), - un premier circuit d'adaptation (AD,) associé au premier interrupteur (K, ) pour assurer une polarisation de son électrode de commande apte à déclencher les changements d'états de celui-ci, - un second circuit d'adaptation (AD-) associé au second interrupteur (K2) pour assurer une polarisation de son électrode de commande apte à déclencher les changements d'états de celui-ci, - une unité de pilotage (UP) adaptée pour délivrer des signaux logiques de pilotage complémentaires (pil, pil), - un premier détecteur d'état (DKD,) connecté entre les électrodes de puissance du premier interrupteur (K,) pour délivrer un signal d'état (s,) représentatif du niveau de tension entre lesdites électrodes de puissance, - un second détecteur d'état (DKD2) connecté entre les électrodes de puissance du second interrupteur (K2) pour délivrer un signal d'état (s2) représentatif du niveau de tension entre lesdites électrodes de puissance, - une première interface logique (L0G1) intercalée entre l'unité de pilotage (UP) et le premier circuit d'adaptation (AD-,), - une seconde interface logique (L0G2) intercalée entre l'unité de pilotage (UP) et le second circuit d'adaptation (AD2), ledit convertisseur statique étant caractérisé en ce que : - la première interface logique (LOG 1) est agencée pour recevoir le signal d'état (s2) issu du second détecteur d'état (DKD2), ladite interface étant adaptée pour délivrer vers le premier circuit d'adaptation (AD,) un signal logique de commande (or,) porteur d'un ordre de conduction CLAIMS 1/ - Static semiconductor electrical energy converter, comprising: - a voltage source (E), - a first static switch (K-, ) of the type controllable for starting and blocking, having two electrodes power and a control electrode, - a second static switch (K2) of the type controllable for starting and blocking, having two power electrodes and a control electrode, the two switches being connected in series on the voltage source (E) and having a common point for connecting a load (CH), - a first diode (D,) connected in antiparallel between the power electrodes of the first switch (K, ), - a second diode (D2) connected in antiparallel between the power electrodes of the second switch (K2), - a first adaptation circuit (AD,) associated with the first switch (K, ) to ensure polarization of its control electrode capable of triggering changes in states thereof, - a second adaptation circuit (AD-) associated with the second switch (K2) to ensure polarization of its control electrode capable of triggering changes of states thereof, - a unit of control (UP) adapted to deliver complementary control logic signals (pil, pil), - a first state detector (DKD,) connected between the power electrodes of the first switch (K,) to deliver a status signal (s,) representative of the voltage level between said power electrodes, - a second state detector (DKD2) connected between the power electrodes of the second switch (K2) to deliver a status signal (s2) representative of the level voltage between said power electrodes, - a first logic interface (L0G1) interposed between the control unit (UP) and the first adaptation circuit (AD-,), - a second logic interface (L0G2) interposed between the the control unit (UP) and the second adaptation circuit (AD2), said static converter being characterized in that: - the first logic interface (LOG 1) is arranged to receive the status signal (s2) from the second state detector (DKD2), said interface being adapted to deliver to the first adaptation circuit (AD,) a logic control signal (or,) carrying a conduction order
(or, = 1) si et seulement si :(or, = 1) if and only if:
. le signal logique de pilotage (pil) issu de l'unité de pilotage (UP) correspond à une autorisation de conduction,. the logic control signal (pil) coming from the control unit (UP) corresponds to a conduction authorization,
ETAND
. le signal d'état (s2) issu du second détecteur d'état. the status signal (s 2 ) coming from the second status detector
(DKD2) est représentatif de l'état bloqué à la fois du second interrupteur (K2) ET de la seconde diode (D2), et porteur d'un ordre de blocage(DKD 2 ) is representative of the blocked state of both the second switch (K 2 ) AND the second diode (D 2 ), and carries a blocking order
(or, = 0) si :(or, = 0) if:
. le signal logique de pilotage (pil) correspond à un ordre de blocage,. the logic control signal (pil) corresponds to a blocking order,
OU • le signal d'état (s2) est représentatif de l'état conducteur du second interrupteur (K2) OU de l'état conducteur de la seconde diode (D2),OR • the status signal (s 2 ) is representative of the conductive state of the second switch (K 2 ) OR of the conductive state of the second diode (D 2 ),
- la seconde interface logique (LOG 2) est agencée pour recevoir le signal d'état (s,) issu du premier détecteur d'état (DKD,), ladite interface étant adaptée pour délivrer vers le second circuit d'adaptation (AD2) un signal logique de conduction (or2) porteur d'un ordre de conduction (or = 1) si et seulement si :- the second logic interface (LOG 2) is arranged to receive the status signal (s,) coming from the first state detector (DKD,), said interface being adapted to deliver to the second adaptation circuit (AD 2 ) a logic conduction signal (or 2 ) carrying a conduction order (or = 1) if and only if:
. le signal logique de pilotage (pil) issu de l'unité de pilotage (UP) correspond à une autorisation de conduction, ET. the logic control signal (pil) coming from the control unit (UP) corresponds to a conduction authorization, AND
. le signal d'état (s,) issu du premier détecteur d'état (DKD,) est représentatif de l'état bloqué à la fois du premier interrupteur (K,) ET de la première diode (D<|). et porteur..d'un ordre de blocage (or2 = 0) si :•. the state signal (s,) coming from the first state detector (DKD,) is representative of the blocked state of both the first switch (K,) AND the first diode (D< | ). and bearer...of a blocking order (or 2 = 0) if:•
. le signal logique de pilotage (pil) correspond à un ordre de blocage, OU. the logic control signal (pil) corresponds to a blocking order, OR
. le signal d'état (s,) est représentatif de l'état-, conducteur du premier interrupteur (K,) OU de l'état conducteur de la première diode (D,).. the state signal (s,) is representative of the conductive state of the first switch (K,) OR the conductive state of the first diode (D,).
2/ - Convertisseur selon la revendication 1, caractérisé en ce que :2/ - Converter according to claim 1, characterized in that:
- un circuit retard (RET2) est intercalé entre la première interface logique (LOG,) et le second détecteur d'état (DKD2) en vue d'introduire un retard (r2) sur le signal d'état (s2) et de délivrer vers la première interface logique un signal d'état retardé (s'2),- a delay circuit (RET 2 ) is inserted between the first logic interface (LOG,) and the second state detector (DKD 2 ) in order to introduce a delay (r 2 ) on the status signal (s 2 ) and deliver to the first logical interface a delayed status signal (s' 2 ),
- un circuit retard (RET,) est intercalé entre la seconde interface logique (L0G2) et le premier détecteur d'état (DKD-,) en vue d'introduire un retard (r,) sur le signal d'état (s,) et de délivrer vers la seconde interface logique un signal d'état retardé (s',).- a delay circuit (RET,) is inserted between the second logic interface (L0G 2 ) and the first state detector (DKD-,) in order to introduce a delay (r,) on the status signal (s ,) and to deliver a delayed status signal (s',) to the second logical interface.
3/ - Convertisseur selon la revendication 2, caractérisé en ce que les deux circuits retards (RET,, BET2) sont adaptés pour introduire des retards (r,, r2) égaux sur les signaux d'état (s,, s2). 4/ - Convertisseur selon l'une des revendications 1, 2 ou 3> caractérisé en ce qu'il comprend :3/ - Converter according to claim 2, characterized in that the two delay circuits (RET,, BET 2 ) are adapted to introduce delays (r,, r 2 ) equal to the status signals (s,, s 2 ). 4/ - Converter according to one of claims 1, 2 or 3 > characterized in that it comprises:
- une première source de courant impulsionnelle (J,) associée au premier interrupteur (K,) pour forcer l'apparition d'une tension directe (v,) entre ses électrodes de puissance après polarisation de l'électrode de commande dudit interrupteur dans le sens du blocage,- a first pulse current source (J,) associated with the first switch (K,) to force the appearance of a direct voltage (v,) between its power electrodes after polarization of the control electrode of said switch in the direction of blockage,
- une seconde source de commande impulsionnelle (J2) associée au second interrupteur (K2) pour forcer l'apparition d'une tension directe (v ) entre ses électrodes de puissance après polarisation de l'électrode de commande dudit interrupteur dans le sens du blocage.- a second pulse control source (J 2 ) associated with the second switch (K 2 ) to force the appearance of a direct voltage (v) between its power electrodes after polarization of the control electrode of said switch in the direction of blocking.
5/ - Convertisseur selon la revendication 4, caractérisé en ce que chaque source de courant impulsionnelle (Ji, J2) comprend une sortie de puissance connectée à la cathode de la diode correspondante (D-,, D2) et une entrée de commande connectée à la sortie de l'interface logique correspondante (LOG,, L0G-) en vue d'engendrer une impulsion de courant (j,, j2) en présence d'un ordre de blocage (or, = 0, or = 0) issu de ladite interface logique.5/ - Converter according to claim 4, characterized in that each pulse current source (Ji, J 2 ) comprises a power output connected to the cathode of the corresponding diode (D-,, D 2 ) and an input of control connected to the output of the corresponding logic interface (LOG,, L0G-) in order to generate a current pulse (j,, j 2 ) in the presence of a blocking order (or, = 0, or = 0) from said logical interface.
6/ - Convertisseur selon l'une des-, revendications 4 ou 5, caractérisé en ce qu'un circuit retard (TEMP,, TEMP2) est associé à chaque source de courant impulsionnelle (J,, J-) en vue de déclencher l'impulsion de courant avec un retard prédéterminé (b,, b2) après apparition d'un ordre de blocage (or, = 0, or2 = 0) à la sortie de l'interface logique correspondante (LOG,, L0G2), chaque source de courant étant du type source de courant limitée en tension.6/ - Converter according to one of claims 4 or 5, characterized in that a delay circuit (TEMP,, TEMP 2 ) is associated with each pulse current source (J,, J-) in order to trigger the current pulse with a predetermined delay (b,, b 2 ) after appearance of a blocking order (or, = 0, or 2 = 0) at the output of the corresponding logic interface (LOG,, L0G 2 ), each current source being of the voltage limited current source type.
7/ - Convertisseur selon la revendication 6, caractérisé en ce que les circuits retards (TEMP,, TEMP2) associés aux deux sources de courant impulsionnelles (J,, J2) sont adaptés pour introduire des retards (b,, b ) égaux sur les ordres de blocage issus des interfaces logiques (LOG,, L0G2). 8/ - Convertisseur selon l'une des revendications 1 à 7, dans lequel chaque détecteur d'état (DKD,, DKD2) comprend :7/ - Converter according to claim 6, characterized in that the delay circuits (TEMP,, TEMP 2 ) associated with the two pulse current sources (J,, J 2 ) are adapted to introduce delays (b,, b) equal on the blocking orders coming from the logical interfaces (LOG,, L0G 2 ). 8/ - Converter according to one of claims 1 to 7, in which each state detector (DKD,, DKD 2 ) comprises:
. un comparateur de tension (COMP,, COMP-) agencé pour comparer la tension inverse (v,, v2) aux bornes de la diode correspondante (D,, D2) avec une tension de référence (vf,, vf2) supérieure à la tension de saturation des interrupteurs statiques, et inférieure à la tension (e) aux bornes de la source de tension (E),. a voltage comparator (COMP,, COMP-) arranged to compare the reverse voltage (v,, v 2 ) across the corresponding diode (D,, D 2 ) with a reference voltage (v f ,, v f2 ) greater than the saturation voltage of the static switches, and less than the voltage (e) across the voltage source (E),
. un inverseur (INV,, INV2) agencé pour recevoir le signal logique de commande issu de l'interface logique (LOG, , L0G2) en vue de délivrer un signal complémentaire ,. an inverter (INV,, INV 2 ) arranged to receive the logic control signal coming from the logic interface (LOG,, L0G 2 ) in order to deliver a complementary signal,
. une porte ET logique (AND,, AND2) agencée pour recevoir le signal issu du comparateur (COMP,, COMP-) et le signal complémentaire issu de l'inverseur (INV,, INV2) en vue de délivrer le signal d'état (s-,, s2). . a logical AND gate (AND,, AND 2 ) arranged to receive the signal from the comparator (COMP,, COMP-) and the complementary signal from the inverter (INV,, INV 2 ) in order to deliver the signal state (s-,, s 2 ).
EP19920916067 1991-07-29 1992-07-16 Static semiconductor converter for converting electrical energy Withdrawn EP0550731A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9109710 1991-07-29
FR9109710A FR2680056B1 (en) 1991-07-29 1991-07-29 STATIC ELECTRICAL POWER CONVERTER WITH SEMICONDUCTORS.

Publications (1)

Publication Number Publication Date
EP0550731A1 true EP0550731A1 (en) 1993-07-14

Family

ID=9415755

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19920916067 Withdrawn EP0550731A1 (en) 1991-07-29 1992-07-16 Static semiconductor converter for converting electrical energy

Country Status (3)

Country Link
EP (1) EP0550731A1 (en)
FR (1) FR2680056B1 (en)
WO (1) WO1993003537A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502610A (en) * 1993-09-02 1996-03-26 Micrel, Inc. Switching regulator having high current prevention features
AT402245B (en) * 1994-03-02 1997-03-25 Siemens Ag Oesterreich CONTROL CIRCUIT FOR TWO TRANSISTORS IN SERIES
JP3459142B2 (en) * 1995-08-09 2003-10-20 ソニー株式会社 Drive pulse output limiting circuit
DE19604341C2 (en) * 1996-02-07 1998-07-02 Fraunhofer Ges Forschung Device for controlling switching elements, in particular MOS-FETS in pairs of bridges
JP4053425B2 (en) 2001-02-06 2008-02-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Synchronous DC-DC converter
GB0314563D0 (en) * 2003-06-21 2003-07-30 Koninkl Philips Electronics Nv Dead time control in a switching circuit
GB2455568A (en) * 2007-12-14 2009-06-17 Eltek Valere As Protection system for a resonant converter with synchronous rectification
CN110557106B (en) * 2019-08-14 2023-09-05 成都芯源系统有限公司 Switch unit turn-off protection circuit and protection method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852656A (en) * 1974-04-19 1974-12-03 Gen Motors Corp Inverter fault protection and frequency limiting circuit
US4641231A (en) * 1985-12-06 1987-02-03 General Electric Company Apparatus and method for failure testing of a control turn-off semiconductor
DD290305A5 (en) * 1989-12-04 1991-05-23 Veb Elektroprojekt Und Anlagenbau Berlin,De PROCESS FOR THE PROTECTION OF ELECTRONIC SWITCHES IN SELF-LEADED TERMINALS

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9303537A1 *

Also Published As

Publication number Publication date
FR2680056A1 (en) 1993-02-05
FR2680056B1 (en) 1994-05-27
WO1993003537A1 (en) 1993-02-18

Similar Documents

Publication Publication Date Title
EP0082071B1 (en) Device for the commutation of a dc voltage source with at least a controlled switch, and commutation aid circuit for such a device
EP0647456A1 (en) Implantable defibrillator with an optically insulated electroshock generator
EP0002983A1 (en) Power control circuit and an intermittent voltage supply using such a circuit
EP3096456B1 (en) Bidirectional power switch with improved switching performance
FR2654876A1 (en) DEVICE FOR CHARGING ELECTRICAL ENERGY ACCUMULATION MEANS, PROVIDED WITH MEANS FOR CONTROLLING THIS CHARGE.
EP0550731A1 (en) Static semiconductor converter for converting electrical energy
FR3034924A1 (en) ALTERNATIVE-CONTINUOUS CONVERTER WITH CURRENT CURRENT LIMITATION
FR2601831A1 (en) OVERCURRENT PROTECTION CIRCUIT FOR POWER TRANSISTORS
FR2556905A1 (en) CONTROL CIRCUIT FOR POWER FIELD EFFECT TRANSISTOR
FR2786629A1 (en) CONTROL CIRCUIT OF A SWITCH WITH SEMICONDUCTOR COMPONENTS OPERATING AS AN ALTERNATIVE
FR2572600A1 (en) ELECTRONIC VOLTAGE STABILIZER, PARTICULARLY FOR AUTOMOBILE USE, WITH PROTECTION AGAINST TRANSIENT OVERVOLTAGES OF POLARITY OPPOSITE TO THAT OF THE GENERATOR
EP3417535B1 (en) Device for controlling an inverter and electrical system including such a controlling device
EP0022380B1 (en) Switched-mode power supply combined with a television receiver&#39;s line deflection circuit and controlled by variable phase-shifting
EP0619637B1 (en) Protection of an automobile three-phase alternator
FR2700647A1 (en) Static switch with integrated protection for coupling a load to an electrical source, comprising a bipolar transistor with insulated gate.
FR2654878A1 (en) IMPULSE CHARGE POWER SUPPLY SYSTEM PROVIDED WITH MEANS FOR DETERMINING THE ELECTRICAL ENERGY THAT CAN BE REFLECTED BY THE LOAD.
EP0101629B1 (en) Static electric energy conversion unit with semiconductors
WO1985005512A1 (en) Interface for piloting an electronic static switch with controllable locking
EP1564874A1 (en) Arc welding unit with power source and inverter
FR2515443A1 (en) TRANSFORMER COUPLING EXCITATION MOUNTING
FR2669477A1 (en) LOW FREQUENCY FREQUENCY SWITCHING CONTROL CIRCUIT FOR FIELD EFFECT TRANSISTORS AND BIPOLAR ISOLATED GRID TRANSISTORS.
EP0261018B1 (en) Voltage frequency auto-piloted converter
EP0119927B1 (en) High voltage amplifier for a capacitive load
FR2570561A1 (en) POWER AMPLIFIER OPERATING AT HIGH SPEED AND USED FOR CONTROLLING INDUCTIVE LOADS
EP2751917B1 (en) High-power converter comprising low-power switches and a switch-control device for generating a pulse with a reference value and at least two control values

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19930315

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LI LU MC NL SE

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19950201