DE9419617U1

DE9419617U1 - MOS-Leistungstransistor

Info

Publication number: DE9419617U1
Application number: DE9419617U
Authority: DE
Original assignee: IC Haus GmbH
Current assignee: IC Haus GmbH
Priority date: 1994-12-07
Filing date: 1994-12-07
Publication date: 1996-04-04
Anticipated expiration: 2004-12-08
Also published as: DE19545599A1

Description

94IC326DEG

MOS-Leistunqstransistor

Die Erfindung betrifft einen MOS-Leistungstransistor nach dem Oberbegriff des Anspruchs 1.

Auf vielen industriellen Einsatzgebieten und

insbesondere auch bei Kraftfahrzeugen besteht der Wunsch nach einem sogenannten High-End-Treiber in MOS-Ausführung, der einen möglichst kleinen Einschaltwiderstand hat und hohe Ströme im Amperebereich führen kann. Ein solcher High-End-Treiber wird direkt an die positive Versorgungsspannung angeschlossen und treibt eine Last, die einseitig an der negativen Versorgungsspannung liegt, beispielsweise bei einem Verbraucher in einem Kraftfahrzeug an Masse. High-End-Treiber können in bekannter Weise als D-MOS-Transistoren ausgeführt werden. Zur Ansteuerung ist dann aber am Gate eine positive Spannung erforderlich, die höheres Potential besitzt (positiver ist) als die positive Versorgungsspannung. Dazu muß auf dem Chip eine Kunstschaltung in Form beispielsweise einer Ladungspumpe hinzugefügt werden, die mit geschalteten Kondensatoren und einem ansteuernden Oszillator diese positivere Spannung erzeugt.

Eine andere bekannte Möglichkeit besteht darin, als High-End-Treiber einen P-Kanal-MOS-Transistor einzusetzen, der sich mit einer Spannung ansteuern läßt, die weniger positiv als die positive Versorgungsspannung ist. Ein solcher Transistor läßt sich aber nur bis zu Strömen von maximal etwa 100 mA und Einschaltwiderständen > 2,5 Ohm mm² ausführen.

Der Erfindung liegt die Aufgabe zugrunde, einen MOS-

Leistungstransistor zu schaffen, der sich besonders vorteilhaft als High-End-Treiber einsetzen läßt und mit einer Spannung ansteuerbar ist, die niedriger als die höchste Versorgungsspannung ist. Die Lösung der Aufgabe ist im Anspruch 1 gekennzeichnet.

Die Erfindung macht sich den Umstand zunutze, daß einem MOS-Transistor bei üblichem Aufbau einer integrierten Schaltung immer auch zusätzlich ein Bipolar-Transistor zugeordnet ist, bei dem die Source als Emitter dient, der BuIk-Bereich als Basis und der Drain-Bereich als Kollektor. Normalerweise wird die integrierte Schaltung mit dem oder den MOS-Transistoren immer so betrieben, daß der bzw. die bipolaren Transistoren sperren. Es treten sonst unerwünschte Effekte und Belastungen bis zum gefürchteten Latch-üp auf. Dabei bildet der bipolare Transistor zusammen mit weiteren Zonen einen Thyristor, der nach einmaligem Einschalten nicht wieder ausgeschaltet werden kann. Im Falle der vorliegenden Erfindung wird jedoch dafür gesorgt, daß der über den bipolaren Transistor fließende Kollektorstrom den Drainstrom des MOS-Transistors verstärkt, so daß insgesamt ein High-End-Treiber geschaffen werden kann, der bei niedrigem Einschaltwiderstand in gewünschter Weise hohe Ströme im Amperebereich führen kann.

Die Erfindung läßt sich zwar insbesondere bei High-End-Treibern anwenden, kann jedoch auch bei Low-End-Treibern eingesetzt werden. Für beide Fälle werden nachfolgend Ausführungsbeispiele beschrieben.

Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche. So kann mit Vorteil zur Ansteuerung des Bipolar-Transistors ein weiterer MOS-Transistor vorgesehen sein, derart, daß die Gesamtansteuerleistung nicht wesentlich höher ist als bei einem MOS-Leistungstransistor. Dabei liefert zweckmäßig die Source-Drain-Strecke des weiteren MOS-Transistors den Basisstrom des Bipolar-Transistors. Der Basisstrom kann zusätzlich dem Ausgangsstrom zugeführt werden.

Mit Vorteil ist der weitere MOS-Transistor im gleichen BuIk-Bereich wie der MOS-Leistungstransistor angeordnet.

Zur weiteren Erhöhung des lieferbaren Stroms und zur weiteren Erniedrigung des Einschaltwiderstandes ist in weiterer Ausbildung der Erfindung vorgesehen, daß der Bulk-Bereich in einer Wanne mit entgegengesetztem Leitfähigkeitstyp angeordnet ist, so daß ein zusätzlicher Bipolar-Transistor mit der Source als Emitter, Bulk als Basis und der Wanne als Kollektor gebildet wird, dessen Basis parallel zur Basis des weiteren Bipolar-Transistors angesteuert wird und der einen zusätzlichen Kollektorstrom parallel zum Drainstrom führt. Der zusätzliche Bipolartransistor führt dann einen Kollektorstrom, der vertikal in Richtung zur Wanne fließt und durch Addition zum Drainstrom des MOS-Transistors und zum Kollektorstrom seines zugeordneten Bipolartransistors eine höhere Strombelastbarkeit bei kleinerem Einschaltwiderstand ermöglicht.

Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen beschrieben. Es zeigen:

Fig. 1 die Prinzipschaltung eines ersten

Ausführungsbeispiels der Erfindung, dargestellt als High-End-Treiber;

Fig. 2 die Prinzipschaltung eines weiteren

Ausführungsbeispiels der Erfindung, dargestellt als Low-End-Treiber;

Fig. 3 schematisch und im Schnitt die praktische Ausführungsbeispiels nach Fig. 1;

Fig. 4 schematisch und im Schnitt die praktische Ausführung des Ausführungsbeispiels nach Fig. 2.

Die Schaltungsanordnung nach Fig. 1 weist einen p-Kanal-MOS-Leistungstransistor Ml auf, dessen Source am äußeren Source-Anschluß S und dessen Drain am äußeren Drain-Anschluß D liegen. Parallel zur Source-Drain-Strecke des MOS-Transistors Ml ist die Emitter-Kollektorstrecke eines pnp-Bipolar-

Transistors QHl geschaltet. Der Drainstrom I_D des Transistors Ml und der Kollektorstrom I_c des Transistors QMl fließen also parallel zwischen dem äußeren Source- und Drain-Anschluß.

Die Ansteuerung des MOS-Transistors Ml erfolgt direkt an dessen Gate über den äußeren Gate-Anschluß G. Die Ansteuerspannung liegt parallel am Gate eines weiteren p-Kanal-MOS-Transistors M2 an, dessen Source mit der Basis und dessen Drain mit dem Kollektor des Bipolar-Transistors QMl verbunden sind. Der weitere MOS-Transistor M2 steuert also den Bipolar-Transistor gleichsinnig zum MOS-Leistungstransistor Ml und sorgt dafür, daß die Ansteuerleistung am äußerem Gate-Anschluß G klein bleibt.

Fig. 3 zeigt die praktische Verwirklichung der

Schaltung gemäß Fig. 1 in einem IC. Eine &eegr;-leitende Insel 1 als Bulk-Bereich wird durch eine p-leitende Diffusionszone 2 begrenzt. Zwischen der Insel 1 und dem p-leitenden Substrat 3 befindet sich eine eindiffundierte n+ Zone, die in bekannter Weise Verlustströme im Substrat 3 verhindert und niederohmige Anschlüsse ermöglicht.

Der MOS-Leistungstransistor Ml wird durch eine p-Source-Zone 5, eine p-Drain-Zone 6 und ein nur schematisch dargestelltes Gate 7 gebildet. Unter dem Gate 7 entsteht dann bei Ansteuerung ein p-Kanal, über den der Drainstrom I_D in Form von Löchern als Majoritätsladungsträger fließt.

Die Source-Zone 5 bildet gleichzeitig den Emitter des Bipolar-Transistors QMl, dessen Kollektor die Drain-Zone 6 und dessen Basis die Insel 1 sind. Der zwischen dem Emitter 5 und dem Kollektor 6 des Transistors QMl fließende Kollektorstrom I<-. ist in Form von Löchern als Minoritätsladungsträger schematisch durch einen Pfeil dargestellt. Er fließt also sozusagen unterhalb des Drainstroms Iq im Bulckbereich der Insel 1.

Der weitere MOS-Transistor M2 besitzt gemeinsam mit dem Transistor Ml eine Drain-Zone 6, ferner eine p-leitende Source-Zone 8 und ein Gate 9, das elektrisch mit dem Gate 7

sowie dem äußeren Gate-Anschluß G verbunden ist. Die Source-Zone 8 ist elektrisch über eine Leitung 10 und eine Kontaktdiffusion 11 mit dem Material der Insel 1 und damit mit der Basis des Bipolar-Transistors QMl verbunden.

Beim Ausführungsbeispiel gemäß Fig. 2 und 4 liegt der n-Kanal-MOS-Leistungstransistor Ml mit seiner Source am äußeren Source-Anschluß S, mit dem Drain am äußeren Drain-Anschluß D und mit dem Gate am äußeren Gate-Anschluß G. Anstelle des Bipolar-Transistors QMl gemäß Fig. 1 sind zwei parallel geschaltete npn-Bipolartransistoren QLMl und QVMl vorgesehen, deren Emitter-Kollektorstrecke parallel zur Source-Drain-Strecke des Transistors Ml liegt, so daß sich deren Kollektorströme I_CL und I_cv zum Drainstrom I_D des Transistors Ml addieren. Die Basis-Ansteuerung der Bipolar-Transistoren QLMl und QVMl erfolgt mit Hilfe eines weiteren n-Kanal-MOS-Transistors M2, der den Transistor M2 gemäß Fig. 1 entspricht.

Gemäß Fig. 4 ist wiederum auf einem p-Substrat 3 eine &eegr;-leitende Insel oder Wanne 1 durch p-Diffusionen 2 abgegrenzt. Innerhalb der Insel oder Wanne 1 befindet sich ein eindiffundierter, p-leitender Bulk-Bereich 12. Dieser Bereich enthält die beiden MOS-Transistoren Ml und M2, wobei gegenüber dem Ausführungsbeispiel nach Fig. 3 lediglich die Leitfähigkeitstypen vertauscht sind. Es wurden daher die gleichen, aber gestrichenen Bezugszeichen wie in Fig. 3 benutzt.

Wie bei dem Ausführungsbeispiel nach Fig. 1 und 3 ist ein Bipolar-Transistor QLMl gebildet, dessen Kollektor durch die Drain-Zone 6' und dessen Emitter durch die Source-Zone 5' gebildet wird. Die Basis des Transistors QLMl ist der Bulk-Bereich 12. Der Kollektorstrom I_CL des Transistors QLMl ist schematisch als bogenförmiger Pfeil dargestellt. Der parallele Bipolar-Transistor QVMl wird durch die Source-Zone 5' als Emitter, die Insel oder Wanne 1 als Kollektor und den Bulk-Bereich 12 als Basis gebildet. Der Kollektorstrom I_cv des

Transistors QVMl, der durch einen vertikalen Pfeil dargestellt ist, fließt dann vertikal im Gegensatz zum im wesentlichen lateral fließenden Kollektorstrom I_CL des Transistors QLMl. Die Verbindung zum Material der Insel oder Wanne 1 und damit zum Kollektor des Transistor QVMl erfolgt mittels einer n+ Diffusion 13 und einer Verbindungsleitung 14 zum äußeren Drain-Anschluß D.

Claims

• · · ■" &diams; ■ Schutzansprüche:

1. MOS-Leistungstransistor mit einer Source (S) und einem Drain (D) in einem Bulk-Bereich (1) mit umgekehrten Leitfähigkeitstyp und einem Gate (G) über einem Kanal zwischen Source und Drain,

dadurch gekennzeichnet, daß

der durch die Source (5, 5') als Emitter, Bulk (1) als Basis und Drain (6, 6') als Kollektor gebildete Bipolar-Transistor (QMl, QLMl) an seiner Basis gemeinsam mit dem Gate (7) des MOS-Transistors (Ml) angesteuert wird und einen Kollektorstrom (Iq, I_CL) parallel zum Drainstrom (Iq) führt.

2. Transistor nach Anspruch 1,

dadurch gekennzeichnet, daß zur Ansteuerung des Bipolar-Transistors (QMl, QLMl) ein weiterer MOS-Transistor (QM2) vorgesehen ist.

3. Transistor nach Anspruch 2,

dadurch gekennzeichnet, daß die Source-Drain-Strecke des weiteren MOS-Transistors (M2) den Basisstrom des Bipolar-Transistors (QMl; QLMl, QVMl) liefert.

4. Transistor nach Anspruch 3,

dadurch gekennzeichnet, daß der Basisstrom dem Ausgangsstrom zugeführt wird.

5. Transistor nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß der weitere MOS-Transistor (M2) im gleichen Bulk-Bereich (1, 12) wie der MOS-Leistungstransistor (Ml) angeordnet ist.

6. Transistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Bulk-Bereich (12) in einer Wanne (1) mit entgegengesetztem Leitfähigkeitstyp angeordnet ist, so daß ein zusätzlicher Bipolar-Transistor (QVMl) mit der

Source (5') als Emitter, Bulk (12) als Basis und der Wanne (1) als Kollektor gebildet ist, dessen Basis parallel 2ur Basis des weiteren Bipolar-Transistors (QLMl) angesteuert ist und einen zusätzlichen Kollektorstrom (lev) parallel zum Drainstrom (I_D) führt.