DE69309519T2

DE69309519T2 - Volldifferentieller spannungsgesteuerter Oszillator des Relaxationstyps und Verfahren zu dessen Betrieb

Info

Publication number: DE69309519T2
Application number: DE69309519T
Authority: DE
Inventors: H Spence Jackson
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1992-02-18
Filing date: 1993-01-25
Publication date: 1997-11-13
Anticipated expiration: 2013-01-26
Also published as: JPH0645878A; US5194831A; DE69309519D1; EP0556596A1; EP0556596B1

Description

Hintergrund der Erfindung

Spannungsgesteuerte Oszillatoren (VCOs) sind in einer Vielfalt von elektrischen Schaltungen nützlich. Beispielsweise sind VCOS Baublöcke für Phasenregelkreise (PLLs), die in FM- Empfängern und in anderen Kommunikationssystemen verwendeten werden. Ein VCO empfängt eine Eingangsspannung und erzeugt ein Ausgangssignal mit einer Frequenz, die proportional zur Eingangsspannung ist.
Im Stand der Technik sind verschiedene Typen von VCOs bekannt. Ein Typ ist ein kristallgesteuerter VCO. Der Kristall- VCO umfaßt einen Inverter, der mit den Anschlüssen eines Kristalls verbunden ist. Eine Kapazität hat einen ersten Anschluß, der an einen ersten Anschluß des Kristalls angeschlossen ist, und einen anderen Anschluß, der an die Eingangsspannung angeschlossen ist. Eine zweite Kapazität hat einen ersten Anschluß, der an den zweiten Anschluß des Kristalls angeschlossen ist, und einen anderen Anschluß, der an eine negative Versorgungsspannung angeschlossen ist. Ein Varaktor ist zwischen dem zweiten Anschluß der ersten Kapazität und der negativen Versorgung sspannung angeschlossen.
Ein anderer Typ ist eine Modifikation eines Ringoszillators. Ein Ringoszillator umfaßt eine ungerade Anzahl von Inversionsstufen. Der Ausgang der letzten Stufe ist an den Eingang der ersten Stufe angeschlossen. Eine Oszillation tritt auf, da ein gegebener logischer Zustand am Eingang einer ersten Inversionsstufe durch eine ungeradzahlige Anzahl von Inversionsstufen propagiert. Ein gegenüber der ursprünglichen Eingabe in die erste Stufe invertiertes Signal wird möglicherweise dem Eingang der ersten Stufe zugeführt. Der Ausgang der letzten Stufe oszilliert somit mit einer Frequenz, die durch die Propagationsverzögerung durch alle Stufen bestimmt ist. Ein Ringoszillator kann dadurch zu einem VCO gemacht werden, daß die Verzögerung proportional zu der Eingangsspannung ist. Wenn beispielsweise eine Komplementär-Metall-Oxid-Halbleiter(CMOS-)Technologie verwendet wird, umfaßt jede Inverterstufe einen Standard-CMOS-Inverter. Der Ringoszillator VCO umfaßt einen zusätzlichen Transistor in dem CMOS-Inverter. Ein P- oder N-Kanal-Transistor ist zwischen die Quelle des Transistors von demselben Leitfähigkeitstyp und der quellseitigen Versorgung angeschlossen. Die Eingangsspannung wird dann an das Gate des zusätzlichen Transistors angelegt, womit die Schaltgeschwindigkeit gesteuert wird.
Ein weiterer bekannter Typ eines Oszillators ist ein Relaxationsoszillator. Der Relaxationsoszillator basiert auf den Aufladezeiten einer Kapazität, um die Frequenz des Ausgangssignals zu bestimmen. Wenn die Eingangsspannung variiert, variiert die Aufladung des Kondensators in ähnlicher Weise.
Jeder dieser bekannten Oszillatoren hat Probleme beim Betrieb, die noch kritischer werden, wenn die Leistungsfähigkeit für die integrierten Schaltungen erhöht werden und die Kosten verringert werden. Die Ring- und Relaxationsoszillator-VCOs sind anfällig in Bezug auf rausch-induzierten Jitter im Ausgangssignal. Der Kristall-VCO erfordert sowohl einen externen Kristall als auch einen Varaktor, welche sowohl die Komponentenkosten als auch den Pin-Count betreffend sehr teuer sind. Demgemäß sind neue VCO-Designs mit einer Intoleranz gegenüber durch rausch-induzierten Jitter und niedrigen Kosten erforderlich.
Wakayama et al. offenbaren in "A 30-MHz Low-Jitter High- Linearity CMOS Voltage-Controlled Oscillator", IEEE Journal of Solid State Circuits, Vol 22, Nr. 6 (Dezember 1987), Seiten 1074-1081, einen spannungsgesteuerten Oszillator gemäß dem Oberbegriff der Ansprüche 1 und 8, wobei der Oszillator eine Vor-Transkonduktanzschaltung verwendet. Die bekannte Transkonduktanzschaltung nimmt eine Eingangsspannung auf und liefert als Antwort einen Eintakt-Ausgangsstrom für einen VCO.

Zusammenfassung der Erfindung

Gemäß einem ersten Aspekt der Erfindung wird geschaffen ein volldifferentieller spannungsgesteuerter Oszillator vom Relaxationstyp, umfassend eine Ladekapazität mit einem ersten und zweiten Anschluß, einen Komparator mit einem ersten und zweiten Eingang, die entsprechend an den ersten und zweiten Anschluß der Ladekapazität gekoppelt sind, um als Antwort darauf ein drittes und viertes Ausgangssignal zu schaffen, wobei der Komparator eine vorbestimmte Hysterese hat, eine Einrichtung zum Latchen des dritten und vierten Ausgangssignals, um das erste und zweite Ausgangssignal des spannungsgesteuerten Oszillators vom Relaxationstyp zu schaffen, und einen Transkonduktanzverstärker zum Aufnehmen einer Eingangsspannung, gekennzeichnet durch: einen Transkonduktanzverstärker, der als Antwort einen ersten und zweiten differentiellen Strom entsprechend an den ersten und zweiten Ausgangsanschluß liefert; und eine Einrichtung zum selektiven Koppeln als Antwort auf das erste und zweite Ausgangssignal des spannungsgesteuerten Oszillators vom Relaxationstyp, von entweder dem ersten Ausgangsanschluß des Transkonduktanzverstärkers mit dem ersten Anschluß der Ladekapazität und dem zweiten Ausgangsanschluß des Transkonduktanzverstärkers mit dem zweiten Anschluß der Ladekapazität, oder dem ersten Ausgangsanschluß des Transkonduktanzverstärkers mit dem zweiten Anschluß der Ladekapazität und dem zweiten Ausgangsanschluß des Transkonduktanzverstärkers mit dem ersten Anschluß der Ladekapazität.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren, wie es in Anspruch 8 beansprucht ist, geschaffen.

Kurze Beschreibung der Zeichnungen

Fig. 1 stellt in teilweise schematischer Form und teilweise logischer Diagrammform einen spannungsgesteuerten Oszillator(VCO-)Kern vom Relaxationstyp gemäß dem Stand der Technik dar.
Fig. 2 stellt in teilweise schematischer Form und teilweise logischer Diagrammform eine bevorzugte Ausführungsform eines voll differentiellen VCO vom Relaxationstyp gemäß der vorliegenden Erfindung dar.
Fig. 3 stellt in teilweise schematischer Form und teilweise logischer Diagrammform den Transkonduktanzverstärker von Fig. 2 dar.
Fig. 4 stellt in teilweise schematischer Form und teilweise logischer Diagrammform den Komparator mit Hysterese von Fig. 2 dar.

Detaillierte Beschreibung einer bevorzugten Ausführungsform der Erfindung

Fig. 1 stellt in teilweise schematischer Form und in teilweise logischer Diagrammform einen spannungsgesteuerten Oszillator-(VCO-)Kern 20 vom Relaxationstyp gemäß dem Stand der Technik dar. Der VCO-Kern 20 wurde von Wakayama und Abidi in "A 30-MHz Low-Jitter High Linearity CMOS Voltage Controlled Oscillator", IEEE Journal of Solid State Circuits, Vol SC- 22, Nr. 6, Dezember 1987, Seiten 1074-1081, offenbart. Der VCO-Kern 20 umfaßt NPN-Transistoren 21 und 22, N-Kanaltransistoren 23 und 24, eine Kapazität 25, einen N-Kanaltransistor 26 und Inverter 27 und 28. Jeder Transistor 21 und 22 hat einen Kollektor, der mit einem Spannungsversorgungsanschluß, der als "VDD" bezeichnet ist, verbunden ist, eine Basis, und einen Emitter, wobei die Emitter der Transistoren 21 und 22 entsprechend Signale, die mit "VRAMP-" und VRAMP+" bezeichnet sind, liefern. VDD ist ein etwas höher positiver Energieversorgungsanschluß, typischerweise mit 5,0 Volt. Der Transistor 23 hat eine Senke, die mit dem Emitter des Transistors 21 verbunden ist, ein Gate zum Empfangen eines Taktsignals, das als "CLK+" bezeichnet ist, und eine Quelle. Der Transistor 24 hat eine Senke, die an den Emitter des Transistors 22 angeschlossen ist, ein Gate zum Empfangen eines Taktsignals, das mit "CLK-" bezeichnet ist, und eine Quelle, die an die Quelle des Transistors 23 angeschlossen ist. Die Kapazität 25 hat einen ersten Anschluß, der an den Emitter des Transistors 21 angeschlossen ist, und einen zweiten Anschluß, der an den Emitter des Transistors 22 angeschlossen ist. Der Transistor 26 hat eine Senke, die an die Quellen der Transistoren 23 und 24 angeschlossen ist, ein Gate, um ein Signal, das mit "IBIAS" bezeichnet ist, zu empfangen, und eine Quelle, die an einen Energieversorgungsanschluß, der mit "VSS" bezeichnet ist, angeschlossen ist. VSS ist ein etwas höher negativer Energieversorgungsspannungsanschluß und liegt typischerweise bei null Volt. Der Inverter 27 hat einen Eingangsanschluß, um das Signal CLK+ zu empfangen, und einen Ausgangsanschluß, der an die Basis des Transistors 21 angeschlossen ist. Der Inverter 28 hat einen Eingangsanschluß, um das Signal CLK- zu empfangen, und einen Ausgangsanschluß, der an die Basis des Transistors 21 angeschlossen ist.
Die Signale CLK+ und CLK- sind Ausgangssignale des VCO, von dem der VOO-Kern 20 ein Teil ist, und sie sind im wesentlichen komplementär. IBIAS ist eine Spannung, die den Transistor 26 vorspannt, so daß er einen Strom, der proportional zu einer Eingangsspannung (nicht gezeigt) leitet. Wenn das Signal CLK+ logisch hochpegelig ist (und das Signal CLK- logisch tiefpegelig ist), ist der Transistor 23 leitend und der Transistor 24 nicht leitend. Der Inverter 28 liefert eine logisch hochpegelige Spannung an der Basis des Transistors 22, wodurch bewirkt wird, daß der zweite Anschluß der Kapazität 25 bei (VDD - VBE) liegt, wobei VBE einen Spannungsabfall einer vorwärts vorgespannten Diode darstellt. Die Transistoren 23 und 26 erniedrigen das Signal VRAMP- (die Spannung an dem ersten Anschluß der Kapazität 25) mit einer Rate, die sowohl durch die Menge des Stroms, der durch den Transistor 26 geleitet wird (der seinerseits von dem Signal IBIAS abhängt), und dem Wert der Kapazität 25 bestimmt ist. Da IBIAS proportional zu der Eingangsspannung ist, wird die Rate, mit der die Kapazität 25 sich auf lädt, durch die Eingangsspannung bestimmt. Wenn VRAMP+ VRAMP- um 2,5 Volt übersteigt, kehrt ein differentielles dynamisches Latch (nicht gezeigt) die logischen Zustände der Signale CLK+ und CLK- um.
Wenn die Komparatorschaltung CLK+ auf einen logischen Tiefpegel und CLK- auf eine logischen Hochpegel schaltet, liefern die Transistoren 21, 24 und 26 einen Stromweg, um die Kapazität 25 in entgegengesetzter Richtung aufzuladen. Außerdem wird das Signal VRAMP+ zusätzliche 2,5 Volt auf ungefähr (VDD - VBE + 2,5) angehoben. Dieser Anhebeeffekt der Kapazität 25 wird verwendet, um einen 5-Volt-Hub der Signale VRAMP- und VRAMP+ zu erzielen.
Ein auf dem VCO-Kern 20 basierender VCO hat eine hohe Sensitivität gegenüber Energieversorgungsrauschen. Die logisch hochpegeligen Spannungen der Inverter 27 und 28 liegen im wesentlichen bei VDD und die logisch hochpegeligen Spannungen von VRAMP+ und VRAMP- werden bei (VDD - VBE) abgegriffen. Somit beeinträchtigt jedes Rauschen auf VDD die Aufladungsrate der Kapazität 25, und daher die Periode der Signale CLK+ und CLK-. Außerdem wird, da die Verstärkung des VCO-Kerns 20 sehr hoch ist, um einen breiten Abstimmbereich zu erhalten, und falls der VCO in einem PLL verwendet wird, jedes Rauschen auf den Schleifenfiltern des PLLs (nicht gezeigt) mit der Verstärkung des VCO-Kerns 20 multipliziert. Somit ist ein neuer VCO mit geringem Jitter, aber außerdem niedriger Energieversorgungssensitivität erforderlich.
Die vorliegende Erfindung schafft einen derartigen VCO. Fig. 2 stellt in teilweise schematischer Form und in teilweise logischer Diagrammform eine bevorzugte Ausführungsform eines volldifferentiellen VCOs vom Relaxationstyp 30 gemäß der vorliegenden Erfindung dar. Der VCO 30 umfaßt im allgemeinen einen Transkonduktanzverstärker (OTA) 31, einen selektiven Schaltabschnitt 32, eine Kapazität 33, einen Komparator mit einer Hysterese 34 und einen Latch-Abschnitt 35. Der selektive Schaltabschnitt 32 umfaßt Transfergatters 40-44. Der Latch-Abschnitt 35 umfaßt NAND-Gates 50-53 und Inverter 54 und 55.
Der OTA 31 hat einen positiven Eingangsanschluß zum Empfangen eines Signals, das als "VIN+" bezeichnet ist, einen negativen Eingangsanschluß zum Empfangen eines Signals, das als "VIN-" bezeichnet ist, einen positiven Ausgangsanschluß zur Lieferung eines Ausgangsstromsignals, das als "I+" bezeichnet ist, und einen negativen Ausgangsanschluß zum Liefern eines Ausgangsstromsignals, das mit "I-" bezeichnet ist. Im selektiven Schaltabschnitt 32 hat das Transfergatter 40 einen ersten Anschluß, der mit dem negativen Ausgangsanschluß des OTA 31 verbunden ist, einen zweiten Anschluß, einen logisch hochpegeligen Steueranschluß (True-Steueranschluß) zum Empfangen eines Signals F1 und einen komplementären Eingangsanschluß zum Empfangen eines Signals, das mit bezeichnet ist. Das Transfergatter 41 hat einen ersten Anschluß, der mit dem positiven Ausgangsanschluß des OTA 31 verbunden ist, einen zweiten Anschluß, der mit dem zweiten Anschluß des Transfergatters 40 verbunden ist, einen hochpegeligen Steueranschluß zum Empfangen eines Signals F2 und einen komplementären Eingangsanschluß zum Empfangen eines Signals, das mit bezeichnet ist. Das Transfergatter 42 hat einen ersten Anschluß, der mit dem negativen Ausgangsanschluß des OTA 31 verbunden ist, einen zweiten Anschluß, einen hochpegeligen Steueranschluß zum Empfangen eines Signals F2 und einen komplementären Eingangsanschluß zum Empfangen eines Signals, das mit bezeichnet ist. Das Transfergatter 43 hat einen ersten Anschluß, der mit dem positiven Ausgangsanschluß des OTA 31 verbunden ist, einen zweiten Anschluß, der mit dem zweiten Anschluß des Transfergatters 42 verbunden ist, einen hochpegeligen Steueranschluß zum Empfangen des Signals F1, und einen komplementären Eingangsanschluß zum Empfangen eines Signals, das mit bezeichnet ist. Die Kapazitiät 33 hat einen ersten Anschluß, der mit den zweiten Anschlüssen der Transfergatter 40 und 41 verbunden ist, und einen zweiten Anschluß, der mit den zweiten Anschlüssen der Transfergatter 42 und 43 verbunden ist. Der Komparator 34 hat einen positiven Eingangsanschluß, der mit den zweiten Anschlüssen der Transfergatter 40 und 41 verbunden ist, einen negativen Eingangsanschluß, der mit den zweiten Anschlüssen der Transfergatter 42 und 43 verbunden ist, einen positiven Ausgangsanschluß und einen negativen Ausgangsanschluß
Im Latch-Abschnitt 35 hat das NAND-Gatter 50 einen ersten Eingangsanschluß, der mit dem positiven Ausgangsanschluß des Komparators 34 verbunden ist, einen zweiten Eingangsanschluß und einen Ausgangsanschluß. Das NAND-Gatter 51 hat einen ersten Eingangsanschluß, der mit dem Ausgangsanschluß des NAND- Gatters 50 verbunden ist, einen zweiten Eingangsanschluß, der mit dem negativen Ausgangsanschluß des Komparators 34 verbunden ist, und einen Ausgangsanschluß, der mit dem zweiten Eingangsanschluß des NAND-Gatters 50 verbunden ist. Das NAND- Gatter 52 hat einen ersten Eingangsanschluß, der mit dem Ausgangsanschluß des NAND-Gatters 50 verbunden ist, einen zweiten Eingangsanschluß und einen Ausgangsanschluß zur Lieferung des Signals F1. Das NAND-Gatter 53 hat einen ersten Eingangsanschluß, der mit dem Ausgangsanschluß des NAND-Gatters 52 verbunden ist, einen zweiten Eingangsanschluß, der mit dem Ausgangsanschluß des NAND-Gatters 51 verbunden ist und einen Ausgangsanschluß, der mit dem zweiten Eingangsanschluß des NAND-Gatters 52 verbunden ist und ein Ausgangssignal F2 daraufliefert. Der Inverter 54 hat einen Eingangsanschluß, der mit dem Ausgangsanschluß des NAND-Gatters 52 verbunden ist und einen Ausgangsanschluß zur Lieferung des Signals F1. Der Inverter 55 hat einen Eingangsanschluß, der mit dem Ausgangsanschluß des NAND-Gatters 53 verbunden ist und einen Ausgangsanschluß zur Lieferung des Signals F2.
Der OTA 31 empfängt eine differentielle Eingangsspannung (zwischen VIN+ und VIN-) und liefert als Antwort differentielle Stromsignale I+ und I-. Wenn die Signale F1 und in ihren entsprechenden logischen Zuständen ("während F1") aktiv sind, werden die Transfergatter 40 und 43 aktiv. Nimmt man an, daß VXN+ > VIN-, ergeben die Ströme I+ und I- zusammen eine positive Aufladung zwischen dem zweiten und dem ersten Anschluß der Kapazität 33. Falls der erste Anschluß der Kapazität 33 als positiver Anschluß und der zweite Anschluß als negativer Anschluß angesehen wird, dann wird alternativ während F1 die Kapazität 33 entladen. Während F2 sind die Transfergatter 41 und 42 aktiv. Nimmt man an, daß VIN+ > VIN-, ergeben die Ströme I+ und I- zusammen eine positive Aufladung zwischen dem ersten und dem zweiten Anschluß der Kapazität 33. Alternativ wird während F2 die Kapazität 33 geladen. Falls allerdings VIN+ < VIN-, dann werden die Perioden der Aufladung und Entladung umgekehrt.
Wenn die Ladung auf der Kapazität 33 einen vorbestimmten Schwellwert übersteigt, detektiert der Koparator 34 eine positive Spannung zwischen seinen positiven und negativen Eingang und schafft eine logisch hochpegelige Spannung an dem positiven Ausgangsanschluß und eine logisch tiefpegelige Spannung an dem negativen Ausgangsanschluß Die NAND-Gatter 50 und 51 bilden einen SR-Flipflop, der als Antwort auf einen logischen Hochpegel an dem positiven Ausgangsanschluß des Komparators 34 gesetzt wird und als Antwort auf einen logischen Hochpegel an dem negativen Ausgangsanschluß des Komparators 34 zurückgesetzt wird. Die NAND-Gatter 52 und 53 arbeiten ähnlich und schaffen als Antwort Signale und . Die Signale und haben ungefähr einen 50%-Tastgrad. Nach Inversion durch die Inverter 54 und 55 haben die Signale F1 und F2 ebenfalls einen Tastgrad, der sehr nahe bei 50 % liegt.
Der VCO 30 verringert im wesentlichen die Energieversorgungsspannungssensitivität. Der OTA 31 und der Komparator 34 sind voll differentiell und haben somit eine hohes Netzunterdrükkungsverhältnis (PSRR) und Gleichtaktuntedrückungsverhältnis (CMRR). Der OTA 31 lädt die Kapazität 33 in bezug auf ihre gemeinsame Gleichtaktspannung anstatt in bezug auf VDD oder VSS. Da der OTA 31 eine Gleichtaktrückkopplung umfaßt, wird jedes Rauschen auf der Gleichtaktspannung schnell kompensiert. Da die Hysterese des Komparators 34 ungefähr 0,8 Volt beträgt, muß der OTA 31 lediglich einen 0,8 Volt Spannungshub an der Kapazität 33 liefern. In der dargestellten Ausführungsform, in welcher der OTA 31 und der Komparator 34 beide in 0,8 Mikron CMOS-Technologie implementiert sind, hat der VCO 30 eine Netzsensitivität von weniger als 0,5 % pro Volt und verbraucht lediglich 25 Milliwatt (mW) bei 25 Megahertz (MHz) Betriebsfrequenz. Es ist für den Fachmann allerdings offensichtlich, daß diese Leistungsfähigkeit in bezug auf verschiedene Faktoren, wie beispielsweise das Design des OTA 31 und des Komparators 34 und die minimale Gate-Länge, etwas variiert.
Fig. 3 stellt in teilweise schematischer Form und teilweise logischer Diagrammform den Transkonduktanzverstärker 31 aus Fig. 2 dar. Der OTA 31 umfaßt P-Kanaltransistoren 60 und 61, N-Kanaltransistoren 62 und 63, P-Kanaltransistoren 64-67, einen Widerstand 68, P-Kanaltransistoren 69 und 70, N- Kanaltransistoren 71 und 72 und einen Gleichtaktrückkopplungsblock 75. Der Transistor 60 hat eine Quelle, die mit VDD verbunden ist, ein Gate zum Empfangen eines Vorspannungssignals, das als "IBIAS" bezeichnet ist, und eine Senke. Der Transistor 61 hat eine Quelle, die mit der Senke des Transistors 60 verbunden ist, ein Gate zum Empfangen einer Bias- Spannung, die als "V1" bezeichnet ist, und eine Senke zur Lieferung des Stroms I-. Der Transistor 62 hat eine Senke, die mit der Senke des Transistors 61 verbunden ist, ein Gate zum Empfangen einer Bias-Spannung, die als "V2" bezeichnet ist, und eine Quelle. Der Transistor 63 hat eine Senke, die mit der Quelle des Transistors 62 verbunden ist, ein Gate zum Empfangen eines Signals, das als "VCMFB" bezeichnet ist, und eine Quelle, die mit VSS verbunden ist.
Der Transistor 64 hat eine Quelle, die mit VDD verbunden ist, ein Gate zum Empfangen eines Bias-Signals, das mit "IBIAS" bezeichnet ist, und eine Senke. Der Transistor 65 hat eine Quelle, die mit der Senke des Transistors 64 verbunden ist, ein Gate zum Empfangen des Signals VIN+ und eine Senke, die mit der Senke des Transistors 63 verbunden ist. Der Transistor 66 hat eine Quelle, die mit VDD verbunden ist, ein Gate zum Empfangen des Signals "IBIAS" und eine Senke. Der Transistor 67 hat eine Quelle, die mit der Senke des Transistors 66 verbunden ist, ein Gate zum Empfangen des Signals VIN und eine Senke. Der Widerstand 68 hat einen ersten Anschluß, der mit der Senke des Transistors 64 verbunden ist, und einen zweiten Anschluß, der mit der Senke des Transistors 67 verbunden ist.
Der Transistor 69 hat eine Quelle, die mit VDD verbunden ist, ein Gate zum Empfangen des Signals "IBIAS" und eine Senke. Der Transistor 70 hat eine Quelle, die mit der Senke des Transistors 69 verbunden ist, ein Gate zum Empfangen der Bias- Spannung V2 und eine Senke zur Lieferung des Stroms I+. Der Transistor 71 hat eine Senke, die mit der Senke des Transistors 70 verbunden ist, ein Gate zum Empfangen der Bias- Spannung V2 und eine Quelle, die mit der Senke des Transistors 67 verbunden ist. Der Transistor 72 hat eine Senke, die mit der Quelle des Transistors 71 verbunden ist, ein Gate zum Empfangen des Signals VCMFB, und eine Quelle, die mit VSS verbunden ist. Der Gleichtaktrückkopplungsblock 75 hat Eingangsanschlüsse zum Empfangen der Signale I+ und I- und einen Ausgangsanschluß zur Lieferung des Signals VCMFB.
Der OTA 31 ist ein gefalteter Kaskodenoperationsverstärker mit Quellendegenerierung vom Standardtyp. V1 und V2 sind Spannungen, die hinreichend sind, um die Transistoren vorzuspannen, an welche sie im wesentlichen in Sättigung angelegt werden. Die differentielle Spannung zwischen VIN+ und VIN- führt zu differentiell größeren oder kleineren Strömen I+ und I-. Der Widerstand 68 ist hinzugefügt, um den Ausgang zu iinearisieren. Für einen großen Wert von R ist die Transkonduktanz fest eingestellt und ungefähr gleich (1/R). Der Gleichtaktrückkopplungsblock 75 erfaßt die Gleichtaktspannung zwischen den Ausgangsknoten und ändert das Signal VCMFB als Antwort auf eine Differenz zwischen der erfaßten Gleichtaktspannung und der Eingangsreferenzspannung VREF VREF ist eine beliebige Referenzspannung, wie beispielsweise eine analoge Erdreferenzspannung, die typischerweise in der Mitte zwischen VDD und VSS liegt. Es sollte erwähnt werden, daß andere OTAs ebenfalls verwendet werden können.
Fig. 4 stellt in teilweise schematischer Form und teilweise logischer Diagrammform den Komparator mit Hysterese 34 aus Fig. 2 dar. Der Komparator 34 umfaßt Transfergatter 80-83, P- Kanaltransistoren 84 und 85 und einen Komparator 86. Das Transfergatter 80 hat einen ersten Anschluß zum Empfangen einer Spannung, die als "V+" bezeichnet ist, einen zweiten Anschluß, einen logisch hochpegeligen Steueranschluß zum Empfangen eines Signals F1 und einen komplementären Steueranschluß zum Empfangen eines Signals . Der erste Anschluß des Transfergatters 80 bildet den positiven Eingangsanschluß des Komparators 34, und V+ ist eine Eingangsspannung, die den Spannungen an dem ersten Anschluß der Kapazität 33 von Fig. 2 entspricht. Das Transfergatter 81 hat einen ersten Anschluß zum Empfangen einer Spannung, die als "V-" bezeichnet ist, einen zweiten Anschluß, einen logisch hochpegeligen Steueranschluß zum Empfangen des Signals F2 und einen komplementären Steueranschluß zum Empfangen des Signals . Der erste Anschluß des Transfergatters 80 bildet den negativen Eingangsanschluß des Komparators 34, und V- ist eine Eingangsspannung, die den Spannungen an dem zweiten Anschluß der Kapazität 33 von Fig. 2 entspricht. Das Transfergatter 82 hat einen ersten Anschluß zum Empfangen des Signals V+, einen zweiten Anschluß, einen hochpegeligen Steueranschluß zum Empfangen des Signals F2 und einen komplementären Eingangsanschluß zum Empfangen eines Signals, das mit bezeichnet ist. Das Transfergatter 83 hat einen ersten Anschluß zum Empfangen des Signals V-, einen zweiten Anschluß, einen hochpegeligen Steueranschluß zum Empfangen des Signals F1 und einen komplementären Eingangsanschluß zum Empfangen eines Signals, das als bezeichnet ist.
Der Transistor 84 hat eine Quelle, die mit dem zweiten Anschluß des Transfergatters 80 verbunden ist, ein Gate und ein Volumen oder ein Substrat, das mit einer Senke desselben verbunden ist. Der Transistor 85 hat eine Quelle, die mit dem zweiten Anschluß des Transfergatters 81 verbunden ist, ein Gate und ein Volumen oder Substrat, das mit einer Senke desselben verbunden ist. Der Komparator 86 hat einen positiven Eingangsanschluß, der mit dem zweiten Anschluß des Transfergatters 82 und der Senke des Transistors 84 verbunden ist, einen negativen Eingangsanschluß, der mit dem zweiten Anschluß des Transfergatters 83 und der Senke des Transistors 85 verbunden ist, einen positiven Ausgangsanschluß zur Lieferung eines Signals, das mit "VOUT+" bezeichnet ist, und einen negativen Ausgangsanschluß zur Lieferung eines Signals, das mit "VOUT-" bezeichnet ist. Das Signals VOUT+ ist eine Spannung, die dem ersten Eingangsanschluß des NAND-Gatters 50 aus Fig. 1 zugeführt wird, und das Signal VOUT- ist eine Spannung, die dem zweiten Anschluß des NAND-Gatters 51 aus Fig. 1 zugeführt wird.
Der Komparator 34 schafft eine digitale Hysterese und ist intoleranter gegenüber Variationen bei der Verarbeitung als andere bekannte Designs. Der Komparator 86 ist ein herkömmlicher CMOS-Komparator, der VOUT+ bei einer logisch hochpegeligen CMOS-Spannung (ungefähr VDD) schafft und VOUT- bei einer logisch tiefpegeligen CMOS-Spannung (ungefähr VSS) schafft, wenn die Spannung am positiven Eingang die Spannung am negativen Eingang desselben übersteigt. Umgekehrt, wenn die Spannung am negativen Eingang die Spannung am positiven Eingang desselben übersteigt, ist VOUT+ ein logischer CMOS-Tiefpegel und VOUT- ein logischer CMOS-Hochpegel.
Die Transistoren 84 und 85 schaffen einen relativ festen Spannungsabfall dadurch, daß sowohl ihre Gates als auch ihre Volumen an ihre entsprechenden Senken angebunden sind. Somit haben die Transistoren 84 und 85 einen negativen Körpereffekt oder einen Rückwärts-Bias, was zu einer verringerten Schwellwertspannung führt. In der dargestellten Ausführungsform haben die Transistoren 84 und 85 jeweils Gate-Breiten von 80 Mikron und Gate-Längen von 4 Mikron, wodurch eine Schwellwertspannung von ungefähr 0,4 Volt im Vergleich zu einer Schwellwertspannung von ungefähr 1,0 Volt für einen vergleichbaren P-Kanaltransistor, dessen Substrat mit VDD verbunden ist, resultiert.
Während F1 sind die Transfergatter 80 und 83 leitend und die Transfergatter 81 und 82 nicht leitend. Die positive Eingangsspannung V+ wird durch den Spannungsabfall durch den Transistor 84 versetzt; d.h. V+ muß V- um 0,4 Volt übersteigen, damit der Komparator 86 schaltet. Während F2 sind die Transfergatter 80 und 83 nicht leitend und die Transfergatter 81 und 82 leitend. Die negative Eingangsspannung V- wird durch den Spannungsabfall durch den Transistor 85 versetzt, d.h. V- muß V+ um 0,4 Volt übersteigen, damit der Komparator 86 schaltet. Insgesamt schafft der Komparator 34 eine Hysterese von ungefähr 0,8 Volt. Diese verringerte Hysterese reduziert den Spannungshub, der über der Kapazität 33 von Fig. 2 erforderlich ist.
Während die Erfindung im Zusammenhang einer bevorzugten Ausführungsform beschrieben worden ist, ist es für den Fachmann offensichtlich, daß die vorliegende Erfindung auf verschiedene Arten und Weisen modifiziert werden kann und viele Ausführungsformen, die sich von der spezifisch oben dargelegten und beschriebenen unterscheiden, annehmen kann. Wie bereits vorher bemerkt, können neben dem OTA 31 auch andere OTAs verwendet werden.

Claims

1. Ein volldifferentieller spannungsgesteuerter Oszillator (30) vom Relaxationstyp, umfassend eine Ladekapazität (33) mit einem ersten und einem zweiten Anschluß, einen Komparator (34) mit einem ersten und einem zweiten Eingang, die entsprechend an den ersten und den zweiten Anschluß der Ladekapazität (33) gekoppelt sind, um als Antwort darauf ein drittes und ein viertes Ausgangssignal zu schaffen, wobei der Komperator (34) eine vorbestimmte Hysterese hat, eine Einrichtung (35) zum Latchen des dritten und vierten Ausgangssignals, um das erste und das zweite Ausgangssignal des spannungsgesteuerten Oszillators (30) vom Relaxationstyp zu schaffen, und einen Transkonduktanzverstärker (31) zum Aufnehmen einer Eingangsspannung, gekennzeichnet durch:

einen Transkonduktanzverstärker (31), der als Antwort einen ersten und einen zweiten differentiellen Strom entsprechend an den ersten und den zweiten Ausgangsanschluß liefert; und

eine Einrichtung (32) zum selektiven Koppeln, als Antwort auf das erste und das zweite Ausgangssignal des spannungsgesteuerten Oszillators (30) vom Relaxationstyp, von entweder dem ersten Ausgangsanschluß des Transkonduktanzverstärkers (31) mit dem ersten Anschluß der Ladekapazität (33) und dem zweiten Ausgangsanschluß des Transkonduktanzverstärkers (31) mit dem zweiten Anschluß der Ladekapazität (33), oder dem ersten Ausgangsanschluß des Transkonduktanzverstärkers (31) mit dem zweiten Anschluß der Ladekapazität (33) und dem zweiten Ausgangsanschluß des Transkonduktanzverstärkers (31) mit dem ersten Anschluß der Ladekapazität (33).

2. Der spannungsgesteuerte Oszillator (30) nach Anspruch 11 in welchem der Transkonduktanzverstärker (31) die Eingangsspannung zwischen den positiven und negativen Eingangsanschlüssen desselben empfängt.

3. Der spannungsgesteuerte Oszillator (30) nach Anspruch 1, in welchem der Transkonduktanzverstärker (31) dadurch gekennzeichnet ist, daß er ein gefalteter Kaskoden- Transkonduktanzverstärker mit Quellendegenerierung ist.

4. Der spannungsgesteuerte Osziallator (30) nach Anspruch 1, in welchem der Transkonduktanzverstärker (31) eine Einrichtung (75) zum Einstellen einer Gleichtaktspannung desselben umfaßt.

5. Der spannungsgesteuerte Oszillator (30) nach Anspruch 1, in welchem die Einrichtung (32) zum Koppeln umfaßt:

ein erstes Transfergatter (41), das einen ersten Anschluß, der mit dem positiven Ausgangsanschluß des Transkonduktanzverstärkers (31) gekoppelt ist, und einen zweiten Anschluß, der mit dem ersten Anschluß der Kapazität (33) gekoppelt ist, aufweist und als Antwort auf das zweite Ausgangssignal des Oszillators (30) aktiviert wird; und

ein zweites Transfergatter (42), das einen ersten Anschluß, der an den negativen Ausgangsanschluß des Transkonduktanzverstärkers (31) gekoppelt ist, und einen zweiten Anschluß, der an den zweiten Anschluß der Kapazität (33) gekoppelt ist, aufweist und als Antwort auf das zweite Ausgangssignal des Oszillators (30) aktiviert wird.

6. Der spannungsgesteuerte Oszillator (30) nach Anspruch 5, in welchem die Einrichtung (32) zum Koppeln weiter aufweist:

ein drittes Transfergatter (40), das einen ersten Anschluß, der an den negativen Ausgangsanschluß des Transkonduktanzverstärkers (31) gekoppelt ist, und einen zweiten Anschluß, der an den ersten Anschluß der Kapazität (33) gekoppelt ist, aufweist und als Antwort auf das erste Ausgangssignal des Oszillators (30) aktiviert wird; und

ein viertes Transfergatter (43), das einen ersten Anschluß, der an den positiven Ausgangsanschluß des Transkonduktanzverstärkers (31) gekoppelt ist, und einen zweiten Anschluß, der an den zweiten Anschluß der Kapazität (33) gekoppelt ist, aufweist und als Antwort auf das erste Ausgangssignal des Oszillators (30) aktiviert wird.

7. Der spannungsgesteuerte Oszillator (30) nach Anspruch 1, in welchem der Komparator (34) aufweist:

ein erstes Transfergatter (80), das einen ersten Anschluß, der an den ersten Anschluß der Ladekapazität (33) gekoppelt ist, sowie einen zweiten Anschluß aufweist und als Antwort auf das erste Ausgangssignal operativ ist;

ein zweites Transfergatter (81), das einen ersten Anschluß, der an den zweiten Anschluß der Ladekapazität (33) gekoppelt ist, sowie einen zweiten Anschluß aufweist und als Antwort auf das zweite Ausgangssignal operativ ist;

ein drittes Transfergatter (82), das einen ersten Anschluß, der an den ersten Anschluß der Ladekapazität (33) gekoppelt ist, sowie einen zweiten Anschluß aufweist und als Antwort auf das zweite Ausgangssignal operativ ist;

ein viertes Transfergatter (83), das einen ersten Anschluß, der an den zweiten Anschluß der Ladekapazität (33) gekoppelt ist, sowie einen zweiten Anschluß aufweist und als Antwort auf das erste Ausgangssignal operativ ist;

einen ersten P-Kanal-Transistor (84) mit einer Quelle, die an den zweiten Anschluß des ersten Transfergatters (80) gekoppelt ist, einem Gate, einer Senke, die an das Gate gekoppelt ist, und einem Volumen, das an die Senke gekoppelt ist;

einen zweiten P-Kanal-Transistor (85) mit einer Quelle, die an den zweiten Anschluß des zweiten Transfergatters (81) gekoppelt ist, einem Gate, einer Senke, die an das Gate gekoppelt ist, und einem Volumen, das an die Senke gekoppelt ist; und

eine Komparatorschaltung (86) mit einem positiven Eingangsanschluß, der an die Senke des ersten P-Kanal- Transistors (84) gekoppelt ist, einem negativen Eingangsanschluß, der an die Senke des zweiten P-Kanal- Transistors (85) gekoppelt ist, einem positiven Ausgangsanschluß zur Lieferung des dritten Ausgangssignals und einem negativen Ausgangsanschluß zur Lieferung des vierten Ausgangssignals.

8. Ein Verfahren zum Schaffen eines ersten und eines zweiten Ausgangssignals mit einer Frequenz, die proportional zu einer Eingangsspannung ist, wobei das erste und das zweite Ausgangssignal entgegengesetzte Phasen haben, umfassend die Schritte des Schaffens des ersten Ausgangssignals mit einem logischen Hochpegel und des zweiten Ausgangssignals mit einem logischen Tiefpegel als Antwort auf eine Spannung zwischen einem ersten Anschluß einer Kapazität (33) und einem zweiten Anschluß der Kapazität (33), welche einen ersten vorbestimmten Wert übersteigt, des Schaffens des ersten Ausgangssignals mit einem logischen Tiefpegel und des zweiten Ausgangssignals mit einem logischen Hochpegel als Antwort auf eine Spannung zwischen dem zweiten Anschluß der Kapazität (33) und dem ersten Anschluß der Kapazität (33), welche einen zweiten vorbestimmten Wert übersteigt, und des Aufnehmens einer Eingangsspannung an dem Eingang eines Transkonduktanzverstärkers (31), dadurch gekennzeichnet, daß das Verfahren weiter die Schritte aufweist:

Laden der Kapazität (33) mit der Ausgabe eines differentiellen Stromsignals des Transkonduktanzverstärkers (31) als Antwort auf das erste Ausgangssignal; und

Entladen der Kapazität (33) mit der Ausgabe eines differentiellen Stromsignals des Transkonduktanzverstärkers (31) als Antwort auf das zweite Ausgangssignal.