DE69218168T2 - Kombinierte und vereinfachte Multiplexierung in Zusammenhang mit Zitteranalog-Digitalwandler - Google Patents
Kombinierte und vereinfachte Multiplexierung in Zusammenhang mit Zitteranalog-DigitalwandlerInfo
- Publication number
- DE69218168T2 DE69218168T2 DE69218168T DE69218168T DE69218168T2 DE 69218168 T2 DE69218168 T2 DE 69218168T2 DE 69218168 T DE69218168 T DE 69218168T DE 69218168 T DE69218168 T DE 69218168T DE 69218168 T2 DE69218168 T2 DE 69218168T2
- Authority
- DE
- Germany
- Prior art keywords
- digital
- gain
- analog
- dither signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 21
- 238000005070 sampling Methods 0.000 description 12
- 238000012937 correction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
- H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
- H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf Analog/Digital- Wandler, bei denen ein Zitterverfahren verwendet ist, um die Umwandlungsgenauigkeit zu verbessern, und insbesondere auf die Verwendung eines Zitterverfahrens bei gemultiplexten Analog/Digital-Wandlern.
- Das Multiplexen mehrerer Analog/Digital-Wandler, um eine höhere Abtastrate zu erreichen, ist gut bekannt. Häufig ist es erwünscht, eine Analog/Digital-Wandler-Abtastrate (ADW-Abtastrate) zu besitzen, die etwas höher ist als die, die unter Verwendung der gegenwärtigen Technologie mit einem einzelnen ADW erhältlich ist. Durch die Verwendung von mehr als einem ADW und dem Staffeln der Abtastzeiten derselben ist es möglich, die kombinierte Abtastrate zu erhöhen.
- Beispielsweise kann die maximale Abtastrate eines einzelnen ADW 500 MHz sein, während es erwünscht ist, ein analoges Signal mit 1 GHZ abzutasten. Zwei ADWs, die mit ihrer maximalen Rate von 500 MHz arbeiten, können gemultiplext werden, um eine wirksame Abtastrate von 1 GHZ zu erreichen. Die zwei ADWs werden einfach parallel angeordnet und wechseln sich beim Abtasten eines analogen Signals ab. Jeder der ADWs erzeugt einen Ausgangsstrom von digitalen Daten, die den Wert des analogen Signals zu den Zeitpunkten, zu denen es durch den ADW abgetastet wird, widerspiegeln. Die zwei Ausgabeströme werden kombiniert, um einen einzelnen Ausgangsstrom zu bilden, der äquivalent zu einem Ausgangsstrom eines einzelnen ADWs ist, der bei 1 GHZ arbeitet. Die wirksame Abtastrate kann ferner durch das Multiplexen zusätzlicher ADWs erhöht werden. Durch das Multiplexen von ADWs auf diese Art und Weise ist die effektive maximale Abtastrate die Anzahl der multiplexten ADWs mal der maximalen Abtastrate eines einzelnen ADW.
- Ein Hauptproblem, das durch den Lösungsansatz mitgemultiplexten ADWs existiert, ist als Öffnungsversatz bekannt. Ein öffnungsversatz tritt dann auf, wenn die Abtastzeitpunkte der zusätzlichen ADWs nicht exakt im richtigen Zeitintervall zwischen den Abtastzeitpunkten des ersten ADWs auftreten. In dem Fall von zwei gemultiplexten ADWs, sollten die Abtastzeitpunkte des zweiten ADWs exakt auf halben Weg zwischen den Abtastzeitpunkten des ersten ADWs auftreten. Bei vier ADWs sollten die Abtastwerte zeitlich gesteuert sein, um an den Viertelgrenzen des Zeitintervalls zwischen den Abtastwerten des ersten ADWs aufzutreten.
- Eine übliche Lösung für das Öffnungsversatzproblem besteht darin, eine übergeordnete Abtast- und Halte-Schaltung vorzusehen, die ein eingegebenes analoges Signal mit der vollen wirksamen Abtastrate abtastet. Solange die übergeordnete Abtast- und Halte-Schaltung zu exakten Intervallen abtastet, muß jeder der gemultiplexten ADWs folglich seinen Signalabtastwert nur irgendwann empfangen, bevor der nächste Abtastwert durch die übergeordnete Abtast- und Halte-Schaltung erfaßt wird.
- Gemäß der vorliegenden Erfindung wird eine Anzahl von starken Verhaltensverbesserungen für gemultiplexte ADWs durch die Verwendung des Zitterverfahrens möglich. Die Verwendung des Zitterverfahrens ist in der Technik bekannt. Beispielsweise offenbart das U.S.-Patent 4,550,309 einen Rest-Digital/Analog-Wandler, bei dem die digitale Auflösung des Wandlers durch das Einführen eines zufälligen Zittersignals in das Verfahren verbessert ist. Bei der vorliegenden Erfindung wird das Zitterverfahren jedoch verwendet, um einen Verstärkungsfehler in dem Analog/Digital-wandlungsverfahren und differentielle Verstärkungsfehler in einer gemultiplexten ADW-Schaltung zu erfassen und zu korrigieren.
- Bei den meisten Anwendungen, die ein Zitterverfahren einschließen, wird ein Zittersignal durch einen Generator für pseudozufälliges Rauschen (PRN-Generator; PRN = pseudorandom-noise) erzeugt, in einem Digital/Analog-wandler (DAW) in eine analoge Form umgewandelt und vor der Umwandlung in einem ADW zu einem analogen Signal addiert. Das Zittersignal wird dann von der Ausgabe des ADW subtrahiert. Das vorliegende Zittersignal während der Umwandlung wird verwendet, um eine Anzahl von gut bekannten Vorteilen zu erreichen. Jedoch kann das Zittersignal auch eine Quelle eines zusätzlichen Fehlers sein, wenn nicht das gesamte Zittersignal aus der Ausgabe beseitigt wird.
- Zwischen der Erzeugung des Zittersignals und der Subtraktion des Zittersignals von der Ausgabe kann das Zittersignal einer Verstärkung durch den DAW oder den ADW unterworfen sein. Wenn das Zittersignal verstärkt wurde und nur der ursprüngliche Betrag des Zittersignals von der Ausgabe subtrahiert wird, bleibt ein bestimmter Rest des Zittersignals in der Ausgabe. Dies ist eine Form eines Fehlers, der durch eine Verstärkung oder einen Gewinn in einer ADW-Schaltung bewirkt wird.
- Bei einer Analog/Digital-Umwandlung wird das analoge Signal ebenfalls während der Umwandlung um einen bestimmten Faktor verstärkt. Diese Verstärkung oder dieser Gewinn des Umwandlungsverfahrens kann sich aufgrund einer Änderung der Betriebsbedingungen des Wandlers ändern. Jede Abweichung der Verstärkung (Verstärkungsinstabilität) führt einen Fehler ein, da die Umwandlung nicht konsistent den gleichen Wert der digitalen Ausgabe für den gleichen Wert des analogen Signals erzeugen wird.
- Die vorliegende Erfindung erfaßt und korrigiert diese Verstärkungsfehler durch das Korrelieren der Ausgabe mit dem ursprünglichen Zittersignal, um alle Restkomponenten des Zittersignals, die in dem digitalen Ausgangssignal verbleiben, zu erfassen. Jeder Rest des Zittersignals zeigt einen Verstärkungsfehler bei der Umwandlung an. Spezieller ausgedrückt wurde das Zittersignal während der Umwandlung durch den DAW oder den einen oder die mehreren ADWs um einen bestimmten Betrag verstärkt. Jedoch wird nur der ursprüngliche Betrag des Zittersignals wieder subtrahiert, um das digitale Ausgangssignal zu bilden. Der erfaßte Korrelationsbetrag entspricht daher einer Abweichung des Zittersignalwegs von dem PRN-Generator durch den DAW und den ADW von einer Verstärkung von Eins.
- Um diese Abweichung zu korrigieren, ist eine Rückkopplungssteuerung der Verstärkung entlang des Zittersignalwegs vorgesehen. Spezieller wird die Verstärkung eines Schaltungselements in dem Weg um einen Betrag eingestellt, der proportional zu der Korrelation ist, bis eine Verstärkung von Eins entlang des Wegs erreicht ist. Die Verstärkung entweder des ADWs oder des DAWs kann in diesem Schritt eingestellt werden. Alternativ kann ein analoger Verstärker oder ein digitaler Multiplizierer zu dem Weg hinzugefügt sein, um eine Einstellung der Verstärkung zu ermöglichen. Wenn ein Zustand einer Verstärkung von Eins erreicht ist, wird in dem digitalen Ausgangssignal kein übriger Rest des Zittersignals vorliegen.
- Die Rückkopplungsverstärkungssteuerung kann ferner verwendet werden, um die Verstärkungsstabilität der ADW-Umwandlung wirksam zu steuern, um gleich der des DAWs zu sein, um dadurch eine Verstärkungsinstabilität des ADWs zu reduzieren. Wenn die Verstärkung des ADW gemäß dem Korrelationsbetrag gesteuert wird, wird derselbe die gleiche Verstärkungsstabilität wie der DAW aufweisen. Der gleiche Effekt wird erreicht, wenn die Verstärkung eines analogen Verstärkers oder eines digitalen Multiplizierers, der seriell mit dem ADW verschaltet ist, stattdessen gesteuert wird.
- Eine Verstärkungsfehlerkorrektur durch dieses Verfahren ist ebenfalls möglich, wenn die Umwandlung eines analogen Signals in eine digitale Form durch gemultiplexte ADWs durchgeführt wird. Die gemultiplexten ADWs werden parallel verschaltet sein, wie oben erwähnt wurde. Um die Verstärkung der gemultiplexten ADW-Umwandlung zu steuern, ist ein analoger Verstärker oder ein digitaler Multiplizierer seriell mit den gemultiplexten ADWs verschaltet. Die Verstärkung des analogen Verstärkers oder des digitalen Multiplizierers wird gemäß der Korrelation der digitalen Ausgabe mit dem Zittersignal gesteuert, wie oben beschrieben wurde, um eine Gesamtverstärkungsstabilität für die gemultiplexte ADW-Umwandlung zu liefern.
- Die vorliegende Erfindung umfaßt ferner das Erfassen und Korrigieren von differentiellen Verstärkungsfehlern von gemultiplexten ADWs. Wie vorher erklärt wurde, wird bei gemultiplexten ADWs ein analoges Signal abwechselnd durch jeden ADW abgetastet. Die digitalisierten Abtastwerte, die durch die getrennten ADWs erzeugt werden, werden in einen einzelnen Ausgangsstrom kombiniert. Wenn die Verstärkung der getrennten ADWs unterschiedlich ist, wird dieser Ausgabestrom Amplitudenfehler enthalten. In anderen Worten heißt das, daß die getrennten ADWs unterschiedliche digitale Werte für den gleichen Wert eines analogen signals erzeugen können.
- Die vorliegende Erfindung verwendet eine Rückkopplungsverstärkungssteuerung basierend auf der Korrelation mit dem Zittersignal, um diesen differentiellen Verstärkungsfehler, d.h. den Amplitudenfehler, der durch das Multiplexen von ADWs mit unterschiedlichen Verstärkungen bewirkt wird, zu beseitigen. Die Rückkopplungsverstärkungssteuerung stellt die Verstärkung jedes zusätzlichen ADWs in dem Satz von gemultiplexten ADWs ein, um gleich der verstärkung eines ersten ADWs in dem Satz zu sein. Auf diese Weise ist die Verstärkung jedes ADWs des Satzes die gleiche.
- Ein Verstärkungsunterschied zwischen ADWs wird erfaßt, indem zuerst der Ausgangsstrom von einem der zusätzlichen ADWs in dem Satz von gemultiplexten ADWs mit -1 digital multipliziert wird. Der resultierende Strom wird dann mit dem Ausgangsstrom des ersten ADWs kombiniert. Wenn ein Verstär kungsunterschied zwischen den zwei ADWs existiert, wird in diesem kombinierten Strom ein bestimmter Rest des Zittersignals vorliegen. Folglich wird durch das Korrigieren des kombinierten Stroms mit dem ursprünglichen Zittersignal der Betrag des Verstärkungsunterschieds gemessen. Die Verstärkung des zusätzlichen ADWs wird eingestellt, um diesen Verstärkungsunterschied zu beseitigen. Wenn die Verstärkung eines ADWs nicht direkt einstellbar ist, kann ein analoger Verstärker oder ein digitaler Multiplizierer seriell mit dem ADW verbunden sein. Die Gesamtverstärkung der seriellen Kombination ist durch das Einstellen der Verstärkung des Verstärkers oder des Multiplizierers einstellbar. Die Verstärkung der anderen ADWs in dem gemultiplexten Satz wird ebenfalls auf die gleiche Art und Weise eingestellt, um gleich der Verstärkung des ersten ADWs zu sein. Wenn die Verstärkung aller ADWs gleich der des ersten ist, sind differentielle Verstärkungsfehler beseitigt.
- Bei einem alternativen Ausführungsbeispiel der Erfindung werden differentielle Verstärkungsfehler auf eine unterschiedliche Art und Weise korrigiert. Statt des Steuerns der Verstärkung von jedem der zusätzlichen gemultiplexten ADWs, um gleich der Verstärkung des ersten ADWs zu sein, wird die Verstärkung jedes Zittersignalwegs von dem PRN-Generator durch den DAW und einen der ADWs gesteuert, um gleich Eins zu sein. Nur der ADW-Abschnitt von jedem dieser Wege ist unterschiedlich. Wenn jeder dieser Wege gesteuert ist, um eine Verstärkung von Eins aufzuweisen, muß der ADW-Abschnitt jedes Weges die gleiche Verstärkung aufweisen. Jeder Verstärkungsunterschied zwischen ADWs ist folglich beseitigt. Da auch jeder Zitterweg eine Verstärkung von Eins aufweist, wurde ferner ein Verstärkungsfehler korrigiert und eine Verstärkungsstabilität geliefert.
- Ein zusätzlicher Vorteil des Schaltungsaufbaus der vorliegenden Erfindung besteht darin, daß derselbe ohne weiteres angepaßt werden kann, um eine Vorhersage-Analog/Digitalwandlung einzuschließen. Eine Vorhersage ist bei der Analog/Digitalwandlung nützlich, um den dynamischen Bereich des ADW zu erhöhen. Die Einführung und die Verwendung des Zitterns in die ADWs, wie z.B. bei der vorliegenden Erfindung, reduziert den dynamischen Bereich tatsächlich abhängig von dem eingeführten Zitterbetrag. Die Verringerung kann signifikant sein, wenn ein großes Zittern verwendet ist.
- Bei einem Vorhersage-Umwandlungsschema ist eine digitale Signalverarbeitungsschaltung vorgesehen, um den Wert der nächsten Abtastung vorherzusagen. Dieser vorhergesagte Wert wird vor der Umwandlung von dem analogen Signal subtrahiert und nach der Umwandlung wieder addiert. Folglich ist der Wert, der durch den ADW umgewandelt wird, nur der kleine Unterschied zwischen dem tatsächlichen Wert der Abtastung und dem vorhergesagten Wert der Abtastung. Daher muß mit einer Vorhersage der ADW nur in der Lage sein, Werte in einem viel kleineren Bereich als dem tatsächlichen Bereich von Werten, die umgewandelt werden sollen, aufzulösen. Abhängig von der Genauigkeit der Vorhersage muß der ADW nur Werte in einem sehr schmalen Bereich auflösen, was ermöglicht, daß die Schaltung Werte in dem Bereich auf viel feinere Quantisierungspegel auflöst.
- Bei der vorliegenden Erfindung kann der gleiche Schaltungsaufbau zum Einführen des Zittersignals vor der ADW-Umwandlung und zum Subtrahieren desselben aus dem digitalen Ausgabestrom zur Vorhersage verwendet werden. Zusätzlich zum Umwandeln des Zittersignals kann der DAW verwendet werden, um den ADW auf einen schmalen Bereich von Werten in der Nähe des vorhergesagten Werts der nächsten Abtastung vorzuspannen. In anderen Worten heißt das, daß die negative Form des vorhergesagten Wertes der nächsten Abtastung zu dem Zittersignal (dem digitalen Rauschwort) addiert wird und durch den DAW in eine analoge Form umgewandelt wird. Der gleiche Wert wird mit dem Zittersignal von der Ausgabe subtrahiert. Dieses kombinierte Zitter- und Vorhersage-Signal kann verwendet werden, um gegenüber der ADW-Ausgabe zu korrelieren, um Amplituden- und Verstärkungs-Fehler zu korrigieren, so wie es mit dem Zittersignal allein durchgeführt wurde.
- Die vorhergehenden und zusätzlichen Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung, die bezugnehmend auf die beiliegenden Zeichnungen fortgesetzt wird, ohne weiteres offensichtlich.
- Fig. 1 ist ein Blockdiagramm eines Analog/Digital-Wandlers mit einem Zitterverfahren gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
- Fig. 2 ist ein Blockdiagramm eines Analog/Digital-Wandlers mit einem Zitterverfahren gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
- Fig. 3 ist ein Blockdiagramm einer Schaltung zur Analog/Diqital-Umwandlung eines Signals mit gemultiplexten ADWs gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung.
- Fig. 4 ist ein Blockdiagramm, das eine vereinfachte Implementierung der Schaltung von Fig. 3 zeigt.
- Fig. 5 ist ein Blockdiagramm einer gemultiplexten ADW- Schaltung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung.
- Fig. 6 ist ein Blockdiagramm einer gemultiplexten ADW- Schaltung gemäß der vorliegenden Erfindung, die eine Vorhersageumwandlung einschließt.
- Wie in Fig. 1 gezeigt ist, empfängt eine Analog/Digital- Wandlerschaltung 10 gemäß der vorliegenden Erfindung ein analoges Signal an einem Eingang 12. Ein Abtast- und Halte- Block 14 erfaßt einen Abtastwert des analogen Signals und liefert den erfaßten Abtastwert als seine Ausgabe. Die Ausgabe des Abtast- und Halte-Blocks 14 wird bis zur Erfassung eines nachfolgenden Abtastwerts stationär gehalten. Ein Zittersignal wird durch einen Generator für pseudozufälliges Rauschen 16 (PRN) erzeugt. Der PRN 16 gibt einen Strom von digitalen Zufallsrauschworten aus. Die digitalen Zufallsrauschworte werden durch einen Digital/Analog-Wandler (DAW) 18 in ein analoges Zittersignal umgewandelt. Ein analoger Summationsblock 20 addiert das Zittersignal in analoger Form zu jedem Abtastwert des analogen Signals.
- Eine Umwandlung der Kombination des analogen und des Zitter-Signals wird durch einen Analog/Digital-Wandler (ADW) 22 durchgeführt. Als ein Ergebnis der Umwandlung wird ein Strom von digitalisierten Abtastwerten als eine Ausgabe des ADW erzeugt. Ein digitaler Addierer 26 ist mit dem Ausgang des ADW 22 verbunden. Der Addierer ist wirksam, um den Strom von digitalen zufälligen Rauschworten, die in dem PRN 16 erzeugt werden, von dem Strom von digitalisierten Abtastwerten zu subtrahieren. Auf diese Weise wird ein Betrag, der gleich dem ursprünglichen Zittersignal ist, von dem digitalen Strom subtrahiert. Wenn die Gesamtverstärkung eines Signalwegs von dem PRN 16 durch den DAW 18 und den ADW 22 Eins ist, wird das gesamte Zittersignal durch diese Subtraktion aus dem digitalen Strom beseitigt. Wenn die Gesamtverstärkung nicht Eins ist, wird ein Rest des Zittersignals in dem digitalen Strom verbleiben. Der digitale Strom wird nach der Subtraktion als eine Ausgabe der Schaltung an einem Ausgang 28 geliefert.
- Um jeden Rest des Zittersignals, der in dem digitalen Strom verbleibt, zu erfassen, und dadurch eine Verstärkung ungleich Eins des Zittersignalwerts zu erfassen, ist eine Korrelationsschaltung, die einen Multiplizierer 30 und einen Akkumulator 32 aufweist, vorgesehen. Der Multiplizierer 30 korreliert den digitalen Strom gegenüber dem Strom von digitalen Zufallsrauschworten. Jeder Rest des Zittersignals, der in dem digitalen Strom verbleibt, wird korrelieren. Jede Korrelation wird in dem Akkumulator 32 akkumuliert.
- Um einen Verstärkungsfehler, der eine Folge des Vorliegens des Zittersignalrests in der Ausgabe ist, zu reduzieren, ist es erwünscht, daß die Gesamtverstärkung des Zittersignals durch den DAW 18 und den ADW 22 exakt 1,0 ist. Die Gesamtverstärkung der Umwandlung ist:
- Ggesamt Gdaw * Gadw (1)
- Um eine Gesamtverstärkung von 1,0 zu erreichen, kann die Verstärkung des DAW 18 wie folgt eingestellt werden: Gdaw 1,0/Gadw (2)
- Daher kann eine Verstärkung ungleich Eins des Zittersignals durch das Einstellen der Verstärkung des DAWs 18 kompensiert werden
- Durch das Einstellen der Verstärkung des DAWs 18 kann die Verstärkung des Zittersignals durch den DAW 18 und den ADW 22 gesteuert werden, um eine Verstärkung von Eins aufzuweisen. Eine geeignete Einstellung der DAW-Verstärkung wird durch das Verbinden des Ausgangs des Akkumulators 32 mit einem Verstärkungssteuerungseingang des DAWs geliefert. Die Verstärkung des DAW 18 wird dadurch durch den Korrelationsbetrag, der durch den Akkumulator 32 akkumuliert wird, eingestellt. Diese Rückkopplungsverstärkungssteuerung des DAW stellt sicher, daß das Zittersignal vollständig aus dem digitalen Ausgangsstrom subtrahiert wird. Folglich werden Fehler, die aus einem Rest des Zittersignals, das in dem digitalen Ausgangsstrom verbleibt, resultieren, beseitigt worden sein.
- Die Hardware der obigen Schaltung kann auf eine Anzahl von Arten vereinfacht werden, ohne den wirksamen Betrieb zu opfern. Erstens muß die Korrelation mit dem Multiplizierer 30 und dem Akkumulator 32 nicht bei jedem Abtastwert in dem digitalen Strom durchgeführt werden. Die Korrelation kann stattdessen nur auf einem Bruchteil der Abtastwerte, beispielsweise jedem dritten Abtastwert, durchgeführt werden, während noch eine wirksame Rückkopplungssteuerung der Zittersignalverstärkung geliefert wird. Auf diese Weise können der Multiplizierer 30 und der Akkumulator 32 mit einer Rate betrieben werden, die beträchtlich geringer ist als die der Umwandlungsschaltung.
- Eine zweite Vereinfachung kann bezüglich des Korrelationsschaltungsaufbaus durchgeführt werden, indem nur die höchstwertigen Bits des Zittersignals (der digitalen Zufallsrauschworte) gegenüber dem digitalen Ausgangsstrom korreliert werden. Wenn dies durchgeführt wird, muß darauf geachtet werden, daß die anderen Bits des Zittersignals die Korrelation der höchstwertigen Bits mit dem digitalen Ausgangsstrom nicht stören. Jedoch ist unter Verwendung nur der höchstwertigen Bits des Zittersignals noch eine wirksame Korrelation möglich, während der Multiplizierer 30 und der Akkumulator 32 stark vereinfacht sind.
- Bei der ADW-Schaltung 10 von Fig. 1 wird nur ein Verstärkungsfehler, der die Folge des Vorliegens eines Zittersignalrests in der Ausgabe ist, korreliert. Da die Verstärkung des DAW 18 eingestellt wird, und nicht die Verstärkung eines Elements in dem analogen Signalumwandlungsweg durch den ADW 22 eingestellt wird, wird keine zusätzliche Verstärkungsstabilität zu dem analogen Signalumwandlungsweg hinzugefügt. Fig. 2 zeigt eine ADW-Schaltung 36, die ferner eine zusätzliche Verstärkungsstabilität liefern kann.
- Die ADW-Schaltung 36 weist alle Schaltungselemente der ADW- Schaltung 10 von Fig. 1 auf. Jedoch treibt bei der ADW- Schaltung 36 von Fig. 2 das Verstärkungssteuerungssignal, das durch das Korrelieren des Zittersignals mit dem digitalen Ausgangsstrom in dem Multiplizierer 30 und dem Akkumulator 32 erzeugt wird, einen Verstärkungsblock 38. Der Verstärkungsblock ist bei dem dargestellten zweiten Ausführungsbeispiel ein digitaler Multiplizierer. Alternativ wäre es möglich, den Verstärkungsblock vor dem ADW 22 in dem Signalweg zu positionieren. In diesem Fall würde ein analoger Verstärker als der Verstärkungsblock verwendet werden. Jedoch würde die Verwendung eines analogen Verstärkers bei dieser Anwendung ferner die Hinzufügung eines weiteren DAWs erfordern, um das digitale Rückkopplungsverstärkungssteuersignal umzuwandeln.
- Ähnlich wie die Rückkopplungsverstärkungssteuerung des DAW 18 bei der ADW-Schaltung 10 stellt die Rückkopplungsverstärkungssteuerung des Verstärkungsblocks 38 die Gesamtverstärkung des Zittersignalwegs auf Eins ein. Die Gesamtverstärkung der Zittersignalwegs, einschließlich des Verstärkungsblocks 38 ist
- Ggesamt = Gdaw * Gadw * Gblock (3)
- Eine Gesamtverstärkung des Zittersignalwegs von 1,0 wird durch das Einstellen der Verstärkung des Blocks 38 wie folgt erhalten:
- Gblock = 1,0/(Gadw * Gdaw) (4)
- Wenn die Verstärkung des DAW relativ stabil ist, wird die Verstärkung des analogen Signals entlang des analogen Signalumwandlungswegs zwischen dem Eingang 12 und dem Ausgang 28 durch die Rückkopplungsverstärkungssteuerung des Blocks 38 stabilisiert. Die Verstärkung des analogen Signalumwandlungswegs ist:
- Gweg = Gadw * Gblock (5)
- Die Verstärkung des Blocks 38 ist durch Gleichung (4) gegeben, wenn sie gesteuert ist, um eine Zittersignalwegverstärkung von Eins zu ergeben, wobei durch Substitution:
- Gweg 1,0/Gdaw (6)
- Folglich ist die Verstärkung des analogen Signalumwandlungswegs an die DAW-Verstärkung gebunden und wird relativ konstant bleiben, wenn die DAW-Verstärkung stabil ist und die Verstärkung des Blocks 38 gesteuert wird, um eine Zittersignalwegverstärkung von Eins zu liefern.
- In den Fällen, in denen es möglich ist, die ADW-Verstärkung direkt einzustellen, können auch die Vorteile der Rückkopplungsstabilität und der Zittersignalwegverstärkung von Eins erhalten werden, indem statt des Einstellens der Verstärkung des Blocks 38 die Verstärkung des ADW 22 eingestellt wird. Folglich könnte die ADW-Schaltung 36 auch ohne einen Verstärkungsblock 38 implementiert sein, wenn das Rückkopplungsverstärkungssteuersignal einen Verstärkungssteuereingang des ADW 22 treibt.
- Fig. 3 zeigt ein drittes Ausführungsbeispiel der vorliegenden Erfindung, bei dem ebenfalls ein Zittern verwendet ist, um Amplitudenfehler der gemultiplexten ADWs zu korrigieren. Eine Zitterschaltung mit zwei multiplexten ADWs 40 weist den Schaltungsaufbau, der in Fig. 2 gezeigt ist, zur Beseitigung von Verstärkungsfehlern auf. Statt eines einzelnen ADWs 22 weist der Schaltungsaufbau 42 lediglich dual gemultiplexte ADWs auf, wobei Schaltungsblöcke zum Beseitigen eines differentiellen Verstärkungsfehlers der gemultiplexten ADWs vorgesehen sind. Folglich liefert diese Schaltung eine Korrektur eines ADW-Umwandlungsverstärkungsfehlers und eines differentiellen Verstärkungsfehlers der gemultiplexten ADWs. Ohne den Verstärkungsblock 24, den Multiplizierer 30 und den Akkumulator 32 würde die Schaltung keinen Verstärkungsfehler korrigieren. Jedoch wird die Verstärkung noch eine Korrektur des differentiellen Verstärkungsfehlers der gemultiplexten ADWs bewirken.
- Wie vorher bezugnehmend auf Fig. 1 erklärt wurde, wird an einem Eingang 12 ein analoges Signal empfangen, mit einer vollen Abtastrate durch einen Abtast- und Halte-Block 14 abgetastet und an einem Summationsblock 20 mit einem Zittersignal, das von einer PRN 16 erzeugt und durch einen DAW 18 in eine analoge Form umgewandelt wird, addiert. Zwei ADWs 44 und 46 tasten die Kombination des analogen und des digitalen Signals ab und digitalisieren dieselbe. Die Abtast- und Digitalisierungs-Operation wechselt zwischen den zwei ADWs ab. Auf diese Weise wird, wenn jeder ADW mit seiner vollen Rate arbeitet, das Signal mit der doppelten Rate eines ADWs abgetastet. Das Bereitstellen des Abtast- und Halte-Blocks 14 beseitigt den Bedarf danach, daß jeder ADW exakt zwischen den Abtastzeitpunkten des anderen abtastet. Jeder ADW muß das Signal nur abtasten, während es durch den Abtast- und Halte-Block noch gültig gehalten ist. Selbstverständlich muß der Abtast- und Halte-Block das Signal zu exakten Intervallen und mit der vollen Abtastrate abtasten. Jedoch ist die zeitliche Steuerung des einzelnen Abtast- und Halte-Blocks einfacher zu entwerfen, um innerhalb bestimmter Toleranzen zu liegen, als die zeitliche Steuerung der zwei ADWs.
- Die Verwendung der dual gemultiplexten ADWs 44 und 46 erhöht die Abtastrate der Wandlerschaltung 40 signifikant. Jedoch können auch signifikante Umwandlungsfehler eingeführt werden. Speziell ein Unterschied der Verstärkung zwischen den ADWs führt einen Umwandlungsfehler ein, der hierin als differentieller Verstärkungsfehler der gemultiplexten ADWs bezeichnet wird. In dem Fall zweier gemultiplexter ADWs kann der Verstärkungsunterschied zwischen denselben mathematisch durch die Variable E dargestellt werden. Die Verstärkung des ADWs 44 kann dargestellt werden als:
- Gadw1 = 1 + E/2 (7)
- und die Verstärkung des ADWs 46 als:
- Gadw2 1 - E/2 (8)
- Der Gesamtverstärkungsunterschied ist wiederum
- Gadw1 - Gadw2 = (1 + E/2) - (1 - E/2) = E (9)
- Das Ergebnis der gemultiplexten Umwandlung durch die ADWs 44 und 46 ist ein Strom digitalisierter Abtastwerte. Die Ausgangsströme der zwei ADWs 44 und 46, an den Punkten B bzw. C, werden durch einen Schalter 49 oder eine aquivalente Einrichtung kombiniert, um einen einzelnen digitalen Ausgangsstrom zu bilden. Jeder digitalisierte Abtastwert ist eine Darstellung des analogen Signals multipliziert mit der Verstärkung des Wandlers, der den Abtastwert erzeugt hat. Benachbarte digitalisierte Abtastwerte in dem Ausgangsstrom werden durch wechselnde ADWs umgewandelt. Folglich ist der Strom konzeptuell eine unbegrenzte Sequenz des analogen Signals, abwechselnd multipliziert mit Gadw1 und Gadw2. Dies kann mathematisch wie folgt dargestellt werden:
- Ausgabe = Eingabe * (1 + (E/2) * cos (π + i)) (10)
- wobei i ein ganzzahliger Index der Abtastwertnummer ist. Der Cosinus des Produkts, π mal dem Index, ist eine mathematische Darstellung einer unendlichen Reihe, die zwischen 1 und -1 alterniert. Speziell
- cos (π * i) = 1, -1, 1, -1 (11)
- Nach dem Kombinieren durch den Schalter 49 wird ein Betrag, der äquivalent zu dem Zittersignal ist, an einem Addierer 26 von dem digitalen Ausgangsstrom subtrahiert, so daß nur das analoge Eingangssignal an einem Schaltungsausgang 28 in dem digitalen Ausgangsstrom dargestellt ist. Noch ist, als ein Ergebnis des Verstärkungsunterschieds, das digitale Ausgangssignal keine wahre digitale Darstellung des Eingangssignals. Die Wirkung des digitalen Ausgangssignals besteht darin, Pseudonymprodukte um eine Frequenz von einem Viertel der Abtastrate zusätzlich zu den unvermeidlichen Pseudonymprodukten um die Hälfte der Abtastrate einzuführen. Die Amplitude der zusätzlichen Pseudonymprodukte ist proportional zu dem Unterschied E der Verstärkung zwischen den ADWs 44 und 46.
- Die vorliegende Erfindung weist einen Schaltungsaufbau zum Beseitigen des differentiellen Verstärkungsfehlers gemultiplexter ADWs (die zusätzlichen Pseudonymprodukte) durch die Verwendung eines Zitterverfahrens auf. Folglich wird, wie vorher angezeigt wurde, vor der Umwandlung durch die zwei gemultiplexten ADWs 44 und 46 ein Zittersignal in das analoge Signal eingeführt. Nach der Umwandlung wird der Ausgangsstrom des ADW 46 in einem zweiten Verstärkungsblock 48 mit einem einstellbaren Verstärkungsfaktor multipliziert. Der Sinn des Vorsehens des Verstärkungsblocks besteht darin, die Verstärkung eines Signalwegs von A nach C (Wega,c) in Fig. 2 einzustellen, um gleich der Verstärkung des Signalwegs von A nach B (Wega,b) zu sein. Spezieller ist die Verstärkung von Wega,b gleich der Verstärkung des ADW 44, oder:
- Ga,b = Gadw1 (12)
- Die Verstärkung von Wega,c ist gleich der Verstärkung des ADW 46 mal der Verstärkung des zweiten Verstärkungsblocks 48.
- Ga,c = Gadw2 * Gblock2 (13)
- Die Verstärkung von Wega,b kann eingestellt werden, um gleich der Verstärkung von Wega,c zu sein, indem die Verstärkung des Verstärkungsblocks 48 wie folgt eingestellt wird:
- Gblock2 = Gadwl / Gadw2 (14)
- Daher kann die Einstellung der Verstärkung des zweiten Verstärkungsblocks 48 den Verstärkungsunterschied und den Amplitudenfehler beseitigen.
- Die Verstärkung des zweiten Verstärkungsblocks 48 wird geeignet eingestellt, um den Verstärkungsunterschied durch eine Rückkopplungsverstärkungs-Steuerschleife, die einen dritten Verstärkungsblock 50, einen zweiten Schalter 51, einen zweiten Multiplizierer 52 und einen zweiten Akkumulator 54 aufweist, zu beseitigen. Nach dem einstellbaren Skalieren der Ausgabe des ADW 46 durch den zweiten Verstärkungsblock 48 wird die Ausgabe des ADW 46 wiederum in dem dritten Verstärkungsblock 50 mit einer festen Verstärkung von -l multipliziert. Die Ausgabe des ADW 46 wird dann durch den zweiten Schalter 51 mit der Ausgabe des ADW 44 kombiniert, um einen zweiten einzelnen digitalen Strom zu bilden. Die Wirkung der zweiten Multiplikation besteht darin, den zweiten Strom mit cos (-π * i) zu multiplizieren. Der zweite Strom als eine Funktion der Eingabe der ADWs lautet dann:
- Strom = Eingabe * (1 + E/2) * cos (π + E/2)
- (-π * i) (15)
- vereinfacht lautet derselbe wie folgt:
- Strom = Eingabe * (cos (-π * i) + E/2)
- Strom = Eingabe * cos (-π * i) + Eingabe * E/2) (16)
- Dieser zweite Strom wird in dem Multiplizierer 52 gegenüber dem Strom der digitalen Rauschworte (dem Zittern) von dem PRN 16 korreliert. Wie vorher beschrieben wurde, empfängt der Eingang der ADWs eine Kombination sowohl des analogen Signals als auch des Zittersignals. Daher könnten beide Ausdrücke der Gleichung (16) für den zweiten Strom, der diese kombinierte Eingabe enthält, gegen das Zittersignal korrelieren. Da cos (-π * i) eine unendliche Reihe ist, die zwischen -l und 1 wechselt, ist der mittlere Wert über der Zeit Null. Daher wird der Ausdruck (Eingabe x cos (-π * i)) des Stroms nicht korrelieren. Der zweite Ausdruck, der (E/2) enthält, wird jedoch korrelieren, solange E, der Verstärkungsunterschied, nicht Null ist.
- Die Korrelation zwischen dem zweiten Term und dem Zittern wird in dem Akkumulator 54 akkumuliert. Da die Korrelation dem Verstärkungsunterschied entspricht, ist der Akkumulator in der Lage, ein Steuersignal rückzukoppeln, um die Verstärkung des Verstärkungsblocks 54 exakt einzustellen. Wie vorher erwähnt wurde, beseitigt dies den differentiellen Verstärkungsfehler der gemultiplexten ADWs.
- Die Schaltung, die in Fig. 3 dargestellt ist, kann erweitert werden, um mehr als zwei gemultiplexte ADWs aufzunehmen. Jeder zusätzliche ADW ist mit einem getrennten Verstärkungs block und einer Rückkopplungsverstärkungssteuerschleife versehen, sowie der zweite ADW 46 in Fig. 3 mit dem Verstärkungsblock 48 und der Rückkopplungsverstärkungssteuerschleife, die die Multiplizierer 50 und 52 und den Akkumulator 54 aufweist, versehen ist. Der Verstärkungsblock und die Rückkopplungsverstärkungssteuerschleife jedes ADWs werden bewirken, daß die Verstärkung des Umwandlungswegs durch den ADW und den Verstärkungsblock gleich der Verstärkung durch den ersten ADW 44 ist. Auf diese Weise wird der Umwandlungsweg durch jeden ADW die gleiche Verstärkung aufweisen, um dadurch einen differentiellen Verstärkungsfehler zu beseitigen.
- Das Ausführungsbeispiel, das in Fig. 3 gezeigt ist, kann vereinfacht werden, wie in Fig. 4 gezeigt ist, wobei der zweite Multiplizierer 52 beseitigt ist. Bei dieser vereinfachten Schaltung wird die Multiplikation der Abtastwerte des zweiten ADWs mit -1 in dem dritten Verstärkungsblock 50 nach der Korrelationsmultiplikation durchgeführt. Die Korrelationsmultiplikation wird durch den Multiplizierer 30 durchgeführt. Diese Vereinfachung ist möglich, da der arithmetische Prozeß der Multiplikation kommutativ ist, d.h. die Reihenfolge der Multiplikation das Ergebnis nicht beeinflußt. Bei dieser vereinfachten Schaltung stellt der zweite Schalter 51 eine direkte Verbindung zu dem Eingang des zweiten Akkumulators 54 dar. Ein erster Eingang des zweiten Schalters 51 ist mit dem dritten Verstärkungsblock 50 verbunden, der wiederum mit dem Ausgang des Multiplizerers 30 verbunden ist. Ein zweiter Eingang des zweiten Schalters 51 ist ferner direkt mit dem Ausgang des Multiplizierers 30 verbunden. Mit Ausnahme der Änderung der Reihenfolge der Multiplikation funktioniert diese vereinfachte Schaltung genauso wie die Schaltung, die in Fig. 3 gezeigt ist.
- Ein viertes Ausführungsbeispiel der Erfindung, das sowohl eine Verstärkungsfehlerkorrektur als auch eine Korrektur des differentiellen Verstärkungsfehlers der gemultiplexten ADWs beinhaltet, ist in Fig. 5 dargestellt. Die Schaltung 60 in Fig. 5 ist eine natürliche Erweiterung der Schaltung 36, die in Fig. 2 gezeigt ist, auf gemultiplexte ADWs. Es ist ebenfalls eine einfachere Implementierung der gemultiplexten differentiellen Verstärkungsfehlerkorrektur als die Schaltung 40, die in Fig. 3 gezeigt ist.
- Der Grundsatz hinter der Schaltung 60 besteht darin, daß der Zittersignalweg durch den DAW und jeden ADW separat durch eine Rückkopplungsverstärkungssteuerung gesteuert wird, um Eins zu sein. Folglich wird die Verstärkung eines Zittersignalwegs durch den DAW 18, den ADW 44 und einen Verstärkungsblock 62 durch eine Rückkopplungsschleife gesteuert, die einen Multiplizierer 64 und einen Akkumulator 66 aufweist. Die Verstärkung eines zweiten Zittersignalwegs durch den DAW 18, den ADW 46 und einen Verstärkungsblock 70 wird durch eine Rückkopplung durch den Multiplizierer 64 und einen Akkumulator 72 gesteuert.
- Die Verstärkung der Verstärkungsblöcke 62 und 70 ist eingestellt, um eine Verstärkung von Eins für diese Zittersignalwege auf die gleiche Art und Weise zu liefern, wie der Verstärkungsblock 38 eine Zittersignalverstärkung von Eins bei der Schaltung 36 von Fig. 2 liefert. Speziell korreliert der Multiplizierer 64 das ursprüngliche Zittersignal gegenüber der Ausgabe, um Abweichungen von einer Verstärkung von Eins zu erfassen. Der Korrelationsbetrag wird für jeden Weg in dem jeweiligen Akkumulator 66 oder 72 desselben akkumuliert. Schalter 49 und 74 arbeiten zusammen. Wenn der Schalter 49 den nächsten Abtastwert für den Ausgangsstrom von einem ADW erfaßt, akkumuliert der Schalter 74 die Korrelation dieses Abtastwerts gegenüber dem Zittersignal in dem entsprechenden Akkumulator 66 oder 72 für den speziellen ADW-Weg. Der Korrelationsbetrag wird verwendet, um ein Verstärkungssteuerungssignal zum Einstellen der verstärkung der Verstärkungsblöcke 62, 70 für eine Zittersignalwegverstärkung von Eins zu erzeugen. Eine Zittersignalwegverstärkung von Eins liefert den Vorteil des Beseitigens eines Verstärkungsfehlers, wie oben in Verbindung mit den Fig. 1 und 2 beschrieben wurde.
- Die gleiche Rückkopplungsverstärkungssteuerung, die eine Zittersignalwegverstärkung von Eins liefert, stellt auch sicher, daß die Verstärkung des Eingangssignals durch jeden ADW die gleiche ist. Zur Veranschaulichung lautet die Verstärkung des Zittersignalwegs durch den DAW 18, den ADW 44 und den Verstärkungsblock 62 wie folgt:
- Gdsp1 = Gdaw * Gadw44 * Gblock62 = 1 (17)
- Die Verstärkung des Zittersignalwegs durch den ADW 46 lautet:
- Gdsp2 = Gdaw * Gadw46 * Gblock70 = 1 (18)
- Aus Gleichung (17) ist herauszufinden, daß die Verstärkung durch den ADW 44 und den Verstärkungsblock 62 lautet:
- Gadw44 * Gblock62 = 1/Gdaw (19)
- Ferner ist aus Gleichung (18) herauszufinden, daß die Verstärkung durch den ADW 46 und den Verstärkungsblock 70 lautet:
- Gadw46 * Gblock70 = 1/Gdaw (20)
- Die Gleichungen (19) und (20) zeigen, daß durch das yorsehen einer Zittersignalwegverstärkung von Eins durch die Rückkopplungssteuerung der Verstärkungsblöcke 62 und 70 die Verstärkung des Wegs durch den ADW 44 und den Verstärkungsblock 62 und die Verstärkung des Wegs durch den ADW 46 und den Verstärkungsblock 70 abgeglichen wurden. Wenn die Verstärkung dieser zwei Wege abgeglichen ist, ist die Umwandlung des Eingangssignals durch jeden Weg konsistent. Folglich liefert die Rückkopplungsverstärkungssteuerung der Verstärkungsblöcke 62 und 70 sowohl eine Verstärkungsfehlerkorrektur als auch eine differentielle Verstärkungsfehlerkorrektur.
- Die Schaltung 60 kann in Übereinstimmung mit dieser Erfindung modifiziert werden, um ein Multiplexen von mehr als zwei ADWs zu liefern. Zusätzliche ADWs können auf die gleiche Art und Weise wie die ADWs 44, 46 gemultiplext werden, indem ein Verstärkungsblock und eine Rückkopplungsschleife für jeden ADW vorgesehen wird. Die Schaltung 60 kann auch die alternativen Implementierungen und Vereinfachungen, die oben in Verbindung mit den Fig. 1 und 2 beschrieben wurden, aufweisen.
- Fig. 6 zeigt die Schaltung 60, die modifiziert ist, um eine Vorhersageumwandlung einzuschließen. Die Schaltung arbeitet, wie oben in Verbindung mit Fig. 5 beschrieben wurde. Jedoch wurde ein digitaler Prozessor 80 hinzugefügt. Der digitale Prozessor 80 verarbeitet die digitalen Abtastwerte des Ausgangssignals, um den Wert des nächsten Abtastwerts vorherzusagen. Der vorhergesagte nächste Wert wird in einem Summationsblock 82 von dem Zittersignal, das in dem PRN-Generator 16 erzeugt wird, subtrahiert. Die Summe von dem Summationsblock 82 wird in dem DAW 18 in eine analoge Form umgewandelt und zu dem nächsten Abtastwert des Eingangssignals addiert. Die Summe wird ferner in dem Summationsblock 26 von der Ausgabe subtrahiert. Auf diese Weise wird der vorhergesagte nächste Wert von dem digitalen Prozessor 80 von der Eingabe subtrahiert und wiederum zu der Ausgabe addiert.
- Tatsächlich hat die Addition des vorhergesagten nächsten Wertes die ADWs auf einen schmalen Bereich von Werten vorgespannt. Nur der Unterschied zwischen dem Eingangssignal und dem vorhergesagten Wert (zusammen mit dem Zittersignal) wird durch die ADWs umgewandelt. Jeder der ADWs hat die Fähigkeit, nur eine eingestellte Anzahl von Quantisierungspegeln aufzulösen. Durch das Verschmalern des Bereichs von Werten, die die ADWs umwandeln müssen, kann auch die Größe der Quantisierungspegel verschmalert werden. Folglich kann mit einer Vorhersage die Auflösung der ADWs erhöht werden.
- Fig. 6 zeigt, wie eine Vorhersageumwandlung unter Verwendung des gleichen DAWs 18 und Summationsblocks 26, wie dieselben für die Einführung des Zitterns verwendet sind, zu der Schaltung 60 hinzugefügt werden kann. Eine Vorhersageumwandlung kann auf eine gleiche Art und Weise zu den Schaltungen 10, 36 und 40 der Fig. 1, 2 und 3 hinzugefügt werden.
- Obwohl die Grundsätze der vorliegenden Erfindung bezugnehmend auf ein veranschaulichendes Ausführungsbeispiel beschrieben und dargestellt wurden, ist es offensichtlich, daß die Erfindung in Anordnung und Detail modifiziert werden kann, ohne von derartigen Grundsätzen abzuweichen. Folglich beansprucht die vorliegende Erfindung alle solchen Ausführungsbeispiele, die in die Definition der folgenden Ansprüche fallen.
Claims (9)
1. Verfahren des dynamischen Korrigierens von
Verstärkungsfehlern, die während einer Analog/Digital-Wandlung
eines analogen Eingangssignals auftreten, mit folgenden
Schritten:
Erzeugen eines Zittersignals mit einem digitalen
Pseudozufallsrauschgenerator (16);
Umwandeln des Zittersignals in eine analoge Form
mittels eines Digital/Analog-Wandlers (18);
Addieren des Zittersignals zu dem analogen
Eingangssignal;
Umwandeln des Zittersignals und des analogen
Eingangssignals in einen digitalen Ausgangsstrom, der denselben
entspricht;
Subtrahieren des Zittersignals von dem digitalen
Ausgabestrom;
Korrelieren des Zittersignals auf den digitalen
Ausgabestrom, um einen Rest des Zittersignals, der in dem
digitalen Ausgangsstrom verbleibt, was eine Verstärkung
ungleich Eins des Zittersignals anzeigt, zu erfassen;
und
Einstellen der Verstärkung des Zittersignals, um den
Rest zu beseitigen.
2. Das Verfahren gemäß Anspruch 1, ferner zum dynamischen
Korrigieren einer Verstärkungsdifferenz zwischen zwei
Analog/Digital-Wandlern (44, 46) in einem Satz (42) von
zwei oder mehr gemultiplexten Analog/Digital-Wandlern,
wobei der Schritt des Umwandelns in einen digitalen
Ausgangsstrom folgende Schritte aufweist:
Umwandeln des Zittersignals und des analogen
Eingangssignals in einen ersten Strom von digitalen
Abtastwerten, die denselben entsprechen, mittels eines ersten
Analog/Digital-Wandlers (44) des Satzes (42) von
gemultiplexten Analog/Digital-Wandlern;
Umwandeln des Zittersignals und des analogen
Eingabesignals in einen zweiten Strom von digitalen
Abtastwerten, die denselben entsprechen, mittels eines
zweiten Analog/Digital-Wandlers (46) des Satzes (42) von
gemultiplexten Analog/Digital-Wandlern;
Multiplizieren entweder des ersten oder des zweiten
Stroms mit -1;
Kombinieren des ersten und des zweiten Stroms;
Multiplizieren des ersten und des zweiten Stroms mit
dem Zittersignal, um einen Korrelationsbetrag zwischen
dem ersten und dem zweiten Strom und dem Zittersignal
zu bestimmen;
Akkumulieren des Korrelationsbetrags; und
Einstellen der Verstärkung der Umwandlung des
Zittersignals und des analogen Eingangssignals in den zweiten
Strom gemäß dem Korrelationsbetrag, um einen
Verstärkungsunterschied zwischen dem ersten und dem zweiten
Analog/Digital-Wandler zu beseitigen.
3. Das Verfahren gemäß Anspruch 2, bei dem der Schritt des
Multiplizierens mit einem digitalen Wert vor dem
Schritt des Multiplizierens mit -1 durchgeführt wird.
4. Das Verfahren gemäß Anspruch 1, ferner zum dynamischen
Korrigieren differentieller Verstärkungsfehler von N
gemultiplexten Analog/Digital-Wandlern (42), wobei N
eine ganzzahlige Zahl größer als Eins ist, wobei der
Schritt des Einstellens und der Schritt des Umwandelns
in einen digitalen Ausgangsstrom zusammen folgende
Schritte aufweisen:
Umwandeln des Zittersignals und des analogen
Eingangssignals jeweils in N digitale Ströme mittels der N
Analog/Digital-Wandler (42);
Kombinieren der N digitalen Ströme in den digitalen
Ausgangs strom;
getrenntes Akkumulieren für jeden der N
Analog/Digital-Wandler (42) eines Restbetrags, der durch dieselben
beigetragen wird; und
Einstellen der Verstärkung von jedem der N
Analog/Digital-Wandler (42) gemäß dem Restbetrag, der jeweils
durch denselben beigetragen wird.
5. Das Verfahren gemäß Anspruch 1, ferner zum Erhöhen der
Auflösung der Analog/Digital-Wandlung, wobei das
Verfahren folgende Schritte aufweist:
Vorhersagen eines Werts eines nächsten Abtastwerts des
digitalen Ausgangsstroms;
Subtrahieren des Werts von dem Zittersignal und dem
analogen Eingangssignal vor dem Schritt des Umwandelns
in den digitalen Ausgangsstrom; und
Addieren des Werts zu dem digitalen Ausgangsstrom.
6. Eine elektronische Schaltung zum Umwandeln eines
analogen Eingangssignals in einen digitalen Ausgangsstrom
ohne Analog/Digitalwandler-Verstärkungsfehler, mit
folgenden Merkmalen:
einem Eingang (12) zum Empfangen des analogen
Eingangssignals;
einer Rauschquelle (16) zum Erzeugen eines Stroms von
digitalen Rauschworten;
einem Digital/Analog-Wandler (DAW) (18), der mit der
Rauschquelle (16) gekoppelt ist, zum Umwandeln des
Stroms von digitalen Rauschworten in ein Zittersignal;
einer analogen Summationsschaltung (20), die mit dem
DAW (18) und dem Eingang (12) verbunden ist, zum
Addieren des Zittersignals und des analogen Eingangssignals;
zumindest einem Analog/Digital-Wandler (22) zum
Umwandeln des Zittersignals und des analogen Eingangssignals
in einen digitalen Ausgangsstrom;
einer Subtraktionsschaltung (26) zum Subtrahieren des
Stroms von digitalen Rauschworten von dem digitalen
Ausgangsstrom;
einem Korrelator (30, 32), der mit der
Subtraktionseinrichtung verbunden ist, zum Erfassen eines Rests des
Zittersignals in dem digitalen Ausgangsstrom und zum
Steuern der Verstärkung des Zittersignals als Reaktion
auf den Betrag des Rests, der in dem digitalen
Ausgangsstrom erfaßt wird.
7. Die elektronische Schaltung gemäß Anspruch 6, um ferner
differentielle Verstärkungsfehler von gemultiplexten
ADWs zu beseitigen, bei der der zumindest eine
Analog/Digital-Wandler N gemultiplexte Analog/Digital-
Wandler (42) zum Erzeugen von N Strömen von
digitahsierten Abtastwerten, die dem kombinierten analogen
Signal entsprechen, und eine Kombiniereinrichtung 49
zum Kombinieren der N Ströme von digitalisierten
Abtastwerten in den digitalen Ausgangsstrom aufweist,
wobei N eine ganze Zahl größer als Eins ist, wobei die
elektronische Schaltung ferner folgendes Merkmal
aufweist:
N-l Korrelatoren (52, 54) zum Erfassen von
Verstärkungsunterschieden zwischen einem ersten der N Ströme
von digitalisierten Abtastwerten und jedem eines
zweiten bis N-ten der N Ströme und zum Erzeugen von N-l
Rückkopplungssignalen proportional zu den
Unterschieden, um die Verstärkung der N Ströme zu steuern.
8. Die elektronische Schaltung gemäß Anspruch 6, um ferner
differentielle Verstärkungsfehler von multiplexten ADWs
zu beseitigen, bei der zumindest einer der
Analog/Digital-Wandler folgende Merkmale aufweist:
N gemultiplexte Analog/Digital-Wandler (42) zum
Erzeugen von N Strömen digitalisierter Abtastwerte, die dem
kombinierten analogen Signal entsprechen; und
eine Kombiniereinrichtung (49) zum Kombinieren der N
Ströme von digitalisierten Abtastwerten in den
Ausgabestrom, wobei der Korrelator folgende Merkmale aufweist:
zumindest einen Multiplizierer (64), der mit der
Subtraktionseinrichtung (26) verbunden ist, zum
Multiplizieren des digitalen Ausgangsstroms und der digitalen
Rauschworte, um einen Rest des Zittersignals, der in
dem digitalen Ausgangsstrom verbleibt, zu erfassen;
N Akkumulatoren (66, 72), die mit dem zumindest einen
Multiplizierer gekoppelt sind, wobei jeder Akkumulator
wirksam ist, um einen Rest des Zittersignals, der durch
einen jeweiligen der N gemultiplexten Analog/Digital-
Wandler (42) beigetragen wird, zu akkumulieren, und um
ein Rückkopplungssignal zu erzeugen, um die Verstärkung
eines jeweiligen der N Ströme von digitalisierten
Abtastwerten zu steuern.
9. Die elektronische Schaltung gemäß Anspruch 6, um ferner
die Auflösung der Analog/Digital-Wandlung zu erhöhen,
mit folgenden Merkmalen:
einer Einrichtung (80) zum Vorhersagen eines nächsten
Abtastwertes des digitalen Ausgangsstroms; und
einer zweiten Subtraktionsschaltung (82), die mit der
Einrichtung und mit dem Ausgang der Rauschquelle
verbunden ist, zum Subtrahieren des nächsten Abtastwertes
von dem Strom aus digitalen Rauschworten.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/817,710 US5187481A (en) | 1990-10-05 | 1992-01-07 | Combined and simplified multiplexing and dithered analog to digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69218168D1 DE69218168D1 (de) | 1997-04-17 |
DE69218168T2 true DE69218168T2 (de) | 1998-02-05 |
Family
ID=25223713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69218168T Expired - Fee Related DE69218168T2 (de) | 1992-01-07 | 1992-12-17 | Kombinierte und vereinfachte Multiplexierung in Zusammenhang mit Zitteranalog-Digitalwandler |
Country Status (4)
Country | Link |
---|---|
US (1) | US5187481A (de) |
EP (1) | EP0550990B1 (de) |
JP (1) | JP3143765B2 (de) |
DE (1) | DE69218168T2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10133538A1 (de) * | 2001-07-11 | 2003-01-30 | Infineon Technologies Ag | Kalibriereinrichtung zur Kalibrierung von A/D-Wandlern mit beliebigem Bitgewicht |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371501A (en) * | 1992-12-16 | 1994-12-06 | General Electric Company | Architecture for arbitrary nonlinear quantization of multi-channel data |
US5311180A (en) * | 1993-01-15 | 1994-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Digital circuit for the introduction and later removal of dither from an analog signal |
JPH06243580A (ja) * | 1993-02-15 | 1994-09-02 | Hitachi Ltd | Agc回路 |
US5493298A (en) * | 1993-03-01 | 1996-02-20 | Hewlett-Packard Company | Dithered analog-to-digital converter |
US5483238A (en) * | 1993-12-16 | 1996-01-09 | At&T Ipm Corp. | Data converter with gain scaling including dither |
US5451948A (en) * | 1994-02-28 | 1995-09-19 | Cubic Communications, Inc. | Apparatus and method for combining analog and digital automatic gain control in receivers with digital signal processing |
US5510790A (en) * | 1994-04-25 | 1996-04-23 | The United States Of America As Represented By The Secretary Of The Navy | Digital circuit for the introduction of dither into an analog signal |
KR970008907A (ko) * | 1995-07-25 | 1997-02-24 | 가네꼬 히사시 | A/d 변환기에서 최적 다이나믹 레인지를 유지하기 위한 a/d 변환기의 기준 레벨 조정 회로 및 방법 |
US5745061A (en) * | 1995-07-28 | 1998-04-28 | Lucent Technologies Inc. | Method of improving the stability of a sigma-delta modulator employing dither |
US5629703A (en) * | 1995-08-09 | 1997-05-13 | Tektronix, Inc. | Method for reducing harmonic distortion in an analog-to-digital converter system |
FR2741213B1 (fr) * | 1995-11-13 | 1998-01-30 | Valeo Electronique | Procede et dispositif de conversion analogique/numerique, notamment pour unite de controle de temperature dans un vehicule automobile |
US5995084A (en) * | 1997-01-17 | 1999-11-30 | Tritech Microelectronics, Ltd. | Touchpad pen-input and mouse controller |
US5883622A (en) * | 1997-01-17 | 1999-03-16 | Tritech Microelectronics International Ltd. | Touchpad pen-input controller |
US6016113A (en) * | 1997-06-26 | 2000-01-18 | Binder; Yehuda | System for enhancing the accuracy of analog-digital-analog conversions |
US5905453A (en) * | 1997-08-04 | 1999-05-18 | Motorola, Inc. | Dithered sigma delta modulator having programmable full scale range adjustment |
AR036873A1 (es) | 2001-09-07 | 2004-10-13 | Euro Celtique Sa | Piridinas aril sustituidas a, composiciones farmaceuticas y el uso de las mismas para la preparacion de un medicamento |
TWI235000B (en) * | 2002-09-24 | 2005-06-21 | Mstar Semiconductor Inc | Apparatus and method for masking interference noise contained in signal source |
DE10255354B3 (de) | 2002-11-27 | 2004-03-04 | Infineon Technologies Ag | A/D-Wandler mit minimiertem Umschaltfehler |
DE102004025577B4 (de) * | 2004-05-25 | 2010-05-06 | Infineon Technologies Ag | Unterdrückung von geraden harmonischen Verzerrungen in einem nicht-linearen Element |
US7221299B2 (en) * | 2004-06-12 | 2007-05-22 | Nordic Semiconductor Asa | Method and apparatus for an ADC circuit with wider input signal swing |
DE102004049481B4 (de) * | 2004-10-11 | 2007-10-18 | Infineon Technologies Ag | Analog-Digital-Wandler |
US7015851B1 (en) * | 2004-10-26 | 2006-03-21 | Agilent Technologies, Inc. | Linearizing ADCs using single-bit dither |
US7277033B1 (en) | 2006-02-13 | 2007-10-02 | Honeywell International, Inc. | System and method for subtracting dither reference during analog-to-digital conversion |
GB2436178A (en) * | 2006-03-13 | 2007-09-19 | Matsushita Electric Ind Co Ltd | A scheme to alleviate signal degradation caused by digital gain control loops. |
US8004436B2 (en) * | 2008-10-09 | 2011-08-23 | Analog Devices, Inc. | Dithering technique for reducing digital interference |
GB2466671B (en) | 2009-01-06 | 2013-03-27 | Skype | Speech encoding |
GB2466670B (en) | 2009-01-06 | 2012-11-14 | Skype | Speech encoding |
GB2466675B (en) * | 2009-01-06 | 2013-03-06 | Skype | Speech coding |
GB2466673B (en) | 2009-01-06 | 2012-11-07 | Skype | Quantization |
GB2466674B (en) | 2009-01-06 | 2013-11-13 | Skype | Speech coding |
GB2466672B (en) | 2009-01-06 | 2013-03-13 | Skype | Speech coding |
GB2466669B (en) | 2009-01-06 | 2013-03-06 | Skype | Speech coding |
US20100241679A1 (en) * | 2009-03-17 | 2010-09-23 | Guo Xing Li | Signal conversion systems |
US8452606B2 (en) | 2009-09-29 | 2013-05-28 | Skype | Speech encoding using multiple bit rates |
US8009072B2 (en) * | 2009-12-19 | 2011-08-30 | General Electric Company | Predictive analog-to-digital converter and methods thereof |
JP5653319B2 (ja) * | 2011-08-15 | 2015-01-14 | 株式会社東芝 | 歪み補正装置 |
US8769364B2 (en) * | 2011-10-20 | 2014-07-01 | Analog Devices, Inc. | System and method for digital gain error correction |
US8723707B2 (en) * | 2011-11-14 | 2014-05-13 | Analog Devices, Inc. | Correlation-based background calibration for reducing inter-stage gain error and non-linearity in pipelined analog-to-digital converters |
US8471740B2 (en) * | 2011-11-14 | 2013-06-25 | Analog Devices, Inc. | Reducing the effect of non-linear kick-back in switched capacitor networks |
US8604953B2 (en) * | 2011-11-14 | 2013-12-10 | Analog Devices, Inc. | Calibrating timing, gain and bandwidth mismatch in interleaved ADCs |
US8471741B2 (en) * | 2011-11-14 | 2013-06-25 | Analog Devices, Inc. | Method and device for reducing inter-channel coupling in interleaved and multi-channel ADCs |
US8970409B2 (en) | 2012-03-22 | 2015-03-03 | Hittite Microwave Corporation | Dynamic dithering method and apparatus for analog-to-digital converters |
JP5960627B2 (ja) * | 2013-03-11 | 2016-08-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP5893591B2 (ja) * | 2013-08-14 | 2016-03-23 | 旭化成エレクトロニクス株式会社 | サンプルホールド回路のキャリブレーション方法、キャリブレーション装置、およびサンプルホールド回路 |
US9077363B2 (en) | 2013-12-03 | 2015-07-07 | Analog Devices, Inc. | Stochastic encoding in analog to digital conversion |
US9503116B2 (en) | 2014-12-17 | 2016-11-22 | Analog Devices, Inc. | Efficient calibration of errors in multi-stage analog-to-digital converter |
CN104518797B (zh) * | 2015-01-26 | 2017-10-13 | 中国电子科技集团公司第二十四研究所 | 一种用于高精度模数转换器中的抖动电路 |
US10382048B2 (en) * | 2015-05-28 | 2019-08-13 | Analog Devices, Inc. | Calibration of analog-to-digital converter devices |
TWI730003B (zh) * | 2015-09-17 | 2021-06-11 | 日商諾瓦斯股份有限公司 | 電池式電源裝置、電路及電子機器 |
US10116322B1 (en) * | 2017-12-01 | 2018-10-30 | Raytheon Company | Rail adaptive dither |
US10659069B2 (en) * | 2018-02-02 | 2020-05-19 | Analog Devices, Inc. | Background calibration of non-linearity of samplers and amplifiers in ADCs |
US11711198B2 (en) * | 2019-07-25 | 2023-07-25 | Nippon Telegraph And Telephone Corporation | Synchronous detection apparatus, synchronous detection method, and program |
JP2022130998A (ja) * | 2021-02-26 | 2022-09-07 | セイコーエプソン株式会社 | A/dコンバーター、デジタル出力温度センサー、回路装置及び発振器 |
TWI779671B (zh) * | 2021-06-17 | 2022-10-01 | 瑞昱半導體股份有限公司 | 具有訊號校正機制的數位至類比轉換裝置及方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4550309A (en) * | 1984-02-16 | 1985-10-29 | Hewlett Packard Company | Analog to digital converter |
EP0167412B1 (de) * | 1984-07-06 | 1991-06-05 | British Aerospace | Analog-Digital-Umwandlung |
JPS62112221U (de) * | 1985-12-27 | 1987-07-17 | ||
JPH07118649B2 (ja) * | 1986-01-08 | 1995-12-18 | ヤマハ株式会社 | デイザ回路 |
JP2573850B2 (ja) * | 1987-09-14 | 1997-01-22 | ティアツク株式会社 | アナログ−デイジタル変換装置 |
US4814767A (en) * | 1987-10-08 | 1989-03-21 | Analog Devices, Inc. | Sub-ranging A/D converter with flash converter having balanced input |
JPH01137831A (ja) * | 1987-11-25 | 1989-05-30 | Mitsubishi Electric Corp | アナログーデジタル変換器 |
US4963881A (en) * | 1989-10-23 | 1990-10-16 | Hazeltine Corporation | Method and apparatus for enhancing the signal resolution of an analog-to-digital converter |
-
1992
- 1992-01-07 US US07/817,710 patent/US5187481A/en not_active Expired - Lifetime
- 1992-12-17 EP EP92311563A patent/EP0550990B1/de not_active Expired - Lifetime
- 1992-12-17 DE DE69218168T patent/DE69218168T2/de not_active Expired - Fee Related
-
1993
- 1993-01-07 JP JP05017012A patent/JP3143765B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10133538A1 (de) * | 2001-07-11 | 2003-01-30 | Infineon Technologies Ag | Kalibriereinrichtung zur Kalibrierung von A/D-Wandlern mit beliebigem Bitgewicht |
DE10133538B4 (de) * | 2001-07-11 | 2004-02-19 | Infineon Technologies Ag | Kalibriereinrichtung zur Kalibrierung von A/D-Wandlern mit beliebigem Bitgewicht |
Also Published As
Publication number | Publication date |
---|---|
JP3143765B2 (ja) | 2001-03-07 |
EP0550990A2 (de) | 1993-07-14 |
US5187481A (en) | 1993-02-16 |
DE69218168D1 (de) | 1997-04-17 |
EP0550990A3 (de) | 1994-04-27 |
JPH05268082A (ja) | 1993-10-15 |
EP0550990B1 (de) | 1997-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69218168T2 (de) | Kombinierte und vereinfachte Multiplexierung in Zusammenhang mit Zitteranalog-Digitalwandler | |
EP1568138B1 (de) | A/d-wandler mit minimiertem umschaltfehler | |
DE68911700T2 (de) | Vorrichtung und Verfahren zur A/D Umsetzung mit Überabtastung. | |
DE60010238T2 (de) | Stabilisierungsschaltung mit frequenzgeformtem Pseudozufalls-Chopper und Verfahren für einen Delta-Sigma-Modulator | |
DE68915700T2 (de) | Verfahren zur Kaskadierung von mehreren Sigma-Delta-Modulatoren und ein Sigma-Delta-Modulatorsystem. | |
DE69901818T2 (de) | Zittersignalquelle mit gekerbtem frequenzspektrum | |
DE19502047C2 (de) | Verfahren zur Analog-Digital-Wandlung von Signalen | |
DE69123366T2 (de) | Digitale Rauschformerschaltung | |
DE69032710T2 (de) | Auf statistischen Prinzipien basiertes kontinuierliches Autokalibrierungsverfahren und -gerät | |
DE69220723T2 (de) | Analog/Digitalwandler, Digital/Analogwandler und digitale Modulatoren | |
DE69015373T2 (de) | Digital-analog-wandler mit grossem dynamikbereich, hoher genauigkeit und hoher geschwindigkeit. | |
DE69122179T2 (de) | A/S-Signalwandler mit mehrfachem Sigma-Delta-Modulator | |
DE69315723T2 (de) | Schaltkreis zur Korrektur von Verzerrungen in Empfängern | |
DE69029565T2 (de) | Verfahren und Gerät zur Linearisierung des Ausgangs eines Digitalanalogwandlers | |
DE4203879A1 (de) | Verfahren zur umwandlung eines messsignals und eines referenzsignals in ein ausgangssignal, sowie konverter zur durchfuehrung des verfahrens | |
DE69123388T2 (de) | Analog-Digitalumsetzer | |
DE60123535T2 (de) | Mehrstufenwandler mit Anwendung eines digitalen Zittersignals | |
DE3935617C2 (de) | ||
DE69422650T2 (de) | Als dreistufiges transversales Filter anwendbare digitale Filterschaltung | |
DE2947087A1 (de) | (b + a)-bit-a/d-wandler mit b-bit- hilfs-a/d-wandler | |
DE69218359T2 (de) | Verfahren und Schaltung für Rauschformung | |
DE69832770T2 (de) | Delta-Sigma-Modulator | |
DE2718229C2 (de) | Codiereinrichtung zur Umsetzung eines analogen Eingangssignals in ein PCM-Signal hoher Auflösung | |
DE69933259T2 (de) | Verfahren und Gerät zur Erweiterung des störfreien dynamischen Bereichs eines Digital-Analog-Wandlers | |
DE3853655T2 (de) | Bit-serielle Integratorschaltung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8332 | No legal effect for de | ||
8370 | Indication related to discontinuation of the patent is to be deleted | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES, US |
|
8339 | Ceased/non-payment of the annual fee |