[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE69113399T2 - Integrierte Ladungspumpenschaltung mit reduzierter Substratvorspannung. - Google Patents

Integrierte Ladungspumpenschaltung mit reduzierter Substratvorspannung.

Info

Publication number
DE69113399T2
DE69113399T2 DE69113399T DE69113399T DE69113399T2 DE 69113399 T2 DE69113399 T2 DE 69113399T2 DE 69113399 T DE69113399 T DE 69113399T DE 69113399 T DE69113399 T DE 69113399T DE 69113399 T2 DE69113399 T2 DE 69113399T2
Authority
DE
Germany
Prior art keywords
voltage
charge pump
output
well
vout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69113399T
Other languages
English (en)
Other versions
DE69113399D1 (de
Inventor
Stephen Leboon Wong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Application granted granted Critical
Publication of DE69113399D1 publication Critical patent/DE69113399D1/de
Publication of DE69113399T2 publication Critical patent/DE69113399T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft eine integrierte Schaltung, die eine Ledungspumpe mit einem Ausgangsanschluß und mindestens einer als Diode aufgebauten Spannungsmultipliziererstufe umfaßt, die einen als Diode aufgebauten NMOS-Transistor hat, wobei eine p-Wanne den genannten NMOS-Transistor umgibt und dessen Backgate bildet.
  • Eine solche integrierte Schaltung ist aus US-Patent 4.439.692 bekannt. Die bekannte Ladungspumpe wird in Fig. 1 gezeigt und verwendet eine Vielzahl von in Reihe geschalteten Dioden mit einem Eingangsanschluß, einem Ausgangsanschluß und einem oder mehreren Zwischenanschlüssen, wobei jeder Zwischenanschluß von einem kapazitiv gekoppelten Treiber gespeist wird. Da die Aufgabe dieser Schaltung ist, eine Spannungsmultiplikation zu verschaffen, müssen die in Reihe geschalteten Dioden in der Ladungspumpenschaltung Spannungen aushalten, die den normalen Versorgungsspannungsbereich überschreiten. Wenn in MOS-Anordnungen, die mit Standard-MOS-Prozeßtechnologie hergestellt sind, eine Ladungspumpenschaltung benötigt wird, wird es schwierig, die auf relativ hoher Spannung liegenden pn-Übergänge dieser Dioden zu isolieren, und im allgemeinen sind zusätzliche Prozeßschritte erforderlich.
  • Eine mögliche Lösung für dieses Problem ist, wie in dem US-Patent 4.439.692 gezeigt wird, für die herkömmlichen Dioden der Ladungspumpenschaltung nach dem Stand der Technik MOS-konfigurierte Dioden zu verwenden (MOS-Transistoren, die als Diode geschaltet sind). Weil jedoch diese MOS-konfigurierten Dioden typischerweise einen größeren Diodenspannungsabfall haben (einige Volt gegenüber den 0,7 Volt eines herkömmlichen pn-Ubergangs), ist die Fähigkeit der Ladungspumpe zur Spannungsmultiplikation wesentlich verschlechtert. Mit anderen Worten, um einen bestimmten Ausgangsspannungspegel der Ladungspumpe zu erreichen, wäre die Anzahl kaskadierter Stufen in einer vollständig in MOS ausgeführten Ladungspumpe größer als die Anzahl Stufen in der herkömmlichen pn-Ubergangs-Diodenschaltung. Dies führt zu einer langsameren komplexeren Schaltung, die zusätzliche Siliciumfläche einnimmt. Somit gibt es bei der Verwendung der Technologie nach dem Stand der Technik bei der Herstellung von Ladungspumpenschaltungen wesentliche Nachteile, die mit der ansonsten wünschenswerten Verwendung der MOS-Technologie zusammenhängen.
  • Es gibt zwei Hauptgründe für die relative großen Diodenspannungsabfälle in MOS-konfigurierten Dioden Erstens ist es in der MOS-Prozeßtechnologie üblich, einen Schwellenimplantationsschritt zu verwenden, um eine Schwellenspannung zwischen 1 und 2 Volt zu erzwingen. Daher werden beispielsweise in der US-Patentschrift Nr.4.439.692 alle Transistoren in der Ladungspumpenschaltung 18 in Fig. 3 als "H"- Transistoren ("harte" Transistoren) bezeichnet. In diesem Zusammenhang soll unter einem "harten" Transistor ein Transistor verstanden werden, der eine wesentlich größere positive oder negative Schwellenspannung hat als die eines sogenannten "weichen" Transistors. Somit können, wie in Fig. 4 der US-Patentschrift Nr.4.439.692 gezeigt wird, sogenannte "harte" Transistoren eine Schwellenspannung von ungefähr +1 Volt für Anreicherungs-FETS und eine Schwellenspannung von etwa -3 Volt für Verarmungs- FETS haben. Keinesfalls haben diese "harten" Transistoren eine relative niedrige Schwellenspannung, da die "harten" Transistoren per Definition solche mit einem mehr negativen oder mehr positiven Schwellenspannungwert sind.
  • Zweitens wird die Schwellenspannung weiterhin durch einen großen Volumeneffekt vergrößert, der von großen Source-Substrat-Spannungen in integrierten Schaltungen mit MOS-Transistoren n der Ladungspumpenschaltung verursacht wird. Dieser Effekt tritt auf, weil die Sources der MOS-Transistoren nicht mit dem p-Wannen-Substrat verbunden werden könner, in dem die Transistoren (typischerweise NMOS-Anordnungen) hergestellt werden, weil die Sources die Versorgungsspannung überschreiten können müssen, damit die Anordnung wie beabsichtigt arbeiten kann.
  • Um eine integriete Schaltung mit einer relativ einfachen, effizienten, schnellen und kompakten vollständig in MOS ausgeführten Ledungspumpenschaltung zu erzeugen, müssen diese den Strukturen nach dem Stand der Technik eigenen Probleme überwunden werden.
  • Aus EP 249 495 ist eine Ladungspumpe bekannt, die PMOS-Transistoren in n-Wannen enthält. Um latch-up zu vermeiden, muß die Spannung in den n-Wannen gleich ungefähr der Spannung im Drain und an der Source dieser Transistoren bleiben. In einer Ladungspumpe kann diese Spannung über die Versorgungsspannung ansteigen. Daher wird in dieser Ladungspumpe mit einem PMOS-Transistor das Drain oder die Source des PMOS-Transistors, je nachdem, wer die höhere Spannung hat, mit der n- Wanne verbunden.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine integrierte Schaltung mit einer Ladungspumpe zu verschaffen, die die Effizienz, Geschwindigkeit, Einfachheit und Kompaktheit im Vergleich zu bestehenden Schaltungen verbessert.
  • Erfindungsgemäß ist die integrierte Schaltung dadurch gekennzeichnet, daß die Ladungspumpe eine Vorspannungsschaltung umfaßt, die einen mit dem Ausgangsanschluß verbundenen Eingang und einen mit der p-Wanne verbundenen Ausgang hat, wobei die Vorspannungsschaltung eingerichtet ist, um eine Eingangsspannung kontinuierlich an ihreni Eingangsanschluß abzunehmen und kontinuierlich eine an die p- Wanne gelegte Ausgangsspanning als Funktion der Ausgangsspannung und kleiner als diese zu erzeugen. Diese integrierte Schaltung ist daher vorteilhaft, weil sie eine Vorspannung der p-Wanne auf ihrem höchsten möglichen Potential zuläßt, ohne einen p- Wannen-Volumen- oder p-Wannen-Source-Übergang in Durchlaßrichtung vorzuspannen. Auf diese Weise kann die Spannungsdifferenz zwischen der Source der NMOS-Transistoren und der p-Wanne mininiert werden. Dies verkleinert die Schwelle der NMOS- Transistoren und führt zu einer Struktur, die eine Leistungsfähigkeit in einer vollständig in MOS ausgeführten Ladungspumpe bietet, die der von pn-Übergangs-Diodenschaltungen nach dem Stand der Technik nahekommt.
  • In einer bevorzugten Ausführungsform der Erfindung wird die Schwelle der als Diode geschalteten Transistoren relativ niedrig gewählt (kleiner ein Volt bei null Volt Backgate-Vorspannung).
  • Die zur Erzeugung der Vorspannung in der Ladungspumpenschaltung verwendete Vorspannungsschaltung kann vorteilhafterweise von einem weiteren, als Sourcefolger geschalteten NMOS-Transistor gebildet werden, dessen Gate mit einem Ausgangsanschluß der Ladungspumpenschaltung und dessen Source über einen Widerstand mit der p-Wanne gekoppelt ist, in der die Backgates der als Diode geschalteten MOS-Transistoren gebildet werden. Diese Konfiguration ermöglicht es, die p-Wanne immer um 1 Gate-Source-Spannung plus 1 Widerstandsspannungsabfall unterhalb der Ausgangsanschlußspannung plus 1 Widerstandsspannungsabfall unterhalb der Ausgangsanschlußspannung der Ladungspumpe vorzuspannen, wenn die Ausgangsspannung kleiner als die Versorgungsspannung ist, und genau 1 Widerstandsspannungsabfall unterhalb der Versorgungsspannung vorzuspannen wenn die Ausgangsspannung oberhalb der Versorgungsspannung liegt. Der Wert des Widerstandsspannungsabfalls kann so gewählt werden, daß der gewünschte Ausgangsspannungswert sichergestellt ist. Diese Vorspannungsschaltung dient für die Minimierung der in Sperrichtung gepolten Vorspannung, wenn die Ladungspumpe Eingeschaltet ist und sie verhindert Vorwärtsleitung von der p-Wanne zum Volumenübergang, wenn die Ladungspumpe AUSgeschaltet ist. Zum besseren Verständnis ist die Erfindung in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen;
  • Fig. 1 ein schematisches Schaltbild einer Ladungspumpenschaltung nach dem Stand der Technik;
  • Fig. 2 ein schematisches Schaltbild einer erfindungsgemäßen vollständig in MOS ausgeführten Ladungspumpenschaltung und
  • Fig. 3 einen vereinfachten Querschnitt einer in der erfindungsgemäßen integrierten Ladungspumpen schaltung verwendeten Halbleiteranordnung.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Fig. 1 zeigt eine herkömmliche Ladungspumpenschaltung 10 nach dem Stand der Technik, die in Reihe geschaltete pn-Übergangs-Dioden 100, 102 und 104 verwendet. Die Stromversorgungsspannung Vcc wird der Anode der Diode 100 über einen Schalttransistor 106 zugeführt, und die Ausgangsspannung der Ladungspumpe wird an der Kathode der Dioden 104 erzeugt, wie mit dem Bezugszeichen Vout angedeutet. Die Zwischenpunkte in der Diodenreihe sind mit Kondensatoren 108 und 110 verbunden, die ihrerseits von Invertern 112, 114 und 116 angesteuert werden, und dem NOR-Gatter 118 mit Eingängein Voff und Vclk Die Schaltung wird von MOS-Transistoren 106 und 120 EIN und AUS geschaltet, die dazu dienen, die Anode der Diode 100 mit der Stromversorgung zu verbinden bzw. den Ausgangsanschluß Vout zu trennen, wenn die Schaltung AUS ist, wobei das Schalten als Funktion des an den Gates der Transistoren 106 und 20 liegenden Signals Voff erfolgt. Die Kapazität der mit dem Anschluß Vout verbundenen Last vird schematisch durch einen zwischen Ausgangsanschluß und Erde geschalteten Kondensator 122 durch eine gestrichelte Linie angedeutet.
  • Die Schaltung nach dem Stand der Technik von Fig. 1 arbeitet in herkömmlicher Weise, ähnlich wie die der Ladungspumpe 18 in Fig. 1 der US-Patentschrift 4.439.692, und soll daher nicht näher beschrieben werden. Kurz gesagt arbeitet die Schaltung folgendermaßen.
  • Vclk ist ein hochfrequentes Taktsignal (etwa 1 MHz), das den Eingang der Inverter 112 und 116 versorgt. Voff ist ein Steuersignal, das, wenn es hoch ist, die Ladungspumpe durch Blockierung des Vclk-Signals und durch Entladen des Lastkondensators 122 deaktiviert. Wenn Voff niedrig ist, darf das Vclk-Signal das Gatter 118 durchlaufen; Transistor 106 wird leitend, und 120 sperrt. In diesem Zustand ist die Ladungspumpe eingeschaltet; Knotenpunkt Vout wird zuerst auf einen Wert von 3 Diodenspannungsabfallen unterhalb V, gebracht; Wechselimpulse, die die Kondensatoren 108 und 110 bei der Vclk - Frequenz ansteuern, liefern effektiv Ladungspakete, die weiterhin die Spannung Vout am Kondensator 122 hochtreiben Die Ein-Richtungsverbindung der Dioden (100, 102, 104) bildet eine Spannungsmultiplikationsschaltung, die Ladungen zwingt, nur in die Richtung des Ausgangs zu fließen.
  • Mit diesem Schaltplan kann gezeigt werden, daß der erreichbare Wert von Vout im stabilen Zustand ist:
  • Vout = Vcc + 2Vp - 3Vd
  • wobei Vp der Aussteuerbereich der invertierenden Treiber 122 und 114 ist, und Vd der Diodenspannungsabfall an der Diode 100, 102, oder 104, Somit wird deutlich, daß Vout maximiert wird, wenn die Diodenspannungsabfalle minimiert werden.
  • In herkömmlichen Ladungspumpenschaltungen, wie die in Fig. 1 gezeigte, überschreiten die Knotenpunktspannungen bei den pn-Übergangs-Dioden 100, 102 und 104 die Versorgungsspannung Vcc. Wenn diese Art der Schaltung unter Verwendung von Standard-MÜS-Prozeßtechnologie in einer MOS-Struktur implementiert wird, wird es schwierig, diese Hochspannungs-pn-Übergärge zu isolieren und werden im allgemeinen zusätzliche Prozeßschritte erforderlich. Eine Möglichkeit, diese Probleme zu überwinden, ist, die pn-Übergangs-Dioden in der Ladungspumpenschaltung durch MOS-konfigurierte Dioden zu ersetzen, wie beispielsweise im US-Patent Nr.4.439.692 gezeigt wird. Weil jedoch MOS-Transistoren typischerweise einen größeren Diodenspannungsabfall haben (einige Volt gegenüber den 0,7 Volt eines herkömmlichen pn- Übergangs), ist die Fähigkeit der Ladungspumpe zur Spannungsmultiplikation wesentlich verschlechtert. Um eine bestimmte Ausgangsspannung der Ladungspumpe zu erreichen, müßte die Anzahl kaskadierter Stufen bei der Verwendung von MOS-Transistoren anstelle von pn-Übergangs-Dioden vergrößert werden. Dies hat eine sehr nachteilige Auswirkung auf die Arbeitsgeschwindigkeit der Schaltung und erfordert außerdem zusätzliche Siliciumfläche.
  • Der Hauptgrund für diesen relativ großen MOS-Diodenspannungsabfall und die sich daraus ergebende Verschlechterung der Leistungsfahigkeit liegt darin, daß die Source der MOS-Anordnungen in der Ladungspumpe nicht mit dem p-Wannen-Substrat verbunden werden kann, da die Source im Betrieb die Versorgungsspannung überschreiten können muß Dieses Problem, das in MOS-Ladungspumpenschaltungen nach dem Stand der Technik, wie in US-Patent Nr.4.439.692 beschrieben, auftritt, führt zu einer größeren, langsameren und weniger effizienten Implementierung einer Ladungspumpenelektronik.
  • Fig. 2 zeigt eine erfindungsgemäße verbesserte Ladungspumpenschaltung 20, in der das oben genannte Problem weitgehend beseitigt ist, was somit eine schnellere, kleinere und somit effizientere, vollständig in MOS ausgeführte Ladungspumpenschaltungsimplementierung ergibt. Es sei bemerkt, daß, obwohl eine zweistufige Ladungspumpenschaltung in Fig. 2 gezeigt wird, erfindungsgemäße Ladungspumpenschaltungen auch mit nur einer Stuft oder mit mehr als einer Stufe hergestellt werden können. Der Deutlichkeit halber sind in Fig. 2 Komponenten, die Gegenstücke in Fig. 1 haben, mit Bezugszeichen verschen, die in mindestens zwei Ziffern mit den entsprechenden Komponenten in Fig. 1 übereinstimmen.
  • In Fig 2 ist die Basis-Ladungspumpe mit ihren kapazitiv gekoppelten Treibern (im oberen Teil der Figur dargestellt) die gleiche wie in Fig. 1, außer, daß die pn-Übergangs-Dioden 100, 102 und 104 durch als Diode geschaltete MOS-Transistoren 200, 202 bzw. 204 ersetzt worden sind. Erfindungsgemäß und im Gegensatz zu der Lehre nach dem Stand der Tecnnik können diese Transistoren vorteilhaft nicht-implantierte NMOS-Transistoren mit niedriger Schwelle sein, mit einer Schwellenspannung kleiner als ein Volt. Solche Transistoren können in einfacher Weise, ohne zusätzliche Masken, in einem Zweifach-Poly-Prozeß hergestellt werden, indem die Gates der Transistoren mit einer Poly-Schicht gebildet werden, die vor der Schwellenimplantation angebracht wird, wodurch die Implantation wirksam vom Kanal abgeschirmt wird.
  • Zusätzlich liefert eine neue Vorspannungsschaltung, in dem unteren Teil von Fig. 2, eine verringerte in Sporrichtung gepolte Vorspannung für die p-Wanne, in der die als Diode geschalteten MOS-Transistoren 200, 202 und 204 hergestellt werden, wenn die Ladungspumpe Eingeschaltet ist. Zusätzlich verhindert die Vorspannungs schaltung Vorwärtsleitung in der p-Wanne zum Volumenübergang, wenn die Ladungspumpe Ausgeschaltet ist. Physikalisch können die Backgate-Anschlüsse der Dioden entweder die einzelnen p-Wannen der Dioden sein, wie in Fig. 3 gezeigt, die elektrisch miteinander verbunden sind, oder sie können eine gemeinsame p-Wanne sein, die alle drei Dioden umgibt. Als Beispiel zeigt Fig. 3 einen vereinfachten Querschnitt eines als Diode geschalteten Transistors, hier der Transistor 200 in Fig. 2. Im Transistor 200 ist ein Substrat 300, hier n-leitend mit einer hoch dotierten n-Kontaktschicht 302 und einer p-Wanne 304 versehen In der Wanne 304 sind n-leitende Drain- und Source-Gebiete 306 und 308 angebracht, zusammen mit einem p-Backgate-Kontakt 310. Eine Isolierschicht 312, typischerweise aus Siliciumdioxid, ist über der oberen Fläche der Anordnung aufgebracht und mit Öffnungen zum Kontaktieren des Drain-, Source- und Backgate-Kontakts versehen. Über einem Abschnitt der Isolierschicht 312 mit geringerer Dicke ist eine Gate-Elektrode 314 vorhanden, und die Gate-Elektrode ist mit dem Draingebiet 306 verbunden. Der Deutlichkeit halber sind einander entsprechende Anschlüsse A, B, C und D des Transistors 200 sowohl in Fig. 2 als auch in Fig. 3 gezeigt. Wie oben erwähnt, können alle als Diode geschaltete Transistoren auch in einer einzigen p-Wanne hergestellt werden.
  • In der Schaltung von Fig. 2 wird die Ausgangsspannung Vout vom Ausgangsgebiet der Anordnung abgenommen und dem Gate eines zusätzlichen MOS-Transistors 224 zugeführt, der in einer Sourcefolger-Schaltung mit seinem zwischen der Versorgungsspannung Vcc und einem Ende eines Widerstandes 226 liegenden Kanal verbunden ist. Das andere Ende des Widerstandes 226 ist mit dem einen Anschluß einer Stromquelle 228 verbunden, deren anderer Anschluß an Masse liegt. Der Ausgang der Vorspannungsschaltung wird am Verbindungspunkt zwischen dem Widerstand 226 und der Stromquelle 228 abgenomnien, und die an diesem Punkt entwickelte Vorspannung wird mit Vb bezeichnet. Die Vorspannung Vb wird dann den Backgates der Transistoren 200, 202, 204 und 224 mit der p-Wanne zugeführt, wobei der Kondensator 230, gestrichelt dargestellt in Fig 2, die Kapazität der p-Wanne repräsentiert. Schließlich ist ein zusätzlicher Transistor 232 vorhanden, um die Vorspannung auf Masse zu entladen, wenn die Ladungspumpe Ausgeschaltet ist, während die Ausgangsspannung Vout der Ladungspumpe vom Transistor 220 auf Masse entladen wird.
  • Bei jeder Phase des Betriebs ist es wichtig, daß das p-Wannenpotential der MOS-Dioden unter dem Vcc-Potential bleibt, und immer niedriger als das niedrigste Source- oder Drain-Verbindungspunktpotential dieser Transistoren, weil andernfalls parasitäre pn-Übergänge aktiviert werden können, die einen zerstörenden Latch-up- Effekt der Schaltung bewirken können. Gleichzeitig ist wichtig, daß das p-Wannenpotential möglichst hoch ist, um den rückwärtigen Volumeneffekt, und damit die Schwellenspannungen, dieser Dioden zu minimieren. Die in Fig. 2 gezeigte Vorspannungsschaltung ermöglicht es, das p-Wannenpotential mindestens 1 Gate-Source-Spannung unterhalb des niedrigsten Source-Potentials der Dioden vorzuspannen, wenn Vout noch unterhalb Vcc liegt (in der Übergangsladungsphase des Ausgangs), und auf ungefähr Vcc, wenn Vout oberhalb Vcc liegt (im stabilen Zustand).
  • Die Vorspannungen können durch Hinzufügen eines eventuellen Widerstandsspannungsabfalls über den Widerstand 226 weiter verringert werden, so daß die Größe des Volumeneffekts, und damit die Schwellenspannung, der MOS-Dioden so zugeschnitten werden kann, daß im stabilen Zustand ein genauer Wert der Ausgangsspannung erhalten wird.
  • Die Vorspannungsschaltung empfangt eine Spannung Vout am Gate der Sourcefolger-Transistoren 224, und erzeugt eine Vorspannung Vb, die grob betrachtet gleich Vcc-I&sub2;&sub2;&sub8;xR&sub2;&sub2;&sub6; ist. Somit kann die Vorspannung exakt gesteuert werden, um die Diodenspannungsabfalle an der MOS-Transistoren 200, 202 und 204 zu optimieren. Wenn die Ladungspumpe AUS geschaltet wird, werden die Transistoren 220 und 232 von der Spannung Voff aktiviert, wobei sowohl Vout als auch Vb auf Masse entladen werden. Es sei bemerkt, daß, wenn die spezielle Schaltungsapplikation eine gut gesteuerte Vorspannung nicht erfordert, der Wert des Widerstandes 226 auf null gesetzt werden kann, ohne die von der Erindung gebotenen Vorteile aufzugeben.
  • Um sicher zu sein, daß Vout nicht schneller entlädt als Vb, wodurch der p- Wannen-Ausgangsgebiet-Übergang des Transistors 204 in Vorwärtsrichtung vorgespannt werden könnte, kann das Breiten/Längen-Verhältnis W/L der Transistoren 220 und 232 entsprechend dem Verhältnis der Lastkapazität 222 zur p-Wannenkapazität 230 dimensioniert werden.
  • Obwohl die Erfindung insbesondere anhand einer bevorzugten Ausführungsform dargestellt und beschrieben worden ist, wird es dem Fachkundigen natürlich möglich sein, verschiedene Änderungen in Form und Einzelheiten, wie die Verwendung einer Ladungspumpe mit einer anderen Anzahl Stufen oder die Verwendung anders gepolter Anordnungen vorzunehmen, ohne den Geist und Rahmen der Erfindung, wie in Anspruch 1 beansprucht, zu verlassen.

Claims (5)

1. Integrierte Schaltung, die eine Ladungspumpe (200, 202, 204, 206, 2308, 210, 212, 214, 216, 218, 20) mit einem Ausgangsanschluß (Vout) und mindestens einer als Diode aufgebauten Spannungsmultipliziererstufe umfaßt, die einen als Diode aufgebauten NMOS-Transistor (2(0, 202, 204) hat, wobei eine p-Wanne den genannten NMOS-Transistor (200, 202, 204) umgibt und dessen Backgate bildet, dadurch gekennzeichnet, daß die Ladungspumpe (200, 202, 204, 206, 2308, 210, 212, 214, 216, 218, 20) eine Vorspannungsschaltung (20) umfaßt, die einen mit dem Ausgangsanschluß (Vout) verbundenen Eingang und einen mit der p-Wanne (D) verbundenen Ausgang hat, wobei die Vorspannungsschaltung (20) eingerichtet ist, um eine Eingangsspannung kontinuierlich an ihrem Eingangsanschluß (Vout) abzunehmen und kontinuierlich eine an die p-Wanne (D) gelegte Ausgangsspannung als Funktion der Ausgangsspannung (Vout) und kleiner als diese zu erzeugen.
2. Integrierte Schaltung nach Anspruch 1 wobei der genannte NMOS-Transistor (200, 202, 204) ein Transistor mit niedriger Schwelle ist.
3. Integrierte Schaltung nach Anspruch 2 wobei die Schwellenspannung des NMOS-Transistors (200, 202, 204) kleiner als ungefähr ein Volt ist bei null Volt Backgate-Vorspannung.
4. Integrierte Schaltung nach Anspruch 1, 2 oder 3, wobei die genannte Vorspannungsschaltung einen weiteren NMOS-Transistor (224) umfaßt, der als Sourcefolger (224, 226, 228) geschaltet ist, wobei der Eingang des genannten Sourcefolgers (224 226, 228) mit dem Ausgangsanschluß (Vout) und der Ausgang des Sourcefolgers (224, 226, 228) mit der genannten p-Wanne (D) gekoppelt ist.
5. Integrierte Schaltung nach Anspruch 4 mit weiterhin einem Widerstand (226) und einer Stromquelle (228) in Reihenschaltung, wobei ein erster Anschluß des genannten Widerstandes (226) mit der Source des genannten weiteren NMOS-Transistors verbunden ist, ein zweitei Anschluß des genannten Widerstandes (226) mit einem ersten Anschluß der genannten Stromquelle (228) verbunden ist und den Ausgang des genannten Sourcefolgers (224, 226, 228) bildet, ein zweiter Anschluß der genannten Stromquelle an Masse Liegt und das Drain des genannten weiteren NMOS-Transistors (224) im Betrieb mit einer Spannungsquelle (Vcc) verbunden ist.
DE69113399T 1990-11-07 1991-10-31 Integrierte Ladungspumpenschaltung mit reduzierter Substratvorspannung. Expired - Fee Related DE69113399T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/610,191 US5081371A (en) 1990-11-07 1990-11-07 Integrated charge pump circuit with back bias voltage reduction

Publications (2)

Publication Number Publication Date
DE69113399D1 DE69113399D1 (de) 1995-11-02
DE69113399T2 true DE69113399T2 (de) 1996-05-15

Family

ID=24444055

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69113399T Expired - Fee Related DE69113399T2 (de) 1990-11-07 1991-10-31 Integrierte Ladungspumpenschaltung mit reduzierter Substratvorspannung.

Country Status (4)

Country Link
US (1) US5081371A (de)
EP (1) EP0485016B1 (de)
JP (1) JP3159749B2 (de)
DE (1) DE69113399T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10157865A1 (de) * 2001-11-26 2003-06-26 Infineon Technologies Ag Programmierbare Spannungspumpe mit Masse-Option

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9100398A (nl) * 1991-03-06 1992-10-01 Philips Nv Regelbare spanning-stroomomzetter met derde graads vervormingsreductie.
AU3123093A (en) * 1991-10-30 1993-06-07 Xilinx, Inc. Regulator for pumped voltage generator
US5381051A (en) * 1993-03-08 1995-01-10 Motorola Inc. High voltage charge pump
JP3307453B2 (ja) * 1993-03-18 2002-07-24 ソニー株式会社 昇圧回路
JP2570591B2 (ja) * 1993-09-16 1997-01-08 日本電気株式会社 トランジスタ回路
US5394027A (en) * 1993-11-01 1995-02-28 Motorola, Inc. High voltage charge pump and related circuitry
JP3238826B2 (ja) * 1994-04-13 2001-12-17 富士通株式会社 出力回路
JP2679617B2 (ja) * 1994-04-18 1997-11-19 日本電気株式会社 チャージポンプ回路
US7102422B1 (en) 1994-04-20 2006-09-05 Nippon Steel Corporation Semiconductor booster circuit having cascaded MOS transistors
JPH07322606A (ja) * 1994-05-27 1995-12-08 Sony Corp 昇圧回路及びこれを用いた固体撮像装置
JP3184065B2 (ja) * 1994-07-25 2001-07-09 セイコーインスツルメンツ株式会社 半導体集積回路装置及び電子機器
KR0145758B1 (ko) * 1994-08-24 1998-08-01 김주용 반도체 소자의 전압 조정 회로
JP3638641B2 (ja) * 1994-10-05 2005-04-13 株式会社ルネサステクノロジ 昇圧電位発生回路
US5604693A (en) * 1995-08-16 1997-02-18 Micron Technology, Inc. On-chip program voltage generator for antifuse repair
US5841165A (en) * 1995-11-21 1998-11-24 Programmable Microelectronics Corporation PMOS flash EEPROM cell with single poly
EP0880783B1 (de) * 1996-02-15 1999-10-13 Advanced Micro Devices, Inc. Negative ladungspumpe für niedrige versorgungsspannung
JPH09293789A (ja) * 1996-04-24 1997-11-11 Mitsubishi Electric Corp 半導体集積回路
JP3394133B2 (ja) * 1996-06-12 2003-04-07 沖電気工業株式会社 昇圧回路
KR100203136B1 (ko) * 1996-06-27 1999-06-15 김영환 래치-업을 방지하는 상승전압발생기
EP0836268B1 (de) * 1996-10-11 2002-02-06 STMicroelectronics S.r.l. Verbesserte positive Ladungspumpe
KR100251987B1 (ko) * 1996-12-27 2000-05-01 김영환 하나의 회로로 형성된 포지티브 및 네거티브 차지펌프로 사용이 가능한 차지펌핑회로
EP0887932A1 (de) * 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Steuerung der Körperspannung eines Hochspannungs-LDMOS-Transistors
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6232826B1 (en) * 1998-01-12 2001-05-15 Intel Corporation Charge pump avoiding gain degradation due to the body effect
KR100290282B1 (ko) * 1998-11-23 2001-05-15 윤종용 프로그램 시간을 단축할 수 있는 불 휘발성반도체메모리 장치
US6037622A (en) * 1999-03-29 2000-03-14 Winbond Electronics Corporation Charge pump circuits for low supply voltages
IT1320718B1 (it) * 2000-10-20 2003-12-10 St Microelectronics Srl Generatore di alta tensione di tipo capacitivo.
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6466489B1 (en) 2001-05-18 2002-10-15 International Business Machines Corporation Use of source/drain asymmetry MOSFET devices in dynamic and analog circuits
FR2830137B1 (fr) * 2001-09-27 2003-12-26 Suisse Electronique Microtech Generateur de haute tension incorpore dans un circuit integre
US6859102B2 (en) * 2001-09-27 2005-02-22 Powerq Technologies, Inc. Amplifier circuit and method
US6784744B2 (en) * 2001-09-27 2004-08-31 Powerq Technologies, Inc. Amplifier circuits and methods
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6791396B2 (en) * 2001-10-24 2004-09-14 Saifun Semiconductors Ltd. Stack element circuit
US7098107B2 (en) * 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
EP1320168A1 (de) 2001-12-12 2003-06-18 Dialog Semiconductor GmbH Leistungsschalter für Batterieschutz
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6781897B2 (en) * 2002-08-01 2004-08-24 Infineon Technologies Flash Ltd. Defects detection
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7148739B2 (en) * 2002-12-19 2006-12-12 Saifun Semiconductors Ltd. Charge pump element with body effect cancellation for early charge pump stages
US6936898B2 (en) * 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US20040130387A1 (en) * 2003-01-06 2004-07-08 Andrew Marshall Logic circuitry with reduced standby leakage using charge pumped switches
US6842383B2 (en) 2003-01-30 2005-01-11 Saifun Semiconductors Ltd. Method and circuit for operating a memory cell using a single charge pump
US20040151032A1 (en) * 2003-01-30 2004-08-05 Yan Polansky High speed and low noise output buffer
US7178004B2 (en) * 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US6885244B2 (en) 2003-03-24 2005-04-26 Saifun Semiconductors Ltd. Operational amplifier with fast rise time
US7034601B2 (en) * 2003-04-04 2006-04-25 Stmicroelectronics, S.R.L. Hybrid inductive-capacitive charge pump with high diode driving capability
US7142464B2 (en) 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US7088171B2 (en) * 2003-06-13 2006-08-08 Texas Instruments Incorporated Charge pump with constant output current
US6906966B2 (en) 2003-06-16 2005-06-14 Saifun Semiconductors Ltd. Fast discharge for program and verification
US6861895B1 (en) * 2003-06-17 2005-03-01 Xilinx Inc High voltage regulation circuit to minimize voltage overshoot
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
US7123532B2 (en) * 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US7050319B2 (en) * 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
US8339102B2 (en) * 2004-02-10 2012-12-25 Spansion Israel Ltd System and method for regulating loading on an integrated circuit power supply
US7176728B2 (en) * 2004-02-10 2007-02-13 Saifun Semiconductors Ltd High voltage low power driver
US7652930B2 (en) * 2004-04-01 2010-01-26 Saifun Semiconductors Ltd. Method, circuit and system for erasing one or more non-volatile memory cells
US7256438B2 (en) * 2004-06-08 2007-08-14 Saifun Semiconductors Ltd MOS capacitor with reduced parasitic capacitance
US7190212B2 (en) * 2004-06-08 2007-03-13 Saifun Semiconductors Ltd Power-up and BGREF circuitry
US7187595B2 (en) * 2004-06-08 2007-03-06 Saifun Semiconductors Ltd. Replenishment for internal voltage
JP4659826B2 (ja) 2004-06-23 2011-03-30 ペレグリン セミコンダクター コーポレーション Ｒｆフロントエンド集積回路
US7317633B2 (en) 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7095655B2 (en) * 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US20060068551A1 (en) * 2004-09-27 2006-03-30 Saifun Semiconductors, Ltd. Method for embedding NROM
US7638850B2 (en) * 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US20060146624A1 (en) * 2004-12-02 2006-07-06 Saifun Semiconductors, Ltd. Current folding sense amplifier
EP1684307A1 (de) * 2005-01-19 2006-07-26 Saifun Semiconductors Ltd. Verfahren, Schaltung und System zum Löschen einer oder mehrerer nichtflüchtiger Speicherzellen
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
DE602005008396D1 (de) 2005-05-20 2008-09-04 St Microelectronics Srl Hochspannungsschalter mit niedriger Welligkeit im Ausgang für nicht-flüchtigen Schwebegatespeicher
US20070141788A1 (en) * 2005-05-25 2007-06-21 Ilan Bloom Method for embedding non-volatile memory with logic circuitry
US8400841B2 (en) * 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7184313B2 (en) * 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
EP1746645A3 (de) * 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Speicherzellenanordnung mit sub-minimalem Wortleitungsabstand und Verfahren zu deren Herstellung
US20070036007A1 (en) * 2005-08-09 2007-02-15 Saifun Semiconductors, Ltd. Sticky bit buffer
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US20070096199A1 (en) * 2005-09-08 2007-05-03 Eli Lusky Method of manufacturing symmetric arrays
US7221138B2 (en) 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US20070120180A1 (en) * 2005-11-25 2007-05-31 Boaz Eitan Transition areas for dense memory arrays
US7352627B2 (en) * 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) * 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US20070173017A1 (en) * 2006-01-20 2007-07-26 Saifun Semiconductors, Ltd. Advanced non-volatile memory array and method of fabrication thereof
US7692961B2 (en) * 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) * 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) * 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7638835B2 (en) 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) * 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) * 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
JP4944571B2 (ja) * 2006-10-31 2012-06-06 オンセミコンダクター・トレーディング・リミテッド チャージポンプ回路
JP4883780B2 (ja) * 2006-11-14 2012-02-22 ルネサスエレクトロニクス株式会社 チャージポンプ回路
US7960772B2 (en) * 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
JP2009183111A (ja) * 2008-01-31 2009-08-13 Panasonic Corp チャージポンプ回路およびそれを備える電子機器
EP2330735A3 (de) * 2008-07-18 2012-04-04 Peregrine Semiconductor Corporation Transkonduktanz-Operationsverstärker
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
JP5087670B2 (ja) * 2010-11-01 2012-12-05 株式会社東芝 電圧発生回路
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US9264053B2 (en) 2011-01-18 2016-02-16 Peregrine Semiconductor Corporation Variable frequency charge pump
JP6048026B2 (ja) * 2012-09-20 2016-12-21 富士通株式会社 電源回路及び電源装置
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US9634559B2 (en) 2014-02-07 2017-04-25 The Hong Kong University Of Science And Technology Charge pumping apparatus for low voltage and high efficiency operation
US9935633B2 (en) * 2015-06-30 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
US10109620B1 (en) 2017-07-26 2018-10-23 Globalfoundries Inc. Method for reducing switch on state resistance of switched-capacitor charge pump using self-generated switching back-gate bias voltage

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7103303A (de) * 1970-03-13 1971-09-15
US4559548A (en) * 1981-04-07 1985-12-17 Tokyo Shibaura Denki Kabushiki Kaisha CMOS Charge pump free of parasitic injection
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
US4513212A (en) * 1982-07-22 1985-04-23 Electronics Pty. Ltd. Automatic P-well clamping for CMOS integrated circuit
US4647956A (en) * 1985-02-12 1987-03-03 Cypress Semiconductor Corp. Back biased CMOS device with means for eliminating latchup
US4675557A (en) * 1986-03-20 1987-06-23 Motorola Inc. CMOS voltage translator
JPS63290159A (ja) * 1987-05-20 1988-11-28 Matsushita Electric Ind Co Ltd 昇圧回路
NL8701278A (nl) * 1987-05-29 1988-12-16 Philips Nv Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator.
US4825142A (en) * 1987-06-01 1989-04-25 Texas Instruments Incorporated CMOS substrate charge pump voltage regulator
IT1221261B (it) * 1988-06-28 1990-06-27 Sgs Thomson Microelectronics Moltiplicatore di tensione omos

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10157865A1 (de) * 2001-11-26 2003-06-26 Infineon Technologies Ag Programmierbare Spannungspumpe mit Masse-Option

Also Published As

Publication number Publication date
EP0485016B1 (de) 1995-09-27
EP0485016A2 (de) 1992-05-13
EP0485016A3 (en) 1993-02-10
DE69113399D1 (de) 1995-11-02
US5081371A (en) 1992-01-14
JPH04364776A (ja) 1992-12-17
JP3159749B2 (ja) 2001-04-23

Similar Documents

Publication Publication Date Title
DE69113399T2 (de) Integrierte Ladungspumpenschaltung mit reduzierter Substratvorspannung.
DE69632098T2 (de) MOSFET Schaltung und ihre Anwendung in einer CMOS Logikschaltung
DE69408665T2 (de) Spannungserhöher vom Ladungspumpentype
DE4039524C2 (de) Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung
DE69403964T2 (de) Steuerschaltung mit einem Pegelschieber zum Schalten eines eletronischen Schalters
DE3880735T2 (de) Integrierter CMOS-Kreis mit Substratvorspannungsregler.
DE69127515T2 (de) Substratvorspannungsgenerator für Halbleiteranordnungen
DE2933518A1 (de) Substratvorspannungsgenerator
DE69619534T2 (de) BICMOS negative Leistungsladungspumpe
EP0217065B1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE4336907A1 (de) Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung
DE69803073T2 (de) Elektronischer analogschalter
DE2359647A1 (de) Schaltungsanordnung zur erzeugung einer kompensierten steuerspannung
DE3687025T2 (de) Halbleiterschalter.
DE2809966C2 (de) Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften
EP0261370A2 (de) Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik
DE69517287T2 (de) Pegelumsetzer
DE2510604A1 (de) Integrierte digitalschaltung
DE2655999A1 (de) Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten
EP0806083B1 (de) Mos-schaltungsanordnung zum schalten hoher spannungen auf einem halbleiterchip
EP0587931B1 (de) CMOS-Pufferschaltung
DE3030654C2 (de)
DE69738623T2 (de) Starkstrom-CMOS-Ladungspumpe, insbesondere für Flash-EEPROM-Speicher
DE4234667A1 (de) Spannungserzeugungseinrichtung zum erzeugen einer spannung mit konstantem pegel und betriebsverfahren dafuer
EP0637874B1 (de) MOS-Schaltstufe

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8339 Ceased/non-payment of the annual fee