DE69026675T2 - MIS-Kapazitätselement - Google Patents
MIS-KapazitätselementInfo
- Publication number
- DE69026675T2 DE69026675T2 DE69026675T DE69026675T DE69026675T2 DE 69026675 T2 DE69026675 T2 DE 69026675T2 DE 69026675 T DE69026675 T DE 69026675T DE 69026675 T DE69026675 T DE 69026675T DE 69026675 T2 DE69026675 T2 DE 69026675T2
- Authority
- DE
- Germany
- Prior art keywords
- region
- conductivity type
- mis
- insulator film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010410 layer Substances 0.000 claims description 50
- 239000012212 insulator Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 11
- 230000003071 parasitic effect Effects 0.000 description 22
- 229910052782 aluminium Inorganic materials 0.000 description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
- Die Erfindung betrifft ein Halbleiter-Bauelement mit einem kapazitiven Element mit MIS(Metall-Isolator-Halbleiter)- Struktur.
- Wenn ein kapazitives Element in einer monolithisch integrierten Schaltung (IC) ausgebildet wird, wird im allgemeinen ein Element mit MIS-Struktur (nachfolgend als MIS-Kapazitätselement bezeichnet) verwendet, bei dem eine Metallelektrode mit einer dielektrischen Schicht auf einem Bereich mit eindiffundiertem Fremdstoff hergestellt wird, der gleichzeitig mit einem Fremdstoffbereich wie einem Emitterbereich auf einem Halbleitersubstrat hergestellt wird. Normalerweise wird das MIS-Kapazitätselement, wie es durch Fig. 7 veranschaulicht ist, durch eine n-Epitaxieschicht 3 gebildet, die auf ein p-Halbleitersubstrat 1 aufgewachsen ist und von einem p&spplus;-Elementisolierbereich 2 umgeben ist, um eine Insel auszubilden. Dann wird ein n&spplus;-Diffusionsbereich 4 auf der Oberfläche des Inselbereichs 3 hergestellt. Anschließend wird eine Öffnung 5 in einem Zwischenschicht-Isolatorfilm 10 aus AsSG oder dergleichen auf der Oberfläche des Substrats auf solche Weise hergestellt, daß der n&spplus;-Diffusionsbereich 4 in einem vorgegebenen Bereich freiliegt. In der Öffnung 5 wird über einer dielektrischen Schicht 6, die aus einem Siliziumnitrid(SiN)-Film oder dergleichen besteht, eine Elektrode 7 aus Aluminium hergestellt, und eine andere Elektrode 9 aus Aluminium wird durch eine Öffnung 8 in einem anderen freigelegten Abschnitt des n&spplus;-Diffusionsbereichs 4 hergestellt. Ein die Kapazität einstellendes MIS-Segment 12 ist aus dem n&spplus;-Diffusionsbereich 4, der dielektrischen Schicht 6 und der Aluminiumelektrode 7 gebildet, und außerdem ist ein Elektrodenzuleitungssegment 13 aus dem anderen Abschnitt des n&spplus;-Diffusionsbereichs 4 und der Aluminiumelektrode 9 gebildet. Der Kapazitätswert wird durch die Fläche der Öffnung 5 im MIS-Segment 12 bestimmt.
- Im vorstehend beschriebenen MIS-Kapazitätselement 11 ist die Öffnung 5 im MIS-Segment 12 durch eine Naßätztechnik hergestellt. Jedoch bestehen einige Nachteile bei dieser Technik, da die Genauigkeit hinsichtlich des Beibehaltens der Fläche der Öffnung 5 wegen Schwierigkeiten beim Steuern des Naßätzvorgangs schlecht ist, und es kann keine hohe Genauigkeit des Kapazitätswerts erzielt werden, da die parasitäre Kapazität Cp im Abschnitt nicht vernachlässigbar ist, in dem die Aluminiumelektrode 7 über dem n&spplus;-Diffusionsbereich 4 liegt, wobei der Zwischenschicht-Isolierfilm 10 am Umfang der Öffnung 5 dazwischenliegt.
- In Electronics, Vol 60, No. 8, 10. April 1987, New York, USA, 5. 69 bis 71, B. C. Cole "THIS BIPOLAR PROCESS GIVES DENSITY AND DYNAMIC RANGE", sind Halbleiter-Bauelemente offenbart, die dem in Fig. 6 dargestellten Bauelement ähneln. Es sind typische Anwendungen dargestellt, wie ein MOS-Kondensator, ein Lateral-pnp-Transistor und ein implantierter Widerstand. Ein bipolarer Transistor kann z. B. auf die folgende Weise hergestellt werden. Im Stadium einer ersten Maske wird eine vergrabene Schicht hergestellt, auf die eine dünne Epitaxieschicht bei niedrigerer Temperatur aufgewachsen wird. Dann wird eine Verbundmaskentechnik dazu verwendet, isolierende Inseln, Basisinseln und die isolierende Ladungssenke festzulegen, die alle selbstausgerichtet sind.
- Die selbstausgerichteten Bereiche der p&spplus;-Isolierung, der n&spplus;- Ladungssenke und der p-Basis verleihen diesem Bauelement seine hohe Packungsdichte. Die drei Bereiche werden zusammen mit dem n&spplus;-Emitter implantiert. Vor dem Implantieren des Emitters muß jedoch ein Feldoxid darüber aufgewachsen werden. Dann wird der Emitter geöffnet, damit der Implantiervorgang durch den Emitter hindurch stattfinden kann. Dann wird der Aufbau in Stickstoff getempert, was einen sogenannten gereinigten Emitter ergibt, der als selbstausgerichteter Kontakt dient. Dies führt zu einem Transistor mit extrem kleiner Größe, der bei Stromdichten bis zu 10000 A/cm² arbeiten kann.
- Beim Versuch, derartige Nachteile zu beseitigen, hat die Anmelderin bereits ein MIS-Kapazitätselement 21 mit verbesserter Struktur vorgeschlagen, wie es in Fig. 6 veranschaulicht ist, dessen Kapazitätswert durch den Öffnungsbereich in einem Feldisolatorfilm bestimmt wird, der durch selektive Oxidation (LOCOS) hergestellt wurde. Bei einem derartigen MIS-Kapazitätselement 21 wird eine inselförmige n-Epitaxieschicht 24 über einer vergrabenen n&spplus;-Schicht 23 auf einem p-Halbleitersubstrat 22 hergestellt und von einem p&spplus;-Elementisolierbereich 25 umgeben. Dann wird ein Feldisolatorfilm 26 durch selektive Oxidation auf der Substratoberfläche hergestellt. Danach wird ein n&spplus;-Diffusionsbereich 28 durch lonenimplantation oder dergleichen im n-Inselbereich 24 benachbart zu einer ersten Öffnung 27 hergestellt, und eine Elektrode 30 aus Aluminium wird auf diesem n&spplus;-Diffusionsbereich 28 über einer dielektrischen Schicht 29 aus Siliziumnitrid (SiN) oder dergleichen abgeschieden, wodurch ein MIS-Segment 27 hergestellt ist. Indessen wird eine andere Elektrode 31 aus Aluminium auf einem n&spplus;-Elektrodenzuleitungsbereich 33 in einer zweiten Öffnung 32 im Feldisolatorfilm 26 abgeschieden, wodurch ein Elektrodenzuleitungssegment 38 hergestellt ist.
- Der n&spplus;-Diffusionsbereich 28 und der n&spplus;-Elektrodenzuleitungsbereich 33 erstrecken sich in eine solche Tiefe, daß sie die vergrabene n&spplus;-Schicht 23 durch n&spplus;-Anschlußbereiche 34 und 35 erreichen, die durch Ionenimplantation durch die öffnungen 27 bzw. 32 hergestellt werden, so daß der n&spplus;-Diffusionsbereich 28 des MIS-Segments 37 durch die vergrabene Schicht 23 mit einer anderen Aluminiumelektrode 31 verbunden ist.
- Die dielektrische Schicht 29 erstreckt sich auch auf den Feldisolatorfilm 26, und ein Zwischenschicht-Isolatorfilm 36 aus AsSG oder dergleichen ist auf der dielektrischen Schicht 29 ausgebildet. Die Aluminiumelektroden 30 und 31 sind so hergestellt, daß sie teilweise über dem Zwischenschicht-Isolatorfilm 36 liegen.
- Beim MIS-Kapazitätselement 21 mit diesem Aufbau ist die Fläche des MIS-Segments 37 durch die Öffnung 27 im Feldisolatorfilm 36, d.h. durch den Vogelschnabel bestimmt, der von der selektiven Oxidation herrührt, so daß zusätzlich verbesserte Genauigkeit im Vergleich zum herkömmlichen, in Fig. 7 dargestellten MIS-Kapazitätselement 11 erwartet werden kann.
- Andererseits ist die vergrabene n&spplus;-Schicht 23 über den gesamten Abstand zwischen den n&spplus;-Anschlußbereichen 34 und 35 ausgebildet, um dem parasitären Widerstand im Abschnitt vom n&spplus;-Diffusionsbereich 28 des MIS-Segements 37 zum Elektrodenzuleitungssegment 38 zu verringern, so daß eine Schwierigkeit hinsichtlich eines Anstiegs der parasitären Kapazität (oder Sperrschichtkapazität) zwischen dem p-Halbleitersubstrat 22 und der vergrabenen n&spplus;-Schicht 23 besteht.
- Es ist eine Aufgabe der Erfindung, ein verbessertes Halbleiter-Bauelement mit einem hochgenauen MIS-Kapazitätselement zu schaffen, bei dem die parasitäre Kapazität bezogen auf das Halbleitersubstrat verringert werden kann, ohne daß sich der parasitäre Widerstand erhöht.
- Um diese Aufgabe zu lösen, ist das erfindungsgemäße Halbleiter-Bauelement so ausgebildet, daß das kapazitive Element einer MIS-Struktur mit folgendem versehen ist: einem Halbleitersubstrat von erstem Leitungstyp, das von einem Feldisolatorfum bedeckt ist; einem Inselbereich von entgegengesetztem Leitungstyp, der im Substrat ausgebildet ist; einem ersten und einem zweiten Bereich von entgegengesetztem Leitungstyp und mit höherer Fremdstoffkonzentration als im Inselbereich, die im Inselbereich ausgebildet sind und seitlich voneinander beabstandet sind; einer vergrabenen Schicht von entgegengesetztem Leitungstyp und mit höherer Fremdstoffkonzentration als im Inselbereich, die im Inselbereich ausgebildet ist und in Kontakt mit dem Substrat steht und sich lediglich zwischen den am engsten benachbarten Kanten des ersten und des zweiten Bereichs von entgegengesetztem Leitungstyp erstreckt; und einer ersten und einer zweiten Elektrode, die in einer ersten bzw. einer zweiten Öffnung im Feldisolatorfilm ausgebildet sind und mit dem ersten und zweiten Bereich von entgegengesetztem Leitungstyp verbunden sind, wobei die erste Elektrode über eine dielektrische Schicht auf dem ersten Bereich angeschlossen ist.
- Beim MIS-Kapazitätselement, wie es im erfindungsgemäßen Bauelement ausgebildet ist, ist der Kapazitätswert durch die Fläche der Öffnung im Feldisolatorfilm bestimmt, so daß hohe Genauigkeit für das Kapazitätselement sichergestellt ist. Insbesondere auf Grund der Tatsache, daß der Fremdstoffbereich mit hoher Konzentration lediglich am Übergang zwischen dem Fremdstoffbereich und dem Elektrodenzuleitungsbereich ausgebildet ist, ist die parasitäre Kapazität zwischen dem MIS-Kapazitätselement und dem Halbleitersubstrat verringert, ohne daß der parasitäre Widerstand zwischen dem Fremdstoffbereich und dem Elektrodenzuleitungsbereich erhöht ist, so daß die Genauigkeit des MIS-Kapazitätselements weiter verbessert ist.
- Die obigen und andere Merkmale der Erfindung werden aus der folgenden Beschreibung ersichtlich, die unter Bezugnahme auf die veranschaulichenden beigefügten zeichnungen erfolgt.
- Fig. 1 ist eine Schnittansicht eines ersten Ausführungsbeispiels eines erfindungsgemäßen Halbleiter-Bauelements;
- Fig. 2 ist eine vergrößerte Schnittansicht eines MIS-Kapazitätselements beim Ausführungsbeispiel von Fig. 1;
- Fig. 3 ist eine Schnittansicht eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Halbleiter-Bauelements;
- Fig. 4 ist eine vergrößerte Schnittansicht eines MIS-Kapazitätselements beim Ausführungsbeispiel von Fig. 3;
- Fig. 5A veranschaulicht graphisch Änderungen, die durch Dimensionsänderungen einer vergrabenen n&spplus;-Schicht hinsichtlich der parasitären Kapazität und des parasitären Widerstands verursacht werden;
- Fig. 5B veranschaulicht schematisch eine zum Messen der in Fig. 5 dargestellten Werte verwendeten Probe;
- Fig. 6 ist eine Schnittansicht eines als Vergleichsbeispiel verwendeten MIS-Kapazitätselements und
- Fig. 7 ist eine Schnittansicht eines herkömmlichen MIS-Kapazitätselements.
- Das erfindungsgemäße Halbleiter-Bauelement wird nun unter Bezugnahme auf die in den beigefügten Zeichnungen veranschaulichten bevorzugten Ausführungsbeispiele beschrieben.
- Fig. 1 ist eine Schnittansicht, die einen Beispielsfall für die Anwendung der Erfindung auf ein Halbleiter-Bauelement veranschaulicht, bei dem ein MIS-Kapazitätselement und ein BICMOS (bipolares Transistorelement und CMOS-Transistorelement) auf einem einzelnen Halbleitersubstrat ausgebildet sind. Fig. 2 ist eine vergrößerte Ansicht nur des MIS-Kapazitätselements.
- Es ist ein p-Halbleitersubstrat 81 dargestellt. Auf der Oberfläche des Substrats 81 sind vergrabene n&spplus;-Schichten 82, 83, 84 jeweils in Abschnitten vorhanden, in denen ein MIS- Kapazitätselement, ein bipolares Transistorelement und ein p-Kanal-MOS-Transistorelement ausgebildet werden. Dann wird eine n-Epitaxieschicht 85 wie dargestellt hergestellt und ferner werden p&spplus;-Elementisolierbereiche 86 ausgebildet, um die n-Epitaxieschicht 85 in getrennte Isolierbereiche 85A, 858, 85C zu unterteilen.
- Im Segement 91 des Halbleitersubstrats 81, wo ein derartiges MIS-Kapazitätselement 87 ausgebildet wird, wird ein n&spplus;-Diffusionshereich 85 durch Ionenimplantation oder dergleichen im Inselbereich 85A benachbart zu einer ersten Öffnung in einem Feldisolatorfilm 82 ausgebildet, der durch selektive Oxidation hergestellt wird, d.h. in einer Öffnung für das MIS-Segment 91, und ein n&spplus;-Anschlußbereich 46, der mit der vergrabenen n&spplus;-Schicht 82 zu verbinden ist, wird durch Ionenimplantation oder dergleichen unter dem diffundierten n&spplus;- Bereich 85 hergestellt. Ein n&spplus;-Elektrodenzuleitungsbereich 87 wird durch Ionenimplantation oder dergleichen im Inselbereich 85A in einer zweiten Öffnung 44 für das Elektrodenzuleitungssegment 52 hergestellt, und ein mit der vergrabenen n&spplus;-Schicht 82 zu verbindender n&spplus;-Anschlußbereich 48 wird durch lonenimplantation oder dergleichen unter dem Elektrodenzuleitungsbereich 47 ausgebildet. Eine dielektrische Schicht 49, die aus Siliziumnitrid (SiN) oder dergleichen besteht, wird auf dem Feldisolatorfilm 42 und in der ersten Öffnung 43 mit Ausnahme des Elektrodenzuleitungssegements 52 ausgebildet und ferner wird auf der dielektrischen Schicht 49 über dem ersten Isolatorfum 42 ein Zwischenschicht-Isolatorfilm 50 aus ASSG oder dergleichen hergestellt. Der Zwischenschicht-Isolatorfilm 50 weist wegen Anschmelzens verjüngte Enden auf.
- Die Breite W2 der Öffnung im Zwischenschicht-Isolatorfilm 50 wird selektiv so bestimmt, daß sie größer als die Breite W1 der ersten Öffnung 43 im darunter ausgebildeten Feldisolatorfilm 42 ist. Eine Elektrode 51 aus Aluminium wird auf der dielektrischen Schicht 49 und in der ersten Öffnung 43 hergestellt, und eine andere Elektrode 52 wird auf dem n&spplus;- Elektrodenzuleitungsbereich 47 über der zweiten Öffnung 44 hergestellt.
- Bei diesem Ausführungsbeispiel ist die vergrabene n&spplus;-Schicht 42 lediglich am Übergang zwischen den Anschlußbereichen 46 und 48, d.h. lediglich zwischen den Anschlußbereichen 46, 48 und den Verbindungs- oder Kantenabschnitten 46a und 48a der Bereiche 46 und 48 ausgebildet. Demgemäß ist ein MIS-Kapazitätselement 87 hergestellt, dessen Kapazitätswert durch die Fläche der ersten Öffnung 43 im Feldisolatorfilm 42 im MIS- Segment 91 bestimmt ist (Fig. 2).
- Im Segement, in dem das bipolare Transistorelement 88 hergestellt wird, wird ein p-Basisbereich 54 in einem Inselbereich 858 ausgebildet, der aus einer n-Epitaxieschicht besteht, die der vergrabenen n&spplus;-Schicht 83 gegenübersteht, und ein n-Emitterbereich 55 und ein p&spplus;-Basiszuleitungsbereich 56 werden auf der Oberfläche des Basisbereichs 54 hergestellt. Im anderen Abschnitt des Inselbereichs 858 werden ein n&spplus;- Kollektorzuleitungsbereich 57 angrenzend an die Oberfläche und ein n&spplus;-Anschlußbereich 58 hergestellt, der unter dem Kollektorzuleitungsbereich 57 liegt und der sich soweit erstreckt, daß er die vergrabene n&spplus;-Schicht 83 erreicht. Eine Emitterelektrode 59 aus Aluminium, eine Basiselektrode 60 aus Aluminium und eine Kollektorelektrode 61 aus Aluminium, die ohmsche Kontakte für einen Emitterbereich 55, einen Basiszuleitungsbereich 56 bzw. einen Kollektorzuleitungsbereich 57 sind, werden durch die Öffnungen im Feldisolator film 42 hindurch ausgebildet, wodurch ein bipolares npn- Transistorelement 88 aus einem Emitterbereich 55, einem Basisbereich 54 und einem Kollektorbereich 62 hergestellt ist.
- Im Segement, in dem ein CMOS-Transistor aus einem p-Kanal MOS-Transistorelement 89 und einem n-Kanal-MOS-Transistorelement 90 hergestellt ist, werden ein p-Sourcebereich 63 und ein p-Drainbereich 64 in einem Inselbereich 85C hergestellt, der aus einer n-Epitaxieschicht besteht, die der vergrabenen n&spplus;-Schicht 84 gegenübersteht und eine Gateelektrode 66 aus polykristallinem Silizium oder dergleichen wird mit einem Gateisolierfilm 65 auf der Oberfläche zwischen den zwei Bereichen 63 und 64 hergestellt. Dann werden eine Sourceelektrode 67 aus Aluminium und eine Drainelektrode 68 aus Aluminium, die in ohmschem Kontakt mit dem Sourcebereich 63 und dem Drainbereich 64 stehen, so ausgebildet, daß ein p-Kanal-MOS-Transistorelement 89 hergestellt ist. Unmittelbar unter dem Feldisolatorfilm 42 des p-Kanal-MOS-Transistorelements 89 wird ein n&spplus;-Kanalstopbereich ausgebildet. Ferner werden ein n-Sourcebereich 72 und ein n-Drainbereich 73 in einem p-Wannenbereich 71 so ausgebildet, daß sie gegen den Inselbereich 85C des p-Kanal-MOS-Transistorelements 89 isoliert sind, und eine Gateelektrode 75 aus polykristaihnem Silizium oder dergleichen wird durch einen Gateisolierfilm 74 im Oberflächenabschnitt zwischen den zwei Bereichen 72 und 73 hergestellt. Eine Sourceelektrode 76 aus Aluminium und eine Drainelektrode 77 aus Aluminium, die in ohmschern Kontakt mit dem Sourcebereich 72 bzw. dem Drainbereich 73 stehen, werden so hergestellt, daß ein n-Kanal-MOS-Transistorelement 90 ausgebildet ist. Außerdem wird ein p&spplus;-Kanalstopbereich 78 unmittelbar unter dem Feldisolatorfilm 42 des n-Kanal-MOS-Transistorelements 90 hergestellt.
- Die n&spplus;-Anschlußbereiche 46 und 48 im MIS-Kapazitätselement 87 werden gleichzeitig mit dem n&spplus;-Anschlußbereich 58 des bipolaren Transistorelements 88 hergestellt, und der n&spplus;-Diffusionsbereich 45 und der n&spplus;-Elektrodenzuleitungsbereich 47 werden gleichzeitig mit dem n&spplus;-Emitterbereich 55 und dem n&spplus;- Kollektorzuleitungsbereich 57 des bipolaren Transistorelements 88 wie auch mit dem n&spplus;-Sourcebereich 72 und dem n&spplus;- Drainbereich 73 des n-Kanal-MOS-Transistorelements 90 hergestellt.
- Beim Halbleiter-Bauelement mit dem oben beschriebenen Aufbau, und insbesondere im MIS-Kapazitbtselement 87, wird die Aluminiumelektrode 51 durch die dielektrische Schicht 49 auf dem n&spplus;-Diffusionsbereich 45 benachbart zur Öffnung 44 unter Verwendung der Öffnung 43 im Feldisolatorfilm 42 hergestellt, der durch selektive Oxidation auf solche Weise hergestellt wurde, daß hohe Genauigkeit der Öffnungsfläche gewährleistet ist, wodurch genaue Kapazitätswerte erzielt werden.
- Außerdem ist der Zwischenschicht-Isolatorfilm 50, der aus AsSG oder dergleichen besteht und der durch Aufschmelzen ausgebildet ist, über der dielektrischen Schicht 49 auf dem Feldisolatorfilm 42 vorhanden, und die Aluminiumelektrode 51 ist über den Zwischenschicht-Isolatorfilm 50 ausgebildet, so daß es möglich ist, die parasitäre Kapazität zwischen dem n&spplus;-Diffusionsbereich 45 und der Aluminiumelektrode 51 auf den beiden Seiten des Feldisolatorfilms 42 und des Zwischenschicht-Isolatorfilms 50 am Umfang der Öffnung 43 auf einen vernachlässigbaren Wert zu minimieren.
- Ferner ist, da die vergrabene n&spplus;-Schicht 82, die den n&spplus;-Anschlußbereich 46 des MIS-Segments 91 mit dem n&spplus;-Anschlußbereich 48 des Elektrodenzuleitungssegments 92 verbindet, lediglich im Übergangsbereich zwischen 46a und 48a der zwei Anschlußbereich 46 und 48 ausgebildet ist, die parasitäre Kapazität (als Sperrschichtkapazität bekannt) zwischen dem p-Halbleitersubstrat 81 und der vergrabenen Schicht 42 verringert, ohne daß der parasitäre Widerstand erhöht ist. Genauer gesagt, zeigt Fig. 5A graphisch Änderungen, wie sie hinsichtlich der parasitären Kapazität (Kurve I) und des parasitären Widerstands (Kurve II) hervorgerufen werden, wenn der Griße der vergrabenen n&spplus;-Schicht 82 gesndert wird. Die Größe (b/a) der vergrabenen n&spplus;-Schicht 82 ist durch das Verhältnis aus der Länge a des n&spplus;-Anschlußbereichs 46 des MIS- Segments 12, wie in Fig. 5B dargestellt, zur Länge b des Kontakts des n&spplus;-Anschlußbereichs 46 mit der vergrabenen n&spplus;- Schicht 82 repräsentiert. Das Kurvenbild der Fig. 5A zeigt, daß die parasitäre Kapazität proportional zu einer Dimensionserhöhung der vergrabenen n&spplus;-Schicht 82 größer wird, daß jedoch dann, wenn die vergrabene Schicht 82 lediglich am Übergang zwischen den n&spplus;-Anschlußbereichen 46 und 48 ausgebildet ist, der parasitäre Widerstand wesentlich gegenüber demjenigen Wert verringert werden kann, wie er erhalten wird, wenn die vergrabene Schicht 82 über den gesamten n&spplus;- Anschlußbereich 46 ausgebildet wird. Dies zeigt, daß dadurch, daß die vergrabene n&spplus;-Schicht 82 lediglich zwischen den benachbarten Kanten von 46 und 48 ausgebildet ist, die parasitäre Kapazität verringert werden kann, ohne den parasitären Widerstand zu erhöhen. Demgemäß ist es möglich, ein MIS-Kapazitätselement hoher Genauigkeit zu schaffen.
- Die Fig. 3 und 4 zeigen eine zweite beispielhafte Ausführungsform der Erfindung in Anwendung auf ein bipolares CMOS- Element. In diesen Figuren sind Komponenten, die solchen entsprechen, wie sie in den Fig. 1 und 2 verwendet sind, mit denselben Bezugszahlen bezeichnet, und eine Erläuterung betreffend diese Strukturen wird nicht wiederholt. Beim zweiten Ausführungsbeispiel ist, insbesondere hinsichtlich des zuvor genannten Fremdstoffbereichs hoher Konzentration, der den Anschlußbereich 46 des MIS-Segments 91 im MIS-Kapazitätselement 87 mit dem n&spplus;-Anschlußbereich 48 des Elektrodenzuleitungssegments 92 verbindet, die in Fig. 2 dargestellte vergrabene n&spplus;-Schicht 82 durch einen n&spplus;-Bereich 80 ersetzt, der unmittelbar unter dem Feldisolatorfum 42 zwischen dem n&spplus;-Diffusionsbereich 49 und dem n&spplus;-Elektrodenzuleitungsbereich 47 gleichzeitig mit einem Kanalstopbereich im CMOS- Transistor ausgebildet wurde. Der n&spplus;-Bereich 80 wird gleichzeitig mit dem n&spplus;-Kanalstopbereich 69 im p-Kanal-MOS-Transistorelement 89 hergestellt. Ansonsten ist der Aufbau derselbe wie beim in den Fig. 1 und 2 dargestellten Ausführungsbeispiel.
- Bei einem MIS-Kapazitätselement mit diesem Aufbau kann die parasitäre Kapazität zwischen dem Element und dem p-Halbleitersubstrat 31 verringert werden, ohne daß eine Erhöhung des parasitären Widerstands hervorgerufen wird, auf dieselbe Weise wie beim Beispiel der Fig. 1 und 2, um hohe Genauigkeit des MIS-Kapazitätselements zu erzielen.
- Gemäß der Erfindung wird, wie beschrieben, ein MIS-Kapazitätselement dadurch hergestellt, daß eine Elektrode durch eine dielektrische Schicht auf einem Fremdstoffbereich zu einer Öffnung in einem Feldisolatorfilm ausgebildet wird. Die Fläche einer solchen Öffnung im durch selektive Oxidation hergestellten Feldisolatorfum kann mit hoher Genauigkeit eingestellt werden, so daß es möglich ist, genaue Kapazitätswerte zu erzielen. Auf Grund der Tatsache, daß der Bereich mit hoher Fremdstoffkonzentration, der den Fremdstoffbereich des MIS-Segments mit dem Elektrodenanschlußbereich des Elektrodenanschlußsegements verbindet, lediglich im Übergangsbereich zwischen dem Fremdstoffbereich und dem Elektrodenzuleitungsbereich ausgebildet ist, wird eine Verringerung der parasitären Kapazität zwischen dem Element und dem Substrat erzielt, ohne daß eine Erhzhung des parasitären Widerstands hervorgerufen wird, wodurch ein verbessertes MIS-Kapaz itätselement mit erhöhter Genauigkeit hergestellt wird.
Claims (4)
1. Halbleiter-Bauelement mit einem MIS-Kapazitätselement,
mit:
- einem Halbleitersubstrat (81) von erstem Leitungstyp, das
von einem Feldisolatorfum (42) bedeckt ist;
- einem Inselbereich (85A) von entgegengesetztem
Leitungstyp, der im Substrat (81) ausgebildet ist;
- einem ersten und einem zweiten Bereich (46, 48) von
entgegengesetztem Leitungstyp und mit höherer
Fremdstoffkonzentration als im Inselbereich (85A), die im Inselbereich (85A)
ausgebildet sind und seitlich voneinander beabstandet sind;
- einer vergrabenen Schicht (82) von entgegengesetztem
Leitungstyp und mit höherer Fremdstoffkonzentration als im
Inselbereich (85A), die im Inselbereich (85A) ausgebildet ist
und in Kontakt mit dem Substrat (81) steht und sich
lediglich zwischen den am engsten benachbarten Kanten (46a, 48a)
des ersten (46) und des zweiten (48) Bereichs von
entgegengesetztem Leitungstyp erstreckt; und
- einer ersten und einer zweiten Elektrode (51, 52), die in
einer ersten bzw. einer zweiten Öffnung (43, 44) im
Feldisolatorfilm (42) ausgebildet sind und mit dem ersten und
zweiten Bereich (46, 48) von entgegengesetztem Leitungstyp
verbunden sind, wobei die erste Elektrode (51) über eine
dielektrische Schicht (49) auf dem ersten Bereich (46)
angeschlossen ist.
2. Halbleiter-Bauelement nach Anspruch 1, mit einem
dritten und einem vierten Bereich (45, 47) von entgegengesetztem
Leitungstyp und mit höherer Fremdstoffkonzentration als im
Inselbereich (85A), die im ersten und zweiten Bereich (46,
48) von entgegengesetztem Leitungstyp unter der ersten und
der zweiten Elektrode (51, 52) ausgebildet sind.
3. Halbleiter-Bauelement nach Anspruch 2, bei dem sich die
dielektrische Schicht (49) über den Feldisolatorfilm (42)
erstreckt.
4. Halbleiter-Bauelement mit einem MIS-Kapazitätselement
(87), mit:
- einem Halbleitersubstrat (81) von erstem Leitungstyp;
- einem Inselbereich (85A) von entgegengesetztem
Leitungstyp, der im Substrat (81) ausgebildet ist;
- einem ersten und einem zweiten Bereich (46, 48) von
entgegengesetztem Leitungstyp und mit höherer
Fremdstoffkonzentration als im Inselbereich (85A), die im Inselbereich (85A)
ausgebildet sind und seitlich voneinander beabstandet sind;
- einem dritten Bereich (80) mit höherer
Fremdstoffkonzentration als im Inselbereich (85A) und von entgegengesetztem
Leitungstyp, der an der Oberfläche des Inselbereichs (85A)
liegt und sich zwischen den am engsten benachbarten Kanten
des ersten und zweiten Bereichs (46, 48) von
entgegengesetztem Leitungstyp erstreckt;
- einer Feldisolatorschicht (42), die auf dem dritten
Bereich (80) und auf der Oberfläche des Substrats (81)
ausgebildet ist, mit einer ersten und einer zweiten Öffnung (43,
44) über dem ersten und zweiten Bereich (46, 48) von
entgegengesetztern Leitungstyp; und einer ersten und einer zweiten
Elektrode (51, 52), die in der ersten und zweiten Öffnung
(43, 44) ausgebildet sind, wobei die erste Elektrode (51)
über eine dielektrische Schicht (49) auf dem ersten Bereich
(46) angeschlossen ist, die sich über den Feldisolatorfilm
(42) erstreckt, wobei ein Zwischenschicht-Isolatorfilm (50)
mit Ausnahme der ersten öffnungen (43) auf der
dielektrischen Schicht (49) ausgebildet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1272341A JP3038731B2 (ja) | 1989-10-19 | 1989-10-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69026675D1 DE69026675D1 (de) | 1996-05-30 |
DE69026675T2 true DE69026675T2 (de) | 1996-11-28 |
Family
ID=17512539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69026675T Expired - Fee Related DE69026675T2 (de) | 1989-10-19 | 1990-10-18 | MIS-Kapazitätselement |
Country Status (5)
Country | Link |
---|---|
US (1) | US5055905A (de) |
EP (1) | EP0423791B1 (de) |
JP (1) | JP3038731B2 (de) |
KR (1) | KR100221440B1 (de) |
DE (1) | DE69026675T2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04352467A (ja) * | 1991-05-30 | 1992-12-07 | Toshiba Corp | Mos型半導体集積回路装置 |
KR940018967A (ko) * | 1993-01-30 | 1994-08-19 | 오가 노리오 | 반도체장치 및 그 제조방법 |
US5377072A (en) * | 1994-01-10 | 1994-12-27 | Motorola Inc. | Single metal-plate bypass capacitor |
US5608258A (en) * | 1995-03-16 | 1997-03-04 | Zilog, Inc. | MOS precision capacitor with low voltage coefficient |
JPH1012825A (ja) * | 1996-06-26 | 1998-01-16 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
JP2000021972A (ja) * | 1998-07-03 | 2000-01-21 | Fujitsu Ltd | 半導体装置 |
JP2000101045A (ja) * | 1998-07-23 | 2000-04-07 | Mitsubishi Electric Corp | 半導体装置 |
EP1560269A1 (de) * | 2004-01-30 | 2005-08-03 | Alcatel | MOS-Kondensator in einer integrierten Halbleiterschaltung |
JP2005259953A (ja) * | 2004-03-11 | 2005-09-22 | Toshiba Corp | 半導体装置 |
KR20050030940A (ko) * | 2005-03-09 | 2005-03-31 | 손은일 | 다층 알루미늄 라미네이트 튜브용 시트 및 그 제조 방법 |
JP2013149710A (ja) * | 2012-01-18 | 2013-08-01 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4686557A (en) * | 1980-09-19 | 1987-08-11 | Siemens Aktiengesellschaft | Semiconductor element and method for producing the same |
US4887135A (en) * | 1982-02-09 | 1989-12-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Dual level polysilicon single transistor-capacitor memory array |
US4805071A (en) * | 1987-11-30 | 1989-02-14 | Texas Instruments Incorporated | High voltage capacitor for integrated circuits |
US4933739A (en) * | 1988-04-26 | 1990-06-12 | Eliyahou Harari | Trench resistor structures for compact semiconductor memory and logic devices |
-
1989
- 1989-10-19 JP JP1272341A patent/JP3038731B2/ja not_active Expired - Fee Related
-
1990
- 1990-10-18 DE DE69026675T patent/DE69026675T2/de not_active Expired - Fee Related
- 1990-10-18 EP EP90120002A patent/EP0423791B1/de not_active Expired - Lifetime
- 1990-10-19 US US07/599,869 patent/US5055905A/en not_active Expired - Lifetime
- 1990-10-19 KR KR1019900016648A patent/KR100221440B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0423791A1 (de) | 1991-04-24 |
JPH03133170A (ja) | 1991-06-06 |
DE69026675D1 (de) | 1996-05-30 |
JP3038731B2 (ja) | 2000-05-08 |
KR910008844A (ko) | 1991-05-31 |
EP0423791B1 (de) | 1996-04-24 |
KR100221440B1 (ko) | 1999-09-15 |
US5055905A (en) | 1991-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3889245T2 (de) | Integrierter und kontrollierter Leistungs-MOSFET. | |
DE69315239T2 (de) | VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik | |
DE69328758T2 (de) | Verfahren zur Herstellung von SOI-Bipolar- und MOS-Transistoren | |
DE69111929T2 (de) | Halbleiteranordnung auf einem dielektrischen isolierten Substrat. | |
DE2837028C2 (de) | ||
EP0080523B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor | |
DE69025805T2 (de) | Herstellen von Halbleitervorrichtungen | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE2242026A1 (de) | Mis-feldeffekttransistor | |
DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
DE69321157T2 (de) | Verfahren zur Herstellung von N-Kanal- und P-Kanal-Sperrschicht-Feldeffekttransistoren unter Verwendung eines BiCMOS-Verfahrens | |
EP0007923A1 (de) | Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors | |
EP0550850B1 (de) | Monolithisch integrierbarer Temperatursensor für Leistungshalbleiterbauelemente und Verfahren zu dessen Herstellung | |
DE4139039C2 (de) | MOS-Halbleitervorrichtung | |
DE3214893A1 (de) | Halbleiteranordnung | |
DE69026675T2 (de) | MIS-Kapazitätselement | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE69320033T2 (de) | Monolitisch integrierte Struktur eines vertikalen Bipolar- und eines vertikalen MOSFET-Transistors | |
DE3329224A1 (de) | Integrierte halbleiterschaltungsvorrichtung | |
EP0687013A1 (de) | Bipolartransistor und Herstellungsverfahren | |
DE69129129T2 (de) | Anordnung mit einer Ladungsverschiebungsvorrichtung, MOS-Transistoren und bipolare Transistoren, die alle auf einem einzigen Halbleitersubstrat erzeugt werden | |
DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
DE2833068A1 (de) | Integrierte halbleitervorrichtung | |
DE3486144T2 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
DE3786693T2 (de) | Programmierbarer Kontaktfleck. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |